JP3086142B2 - Liquid crystal display - Google Patents
Liquid crystal displayInfo
- Publication number
- JP3086142B2 JP3086142B2 JP29323494A JP29323494A JP3086142B2 JP 3086142 B2 JP3086142 B2 JP 3086142B2 JP 29323494 A JP29323494 A JP 29323494A JP 29323494 A JP29323494 A JP 29323494A JP 3086142 B2 JP3086142 B2 JP 3086142B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- thin film
- pixel electrode
- crystal display
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、スイッチング素子とし
て薄膜トランジスタ(以下、TFTと称する)を用いた
液晶表示装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device using a thin film transistor (hereinafter, referred to as a TFT) as a switching element.
【0002】[0002]
【従来の技術】上述した薄膜トランジスタを用いた液晶
表示装置として、従来、図5に示すものが知られてい
る。この液晶表示装置は、対向する一対の基板の間に液
晶が封入された構成であり、一方(下側)の基板は、ガ
ラスや石英などの絶縁性基板53aの上に複数の透明な
画素電極51とTFT52とがマトリクス状に形成さ
れ、複数のゲートライン57と複数のデータライン59
とが互いに交差し、間に設けられた層間絶縁膜により絶
縁分離されている。上記TFT52のドレイン電極56
は画素電極51に接続され、ゲート電極はTFTをオン
オフさせる走査信号を供給するゲートライン57に接続
され、ソース電極58はTFTを介して画素電極に映像
信号を入力するデータライン59に接続されている。2. Description of the Related Art As a liquid crystal display device using the above-mentioned thin film transistor, the one shown in FIG. 5 is conventionally known. This liquid crystal display device has a configuration in which liquid crystal is sealed between a pair of opposing substrates, and one (lower) substrate has a plurality of transparent pixel electrodes on an insulating substrate 53a such as glass or quartz. 51 and TFTs 52 are formed in a matrix, and a plurality of gate lines 57 and a plurality of data lines 59 are formed.
Cross each other and are insulated and separated by an interlayer insulating film provided therebetween. The drain electrode 56 of the TFT 52
Is connected to a pixel electrode 51, a gate electrode is connected to a gate line 57 that supplies a scanning signal for turning on and off the TFT, and a source electrode 58 is connected to a data line 59 that inputs a video signal to the pixel electrode via the TFT. I have.
【0003】この一方の基板と対向する他方(上側)の
基板は、対向電極54、ブラックストライプ(遮光層)
512が形成された対向側基板53bとが、数μmの間
隙を隔てて貼り合わせられている。なお、ブラックスト
ライプ512の形成のない部分は画素開口部513を形
成している。The other (upper) substrate opposing the one substrate includes a counter electrode 54, a black stripe (light shielding layer)
The opposing substrate 53b on which 512 is formed is bonded with a gap of several μm. Note that a portion where the black stripe 512 is not formed forms a pixel opening 513.
【0004】両基板の間隙には液晶材料が封入されてお
り、両基板の液晶側には液晶分子を配向させるための配
向膜55が形成されてラビング処理されている。更に、
両基板の液晶とは反対側の外部には偏光板511が設け
られている。A liquid crystal material is sealed in a gap between the two substrates, and an alignment film 55 for aligning liquid crystal molecules is formed on the liquid crystal side of the two substrates and rubbed. Furthermore,
A polarizing plate 511 is provided on the outside of both substrates opposite to the liquid crystal.
【0005】このような液晶表示装置を用いて表示を行
う場合、ある走査タイミングで画素電極に印加された電
圧が、次の走査タイミングまで画素電極に充分保持され
ている必要がある。通常、画素電極と対向電極との間の
液晶容量は充分ではないため、画素電極に並列に電荷保
持用コンデンサ(以下、補助容量と称する)が形成され
る。図5の液晶表示装置においては、ゲートライン57
とは別に補助容量ライン510が設けられ、画素電極5
1と補助容量ライン57との重畳部に、間に形成された
絶縁膜を誘電体として補助容量が形成されている。この
補助容量は、例えば特開昭63−70832号公報に開
示されているように、別の補助容量ラインを設けずに、
ゲートラインを補助容量ラインとして兼用し、ゲートラ
イン57と画素電極51との重畳部に形成してもよい。When a display is performed using such a liquid crystal display device, it is necessary that a voltage applied to a pixel electrode at a certain scanning timing is sufficiently held at the pixel electrode until the next scanning timing. Usually, the liquid crystal capacitance between the pixel electrode and the counter electrode is not sufficient, so that a charge holding capacitor (hereinafter referred to as an auxiliary capacitance) is formed in parallel with the pixel electrode. In the liquid crystal display device of FIG.
A storage capacitor line 510 is provided separately from the pixel electrode 5.
A storage capacitor is formed in a portion where the storage capacitor 1 and the storage capacitor line 57 overlap each other, using the insulating film formed therebetween as a dielectric. For example, as disclosed in JP-A-63-70832, this auxiliary capacitance is provided without providing another auxiliary capacitance line.
The gate line may also be used as an auxiliary capacitance line, and may be formed at a portion where the gate line 57 and the pixel electrode 51 overlap.
【0006】この液晶表示装置の駆動においては、図6
に示すように、ゲートラインに走査パルス信号61を順
次入力すると共に、データラインに映像信号62を入力
することにより、画素電極に映像信号を入力していく。
これにより液晶に印加する電圧63を映像信号に応じて
変化させ、液晶の電気光学特性を利用して画素の光透過
率を変化させて映像を表示する。In driving this liquid crystal display device, FIG.
As shown in (1), by sequentially inputting the scanning pulse signal 61 to the gate line and inputting the video signal 62 to the data line, the video signal is input to the pixel electrode.
As a result, the voltage 63 applied to the liquid crystal is changed according to the image signal, and the light transmittance of the pixel is changed using the electro-optical characteristics of the liquid crystal to display an image.
【0007】[0007]
【発明が解決しようとする課題】上記のようなTFTに
おいては、ゲート電極とドレイン電極との間に寄生容量
Cgdを有するので、ゲート信号がオン信号からオフ信
号に変わる瞬間にオン信号とオフ信号との電位差が生じ
て画素電極の電位が、図6の64にて示す分だけシフト
する。このシフト量は、液晶の容量値をClc、補助容
量の容量値をCsとすると、Cgd/(Cgd+Clc
+Cs)の量に比例する。この場合において、液晶が誘
電率異方性を有するため、Clcは液晶印加電圧により
変動する。従って、画素電極電位のシフト量は、映像信
号により変化してDC(直流)成分が生じる。一般に液
晶にDC電圧が印加されると、フリッカが生じて表示品
位を低下させる。また、配向膜/液晶界面での電気2重
層の形成が原因と考えられる残像が生じる。The above-described TFT has a parasitic capacitance Cgd between the gate electrode and the drain electrode, so that the ON signal and the OFF signal are generated at the moment when the gate signal changes from the ON signal to the OFF signal. 6 and the potential of the pixel electrode shifts by an amount indicated by 64 in FIG. This shift amount is Cgd / (Cgd + Clc, where Clc is the capacitance value of the liquid crystal and Cs is the capacitance value of the auxiliary capacitance.
+ Cs). In this case, since the liquid crystal has dielectric anisotropy, Clc fluctuates according to the voltage applied to the liquid crystal. Therefore, the shift amount of the pixel electrode potential changes according to the video signal, and a DC (direct current) component is generated. Generally, when a DC voltage is applied to the liquid crystal, flicker occurs to degrade display quality. In addition, an afterimage, which is considered to be caused by the formation of the electric double layer at the interface between the alignment film and the liquid crystal, occurs.
【0008】また、上記液晶容量が印加電圧により変化
するために、映像のレスポンス特性が悪くなると言う現
象が知られている。この現象は、JAPAN DISP
LAY ’89 DIGESTの416頁〜417頁に
記載されているように、電荷保存の条件が成り立つTF
Tのオフ期間に、液晶の容量変化により液晶容量に与え
られた電圧が変化するために起こるものである。It is also known that the liquid crystal capacitance changes according to the applied voltage, so that the image response characteristics deteriorate. This phenomenon is called JAPAN DISP
As described on pages 416 to 417 of LAY '89 DIGEST, TF satisfying the condition of charge preservation is satisfied.
This occurs because the voltage applied to the liquid crystal capacitance changes due to the change in the capacitance of the liquid crystal during the OFF period of T.
【0009】これらの問題に対しては、補助容量の容量
値を大きくして液晶容量の変動による影響を小さくする
ことが効果的である。しかし、単に補助容量の容量値を
大きくするだけではTFTの充電能力が不足するので、
画像のコントラストが低下する等、表示特性の悪化を招
くと言う問題がある。また、補助容量の容量値を大きく
すると補助容量の形成面積が大きくなり、画素開口部
(図5の513)が小さくなるので、開口率が低下して
画像が暗くなるという問題がある。To solve these problems, it is effective to increase the capacitance value of the auxiliary capacitance to reduce the influence of the fluctuation of the liquid crystal capacitance. However, simply increasing the capacitance value of the auxiliary capacitance is insufficient in the charging capability of the TFT.
There is a problem that display characteristics are deteriorated, such as a decrease in image contrast. Also, when the capacitance value of the auxiliary capacitor is increased, the area for forming the auxiliary capacitor is increased, and the pixel opening (513 in FIG. 5) is reduced. Therefore, there is a problem that the aperture ratio is reduced and the image becomes dark.
【0010】本発明は上記従来技術の問題点を解決すべ
くなされたものであり、液晶容量の電圧による変化の影
響を少なくすると共に、TFTの充電能力を十分確保
し、さらに、開口率を高くできる液晶表示装置を提供す
ることを目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems of the prior art. The present invention reduces the influence of a change in the liquid crystal capacitance due to the voltage, secures a sufficient charge capacity of the TFT, and further increases the aperture ratio. It is an object of the present invention to provide a liquid crystal display device which can be used.
【0011】[0011]
【課題を解決するための手段】本発明の液晶表示装置
は、間に液晶を挟持する一対の基板の一方に、該液晶に
電圧を印加するための画素電極および該画素電極をスイ
ッチングするための薄膜トランジスタがマトリクス状に
設けられ、該薄膜トランジスタを走査するための複数の
走査線と、該薄膜トランジスタを介して該画素電極に映
像信号を供給する複数のデータ線とが互いに交差し、か
つ、絶縁分離して設けられ、該一対の基板の他方に対向
電極が形成されている液晶表示装置において、該薄膜ト
ランジスタの半導体層が移動度10cm2/V・S以上
の多結晶シリコンからなり、かつ、該画素電極と該走査
線または補助容量線とが層間絶縁膜を間に挟んで一部対
向するように形成され、該層間絶縁膜の該画素電極と該
走査線または該補助容量線との対向部分に設けたスルー
ホールに高誘電体薄膜を充填して補助容量が形成されて
おり、該補助容量の容量値が該画素電極と該対向電極と
の間に形成される液晶容量の容量値の10倍以上とさ
れ、そのことにより上記目的が達成される。A liquid crystal display device according to the present invention comprises a pixel electrode for applying a voltage to the liquid crystal, and a pixel electrode for switching the pixel electrode, provided on one of a pair of substrates sandwiching the liquid crystal. Thin film transistors are provided in a matrix, and a plurality of scanning lines for scanning the thin film transistors and a plurality of data lines for supplying video signals to the pixel electrodes through the thin film transistors cross each other and are insulated and separated. And a semiconductor layer of the thin film transistor is made of polycrystalline silicon having a mobility of 10 cm 2 / V · S or more, and the pixel electrode And the scanning line or the auxiliary capacitance line are formed so as to partially face each other with an interlayer insulating film interposed therebetween, and the pixel electrode and the scanning line or the auxiliary line of the interlayer insulating film are formed. A storage capacitor is formed by filling a through hole provided in a portion facing the quantum line with a high dielectric thin film, and a capacitance value of the storage capacitor is determined by a liquid crystal formed between the pixel electrode and the counter electrode. The capacitance is set to be at least ten times the capacitance value, thereby achieving the above object.
【0012】本発明の液晶表示装置において、前記高誘
電体薄膜が比誘電率20以上である構成とするのが好ま
しい。In the liquid crystal display of the present invention, it is preferable that the high dielectric thin film has a relative dielectric constant of 20 or more.
【0013】本発明の液晶表示装置において、前記高誘
電体薄膜が、酸化タンタル、Pb(Zr,Ti)O3、
(Pb,La)(Zr,Ti)O3、BaTiO3、Sr
TiO3、Ba1-xSrxTiO3(0<X<1)、Ba4
Ti3O12、Bi2WO6、Bi2WO3およびSrTaO
のうちの1または2種類以上の材料を含んだもので構成
される。In the liquid crystal display device of the present invention, the high dielectric thin film is made of tantalum oxide, Pb (Zr, Ti) O 3 ,
(Pb, La) (Zr, Ti) O 3, BaTiO 3, Sr
TiO 3 , Ba 1-x Sr x TiO 3 (0 <X <1), Ba 4
Ti 3 O 12 , Bi 2 WO 6 , Bi 2 WO 3 and SrTaO
And one or more of these materials.
【0014】本発明の液晶表示装置において、前記高誘
電体薄膜が、比誘電率20以上の材料を600℃以下の
温度で成膜して形成された構成とされる。In the liquid crystal display device of the present invention, the high dielectric thin film is formed by forming a material having a relative dielectric constant of 20 or more at a temperature of 600 ° C. or less.
【0015】[0015]
【作用】本発明においては、補助容量の容量値が、画素
電極と対向電極との間に形成される液晶容量の容量値の
10倍以上(望ましくは20倍以上)であるので、液晶
容量の電圧による変化の影響を少なくすることができ
る。また、TFTの半導体層が移動度10cm2/V・
S以上の多結晶シリコンからなるので、補助容量の容量
値を大きくしても、TFTの充電能力を十分なものにす
ることができる。In the present invention, the capacitance value of the auxiliary capacitance is at least 10 times (preferably at least 20 times) the capacitance value of the liquid crystal capacitance formed between the pixel electrode and the counter electrode. The effect of the change due to the voltage can be reduced. In addition, the semiconductor layer of the TFT has a mobility of 10 cm 2 / V ·
Since it is made of polycrystalline silicon of S or more, even if the capacitance value of the auxiliary capacitance is increased, the charging capability of the TFT can be made sufficient.
【0016】高誘電体薄膜として比誘電率20以上の材
料を用いると、補助容量値を大きくすると共に、開口率
を高くすることができる。このような材料として、酸化
タンタル、PZT(Pb(Zr,Ti)O3)、PLZ
T((Pb,La)(Zr,Ti)O3)、BaTi
O3、SrTiO3、Ba1-xSrxTiO3(0<X<
1)、Ba4Ti3O12、Bi2WO6、Bi2WO3および
SrTaOのうちの1または2種類以上を含む材料を用
いることができる。When a material having a relative dielectric constant of 20 or more is used as the high dielectric thin film, the auxiliary capacitance value can be increased and the aperture ratio can be increased. Such materials include tantalum oxide, PZT (Pb (Zr, Ti) O 3 ), PLZ
T ((Pb, La) (Zr, Ti) O 3 ), BaTi
O 3 , SrTiO 3 , Ba 1-x Sr x TiO 3 (0 <X <
1), a material containing one or more of Ba 4 Ti 3 O 12 , Bi 2 WO 6 , Bi 2 WO 3 and SrTaO can be used.
【0017】走査線を補助容量線として兼用して、高誘
電体薄膜材料を層間絶縁膜に形成されたスルーホールに
充填し、これを誘電体として画素電極と走査線との重畳
部に補助容量を形成してもよく、別に補助容量線を形成
して補助容量線と画素電極との重畳部に補助容量を形成
してもよい。A high dielectric thin film material is filled in a through-hole formed in the interlayer insulating film by using the scanning line also as an auxiliary capacitance line, and this is used as a dielectric material in an overlapping portion of the pixel electrode and the scanning line to form an auxiliary capacitance. Or an auxiliary capacitance line may be formed separately, and an auxiliary capacitance may be formed at an overlapping portion of the auxiliary capacitance line and the pixel electrode.
【0018】高誘電体薄膜の成膜を600℃以下の温度
で行うと、ガラス基板を用いても歪みが生じず、高品質
な液晶表示装置を得ることができる。When the high dielectric thin film is formed at a temperature of 600 ° C. or less, no distortion occurs even when a glass substrate is used, and a high quality liquid crystal display device can be obtained.
【0019】[0019]
【実施例】以下、本発明の実施例について図面を参照し
ながら説明する。Embodiments of the present invention will be described below with reference to the drawings.
【0020】図1は、本発明の一実施例である液晶表示
装置の一方の基板(TFT形成側基板)を示す平面図で
ある。このTFT形成側基板は、絶縁性基板の上に複数
の透明な画素電極11とTFT10とがマトリクス状に
形成され、TFT10をオンオフさせる走査信号を供給
する複数のゲートライン22と、TFTを介して画素電
極11に映像信号を入力する複数のデータライン13と
が互いに交差して、間に設けられた層間絶縁膜(図示せ
ず)により絶縁分離されている。FIG. 1 is a plan view showing one substrate (TFT forming side substrate) of a liquid crystal display device according to one embodiment of the present invention. This TFT formation side substrate has a plurality of transparent pixel electrodes 11 and TFTs 10 formed in a matrix on an insulating substrate, a plurality of gate lines 22 for supplying a scanning signal for turning on and off the TFT 10, and a TFT. A plurality of data lines 13 for inputting video signals to the pixel electrodes 11 cross each other and are insulated and separated by an interlayer insulating film (not shown) provided therebetween.
【0021】TFT10の半導体層21は移動度10c
m2/V・S以上の多結晶シリコンからなり、半導体層
21の2領域部分がドレイン領域とソース領域とになっ
ている。TFT10のドレイン領域は層間絶縁膜のコン
タクトホール12において接続線14を介して画素電極
11に接続され、ゲート電極はゲートライン22から分
岐され、ソース領域は層間絶縁膜のコンタクトホール1
2においてデータライン13に接続されている。The semiconductor layer 21 of the TFT 10 has a mobility of 10c.
It is made of polycrystalline silicon of m 2 / V · S or more, and two regions of the semiconductor layer 21 are a drain region and a source region. The drain region of the TFT 10 is connected to the pixel electrode 11 via the connection line 14 at the contact hole 12 of the interlayer insulating film, the gate electrode is branched from the gate line 22, and the source region is the contact hole 1 of the interlayer insulating film.
2 is connected to the data line 13.
【0022】また、隣接する画素電極11に対応するゲ
ートライン22は補助容量ラインとして兼用され、画素
電極11とゲートライン22とが対向する重畳部には、
層間絶縁膜のスルーホール31に高誘電体薄膜41が充
填され、これを誘電体として画素電極11に並列に補助
容量が形成されている。この高誘電体薄膜41は、比誘
電率20以上の高誘電体薄膜材料からなり、補助容量の
容量値は、画素電極11と対向電極との間に形成される
液晶容量の容量値の10倍以上、望ましくは20倍以上
とされている。The gate line 22 corresponding to the adjacent pixel electrode 11 is also used as an auxiliary capacitance line, and a superposed portion where the pixel electrode 11 and the gate line 22 face each other has
A high dielectric thin film 41 is filled in the through hole 31 of the interlayer insulating film, and an auxiliary capacitance is formed in parallel with the pixel electrode 11 using this as a dielectric. This high dielectric thin film 41 is made of a high dielectric thin film material having a relative dielectric constant of 20 or more, and the capacitance value of the auxiliary capacitance is 10 times the capacitance value of the liquid crystal capacitance formed between the pixel electrode 11 and the counter electrode. The above is desirably 20 times or more.
【0023】この基板は、対向電極、ブラックストライ
プが形成された対向側基板と数μmの間隙を隔てて貼り
合わせられ、間隙に液晶材料が封入されている。両基板
の内側には液晶分子を配向させるための配向膜が形成さ
れてラビング処理されており、両基板の外側には偏光板
が各々設けられている。This substrate is bonded to the opposing substrate on which the opposing electrode and the black stripe are formed with a gap of several μm therebetween, and a liquid crystal material is sealed in the gap. An alignment film for aligning liquid crystal molecules is formed on the inside of both substrates and rubbed, and polarizing plates are provided on the outside of both substrates.
【0024】この液晶表示装置は、例えば以下のように
して作製することができる。まず、約600℃の熱処理
に耐える歪み点温度の高いガラス基板上に、Si2H6ガ
スを用いたLPCVD(Low Pressure C
hemical Vapour Depositio
n)により約450℃の基板温度でアモルファスシリコ
ン膜を成膜する。これをN2雰囲気中、600℃で約2
0時間アニールして固相成長させることにより多結晶シ
リコン膜とする。さらに、エキシマレーザーアニールに
よりこの多結晶シリコン膜を溶融・再結晶化させること
により、多結晶シリコン膜の結晶性を向上させて高移動
度とする。その後、この多結晶シリコンをエッチングし
て図2に示すような島状の半導体層21を形成する。This liquid crystal display device can be manufactured, for example, as follows. First, LPCVD (Low Pressure C) using a Si 2 H 6 gas is formed on a glass substrate having a high strain point temperature that can withstand a heat treatment of about 600 ° C.
chemical Vapor Deposition
According to n), an amorphous silicon film is formed at a substrate temperature of about 450 ° C. In an N 2 atmosphere at 600 ° C. for about 2
Anneal for 0 hours and perform solid phase growth to obtain a polycrystalline silicon film. Further, the polycrystalline silicon film is melted and recrystallized by excimer laser annealing, thereby improving the crystallinity of the polycrystalline silicon film and increasing the mobility. Thereafter, the polycrystalline silicon is etched to form an island-shaped semiconductor layer 21 as shown in FIG.
【0025】次に、この半導体層21上に、プラズマC
VD法によりゲート絶縁膜となるSiO2膜を約100
nm成膜する。その上に膜厚約250nm程度の多結晶
シリコン膜を成膜し、これをパターニングしてゲートラ
イン22を形成する。Next, a plasma C is formed on the semiconductor layer 21.
A SiO 2 film serving as a gate insulating film is formed by a VD method to about 100
is formed to a thickness of nm. A polycrystalline silicon film having a thickness of about 250 nm is formed thereon, and is patterned to form a gate line 22.
【0026】この状態の基板に対して、自己整合的に不
純物元素(Nchの場合はリン、Pchの場合はボロ
ン)を1×1015ion/cm2、40keV程度の条
件でイオン注入し、550℃で不純物イオンを活性化さ
せる。この工程によりゲートライン22直下を除く半導
体層21に不純物イオンが注入されてソース領域および
ドレイン領域が形成され、ゲートライン22直下の半導
体層21はチャネル部となる。それと共に、多結晶シリ
コンからなるゲートライン22にも不純物イオンが注入
されてゲートライン22が低抵抗化される。さらに低抵
抗化する必要がある場合には、このように不純物イオン
が注入された多結晶シリコンからなるゲートラインの上
にアルミニウム等の金属配線を重畳してもよい。An impurity element (phosphorus in the case of Nch, boron in the case of Pch) is ion-implanted into the substrate in this state under the conditions of about 1 × 10 15 ion / cm 2 and about 40 keV, and 550 is implanted. Activate impurity ions at ° C. By this step, impurity ions are implanted into the semiconductor layer 21 except immediately below the gate line 22 to form a source region and a drain region, and the semiconductor layer 21 immediately below the gate line 22 becomes a channel portion. At the same time, impurity ions are also implanted into the gate line 22 made of polycrystalline silicon, so that the resistance of the gate line 22 is reduced. If it is necessary to further reduce the resistance, a metal wiring such as aluminum may be superimposed on the gate line made of polycrystalline silicon into which the impurity ions have been implanted.
【0027】次に、膜厚500nm程度のSiO2膜か
らなる層間絶縁膜を成膜し、図3に示すようにゲートラ
イン22上の層間絶縁膜部分に、補助容量に必要なサイ
ズのスルーホール31を貫通状態に形成する。このスル
ーホール31のサイズは用いる誘電体材料および液晶容
量により異なるようにできる。なお、スルーホール31
は、貫通状態に形成する必要は必ずしも無く、底部に層
間絶縁膜が残っていてもよい。つまり、層間絶縁膜も誘
電率を有し、その誘電率と後述する高誘電体薄膜である
酸化タンタルの誘電率との関係により補助容量に必要な
誘電率を設計すればよい。Next, an interlayer insulating film made of a SiO 2 film having a thickness of about 500 nm is formed, and a through hole having a size required for an auxiliary capacitor is formed in the interlayer insulating film on the gate line 22 as shown in FIG. 31 is formed in a penetrating state. The size of the through hole 31 can be made different depending on the dielectric material used and the liquid crystal capacitance. The through hole 31
Need not necessarily be formed in a penetrating state, and an interlayer insulating film may remain at the bottom. That is, the interlayer insulating film also has a dielectric constant, and the dielectric constant required for the storage capacitor may be designed based on the relationship between the dielectric constant and the dielectric constant of tantalum oxide, which is a high dielectric thin film described later.
【0028】その後、酸化タンタルをスパッタリング法
により成膜し、ドライエッチングを行う。これにより、
図4に示すように、層間絶縁膜のスルーホール31より
縦横の各々に約2μm程度大きいパターンである、酸化
タンタルからなる高誘電体薄膜41がスルーホール31
中に充填して形成される。Thereafter, tantalum oxide is deposited by a sputtering method, and dry etching is performed. This allows
As shown in FIG. 4, a high dielectric thin film 41 made of tantalum oxide, which is a pattern approximately 2 μm larger in each of the vertical and horizontal directions than the through hole 31 of the interlayer insulating film, is formed of the through hole 31.
It is formed by filling inside.
【0029】次に、酸素雰囲気中、550℃でアニール
処理を行って、酸化タンタルからなる高誘電体薄膜41
のリーク電流を低減させる。このようにして形成した酸
化タンタル膜の比誘電率は20〜25であり、従来より
補助容量の誘電体として用いられる酸化シリコン膜の比
誘電率約3.5に比べて高誘電体である。よって、上述
のように小さいサイズの補助容量を形成しても補助容量
の値を大きくすることができる。Next, annealing is performed at 550 ° C. in an oxygen atmosphere to obtain a high dielectric thin film 41 made of tantalum oxide.
To reduce the leakage current. The relative permittivity of the tantalum oxide film thus formed is 20 to 25, which is higher than the relative permittivity of the conventional silicon oxide film of about 3.5 which is used as the dielectric of the auxiliary capacitance. Therefore, the value of the auxiliary capacitance can be increased even if the small-sized auxiliary capacitance is formed as described above.
【0030】その後、透明導電膜であるITO(Ind
ium Tin Oxide)をスパッタリングにより
成膜し、エッチングにより図1に示すようにパターニン
グして画素電極11を形成する。これにより、この画素
電極11と隣接する画素に対応するゲートライン22を
補助容量ラインとして兼用し、ゲートライン22と画素
電極11とが一部対向する部分の間に形成された高誘電
体薄膜41を誘電体として補助容量が形成される。Thereafter, a transparent conductive film of ITO (Ind
(Im Tin Oxide) is formed by sputtering, and is patterned by etching to form the pixel electrode 11 as shown in FIG. As a result, the gate line 22 corresponding to the pixel adjacent to the pixel electrode 11 is also used as an auxiliary capacitance line, and the high dielectric thin film 41 formed between the part where the gate line 22 and the pixel electrode 11 partially oppose each other. Is used as a dielectric to form an auxiliary capacitance.
【0031】さらに、ソース領域およびドレイン領域上
の層間絶縁膜部分にコンタクトホール12を形成後、例
えばアルミニウム等を成膜してパターニングすることに
よりデータライン13およびドレイン領域と画素電極1
1との接続線14を形成する。さらにその上に窒化シリ
コン膜を成膜し、周辺駆動回路との接続端子部をエッチ
ングにより除去して保護膜を形成する。Further, after a contact hole 12 is formed in the interlayer insulating film portion on the source region and the drain region, for example, aluminum or the like is formed and patterned to form the data line 13 and the drain region and the pixel electrode 1.
1 is formed. Further, a silicon nitride film is formed thereon, and a connection terminal portion with a peripheral driving circuit is removed by etching to form a protective film.
【0032】その後、この基板上と、対向電極、ブラッ
クストライプが形成された対向側基板上とに、液晶分子
を配向させるための配向膜を形成してラビング処理を行
い、両基板を数μmの間隙を隔てて貼り合わせ、基板間
隙に液晶材料を封入して液晶パネルとする。この液晶パ
ネルの両側に偏光板を設けることにより、本実施例の液
晶表示装置が完成する。Thereafter, an alignment film for aligning liquid crystal molecules is formed on the substrate and on the counter substrate on which the counter electrode and the black stripe are formed, and a rubbing process is performed. A liquid crystal material is sealed in the gap between the substrates to form a liquid crystal panel. By providing polarizing plates on both sides of the liquid crystal panel, the liquid crystal display device of this embodiment is completed.
【0033】このようにして得られた液晶表示装置は、
補助容量の容量値が液晶容量の容量値の10倍以上と大
きいので、液晶容量が電圧により変化することから生じ
る影響が少なかった。また、TFTを構成する半導体層
の移動度が10cm2/V・Sと高移動度であるので、
補助容量の容量値を大きくしてもTFTの充電能力を十
分確保することができた。さらに、補助容量の誘電体材
料として比誘電率20以上の高誘電体材料を用いてお
り、補助容量面積を大きくすることなく補助容量の容量
値を大きくすることができるので、開口率を高くするこ
とができた。The liquid crystal display thus obtained is
Since the capacitance value of the auxiliary capacitance is as large as 10 times or more the capacitance value of the liquid crystal capacitance, the influence caused by the voltage change of the liquid crystal capacitance was small. Further, since the mobility of the semiconductor layer constituting the TFT is as high as 10 cm 2 / V · S,
Even when the capacitance value of the auxiliary capacitor was increased, the charging capability of the TFT could be sufficiently ensured. Further, a high dielectric material having a relative dielectric constant of 20 or more is used as the dielectric material of the auxiliary capacitor, and the capacitance value of the auxiliary capacitor can be increased without increasing the area of the auxiliary capacitor. I was able to.
【0034】上記実施例においては、補助容量の誘電体
として酸化タンタルを用いたが、本発明はこれに限られ
ず、他の材料を用いてもよい。特に、比誘電率20以上
の高誘電体薄膜材料を用いると、補助容量値を大きくす
ると共に、開口率を高くすることができるので望まし
い。例えば、酸化タンタル、PZT、PLZT、BaT
iO3、SrTiO3、Ba1-xSrxTiO3(0<X<
1)、Ba4Ti3O12、Bi2WO6、Bi2WO3および
SrTaOのうち、少なくとも1種類以上を含む材料を
用いることができる。このような誘電率の高い材料を補
助容量として用いる技術としては、特開平5−6316
8号にペロブスカイト型酸化物を補助容量により構成す
ることが開示されているが、より小さい補助容量面積で
補助容量値の大きさを確保するための手段である。した
がって、補助容量値を従来より大きくし、かつ駆動用の
TFTとして移動度の高い多結晶シリコンTFTを用い
た本発明とは、技術的に異なる。In the above embodiment, tantalum oxide is used as the dielectric of the auxiliary capacitance, but the present invention is not limited to this, and other materials may be used. In particular, it is desirable to use a high dielectric thin film material having a relative dielectric constant of 20 or more, since it is possible to increase the auxiliary capacitance value and increase the aperture ratio. For example, tantalum oxide, PZT, PLZT, BaT
iO 3 , SrTiO 3 , Ba 1-x Sr x TiO 3 (0 <X <
1), Ba 4 Ti 3 O 12, Bi 2 WO 6, Bi 2 WO 3 and of SrTaO, it is possible to use a material containing at least one kind or more. As a technique for using such a material having a high dielectric constant as an auxiliary capacitor, see Japanese Patent Application Laid-Open No. 5-6316.
No. 8 discloses that a perovskite oxide is constituted by an auxiliary capacitance, but this is a means for securing a large auxiliary capacitance value with a smaller auxiliary capacitance area. Therefore, the present invention is technically different from the present invention in which the auxiliary capacitance value is made larger than before and the driving TFT is a polycrystalline silicon TFT having high mobility.
【0035】上記実施例ではスパッタリング法により高
誘電体薄膜を成膜したが、蒸着法で行ってもよい。成膜
をガラス基板の歪み点よりも低い600℃以下の温度で
行うと、ガラス基板を用いても歪みが生じない。同様の
理由からリーク電流を低減するためのアニール処理も6
00℃以下の温度で行うのが望ましい。In the above embodiment, the high dielectric thin film is formed by the sputtering method, but may be formed by the vapor deposition method. When the film is formed at a temperature of 600 ° C. or lower, which is lower than the strain point of the glass substrate, no distortion occurs even when the glass substrate is used. For the same reason, the annealing treatment for reducing the leakage current is also 6
It is desirable to carry out at a temperature of 00 ° C or less.
【0036】スルーホール中に酸化タンタルを充填する
工程は、スルーホール形成後、酸化タンタル膜をスパッ
タリング法により成膜してドライエッチングしてもよ
く、層間絶縁膜上にレジストの塗布・露光・現像を行っ
てスルーホールを形成するためのレジストパターンを形
成した後、レジストパターンの上から酸化タンタルをス
パッタリング法により成膜してリフトオフしてもよい。
また、酸化タンタルのリーク電流を低減させるために、
酸素雰囲気中、550℃でアニール処理を行ったが、酸
化タンタルのスパッタリング時にチャンバー内に窒素を
流して酸化タンタル中に窒素を含有させてもよく、ある
いは、ターゲット材料として酸化タンタルの代わりにタ
ンタルを用い、スパッタリング後の酸素雰囲気中、55
0℃のアニール処理により酸化タンタルとしてもよい。In the step of filling the through holes with tantalum oxide, the tantalum oxide film may be formed by a sputtering method and then dry-etched after the formation of the through holes, and a resist is coated, exposed and developed on the interlayer insulating film. May be performed to form a resist pattern for forming a through hole, and then tantalum oxide may be formed on the resist pattern by a sputtering method and lifted off.
Also, in order to reduce the leakage current of tantalum oxide,
Although annealing was performed at 550 ° C. in an oxygen atmosphere, nitrogen may be contained in the tantalum oxide by flowing nitrogen into the chamber during sputtering of tantalum oxide, or tantalum may be used as a target material instead of tantalum oxide. Used, in an oxygen atmosphere after sputtering, 55
Tantalum oxide may be formed by annealing at 0 ° C.
【0037】上記実施例では、ゲートラインを補助容量
線として兼用して、高誘電体薄膜材料を層間絶縁膜に形
成されたスルーホールに充填し、これを誘電体として画
素電極とゲートラインとの重畳部に補助容量を形成した
が、ゲートラインとは別に補助容量線を形成し、補助容
量線と画素電極とを両電極として重畳部に補助容量を形
成してもよい。In the above embodiment, a gate line is also used as an auxiliary capacitance line, and a high dielectric thin film material is filled into a through hole formed in an interlayer insulating film, and this is used as a dielectric to form a pixel electrode and a gate line. Although the storage capacitor is formed in the overlapping portion, a storage capacitor line may be formed separately from the gate line, and the storage capacitor may be formed in the overlapping portion using the storage capacitor line and the pixel electrode as both electrodes.
【0038】[0038]
【発明の効果】以上の説明から明らかなように、本発明
によれば、補助容量の容量値が、画素電極と対向電極と
の間に形成される液晶容量の容量値の10倍以上、望ま
しくは20倍以上である。よって、液晶容量の電圧によ
る変化の影響を殆ど無視できる程度に少なくすることが
でき、レスポンス特性の悪化、フリッカおよび残像の発
生等を軽減できる。この場合、TFTが充電するべき負
荷容量は大きくなるが、TFTのチャネル部となる活性
層として移動度10cm2/V・S以上の高移動度の多
結晶シリコンを用いているので、TFTの充電能力を十
分なものにすることができる。また、補助容量の誘電体
として比誘電率20以上の高誘電体薄膜材料を用いる
と、補助容量の面積が小さくても補助容量値を大きくす
ることができる。よって、開口率を高くして、明るく表
示品位の高い液晶表示装置とすることができる。さら
に、高誘電体薄膜材料の成膜を600℃以下の温度で行
うと、ガラス基板を用いても歪みが生じず、高品質な液
晶表示装置を低コストで得ることができる。As is apparent from the above description, according to the present invention, the capacitance value of the auxiliary capacitance is preferably at least 10 times the capacitance value of the liquid crystal capacitance formed between the pixel electrode and the counter electrode. Is 20 times or more. Therefore, the effect of the change in the liquid crystal capacitance due to the voltage can be reduced to a negligible extent, and the deterioration of the response characteristics, the occurrence of flicker and the afterimage, and the like can be reduced. In this case, the load capacitance to be charged by the TFT becomes large, but since the high mobility polycrystalline silicon having a mobility of 10 cm 2 / V · S or more is used as an active layer serving as a channel portion of the TFT, the TFT is charged. Ability to be sufficient. When a high dielectric thin film material having a relative dielectric constant of 20 or more is used as the dielectric of the auxiliary capacitance, the auxiliary capacitance can be increased even if the area of the auxiliary capacitance is small. Therefore, a bright liquid crystal display device with high display quality can be provided with a high aperture ratio. Further, when the high dielectric thin film material is formed at a temperature of 600 ° C. or lower, no distortion occurs even when a glass substrate is used, and a high-quality liquid crystal display device can be obtained at low cost.
【図1】本発明の一実施例である液晶表示装置の一方の
基板を示す平面図である。FIG. 1 is a plan view showing one substrate of a liquid crystal display device according to one embodiment of the present invention.
【図2】実施例の液晶表示装置の製造工程を示す平面図
である。FIG. 2 is a plan view illustrating a manufacturing process of the liquid crystal display device of the embodiment.
【図3】実施例の液晶表示装置の製造工程を示す平面図
である。FIG. 3 is a plan view illustrating a manufacturing process of the liquid crystal display device of the example.
【図4】実施例の液晶表示装置の製造工程を示す平面図
である。FIG. 4 is a plan view illustrating a manufacturing process of the liquid crystal display device of the example.
【図5】従来の液晶表示装置を示す斜視図である。FIG. 5 is a perspective view showing a conventional liquid crystal display device.
【図6】液晶表示装置の駆動方法を示す図である。FIG. 6 is a diagram illustrating a driving method of the liquid crystal display device.
10 TFT 11 画素電極 12 層間絶縁膜のコンタクトホール 13 データライン 14 接続線 21 島状の半導体層 22 ゲートライン 31 層間絶縁膜のスルーホール 41 高誘電体薄膜 DESCRIPTION OF SYMBOLS 10 TFT 11 Pixel electrode 12 Contact hole of interlayer insulation film 13 Data line 14 Connection line 21 Island-shaped semiconductor layer 22 Gate line 31 Through hole of interlayer insulation film 41 High dielectric thin film
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平6−82821(JP,A) 特開 平5−53141(JP,A) 特開 平6−181313(JP,A) 特開 平6−167720(JP,A) (58)調査した分野(Int.Cl.7,DB名) G02F 1/136 ────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-6-82821 (JP, A) JP-A-5-53141 (JP, A) JP-A-6-181313 (JP, A) JP-A-6-181313 167720 (JP, A) (58) Field surveyed (Int. Cl. 7 , DB name) G02F 1/136
Claims (4)
に、該液晶に電圧を印加するための画素電極および該画
素電極をスイッチングするための薄膜トランジスタがマ
トリクス状に設けられ、該薄膜トランジスタを走査する
ための複数の走査線と、該薄膜トランジスタを介して該
画素電極に映像信号を供給する複数のデータ線とが互い
に交差し、かつ、絶縁分離して設けられ、該一対の基板
の他方に対向電極が形成されている液晶表示装置におい
て、 該薄膜トランジスタの半導体層が移動度10cm2/V
・S以上の多結晶シリコンからなり、かつ、該画素電極
と該走査線または補助容量線とが層間絶縁膜を間に挟ん
で一部対向するように形成され、該層間絶縁膜の該画素
電極と該走査線または該補助容量線との対向部分に設け
たスルーホールに高誘電体薄膜を充填して補助容量が形
成されており、該補助容量の容量値が該画素電極と該対
向電極との間に形成される液晶容量の容量値の10倍以
上とされている液晶表示装置。A pixel electrode for applying a voltage to the liquid crystal and a thin film transistor for switching the pixel electrode are provided in a matrix on one of a pair of substrates sandwiching the liquid crystal therebetween, and the thin film transistor is scanned. And a plurality of data lines for supplying a video signal to the pixel electrode via the thin film transistor are intersected with each other, and are provided so as to be insulated and separated from each other. In a liquid crystal display device provided with electrodes, the semiconductor layer of the thin film transistor has a mobility of 10 cm 2 / V
S is made of polycrystalline silicon or more, and the pixel electrode and the scanning line or the auxiliary capacitance line are formed so as to partially face each other with an interlayer insulating film interposed therebetween, and the pixel electrode of the interlayer insulating film is formed. And a through-hole provided in a portion facing the scanning line or the storage capacitor line is filled with a high dielectric thin film to form a storage capacitor, and the capacitance value of the storage capacitor is determined by the pixel electrode and the counter electrode. A liquid crystal display device having a capacitance value of 10 times or more of a liquid crystal capacitance formed therebetween.
ある請求項1に記載の液晶表示装置。2. The liquid crystal display device according to claim 1, wherein the high dielectric thin film has a relative dielectric constant of 20 or more.
b(Zr,Ti)O3、(Pb,La)(Zr,Ti)
O3、BaTiO3、SrTiO3、Ba1-xSrxTiO3
(0<X<1)、Ba4Ti3O12、Bi2WO6、Bi2
WO3およびSrTaOのうちの1または2種類以上の
材料を含んだものからなる請求項1または2に記載の液
晶表示装置。3. The method according to claim 1, wherein the high dielectric thin film is tantalum oxide, P
b (Zr, Ti) O 3 , (Pb, La) (Zr, Ti)
O 3 , BaTiO 3 , SrTiO 3 , Ba 1-x Sr x TiO 3
(0 <X <1), Ba 4 Ti 3 O 12 , Bi 2 WO 6 , Bi 2
3. The liquid crystal display device according to claim 1, wherein the liquid crystal display device comprises one or more of WO3 and SrTaO.
の材料を600℃以下の温度で成膜して形成されている
請求項1、2または3に記載の液晶表示装置。4. The liquid crystal display device according to claim 1, wherein the high dielectric thin film is formed by forming a material having a relative dielectric constant of 20 or more at a temperature of 600 ° C. or less.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29323494A JP3086142B2 (en) | 1994-11-28 | 1994-11-28 | Liquid crystal display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29323494A JP3086142B2 (en) | 1994-11-28 | 1994-11-28 | Liquid crystal display |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08152650A JPH08152650A (en) | 1996-06-11 |
JP3086142B2 true JP3086142B2 (en) | 2000-09-11 |
Family
ID=17792173
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29323494A Expired - Fee Related JP3086142B2 (en) | 1994-11-28 | 1994-11-28 | Liquid crystal display |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3086142B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015532905A (en) * | 2012-09-19 | 2015-11-16 | リチャード プリエスト | Folding bike and usage |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4818839B2 (en) | 2006-07-19 | 2011-11-16 | 株式会社 日立ディスプレイズ | Liquid crystal display device and manufacturing method thereof |
WO2011092914A1 (en) * | 2010-01-29 | 2011-08-04 | シャープ株式会社 | Liquid crystal display device |
-
1994
- 1994-11-28 JP JP29323494A patent/JP3086142B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015532905A (en) * | 2012-09-19 | 2015-11-16 | リチャード プリエスト | Folding bike and usage |
Also Published As
Publication number | Publication date |
---|---|
JPH08152650A (en) | 1996-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6075580A (en) | Active matrix type liquid crystal display apparatus with conductive light shield element | |
JP3204989B2 (en) | Active matrix type liquid crystal display | |
US7671931B2 (en) | Liquid crystal display device and method of fabricating the same | |
JPH03288824A (en) | Active matrix display device | |
US5764321A (en) | Active matrix type liquid crystal display device having non-overlapping peripheral circuits | |
KR100317621B1 (en) | Liquid Crystal Display | |
US5880794A (en) | Active matrix liquid crystal display and method with two anodizations | |
JP3454340B2 (en) | Liquid crystal display | |
KR960014824B1 (en) | Active matrix liquid crystal display apparatus | |
JP3194873B2 (en) | Active matrix type liquid crystal display device and driving method thereof | |
JP3442551B2 (en) | Liquid crystal display | |
JP3320845B2 (en) | Method for manufacturing semiconductor device | |
KR100379565B1 (en) | substrate for thin film transistor and Liguid crystal display | |
JP3086142B2 (en) | Liquid crystal display | |
JP3251490B2 (en) | Liquid crystal display | |
US6377322B2 (en) | Liquid crystal display device having spontaneous polarization and no compensating capacitors | |
JP2960268B2 (en) | Active matrix liquid crystal panel, manufacturing method and driving method thereof, and active matrix liquid crystal display | |
JP3427664B2 (en) | Horizontal electric field type active matrix liquid crystal display | |
JP3281763B2 (en) | Driving method of liquid crystal display device | |
US5739878A (en) | Liquid crystal display having common electrode with portions removed at thin film transistors | |
JPS62296123A (en) | Active-matrix type liquid-crystal display device | |
JP3124025B2 (en) | Liquid crystal display | |
JPH0915646A (en) | Active matrix liquid crystal display element | |
JPH04280228A (en) | Thin film field effect type transistor driving liquid crystal display element array and driving method thereof | |
JPH11305262A (en) | Liquid crystal display device and its manufacture |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000622 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070707 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080707 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080707 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130707 Year of fee payment: 13 |
|
LAPS | Cancellation because of no payment of annual fees |