JPH11186279A - バイポーラトランジスタ及びその製造方法 - Google Patents
バイポーラトランジスタ及びその製造方法Info
- Publication number
- JPH11186279A JPH11186279A JP35274597A JP35274597A JPH11186279A JP H11186279 A JPH11186279 A JP H11186279A JP 35274597 A JP35274597 A JP 35274597A JP 35274597 A JP35274597 A JP 35274597A JP H11186279 A JPH11186279 A JP H11186279A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- collector
- emitter
- base layer
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【課題】 外部ベース層の電気的特性を劣化させずかつ
外部ベース層とコレクタコンタクト層間もしくは外部ベ
ース層とエミッタコンタクト層間に生じる寄生容量を低
減し、高周波特性を向上させたバイポーラトランジス
タ、及び、前記バイポーラトランジスタを素子を半絶縁
性基板１より切り離すことなく製造するバイポーラトラ
ンジスタの製造方法を提供する。 【解決手段】 外部ベース層１１を単結晶とし、かつ外
部ベース層１１とコレクタコンタクト層５との間に絶縁
体層９を設けたバイポーラトランジスタを得る。前記バ
イポーラトランジスタの製造方法には、絶縁体層９をマ
スクとしかつ成長条件を変えることにより結晶成長方向
を変えられる半導体結晶選択成長方法を用いる。
外部ベース層とコレクタコンタクト層間もしくは外部ベ
ース層とエミッタコンタクト層間に生じる寄生容量を低
減し、高周波特性を向上させたバイポーラトランジス
タ、及び、前記バイポーラトランジスタを素子を半絶縁
性基板１より切り離すことなく製造するバイポーラトラ
ンジスタの製造方法を提供する。 【解決手段】 外部ベース層１１を単結晶とし、かつ外
部ベース層１１とコレクタコンタクト層５との間に絶縁
体層９を設けたバイポーラトランジスタを得る。前記バ
イポーラトランジスタの製造方法には、絶縁体層９をマ
スクとしかつ成長条件を変えることにより結晶成長方向
を変えられる半導体結晶選択成長方法を用いる。
Description
【０００１】
【発明の属する技術分野】本発明はバイポーラトランジ
スタとその製造方法に係わり、特に、寄生容量を低減
し、高周波特性を向上させたバイポーラトランジスタと
その製造方法に関する。
スタとその製造方法に係わり、特に、寄生容量を低減
し、高周波特性を向上させたバイポーラトランジスタと
その製造方法に関する。
【０００２】
【従来の技術】バイポーラトランジスタは、絶縁性基板
上にコレクタコンタクト層、コレクタ層、ベース層、エ
ミッタ層、を積層した多層膜構造を作製したのちエミッ
タ層、ベース層、コレクタコンタクト層に電極を設ける
ために、構造は一般的には図７に示すような階段状の構
造になる。ベース電極７を設ける外部ベース層１１とコ
レクタコンタクト層５との間には寄生容量が形成され、
素子の動作遅延をもたらす原因となるため、この容量の
低減が必要である。
上にコレクタコンタクト層、コレクタ層、ベース層、エ
ミッタ層、を積層した多層膜構造を作製したのちエミッ
タ層、ベース層、コレクタコンタクト層に電極を設ける
ために、構造は一般的には図７に示すような階段状の構
造になる。ベース電極７を設ける外部ベース層１１とコ
レクタコンタクト層５との間には寄生容量が形成され、
素子の動作遅延をもたらす原因となるため、この容量の
低減が必要である。
【０００３】上記した寄生容量を低減するためには、図
８のように外部ベース層１１とコレクタコンタクト層５
との間のコレクタ層４の少なくとも一部にイオン注入１
２することにより空乏化させる方法が一般的に用いられ
ている。その他に、絶縁体マスクを形成しその上に半導
体結晶成長を行うと伝導性が半絶縁性の多結晶半導体と
なる性質を用い、図９のように外部ベース層１１とコレ
クタコンタクト層５の間のコレクタ層４の一部を半絶縁
性の多結晶半導体層１４にすることによって寄生容量を
低減する方法（第５５回アニュアル デバイスリサーチ
コンファレンス、１９９２年、ＩＩＩ−Ｂ−８（５ｔ
ｈ Ａｎｎｕａｌ Ｄｅｖｉｃｅ Ｒｅｓｅａｒｃｈ
Ｃｏｎｆｅｒｅｎｃｅ，１９９２，ＩＩＩ−Ｂ−
８））、半導体が逆メサ形状にエッチングされるエッチ
ング方法を用い、図１０のように寄生容量を生じる外部
ベース１１の下部をアンダーカットする方法（アイ・イ
ー・イー・イー エレクトロン デバイス レターズ、
第１７巻、９７頁、１９９６年（ＩＥＥＥ Ｅｌｅｃｔ
ｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ，１７ ｐ．９
７，１９９７））も提案されている。又、コレクタ層
４、ベース層３、外部ベース層１１、エミッタ層２、エ
ミッタ電極８を形成した後、コレクタ層４、ベース層
３、外部ベース層１１、エミッタ層２、エミッタ電極６
よりなる素子領域を絶縁性基板１より切り離して、寄生
容量を生じるコレクタ層４の一部を削除する方法（アイ
・イー・イー・イー エレクトロン デバイスレター
ズ、第１６巻、３５７頁、１９９５年（ＩＥＥＥ Ｅｌ
ｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ，１６
ｐ．３５７，１９９５））等が試みられている。
８のように外部ベース層１１とコレクタコンタクト層５
との間のコレクタ層４の少なくとも一部にイオン注入１
２することにより空乏化させる方法が一般的に用いられ
ている。その他に、絶縁体マスクを形成しその上に半導
体結晶成長を行うと伝導性が半絶縁性の多結晶半導体と
なる性質を用い、図９のように外部ベース層１１とコレ
クタコンタクト層５の間のコレクタ層４の一部を半絶縁
性の多結晶半導体層１４にすることによって寄生容量を
低減する方法（第５５回アニュアル デバイスリサーチ
コンファレンス、１９９２年、ＩＩＩ−Ｂ−８（５ｔ
ｈ Ａｎｎｕａｌ Ｄｅｖｉｃｅ Ｒｅｓｅａｒｃｈ
Ｃｏｎｆｅｒｅｎｃｅ，１９９２，ＩＩＩ−Ｂ−
８））、半導体が逆メサ形状にエッチングされるエッチ
ング方法を用い、図１０のように寄生容量を生じる外部
ベース１１の下部をアンダーカットする方法（アイ・イ
ー・イー・イー エレクトロン デバイス レターズ、
第１７巻、９７頁、１９９６年（ＩＥＥＥ Ｅｌｅｃｔ
ｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ，１７ ｐ．９
７，１９９７））も提案されている。又、コレクタ層
４、ベース層３、外部ベース層１１、エミッタ層２、エ
ミッタ電極８を形成した後、コレクタ層４、ベース層
３、外部ベース層１１、エミッタ層２、エミッタ電極６
よりなる素子領域を絶縁性基板１より切り離して、寄生
容量を生じるコレクタ層４の一部を削除する方法（アイ
・イー・イー・イー エレクトロン デバイスレター
ズ、第１６巻、３５７頁、１９９５年（ＩＥＥＥ Ｅｌ
ｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ，１６
ｐ．３５７，１９９５））等が試みられている。
【０００４】しかしながら、図８に示した外部ベース層
１１とコレクタコンタクト層５の間に位置するコレクタ
層４にイオン注入する方法では、コレクタ層４のイオン
注入された部分は空乏するため寄生容量は低減される
が、イオン注入された領域の誘電率自体は変わらないた
め、十分な寄生容量低減には至らない。また、禁制帯幅
の狭いＩｎＧａＡｓなどコレクタ材料によっては適用で
きないという欠点がある。
１１とコレクタコンタクト層５の間に位置するコレクタ
層４にイオン注入する方法では、コレクタ層４のイオン
注入された部分は空乏するため寄生容量は低減される
が、イオン注入された領域の誘電率自体は変わらないた
め、十分な寄生容量低減には至らない。また、禁制帯幅
の狭いＩｎＧａＡｓなどコレクタ材料によっては適用で
きないという欠点がある。
【０００５】図９に示した、寄生領域となる部分を多結
晶半導体によって置き換える方法では、外部ベース層１
１までも多結晶になる。多結晶では結晶欠陥が多くイオ
ン化不純物の補償効果が大きい、またキャリアの再結合
多くなるため、高い電気伝導性を要求される外部ベース
層にとって不都合である。更には、結晶欠陥による再結
合中心の増加は雑音特性の低下につながる。また、Ｉｎ
Ｐなど半導体材料によっては多結晶化しても半絶縁特性
が得られないため、この手法は特定の半導体材料を用い
たバイポーラトランジスタのみにしか適用できない。
晶半導体によって置き換える方法では、外部ベース層１
１までも多結晶になる。多結晶では結晶欠陥が多くイオ
ン化不純物の補償効果が大きい、またキャリアの再結合
多くなるため、高い電気伝導性を要求される外部ベース
層にとって不都合である。更には、結晶欠陥による再結
合中心の増加は雑音特性の低下につながる。また、Ｉｎ
Ｐなど半導体材料によっては多結晶化しても半絶縁特性
が得られないため、この手法は特定の半導体材料を用い
たバイポーラトランジスタのみにしか適用できない。
【０００６】又、図１０に示した、サイドエッチングに
よって寄生容量となる領域を削除する方法では、サイド
エッチング可能な横幅がエッチングされるべきコレクタ
層４の膜厚程度に限られるため、寄生容量を生じる領域
を十分に除去することができない。又、素子の真性部分
を絶縁性基板１より切り離し寄生容量となる領域を削除
する方法は、削除された領域は比誘電率が１に近い中空
となり多くのコレクタ層の比誘電率１０近辺の値と比較
して小さくなるため寄生容量は著しく低減されるが、作
業工程が非常に複雑でかつ素子の大きさがマイクロメー
トル程度と非常に小さいため作業が非常に困難である。
よって寄生容量となる領域を削除する方法では、サイド
エッチング可能な横幅がエッチングされるべきコレクタ
層４の膜厚程度に限られるため、寄生容量を生じる領域
を十分に除去することができない。又、素子の真性部分
を絶縁性基板１より切り離し寄生容量となる領域を削除
する方法は、削除された領域は比誘電率が１に近い中空
となり多くのコレクタ層の比誘電率１０近辺の値と比較
して小さくなるため寄生容量は著しく低減されるが、作
業工程が非常に複雑でかつ素子の大きさがマイクロメー
トル程度と非常に小さいため作業が非常に困難である。
【０００７】
【発明が解決しようとする課題】本発明の目的は、上記
した従来技術の欠点を改良し、特に、外部ベース層の電
気的特性を劣化させずかつ外部ベース層とコレクタコン
タクト層間もしくは外部ベース層とエミッタコンタクト
層間に生じる寄生容量を低減し、高周波特性を向上させ
たバイポーラトランジスタ、更に、バイポーラトランジ
スタを素子を半絶縁性基板１より切り離すことなく簡単
に製造することのできるバイポーラトランジスタの製造
方法を提供することである。
した従来技術の欠点を改良し、特に、外部ベース層の電
気的特性を劣化させずかつ外部ベース層とコレクタコン
タクト層間もしくは外部ベース層とエミッタコンタクト
層間に生じる寄生容量を低減し、高周波特性を向上させ
たバイポーラトランジスタ、更に、バイポーラトランジ
スタを素子を半絶縁性基板１より切り離すことなく簡単
に製造することのできるバイポーラトランジスタの製造
方法を提供することである。
【０００８】
【課題を解決するための手段】本発明は上記した目的を
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。即ち、本発明に係わるバ
イポーラトランジスタの第１態様は、コレクタコンタク
ト層、コレクタ層、ベース層、エミッタ層を含むバイポ
ーラトランジスタにおいて、前記ベース層とベース電極
との間に設けられる外部ベース層が単結晶半導体からな
り、前記外部ベース層とコレクタコンタクト層との間に
は絶縁体層が設けられていることを特徴とするものであ
り、又、第２態様は、前記絶縁体層とコレクタコンタク
ト層との間にはコレクタ電極が設けられていることを特
徴とするものであり、又、第３態様は、エミッタコンタ
クト層、エミッタ層、ベース層、コレクタ層を含むバイ
ポーラトランジスタにおいて、前記ベース層とベース電
極との間に設けられる外部ベース層が単結晶半導体から
なり、前記外部ベース層とエミッタコンタクト層との間
には絶縁体層が設けられていることを特徴とするもので
あり、又、第４態様は、前記絶縁体層とエミッタコンタ
クト層との間にはエミッタ電極が設けられていることを
特徴とするものである。
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。即ち、本発明に係わるバ
イポーラトランジスタの第１態様は、コレクタコンタク
ト層、コレクタ層、ベース層、エミッタ層を含むバイポ
ーラトランジスタにおいて、前記ベース層とベース電極
との間に設けられる外部ベース層が単結晶半導体からな
り、前記外部ベース層とコレクタコンタクト層との間に
は絶縁体層が設けられていることを特徴とするものであ
り、又、第２態様は、前記絶縁体層とコレクタコンタク
ト層との間にはコレクタ電極が設けられていることを特
徴とするものであり、又、第３態様は、エミッタコンタ
クト層、エミッタ層、ベース層、コレクタ層を含むバイ
ポーラトランジスタにおいて、前記ベース層とベース電
極との間に設けられる外部ベース層が単結晶半導体から
なり、前記外部ベース層とエミッタコンタクト層との間
には絶縁体層が設けられていることを特徴とするもので
あり、又、第４態様は、前記絶縁体層とエミッタコンタ
クト層との間にはエミッタ電極が設けられていることを
特徴とするものである。
【０００９】又、本発明に係わるバイポーラトランジス
タの製造方法の第１の態様は、コレクタコンタクト層、
コレクタ層、ベース層、エミッタ層を含むバイポーラト
ランジスタの製造工程において、半導体基板上にコレク
タコンタクト層を形成する第１の工程と、前記コレクタ
コンタクト層上に所定のパターンを有する絶縁体層を形
成する第２の工程と、前記絶縁体層をマスクとして前記
コレクタコンタクト層上にコレクタ層及びベース層を選
択的にエピタキシャル成長させる第３の工程と、前記ベ
ース層を前記絶縁体層に沿った方向にエピタキシャル成
長させることにより前記絶縁体層上に単結晶半導体層か
らなる外部ベース層を形成する第４の工程とを含むこと
を特徴とするものであり、又、第２態様は、エミッタコ
ンタクト層、エミッタ層、ベース層、コレクタ層を含む
バイポーラトランジスタの製造工程において、半導体基
板上にエミッタコンタクト層を形成する第１の工程と、
前記エミッタコンタクト層上に所定のパターンを有する
絶縁体層を形成する第２の工程と、前記絶縁体層をマス
クとして前記エミッタコンタクト層上にエミッタ層及び
ベース層を選択的にエピタキシャル成長させる第３の工
程と、前記ベース層を前記絶縁体層に沿った方向にエピ
タキシャル成長させることにより前記絶縁体層上に単結
晶半導体層からなる外部ベース層を形成する第４の工程
とを含むことを特徴とするものであり、又、第３態様
は、コレクタコンタクト層、コレクタ層、ベース層、エ
ミッタ層を含むバイポーラトランジスタの製造工程にお
いて、半絶縁性基板上にコレクタコンタクト層を形成す
る第１の工程と、前記コレクタコンタクト層上にコレク
タ電極を形成する第２の工程と、前記コレクタコンタク
ト層及びコレクタ電極上に所定のパターンを有する絶縁
体層を形成する第３の工程と、前記絶縁体層をマスクと
して前記コレクタコンタクト層上にコレクタ層及びベー
ス層を選択的にエピタキシャル成長させる第４の工程
と、前記ベース層を前記絶縁体層に沿った方向にエピタ
キシャル成長させることにより前記絶縁体層上に単結晶
半導体層からなる外部ベース層を形成する第５の工程と
を含むことを特徴とするものであり、又、第４態様は、
エミッタコンタクト層、エミッタ層、ベース層、コレク
タ層を含むバイポーラトランジスタの製造工程におい
て、半絶縁性基板上にエミッタコンタクト層を形成する
第１の工程と、前記エミッタコンタクト層上にエミッタ
電極を形成する第２の工程と、前記エミッタコンタクト
層及びエミッタ電極上に所定のパターンを有する絶縁体
層を形成する第３の工程と、前記絶縁体層をマスクとし
て前記エミッタコンタクト層上にエミッタ層及びベース
層を選択的にエピタキシャル成長させる第４の工程と、
前記ベース層を前記絶縁体層に沿った方向にエピタキシ
ャル成長させることにより前記絶縁体層上に単結晶半導
体層からなる外部ベース層を形成する第５の工程とを含
むことを特徴とするものである。
タの製造方法の第１の態様は、コレクタコンタクト層、
コレクタ層、ベース層、エミッタ層を含むバイポーラト
ランジスタの製造工程において、半導体基板上にコレク
タコンタクト層を形成する第１の工程と、前記コレクタ
コンタクト層上に所定のパターンを有する絶縁体層を形
成する第２の工程と、前記絶縁体層をマスクとして前記
コレクタコンタクト層上にコレクタ層及びベース層を選
択的にエピタキシャル成長させる第３の工程と、前記ベ
ース層を前記絶縁体層に沿った方向にエピタキシャル成
長させることにより前記絶縁体層上に単結晶半導体層か
らなる外部ベース層を形成する第４の工程とを含むこと
を特徴とするものであり、又、第２態様は、エミッタコ
ンタクト層、エミッタ層、ベース層、コレクタ層を含む
バイポーラトランジスタの製造工程において、半導体基
板上にエミッタコンタクト層を形成する第１の工程と、
前記エミッタコンタクト層上に所定のパターンを有する
絶縁体層を形成する第２の工程と、前記絶縁体層をマス
クとして前記エミッタコンタクト層上にエミッタ層及び
ベース層を選択的にエピタキシャル成長させる第３の工
程と、前記ベース層を前記絶縁体層に沿った方向にエピ
タキシャル成長させることにより前記絶縁体層上に単結
晶半導体層からなる外部ベース層を形成する第４の工程
とを含むことを特徴とするものであり、又、第３態様
は、コレクタコンタクト層、コレクタ層、ベース層、エ
ミッタ層を含むバイポーラトランジスタの製造工程にお
いて、半絶縁性基板上にコレクタコンタクト層を形成す
る第１の工程と、前記コレクタコンタクト層上にコレク
タ電極を形成する第２の工程と、前記コレクタコンタク
ト層及びコレクタ電極上に所定のパターンを有する絶縁
体層を形成する第３の工程と、前記絶縁体層をマスクと
して前記コレクタコンタクト層上にコレクタ層及びベー
ス層を選択的にエピタキシャル成長させる第４の工程
と、前記ベース層を前記絶縁体層に沿った方向にエピタ
キシャル成長させることにより前記絶縁体層上に単結晶
半導体層からなる外部ベース層を形成する第５の工程と
を含むことを特徴とするものであり、又、第４態様は、
エミッタコンタクト層、エミッタ層、ベース層、コレク
タ層を含むバイポーラトランジスタの製造工程におい
て、半絶縁性基板上にエミッタコンタクト層を形成する
第１の工程と、前記エミッタコンタクト層上にエミッタ
電極を形成する第２の工程と、前記エミッタコンタクト
層及びエミッタ電極上に所定のパターンを有する絶縁体
層を形成する第３の工程と、前記絶縁体層をマスクとし
て前記エミッタコンタクト層上にエミッタ層及びベース
層を選択的にエピタキシャル成長させる第４の工程と、
前記ベース層を前記絶縁体層に沿った方向にエピタキシ
ャル成長させることにより前記絶縁体層上に単結晶半導
体層からなる外部ベース層を形成する第５の工程とを含
むことを特徴とするものである。
【００１０】
【発明の実施の形態】本発明の実施の形態を図１の断面
図を用いて説明する。半絶縁性基板１上に、コレクタコ
ンタクト層５が形成されている。コレクタコンタクト層
５上には絶縁体層９が形成され、絶縁体層９の少なくと
も２個所は開口されている。絶縁体層９はコレクタ層４
よりも誘電率が低いものを用いる。絶縁体層９の開口部
のうち少なくとも１個所にはコレクタ層４、ベース層
３、エミッタ層２、エミッタ電極６が順に配置されてい
る。ベース層３の上面は絶縁体層９上面より高いところ
に位置している。外部ベース層（ベース層の真性領域以
外の領域）１１の少なくとも一部は絶縁体層９上に位置
し、且つ、ベース層３に隣接し接触している。外部ベー
ス層１１にはベース層３との電気的接触をとるためのベ
ース電極７が設けられている。絶縁体層９の開口部のう
ち少なくとも１個所にはコレクタコンタクト層８に接触
するようにコレクタ電極８が設置されている。
図を用いて説明する。半絶縁性基板１上に、コレクタコ
ンタクト層５が形成されている。コレクタコンタクト層
５上には絶縁体層９が形成され、絶縁体層９の少なくと
も２個所は開口されている。絶縁体層９はコレクタ層４
よりも誘電率が低いものを用いる。絶縁体層９の開口部
のうち少なくとも１個所にはコレクタ層４、ベース層
３、エミッタ層２、エミッタ電極６が順に配置されてい
る。ベース層３の上面は絶縁体層９上面より高いところ
に位置している。外部ベース層（ベース層の真性領域以
外の領域）１１の少なくとも一部は絶縁体層９上に位置
し、且つ、ベース層３に隣接し接触している。外部ベー
ス層１１にはベース層３との電気的接触をとるためのベ
ース電極７が設けられている。絶縁体層９の開口部のう
ち少なくとも１個所にはコレクタコンタクト層８に接触
するようにコレクタ電極８が設置されている。
【００１１】図１に示したバイポーラトランジスタで
は、外部ベース層１１とコレクタコンタクト層５との間
の絶縁体層９の誘電率（この具体例では３．９）はコレ
クタ層４の誘電率より低い絶縁体となっている（コレク
タ層４の誘電率は１２）。従って、図１の外部ベース層
１１とコレクタコンタクト層５間に生じる寄生容量は、
図７における外部ベース１１とコレクタコンタクト層５
間生じる寄生容量よりも著しく低減される。
は、外部ベース層１１とコレクタコンタクト層５との間
の絶縁体層９の誘電率（この具体例では３．９）はコレ
クタ層４の誘電率より低い絶縁体となっている（コレク
タ層４の誘電率は１２）。従って、図１の外部ベース層
１１とコレクタコンタクト層５間に生じる寄生容量は、
図７における外部ベース１１とコレクタコンタクト層５
間生じる寄生容量よりも著しく低減される。
【００１２】また、単結晶である半導体外部ベース層１
１は、多結晶半導体と比較して結晶欠陥が少ないためイ
オン化不純物の補償効果が少なくまたキャリアの再結合
も抑えられ電気伝導性が劣化することはない。従って、
バイポーラトランジスタの遮断周波数および最高発振周
波数が向上する。更に、外部ベース１１が単結晶である
ことは、多結晶ベースよりも結晶欠陥により生成される
再結合中心などが減少しているため素子の雑音特性も改
善される。
１は、多結晶半導体と比較して結晶欠陥が少ないためイ
オン化不純物の補償効果が少なくまたキャリアの再結合
も抑えられ電気伝導性が劣化することはない。従って、
バイポーラトランジスタの遮断周波数および最高発振周
波数が向上する。更に、外部ベース１１が単結晶である
ことは、多結晶ベースよりも結晶欠陥により生成される
再結合中心などが減少しているため素子の雑音特性も改
善される。
【００１３】
【実施例】以下に、本発明に係わるバイポーラトランジ
スタとその製造方法の具体例を図面を参照しながら詳細
に説明する。図１、３は、本発明に係わる第１の具体例
の構造を示す図であって、図には、コレクタコンタクト
層５、コレクタ層４、ベース層３、エミッタ層２を含む
バイポーラトランジスタにおいて、前記ベース層３とベ
ース電極７との間に設けられる外部ベース層１１が単結
晶半導体からなり、前記外部ベース層１１とコレクタコ
ンタクト層５との間には絶縁体層９が設けられているこ
とが示されている。
スタとその製造方法の具体例を図面を参照しながら詳細
に説明する。図１、３は、本発明に係わる第１の具体例
の構造を示す図であって、図には、コレクタコンタクト
層５、コレクタ層４、ベース層３、エミッタ層２を含む
バイポーラトランジスタにおいて、前記ベース層３とベ
ース電極７との間に設けられる外部ベース層１１が単結
晶半導体からなり、前記外部ベース層１１とコレクタコ
ンタクト層５との間には絶縁体層９が設けられているこ
とが示されている。
【００１４】又、図３には、コレクタコンタクト層５、
コレクタ層４、ベース層３、エミッタ層２を含むバイポ
ーラトランジスタにおいて、半導体基板上１にコレクタ
コンタク層５を形成する第１の工程と、前記コレクタコ
ンタクト層５上に所定のパターンを有する絶縁体層９を
形成する第２の工程（図５ａ）と、前記絶縁体層９をマ
スクとして前記コレクタコンタクト層５上にコレクタ層
４及びベース層３を選択的にエピタキシャル成長させる
第３の工程（図５ｂ）と、前記ベース層３を前記絶縁体
層９に沿った方向にエピタキシャル成長させることによ
り前記絶縁体層上９に単結晶半導体層からなる外部ベー
ス層１１を形成する第４の工程（図５ｂ）とを含むバイ
ポーラトランジスタの製造方法が示されている。
コレクタ層４、ベース層３、エミッタ層２を含むバイポ
ーラトランジスタにおいて、半導体基板上１にコレクタ
コンタク層５を形成する第１の工程と、前記コレクタコ
ンタクト層５上に所定のパターンを有する絶縁体層９を
形成する第２の工程（図５ａ）と、前記絶縁体層９をマ
スクとして前記コレクタコンタクト層５上にコレクタ層
４及びベース層３を選択的にエピタキシャル成長させる
第３の工程（図５ｂ）と、前記ベース層３を前記絶縁体
層９に沿った方向にエピタキシャル成長させることによ
り前記絶縁体層上９に単結晶半導体層からなる外部ベー
ス層１１を形成する第４の工程（図５ｂ）とを含むバイ
ポーラトランジスタの製造方法が示されている。
【００１５】この具体例を更に詳細に説明すると、有機
金属気相成長（ＭＯＣＶＤ）法によるＧａＡｓ系半導体
結晶選択成長では、基板（１￣１￣１￣）Ｂ面上に一辺
が｛１１２￣｝方向に平行な辺を持つ長方形パターンを
窓あけした二酸化けい素マスクを用い、選択成長時の基
板温度とアルシン分圧を変えることによって、半導体エ
ピタキシャル結晶成長方向を｛１￣１￣１￣｝Ｂ方向と
｛１￣１０｝方向に切り替えられることが報告されてい
る（アプライド フィジックス レターズ、第５７巻、
１２０９頁、１９９０年（Ａｐｐｌｉｅｄ Ｐｈｙｓｉ
ｃｓ Ｌｅｔｔｅｒｓ，５７ ｐ．１２０９，１９９
０））。
金属気相成長（ＭＯＣＶＤ）法によるＧａＡｓ系半導体
結晶選択成長では、基板（１￣１￣１￣）Ｂ面上に一辺
が｛１１２￣｝方向に平行な辺を持つ長方形パターンを
窓あけした二酸化けい素マスクを用い、選択成長時の基
板温度とアルシン分圧を変えることによって、半導体エ
ピタキシャル結晶成長方向を｛１￣１￣１￣｝Ｂ方向と
｛１￣１０｝方向に切り替えられることが報告されてい
る（アプライド フィジックス レターズ、第５７巻、
１２０９頁、１９９０年（Ａｐｐｌｉｅｄ Ｐｈｙｓｉ
ｃｓ Ｌｅｔｔｅｒｓ，５７ ｐ．１２０９，１９９
０））。
【００１６】本具体例では前記の結晶選択成長方法を利
用する。そのために、まず、図３（ａ）に示すようにＧ
ａＡｓ半絶縁性基板｛１￣１￣１￣｝Ｂ面１上にコレク
タコンタクト層５を設ける。次にコレクタコンタクト層
５上に素子の真性部分となる領域として開口９１を形成
した絶縁体層９を形成する。絶縁体層９は半導体結晶選
択成長のマスクとして機能し、かつ絶縁体層９はコレク
タ層４と比較して誘電率が低い材料を用いる。絶縁体層
９としては酸化シリコン（比誘電率εr ＝３．９）や窒
化シリコンが望ましい。マスク開口部の形状は一辺が
｛１１２￣｝方向に平行である長方形もしくはストライ
プとする。
用する。そのために、まず、図３（ａ）に示すようにＧ
ａＡｓ半絶縁性基板｛１￣１￣１￣｝Ｂ面１上にコレク
タコンタクト層５を設ける。次にコレクタコンタクト層
５上に素子の真性部分となる領域として開口９１を形成
した絶縁体層９を形成する。絶縁体層９は半導体結晶選
択成長のマスクとして機能し、かつ絶縁体層９はコレク
タ層４と比較して誘電率が低い材料を用いる。絶縁体層
９としては酸化シリコン（比誘電率εr ＝３．９）や窒
化シリコンが望ましい。マスク開口部の形状は一辺が
｛１１２￣｝方向に平行である長方形もしくはストライ
プとする。
【００１７】マスクを開口９１することによって露出し
たコレクタコンタクト層５上に素子真性部分の選択成長
を行う。半導体結晶成長方法には有機金属気相成長法を
用いIII 族原料にはトリメチルガリウムおよびトリエチ
ルアルミニウム、Ｖ族原料にはアルシンを使用する。は
じめに、基板温度を８００℃、アルシン分圧を６．６×
１０-5ａｔｍとすることによって、ｎ−ＡｌＧａＡｓコ
レクタ層４とｐ+ −ＧａＡｓベース層３を、図３（ｂ）
のごとく基板に垂直である｛１￣１￣１￣｝Ｂ方向に選
択成長する。このときベース層３の最上面はマスクであ
る絶縁体層９の上面より上に位置しなければならない。
たコレクタコンタクト層５上に素子真性部分の選択成長
を行う。半導体結晶成長方法には有機金属気相成長法を
用いIII 族原料にはトリメチルガリウムおよびトリエチ
ルアルミニウム、Ｖ族原料にはアルシンを使用する。は
じめに、基板温度を８００℃、アルシン分圧を６．６×
１０-5ａｔｍとすることによって、ｎ−ＡｌＧａＡｓコ
レクタ層４とｐ+ −ＧａＡｓベース層３を、図３（ｂ）
のごとく基板に垂直である｛１￣１￣１￣｝Ｂ方向に選
択成長する。このときベース層３の最上面はマスクであ
る絶縁体層９の上面より上に位置しなければならない。
【００１８】次に、基板温度を６００℃、アルシン分圧
を２×１０-4ａｔｍにすることによって結晶成長の方向
を横方向である｛１￣１０｝方向に切り替え、前記縦方
向結晶成長によってマスク上面より高い位置にあるベー
ス層３の側面に接触するようにｐ+ −ＧａＡｓ外部ベー
ス層１１を必要な幅になるまで単結晶結晶成長し、図３
（ｃ）に示す構造にする。
を２×１０-4ａｔｍにすることによって結晶成長の方向
を横方向である｛１￣１０｝方向に切り替え、前記縦方
向結晶成長によってマスク上面より高い位置にあるベー
ス層３の側面に接触するようにｐ+ −ＧａＡｓ外部ベー
ス層１１を必要な幅になるまで単結晶結晶成長し、図３
（ｃ）に示す構造にする。
【００１９】ここで、｛１￣１０｝側壁に選択成長する
ときの｛１￣１０｝方向成長速度は｛１￣１￣１￣｝Ｂ
方向成長速度の約２０倍である。このため横方向に外部
ベース層１１を成長する際、縦方向にも若干成長するこ
とになるが、この層はベース層３と同じ伝導型になるた
め問題とはならない。その後、再び結晶成長の方向が
｛１￣１￣１￣｝Ｂ方向になるように基板温度とアルシ
ン分圧を切り替え、図３（ｄ）に示すようにｎ−ＡｌＧ
ａＡｓエミッタ層２をベース層３および外部ベース層１
１上に結晶成長する。結晶成長後、外部ベース領域１１
上部のエミッタ領域をエッチング除去することによって
図３（ｅ）に示した構造にする。図３（ｅ）に示した構
造に対ししかるべき工程によってエミッタ電極６、コレ
クタ電極８及びベース電極７を設けることによって、図
１のトランジスタが完成する。
ときの｛１￣１０｝方向成長速度は｛１￣１￣１￣｝Ｂ
方向成長速度の約２０倍である。このため横方向に外部
ベース層１１を成長する際、縦方向にも若干成長するこ
とになるが、この層はベース層３と同じ伝導型になるた
め問題とはならない。その後、再び結晶成長の方向が
｛１￣１￣１￣｝Ｂ方向になるように基板温度とアルシ
ン分圧を切り替え、図３（ｄ）に示すようにｎ−ＡｌＧ
ａＡｓエミッタ層２をベース層３および外部ベース層１
１上に結晶成長する。結晶成長後、外部ベース領域１１
上部のエミッタ領域をエッチング除去することによって
図３（ｅ）に示した構造にする。図３（ｅ）に示した構
造に対ししかるべき工程によってエミッタ電極６、コレ
クタ電極８及びベース電極７を設けることによって、図
１のトランジスタが完成する。
【００２０】図４に図１の構造のバイポーラトランジス
タを作製する第２の具体例を示す。前記具体例では図３
（ａ）に示したように半絶縁性基板１上にコレクタコン
タクト層５および一部を開口した絶縁体層９を形成した
後、前記具体例と同様結晶成長方法により図４（ａ）の
ごとくマスク開口部にコレクタ層４、ベース層３、更
に、エミッタ層２まで縦方向に選択成長させる。このと
き少なくともベース層３の一部分は絶縁体膜マスク９の
上面より上に位置しなければならない。
タを作製する第２の具体例を示す。前記具体例では図３
（ａ）に示したように半絶縁性基板１上にコレクタコン
タクト層５および一部を開口した絶縁体層９を形成した
後、前記具体例と同様結晶成長方法により図４（ａ）の
ごとくマスク開口部にコレクタ層４、ベース層３、更
に、エミッタ層２まで縦方向に選択成長させる。このと
き少なくともベース層３の一部分は絶縁体膜マスク９の
上面より上に位置しなければならない。
【００２１】ここで結晶成長の方向を横方向に変えるこ
とにより、ベース層３と同じキャリアの形を有する外部
ベース層１１を絶縁体膜層９上に必要な幅までエピタキ
シャル結晶成長し図（ｂ）に示す構造とする。その後、
図４（ｃ）に示すように、エミッタ層３に隣接する外部
ベース層１１の一部を所望の高さまでエッチング除去す
る。その後、所定の工程により電極を設け、図１の構造
のバイポーラトランジスタを得る。
とにより、ベース層３と同じキャリアの形を有する外部
ベース層１１を絶縁体膜層９上に必要な幅までエピタキ
シャル結晶成長し図（ｂ）に示す構造とする。その後、
図４（ｃ）に示すように、エミッタ層３に隣接する外部
ベース層１１の一部を所望の高さまでエッチング除去す
る。その後、所定の工程により電極を設け、図１の構造
のバイポーラトランジスタを得る。
【００２２】上記の二つの具体例によるバイポーラトラ
ンジスタの製造方法では、素子を半絶縁性基板１より切
り離す煩わしさを避け、また半導体多結晶層を形成する
ことなく、半導体外部ベース層が単結晶であり、かつ外
部ベース層１１とコレクタコンタクト層５の間の少なく
とも一部がコレクタ層４よりも誘電率の低い絶縁体層と
することができる。また外部ベース層１１の形成には結
晶再成長工程を用いないため、外部ベース層１１とベー
ス層３の界面の接触抵抗は悪化しない。
ンジスタの製造方法では、素子を半絶縁性基板１より切
り離す煩わしさを避け、また半導体多結晶層を形成する
ことなく、半導体外部ベース層が単結晶であり、かつ外
部ベース層１１とコレクタコンタクト層５の間の少なく
とも一部がコレクタ層４よりも誘電率の低い絶縁体層と
することができる。また外部ベース層１１の形成には結
晶再成長工程を用いないため、外部ベース層１１とベー
ス層３の界面の接触抵抗は悪化しない。
【００２３】なお、上記各例の結晶選択成長方法として
は、成長条件を変えることによって結晶成長方向を制御
可能な他の結晶選択成長方法を利用することも可能であ
る。又、絶縁体層９下部にあらかじめコレクタ電極を形
成しておくように構成することも可能である。このよう
にして作製されるバイポーラトランジスタの製造方法の
第３の具体例を図５に示す。
は、成長条件を変えることによって結晶成長方向を制御
可能な他の結晶選択成長方法を利用することも可能であ
る。又、絶縁体層９下部にあらかじめコレクタ電極を形
成しておくように構成することも可能である。このよう
にして作製されるバイポーラトランジスタの製造方法の
第３の具体例を図５に示す。
【００２４】図５（ａ）のように半導体基板１上にコレ
クタコンタクト層５を形成したのち、コレクタコンタク
ト層５上にコレクタ電極８を形成しコレクタコンタクト
層５とコレクタ電極８上に絶縁体層９を形成し、コレク
タコンタクト層５の１部のみが露出するように絶縁体層
９を開口９１する。これによって図５（ｂ）におけるコ
レクタ層２、ベース層３、エミッタ層２及び外部ベース
層１１を結晶成長する際にはコレクタ電極の影響はなく
なり、図３乃至図４に示した第１又は第２の具体例と同
様な工程を経ることによって、図５（ｂ）に示す構造の
バイポーラトランジスタが作製できる。この具体例によ
ればバイポーラトランジスタの製造において、素子を基
板から切り離す煩わしさを避け、且つ、半導体多結晶層
を形成することなく、半導体外部ベース層１１が単結晶
であり、しかも、外部ベース層１１とコレクタコンタク
ト層５の間の少なくとも一部がコレクタ層４よりも誘電
率の低い絶縁体層９とすることができ、又、コレクタ層
４とコレクタ電極８とを近接させてコレクタ抵抗を減少
させることができる。従って、この具体例によるバイポ
ーラトランジスタの製造方法では、寄生容量低減とコレ
クタ抵抗低減の相乗効果によりバイポーラトランジスタ
の高周波特性が著しく向上する。
クタコンタクト層５を形成したのち、コレクタコンタク
ト層５上にコレクタ電極８を形成しコレクタコンタクト
層５とコレクタ電極８上に絶縁体層９を形成し、コレク
タコンタクト層５の１部のみが露出するように絶縁体層
９を開口９１する。これによって図５（ｂ）におけるコ
レクタ層２、ベース層３、エミッタ層２及び外部ベース
層１１を結晶成長する際にはコレクタ電極の影響はなく
なり、図３乃至図４に示した第１又は第２の具体例と同
様な工程を経ることによって、図５（ｂ）に示す構造の
バイポーラトランジスタが作製できる。この具体例によ
ればバイポーラトランジスタの製造において、素子を基
板から切り離す煩わしさを避け、且つ、半導体多結晶層
を形成することなく、半導体外部ベース層１１が単結晶
であり、しかも、外部ベース層１１とコレクタコンタク
ト層５の間の少なくとも一部がコレクタ層４よりも誘電
率の低い絶縁体層９とすることができ、又、コレクタ層
４とコレクタ電極８とを近接させてコレクタ抵抗を減少
させることができる。従って、この具体例によるバイポ
ーラトランジスタの製造方法では、寄生容量低減とコレ
クタ抵抗低減の相乗効果によりバイポーラトランジスタ
の高周波特性が著しく向上する。
【００２５】図６は上の具体例においてコレクタ電極８
を外部ベース層１１下に収めるようにした第４の具体例
の断面図である。この構造は図５（ａ）に示されるコレ
クタ電極８の横幅を狭めることによって容易に実現され
る。図６に示した具体例では同じエミッタおよび外部ベ
ース面積を有するバイポーラトランジスタと比較して素
子が占める面積が縮小される。従って、本発明では、こ
の具体例に示したように、バイポーラトランジスタを含
む集積回路においてその集積度を高めることを可能にす
る効果をも有する。
を外部ベース層１１下に収めるようにした第４の具体例
の断面図である。この構造は図５（ａ）に示されるコレ
クタ電極８の横幅を狭めることによって容易に実現され
る。図６に示した具体例では同じエミッタおよび外部ベ
ース面積を有するバイポーラトランジスタと比較して素
子が占める面積が縮小される。従って、本発明では、こ
の具体例に示したように、バイポーラトランジスタを含
む集積回路においてその集積度を高めることを可能にす
る効果をも有する。
【００２６】上記各具体例において、エミッタとコレク
タを入れ替えた、いわゆるコレクタトップでも構成する
ことができる。例えば、図１の形態に対してエミッタと
コレクタを入替えた第５の具体例を図２に示す。この場
合、半絶縁性基板１上に、エミッタコンタクト層１０が
形成されている。エミッタコンタクト層１０の上には絶
縁体層９が形成され、絶縁体層９の少なくとも２個所は
開口されている。絶縁体層９はエミッタ層２よりも誘電
率が低いものを用いる。絶縁体層９の開口部のうち少な
くとも１個所にはエミッタ層２、ベース層３、コレクタ
層４、コレクタ電極８が順に配置されている。ベース層
３の上面は絶縁体層９上面より高いところに位置してい
る。外部ベース層１１の少なくとも一部は絶縁体層９上
に位置しかつベース層３に隣接し接触している。外部ベ
ース層１１にはベースとの電気的接触をとるための電極
が設けられている。絶縁体層９の開口部のうち少なくと
も１個所にはエミッタコンタクト層１０に接触するよう
にエミッタ電極６が設置されている。本構成においては
外部ベース層１１が単結晶でかつ外部ベース層１１とエ
ミッタコンタクト層１０との間は絶縁体層９からなるた
め、従来のコレクタトップのバイポーラトランジスタと
比較して外部ベース層１１の電気的特性が悪化せず、ベ
ース層３とエミッタコンタクト１０間の寄生容量が低減
される。従って、この具体例においてもバイポーラトラ
ンジスタの高周波特性が向上する。
タを入れ替えた、いわゆるコレクタトップでも構成する
ことができる。例えば、図１の形態に対してエミッタと
コレクタを入替えた第５の具体例を図２に示す。この場
合、半絶縁性基板１上に、エミッタコンタクト層１０が
形成されている。エミッタコンタクト層１０の上には絶
縁体層９が形成され、絶縁体層９の少なくとも２個所は
開口されている。絶縁体層９はエミッタ層２よりも誘電
率が低いものを用いる。絶縁体層９の開口部のうち少な
くとも１個所にはエミッタ層２、ベース層３、コレクタ
層４、コレクタ電極８が順に配置されている。ベース層
３の上面は絶縁体層９上面より高いところに位置してい
る。外部ベース層１１の少なくとも一部は絶縁体層９上
に位置しかつベース層３に隣接し接触している。外部ベ
ース層１１にはベースとの電気的接触をとるための電極
が設けられている。絶縁体層９の開口部のうち少なくと
も１個所にはエミッタコンタクト層１０に接触するよう
にエミッタ電極６が設置されている。本構成においては
外部ベース層１１が単結晶でかつ外部ベース層１１とエ
ミッタコンタクト層１０との間は絶縁体層９からなるた
め、従来のコレクタトップのバイポーラトランジスタと
比較して外部ベース層１１の電気的特性が悪化せず、ベ
ース層３とエミッタコンタクト１０間の寄生容量が低減
される。従って、この具体例においてもバイポーラトラ
ンジスタの高周波特性が向上する。
【００２７】
【発明の効果】以上説明したように、本発明によるバイ
ポーラトランジスタでは、外部ベース層が単結晶半導体
であり、かつ外部ベース層とコレクタコンタクト層の
間、もしくは外部ベース層とエミッタコンタクト層の少
なくとも一部が絶縁体であるため、ベース層の電気的特
性の劣化を招くこと無しに寄生容量が低減され、高周波
特性が著しく向上される。
ポーラトランジスタでは、外部ベース層が単結晶半導体
であり、かつ外部ベース層とコレクタコンタクト層の
間、もしくは外部ベース層とエミッタコンタクト層の少
なくとも一部が絶縁体であるため、ベース層の電気的特
性の劣化を招くこと無しに寄生容量が低減され、高周波
特性が著しく向上される。
【００２８】また、本発明によるバイポーラトランジス
タの製造方法によれば、外部ベース層を単結晶とし、か
つ基板から素子を切り離す煩わしい工程を経ずに外部ベ
ース層とコレクタコンタクト層の間、もしくは外部ベー
ス層とエミッタコンタクト層の間を絶縁体に置き換える
ことができる。更に、本発明によるバイポーラトランジ
スタの製造方法では、絶縁体マスクを用いた選択成長を
用いるため、マスク下にあらかじめコレクタ電極を形成
した上で素子真性部を結晶選択成長することにより、コ
レクタ電極とコレクタ層を近接させることができ、コレ
クタ抵抗の低減が可能になる。
タの製造方法によれば、外部ベース層を単結晶とし、か
つ基板から素子を切り離す煩わしい工程を経ずに外部ベ
ース層とコレクタコンタクト層の間、もしくは外部ベー
ス層とエミッタコンタクト層の間を絶縁体に置き換える
ことができる。更に、本発明によるバイポーラトランジ
スタの製造方法では、絶縁体マスクを用いた選択成長を
用いるため、マスク下にあらかじめコレクタ電極を形成
した上で素子真性部を結晶選択成長することにより、コ
レクタ電極とコレクタ層を近接させることができ、コレ
クタ抵抗の低減が可能になる。
【００２９】従って、バイポーラトランジスタの遮断周
波数や最高発振周波数を著しく向上させる効果がもたら
されるのである。なお、本発明は上記各具体例に限定さ
れず、本発明の技術思想の範囲において、各具体例は適
宜変更され得ることは明らかである。
波数や最高発振周波数を著しく向上させる効果がもたら
されるのである。なお、本発明は上記各具体例に限定さ
れず、本発明の技術思想の範囲において、各具体例は適
宜変更され得ることは明らかである。
【図１】本発明による第１の具体例によるバイポーラト
ランジスタの断面図である。
ランジスタの断面図である。
【図２】本発明による第５の具体例によるバイポーラト
ランジスタの断面図である。
ランジスタの断面図である。
【図３】本発明による第１の具体例によるバイポーラト
ランジスタの各製造工程を示す断面図である。
ランジスタの各製造工程を示す断面図である。
【図４】本発明による第２の具体例によるバイポーラト
ランジスタの各製造工程を示す断面図である。
ランジスタの各製造工程を示す断面図である。
【図５】本発明による第３の具体例によるバイポーラト
ランジスタの各製造工程を示す断面図である。
ランジスタの各製造工程を示す断面図である。
【図６】本発明による第４の具体例によるバイポーラト
ランジスタの断面図である。
ランジスタの断面図である。
【図７】第１の従来技術を示す断面図である。
【図８】第２の従来技術を示す断面図である。
【図９】第３の従来技術を示す断面図である。
【図１０】第４の従来技術を示す断面図である。
１ 半導体基板 ２ エミッタ層 ３ ベース層 ４ コレクタ層 ５ コレクタコンタクト層 ６ エミッタ電極 ７ ベース電極 ８ コレクタ電極 ９ 絶縁体層 １０ エミッタコンタクト層 １１ 外部ベース層 １２ イオン注入領域 １３、１４ 多結晶半導体層 １６ アンダーカット領域
Claims (8)
- 【請求項１】 コレクタコンタクト層、コレクタ層、ベ
ース層、エミッタ層を含むバイポーラトランジスタにお
いて、 前記ベース層とベース電極との間に設けられる外部ベー
ス層が単結晶半導体からなり、前記外部ベース層とコレ
クタコンタクト層との間には絶縁体層が設けられている
ことを特徴とするバイポーラトランジスタ。 - 【請求項２】 前記絶縁体層とコレクタコンタクト層と
の間にはコレクタ電極が設けられていることを特徴とす
る請求項１記載のバイポーラトランジスタ。 - 【請求項３】 エミッタコンタクト層、エミッタ層、ベ
ース層、コレクタ層を含むバイポーラトランジスタにお
いて、 前記ベース層とベース電極との間に設けられる外部ベー
ス層が単結晶半導体からなり、前記外部ベース層とエミ
ッタコンタクト層との間には絶縁体層が設けられている
ことを特徴とするバイポーラトランジスタ。 - 【請求項４】 前記絶縁体層とエミッタコンタクト層と
の間にはエミッタ電極が設けられていることを特徴とす
る請求項３記載のバイポーラトランジスタ。 - 【請求項５】 コレクタコンタクト層、コレクタ層、ベ
ース層、エミッタ層を含むバイポーラトランジスタの製
造工程において、 半導体基板上にコレクタコンタクト層を形成する第１の
工程と、 前記コレクタコンタクト層上に所定のパターンを有する
絶縁体層を形成する第２の工程と、 前記絶縁体層をマスクとして前記コレクタコンタクト層
上にコレクタ層及びベース層を選択的にエピタキシャル
成長させる第３の工程と、 前記ベース層を前記絶縁体層に沿った方向にエピタキシ
ャル成長させることにより前記絶縁体層上に単結晶半導
体層からなる外部ベース層を形成する第４の工程とを含
むことを特徴とするバイポーラトランジスタの製造方
法。 - 【請求項６】 エミッタコンタクト層、エミッタ層、ベ
ース層、コレクタ層を含むバイポーラトランジスタの製
造工程において、 半導体基板上にエミッタコンタクト層を形成する第１の
工程と、 前記エミッタコンタクト層上に所定のパターンを有する
絶縁体層を形成する第２の工程と、 前記絶縁体層をマスクとして前記エミッタコンタクト層
上にエミッタ層及びベース層を選択的にエピタキシャル
成長させる第３の工程と、 前記ベース層を前記絶縁体層に沿った方向にエピタキシ
ャル成長させることにより前記絶縁体層上に単結晶半導
体層からなる外部ベース層を形成する第４の工程とを含
むことを特徴とするバイポーラトランジスタの製造方
法。 - 【請求項７】 コレクタコンタクト層、コレクタ層、ベ
ース層、エミッタ層を含むバイポーラトランジスタの製
造工程において、 半絶縁性基板上にコレクタコンタクト層を形成する第１
の工程と、 前記コレクタコンタクト層上にコレクタ電極を形成する
第２の工程と、 前記コレクタコンタクト層及びコレクタ電極上に所定の
パターンを有する絶縁体層を形成する第３の工程と、 前記絶縁体層をマスクとして前記コレクタコンタクト層
上にコレクタ層及びベース層を選択的にエピタキシャル
成長させる第４の工程と、 前記ベース層を前記絶縁体層に沿った方向にエピタキシ
ャル成長させることにより前記絶縁体層上に単結晶半導
体層からなる外部ベース層を形成する第５の工程とを含
むことを特徴とするバイポーラトランジスタの製造方
法。 - 【請求項８】 エミッタコンタクト層、エミッタ層、ベ
ース層、コレクタ層を含むバイポーラトランジスタの製
造工程において、 半絶縁性基板上にエミッタコンタクト層を形成する第１
の工程と、 前記エミッタコンタクト層上にエミッタ電極を形成する
第２の工程と、 前記エミッタコンタクト層及びエミッタ電極上に所定の
パターンを有する絶縁体層を形成する第３の工程と、 前記絶縁体層をマスクとして前記エミッタコンタクト層
上にエミッタ層及びベース層を選択的にエピタキシャル
成長させる第４の工程と、 前記ベース層を前記絶縁体層に沿った方向にエピタキシ
ャル成長させることにより前記絶縁体層上に単結晶半導
体層からなる外部ベース層を形成する第５の工程とを含
むことを特徴とするバイポーラトランジスタの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35274597A JP3228207B2 (ja) | 1997-12-22 | 1997-12-22 | バイポーラトランジスタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35274597A JP3228207B2 (ja) | 1997-12-22 | 1997-12-22 | バイポーラトランジスタ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11186279A true JPH11186279A (ja) | 1999-07-09 |
| JP3228207B2 JP3228207B2 (ja) | 2001-11-12 |
Family
ID=18426157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35274597A Expired - Fee Related JP3228207B2 (ja) | 1997-12-22 | 1997-12-22 | バイポーラトランジスタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3228207B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7923754B2 (en) | 2005-11-18 | 2011-04-12 | Japan Science And Technology Agency | Bipolar transistor |
-
1997
- 1997-12-22 JP JP35274597A patent/JP3228207B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7923754B2 (en) | 2005-11-18 | 2011-04-12 | Japan Science And Technology Agency | Bipolar transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3228207B2 (ja) | 2001-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9496353B2 (en) | Fabrication of single or multiple gate field plates | |
| US5166081A (en) | Method of producing a bipolar transistor | |
| CN104205294A (zh) | 基于氮化镓纳米线的电子器件 | |
| EP0073509A2 (en) | Semiconductor integrated circuit device | |
| US5331186A (en) | Heterojunction bipolar transistor with base electrode having Schottky barrier contact to the emitter | |
| JPH09307097A (ja) | 半導体装置 | |
| US7071500B2 (en) | Semiconductor device and manufacturing method for the same | |
| US7923754B2 (en) | Bipolar transistor | |
| KR100277555B1 (ko) | 바이폴라 트랜지스터용 다층 콜렉터 구조물 및 그 제조 방법 | |
| US20080099767A1 (en) | Gan related compound semiconductor element and process for producing the same and device having the same | |
| US5272095A (en) | Method of manufacturing heterojunction transistors with self-aligned metal contacts | |
| JP2008159842A (ja) | 半導体装置及びその製造方法 | |
| JP3228207B2 (ja) | バイポーラトランジスタ及びその製造方法 | |
| EP1668705A1 (en) | Heterojunction bipolar transistor with tunnelling mis emitter junction | |
| EP0709896B1 (en) | Method for manufacturing a high-frequency lateral PNP transistor | |
| US6888180B2 (en) | Hetero-junction bipolar transistor and a method for manufacturing the same | |
| EP0134692A2 (en) | Multilayer semiconductor devices with embedded conductor structure | |
| JPH11251328A (ja) | 化合物半導体装置 | |
| JP3670130B2 (ja) | Ｉｉｉ−ｖ族化合物半導体装置の製造方法 | |
| US5698871A (en) | Heterojunction bipolar transistor | |
| KR100248415B1 (ko) | 단일칩 마이크로웨이브 집적회로의 제조방법 | |
| JPH05129345A (ja) | マイクロ波集積回路の製造方法 | |
| KR0155220B1 (ko) | 신규한 바이폴라 트랜지스터 및 그의 제조방법 | |
| JPS5891631A (ja) | 半導体装置 | |
| JP2841380B2 (ja) | ヘテロ接合バイポーラトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |