JPH11184792A - Device for writing data in display - Google Patents

Device for writing data in display

Info

Publication number
JPH11184792A
JPH11184792A JP35564597A JP35564597A JPH11184792A JP H11184792 A JPH11184792 A JP H11184792A JP 35564597 A JP35564597 A JP 35564597A JP 35564597 A JP35564597 A JP 35564597A JP H11184792 A JPH11184792 A JP H11184792A
Authority
JP
Japan
Prior art keywords
display
data
command
signal
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP35564597A
Other languages
Japanese (ja)
Inventor
Takehiro Matsuo
豪弘 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NIPPON DENKI OFFICE SYST
NEC Office Systems Ltd
Original Assignee
NIPPON DENKI OFFICE SYST
NEC Office Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NIPPON DENKI OFFICE SYST, NEC Office Systems Ltd filed Critical NIPPON DENKI OFFICE SYST
Priority to JP35564597A priority Critical patent/JPH11184792A/en
Publication of JPH11184792A publication Critical patent/JPH11184792A/en
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

PROBLEM TO BE SOLVED: To easily and quickly realize the writing of a command and the writing of display data in a fluorescent display tube only by one time of issue of an input and output command signal. SOLUTION: This device is provided with a flip flop 9 for generating a command/data switching signal for selectively switching and storing data transmitted from a microprocessor 1 in a command register 6 or a display register 7 by inputting an input and output command signal for display. A writing signal whose timing is adjusted to the specification of a display based on the input and output command signal for display by a timing adjusting circuit 11 is generated. Then, the data from the command register 6 or the display register 7 are written in the display based on the writing signal.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、蛍光表示管など
の表示器にコマンドや表示データを書き込むのに用いる
表示器のデータ書込装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data writing device for a display used to write commands and display data on a display such as a fluorescent display tube.

【0002】[0002]

【従来の技術】蛍光表示管は、表示素子としてドットあ
たりの単価が最も安価であるため、銀行の金利表示ボー
ドや公共掲示装置などに広く利用されている。また、こ
のような表示器では、通常、複数の蛍光表示管を並設し
て、これらに複数の文字,数字などの記号を表示可能に
しており、従って、この蛍光表示管,この蛍光表示管の
表示制御を行う外部制御回路および蛍光表示管どうしを
繋ぐインタフェース芯線数が前記表示装置の信頼性やコ
ストダウンに大きくかかわることになる。
2. Description of the Related Art Fluorescent display tubes are widely used for interest rate display boards of banks and public notice devices because they have the lowest unit price per dot as a display element. Further, in such a display, a plurality of fluorescent display tubes are usually arranged side by side so that a plurality of symbols such as characters and numerals can be displayed thereon. The external control circuit for controlling the display and the number of interface cores connecting the fluorescent display tubes greatly affect the reliability and cost reduction of the display device.

【0003】また、前記表示器は、通常、アドレスバ
ス,データバスを介して外部制御装置から蛍光表示管モ
ジュールに対して表示データを伝達している。この場合
に、各表示データのクロストークを低減するために、性
質の異なるインタフェース芯線の混在を避け、各蛍光表
示単位ごとにアドレスバス,データバスを配置してい
る。この場合には、信号線の使用本数や接続ケーブル数
が大幅に増加し、接続部の煩雑化を招き、配線チェック
の作業が面倒になってしまう。
The display usually transmits display data from an external control device to the fluorescent display tube module via an address bus and a data bus. In this case, in order to reduce the crosstalk of each display data, an interface bus and a data bus are arranged for each fluorescent display unit while avoiding interface core wires having different properties. In this case, the number of used signal lines and the number of connection cables are greatly increased, and the connection portion is complicated, and the work of wiring check becomes troublesome.

【0004】一方、これに対して、図3に示す外部制御
回路および図4に示す蛍光表示管モジュール26からな
る表示器のデータ書込装置が提案されている。まず、外
部制御回路について述べると、1はコマンド,表示デー
タおよびアドレスを出力するマイクロプロセッサ、18
はマイクロプロセッサ1の出力データにもとづいてデー
タ出力用入出力(I/O)コマンド19,コマンド/デ
ータ(C/D)切替用入出力(I/O)コマンド20,
データ/コマンド書込(WR)信号を生成するデコーダ
である。なお、前記コマンドは表示画面の切り替えや輝
度設定等に関するデータである。また、4はマイクロプ
ロセッサ1から出力される前記表示データを含むCPU
データである。また、22はこのCPUデータ4および
データ出力用入出力コマンド19を入力として動作する
フリップフロップドライバ、23はそのCPUデータ4
およびコマンド/データ切替用入出力コマンド20を入
力として動作するフリップフロップ、24はフリップフ
ロップドライバ22の出力を受けて蛍光表示管モジュー
ル26へデータ8を出力するバスドライバ、25はフリ
ップフロップ23の出力を受けて蛍光表示管モジュール
26へコマンド/データ切替信号10を出力するバスド
ライバである。
On the other hand, there has been proposed a data writing device for a display comprising an external control circuit shown in FIG. 3 and a fluorescent display module 26 shown in FIG. First, the external control circuit will be described. 1 is a microprocessor for outputting a command, display data and an address.
Is a data output input / output (I / O) command 19, a command / data (C / D) switching input / output (I / O) command 20, based on the output data of the microprocessor 1,
The decoder generates a data / command write (WR) signal. The command is data relating to switching of a display screen, luminance setting, and the like. Reference numeral 4 denotes a CPU including the display data output from the microprocessor 1.
Data. Reference numeral 22 denotes a flip-flop driver which operates using the CPU data 4 and the data output input / output command 19 as inputs, and 23 denotes a CPU data 4
And a flip-flop that operates with a command / data switching input / output command 20 as an input, 24 is a bus driver that receives the output of the flip-flop driver 22 and outputs the data 8 to the fluorescent display module 26, and 25 is the output of the flip-flop 23 The bus driver outputs the command / data switching signal 10 to the fluorescent display module 26 in response to the command.

【0005】また、図4は前記蛍光管モジュール26の
詳細を示すブロック図である。同図において、13は前
記コマンド/データ8をデータ/コマンド書込信号21
にもとづいて、表示用RAM15に記録させる蛍光表示
管インタフェース回路であり、これがアノードドライバ
14およびグリッドドライバ17を制御するスキャン制
御回路13Aを有する。このうち、アノードドライバ1
4は横1ラインごとに表示器としての蛍光表示管16を
スキャンし、グリッドドライバ17は1ドットごとの点
灯/消灯の制御信号によって、各蛍光表示管16をドラ
イブする。
FIG. 4 is a block diagram showing details of the fluorescent tube module 26. As shown in FIG. In the figure, reference numeral 13 designates the command / data 8 as a data / command write signal 21.
Based on this, a fluorescent display tube interface circuit for recording in the display RAM 15 has a scan control circuit 13A for controlling the anode driver 14 and the grid driver 17. Among them, anode driver 1
Numeral 4 scans the fluorescent display tube 16 as a display for each horizontal line, and the grid driver 17 drives each fluorescent display tube 16 in accordance with a control signal for turning on / off each dot.

【0006】かかる構成になる表示器のデータ書込装置
では、外部制御装置を構成する前記マイクロプロセッサ
1からは、CPUデータ4と、デコーダ18を介してデ
ータ出力用入出力コマンド19,コマンド/データ切替
用入出力コマンド20およびデータ/コマンド書込信号
(WR)21とがそれぞれ出力される。そして、CPU
データ4は、フリップフロップドライバ22においてデ
ータ出力用入出力コマンド19でラッチされ、さらにフ
リップフロップ23においてコマンド/データ切替用入
出力コマンド20でラッチされる。さらに、これらのフ
リップフロップドライバ22およびフリップフロップ2
3の各出力はバスドライバ24,25に入力され、これ
らが出力するデータ8,コマンド/データ切替信号10
および前記データ/コマンド書込信号21により蛍光表
示管を制御およびドライブする。
In the data writing device for a display having such a configuration, the microprocessor 1 constituting the external control device receives CPU data 4 and a data output input / output command 19, command / data A switching input / output command 20 and a data / command write signal (WR) 21 are output. And CPU
The data 4 is latched by the data output input / output command 19 in the flip-flop driver 22 and further latched by the command / data switching input / output command 20 in the flip-flop 23. Further, the flip-flop driver 22 and the flip-flop 2
3 are input to bus drivers 24 and 25, and output data 8 and command / data switching signal 10
The fluorescent display tube is controlled and driven by the data / command write signal 21.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、かかる
従来の表示器のデータ書込装置にあっては、表示画面の
切り替えや輝度の設定等のコマンドや表示データをマイ
クロプロセッサ1から書き込む場合には、その書き込む
データがコマンドであるか表示データであるかを区別す
るためのコマンド/データ切替信号10を切り替えた後
に、コマンドおよび表示データを蛍光表示管16に書き
込む必要があった。従って、マイクロプロセッサ1は、
コマンド/データ切替入出力コマンド20およびデータ
出力用入出力コマンド19を発行する必要が生じ、結果
的に、データ出力用入出力コマンド19およびコマンド
/データ切替用入出力コマンド20をそれぞれ1回ずつ
発行しなければならず、マイクロプロセッサ1の負担が
大きくなってしまうという課題があった。
However, in such a conventional data writing device for a display, when commands and display data for switching display screens and setting brightness are written from the microprocessor 1, After switching the command / data switching signal 10 for discriminating whether the data to be written is a command or display data, it is necessary to write the command and the display data to the fluorescent display tube 16. Therefore, the microprocessor 1
It becomes necessary to issue the command / data switching input / output command 20 and the data output input / output command 19, and as a result, issue the data output input / output command 19 and the command / data switching input / output command 20 once each. And the burden on the microprocessor 1 increases.

【0008】この発明は前記のような課題を解決するも
のであり、1回の入出力コマンド信号の発行のみで蛍光
表示管に対するコマンドの書き込みおよび表示データの
書き込みを容易かつ迅速に実現できる表示器のデータ書
込装置を得ることを目的とする。
The present invention solves the above-mentioned problems, and a display which can easily and quickly write a command to a fluorescent display tube and display data by only issuing an input / output command signal once. It is an object of the present invention to obtain a data writing device.

【0009】[0009]

【課題を解決するための手段】前記目的達成のために、
請求項1の発明にかかる表示器のデータ書込装置は、マ
イクロプロセッサから送出されるデータを記憶するため
のコマンドレジスタおよび表示レジスタと、前記マイク
ロプロセッサから送出されるアドレスをデコードして表
示用入出力コマンド信号を生成するデコーダと、前記表
示用入出力コマンド信号を入力として、前記マイクロプ
ロセッサから送出されるデータを前記コマンドレジスタ
または表示レジスタに選択的に切り替えて記憶させるた
めのコマンド/データ切替信号を生成するフリップフロ
ップとを設けて、タイミング調整回路に、前記表示用入
出力コマンド信号にもとづき表示器の仕様にタイミング
調整した書込信号を生成させ、この書込信号にもとづい
て前記表示器にコマンドレジスタまたは表示レジスタか
らのデータを書き込ませるようにしたものである。
To achieve the above object,
According to a first aspect of the present invention, there is provided a data writing device for a display device, comprising: a command register and a display register for storing data sent from a microprocessor; and an address for display by decoding an address sent from the microprocessor. A decoder for generating an output command signal, and a command / data switching signal for selectively switching and storing data sent from the microprocessor in the command register or the display register with the display input / output command signal as an input. And a timing adjustment circuit for generating a write signal whose timing has been adjusted to the specifications of the display based on the display input / output command signal, based on the write signal. Write data from command register or display register It is obtained by Maseru way.

【0010】また、請求項2の発明にかかる表示器のデ
ータ書込装置は、前記データを、前記コマンドレジスタ
および表示レジスタに書き込まれるコマンドおよび表示
データとしたものである。
According to a second aspect of the present invention, in the data writing device for a display, the data is a command and display data to be written in the command register and the display register.

【0011】また、請求項3の発明にかかる表示器のデ
ータ書込装置は、前記フリップフロップが生成するコマ
ンド/データ切替信号を、前記マイクロプロセッサから
の最下位アドレスを前記表示用入出力コマンド信号によ
りラッチすることによって得られる信号としたものであ
る。
According to a third aspect of the present invention, there is provided the data writing device for a display, wherein the command / data switching signal generated by the flip-flop is used to display the lowest address from the microprocessor to the display input / output command signal. Is a signal obtained by latching the data.

【0012】[0012]

【発明の実施の形態】以下、この発明の実施の一形態を
図について説明する。図1において、1は外部制御装置
を構成するマイクロプロセッサで、これにはアドレスお
よびコマンドを入力として表示用入出力コマンド信号3
を生成するデコーダ2が接続されている。また、4はマ
イクロプロセッサ1が出力するCPUデータ、5はマイ
クロプロセッサ1から出力されるアドレスのうち最下位
のアドレス(最下位アドレス)である。さらに、6はコ
マンドレジスタであり、これが前記表示用入出力コマン
ド信号3および最下位アドレス5を各一のインバータ3
1,32で逆変換した信号を、さらにナンドゲート(N
AND)33で論理積否定演算した結果にもとづき、C
PUデータ4を格納するものである。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to the drawings. In FIG. 1, reference numeral 1 denotes a microprocessor which constitutes an external control device.
Is connected. Reference numeral 4 denotes CPU data output from the microprocessor 1, and reference numeral 5 denotes the lowest address (lowest address) of the addresses output from the microprocessor 1. Reference numeral 6 denotes a command register, which stores the display input / output command signal 3 and the lowest address 5 in each of the inverters 3.
The signals inversely converted at 1, 32 are further converted to NAND gates (N
AND) 33, based on the result of the logical AND operation,
The PU data 4 is stored.

【0013】また、7は表示レジスタであり、これが前
記表示用入出力コマンド信号をインバータ31で逆変換
した信号および最下位アドレス5を、さらにナンドゲー
ト(NAND)34で論理積否定演算した結果にもとづ
き、CPUデータ4を格納するものである。8はコマン
ドおよび表示データを含むデータ、9は表示用入出力コ
マンド信号3により最下位アドレス5をラッチしてコマ
ンド/データ切替信号(C/D)を出力し、これによっ
てコマンドレジスタ4または表示レジスタ7に格納され
た前記データ8を出力させるフリップフロップである。
11は表示用入出力コマンド信号にもとづいて、図4に
示すような表示器としての蛍光表示管16の仕様に調整
したデータ/コマンド書込信号12を出力するタイミン
グ調整回路で、このデータ/コマンド書込信号12を受
けて蛍光表示管16に表示データを書き込むように機能
する。なお、35はコマンド/データ切替信号を逆変換
してコマンドレジスタ6用のイネーブル信号E1を出力
するインバータである。E2は表示レジスタ7用のイネ
ーブル信号である。
Reference numeral 7 denotes a display register, which is based on a result obtained by performing an AND operation on a signal obtained by inversely converting the display input / output command signal by the inverter 31 and the lowest address 5 by a NAND gate (NAND) 34. , And CPU data 4. Reference numeral 8 denotes data including command and display data, and reference numeral 9 denotes a command / data switching signal (C / D) which latches the lowest address 5 in response to the display input / output command signal 3 and thereby outputs the command register 4 or the display register. 7 is a flip-flop for outputting the data 8 stored in 7.
A timing adjustment circuit 11 outputs a data / command write signal 12 adjusted to the specifications of a fluorescent display tube 16 as a display as shown in FIG. 4 based on a display input / output command signal. Upon receiving the write signal 12, it functions to write display data into the fluorescent display tube 16. Reference numeral 35 denotes an inverter that inversely converts the command / data switching signal and outputs an enable signal E1 for the command register 6. E2 is an enable signal for the display register 7.

【0014】次に、動作について、図2のタイミングチ
ャートを参照しながら説明する。まず、マイクロプロセ
ッサ1から出力されるデータ(CPUデータ)4は、コ
マンドレジスタ6および表示レジスタ7に入力される。
このとき、マイクロプロセッサ1のアドレスをデコード
した表示用入出力コマンド信号3および最下位アドレス
5を入力とするナンドゲート33,34の前記論理積否
定演算結果であるラッチ信号27,28に従って、前記
CPUデータ4のうちコマンドが前記コマンドレジスタ
6に、表示データが表示レジスタにそれぞれ格納され
る。
Next, the operation will be described with reference to the timing chart of FIG. First, data (CPU data) 4 output from the microprocessor 1 is input to the command register 6 and the display register 7.
At this time, the CPU data is read in accordance with the display input / output command signal 3 obtained by decoding the address of the microprocessor 1 and the latch signals 27 and 28 of the NAND gates 33 and 34 to which the lowest address 5 is input. 4, the command is stored in the command register 6 and the display data is stored in the display register.

【0015】続いて、フリップフロップ9により最下位
アドレス5を表示用入出力コマンド信号3でラッチして
コマンド/データ切替信号「0」または「1」を出力
し、これらの信号がコマンドであることまたは表示デー
タであることを蛍光表示管モジュール29へ通知する。
これにより、コマンドレジスタ6および表示レジスタ7
に格納されているコマンドおよび表示データのいずれか
を選択的に出力させて、蛍光表示管モジュール26へ送
信する。そして、このとき、表示用入出力コマンド信号
3をタイミング調整回路11によって蛍光表示管16の
仕様に調整したコマンド/データ書込信号12によっ
て、コマンドおよび表示データを前記通知から遅れて蛍
光表示管16に書き込む。このように、1回の表示用入
出力コマンド信号3の発行によって、蛍光表示管16へ
のコマンドおよび表示データの書き込みを実行できる。
従って、コマンドおよび表示データが多数ある場合に、
書き込みのスピードが低下するのを回避できる。
Subsequently, the lowest address 5 is latched by the flip-flop 9 with the display input / output command signal 3 and a command / data switching signal "0" or "1" is output, and these signals are commands. Alternatively, the display data is notified to the fluorescent display tube module 29.
Thereby, the command register 6 and the display register 7
And selectively outputs any of the command and the display data stored in the fluorescent display tube module 26. At this time, the command / display data is delayed by the command / data write signal 12 in which the display input / output command signal 3 is adjusted to the specifications of the fluorescent display tube 16 by the timing adjustment circuit 11, and the command and the display data are delayed. Write to. As described above, by issuing the display input / output command signal 3 once, the command and the display data can be written to the fluorescent display tube 16.
Therefore, when there are many commands and display data,
It is possible to avoid a decrease in the writing speed.

【0016】[0016]

【発明の効果】以上のように、この発明によれば、表示
用入出力コマンド信号を入力として、記マイクロプロセ
ッサから送出されるデータをコマンドレジスタまたは表
示レジスタに選択的に切り替えて記憶させるためのコマ
ンド/データ切替信号を生成するフリップフロップを設
けて、タイミング調整回路に、前記表示用入出力コマン
ド信号にもとづき表示器の仕様にタイミング調整した書
込信号を生成させ、この書込信号にもとづいて前記表示
器にコマンドレジスタまたは表示レジスタからのデータ
を書き込ませるように構成したので、1回の入出力コマ
ンド信号の発行のみで蛍光表示管に対するコマンドの書
き込みおよび表示データの書き込みを容易かつ迅速に実
現できるという効果が得られる。また、前記データを、
前記コマンドレジスタにおよび表示レジスタに書き込ま
れるコマンドおよび表示データとしたので、1回の表示
用入出力コマンド信号の出力を用いてコマンドおよび表
示データを区別して確実に出力できるという効果が得ら
れる。さらに、前記フリップフロップが生成するコマン
ド/データ切替信号を、前記マイクロプロセッサからの
最下位アドレスを前記表示用入出力コマンド信号により
ラッチすることによって得られる信号とするように構成
したので、コマンドおよび表示データの出力切り替えを
正しいタイミングで交互にかつ確実に行えるという効果
が得られる。
As described above, according to the present invention, a display input / output command signal is input, and data transmitted from the microprocessor is selectively switched and stored in a command register or a display register. A flip-flop for generating a command / data switching signal is provided, and a timing adjustment circuit is caused to generate a write signal whose timing is adjusted to the specifications of the display based on the display input / output command signal, and based on the write signal. Since the display is configured to write data from a command register or a display register, it is possible to easily and quickly write a command to the fluorescent display tube and write display data only by issuing an input / output command signal once. The effect that it can be obtained is obtained. In addition, the data
Since the command and the display data are written to the command register and the display register, it is possible to obtain the effect that the command and the display data can be surely output using one output of the input / output command signal for display. Further, the command / data switching signal generated by the flip-flop is configured to be a signal obtained by latching the lowest address from the microprocessor by the display input / output command signal. The effect is obtained that data output switching can be performed alternately and reliably at the correct timing.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の実施の一形態による表示器のデー
タ書込装置を示すブロック図である。
FIG. 1 is a block diagram showing a data writing device for a display according to an embodiment of the present invention.

【図2】 図1の表示器のデータ書込装置におけるブロ
ック各部の信号を示すタイミングチャートである。
FIG. 2 is a timing chart showing signals of respective parts of a block in the data writing device of the display device of FIG. 1;

【図3】 従来の表示器のデータ書込装置を示すブロッ
ク図である。
FIG. 3 is a block diagram showing a conventional data writing device for a display.

【図4】 図3における蛍光表示管モジュールの詳細を
示すブロック図である。
FIG. 4 is a block diagram showing details of a fluorescent display tube module in FIG. 3;

【図5】 図3の表示器のデータ書込装置におけるブロ
ック各部の信号を示すタイミングチャートである。
5 is a timing chart showing signals of respective parts of a block in the data writing device of the display device of FIG. 3;

【符号の説明】[Explanation of symbols]

1 マイクロプロセッサ 2 デコーダ 6 コマンドレジスタ 7 表示レジスタ 9 フリップフロップ 11タイミング調整回路 16 蛍光表示管(表示器) REFERENCE SIGNS LIST 1 microprocessor 2 decoder 6 command register 7 display register 9 flip-flop 11 timing adjustment circuit 16 fluorescent display tube (display)

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 マイクロプロセッサから送出されるデー
タを記憶するためのコマンドレジスタおよび表示レジス
タと、 前記マイクロプロセッサから送出されるアドレスをデコ
ードして表示用入出力コマンド信号を生成するデコーダ
と、 前記表示用入出力コマンド信号を入力として、前記マイ
クロプロセッサから送出されるデータを前記コマンドレ
ジスタまたは表示レジスタに選択的に切り替えて記憶さ
せるためのコマンド/データ切替信号を生成するフリッ
プフロップと、 前記表示用入出力コマンド信号にもとづき表示器の仕様
にタイミング調整した書込信号を生成し、この書込信号
にもとづいて前記表示器にコマンドレジスタまたは表示
レジスタからのデータを書き込ませるタイミング調整回
路とを備えたことを特徴とする表示器のデータ書込装
置。
1. A command register and a display register for storing data sent from a microprocessor; a decoder for decoding an address sent from the microprocessor to generate a display input / output command signal; A flip-flop for generating a command / data switching signal for selectively switching data sent from the microprocessor to the command register or the display register and storing the data sent from the microprocessor with an input / output command signal for input; A timing adjustment circuit for generating a write signal whose timing is adjusted to the specifications of the display based on the output command signal and writing data from a command register or a display register to the display based on the write signal; Indicator data characterized by Writing device.
【請求項2】 前記データが、前記コマンドレジスタお
よび表示レジスタに書き込まれるコマンドおよび表示デ
ータであることを特徴とする請求項1に記載の表示器の
データ書込装置。
2. The data writing device according to claim 1, wherein the data is a command and display data written in the command register and the display register.
【請求項3】 前記フリップフロップが生成するコマン
ド/データ切替信号が、前記マイクロプロセッサからの
最下位アドレスを前記表示用入出力コマンド信号により
ラッチすることによって得られる信号であることを特徴
とする請求項1に記載の表示器のデータ書込装置。
3. The command / data switching signal generated by the flip-flop is a signal obtained by latching a lowest address from the microprocessor by the display input / output command signal. Item 2. A data writing device for a display according to Item 1.
JP35564597A 1997-12-24 1997-12-24 Device for writing data in display Pending JPH11184792A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35564597A JPH11184792A (en) 1997-12-24 1997-12-24 Device for writing data in display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35564597A JPH11184792A (en) 1997-12-24 1997-12-24 Device for writing data in display

Publications (1)

Publication Number Publication Date
JPH11184792A true JPH11184792A (en) 1999-07-09

Family

ID=18445041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35564597A Pending JPH11184792A (en) 1997-12-24 1997-12-24 Device for writing data in display

Country Status (1)

Country Link
JP (1) JPH11184792A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100386708C (en) * 2003-09-02 2008-05-07 精工爱普生株式会社 Signal output adjustment circuit and display driver
WO2022118141A1 (en) * 2020-12-06 2022-06-09 株式会社半導体エネルギー研究所 Display device and display correction system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100386708C (en) * 2003-09-02 2008-05-07 精工爱普生株式会社 Signal output adjustment circuit and display driver
WO2022118141A1 (en) * 2020-12-06 2022-06-09 株式会社半導体エネルギー研究所 Display device and display correction system

Similar Documents

Publication Publication Date Title
JP4668202B2 (en) Timing signal generation circuit, electronic device, display device, image receiving device, and electronic device driving method
US20060262065A1 (en) Control circuit and control method for LCD panel
JP2001222249A (en) Ram incorporated driver, display unit using the driver and electronic equipment
TW494384B (en) Flat panel display
KR20050106715A (en) Column driver and flat panel device having the same
KR20080047995A (en) Semiconductor integrated circuit device for display controller
WO2001018779A1 (en) Led display device and control method therefor
JPH11184792A (en) Device for writing data in display
JP2002099269A (en) Display system and information processor
JP2915223B2 (en) Liquid crystal display
JP2003167557A (en) Semiconductor device and driver device for liquid crystal display panel
TWI771716B (en) Source driver circuit, flat panel display and information processing device
CN115841799B (en) Active Micro-LED display control system
JP3417199B2 (en) Liquid crystal display
JPH075834A (en) Liquid crystal display device
JPH08320465A (en) Liquid crystal display device
JP3726633B2 (en) Liquid crystal display device
JPS62192792A (en) Display controller
JP2774715B2 (en) Dot matrix display device and method of writing to multiplex display RAM in the same
JPS6374090A (en) Access system for character generator
JP2001282186A (en) Led display device
JP2000020036A (en) Matrix drive image display device
JP2765118B2 (en) Print data generation circuit for dot matrix printer
JP3355979B2 (en) LCD drive circuit
JP2008164653A (en) Semiconductor integrated circuit for display control