JPH11177183A - Surface emitting semiconductor light emitting device and array, image forming apparatus and image display apparatus - Google Patents

Surface emitting semiconductor light emitting device and array, image forming apparatus and image display apparatus

Info

Publication number
JPH11177183A
JPH11177183A JP33962797A JP33962797A JPH11177183A JP H11177183 A JPH11177183 A JP H11177183A JP 33962797 A JP33962797 A JP 33962797A JP 33962797 A JP33962797 A JP 33962797A JP H11177183 A JPH11177183 A JP H11177183A
Authority
JP
Japan
Prior art keywords
layer
emitting
type
multilayer mirror
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP33962797A
Other languages
Japanese (ja)
Other versions
JP3644226B2 (en
Inventor
Yasuji Seko
保次 瀬古
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP33962797A priority Critical patent/JP3644226B2/en
Publication of JPH11177183A publication Critical patent/JPH11177183A/en
Application granted granted Critical
Publication of JP3644226B2 publication Critical patent/JP3644226B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Semiconductor Lasers (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a surface emitting semiconductor light emitting device exhibiting good output properties. SOLUTION: A first multilayer film mirror 14, a first spacer layer 16, an active area 18, a second spacer layer 20 and second multilayer film mirror layers 22 and 24 are disposed in order on a semiconductor substrate 10 to form a surface emitting semiconductor light emitting device. A third layer 28 of conductive type different from the layer to be inserted in one of the layers except the active area is inserted to form a switching device in the surface emitting semiconductor light emitting device.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、面発光型半導体発
光素子に係り、具体的にはレーザプリンター、レーザデ
ィスプレイ、更には光通信装置及び光信号処理装置など
の光源として使用される面発光型半導体レーザ等の面発
光型半導体発光素子、面発光型半導体発光素子をマトリ
クス状に配列するように形成した面発光型半導体発光素
子アレイ及び、この面発光型半導体発光素子アレイを光
源とする画像形成装置、画像表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a surface-emitting type semiconductor light-emitting device, and more specifically, to a surface-emitting type semiconductor light-emitting device used as a light source for laser printers, laser displays, optical communication devices and optical signal processing devices. Surface emitting semiconductor light emitting devices such as semiconductor lasers, surface emitting semiconductor light emitting device arrays formed by arranging surface emitting semiconductor light emitting devices in a matrix, and image formation using this surface emitting semiconductor light emitting device array as a light source The present invention relates to a device and an image display device.

【0002】[0002]

【従来の技術】面発光型半導体レーザは多層膜ミラーで
活性領域を挟み込み、活性層で発生した光を多層膜ミラ
−で反射して光を増幅し、レーザ発振させるデバイスで
ある。活性層に電流を注入するために、通常は一方の多
層膜ミラーをn型導電性とし、他方をp型導電性にし
て、これらに電流を流して活性層に電流を注入する。
2. Description of the Related Art A surface-emitting type semiconductor laser is a device in which an active region is sandwiched between multilayer mirrors, and light generated in an active layer is reflected by a multilayer mirror to amplify the light and cause laser oscillation. In order to inject a current into the active layer, one of the multi-layer mirrors is usually made n-type conductive and the other is made p-type conductive, and a current is applied to these mirrors to inject the current into the active layer.

【0003】面発光型半導体レーザを多数個、配列した
レーザアレイでは、各レーザに個別電極を引き回すとレ
ーザの個数と同数の配線が必要になり煩雑であるので、
配線の本数が少なくて済むマトリクス配線が採用され
る。たとえば、10行×30列のレーザアレイに対し、
個別電極を配線する場合には、陰極電極は共通電極とし
て導電性基板にとり、陽極電極だけを個々のレーザ30
0個に対して300本配線することになる。これに対し
てマトリクス配線では、基板を半絶縁性とし、レーザア
レイの行方向に対して陽極配線を10本、列方向に対し
て陰極配線を30本形成し、その交点に個々のレーザを
配置すればよい。配線の本数は合計40本で済ませるこ
とができる。このような観点から多数個のレーザアレイ
にはマトリクス配線が採用される。
In a laser array in which a large number of surface emitting semiconductor lasers are arranged, if individual electrodes are arranged for each laser, the same number of wirings as the number of lasers are required, which is complicated.
A matrix wiring requiring a small number of wirings is employed. For example, for a laser array of 10 rows x 30 columns,
When wiring individual electrodes, the cathode electrode is taken as a common electrode on a conductive substrate, and only the anode electrode is used for individual lasers 30.
There will be 300 wires for zero. On the other hand, in the matrix wiring, the substrate is made semi-insulating, 10 anode wirings are formed in the row direction of the laser array, and 30 cathode wirings are formed in the column direction, and individual lasers are arranged at the intersections. do it. The number of wires can be reduced to a total of 40 wires. From such a viewpoint, matrix wiring is adopted for a large number of laser arrays.

【0004】しかし、図14に示すように、面発光型レ
ーザアレイの陽極配線138と陰極配線136は通常、
面発光型レーザの最上層と最下層に形成されるので、最
下層に電極を形成するためには、半絶縁性GaAs基板12
0上に形成された面発光型レーザの積層を厚さ8μm以
上エッチングして最下層のGaAsバッファー層122
を露出しなければならない。尚、124はn型多層膜ミ
ラー、126は活性領域、128はp型多層膜ミラー、
132はポリイミドである。
However, as shown in FIG. 14, the anode wiring 138 and the cathode wiring 136 of the surface emitting laser array are usually
Since the electrodes are formed on the uppermost layer and the lowermost layer of the surface-emitting type laser, it is necessary to form the semi-insulating GaAs substrate 12 on the lowermost layer.
The lowermost GaAs buffer layer 122 is etched by etching the stack of surface emitting lasers formed on
Must be exposed. Incidentally, 124 is an n-type multilayer mirror, 126 is an active region, 128 is a p-type multilayer mirror,
132 is a polyimide.

【0005】このようなエッチングにより形成された深
い凹凸形状の上に、陰極電極136を成膜し、配線を引
き回すことは技術的に容易ではない。面発光型レーザの
凸形状の直径は最小で20μm程度必要なので、レーザ
アレイの配列ピッチが45μmより狭い場合には、面発
光型レーザの隙間の溝幅は25μmとなる。そして、こ
の溝の深さが8μm以上となると、そのような狭くて深
い凹形状溝底に、素子分離溝130を掘り、プロセスの
マージン幅Lをとり、さらに陰極配線136を形成する
ことは極めて困難で、現状のフォトリソグラフィーの技
術レベルではほとんど不可能である。マージン幅Lと電
極幅αはともに5μmは必要であるので、面発光レーザ
アレイの配列ピッチは45μm以下にできない。つま
り、マトリクス配線した面発光型レーザアレイは、配列
ピッチを狭くすることが困難で、比較的広くとらねばな
らず、そのため高密度集積による低コスト化や高信頼性
化、高性能化を図ることが困難であるという問題があ
る。
It is not technically easy to form the cathode electrode 136 on the deep unevenness formed by such etching and to route the wiring. Since the minimum diameter of the convex shape of the surface emitting laser is required to be about 20 μm, when the arrangement pitch of the laser array is smaller than 45 μm, the groove width of the gap of the surface emitting laser is 25 μm. When the depth of this groove is 8 μm or more, it is extremely difficult to dig the element isolation groove 130 at the bottom of such a narrow and deep concave groove, obtain a margin width L for the process, and further form the cathode wiring 136. It is difficult and almost impossible with the current technology level of photolithography. Since both the margin width L and the electrode width α need to be 5 μm, the arrangement pitch of the surface emitting laser array cannot be reduced to 45 μm or less. In other words, it is difficult to narrow the array pitch of a surface-emitting laser array with matrix wiring, and it must be relatively wide. Therefore, cost reduction, high reliability, and high performance due to high-density integration must be achieved. There is a problem that is difficult.

【0006】他方、特開平5−243552号公報には
面発光型半導体レーザとトランジスタを積層した光電子
集積回路に関する技術が報告されている。また特表平7
−503104号公報でも同様に面発光型レーザとトラ
ンジスタを積層した光電集積回路の構造について提案さ
れている。これらの技術はともにトランジスタと面発光
型レーザを積層して、面発光型レーザの駆動をトランジ
スタで制御するものである。このようにトランジスタを
搭載した面発光型レーザを2次元に配列し、トランジス
タにマトリクス配線を施して駆動する方法がこれらの文
献の中で記述されている。
On the other hand, Japanese Patent Application Laid-Open No. Hei 5-243552 reports a technique relating to an optoelectronic integrated circuit in which a surface emitting semiconductor laser and a transistor are stacked. In addition, special table Hei 7
No. 503104 also proposes a structure of a photoelectric integrated circuit in which a surface emitting laser and a transistor are stacked. In both of these techniques, a transistor and a surface emitting laser are stacked, and the driving of the surface emitting laser is controlled by the transistor. A method of two-dimensionally arranging the surface emitting lasers having the transistors mounted thereon and driving the transistors with matrix wiring is described in these documents.

【0007】しかし、面発光型レーザとトランジスタを
積層すると次の問題が発生する。すなわち、トランジス
タを面発光型レーザの光取り出し口に配置すると、トラ
ンジスタによりレーザ光が吸収され光がほとんど放出さ
れない。それを避けるためにトランジスタのバンドギャ
ップをレーザ光より大きく設定しても、トランジスタの
コレクター層、べース層、エミッター層が面発光レーザ
の多層膜反射層に順次積層されることにより、多層膜ミ
ラーの構成の周期性が壊れ、その結果反射率が低下し、
レーザの出力特性が低下する。
However, when a surface emitting laser and a transistor are stacked, the following problem occurs. That is, when the transistor is arranged at the light extraction port of the surface emitting laser, the transistor absorbs laser light and hardly emits light. Even if the band gap of the transistor is set to be larger than the laser beam to avoid this, the collector layer, base layer, and emitter layer of the transistor are sequentially laminated on the multilayer reflection layer of the surface emitting laser, so that the multilayer film is formed. The periodicity of the mirror configuration is broken, resulting in lower reflectivity,
The output characteristics of the laser deteriorate.

【0008】従って、面発光型レーザとトランジスタを
積層するにはレーザ光の取り出し口の反対側にトランジ
スタを設置しなければならない。即ち、面発光型レーザ
の上にトランジスタを積層した場合は基板裏面から光を
取り出し、トランジスタの上に面発光型レーザを積層し
た場合は基板の表面側から光を取り出さなければならな
い。図15に従来のトランジスタを搭載した面発光型レ
ーザアレイの構造を示す。レーザ光の波長が面発光型レ
ーザとトランジスタを積層したGaAs基板を透過しな
い場合、具体的には光の波長が880nmより短い場合
には、GaAs基板の表面側から光を取り出さねばなら
ないが、そのためには図15に示すようにGaAs基板
168上にエミッタ層150、ベース層152、コレク
タ層154、エミッタ電極156、ベース電極158を
含んで構成されるトランジスタを積層し、その上にn型
多層膜ミラー162、活性領域166、p型多層膜ミラ
ー164及びp型電極160を有する面発光型レーザを
積層する構造をとらざるを得ない。その場合、トランジ
スタの深さ約8μmまでエッチングし、ベース層、エミ
ッタ層を露出して、この2層に対して電極を形成し、マ
トリクス配線を引き回すことになる。
Therefore, in order to stack a surface emitting laser and a transistor, the transistor must be provided on the side opposite to the laser light outlet. That is, when a transistor is stacked on a surface-emitting laser, light must be extracted from the back surface of the substrate. When a surface-emitting laser is stacked on the transistor, light must be extracted from the front surface of the substrate. FIG. 15 shows a structure of a surface emitting laser array on which a conventional transistor is mounted. When the wavelength of the laser light does not pass through the GaAs substrate on which the surface emitting laser and the transistor are stacked, specifically, when the wavelength of the light is shorter than 880 nm, light must be extracted from the front side of the GaAs substrate. As shown in FIG. 15, a transistor including an emitter layer 150, a base layer 152, a collector layer 154, an emitter electrode 156, and a base electrode 158 is laminated on a GaAs substrate 168, and an n-type multilayer film is formed thereon. Inevitably, a surface emitting laser having a mirror 162, an active region 166, a p-type multilayer mirror 164, and a p-type electrode 160 is laminated. In this case, the transistor is etched to a depth of about 8 μm to expose the base layer and the emitter layer, electrodes are formed on the two layers, and the matrix wiring is routed.

【0009】このように、深さ8μmの溝底のエミッタ
とベースに対して、マトリクス配線を形成することは、
通常のマトリクス配線(図14)よりさらに困難な技術
となる。このような構成のレーザアレイではレーザ素子
の配列ピッチを通常のマトリクス配線を施したレーザア
レイよりも狭くすることはできない。
As described above, forming the matrix wiring for the emitter and the base at the bottom of the groove having a depth of 8 μm requires:
This is a more difficult technique than the ordinary matrix wiring (FIG. 14). In the laser array having such a configuration, the arrangement pitch of the laser elements cannot be made narrower than that of a laser array provided with ordinary matrix wiring.

【0010】また、エミッタ層やベース層のエッチング
露出においては、エッチングを正確に深さ8μmでスト
ップしてエミッタ層(厚さ0.2μm)を露出し、次に
エミッタ層0.2μmをエッチングしてベース層(0.
2μm)を露出しなければならない。ベース層は0.1
μm程度しかないので、エッチング深さは極めて精度よ
く制御しなければならないが、現実にはこのように8μ
m程度の深いエッチングを0.1〜0.2μmの精度で
制御することは極めて困難である。
In the etching exposure of the emitter layer and the base layer, the etching is stopped exactly at a depth of 8 μm to expose the emitter layer (thickness 0.2 μm), and then the emitter layer 0.2 μm is etched. The base layer (0.
2 μm) must be exposed. The base layer is 0.1
Since it is only about μm, the etching depth must be controlled with extremely high precision.
It is extremely difficult to control a deep etching of about m with an accuracy of 0.1 to 0.2 μm.

【0011】以上から明らかなように、トランジスタと
面発光型レーザを積層する技術では、GaAs基板を透
過しない短い波長の光を出力する面発光型レーザアレイ
においてレーザ素子を狭ピッチで配列することができな
いという問題がある。つまり、マトリクス配線した面発
光型レーザアレイは、その配列ピッチを狭くすることが
困難で、比較的広くとらねばならず、そのため高密度集
積による低コスト化や高信頼性化が困難であるという問
題がある。
As is apparent from the above description, in the technology of laminating a transistor and a surface emitting laser, it is possible to arrange laser elements at a narrow pitch in a surface emitting laser array that outputs light of a short wavelength that does not transmit through a GaAs substrate. There is a problem that can not be. In other words, it is difficult to narrow the array pitch of a matrix-emission surface emitting laser array, and it has to be relatively wide. Therefore, it is difficult to reduce cost and increase reliability by high-density integration. There is.

【0012】[0012]

【発明が解決しようとする課題】2次元配列した面発光
型レーザアレイのマトリクス配線は、その陽極配線と陰
極配線が面発光型レーザの最上層と最下層に形成される
ために、深い凹形状のエッチングを施した後、その溝底
への電極形成と配線引き回しが必要となり、技術的難易
度が高かった。特に、レーザアレイの配列ピッチが約4
5μm以下に狭くなった場合には、狭くて深い溝底への
フォトリソグラフィー技術が困難で、電極形成と配線引
き回しは極めて困難であった。
The matrix wiring of the two-dimensionally arranged surface emitting laser array has a deep concave shape because the anode wiring and the cathode wiring are formed on the uppermost layer and the lowermost layer of the surface emitting laser. After performing the etching described above, it is necessary to form an electrode at the bottom of the groove and to route the wiring, and the technical difficulty is high. In particular, the arrangement pitch of the laser array is about 4
When the width is reduced to 5 μm or less, it is difficult to perform photolithography on a narrow and deep groove bottom, and it is extremely difficult to form electrodes and route wiring.

【0013】また従来のトランジスタを面発光型レーザ
の光出射側に積層した面発光型半導体発光素子ではトラ
ンジスタのコレクタ層、ベース層及びエミッタ層により
面発光型レーザの多層膜ミラーの周期性が壊れ、そのた
め反射率が低下し、レーザの出力特性が低下するという
問題が有った。
In a conventional surface-emitting type semiconductor light-emitting device in which a transistor is stacked on the light emission side of a surface-emitting type laser, the periodicity of the multilayer mirror of the surface-emitting type laser is broken by the collector layer, base layer and emitter layer of the transistor. Therefore, there has been a problem that the reflectance is reduced and the output characteristics of the laser are reduced.

【0014】そのため面発光型レーザアレイを直接駆動
せずに、2次元に配列したトランジスタにより駆動する
方法を採用しても、レーザ光が基板を透過しない場合に
は、基板の表面側から光を取りだすために、面発光型レ
ーザの下側にトランジスタを挿入しなければならず、こ
のトランジスタに対してマトリクス配線を形成するの
は、従来の面発光型レーザアレイにマトリクス配線を形
成するよりも困難であった。
Therefore, even if a method in which the surface emitting laser array is not directly driven but driven by two-dimensionally arranged transistors is employed, if the laser light does not pass through the substrate, light is emitted from the front surface side of the substrate. A transistor must be inserted underneath the surface-emitting laser for removal, and matrix wiring for this transistor is more difficult than forming a matrix wiring in a conventional surface-emitting laser array. Met.

【0015】このように、マトリクス配線を施した面発
光型レーザアレイ等の面発光型発光素子アレイの発光素
子を狭ピッチで配列することが極めて困難であるという
問題が有った。
As described above, there is a problem that it is extremely difficult to arrange light emitting elements of a surface emitting type light emitting element array such as a surface emitting type laser array provided with matrix wiring at a narrow pitch.

【0016】本発明はこのような事情に鑑みてなされた
ものであり、出力特性が良好な面発光型半導体発光素子
を提供することを第1の目的とする。
The present invention has been made in view of such circumstances, and a first object of the present invention is to provide a surface-emitting type semiconductor light-emitting device having good output characteristics.

【0017】また本発明は、マトリクス配線が容易で、
かつ高密度集積化を図った面発光型半導体発光素子アレ
イを提供することを第2の目的とする。
Further, according to the present invention, matrix wiring is easy,
A second object is to provide a surface-emitting type semiconductor light-emitting element array which achieves high-density integration.

【0018】また本発明は、高解像度の画像を形成する
ことができる画像形成装置を提供することを第3の目的
とする。
It is a third object of the present invention to provide an image forming apparatus capable of forming a high-resolution image.

【0019】また本発明は、高解像度の画像を表示する
ことができる画像表示装置を提供することを第4の目的
とする。
A fourth object of the present invention is to provide an image display device capable of displaying a high-resolution image.

【0020】[0020]

【課題を解決するための手段】第1の目的を達成するた
めに請求項1に記載の発明は、半導体基板上に第1の多
層膜ミラー層と、第1のスペーサ層と、活性領域と、第
2のスペーサ層と、第2の多層膜ミラー層とがこの順に
配置されてなる面発光型半導体発光素子において、前記
活性領域を除く前記各層のいずれかに挿入される層と導
電型の異なる第3の層を挿入することにより前記発光素
子内に前記挿入される層と第3の層とからなるスイッチ
ング素子を構成する半導体層を形成したことを特徴とす
る。
According to a first aspect of the present invention, there is provided a semiconductor device, comprising: a first multilayer mirror layer, a first spacer layer, an active region, , A second spacer layer and a second multilayer mirror layer are arranged in this order, in a surface-emitting type semiconductor light-emitting device, a layer inserted into any one of the layers except for the active region and a conductive type A semiconductor layer constituting a switching element composed of the layer to be inserted and the third layer is formed in the light emitting element by inserting a different third layer.

【0021】また請求項2に記載の発明は、半導体基板
上に第1の多層膜ミラー層と、第1のスペーサ層と、活
性領域と、第2のスペーサ層と、第2の多層膜ミラー層
とがこの順に配置され、第1の多層膜ミラー層と第1の
スペーサ層の少なくとも一方は第1の導電型を有し、か
つ第2のスペーサ層と第2の多層膜ミラー層の少なくと
も一方は第1の導電型と反対の第2の導電型を有する面
発光型半導体発光素子において、前記第1の導電型を有
する層の内部か端部に第2の導電型の第3の層を挿入す
るか、または第2の導電型を有する層の内部か端部に第
1の導電型の第3の層を挿入することによりスイッチン
グ素子を構成する半導体層を形成し、前記第3の層より
下側の第1の導電型を有する層に形成された第1の電極
と、前記第3の層より上側の第2の導電型を有する層に
形成された第2の電極と、前記第3の層かまたは第3の
層上に形成されたコンタクト層に形成された第3の電極
とを駆動することにより発光を制御可能に構成したこと
を特徴とする。
According to a second aspect of the present invention, there is provided a semiconductor device, comprising: a first multilayer mirror layer, a first spacer layer, an active region, a second spacer layer, and a second multilayer mirror. Layers are arranged in this order, at least one of the first multilayer mirror layer and the first spacer layer has the first conductivity type, and at least one of the second spacer layer and the second multilayer mirror layer. One is a surface-emitting type semiconductor light emitting device having a second conductivity type opposite to the first conductivity type, wherein a third layer of the second conductivity type is provided inside or at an end of the layer having the first conductivity type. Or by inserting a third layer of the first conductivity type inside or at the end of the layer having the second conductivity type to form a semiconductor layer forming a switching element, A first electrode formed on a layer having a first conductivity type below the layer, and the third layer A second electrode formed on a layer having a second conductivity type above the second layer and a third electrode formed on the third layer or a contact layer formed on the third layer. By doing so, light emission can be controlled.

【0022】また請求項3に記載の発明は、導電性の半
導体基板上に第1の多層膜ミラー層と、第1のスペーサ
層と、活性領域と、第2のスペーサ層と、第2の多層膜
ミラー層とがこの順に配置され、導電性の半導体基板と
第1の多層膜ミラー層が第1の導電型を有し、かつ第2
のスペーサ層と第2の多層膜ミラー層の少なくとも一方
が第1の導電型と反対の第2の導電型を有する面発光型
半導体発光素子において、第1の導電型を有する第1の
多層膜ミラー層の内部か端部に第2の導電型を有する第
2の導電型の第3の層を挿入するか、または第2の導電
型を有する第2の多層膜ミラー層の内部か端部に、第1
の導電型の第3の層を挿入することによりスイッチング
素子を構成する半導体層を形成し、前記導電性基板に形
成された第1の電極と、第3の層より上側の第2の導電
型の層に形成された第2の電極と、第3の層か第3の層
の上に形成されたコンタクト層に形成された第3の電極
とを駆動することにより発光を制御可能に構成したこと
を特徴とする。
According to a third aspect of the present invention, a first multilayer mirror layer, a first spacer layer, an active region, a second spacer layer and a second mirror layer are formed on a conductive semiconductor substrate. A multilayer mirror layer is disposed in this order, the conductive semiconductor substrate and the first multilayer mirror layer have a first conductivity type, and
In a surface-emitting type semiconductor light emitting device in which at least one of the spacer layer and the second multilayer mirror layer has a second conductivity type opposite to the first conductivity type, the first multilayer film having the first conductivity type A third layer of the second conductivity type having the second conductivity type is inserted into the inside or the end of the mirror layer, or the inside or the end of the second multilayer mirror layer having the second conductivity type First,
A semiconductor layer forming a switching element is formed by inserting a third layer of the first conductivity type, and a first electrode formed on the conductive substrate and a second conductivity type above the third layer are formed. The light emission can be controlled by driving the second electrode formed on the third layer and the third electrode formed on the third layer or the contact layer formed on the third layer. It is characterized by the following.

【0023】また請求項4に記載の発明は、請求項1乃
至3のうちいずれか一に記載の面発光型半導体発光素子
において、前記第1、第2の多層膜ミラー層は、各層が
厚さλ/ (4・ ni )となる(λは活性層から放射され
た光の波長、ni は各層の屈折率)層の積層構造で構成
され、第1のスペーサ層と第2のスペーサ層と活性領域
は、それら各層の膜厚ti を各層の屈折率ni で乗じた
値ti ・ni の合計がλと等しくなるように構成されて
おり、前記第3の層は第3の層が挿入された部分の層の
上記の構成を保持するように形成されることを特徴とす
る。
According to a fourth aspect of the present invention, in the surface-emitting type semiconductor light-emitting device according to any one of the first to third aspects, each of the first and second multilayer mirror layers has a thickness. is lambda / a (4 · n i) (λ is the wavelength of light emitted from the active layer, n i is the refractive index of each layer) is composed of a laminated structure of the layer, the first spacer layer and the second spacer layer and the active region is configured such that the sum of the values t i · n i obtained by multiplying the thickness t i of them each with refractive index n i of each layer is equal to lambda, the third layer is first The third layer is formed so as to maintain the above-described configuration of the layer where the layer is inserted.

【0024】また請求項5に記載の発明は、請求項4に
記載の面発光型半導体発光素子において、前記第3の層
が第1の多層膜ミラー層かあるいは第2の多層膜ミラー
層の内部あるいは端部に挿入され、かつ第3の層が、第
3の層が挿入された多層膜ミラー層の構成の周期性を保
持するように形成されることを特徴とする。
According to a fifth aspect of the present invention, in the surface-emitting type semiconductor light emitting device according to the fourth aspect, the third layer is formed of a first multilayer mirror layer or a second multilayer mirror layer. The third layer is inserted inside or at an end and is formed so as to maintain the periodicity of the configuration of the multilayer mirror layer into which the third layer is inserted.

【0025】上記構成の面発光型半導体発光素子では、
面発光型レーザを構成する表面側の多層膜ミラー層(反
射層)の内部、あるいはその下側に、第3の層である導
電型の異なる多層膜ミラー層(以後、この層を駆動スイ
ッチ層と呼ぶ)を挿入することにより、面発光型レーザ
を構成する表面側にスイッチング素子、例えば、トラン
ジスタを構成するpnp接合あるいはnpn接合の半導
体層を形成する。そして、導電性基板と表面側の多層膜
ミラー層と駆動スイッチ層に電極を形成し、これら3つ
の電極の電位、あるいは電流値を操作することにより面
発光型レーザを駆動する。この場合に駆動スイッチ層は
前記表面側の多層膜ミラー層の配列の周期性を保持する
ように形成される。
In the surface emitting type semiconductor light emitting device having the above structure,
A third multilayer mirror layer of a different conductivity type (hereinafter referred to as a drive switch layer) is provided inside or below the multilayer mirror layer (reflection layer) on the front side of the surface emitting laser. ), A switching element, for example, a pnp junction or npn junction semiconductor layer forming a transistor is formed on the surface side of the surface emitting laser. Then, electrodes are formed on the conductive substrate, the multilayer mirror layer on the front side, and the drive switch layer, and the surface emitting laser is driven by manipulating the potentials or current values of these three electrodes. In this case, the drive switch layer is formed so as to maintain the periodicity of the arrangement of the multilayer mirror layer on the front side.

【0026】したがって、駆動スイッチ層が挿入されて
も反射層としての多層膜ミラー層の反射率が低下するこ
となく、従来に比して面発光型レーザの出力特性の向上
が図れる。
Therefore, even if the drive switch layer is inserted, the output characteristics of the surface emitting laser can be improved as compared with the related art without lowering the reflectance of the multilayer mirror layer as the reflection layer.

【0027】また上記面発光型半導体発光素子において
電極は、導電性基板、表面側の多層膜ミラー層及び駆動
スイッチ層に形成するので、導電性基板に共通電極を形
成し、表面側の多層膜ミラー層と駆動スイッチ層に対し
てマトリクス配線を施すことにより、レーザアレイを構
成し、このレーザアレイの各面発光型レーザを独立に駆
動することができる。このようなマトリクス配線は、凹
凸のほとんどない基板表面に形成されるので、形成が容
易で、狭ピッチで配列されたレーザアレイに対しても対
応できる。
In the above-mentioned surface-emitting type semiconductor light-emitting device, the electrodes are formed on the conductive substrate, the multilayer mirror layer and the drive switch layer on the front surface side. By applying matrix wiring to the mirror layer and the drive switch layer, a laser array can be formed, and each surface emitting laser of this laser array can be driven independently. Since such a matrix wiring is formed on the surface of the substrate having almost no unevenness, it can be easily formed and can be applied to a laser array arranged at a narrow pitch.

【0028】第2の目的を達成するために請求項6に記
載の発明は、請求項2乃至5のいずれか一に記載の面発
光型半導体発光素子を2 次元に配列し、前記第1の電極
か第2の電極のうちどちらか一方の電極を共通電極とす
ると共に、前記第1の電極か第2の電極のうちの他方の
電極と第3の電極に対してマトリクス配線を形成し、こ
れら3つの電極により個々の面発光型半導体発光素子を
駆動可能に構成したことを特徴とする。
According to a sixth aspect of the present invention, in order to achieve a second object, the surface-emitting type semiconductor light-emitting device according to any one of the second to fifth aspects is two-dimensionally arranged, and Forming one of the electrode and the second electrode as a common electrode, and forming a matrix wiring for the other of the first and second electrodes and the third electrode; It is characterized in that each of the surface emitting semiconductor light emitting elements can be driven by these three electrodes.

【0029】上記構成の面発光型半導体発光素子アレイ
によれば、マトリクス配線は、凹凸のほとんどない基板
表面に形成することができるので、マトリクス配線が容
易で、かつマトリクス配線の密度を高くすることができ
ると共に、面発光型半導体発光素子の高密度集積化が図
れる。
According to the surface-emitting type semiconductor light-emitting element array having the above structure, the matrix wiring can be formed on the substrate surface having almost no unevenness, so that the matrix wiring is easy and the density of the matrix wiring is increased. And a high-density integration of the surface-emitting type semiconductor light-emitting device.

【0030】第3の目的を達成するために請求項7に記
載の発明は、請求項6に記載の面発光型半導体発光素子
アレイを光源とし、該光源より放出された光を利用して
画像をプリントすることを特徴とする。
According to a seventh aspect of the present invention, there is provided a surface emitting semiconductor light emitting element array as a light source, and an image is formed by utilizing light emitted from the light source. Is printed.

【0031】上記構成の画像形成装置では高密度集積化
された面発光型半導体発光素子アレイを光源として使用
するので、画素ピッチを細かくすることができ、高解像
度の画像を形成することができる。
In the image forming apparatus having the above-mentioned structure, a high-density integrated surface-emitting type semiconductor light-emitting element array is used as a light source, so that the pixel pitch can be reduced and a high-resolution image can be formed.

【0032】第4の目的を達成するために請求項8に記
載の発明は、請求項6に記載の面発光型半導体発光素子
アレイを光源とし、前記光源より放出された光を光学系
を用いて表示面に照射し、静止画像または動画像を表示
することを特徴とする。
According to a fourth aspect of the present invention, there is provided a surface emitting type semiconductor light emitting element array according to the sixth aspect, wherein the light emitted from the light source is an optical system. And irradiates the display surface to display a still image or a moving image.

【0033】上記構成の画像表示装置では高密度集積化
された面発光型半導体発光素子アレイを光源として使用
するので、画素ピッチを細かくすることができるので、
高解像度の画像を表示することができる。
In the image display device having the above-mentioned structure, a high-density integrated surface-emitting type semiconductor light-emitting element array is used as a light source, so that the pixel pitch can be reduced.
High resolution images can be displayed.

【0034】[0034]

【発明の実施の形態】本発明の実施の形態を図面を参照
して詳細に説明する。
Embodiments of the present invention will be described in detail with reference to the drawings.

【0035】第1の実施の形態 本発明の第1の実施の形態に係る面発光型半導体発光素
子の構造を図1に示す。同図においてSiドープのn型Ga
As基板10の上に、MOCVD(MetalOrgan
ic CVD)法によりn型GaAsバッファー層12(0.
2 μm厚さ、キャリア濃度2 ×1018/cm3)、n型Al0.3G
a0.7As/Al0.9Ga0.1As 多層膜ミラー層14(57.6nm/64.5
nm×40.5周期、キャリア濃度2×1018/cm3) 、 Al0.6Ga
0.4Asスペーサー層16(89.8nm 、ノンドープ) 、Al
0.11Ga0.89As/ Al0.3Ga0.7As (量子井戸層/ 障壁層8nm/
5nm ×4 周期、ノンドープ) の活性領域18、Al0.6Ga
0.4Asスペーサー層20(89.8nm 、ノンドープ) 、p型A
l0.3Ga0.7As/Al0.9Ga0.1As多層膜ミラー層22(57.6nm/
64.5nm×23.5周期、キャリア濃度2×1018/cm3) を順
次、成長する。
First Embodiment FIG. 1 shows the structure of a surface emitting semiconductor light emitting device according to a first embodiment of the present invention. In the figure, Si-doped n-type Ga
On the As substrate 10, MOCVD (Metal Organ)
n-type GaAs buffer layer 12 (0.
2 μm thickness, carrier concentration 2 × 10 18 / cm 3 ), n-type Al 0.3 G
a 0.7 As / Al 0.9 Ga 0.1 As Multilayer mirror layer 14 (57.6 nm / 64.5
nm × 40.5 period, carrier concentration 2 × 10 18 / cm 3 ), Al 0.6 Ga
0.4 As spacer layer 16 (89.8 nm, non-doped), Al
0.11 Ga 0.89 As / Al 0.3 Ga 0.7 As (quantum well layer / barrier layer 8 nm /
(5nm × 4 period, non-doped) active region 18, Al 0.6 Ga
0.4 As spacer layer 20 (89.8 nm, non-doped), p-type A
l 0.3 Ga 0.7 As / Al 0.9 Ga 0.1 As multilayer mirror layer 22 (57.6 nm /
64.5 nm × 23.5 cycles and a carrier concentration of 2 × 10 18 / cm 3 ) are sequentially grown.

【0036】その上にn型Al0.3Ga0.7As/Al0.9Ga0.1As/
Al0.3Ga0.7As(57.6nm/64.5nm/57.6nm 、キャリア濃度2
×1018/cm3) で構成した駆動スイッチ層28を成長し、
その上に再びp型Al0.3Ga0.7As/Al0.9Ga0.1As 多層膜ミ
ラー層24(57.6nm/64.5nm×4周期、キャリア濃度6
×1018/cm3)とp型コンタクト層26(9nm、キャリア
濃度1×1019/cm3)を成長する。ここで、各多層膜ミラ
ー層の積層界面は組成を徐々に変化させたグレーデッド
層にし、電気抵抗を低減した。尚、n型Al0.3Ga0.7As/A
l0.9Ga0.1As 多層膜ミラー層14は本発明の第1の多層
膜ミラー層に、Al0.6Ga0.4As スペーサー層16は本発
明の第1のスペーサ層に、活性領域18は本発明の活性
領域に、Al0.6Ga0.4Asスペーサー層20は本発明の第2
のスペーサ層に、p型Al0.3Ga0.7As/Al0.9Ga0.1As 多層
膜ミラー層22及びp型Al0.3Ga0 .7As/Al0.9Ga0.1As 多
層膜ミラー層24は本発明の第2の多層膜ミラー層に、
駆動スイッチ層28は本発明の第3の層に、それぞれ相
当する。
On top of this, n-type Al 0.3 Ga 0.7 As / Al 0.9 Ga 0.1 As /
Al 0.3 Ga 0.7 As (57.6nm / 64.5nm / 57.6nm, carrier concentration 2
× 10 18 / cm 3 ) to form a drive switch layer 28,
The p-type Al 0.3 Ga 0.7 As / Al 0.9 Ga 0.1 As multilayer mirror layer 24 (57.6 nm / 64.5 nm × 4 periods, carrier concentration 6
× 10 18 / cm 3 ) and a p-type contact layer 26 (9 nm, carrier concentration 1 × 10 19 / cm 3 ). Here, the laminated interface of each multilayer mirror layer was a graded layer whose composition was gradually changed to reduce the electric resistance. Incidentally, n-type Al 0.3 Ga 0.7 As / A
The l 0.9 Ga 0.1 As multilayer mirror layer 14 is the first multilayer mirror layer of the present invention, the Al 0.6 Ga 0.4 As spacer layer 16 is the first spacer layer of the present invention, and the active region 18 is the active layer of the present invention. In the region, the Al 0.6 Ga 0.4 As spacer layer 20 is the second layer of the present invention.
A spacer layer, p-type Al 0.3 Ga 0.7 As / Al 0.9 Ga 0.1 As multilayer mirror layer 22 and the p-type Al 0.3 Ga 0 .7 As / Al 0.9 Ga 0.1 As multilayer mirror layer 24 and the second of the present invention The multilayer mirror layer of
The drive switch layer 28 corresponds to a third layer of the present invention.

【0037】多層膜ミラー層14、22、24と駆動ス
イッチ層28の各層の厚さti は、レーザ波長λ(ここ
では780nm)の光に対して、ti =λ/(4・ ni )
を満足するように形成されており(ni は各層の屈折
率)、高反射率が達成されている。また、スペーサ層1
6、20と活性領域18の各層は、各層の膜厚ti と屈
折率ni をかけた値ti ×ni の合計がλと等しくなる
ように設定され、レーザ共振器としての役割を果たして
いる。
[0037] The thickness t i of each layer of the multilayer mirror layer 14,22,24 and a driving switch layer 28, for light of a laser wavelength lambda (780 nm here), t i = λ / ( 4 · n i )
( Ni is the refractive index of each layer), and a high reflectance is achieved. Also, the spacer layer 1
6, 20 and each layer of the active region 18 are set so that the sum of the value t i × n i obtained by multiplying the thickness t i of each layer by the refractive index n i is equal to λ, and serves as a laser resonator. Play.

【0038】次に、このような積層構造の面発光型レー
ザ構造層にプロトンを注入して個々のレーザ素子を電気
的に分離すると同時に、活性領域18の近傍に電流の狭
窄構造を形成した。その方法は、図1に示すように、電
流狭窄部の直径が5μm になるようにプロトン(H+
を照射する。プロトン照射の加速電圧は数百kV程度ま
で変化させ、プロトン注入領域を活性領域18より下側
のn型多層膜ミラー層14に到達させた。このようにプ
ロトン注入領域を形成することによりレーザ素子の活性
領域18とこれより上側のp型多層膜ミラー層22、2
4と駆動スイッチ層28の部分が隣接するレーザ素子と
絶縁化され、電気的に分離される。プロトン注入後は結
晶性を回復させるための熱処理を行った。
Next, protons were injected into the surface emitting laser structure layer having such a laminated structure to electrically separate the individual laser elements, and at the same time, a current confinement structure was formed near the active region 18. As shown in FIG. 1, the method uses proton (H + ) so that the diameter of the current constriction becomes 5 μm.
Is irradiated. The acceleration voltage of the proton irradiation was changed to about several hundred kV, and the proton injection region reached the n-type multilayer mirror layer 14 below the active region 18. By forming the proton injection region in this manner, the active region 18 of the laser element and the p-type multilayer mirror layers 22 and 2 above the active region 18 are formed.
4 and the drive switch layer 28 are insulated and electrically separated from the adjacent laser element. After the proton implantation, a heat treatment for restoring crystallinity was performed.

【0039】次に、レーザ構造層の最表面にシリコン酸
化膜を膜厚0.2 μmに堆積し、パターニングして、図1
に示すように、p型コンタクト層26とp型多層膜ミラ
ー層24の一部分をエッチング除去し、駆動スイッチ層
28の一部を露出させる。この露出した駆動スイッチ層
28の表面にn型GaAsの駆動スイッチコンタクト層30
(キャリア濃度2×1018/cm3) を膜厚0.1 μmに選択成
長する。
Next, a silicon oxide film is deposited to a thickness of 0.2 μm on the outermost surface of the laser structure layer, and is patterned.
As shown in (1), a part of the p-type contact layer 26 and a part of the p-type multilayer mirror layer 24 are removed by etching to expose a part of the drive switch layer 28. The drive switch contact layer 30 of n-type GaAs is formed on the exposed surface of the drive switch layer 28.
(Carrier concentration 2 × 10 18 / cm 3 ) is selectively grown to a film thickness of 0.1 μm.

【0040】最後にn型の駆動スイッチコンタクト層3
0とp型コンタクト層26とn型GaAs基板10に対して
それぞれ、駆動スイッチ電極36(本発明の第3の電
極)とp型電極34(本発明の第2の電極に相当す
る。)とn型電極32(本発明の第1の電極に相当す
る。)を設けた。駆動スイッチ電極36とn型電極32
にはAuGe合金、p型電極34にはAuZn合金を使用した。
p型電極34のサイズは例えば、20μm角であり、そ
の中央部に直径5μmの光出射口が穿孔されている。
Finally, the n-type drive switch contact layer 3
The drive switch electrode 36 (third electrode of the present invention) and the p-type electrode 34 (corresponding to the second electrode of the present invention) for the 0, p-type contact layer 26 and n-type GaAs substrate 10, respectively. An n-type electrode 32 (corresponding to a first electrode of the present invention) was provided. Drive switch electrode 36 and n-type electrode 32
, An AuGe alloy and the p-type electrode 34 an AuZn alloy.
The size of the p-type electrode 34 is, for example, 20 μm square, and a light emission port having a diameter of 5 μm is perforated at the center thereof.

【0041】このようにして作製した面発光型半導体発
光素子としての面発光型レーザ素子(図1)の駆動特性
をシミュレーションにより調べた。まず面発光型レーザ
素子の等価回路を図3に示す。下側から、n型多層膜ミ
ラー層14、活性領域18とスペーサ層16、20、p
型多層膜ミラー層22、n型駆動スイッチ層28、p型
多層膜ミラー層24の順に等価回路を記した。図中、電
気抵抗はrで始まる記号で、静電容量はcで始まる記号
で記した。p型多層膜ミラー層22とp型多層膜ミラー
層24との間には、n型の駆動スイッチ層28が挿入さ
れているので、その上下の界面にp−n接合ダイオード
が2個向かいあって配置された構成となり、スイッチン
グ素子としてのpnp接合のトランジスタを構成する半
導体層が形成される。
The driving characteristics of the surface emitting laser device (FIG. 1) as the surface emitting semiconductor light emitting device thus manufactured were examined by simulation. First, FIG. 3 shows an equivalent circuit of a surface emitting laser element. From below, the n-type multilayer mirror layer 14, the active region 18, the spacer layers 16, 20, p
The equivalent circuit is described in the order of the type multilayer mirror layer 22, the n-type drive switch layer 28, and the p-type multilayer mirror layer 24. In the drawing, the electric resistance is represented by a symbol beginning with r, and the capacitance is represented by a symbol beginning with c. Since the n-type drive switch layer 28 is inserted between the p-type multilayer mirror layer 22 and the p-type multilayer mirror layer 24, two pn junction diodes face the upper and lower interfaces. And a semiconductor layer forming a pnp junction transistor as a switching element is formed.

【0042】既述した図1に示した面発光型レーザ素子
の詳細な構造から、図3に示す等価回路の抵抗値と静電
容量とp−n接合ダイオードの特性を決定し、HSPI
CEシミュレータプログラムを用いてシミュレーション
を行った。
From the detailed structure of the surface emitting laser device shown in FIG. 1 described above, the resistance value, the capacitance and the characteristics of the pn junction diode of the equivalent circuit shown in FIG.
A simulation was performed using a CE simulator program.

【0043】面発光型レーザ素子の駆動方法として、n
型電極32の電位V0をグランドレベル(0V)、p型
電極34の電位V1を10Vに設定し、駆動スイッチ電
極36の電位V2だけを10Vから7.0 Vまで変化させ
た。その時の電流の流れを図4に示した。図4から判る
ように、駆動スイッチ電極36の電位V2が 8.5V以下
になると、p型電極34から活性領域18に電流が流れ
始める。この時駆動スイッチ電極36に流れる電流量は
p型電極34から活性領域18に流れる電流値の1/8
である。しかし、駆動スイッチ電極36の電位V2が約
8V以下では、活性領域18に流れる電流は飽和する
が、駆動スイッチ電極36に流れる電流は直線的に増加
している。すなわち、駆動スイッチ電極36の電位V2
が8Vより低下すると、電位V2は駆動スイッチ電極3
6に流れる電流の増加にのみ寄与し、活性領域18に流
れる電流の増加には寄与しない。これは駆動スイッチ電
極36の電位V2が8V以下では、駆動スイッチ層28
の価電子帯ポテンシャルがp型多層膜ミラー層の多数キ
ャリアである正孔に対して障壁とならず、電流が容易に
流れる状態になり、電流はp型電極34から駆動スイッ
チ層28へ、駆動スイッチ層28から駆動スイッチ電極
36へとデバイスの外に流れ出るからである。活性領域
18に流れ込む電流値は、駆動スイッチ層28、すなわ
ち駆動スイッチ電極36とn型電極32との電位差に比
例するので、駆動スイッチ電極36の電位を8V以下に
下げれば下げるほど、p型電極から駆動スイッチ電極3
6に電流が流れ出し、活性領域18に流れる電流は減少
することになる。このように駆動スイッチ層28は各電
極に電圧が印加されていない状態ではp型多層膜ミラー
層22の多数キャリアである正孔に対してポテンシャル
バリアーとなり、正孔の流れを阻止する働きをするが、
駆動スイッチ層28、すなわち駆動スイッチ電極36の
電位を上下させることにより上記ポテンシャルバリアー
の高さを上下させ、活性領域18に流れる電流を制御す
ることができる。
As a method for driving the surface emitting laser element, n
The potential V0 of the mold electrode 32 was set to the ground level (0 V), the potential V1 of the p-type electrode 34 was set to 10 V, and only the potential V2 of the drive switch electrode 36 was changed from 10 V to 7.0 V. FIG. 4 shows the current flow at that time. As can be seen from FIG. 4, when the potential V2 of the drive switch electrode 36 becomes 8.5 V or less, a current starts flowing from the p-type electrode 34 to the active region 18. At this time, the amount of current flowing through drive switch electrode 36 is 1 / of the value of the current flowing from p-type electrode 34 to active region 18.
It is. However, when the potential V2 of the drive switch electrode 36 is about 8 V or less, the current flowing through the active region 18 is saturated, but the current flowing through the drive switch electrode 36 increases linearly. That is, the potential V2 of the drive switch electrode 36
Is lower than 8 V, the potential V2 becomes the drive switch electrode 3
6 contributes only to an increase in current flowing through the active region 18 and does not contribute to an increase in current flowing through the active region 18. This is because when the potential V2 of the drive switch electrode 36 is 8 V or less, the drive switch layer 28
Valence band potential does not act as a barrier to holes, which are majority carriers in the p-type multilayer mirror layer, so that current flows easily, and current flows from the p-type electrode 34 to the drive switch layer 28. This is because it flows out of the device from the switch layer 28 to the drive switch electrode 36. Since the value of the current flowing into the active region 18 is proportional to the potential difference between the drive switch layer 28, that is, the drive switch electrode 36 and the n-type electrode 32, the lower the potential of the drive switch electrode 36 is reduced to 8V or less, the lower the p-type electrode becomes. To drive switch electrode 3
6, the current flowing in the active region 18 decreases. As described above, when no voltage is applied to each electrode, the drive switch layer 28 functions as a potential barrier for holes, which are majority carriers of the p-type multilayer mirror layer 22, and functions to block the flow of holes. But,
By raising and lowering the potential of the drive switch layer 28, that is, the drive switch electrode 36, the height of the potential barrier can be raised and lowered, and the current flowing through the active region 18 can be controlled.

【0044】この動作原理を図2を参照して詳細に説明
する。図2においてn型電極32aの電位をグランドレ
ベル(0V)とし、p型電極34aと駆動スイッチ電極
36aの電位を10Vとすると、図2において、n型電
極32aが0Vで、p型電極34aと駆動スイッチ層3
2aが10evだけ図上、下方に移動する。すなわち、
p型電極34aと駆動スイッチ層28aのフェルミレベ
ルは水平となり、p型多層膜ミラー層22aより右側の
層のフェルミレベルは右肩上がりの傾斜になる。
The operation principle will be described in detail with reference to FIG. In FIG. 2, when the potential of the n-type electrode 32a is set to the ground level (0V) and the potentials of the p-type electrode 34a and the drive switch electrode 36a are set to 10V, the n-type electrode 32a is 0V and the p-type electrode 34a is Drive switch layer 3
2a moves downward by 10 ev on the figure. That is,
The Fermi level of the p-type electrode 34a and the drive switch layer 28a is horizontal, and the Fermi level of the layer on the right side of the p-type multilayer mirror layer 22a is inclined upward to the right.

【0045】しかしながら、駆動スイッチ層28aの価
電子帯はビィルトインポテンシャルにより約2.0Vだ
け下側に突出し、ポテンシャルバリアーを形成している
ので、p型多層膜ミラー層24aの正孔はp型多層膜ミ
ラー層22aに移動できず、電流は流れない。しかし駆
動スイッチ電極36aの電位を8.5Vに設定すると、
駆動スイッチ層28aのポテンシャルがp型電極34a
より1.5eV上方に移動し、ポテンシャルバリアーは
低くなる。そして、徐々に電流が流れ始める。駆動スイ
ッチ層28aの電位を8.0Vまで下げると、そのポテ
ンシャルバリアーの高さはp型電極34aのフェルミレ
ベルとほぼ同じになり、正孔は駆動スイッチ層28aに
よるポテンシャルバリアーに妨げられることなくp型多
層膜ミラー層22aに移動できる。活性領域18aに流
れる電流値は、駆動スイッチ層28aとn型電極32a
との電位差をその層間の抵抗値で割った値となる。
However, since the valence band of the drive switch layer 28a protrudes downward by about 2.0 V due to the built-in potential and forms a potential barrier, the holes in the p-type multilayer mirror layer 24a are p-type. It cannot move to the multilayer mirror layer 22a, and no current flows. However, when the potential of the drive switch electrode 36a is set to 8.5V,
The potential of the drive switch layer 28a is changed to the p-type electrode 34a.
It moves 1.5 eV above, and the potential barrier becomes lower. Then, the current starts to flow gradually. When the potential of the drive switch layer 28a is lowered to 8.0 V, the height of the potential barrier becomes almost the same as the Fermi level of the p-type electrode 34a, and holes are formed without being hindered by the potential barrier by the drive switch layer 28a. Can move to the multilayer mirror layer 22a. The value of the current flowing through the active region 18a depends on the driving switch layer 28a and the n-type electrode 32a.
Is divided by the resistance value between the layers.

【0046】また、駆動スイッチ層28aの電位を8.
0V以下にすると、その価電子帯のポテンシャルは、p
型多層膜ミラー層22aに対して、今度は上側への窪み
となる。すなわち、pn接合の順方向に電流が容易に流
れる状況になり、電流はp型電極34aから駆動スイッ
チ層28aへ、駆動スイッチ層28aから駆動スイッチ
電極36aへとデバイスの外に流れ出る。活性領域18
aに流れる電流値は、駆動スイッチ層28aとn型電極
32aとの電位差に比例するので、駆動スイッチ層28
a、すなわち駆動電極36aの電位の低下とともに減少
する。つまり、駆動スイッチ層28a、すなわち駆動電
極36aの電位を8.0V以下に下げれば下げるほど、
p型電極34aから駆動スイッチ電極36aに電流が流
れ出し、活性領域18に流れる電流値は減少する。
The potential of the drive switch layer 28a is set at 8.
When the voltage is set to 0 V or less, the potential of the valence band becomes p
This time, it becomes an upward recess with respect to the mold multilayer mirror layer 22a. That is, a current easily flows in the forward direction of the pn junction, and the current flows out of the device from the p-type electrode 34a to the drive switch layer 28a and from the drive switch layer 28a to the drive switch electrode 36a. Active area 18
a is proportional to the potential difference between the drive switch layer 28a and the n-type electrode 32a.
a, that is, decreases as the potential of the drive electrode 36a decreases. That is, the lower the potential of the drive switch layer 28a, that is, the drive electrode 36a, is reduced to 8.0 V or less,
A current flows from the p-type electrode 34a to the drive switch electrode 36a, and the value of the current flowing to the active region 18 decreases.

【0047】以上、シミュレーションの結果を図2を参
照して説明したが、このシミュレーションにより、本発
明の第1の実施の形態に係る面発光型半導体発光素子と
しての面発光型レーザでは、n型電極32aとp型電極
34aと駆動スイッチ電極36aの電位を操作すること
により、面発光型レーザの活性領域に電流を注入できる
ことが判る。もちろん、この3つの電極の電流値を操作
しても同様の効果が得られることはいうまでもない。
As described above, the results of the simulation have been described with reference to FIG. 2. According to the simulation, the surface emitting laser as the surface emitting semiconductor light emitting device according to the first embodiment of the present invention has an n-type. It can be seen that current can be injected into the active region of the surface emitting laser by manipulating the potentials of the electrode 32a, the p-type electrode 34a, and the drive switch electrode 36a. Of course, it is needless to say that the same effect can be obtained by operating the current values of these three electrodes.

【0048】本発明の第1の実施の形態に係る面発光型
半導体発光素子によれば、面発光型レーザ素子を構成す
る表面側の多層膜ミラー層(反射層)の内部、あるいは
その下側に、第3の層である導電型の異なる多層膜ミラ
ー層(駆動スイッチ層)を挿入することにより、面発光
型レーザを構成する表面側にスイッチング素子(トラン
ジスタ)を構成する半導体層を形成し、更に導電性基板
と表面側の多層膜ミラー槽と駆動スイッチ層に電極を形
成し、かつこれら3つの電極の電位、あるいは電流値を
操作することにより面発光型レーザを駆動すると共に、
駆動スイッチ層は前記表面側の多層膜ミラー層の配列の
周期性を保持するように形成したので、駆動スイッチ層
が挿入されても反射層としての多層膜ミラー層の反射率
が低下することなく、従来に比して面発光型レーザの出
力特性の向上が図れる。
According to the surface-emitting type semiconductor light-emitting device according to the first embodiment of the present invention, the inside or below the multilayer mirror layer (reflection layer) on the front side constituting the surface-emitting type laser device. Then, a semiconductor layer forming a switching element (transistor) is formed on the surface side of the surface-emitting laser by inserting a third-layer multilayer mirror layer (drive switch layer) of a different conductivity type as a third layer. In addition, electrodes are formed on the conductive substrate, the multilayer mirror tank on the front side, and the drive switch layer, and the surface emitting laser is driven by manipulating the potentials or current values of these three electrodes.
Since the drive switch layer is formed so as to maintain the periodicity of the arrangement of the multilayer mirror layer on the front surface side, the reflectance of the multilayer mirror layer as the reflection layer does not decrease even if the drive switch layer is inserted. In addition, the output characteristics of the surface emitting laser can be improved as compared with the related art.

【0049】また駆動スイッチ層はレーザ構造層の一部
であるので、結晶成長が通常の面発光型レーザと同様
で、簡単である。 更に駆動スイッチ電極とp型電極の駆
動電圧が1V前後の小さい変化量でよいために、高速変調
が可能であり、消費電力が小さく、駆動回路の設計が容
易である等の効果がある。
Further, since the drive switch layer is a part of the laser structure layer, the crystal growth is the same as that of a normal surface emitting laser and is simple. Further, since the drive voltage of the drive switch electrode and the drive voltage of the p-type electrode need only be a small change amount of about 1 V, high speed modulation is possible, power consumption is small, and the design of the drive circuit is easy.

【0050】更にレーザ構造層を結晶成長する基板には
導電性(Si ドープ)GaAs 基板を使用できるので、欠陥が
少なく、歩留りを向上させることができる。
Further, since a conductive (Si-doped) GaAs substrate can be used as a substrate for crystal growth of the laser structure layer, defects can be reduced and the yield can be improved.

【0051】また上記面発光型半導体発光素子において
電極は、導電性基板10、表面側の多層膜ミラー層24
のp型コンタクト層26及び駆動スイッチ層28の駆動
スイッチコンタクト層30に形成するので、導電性基板
10に共通電極を形成し、表面側のp型コンタクト層2
6と駆動スイッチコンタクト層30に対してマトリクス
配線を施すことにより、レーザアレイを構成し、このレ
ーザアレイの各面発光型レーザを独立に駆動することが
できる。このようなマトリクス配線は、凹凸のほとんど
ない基板表面に形成されるので、形成が容易で、狭ピッ
チで配列されたレーザアレイに対しても対応できる。
In the above-described surface-emitting type semiconductor light-emitting device, the electrodes are the conductive substrate 10 and the multilayer mirror layer 24 on the front surface side.
Is formed on the p-type contact layer 26 and the drive switch contact layer 30 of the drive switch layer 28, so that a common electrode is formed on the conductive substrate 10 and the p-type contact layer 2 on the surface side is formed.
By applying a matrix wiring to 6 and the drive switch contact layer 30, a laser array can be formed, and each surface emitting laser of this laser array can be driven independently. Since such a matrix wiring is formed on the surface of the substrate having almost no unevenness, it can be easily formed and can be applied to a laser array arranged at a narrow pitch.

【0052】第2の実施の形態 次に本発明の第2の実施の形態に係る面発光型半導体発
光素子の構造を図5に示す。本実施の形態に係る面発光
型半導体発光素子が第1の実施の形態に係る面発光型半
導体発光素子と構造上、異なるのは、駆動スイッチ層2
8を活性領域18より下側に挿入すると共に、面発光型
レーザ構造層の中央部における電流狭窄構造をAlGaAs層
を選択酸化することにより形成した点である。
[0052] The structure of the second surface-emitting semiconductor light-emitting device according to an embodiment of the second embodiment following the present invention shown in FIG. The surface emitting semiconductor light emitting device according to the present embodiment is structurally different from the surface emitting semiconductor light emitting device according to the first embodiment in that the drive switch layer 2
8 is inserted below the active region 18 and the current confinement structure in the center of the surface emitting laser structure layer is formed by selectively oxidizing the AlGaAs layer.

【0053】図5に示すように、n型導電性基板(n型
GaAs基板)10の上に、n型バッファー層(n型GaAsバ
ッファー層)12、n型多層膜ミラー層14、駆動スイ
ッチ層28、第1のスペーサ層16、活性領域18、第
2のスペーサ層20、Al0.98Ga0.02As層50(膜厚65.4
nm)をこの順に成長する。その上にp型多層膜ミラー
層22、p型コンタクト層26をMOCVD法により積
層する。各層の構成、およびキャリア濃度は第1の実施
の形態と同じである。但し、駆動スイッチ層28は第1
の実施の形態ではn型多層膜ミラー層で構成したが、本
実施の形態では導電型をp型に変更した1.5 周期の多層
膜ミラー層で構成した。また、スペーサ層16はn型に
ドーピングした(キャリア濃度5×1017/cm3) 。この構
成により活性領域18の下方にスペーサ層16、駆動ス
イッチ層28及びn型多層膜ミラー層14によりnpn
接合のトランジスタを構成する半導体層を形成した。
As shown in FIG. 5, an n-type conductive substrate (n-type
On a GaAs substrate 10, an n-type buffer layer (n-type GaAs buffer layer) 12, an n-type multilayer mirror layer 14, a drive switch layer 28, a first spacer layer 16, an active region 18, and a second spacer layer 20, Al 0.98 Ga 0.02 As layer 50 (film thickness 65.4
nm) in this order. A p-type multilayer mirror layer 22 and a p-type contact layer 26 are stacked thereon by MOCVD. The configuration of each layer and the carrier concentration are the same as in the first embodiment. However, the drive switch layer 28 is the first
In this embodiment, the mirror is composed of an n-type multilayer mirror layer, but in this embodiment, it is composed of a 1.5-period multilayer mirror layer whose conductivity type is changed to p-type. The spacer layer 16 was doped n-type (carrier concentration 5 × 10 17 / cm 3 ). With this configuration, the npn is formed below the active region 18 by the spacer layer 16, the drive switch layer 28, and the n-type multilayer mirror layer 14.
A semiconductor layer forming a junction transistor was formed.

【0054】次にフォトリソグラフィーを用いて、駆動
スイッチ層28が表面に露出するまでエッチング除去
し、図5に示すように直径50μmの凸形状を形成す
る。その後、再びMOCVD法により駆動スイッチ層2
8の上にp型GaAsコンタクト層29を再成長する。この
サンプルを水蒸気雰囲気中で400 ℃に加熱してAl0.98Ga
0. 02As層50を酸化し、中央部(直径5 μm)を残した
ドーナツ状の酸化アルミニウムAl2O3 52を形成する。
酸化アルミニウムは絶縁性が高く電流を通さないので、
Al0.98Ga0.02As層50における酸化していない中央部の
みに電流が流れる電流狭窄構造が形成される。電極は、
n型導電性基板10にn型電極32を、p型コンタクト
層26にp型電極34を、駆動スイッチ層28の上のp
型GaAsコンタクト層29に駆動スイッチ電極36を形成
する。このような構成を持つ面発光型半導体レーザを、
上記3つの電極32、34、36の電位を操作したり、
これらの各電極に流れる電流値を操作することにより駆
動することができる。
Next, by photolithography, the drive switch layer 28 is removed by etching until it is exposed on the surface, thereby forming a convex shape having a diameter of 50 μm as shown in FIG. Thereafter, the drive switch layer 2 is again formed by MOCVD.
The p-type GaAs contact layer 29 is regrown on 8. This sample was heated to 400 ° C in a steam atmosphere to obtain Al 0.98 Ga
Oxidizing the 0. 02 As layer 50, to form an aluminum oxide Al 2 O 3 52 donut-shaped leaving a central portion (diameter 5 [mu] m).
Aluminum oxide has high insulation properties and does not pass current,
A current constriction structure in which a current flows only in the unoxidized central portion of the Al 0.98 Ga 0.02 As layer 50 is formed. The electrodes are
An n-type electrode 32 is provided on the n-type conductive substrate 10, a p-type electrode 34 is provided on the p-type contact layer 26, and p-type electrode 34 is provided on the drive switch layer 28.
A drive switch electrode 36 is formed on the type GaAs contact layer 29. A surface emitting semiconductor laser having such a configuration is
Manipulating the potentials of the three electrodes 32, 34, 36,
It can be driven by manipulating the value of the current flowing through each of these electrodes.

【0055】本実施の形態においても第1の実施の形態
と同様の効果が得られる。第3の実施の形態 次に本発明の第3の実施の形態に係る面発光型半導体発
光素子アレイについて図6乃至図9を参照して説明す
る。第3の実施の形態に係る面発光型半導体発光素子ア
レイは図1に示した面発光型レーザ素子をマトリクス状
に例えば、12行×1200列に配列し、導電性GaAs基
板10に設けたn型電極を共通電極とし、p型コンタク
ト層に設けたp型電極と駆動スイッチ層28に設けた駆
動スイッチ電極にマトリクス配線を施し、これら3つの
電極に所定の電圧を印加することにより各面発光型レー
ザ素子を個別に駆動制御するものである。
In this embodiment, the same effect as in the first embodiment can be obtained. Third Embodiment Next, a surface-emitting type semiconductor light-emitting element array according to a third embodiment of the present invention will be described with reference to FIGS. In the surface-emitting type semiconductor light-emitting element array according to the third embodiment, the surface-emitting type laser elements shown in FIG. 1 are arranged in a matrix, for example, in 12 rows × 1200 columns, and provided on a conductive GaAs substrate 10. The matrix electrode is used as a common electrode, matrix wiring is applied to the p-type electrode provided in the p-type contact layer and the drive switch electrode provided in the drive switch layer 28, and a predetermined voltage is applied to these three electrodes to emit light from each surface. It controls the driving of the individual type laser elements individually.

【0056】図6に第3の実施の形態に係る面発光型半
導体発光素子アレイの製造工程の概略を示す。図6
(1)〜(3)において、上側の図は平面図を、下側の
図は断面図をそれぞれ、示している。図1に示した第1
の実施の形態に係る面発光型半導体発光素子である面発
光型レーザ素子と全く同様の面発光型レーザ構造層を導
電性GaAs基板10の上にMOCVD法により積層する
(図6(1))。ここで、図1に示すように14はn型
多層膜ミラー、22、24はp型多層膜ミラー、26は
p型コンタクト層、28は駆動スイッチ層である。
FIG. 6 shows an outline of a manufacturing process of the surface emitting semiconductor light emitting element array according to the third embodiment. FIG.
In (1) to (3), the upper diagram shows a plan view, and the lower diagram shows a cross-sectional view. The first shown in FIG.
A surface emitting laser structure layer, which is exactly the same as the surface emitting laser device which is the surface emitting semiconductor light emitting device according to the embodiment, is stacked on the conductive GaAs substrate 10 by MOCVD (FIG. 6A). . Here, as shown in FIG. 1, 14 is an n-type multilayer mirror, 22 and 24 are p-type multilayer mirrors, 26 is a p-type contact layer, and 28 is a drive switch layer.

【0057】次にプロトンを縦横の格子状に注入して、
プロトン注入領域を40を形成し、縦横方向ともに42
μm ピッチで面発光型レーザ素子(面発光型半導体発光
素子)を12行×1200列に配列した面発光型半導体
発光素子アレイを形成する(図6(2))。次に第1の
実施の形態と同様に( 図1参照) 、個々の面発光型レー
ザ素子のp型コンタクト層26とp型多層膜ミラー層2
4の一部をエッチング除去し、n型の駆動スイッチ層2
8を露出する。この上にn型の駆動スイッチコンタクト
層30を再成長する。これらp型コンタクト層26とn
型駆動スイッチコンタクト層30とn型GaAs基板10の
裏面に、第1の実施の形態と同様に、p型電極34と駆
動スイッチ電極36とn型電極32を形成する。駆動ス
イッチ電極36に対しては、行方向の駆動スイッチ配線
60を形成し、この配線の上には膜厚0.2μmにSi3N
4 膜62を堆積させて、それと垂直方向の陽極配線64
をp型電極22に結線するように形成する(図6(3) 図
6では断面図が判り易いように12行×1200列のレ
ーザアレイを90°回転させて表記した)。ここで12
行×1200列のレーザアレイを上下左右に4分割し、
その各々の6×600のレーザアレイを1ブロックとし
て駆動スイッチ配線60と陽極配線64のマトリクス配
線を形成した。n型電極32は共通電極とするので、Ga
As基板10の裏面全面に形成している。このようにして
マトリクス配線した6行×600列のレーザアレイで構
成した12行×1200列のレーザアレイを作成した。
Next, protons are injected in a vertical and horizontal lattice,
A proton injection region 40 is formed, and a length of 42
A surface emitting semiconductor light emitting element array in which surface emitting laser elements (surface emitting semiconductor light emitting elements) are arranged in 12 rows × 1200 columns at a pitch of μm is formed (FIG. 6 (2)). Next, similarly to the first embodiment (see FIG. 1), the p-type contact layer 26 and the p-type multilayer mirror layer 2 of each surface-emitting type laser device are formed.
4 is removed by etching, and the n-type drive switch layer 2 is removed.
Expose 8. An n-type drive switch contact layer 30 is regrown thereon. These p-type contact layers 26 and n
The p-type electrode 34, the drive switch electrode 36, and the n-type electrode 32 are formed on the back surface of the type drive switch contact layer 30 and the n-type GaAs substrate 10 as in the first embodiment. A drive switch wiring 60 in the row direction is formed for the drive switch electrode 36, and a Si 3 N film having a thickness of 0.2 μm is formed on the wiring.
4 A film 62 is deposited, and an anode wiring 64 is
Are formed so as to be connected to the p-type electrode 22 (FIG. 6 (3). In FIG. 6, the laser array of 12 rows × 1200 columns is rotated by 90 ° for easy understanding of the sectional view). Where 12
A laser array of rows x 1200 columns is divided into four parts vertically, horizontally and
A matrix wiring of the drive switch wiring 60 and the anode wiring 64 was formed using each of the 6 × 600 laser arrays as one block. Since the n-type electrode 32 is a common electrode, Ga
It is formed on the entire back surface of the As substrate 10. In this way, a 12-row × 1200-column laser array composed of a matrix-wired 6-row × 600-column laser array was prepared.

【0058】第3の実施の形態に係る面発光型半導体発
光素子アレイによれば、マトリクス配線を、凹凸のほと
んどない基板表面に形成することができるので、マトリ
クス配線が容易で、かつマトリクス配線の密度を高くす
ることができ、面発光型半導体発光素子の高密度集積化
が図れる。
According to the surface-emitting type semiconductor light-emitting element array according to the third embodiment, the matrix wiring can be formed on the substrate surface having almost no unevenness, so that the matrix wiring is easy and the matrix wiring The density can be increased, and high-density integration of the surface-emitting type semiconductor light-emitting element can be achieved.

【0059】またレーザ構造層を結晶成長する基板には
導電性(Si ドープ)GaAs 基板を使用できるので、欠陥が
少なく、歩留りが向上するという効果もある。面発光型
半導体発光素子を高密度に形成でき、歩留まりを高くす
ることができるのでコストの低減が図れる。
Further, since a conductive (Si-doped) GaAs substrate can be used as the substrate on which the crystal structure of the laser structure layer is grown, there is an effect that defects are reduced and the yield is improved. Since the surface-emitting type semiconductor light-emitting element can be formed at a high density and the yield can be increased, the cost can be reduced.

【0060】更に、従来の単純なマトリクス配線レーザ
アレイにおいては、配線に接続されているレーザ数が多
いと、配線の寄生容量への充電放電電流が大きく、その
消費電力が大きいという問題と、配線の寄生容量が大き
いために駆動電流波形の矩形性が悪いという問題があっ
たが、本発明では、これらの問題が全て解決した。つま
り、駆動時の各電極における電圧変化が小さいので、配
線の寄生容量による消費電力が低減され、同時に、矩形
性の良好なパルス電流をレーザ活性領域に流入すること
ができる。さらに、従来の面発光型レーザのマトリクス
配線には、 深い凹凸形状の埋め込みにポリイミドやシリ
コン酸化膜やシリコン窒化膜などを用いるが、 これによ
りもたらされる残留応力がレーザの信頼性を低下させる
のに対し、本発明を使用すると、 表面の凹凸が浅く、埋
め込み層の膜厚が浅いので、残留応力による信頼性の低
下などの問題が発生しないという効果もある。
Further, in the conventional simple matrix wiring laser array, if the number of lasers connected to the wiring is large, the charge / discharge current to the parasitic capacitance of the wiring is large and the power consumption is large. However, the present invention has solved the problem that the rectangularity of the drive current waveform is poor due to the large parasitic capacitance. That is, since the voltage change at each electrode during driving is small, the power consumption due to the parasitic capacitance of the wiring is reduced, and at the same time, a pulse current with good rectangularity can flow into the laser active region. In addition, polyimide, silicon oxide film, silicon nitride film, etc. are used for embedding deep irregularities in the matrix wiring of conventional surface-emitting lasers, but residual stress caused by this reduces the reliability of the laser. On the other hand, when the present invention is used, the surface unevenness is small and the thickness of the buried layer is small, so that there is also an effect that problems such as a decrease in reliability due to residual stress do not occur.

【0061】次にこのレーザ素子を12行×1200列
に配列したレーザアレイ70のパルス動作特性と、この
レーザアレイ70を光源とした画像形成装置について説
明する。
Next, the pulse operation characteristics of the laser array 70 in which the laser elements are arranged in 12 rows × 1200 columns and an image forming apparatus using the laser array 70 as a light source will be described.

【0062】12行×1200列にレーザ素子を配列し
たレーザアレイ70は4つの6行×600列にレーザ素
子を配列したレーザアレイの集合体であるので、レーザ
素子を6行×600列に配列したレーザアレイのパルス
動作について図7の駆動シーケンスを参照して説明す
る。ここでは図3に示した電極の電位を全体に−8.5 V
シフトさせた設定で駆動することにする。すなわち、レ
ーザアレイ70の共通電極である陰極電極を−8.5Vに、
マトリクス配線した陽極配線64と駆動スイッチ配線6
0の電位は0Vに設定する。駆動するレーザ行の駆動スイ
ッチ配線60には−0.5Vのパルス電圧を印加し、次に発
光させるレーザの陽極配線64に+1.5Vのパルス電圧を
印加して、所望のレーザ素子を発光させる。レーザアレ
イにおけるレーザ素子のx行y列の配列位置を(x,
y)で示すとすると、上記方法で配列位置が(6,60
0)のレーザ素子を駆動するシュミレーションを実施し
た。その結果を図8に示す。配列位置が(6,600)
のレーザ素子の活性領域には矩形電流が流れているが、
駆動していない配列位置が(3,600)のレーザ素子
の活性領域には電流が流れておらず、所望のレーザ素子
のみを駆動できることを確認することができた。
Since the laser array 70 in which laser elements are arranged in 12 rows × 1200 columns is a set of four laser arrays in which laser elements are arranged in 6 rows × 600 columns, the laser elements are arranged in 6 rows × 600 columns. The pulse operation of the laser array will be described with reference to the drive sequence of FIG. Here, the potential of the electrode shown in FIG.
It will be driven with the shifted setting. That is, the cathode electrode which is a common electrode of the laser array 70 is set to -8.5 V,
Anode wiring 64 with matrix wiring and drive switch wiring 6
The potential of 0 is set to 0V. A pulse voltage of -0.5 V is applied to the drive switch wiring 60 of the laser row to be driven, and a pulse voltage of +1.5 V is applied to the anode wiring 64 of the laser to be subsequently emitted, so that a desired laser element emits light. In the laser array, the array position of the laser element at x row and y column is (x,
y), the array position is (6,60) by the above method.
The simulation for driving the laser element of 0) was performed. FIG. 8 shows the result. Sequence position is (6,600)
Although a rectangular current flows in the active region of the laser element,
It was confirmed that current did not flow in the active region of the laser element whose array position was not driven and was at (3,600), and that only the desired laser element could be driven.

【0063】レーザアレイ70全体を駆動する方法の一
例を図9のタイムチャートで示す。先ず、第1行の駆動
スイッチ配線60−1に−0.5V、パルス幅1.2 μsのパ
ルス電圧を印加し、第2行から第12行の駆動スイッチ
配線60−2〜60−12の電位を0に設定する。次に
発光させる第i列のレーザの陽極配線64−i(iは1
〜1200の整数)だけに+1.5V、パルス幅1.0 μsのパル
ス電圧を印加する。駆動スイッチ配線の電位が−0.5Vで
かつ陽極配線64−iの電位が+1.5Vの電位の交差位置
のレーザ素子だけが、図4で示した駆動条件を満足する
ので、発光する。つまり、第1行の中の所望のレーザだ
けを発光させることができる。次に、駆動スイッチ配線
60−1の電位が0V になってから、第2行の駆動スイ
ッチ配線60−2に−0.5V、パルス幅1.2 μsのパルス
電圧を印加する。第1行の場合と同様に発光させるべき
所望のレーザ素子の陽極配線64−iだけに、+1.5V、
パルス幅1.0 μsのパルス電圧を印加すると、所望のレ
ーザ素子だけが発光する。
An example of a method for driving the entire laser array 70 is shown in the time chart of FIG. First, a pulse voltage of −0.5 V and a pulse width of 1.2 μs is applied to the drive switch wiring 60-1 in the first row, and the potentials of the drive switch wirings 60-2 to 60-12 in the second to twelfth rows are set to 0. Set to. Next, the anode wiring 64-i (i is 1
A pulse voltage of +1.5 V and a pulse width of 1.0 μs is applied only to an integer of ~ 1200. Only the laser element at the intersection of the potential of the drive switch wiring of -0.5 V and the potential of the anode wiring 64-i of +1.5 V satisfies the driving conditions shown in FIG. 4 and emits light. That is, only the desired laser in the first row can emit light. Next, after the potential of the drive switch wiring 60-1 becomes 0V, a pulse voltage of -0.5V and a pulse width of 1.2 [mu] s is applied to the drive switch wiring 60-2 in the second row. As in the case of the first row, only +1.5 V,
When a pulse voltage having a pulse width of 1.0 μs is applied, only a desired laser element emits light.

【0064】このようにして、第3行,第4行,…,第
12行の所望のレーザ素子を順次発光させることができ
る。
In this manner, the desired laser elements in the third, fourth,..., Twelfth rows can emit light sequentially.

【0065】次に、上記のレーザアレイ70を光源とし
た画像形成装置を図10に基づいて説明する。同図にお
いて、画像形成装置は、光源としてのレーザアレイ70
と、レンズ系72と、感光ドラム74と、反射ミラー7
6とを有している。このような構成において、光源とし
てのレーザアレイ70から射出されたレーザ光をレンズ
系72により集光、結像し、感光ドラム74面上にレー
ザアレイ70の発光パターンを投影する。本実施の形態
では、レーザアレイ70の配設位置から感光ドラム74
の配設位置までの距離を近くするために、光路に反射ミ
ラー76を挿入している。
Next, an image forming apparatus using the laser array 70 as a light source will be described with reference to FIG. In the figure, an image forming apparatus includes a laser array 70 as a light source.
, Lens system 72, photosensitive drum 74, reflection mirror 7
6. In such a configuration, laser light emitted from the laser array 70 as a light source is condensed and imaged by the lens system 72, and the light emission pattern of the laser array 70 is projected on the surface of the photosensitive drum 74. In the present embodiment, the photosensitive drum 74 is moved from the position where the laser array 70 is disposed.
The reflection mirror 76 is inserted in the optical path in order to shorten the distance to the arrangement position.

【0066】更に本実施の形態では、レーザアレイ70
を発光点の配列面内で微少に回転させることにより、感
光ドラム74面上に投影された投影点配列12×120
0の主走査線上への投影点配列が、等間隔で並ぶ144
00個の点列となるようにした。
Further, in this embodiment, the laser array 70
Is slightly rotated in the plane of arrangement of the light emitting points, so that a projection point array 12 × 120 projected on the surface of the photosensitive drum 74 is provided.
The projection points arrayed on the main scanning line of 0 are arranged at equal intervals.
A sequence of 00 points was used.

【0067】これにより、感光ドラム74の回転によ
り、感光ドラム幅に14400スポットの解像度の画像
を形成することができる。図10では省略したが、画像
形成装置には、その他に、帯電用コロトロン、現像器、
転写コロトロン、定着器、クリーニング器などが備わっ
ている。また、レーザアレイの駆動には、信号処理プロ
セッサやレーザアレイドライバーなどを用いている。ま
た、本実施の形態に係る画像形成装置によれば、高密度
集積化された面発光型半導体発光素子アレイを光源とし
て使用するので、画素ピッチを細かくすることができ、
上述した駆動シーケンス(図9)を用いて、順次レーザ
アレイを発光させることにより、高解像度の画像を形成
することができる。
Thus, by rotating the photosensitive drum 74, it is possible to form an image having a resolution of 14,400 spots in the width of the photosensitive drum. Although omitted in FIG. 10, the image forming apparatus additionally includes a charging corotron, a developing device,
It is equipped with a transfer corotron, a fixing device, a cleaning device, and the like. In addition, a signal processor or a laser array driver is used for driving the laser array. Further, according to the image forming apparatus according to the present embodiment, since the high-density integrated surface-emitting type semiconductor light-emitting element array is used as a light source, the pixel pitch can be reduced.
A high-resolution image can be formed by sequentially emitting light from the laser array using the above-described driving sequence (FIG. 9).

【0068】第4の実施の形態 本発明の第4の実施の形態に係る面発光型半導体発光素
子アレイについて図11及び図12を参照して説明す
る。本実施の形態に係る面発光型半導体発光素子アレイ
は、第2の実施の形態に係る面発光型半導体発光素子
(選択酸化型の面発光型レーザ素子)を12行×120
0列に配列したものである。
Fourth Embodiment A surface emitting semiconductor light emitting element array according to a fourth embodiment of the present invention will be described with reference to FIGS. The surface-emitting type semiconductor light-emitting element array according to the present embodiment includes the surface-emitting type semiconductor light-emitting element (selective oxidation type surface-emitting laser element) according to the second embodiment in 12 rows × 120.
They are arranged in 0 columns.

【0069】レーザアレイを作製する場合は、特に第1
の実施の形態(図1)に説明したように駆動スイッチ層
28をp型多層膜ミラー層22の表面近傍に挿入する方
が、第2の実施の形態(図5)で説明したように駆動ス
イッチ層28をn型多層膜ミラー層14の端に挿入する
よりも有利である。これはマトリクス配線の形成が、レ
ーザ構造層の表面近傍で形成した方が容易であるからで
ある。
When manufacturing a laser array, the first
As described in the second embodiment (FIG. 1), the drive switch layer 28 is inserted near the surface of the p-type multilayer mirror layer 22 in the vicinity of the drive as described in the second embodiment (FIG. 5). This is more advantageous than inserting the switch layer 28 at the end of the n-type multilayer mirror layer 14. This is because it is easier to form the matrix wiring near the surface of the laser structure layer.

【0070】次に本実施の形態に係る面発光型半導体発
光素子アレイ80の製造工程の概略を図11に、各面発
光型レーザ素子の断面構造を図12に示す。面発光型半
導体発光素子アレイの各レーザ構造は図11(1) に示す
ように、導電性のn型GaAs基板10上に形成された
各層をエッチングして凸形状とする。すなわち、図12
に示すように導電性のn型GaAs基板10の上に、n
型GaAsバッファー層12、n型多層膜ミラー層1
4、スペーサ層16、活性領域18、スペーサ層20、
Al0.98Ga0.02As 層50、p型多層膜ミラー層22、駆
動スイッチ層28、p型多層膜ミラー層24、p型コン
タクト層26をこの順に成長する。駆動スイッチ層28
をエッチングにより表面に露出し、その上にn型駆動ス
イッチコンタクト層30を再成長する。 次に、レーザ
素子の凸形状をエッチングにより形成する。
Next, FIG. 11 schematically shows a manufacturing process of the surface emitting type semiconductor light emitting element array 80 according to the present embodiment, and FIG. 12 shows a sectional structure of each surface emitting type laser element. As shown in FIG. 11A, each laser structure of the surface-emitting type semiconductor light-emitting element array is formed by etching each layer formed on the conductive n-type GaAs substrate 10 to have a convex shape. That is, FIG.
As shown in the figure, n is placed on a conductive n-type GaAs substrate 10.
-Type GaAs buffer layer 12, n-type multilayer mirror layer 1
4, spacer layer 16, active region 18, spacer layer 20,
An Al 0.98 Ga 0.02 As layer 50, a p-type multilayer mirror layer 22, a drive switch layer 28, a p-type multilayer mirror layer 24, and a p-type contact layer 26 are grown in this order. Drive switch layer 28
Is exposed on the surface by etching, and the n-type drive switch contact layer 30 is regrown thereon. Next, the convex shape of the laser element is formed by etching.

【0071】次に図11(2)に示すように、Al0.98Ga
0.02As層50を酸化して、ドーナツ状の酸化アルミニウ
ムAl2O3 52を作製する。
Next, as shown in FIG. 11 (2), Al 0.98 Ga
The 0.02 As layer 50 is oxidized to produce a donut-shaped aluminum oxide Al 2 O 3 52.

【0072】更にエッチングによって、凸形状になった
レーザアレイの表面をポリイミド84により埋め込み平
坦化する(図11(3))。そして、駆動スイッチ配線
86を形成し、これを覆うために絶縁膜Si3N4 88を形
成する。駆動スイッチ配線86の垂直方向にp型電極配
線90を形成してマトリクス配線を敷く。n型GaAs基板
10の裏面には共通電極92を形成する(図11
(4))。
Further, the surface of the laser array which has become convex by etching is buried with polyimide 84 and flattened (FIG. 11 (3)). Then, a drive switch wiring 86 is formed, and an insulating film Si 3 N 4 88 is formed to cover this. A p-type electrode wiring 90 is formed in a direction perpendicular to the drive switch wiring 86, and a matrix wiring is laid. A common electrode 92 is formed on the back surface of the n-type GaAs substrate 10.
(4)).

【0073】このようにして、形成した3つの電極(ま
たは配線)86、90、92に所定の電圧を印加するこ
とにより、レーザ素子を12行×1200列に配列した
レーザアレイ80を駆動することができる。駆動方法は
第3の実施の形態と同様とすることで、画像形成装置の
光源として使用することができる。この画像形成装置は
電子写真方式であるが、その他の印刷方式であるダイレ
クトプリンティングなどの光源としても使用できること
はいうまでもない。
By applying a predetermined voltage to the three electrodes (or wires) 86, 90, and 92 thus formed, the laser array 80 in which laser elements are arranged in 12 rows × 1200 columns is driven. Can be. A driving method similar to that of the third embodiment can be used as a light source of the image forming apparatus. Although this image forming apparatus is of an electrophotographic type, it is needless to say that the image forming apparatus can be used as a light source for other printing methods such as direct printing.

【0074】第5の実施の形態 本発明の第5の実施の形態に係る画像表示装置について
説明する。まず画像表示装置の説明に先立ち、この画像
表示装置の光源として使用する波長650nmの赤色光
を出射するレーザ素子を12行×120列に配列した A
lGaInP系レーザアレイについて説明する。
Fifth Embodiment An image display device according to a fifth embodiment of the present invention will be described. Prior to the description of the image display device, first, a laser element for emitting red light having a wavelength of 650 nm used as a light source of the image display device is arranged in 12 rows × 120 columns.
An lGaInP-based laser array will be described.

【0075】このレーザアレイを構成する各面発光型レ
ーザ素子のレーザ構造層を、その出力光として赤色光
(波長680nm)を出射するようにスペーサ層と活性
領域をAlGaInP 系材料で形成し、多層膜ミラー層をAlGa
As系材料で形成した。その構造は、具体的には導電性の
n型GaAs基板の上に、n型GaAsバッファー層、
n型AlAs/Al0.5Ga0.5As 多層膜ミラー層、ノンドープAl
InP スペーサ層、GaInP/AlGaInP 三重量子井戸活性領
域、ノンドープAlInP スペーサ層、p型AlAs/Al 0. 5Ga
0.5As多層膜ミラー層、n型Al0.5Ga0.5As /AlAs/Al0.5G
a0.5As 駆動スイッチ層、p型AlAs/Al0.5Ga0.5As 多層
膜ミラー層、p型GaAsコンタクト層をこの順に積層した
構造である。このレーザ構造層は使用した材料は一部、
異なるが、基本的には図11と同様の構造である上記レ
ーザ構造層における多層膜ミラー層の各層の厚さt
i は、レーザ波長λ(ここでは780nm)の光に対し
て、ti =λ/(4・ ni ) を満足するようになっており
(ni は各層の屈折率)、高反射率が達成されている。
また、スペーサ層と活性領域の各層は、各層の膜厚ti
をその屈折率ni で乗じた値ti ×n i の合計がλと等
しくなるように設定され、レーザ共振器としての役割を
果たしている。
Each surface-emitting laser constituting this laser array
The laser structure layer of the laser element as red light
(Wavelength 680 nm)
The region is made of an AlGaInP-based material, and the multilayer mirror layer is made of AlGaInP.
It was formed of an As-based material. Its structure is specifically conductive
an n-type GaAs buffer layer on an n-type GaAs substrate;
n-type AlAs / Al0.5Ga0.5As Multilayer mirror layer, non-doped Al
InP spacer layer, GaInP / AlGaInP triple quantum well active area
Region, undoped AlInP spacer layer, p-type AlAs / Al0. FiveGa
0.5As multilayer mirror layer, n-type Al0.5Ga0.5As / AlAs / Al0.5G
a0.5As drive switch layer, p-type AlAs / Al0.5Ga0.5As multilayer
A film mirror layer and a p-type GaAs contact layer were laminated in this order.
Structure. This laser structure layer uses some materials,
Although different, the above-mentioned laser has a structure basically similar to that of FIG.
Thickness t of each layer of the multilayer mirror layer in the laser structure layer
iIs for light of laser wavelength λ (here 780 nm)
And ti= Λ / (4 · ni)
(NiIs the refractive index of each layer), and a high reflectance is achieved.
Further, each layer of the spacer layer and the active region has a thickness t of each layer.i
Is the refractive index niMultiplied by ti× n iIs equal to λ
It is set to be easy to use and plays a role as a laser resonator.
Play.

【0076】このようなレーザ構造層の基板に、第3の
実施の形態に係るレーザアレイと同様にして、プロトン
注入によりレーザ素子を12行×120列に配列したレ
ーザアレイを作製する。さらに、第3の実施の形態と同
様に、GaAs基板裏面には共通電極を形成し、p型電極と
駆動スイッチ電極に対して、マトリクス配線を敷設する
ことにより、これら3つの電極の電位や電流を操作する
ことにより、12行×120列のレーザアレイ100を
駆動することができる。
A laser array in which laser elements are arranged in 12 rows × 120 columns is formed on the substrate having such a laser structure layer by proton implantation in the same manner as in the laser array according to the third embodiment. Further, similarly to the third embodiment, a common electrode is formed on the back surface of the GaAs substrate, and a matrix wiring is laid on the p-type electrode and the drive switch electrode, so that the potentials and currents of these three electrodes are changed. , The laser array 100 of 12 rows × 120 columns can be driven.

【0077】このレーザアレイ100を光源とする画像
表示装置の構成を図13に示す。同図において、画像表
示装置は光源としてのレーザアレイ100と、レンズ系
102、104と、反射ミラー106、108と、ポリ
ゴンミラー110と、スクリーン112とを有してい
る。
FIG. 13 shows the configuration of an image display device using the laser array 100 as a light source. In FIG. 1, the image display device has a laser array 100 as a light source, lens systems 102 and 104, reflection mirrors 106 and 108, a polygon mirror 110, and a screen 112.

【0078】上記構成において、12行×120列のレ
ーザアレイ100から出たレーザ光114はレンズ系1
02と反射ミラー106によりポリゴンミラー110の
鏡面上で一旦、結像される。次にポリゴンミラー110
で反射された光はレンズ系104と反射ミラー108に
より、画像表示用のスクリーン112に裏面から投影さ
れる。ここで、スクリーン112に投影された発光点配
列は、その発光点配列の主走査方向(水平方向)への投
影点列が、等間隔で並ぶようにレーザアレイ100を微
少に傾斜させておく。これにより、主走査方向の解像度
は1440スポットとなり、画像表示装置としては高精
細な画像を表示することができる。
In the above configuration, the laser beam 114 emitted from the laser array 100 of 12 rows × 120 columns is
02 and the reflecting mirror 106 form an image once on the mirror surface of the polygon mirror 110. Next, the polygon mirror 110
Is reflected from the back surface by a lens system 104 and a reflection mirror 108 onto a screen 112 for image display. Here, in the light emitting point array projected on the screen 112, the laser array 100 is slightly inclined so that the projected point array of the light emitting point array in the main scanning direction (horizontal direction) is arranged at equal intervals. As a result, the resolution in the main scanning direction becomes 1440 spots, and the image display device can display a high-definition image.

【0079】また、ポリゴンミラー110は3面とし、
その回転速度を10回転/秒(600回転/分)とする
と、30フレーム/秒の動画像を形成することができ
る。スクリーン112上での垂直方向の解像度は、第3
の実施の形態で説明した駆動シーケンスを用いれば、1
200スポット以上が容易に実現できる。
The polygon mirror 110 has three surfaces,
If the rotation speed is 10 rotations / second (600 rotations / minute), a moving image of 30 frames / second can be formed. The vertical resolution on the screen 112 is the third
If the drive sequence described in the embodiment is used, 1
More than 200 spots can be easily realized.

【0080】本実施の形態では、赤色レーザアレイしか
使用していないので、赤色の表示しかできないが、青色
と緑色のレーザアレイを使用することにより、フルカラ
ーの表示ができることはいうまでもない。
In this embodiment, since only the red laser array is used, only red display can be performed, but it goes without saying that full-color display can be performed by using the blue and green laser arrays.

【0081】[0081]

【発明の効果】以上に説明したように本発明に係る面発
光型半導体発光素子によれば、面発光型レーザ素子を構
成する表面側の多層膜ミラー層(反射層)の内部、ある
いはその下側に、第3の層である導電型の異なる多層膜
ミラー層(駆動スイッチ層)を挿入することにより、面
発光型レーザを構成する表面側にスイッチング素子、例
えば、トランジスタを構成するpnp接合あるいはnp
n接合の半導体層を形成し、更に導電性基板と表面側の
多層膜ミラー槽と駆動スイッチ層に電極を形成し、かつ
これら3つの電極の電位、あるいは電流値を操作するこ
とにより面発光型レーザを駆動すると共に、駆動スイッ
チ層は前記表面側の多層膜ミラー層の配列の周期性を保
持するように形成したので、駆動スイッチ層が挿入され
ても反射層としての多層膜ミラー層の反射率が低下する
ことなく、従来に比して面発光型レーザの出力特性の向
上が図れる。
As described above, according to the surface-emitting type semiconductor light-emitting device according to the present invention, the inside or below the multilayer mirror layer (reflection layer) on the front side constituting the surface-emitting type laser device. By inserting a third-layer multilayer mirror layer (drive switch layer) having a different conductivity type as a third layer on the side, a switching element, for example, a pnp junction forming a transistor or a pnp junction forming a transistor on the surface side forming the surface emitting laser np
A surface-emitting type is formed by forming an n-junction semiconductor layer, further forming electrodes on a conductive substrate, a multilayer mirror tank on the front side, and a drive switch layer, and manipulating potentials or current values of these three electrodes. In addition to driving the laser, the drive switch layer is formed so as to maintain the periodicity of the arrangement of the multilayer mirror layer on the front surface side. The output characteristics of the surface-emitting type laser can be improved as compared with the related art without lowering the efficiency.

【0082】本発明に係る面発光型半導体発光素子アレ
イによれば、各面発光型半導体発光素子における電極の
うち導電性基板に共通電極を形成し、表面側の多層膜ミ
ラー層と駆動スイッチ層に対してマトリクス配線を形成
したので、表面の凹凸が少なく、マトリクス配線の形成
が容易であり、レーザ素子の高集積化が可能となる。
According to the surface-emitting type semiconductor light-emitting element array according to the present invention, a common electrode is formed on the conductive substrate among the electrodes of each surface-emitting type semiconductor light-emitting element, and the multilayer mirror layer and the drive switch layer on the front side are formed. Since the matrix wiring is formed, the unevenness on the surface is small, the formation of the matrix wiring is easy, and the high integration of the laser element is possible.

【0083】本発明に係る画像形成装置では高密度集積
化された本発明に係る面発光型半導体発光素子アレイを
光源として使用するので、画素ピッチを細かくすること
ができ、高解像度の画像を形成することができる。
In the image forming apparatus according to the present invention, since the high-density integrated surface emitting semiconductor light emitting element array according to the present invention is used as a light source, the pixel pitch can be reduced and a high-resolution image can be formed. can do.

【0084】本発明に係る画像表示装置では高密度集積
化された本発明に係る面発光型半導体発光素子アレイを
光源として使用するので、画素ピッチを細かくすること
ができるので、高解像度の画像を表示することができ
る。
In the image display device according to the present invention, since the high-density integrated surface-emitting type semiconductor light emitting device array according to the present invention is used as a light source, the pixel pitch can be reduced, so that a high-resolution image can be displayed. Can be displayed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態に係る面発光型半導
体発光素子の断面構造を示す断面図。
FIG. 1 is a sectional view showing a sectional structure of a surface emitting semiconductor light emitting device according to a first embodiment of the present invention.

【図2】本発明の第1の実施の形態に係る面発光型半導
体発光素子の動作原理を示すエレルギーバンド構造図。
FIG. 2 is an energy band structure diagram showing the operation principle of the surface emitting semiconductor light emitting device according to the first embodiment of the present invention.

【図3】図1に示した面発光型半導体発光素子の等価回
路を示す回路図。
FIG. 3 is a circuit diagram showing an equivalent circuit of the surface-emitting type semiconductor light emitting device shown in FIG.

【図4】図1に示した面発光型半導体発光素子における
駆動スイッチ電極電位に対する各部に流れる電流との関
係を示す電圧−電流特性図。
FIG. 4 is a voltage-current characteristic diagram showing a relationship between a drive switch electrode potential and a current flowing through each part in the surface-emitting type semiconductor light emitting device shown in FIG.

【図5】本発明の第2の実施の形態に係る面発光型半導
体発光素子の断面構造を示す断面図。
FIG. 5 is a sectional view showing a sectional structure of a surface emitting semiconductor light emitting device according to a second embodiment of the present invention.

【図6】本発明の第3の実施の形態に係る面発光型半導
体発光素子アレイの製造工程を示す工程図。
FIG. 6 is a process chart showing a manufacturing process of a surface-emitting type semiconductor light-emitting element array according to a third embodiment of the present invention.

【図7】本発明の第3の実施の形態に係る面発光型半導
体発光素子アレイの駆動シーケンスを示す説明図。
FIG. 7 is an explanatory diagram showing a drive sequence of a surface-emitting type semiconductor light-emitting element array according to a third embodiment of the present invention.

【図8】本発明の第3の実施の形態に係る面発光型半導
体発光素子アレイの駆動シュミレーション結果を示すパ
ルス電流波形図。
FIG. 8 is a pulse current waveform diagram showing a driving simulation result of the surface emitting semiconductor light emitting element array according to the third embodiment of the present invention.

【図9】本発明の第3の実施の形態に係る面発光型半導
体発光素子アレイの全体を駆動する際の駆動シーケンス
を示すタイミングチャート。
FIG. 9 is a timing chart showing a driving sequence when driving the entire surface emitting semiconductor light emitting element array according to the third embodiment of the present invention.

【図10】本発明の第3の実施の形態に係る面発光型半
導体発光素子アレイを光源として使用した画像形成装置
の概略構成を示す構成図。
FIG. 10 is a configuration diagram showing a schematic configuration of an image forming apparatus using a surface-emitting type semiconductor light-emitting element array according to a third embodiment of the present invention as a light source.

【図11】本発明の第4の実施の形態に係る面発光型半
導体発光素子アレイの製造工程を示す工程図。
FIG. 11 is a process chart showing a manufacturing process of a surface-emitting type semiconductor light-emitting element array according to a fourth embodiment of the present invention.

【図12】本発明の第4の実施の形態に係る面発光型半
導体発光素子アレイの各面発光型レーザ素子の断面構造
を示す断面図。
FIG. 12 is a cross-sectional view illustrating a cross-sectional structure of each surface-emitting type laser element of a surface-emitting type semiconductor light-emitting element array according to a fourth embodiment of the present invention.

【図13】本発明の第5の実施の形態に係る画像表示装
置の概略構成を示す構成図。
FIG. 13 is a configuration diagram showing a schematic configuration of an image display device according to a fifth embodiment of the present invention.

【図14】従来の面発光型レーザアレイの断面構造の一
部を示す断面図。
FIG. 14 is a sectional view showing a part of a sectional structure of a conventional surface emitting laser array.

【図15】従来のトランジスタを搭載した面発光レーザ
レーザアレイの断面構造を示す断面図。
FIG. 15 is a cross-sectional view showing a cross-sectional structure of a conventional surface emitting laser array on which transistors are mounted.

【符号の説明】[Explanation of symbols]

10 n型GaAs基板 12 n型GaAsバッファー層 14 n型多層膜ミラー層(第1の多層膜ミラー層) 16 スペーサ層(第1のスペーサ層) 18 活性領域 20 スペーサ層(第2のスペーサ層) 22,24 p型多層膜ミラー層(第2の多層膜ミラー
層) 26 p型コンタクト層 28 駆動スイッチ層(第3の層) 30 駆動スイッチコンタクト層 32 n型電極 34 p型電極 36 駆動スイッチ電極
Reference Signs List 10 n-type GaAs substrate 12 n-type GaAs buffer layer 14 n-type multilayer mirror layer (first multilayer mirror layer) 16 spacer layer (first spacer layer) 18 active region 20 spacer layer (second spacer layer) 22, 24 p-type multilayer mirror layer (second multilayer mirror layer) 26 p-type contact layer 28 drive switch layer (third layer) 30 drive switch contact layer 32 n-type electrode 34 p-type electrode 36 drive switch electrode

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板上に第1の多層膜ミラー層
と、第1のスペーサ層と、活性領域と、第2のスペーサ
層と、第2の多層膜ミラー層とがこの順に配置されてな
る面発光型半導体発光素子において、 前記活性領域を除く前記各層のいずれかに挿入される層
と導電型の異なる第3の層を挿入することにより前記発
光素子内に前記挿入される層と第3の層とからなるスイ
ッチング素子を構成する半導体層を形成したことを特徴
とする面発光型半導体発光素子。
1. A first multilayer mirror layer, a first spacer layer, an active region, a second spacer layer, and a second multilayer mirror layer are arranged on a semiconductor substrate in this order. In the surface-emitting type semiconductor light-emitting device, a layer inserted into any one of the layers except for the active region and a third layer having a different conductivity type are inserted into the light-emitting device. 3. A surface-emitting type semiconductor light-emitting device, wherein a semiconductor layer constituting a switching element comprising three layers is formed.
【請求項2】 半導体基板上に第1の多層膜ミラー層
と、第1のスペーサ層と、活性領域と、第2のスペーサ
層と、第2の多層膜ミラー層とがこの順に配置され、第
1の多層膜ミラー層と第1のスペーサ層の少なくとも一
方は第1の導電型を有し、かつ第2のスペーサ層と第2
の多層膜ミラー層の少なくとも一方は第1の導電型と反
対の第2の導電型を有する面発光型半導体発光素子にお
いて、 前記第1の導電型を有する層の内部か端部に第2の導電
型の第3の層を挿入するか、または第2の導電型を有す
る層の内部か端部に第1の導電型の第3の層を挿入する
ことによりスイッチング素子を構成する半導体層を形成
し、 前記第3の層より下側の第1の導電型を有する層に形成
された第1の電極と、前記第3の層より上側の第2の導
電型を有する層に形成された第2の電極と、前記第3の
層かまたは第3の層上に形成されたコンタクト層に形成
された第3の電極とを駆動することにより発光を制御可
能に構成したことを特徴とする面発光型半導体発光素
子。
A first multilayer mirror layer, a first spacer layer, an active region, a second spacer layer, and a second multilayer mirror layer are arranged on the semiconductor substrate in this order; At least one of the first multilayer mirror layer and the first spacer layer has a first conductivity type, and the second spacer layer and the second spacer layer have a second conductivity type.
At least one of the multilayer mirror layers is a surface-emitting type semiconductor light-emitting device having a second conductivity type opposite to the first conductivity type, wherein a second conductivity type layer is provided inside or at an end of the layer having the first conductivity type. The semiconductor layer forming the switching element is inserted by inserting a third layer of the conductivity type or by inserting a third layer of the first conductivity type inside or at the end of the layer having the second conductivity type. A first electrode formed on a layer having a first conductivity type below the third layer and a second electrode formed on a layer having a second conductivity type above the third layer. Light emission can be controlled by driving a second electrode and a third electrode formed on the third layer or a contact layer formed on the third layer. Surface emitting type semiconductor light emitting device.
【請求項3】 導電性の半導体基板上に第1の多層膜ミ
ラー層と、第1のスペーサ層と、活性領域と、第2のス
ペーサ層と、第2の多層膜ミラー層とがこの順に配置さ
れ、導電性の半導体基板と第1の多層膜ミラー層が第一
の導電型を有し、かつ第2のスペーサ層と第2の多層膜
ミラー層の少なくとも一方が第一の導電型と反対の第二
の導電型を有する面発光型半導体発光素子において、 第一の導電型を有する第1の多層膜ミラー層の内部か端
部に第二の導電型を有する第二の導電型の第3の層を挿
入するか、または第二の導電型を有する第2の多層膜ミ
ラー層の内部か端部に、第一の導電型の第3の層を挿入
することによりスイッチング素子を構成する半導体層を
形成し、 前記導電性基板に形成された第1の電極と、第3の層よ
り上側の第二の導電型の層に形成された第2の電極と、
第3の層か第3の層の上に形成されたコンタクト層に形
成された第3の電極とを駆動することにより発光を制御
可能に構成したことを特徴とする面発光型半導体発光素
子。
3. A first multilayer mirror layer, a first spacer layer, an active region, a second spacer layer, and a second multilayer mirror layer are formed on a conductive semiconductor substrate in this order. The conductive semiconductor substrate and the first multilayer mirror layer are disposed and have the first conductivity type, and at least one of the second spacer layer and the second multilayer mirror layer has the first conductivity type. In a surface-emitting type semiconductor light emitting device having an opposite second conductivity type, a second conductivity type having a second conductivity type inside or at an end of a first multilayer mirror layer having a first conductivity type. A switching element is formed by inserting a third layer or by inserting a third layer of the first conductivity type inside or at the end of a second multilayer mirror layer having the second conductivity type. A first electrode formed on the conductive substrate and a first electrode formed above the third layer. A second electrode formed on the layer of the conductivity type,
A surface-emitting type semiconductor light-emitting device, wherein light emission can be controlled by driving a third layer or a third electrode formed on a contact layer formed on the third layer.
【請求項4】 前記第1、第2の多層膜ミラー層は、各
層が厚さλ/ (4・ni )となる(λは活性層から放射
された光の波長、ni は各層の屈折率)層の積層構造で
構成され、第1のスペーサ層と第2のスペーサ層と活性
領域は、それら各層の膜厚ti を各層の屈折率ni で乗
じた値ti ・ni の合計がλと等しくなるように構成さ
れており、 前記第3の層は第3の層が挿入された部分の層の上記の
構成を保持するように形成されることを特徴とする請求
項1乃至3のうちいずれか一に記載の面発光型半導体発
光素子。
Wherein said first, second multilayer mirror layer, each layer a thickness of λ / (4 · n i) (λ is the wavelength of light emitted from the active layer, n i is the respective layers The first spacer layer, the second spacer layer, and the active region have a value t i · n i obtained by multiplying the thickness t i of each layer by the refractive index n i of each layer. The third layer is formed so as to maintain the above-mentioned configuration of a layer in a portion where the third layer is inserted. 4. The surface emitting semiconductor light emitting device according to any one of 1 to 3.
【請求項5】 前記第3の層が第1の多層膜ミラー層か
あるいは第2の多層膜ミラー層の内部あるいは端部に挿
入され、かつ第3の層が、第3の層が挿入された多層膜
ミラー層の構成の周期性を保持するように形成されるこ
とを特徴とする請求項4に記載の面発光型半導体発光素
子。
5. The third layer is inserted into or inside the first multilayer mirror layer or the second multilayer mirror layer, and the third layer is inserted with the third layer. 5. The surface-emitting type semiconductor light-emitting device according to claim 4, wherein the surface-emitting type semiconductor light-emitting device is formed so as to maintain the periodicity of the configuration of the multilayer mirror layer.
【請求項6】 請求項2乃至5のいずれか一に記載の面
発光型半導体発光素子を2 次元に配列し、前記第1の電
極か第2の電極のうちどちらか一方の電極を共通電極と
すると共に、前記第1の電極か第2の電極のうちの他方
の電極と第3の電極に対してマトリクス配線を形成し、
これら3つの電極により個々の面発光型半導体発光素子
を駆動可能に構成したことを特徴とする面発光型半導体
発光素子アレイ。
6. The surface emitting semiconductor light emitting device according to claim 2, wherein the surface emitting semiconductor light emitting device is arranged two-dimensionally, and one of the first electrode and the second electrode is a common electrode. And forming a matrix wiring for the other of the first electrode or the second electrode and the third electrode,
A surface-emitting type semiconductor light-emitting element array, wherein individual surface-emitting type semiconductor light-emitting elements can be driven by these three electrodes.
【請求項7】 請求項6に記載の面発光型半導体素子ア
レイを光源とし、該光源より放出された光を利用して画
像をプリントすることを特徴とする画像形成装置。
7. An image forming apparatus which uses the surface-emitting type semiconductor element array according to claim 6 as a light source, and prints an image using light emitted from the light source.
【請求項8】 請求項6に記載の面発光型半導体発光素
子アレイを光源とし、前記光源より放出された光を光学
系を用いて表示面に照射し、静止画像または動画像を表
示することを特徴とする画像表示装置。
8. A still image or a moving image is displayed by using the surface-emitting type semiconductor light-emitting element array according to claim 6 as a light source and irradiating light emitted from the light source to a display surface using an optical system. An image display device characterized by the above-mentioned.
JP33962797A 1997-12-10 1997-12-10 Surface-emitting semiconductor light-emitting element, surface-emitting semiconductor light-emitting element array, image forming apparatus, and image display apparatus Expired - Fee Related JP3644226B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33962797A JP3644226B2 (en) 1997-12-10 1997-12-10 Surface-emitting semiconductor light-emitting element, surface-emitting semiconductor light-emitting element array, image forming apparatus, and image display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33962797A JP3644226B2 (en) 1997-12-10 1997-12-10 Surface-emitting semiconductor light-emitting element, surface-emitting semiconductor light-emitting element array, image forming apparatus, and image display apparatus

Publications (2)

Publication Number Publication Date
JPH11177183A true JPH11177183A (en) 1999-07-02
JP3644226B2 JP3644226B2 (en) 2005-04-27

Family

ID=18329297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33962797A Expired - Fee Related JP3644226B2 (en) 1997-12-10 1997-12-10 Surface-emitting semiconductor light-emitting element, surface-emitting semiconductor light-emitting element array, image forming apparatus, and image display apparatus

Country Status (1)

Country Link
JP (1) JP3644226B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7590159B2 (en) 2001-02-26 2009-09-15 Ricoh Company, Ltd. Surface-emission laser diode operable in the wavelength band of 1.1-1.7 micrometers and optical telecommunication system using such a laser diode
JP2013153225A (en) * 2013-05-13 2013-08-08 Ricoh Co Ltd Surface emitting laser array
US8705585B2 (en) 2006-08-23 2014-04-22 Ricoh Company, Ltd. Surface-emitting laser array, optical scanning device, and image forming device
WO2019187809A1 (en) * 2018-03-28 2019-10-03 ソニー株式会社 Vertical cavity surface emitting laser element and electronic device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7590159B2 (en) 2001-02-26 2009-09-15 Ricoh Company, Ltd. Surface-emission laser diode operable in the wavelength band of 1.1-1.7 micrometers and optical telecommunication system using such a laser diode
US8705585B2 (en) 2006-08-23 2014-04-22 Ricoh Company, Ltd. Surface-emitting laser array, optical scanning device, and image forming device
JP2013153225A (en) * 2013-05-13 2013-08-08 Ricoh Co Ltd Surface emitting laser array
WO2019187809A1 (en) * 2018-03-28 2019-10-03 ソニー株式会社 Vertical cavity surface emitting laser element and electronic device
JPWO2019187809A1 (en) * 2018-03-28 2021-03-18 ソニー株式会社 Vertical cavity type surface emitting laser element and electronic equipment
US11973316B2 (en) 2018-03-28 2024-04-30 Sony Corporation Vertical cavity surface emitting laser element and electronic apparatus

Also Published As

Publication number Publication date
JP3644226B2 (en) 2005-04-27

Similar Documents

Publication Publication Date Title
US5451977A (en) Self-scanning light-emitting array and a driving method of the array
JP2577034B2 (en) Self-scanning light emitting element array and driving method thereof
US4870652A (en) Monolithic high density arrays of independently addressable semiconductor laser sources
JP4960665B2 (en) Light emitting element array and image forming apparatus
US4980893A (en) Monolithic high density arrays of independently addressable offset semiconductor laser sources
US6262540B1 (en) Semiconductor device and image formation apparatus using same
US7491976B2 (en) Light-emitting element array and image forming apparatus
EP0288267B1 (en) An optical semiconductor device
JP2790631B2 (en) Self-scanning light emitting element array
US20080240196A1 (en) Surface emitting laser array, method for manufacturing the same, and semiconductor device
US20200077478A1 (en) Light-emitting apparatus, optical measuring instrument, image forming apparatus, and light-emitting device
JP2005064104A (en) Light emitting diode array
JP2784010B2 (en) Self-scanning light emitting element array
JP2008277780A (en) Surface emitting laser array, method of manufacturing the same, and semiconductor device
JP2000012973A (en) Two-dimensional light emitting device array, image display apparatus and image forming apparatus
JPH09283801A (en) Surface light emitting thyristor and self-scanning light emitting device
JP3644226B2 (en) Surface-emitting semiconductor light-emitting element, surface-emitting semiconductor light-emitting element array, image forming apparatus, and image display apparatus
JP2009158709A (en) Surface-emitting type semiconductor laser array and surface-emitting type semiconductor laser
JP2005347640A (en) Light emitting diode array
JP2016152244A (en) Light emitting element, light emitting element array, optical writing head, and image forming apparatus
JP2022168784A (en) Light-emitting component, light-emitting element array chip, and optical measurement device
JP3306130B2 (en) Light emitting diode array device
JP3726398B2 (en) Semiconductor device
JP3205049B2 (en) Light source for optical printer
JP2002009331A (en) Light emitting diode array

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20050111

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050124

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20090210

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20120210

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130210

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130210

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20140210

LAPS Cancellation because of no payment of annual fees