JP3644226B2 - Surface-emitting semiconductor light-emitting element, surface-emitting semiconductor light-emitting element array, image forming apparatus, and image display apparatus - Google Patents

Surface-emitting semiconductor light-emitting element, surface-emitting semiconductor light-emitting element array, image forming apparatus, and image display apparatus Download PDF

Info

Publication number
JP3644226B2
JP3644226B2 JP33962797A JP33962797A JP3644226B2 JP 3644226 B2 JP3644226 B2 JP 3644226B2 JP 33962797 A JP33962797 A JP 33962797A JP 33962797 A JP33962797 A JP 33962797A JP 3644226 B2 JP3644226 B2 JP 3644226B2
Authority
JP
Japan
Prior art keywords
layer
emitting
type
multilayer mirror
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33962797A
Other languages
Japanese (ja)
Other versions
JPH11177183A (en
Inventor
保次 瀬古
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Fujifilm Business Innovation Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd, Fujifilm Business Innovation Corp filed Critical Fuji Xerox Co Ltd
Priority to JP33962797A priority Critical patent/JP3644226B2/en
Publication of JPH11177183A publication Critical patent/JPH11177183A/en
Application granted granted Critical
Publication of JP3644226B2 publication Critical patent/JP3644226B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、面発光型半導体発光素子に係り、具体的にはレーザプリンター、レーザディスプレイ、更には光通信装置及び光信号処理装置などの光源として使用される面発光型半導体レーザ等の面発光型半導体発光素子、面発光型半導体発光素子をマトリクス状に配列するように形成した面発光型半導体発光素子アレイ及び、この面発光型半導体発光素子アレイを光源とする画像形成装置、画像表示装置に関する。
【0002】
【従来の技術】
面発光型半導体レーザは多層膜ミラーで活性領域を挟み込み、活性層で発生した光を多層膜ミラ−で反射して光を増幅し、レーザ発振させるデバイスである。活性層に電流を注入するために、通常は一方の多層膜ミラーをn型導電性とし、他方をp型導電性にして、これらに電流を流して活性層に電流を注入する。
【0003】
面発光型半導体レーザを多数個、配列したレーザアレイでは、各レーザに個別電極を引き回すとレーザの個数と同数の配線が必要になり煩雑であるので、配線の本数が少なくて済むマトリクス配線が採用される。たとえば、10行×30列のレーザアレイに対し、個別電極を配線する場合には、陰極電極は共通電極として導電性基板にとり、陽極電極だけを個々のレーザ300個に対して300本配線することになる。これに対してマトリクス配線では、基板を半絶縁性とし、レーザアレイの行方向に対して陽極配線を10本、列方向に対して陰極配線を30本形成し、その交点に個々のレーザを配置すればよい。配線の本数は合計40本で済ませることができる。このような観点から多数個のレーザアレイにはマトリクス配線が採用される。
【0004】
しかし、図14に示すように、面発光型レーザアレイの陽極配線138と陰極配線136は通常、面発光型レーザの最上層と最下層に形成されるので、最下層に電極を形成するためには、半絶縁性GaAs基板120上に形成された面発光型レーザの積層を厚さ8μm以上エッチングして最下層のGaAsバッファー層122を露出しなければならない。尚、124はn型多層膜ミラー、126は活性領域、128はp型多層膜ミラー、132はポリイミドである。
【0005】
このようなエッチングにより形成された深い凹凸形状の上に、陰極電極136を成膜し、配線を引き回すことは技術的に容易ではない。面発光型レーザの凸形状の直径は最小で20μm程度必要なので、レーザアレイの配列ピッチが45μmより狭い場合には、面発光型レーザの隙間の溝幅は25μmとなる。そして、この溝の深さが8μm以上となると、そのような狭くて深い凹形状溝底に、素子分離溝130を掘り、プロセスのマージン幅Lをとり、さらに陰極配線136を形成することは極めて困難で、現状のフォトリソグラフィーの技術レベルではほとんど不可能である。マージン幅Lと電極幅αはともに5μmは必要であるので、面発光レーザアレイの配列ピッチは45μm以下にできない。つまり、マトリクス配線した面発光型レーザアレイは、配列ピッチを狭くすることが困難で、比較的広くとらねばならず、そのため高密度集積による低コスト化や高信頼性化、高性能化を図ることが困難であるという問題がある。
【0006】
他方、特開平5−243552号公報には面発光型半導体レーザとトランジスタを積層した光電子集積回路に関する技術が報告されている。また特表平7−503104号公報でも同様に面発光型レーザとトランジスタを積層した光電集積回路の構造について提案されている。これらの技術はともにトランジスタと面発光型レーザを積層して、面発光型レーザの駆動をトランジスタで制御するものである。このようにトランジスタを搭載した面発光型レーザを2次元に配列し、トランジスタにマトリクス配線を施して駆動する方法がこれらの文献の中で記述されている。
【0007】
しかし、面発光型レーザとトランジスタを積層すると次の問題が発生する。すなわち、トランジスタを面発光型レーザの光取り出し口に配置すると、トランジスタによりレーザ光が吸収され光がほとんど放出されない。それを避けるためにトランジスタのバンドギャップをレーザ光より大きく設定しても、トランジスタのコレクター層、べース層、エミッター層が面発光レーザの多層膜反射層に順次積層されることにより、多層膜ミラーの構成の周期性が壊れ、その結果反射率が低下し、レーザの出力特性が低下する。
【0008】
従って、面発光型レーザとトランジスタを積層するにはレーザ光の取り出し口の反対側にトランジスタを設置しなければならない。即ち、面発光型レーザの上にトランジスタを積層した場合は基板裏面から光を取り出し、トランジスタの上に面発光型レーザを積層した場合は基板の表面側から光を取り出さなければならない。図15に従来のトランジスタを搭載した面発光型レーザアレイの構造を示す。レーザ光の波長が面発光型レーザとトランジスタを積層したGaAs基板を透過しない場合、具体的には光の波長が880nmより短い場合には、GaAs基板の表面側から光を取り出さねばならないが、そのためには図15に示すようにGaAs基板168上にエミッタ層150、ベース層152、コレクタ層154、エミッタ電極156、ベース電極158を含んで構成されるトランジスタを積層し、その上にn型多層膜ミラー162、活性領域166、p型多層膜ミラー164及びp型電極160を有する面発光型レーザを積層する構造をとらざるを得ない。その場合、トランジスタの深さ約8μmまでエッチングし、ベース層、エミッタ層を露出して、この2層に対して電極を形成し、マトリクス配線を引き回すことになる。
【0009】
このように、深さ8μmの溝底のエミッタとベースに対して、マトリクス配線を形成することは、通常のマトリクス配線(図14)よりさらに困難な技術となる。このような構成のレーザアレイではレーザ素子の配列ピッチを通常のマトリクス配線を施したレーザアレイよりも狭くすることはできない。
【0010】
また、エミッタ層やベース層のエッチング露出においては、エッチングを正確に深さ8μmでストップしてエミッタ層(厚さ0.2μm)を露出し、次にエミッタ層0.2μmをエッチングしてベース層(0.2μm)を露出しなければならない。ベース層は0.1μm程度しかないので、エッチング深さは極めて精度よく制御しなければならないが、現実にはこのように8μm程度の深いエッチングを0.1〜0.2μmの精度で制御することは極めて困難である。
【0011】
以上から明らかなように、トランジスタと面発光型レーザを積層する技術では、GaAs基板を透過しない短い波長の光を出力する面発光型レーザアレイにおいてレーザ素子を狭ピッチで配列することができないという問題がある。つまり、マトリクス配線した面発光型レーザアレイは、その配列ピッチを狭くすることが困難で、比較的広くとらねばならず、そのため高密度集積による低コスト化や高信頼性化が困難であるという問題がある。
【0012】
【発明が解決しようとする課題】
2次元配列した面発光型レーザアレイのマトリクス配線は、その陽極配線と陰極配線が面発光型レーザの最上層と最下層に形成されるために、深い凹形状のエッチングを施した後、その溝底への電極形成と配線引き回しが必要となり、技術的難易度が高かった。特に、レーザアレイの配列ピッチが約45μm以下に狭くなった場合には、狭くて深い溝底へのフォトリソグラフィー技術が困難で、電極形成と配線引き回しは極めて困難であった。
【0013】
また従来のトランジスタを面発光型レーザの光出射側に積層した面発光型半導体発光素子ではトランジスタのコレクタ層、ベース層及びエミッタ層により面発光型レーザの多層膜ミラーの周期性が壊れ、そのため反射率が低下し、レーザの出力特性が低下するという問題が有った。
【0014】
そのため面発光型レーザアレイを直接駆動せずに、2次元に配列したトランジスタにより駆動する方法を採用しても、レーザ光が基板を透過しない場合には、基板の表面側から光を取りだすために、面発光型レーザの下側にトランジスタを挿入しなければならず、このトランジスタに対してマトリクス配線を形成するのは、従来の面発光型レーザアレイにマトリクス配線を形成するよりも困難であった。
【0015】
このように、マトリクス配線を施した面発光型レーザアレイ等の面発光型発光素子アレイの発光素子を狭ピッチで配列することが極めて困難であるという問題が有った。
【0016】
本発明はこのような事情に鑑みてなされたものであり、出力特性が良好な面発光型半導体発光素子を提供することを第1の目的とする。
【0017】
また本発明は、マトリクス配線が容易で、かつ高密度集積化を図った面発光型半導体発光素子アレイを提供することを第2の目的とする。
【0018】
また本発明は、高解像度の画像を形成することができる画像形成装置を提供することを第3の目的とする。
【0019】
また本発明は、高解像度の画像を表示することができる画像表示装置を提供することを第4の目的とする。
【0020】
【課題を解決するための手段】
第1の目的を達成するために請求項1に記載の発明は、半導体基板上に第1の多層膜ミラー層と、第1のスペーサ層と、活性領域と、第2のスペーサ層と、第2の多層膜ミラー層とがこの順に配置されてなる面発光型半導体発光素子において、前記活性領域を除く前記各層のいずれかに挿入される層と導電型の異なる第3の層を挿入することにより前記発光素子内に前記挿入される層と第3の層とからなるスイッチング素子を構成する半導体層を形成したことを特徴とする。
【0021】
また請求項2に記載の発明は、半導体基板上に第1の多層膜ミラー層と、第1のスペーサ層と、活性領域と、第2のスペーサ層と、第2の多層膜ミラー層とがこの順に配置され、第1の多層膜ミラー層と第1のスペーサ層の少なくとも一方は第1の導電型を有し、かつ第2のスペーサ層と第2の多層膜ミラー層の少なくとも一方は第1の導電型と反対の第2の導電型を有する面発光型半導体発光素子において、前記第1の導電型を有する層の内部か端部に第2の導電型の第3の層を挿入するか、または第2の導電型を有する層の内部か端部に第1の導電型の第3の層を挿入することによりスイッチング素子を構成する半導体層を形成し、
前記第3の層より下側の第1の導電型を有する層に形成された第1の電極と、前記第3の層より上側の第2の導電型を有する層に形成された第2の電極と、前記第3の層かまたは第3の層上に形成されたコンタクト層に形成された第3の電極とを駆動することにより発光を制御可能に構成したことを特徴とする。
【0022】
また請求項3に記載の発明は、導電性の半導体基板上に第1の多層膜ミラー層と、第1のスペーサ層と、活性領域と、第2のスペーサ層と、第2の多層膜ミラー層とがこの順に配置され、導電性の半導体基板と第1の多層膜ミラー層が第1の導電型を有し、かつ第2のスペーサ層と第2の多層膜ミラー層の少なくとも一方が第1の導電型と反対の第2の導電型を有する面発光型半導体発光素子において、第1の導電型を有する第1の多層膜ミラー層の内部か端部に第2の導電型を有する第2の導電型の第3の層を挿入するか、または第2の導電型を有する第2の多層膜ミラー層の内部か端部に、第1の導電型の第3の層を挿入することによりスイッチング素子を構成する半導体層を形成し、前記導電性基板に形成された第1の電極と、第3の層より上側の第2の導電型の層に形成された第2の電極と、第3の層か第3の層の上に形成されたコンタクト層に形成された第3の電極とを駆動することにより発光を制御可能に構成したことを特徴とする。
【0023】
また請求項4に記載の発明は、請求項1乃至3のうちいずれか一に記載の面発光型半導体発光素子において、前記第1、第2の多層膜ミラー層は、各層が厚さλ/ (4・ ni )となる(λは活性層から放射された光の波長、ni は各層の屈折率)層の積層構造で構成され、第1のスペーサ層と第2のスペーサ層と活性領域は、それら各層の膜厚ti を各層の屈折率ni で乗じた値ti ・ni の合計がλと等しくなるように構成されており、前記第3の層は第3の層が挿入された部分の層の上記の構成を保持するように形成されることを特徴とする。
【0024】
また請求項5に記載の発明は、請求項4に記載の面発光型半導体発光素子において、前記第3の層が第1の多層膜ミラー層かあるいは第2の多層膜ミラー層の内部あるいは端部に挿入され、かつ第3の層が、第3の層が挿入された多層膜ミラー層の構成の周期性を保持するように形成されることを特徴とする。
【0025】
上記構成の面発光型半導体発光素子では、面発光型レーザを構成する表面側の多層膜ミラー層(反射層)の内部、あるいはその下側に、第3の層である導電型の異なる多層膜ミラー層(以後、この層を駆動スイッチ層と呼ぶ)を挿入することにより、面発光型レーザを構成する表面側にスイッチング素子、例えば、トランジスタを構成するpnp接合あるいはnpn接合の半導体層を形成する。そして、導電性基板と表面側の多層膜ミラー層と駆動スイッチ層に電極を形成し、これら3つの電極の電位、あるいは電流値を操作することにより面発光型レーザを駆動する。この場合に駆動スイッチ層は前記表面側の多層膜ミラー層の配列の周期性を保持するように形成される。
【0026】
したがって、駆動スイッチ層が挿入されても反射層としての多層膜ミラー層の反射率が低下することなく、従来に比して面発光型レーザの出力特性の向上が図れる。
【0027】
また上記面発光型半導体発光素子において電極は、導電性基板、表面側の多層膜ミラー層及び駆動スイッチ層に形成するので、導電性基板に共通電極を形成し、表面側の多層膜ミラー層と駆動スイッチ層に対してマトリクス配線を施すことにより、レーザアレイを構成し、このレーザアレイの各面発光型レーザを独立に駆動することができる。このようなマトリクス配線は、凹凸のほとんどない基板表面に形成されるので、形成が容易で、狭ピッチで配列されたレーザアレイに対しても対応できる。
【0028】
第2の目的を達成するために請求項6に記載の発明は、請求項2乃至5のいずれか一に記載の面発光型半導体発光素子を2 次元に配列し、前記第1の電極か第2の電極のうちどちらか一方の電極を共通電極とすると共に、前記第1の電極か第2の電極のうちの他方の電極と第3の電極に対してマトリクス配線を形成し、これら3つの電極により個々の面発光型半導体発光素子を駆動可能に構成したことを特徴とする。
【0029】
上記構成の面発光型半導体発光素子アレイによれば、マトリクス配線は、凹凸のほとんどない基板表面に形成することができるので、マトリクス配線が容易で、かつマトリクス配線の密度を高くすることができると共に、面発光型半導体発光素子の高密度集積化が図れる。
【0030】
第3の目的を達成するために請求項7に記載の発明は、請求項6に記載の面発光型半導体発光素子アレイを光源とし、該光源より放出された光を利用して画像をプリントすることを特徴とする。
【0031】
上記構成の画像形成装置では高密度集積化された面発光型半導体発光素子アレイを光源として使用するので、画素ピッチを細かくすることができ、高解像度の画像を形成することができる。
【0032】
第4の目的を達成するために請求項8に記載の発明は、請求項6に記載の面発光型半導体発光素子アレイを光源とし、前記光源より放出された光を光学系を用いて表示面に照射し、静止画像または動画像を表示することを特徴とする。
【0033】
上記構成の画像表示装置では高密度集積化された面発光型半導体発光素子アレイを光源として使用するので、画素ピッチを細かくすることができるので、高解像度の画像を表示することができる。
【0034】
【発明の実施の形態】
本発明の実施の形態を図面を参照して詳細に説明する。
【0035】
第1の実施の形態
本発明の第1の実施の形態に係る面発光型半導体発光素子の構造を図1に示す。同図においてSiドープのn型GaAs基板10の上に、MOCVD(MetalOrganic CVD)法によりn型GaAsバッファー層12(0.2 μm厚さ、キャリア濃度2 ×1018/cm3)、n型Al0.3Ga0.7As/Al0.9Ga0.1As 多層膜ミラー層14(57.6nm/64.5nm×40.5周期、キャリア濃度2×1018/cm3) 、 Al0.6Ga0.4As スペーサー層16(89.8nm 、ノンドープ) 、Al0.11Ga0.89As/ Al0.3Ga0.7As (量子井戸層/ 障壁層8nm/5nm ×4 周期、ノンドープ) の活性領域18、Al0.6Ga0.4Asスペーサー層20(89.8nm 、ノンドープ) 、p型Al0.3Ga0.7As/Al0.9Ga0.1As 多層膜ミラー層22(57.6nm/64.5nm×23.5周期、キャリア濃度2×1018/cm3) を順次、成長する。
【0036】
その上にn型Al0.3Ga0.7As/Al0.9Ga0.1As/Al0.3Ga0.7As(57.6nm/64.5nm/57.6nm 、キャリア濃度2×1018/cm3) で構成した駆動スイッチ層28を成長し、その上に再びp型Al0.3Ga0.7As/Al0.9Ga0.1As 多層膜ミラー層24(57.6nm/64.5nm ×4周期、キャリア濃度6×1018/cm3)とp型コンタクト層26(9nm、キャリア濃度1×1019/cm3)を成長する。ここで、各多層膜ミラー層の積層界面は組成を徐々に変化させたグレーデッド層にし、電気抵抗を低減した。尚、n型Al0.3Ga0.7As/Al0.9Ga0.1As 多層膜ミラー層14は本発明の第1の多層膜ミラー層に、 Al0.6Ga0.4As スペーサー層16は本発明の第1のスペーサ層に、活性領域18は本発明の活性領域に、Al0.6Ga0.4Asスペーサー層20は本発明の第2のスペーサ層に、p型Al0.3Ga0.7As/Al0.9Ga0.1As 多層膜ミラー層22及びp型Al0.3Ga0 .7As/Al0.9Ga0.1As 多層膜ミラー層24は本発明の第2の多層膜ミラー層に、駆動スイッチ層28は本発明の第3の層に、それぞれ相当する。
【0037】
多層膜ミラー層14、22、24と駆動スイッチ層28の各層の厚さti は、レーザ波長λ(ここでは780nm)の光に対して、ti =λ/(4・ ni ) を満足するように形成されており(ni は各層の屈折率)、高反射率が達成されている。また、スペーサ層16、20と活性領域18の各層は、各層の膜厚ti と屈折率ni をかけた値ti ×ni の合計がλと等しくなるように設定され、レーザ共振器としての役割を果たしている。
【0038】
次に、このような積層構造の面発光型レーザ構造層にプロトンを注入して個々のレーザ素子を電気的に分離すると同時に、活性領域18の近傍に電流の狭窄構造を形成した。その方法は、図1に示すように、電流狭窄部の直径が5μm になるようにプロトン(H+ )を照射する。プロトン照射の加速電圧は数百kV程度まで変化させ、プロトン注入領域を活性領域18より下側のn型多層膜ミラー層14に到達させた。このようにプロトン注入領域を形成することによりレーザ素子の活性領域18とこれより上側のp型多層膜ミラー層22、24と駆動スイッチ層28の部分が隣接するレーザ素子と絶縁化され、電気的に分離される。プロトン注入後は結晶性を回復させるための熱処理を行った。
【0039】
次に、レーザ構造層の最表面にシリコン酸化膜を膜厚0.2 μmに堆積し、パターニングして、図1に示すように、p型コンタクト層26とp型多層膜ミラー層24の一部分をエッチング除去し、駆動スイッチ層28の一部を露出させる。この露出した駆動スイッチ層28の表面にn型GaAsの駆動スイッチコンタクト層30(キャリア濃度2×1018/cm3) を膜厚0.1 μmに選択成長する。
【0040】
最後にn型の駆動スイッチコンタクト層30とp型コンタクト層26とn型GaAs基板10に対してそれぞれ、駆動スイッチ電極36(本発明の第3の電極)とp型電極34(本発明の第2の電極に相当する。)とn型電極32(本発明の第1の電極に相当する。)を設けた。駆動スイッチ電極36とn型電極32にはAuGe合金、p型電極34にはAuZn合金を使用した。p型電極34のサイズは例えば、20μm角であり、その中央部に直径5μmの光出射口が穿孔されている。
【0041】
このようにして作製した面発光型半導体発光素子としての面発光型レーザ素子(図1)の駆動特性をシミュレーションにより調べた。まず面発光型レーザ素子の等価回路を図3に示す。下側から、n型多層膜ミラー層14、活性領域18とスペーサ層16、20、p型多層膜ミラー層22、n型駆動スイッチ層28、p型多層膜ミラー層24の順に等価回路を記した。図中、電気抵抗はrで始まる記号で、静電容量はcで始まる記号で記した。p型多層膜ミラー層22とp型多層膜ミラー層24との間には、n型の駆動スイッチ層28が挿入されているので、その上下の界面にp−n接合ダイオードが2個向かいあって配置された構成となり、スイッチング素子としてのpnp接合のトランジスタを構成する半導体層が形成される。
【0042】
既述した図1に示した面発光型レーザ素子の詳細な構造から、図3に示す等価回路の抵抗値と静電容量とp−n接合ダイオードの特性を決定し、HSPICEシミュレータプログラムを用いてシミュレーションを行った。
【0043】
面発光型レーザ素子の駆動方法として、n型電極32の電位V0をグランドレベル(0V)、p型電極34の電位V1を10Vに設定し、駆動スイッチ電極36の電位V2だけを10Vから7.0 Vまで変化させた。その時の電流の流れを図4に示した。図4から判るように、駆動スイッチ電極36の電位V2が 8.5V以下になると、p型電極34から活性領域18に電流が流れ始める。この時駆動スイッチ電極36に流れる電流量はp型電極34から活性領域18に流れる電流値の1/8である。しかし、駆動スイッチ電極36の電位V2が約8V以下では、活性領域18に流れる電流は飽和するが、駆動スイッチ電極36に流れる電流は直線的に増加している。すなわち、駆動スイッチ電極36の電位V2が8Vより低下すると、電位V2は駆動スイッチ電極36に流れる電流の増加にのみ寄与し、活性領域18に流れる電流の増加には寄与しない。これは駆動スイッチ電極36の電位V2が8V以下では、駆動スイッチ層28の価電子帯ポテンシャルがp型多層膜ミラー層の多数キャリアである正孔に対して障壁とならず、電流が容易に流れる状態になり、電流はp型電極34から駆動スイッチ層28へ、駆動スイッチ層28から駆動スイッチ電極36へとデバイスの外に流れ出るからである。活性領域18に流れ込む電流値は、駆動スイッチ層28、すなわち駆動スイッチ電極36とn型電極32との電位差に比例するので、駆動スイッチ電極36の電位を8V以下に下げれば下げるほど、p型電極から駆動スイッチ電極36に電流が流れ出し、活性領域18に流れる電流は減少することになる。このように駆動スイッチ層28は各電極に電圧が印加されていない状態ではp型多層膜ミラー層22の多数キャリアである正孔に対してポテンシャルバリアーとなり、正孔の流れを阻止する働きをするが、駆動スイッチ層28、すなわち駆動スイッチ電極36の電位を上下させることにより上記ポテンシャルバリアーの高さを上下させ、活性領域18に流れる電流を制御することができる。
【0044】
この動作原理を図2を参照して詳細に説明する。図2においてn型電極32aの電位をグランドレベル(0V)とし、p型電極34aと駆動スイッチ電極36aの電位を10Vとすると、図2において、n型電極32aが0Vで、p型電極34aと駆動スイッチ層32aが10evだけ図上、下方に移動する。すなわち、p型電極34aと駆動スイッチ層28aのフェルミレベルは水平となり、p型多層膜ミラー層22aより右側の層のフェルミレベルは右肩上がりの傾斜になる。
【0045】
しかしながら、駆動スイッチ層28aの価電子帯はビィルトインポテンシャルにより約2.0Vだけ下側に突出し、ポテンシャルバリアーを形成しているので、p型多層膜ミラー層24aの正孔はp型多層膜ミラー層22aに移動できず、電流は流れない。しかし駆動スイッチ電極36aの電位を8.5Vに設定すると、駆動スイッチ層28aのポテンシャルがp型電極34aより1.5eV上方に移動し、ポテンシャルバリアーは低くなる。そして、徐々に電流が流れ始める。駆動スイッチ層28aの電位を8.0Vまで下げると、そのポテンシャルバリアーの高さはp型電極34aのフェルミレベルとほぼ同じになり、正孔は駆動スイッチ層28aによるポテンシャルバリアーに妨げられることなくp型多層膜ミラー層22aに移動できる。活性領域18aに流れる電流値は、駆動スイッチ層28aとn型電極32aとの電位差をその層間の抵抗値で割った値となる。
【0046】
また、駆動スイッチ層28aの電位を8.0V以下にすると、その価電子帯のポテンシャルは、p型多層膜ミラー層22aに対して、今度は上側への窪みとなる。すなわち、pn接合の順方向に電流が容易に流れる状況になり、電流はp型電極34aから駆動スイッチ層28aへ、駆動スイッチ層28aから駆動スイッチ電極36aへとデバイスの外に流れ出る。活性領域18aに流れる電流値は、駆動スイッチ層28aとn型電極32aとの電位差に比例するので、駆動スイッチ層28a、すなわち駆動電極36aの電位の低下とともに減少する。つまり、駆動スイッチ層28a、すなわち駆動電極36aの電位を8.0V以下に下げれば下げるほど、p型電極34aから駆動スイッチ電極36aに電流が流れ出し、活性領域18に流れる電流値は減少する。
【0047】
以上、シミュレーションの結果を図2を参照して説明したが、このシミュレーションにより、本発明の第1の実施の形態に係る面発光型半導体発光素子としての面発光型レーザでは、n型電極32aとp型電極34aと駆動スイッチ電極36aの電位を操作することにより、面発光型レーザの活性領域に電流を注入できることが判る。もちろん、この3つの電極の電流値を操作しても同様の効果が得られることはいうまでもない。
【0048】
本発明の第1の実施の形態に係る面発光型半導体発光素子によれば、面発光型レーザ素子を構成する表面側の多層膜ミラー層(反射層)の内部、あるいはその下側に、第3の層である導電型の異なる多層膜ミラー層(駆動スイッチ層)を挿入することにより、面発光型レーザを構成する表面側にスイッチング素子(トランジスタ)を構成する半導体層を形成し、更に導電性基板と表面側の多層膜ミラー槽と駆動スイッチ層に電極を形成し、かつこれら3つの電極の電位、あるいは電流値を操作することにより面発光型レーザを駆動すると共に、駆動スイッチ層は前記表面側の多層膜ミラー層の配列の周期性を保持するように形成したので、駆動スイッチ層が挿入されても反射層としての多層膜ミラー層の反射率が低下することなく、従来に比して面発光型レーザの出力特性の向上が図れる。
【0049】
また駆動スイッチ層はレーザ構造層の一部であるので、結晶成長が通常の面発光型レーザと同様で、簡単である。 更に駆動スイッチ電極とp型電極の駆動電圧が1V前後の小さい変化量でよいために、高速変調が可能であり、消費電力が小さく、駆動回路の設計が容易である等の効果がある。
【0050】
更にレーザ構造層を結晶成長する基板には導電性(Si ドープ)GaAs 基板を使用できるので、欠陥が少なく、歩留りを向上させることができる。
【0051】
また上記面発光型半導体発光素子において電極は、導電性基板10、表面側の多層膜ミラー層24のp型コンタクト層26及び駆動スイッチ層28の駆動スイッチコンタクト層30に形成するので、導電性基板10に共通電極を形成し、表面側のp型コンタクト層26と駆動スイッチコンタクト層30に対してマトリクス配線を施すことにより、レーザアレイを構成し、このレーザアレイの各面発光型レーザを独立に駆動することができる。このようなマトリクス配線は、凹凸のほとんどない基板表面に形成されるので、形成が容易で、狭ピッチで配列されたレーザアレイに対しても対応できる。
【0052】
第2の実施の形態
次に本発明の第2の実施の形態に係る面発光型半導体発光素子の構造を図5に示す。本実施の形態に係る面発光型半導体発光素子が第1の実施の形態に係る面発光型半導体発光素子と構造上、異なるのは、駆動スイッチ層28を活性領域18より下側に挿入すると共に、面発光型レーザ構造層の中央部における電流狭窄構造をAlGaAs層を選択酸化することにより形成した点である。
【0053】
図5に示すように、n型導電性基板(n型GaAs基板)10の上に、n型バッファー層(n型GaAsバッファー層)12、n型多層膜ミラー層14、駆動スイッチ層28、第1のスペーサ層16、活性領域18、第2のスペーサ層20、Al0.98Ga0.02As層50(膜厚65.4nm)をこの順に成長する。その上にp型多層膜ミラー層22、p型コンタクト層26をMOCVD法により積層する。各層の構成、およびキャリア濃度は第1の実施の形態と同じである。但し、駆動スイッチ層28は第1の実施の形態ではn型多層膜ミラー層で構成したが、本実施の形態では導電型をp型に変更した1.5 周期の多層膜ミラー層で構成した。また、スペーサ層16はn型にドーピングした(キャリア濃度5×1017/cm3) 。この構成により活性領域18の下方にスペーサ層16、駆動スイッチ層28及びn型多層膜ミラー層14によりnpn接合のトランジスタを構成する半導体層を形成した。
【0054】
次にフォトリソグラフィーを用いて、駆動スイッチ層28が表面に露出するまでエッチング除去し、図5に示すように直径50μmの凸形状を形成する。その後、再びMOCVD法により駆動スイッチ層28の上にp型GaAsコンタクト層29を再成長する。このサンプルを水蒸気雰囲気中で400 ℃に加熱してAl0.98Ga0.02As層50を酸化し、中央部(直径5 μm)を残したドーナツ状の酸化アルミニウムAl2O3 52を形成する。酸化アルミニウムは絶縁性が高く電流を通さないので、Al0.98Ga0.02As層50における酸化していない中央部のみに電流が流れる電流狭窄構造が形成される。電極は、n型導電性基板10にn型電極32を、p型コンタクト層26にp型電極34を、駆動スイッチ層28の上のp型GaAsコンタクト層29に駆動スイッチ電極36を形成する。このような構成を持つ面発光型半導体レーザを、上記3つの電極32、34、36の電位を操作したり、これらの各電極に流れる電流値を操作することにより駆動することができる。
【0055】
本実施の形態においても第1の実施の形態と同様の効果が得られる。
第3の実施の形態
次に本発明の第3の実施の形態に係る面発光型半導体発光素子アレイについて図6乃至図9を参照して説明する。第3の実施の形態に係る面発光型半導体発光素子アレイは図1に示した面発光型レーザ素子をマトリクス状に例えば、12行×1200列に配列し、導電性GaAs基板10に設けたn型電極を共通電極とし、p型コンタクト層に設けたp型電極と駆動スイッチ層28に設けた駆動スイッチ電極にマトリクス配線を施し、これら3つの電極に所定の電圧を印加することにより各面発光型レーザ素子を個別に駆動制御するものである。
【0056】
図6に第3の実施の形態に係る面発光型半導体発光素子アレイの製造工程の概略を示す。図6(1)〜(3)において、上側の図は平面図を、下側の図は断面図をそれぞれ、示している。図1に示した第1の実施の形態に係る面発光型半導体発光素子である面発光型レーザ素子と全く同様の面発光型レーザ構造層を導電性GaAs基板10の上にMOCVD法により積層する(図6(1))。ここで、図1に示すように14はn型多層膜ミラー、22、24はp型多層膜ミラー、26はp型コンタクト層、28は駆動スイッチ層である。
【0057】
次にプロトンを縦横の格子状に注入して、プロトン注入領域を40を形成し、縦横方向ともに42μm ピッチで面発光型レーザ素子(面発光型半導体発光素子)を12行×1200列に配列した面発光型半導体発光素子アレイを形成する(図6(2))。次に第1の実施の形態と同様に( 図1参照) 、個々の面発光型レーザ素子のp型コンタクト層26とp型多層膜ミラー層24の一部をエッチング除去し、n型の駆動スイッチ層28を露出する。この上にn型の駆動スイッチコンタクト層30を再成長する。これらp型コンタクト層26とn型駆動スイッチコンタクト層30とn型GaAs基板10の裏面に、第1の実施の形態と同様に、p型電極34と駆動スイッチ電極36とn型電極32を形成する。駆動スイッチ電極36に対しては、行方向の駆動スイッチ配線60を形成し、この配線の上には膜厚0.2μmにSi3N4 膜62を堆積させて、それと垂直方向の陽極配線64をp型電極22に結線するように形成する(図6(3) 図6では断面図が判り易いように12行×1200列のレーザアレイを90°回転させて表記した)。ここで12行×1200列のレーザアレイを上下左右に4分割し、その各々の6×600のレーザアレイを1ブロックとして駆動スイッチ配線60と陽極配線64のマトリクス配線を形成した。n型電極32は共通電極とするので、GaAs基板10の裏面全面に形成している。
このようにしてマトリクス配線した6行×600列のレーザアレイで構成した12行×1200列のレーザアレイを作成した。
【0058】
第3の実施の形態に係る面発光型半導体発光素子アレイによれば、マトリクス配線を、凹凸のほとんどない基板表面に形成することができるので、マトリクス配線が容易で、かつマトリクス配線の密度を高くすることができ、面発光型半導体発光素子の高密度集積化が図れる。
【0059】
またレーザ構造層を結晶成長する基板には導電性(Si ドープ)GaAs 基板を使用できるので、欠陥が少なく、歩留りが向上するという効果もある。面発光型半導体発光素子を高密度に形成でき、歩留まりを高くすることができるのでコストの低減が図れる。
【0060】
更に、従来の単純なマトリクス配線レーザアレイにおいては、配線に接続されているレーザ数が多いと、配線の寄生容量への充電放電電流が大きく、その消費電力が大きいという問題と、配線の寄生容量が大きいために駆動電流波形の矩形性が悪いという問題があったが、本発明では、これらの問題が全て解決した。つまり、駆動時の各電極における電圧変化が小さいので、配線の寄生容量による消費電力が低減され、同時に、矩形性の良好なパルス電流をレーザ活性領域に流入することができる。
さらに、従来の面発光型レーザのマトリクス配線には、 深い凹凸形状の埋め込みにポリイミドやシリコン酸化膜やシリコン窒化膜などを用いるが、 これによりもたらされる残留応力がレーザの信頼性を低下させるのに対し、本発明を使用すると、 表面の凹凸が浅く、埋め込み層の膜厚が浅いので、残留応力による信頼性の低下などの問題が発生しないという効果もある。
【0061】
次にこのレーザ素子を12行×1200列に配列したレーザアレイ70のパルス動作特性と、このレーザアレイ70を光源とした画像形成装置について説明する。
【0062】
12行×1200列にレーザ素子を配列したレーザアレイ70は4つの6行×600列にレーザ素子を配列したレーザアレイの集合体であるので、レーザ素子を6行×600列に配列したレーザアレイのパルス動作について図7の駆動シーケンスを参照して説明する。ここでは図3に示した電極の電位を全体に−8.5 V シフトさせた設定で駆動することにする。すなわち、レーザアレイ70の共通電極である陰極電極を−8.5Vに、マトリクス配線した陽極配線64と駆動スイッチ配線60の電位は0Vに設定する。駆動するレーザ行の駆動スイッチ配線60には−0.5Vのパルス電圧を印加し、次に発光させるレーザの陽極配線64に+1.5Vのパルス電圧を印加して、所望のレーザ素子を発光させる。レーザアレイにおけるレーザ素子のx行y列の配列位置を(x,y)で示すとすると、上記方法で配列位置が(6,600)のレーザ素子を駆動するシュミレーションを実施した。その結果を図8に示す。配列位置が(6,600)のレーザ素子の活性領域には矩形電流が流れているが、駆動していない配列位置が(3,600)のレーザ素子の活性領域には電流が流れておらず、所望のレーザ素子のみを駆動できることを確認することができた。
【0063】
レーザアレイ70全体を駆動する方法の一例を図9のタイムチャートで示す。先ず、第1行の駆動スイッチ配線60−1に−0.5V、パルス幅1.2 μsのパルス電圧を印加し、第2行から第12行の駆動スイッチ配線60−2〜60−12の電位を0に設定する。次に発光させる第i列のレーザの陽極配線64−i(iは1〜1200の整数)だけに+1.5V、パルス幅1.0 μsのパルス電圧を印加する。駆動スイッチ配線の電位が−0.5Vでかつ陽極配線64−iの電位が+1.5Vの電位の交差位置のレーザ素子だけが、図4で示した駆動条件を満足するので、発光する。つまり、第1行の中の所望のレーザだけを発光させることができる。次に、駆動スイッチ配線60−1の電位が0V になってから、第2行の駆動スイッチ配線60−2に−0.5V、パルス幅1.2 μsのパルス電圧を印加する。第1行の場合と同様に発光させるべき所望のレーザ素子の陽極配線64−iだけに、+1.5V、パルス幅1.0 μsのパルス電圧を印加すると、所望のレーザ素子だけが発光する。
【0064】
このようにして、第3行,第4行,…,第12行の所望のレーザ素子を順次発光させることができる。
【0065】
次に、上記のレーザアレイ70を光源とした画像形成装置を図10に基づいて説明する。同図において、画像形成装置は、光源としてのレーザアレイ70と、レンズ系72と、感光ドラム74と、反射ミラー76とを有している。このような構成において、光源としてのレーザアレイ70から射出されたレーザ光をレンズ系72により集光、結像し、感光ドラム74面上にレーザアレイ70の発光パターンを投影する。本実施の形態では、レーザアレイ70の配設位置から感光ドラム74の配設位置までの距離を近くするために、光路に反射ミラー76を挿入している。
【0066】
更に本実施の形態では、レーザアレイ70を発光点の配列面内で微少に回転させることにより、感光ドラム74面上に投影された投影点配列12×1200の主走査線上への投影点配列が、等間隔で並ぶ14400個の点列となるようにした。
【0067】
これにより、感光ドラム74の回転により、感光ドラム幅に14400スポットの解像度の画像を形成することができる。図10では省略したが、画像形成装置には、その他に、帯電用コロトロン、現像器、転写コロトロン、定着器、クリーニング器などが備わっている。また、レーザアレイの駆動には、信号処理プロセッサやレーザアレイドライバーなどを用いている。
また、本実施の形態に係る画像形成装置によれば、高密度集積化された面発光型半導体発光素子アレイを光源として使用するので、画素ピッチを細かくすることができ、上述した駆動シーケンス(図9)を用いて、順次レーザアレイを発光させることにより、高解像度の画像を形成することができる。
【0068】
第4の実施の形態
本発明の第4の実施の形態に係る面発光型半導体発光素子アレイについて図11及び図12を参照して説明する。本実施の形態に係る面発光型半導体発光素子アレイは、第2の実施の形態に係る面発光型半導体発光素子(選択酸化型の面発光型レーザ素子)を12行×1200列に配列したものである。
【0069】
レーザアレイを作製する場合は、特に第1の実施の形態(図1)に説明したように駆動スイッチ層28をp型多層膜ミラー層22の表面近傍に挿入する方が、第2の実施の形態(図5)で説明したように駆動スイッチ層28をn型多層膜ミラー層14の端に挿入するよりも有利である。これはマトリクス配線の形成が、レーザ構造層の表面近傍で形成した方が容易であるからである。
【0070】
次に本実施の形態に係る面発光型半導体発光素子アレイ80の製造工程の概略を図11に、各面発光型レーザ素子の断面構造を図12に示す。面発光型半導体発光素子アレイの各レーザ構造は図11(1) に示すように、導電性のn型GaAs基板10上に形成された各層をエッチングして凸形状とする。すなわち、図12に示すように導電性のn型GaAs基板10の上に、n型GaAsバッファー層12、n型多層膜ミラー層14、スペーサ層16、活性領域18、スペーサ層20、 Al0.98Ga0.02As 層50、p型多層膜ミラー層22、駆動スイッチ層28、p型多層膜ミラー層24、p型コンタクト層26をこの順に成長する。駆動スイッチ層28をエッチングにより表面に露出し、その上にn型駆動スイッチコンタクト層30を再成長する。 次に、レーザ素子の凸形状をエッチングにより形成する。
【0071】
次に図11(2)に示すように、Al0.98Ga0.02As層50を酸化して、ドーナツ状の酸化アルミニウムAl2O3 52を作製する。
【0072】
更にエッチングによって、凸形状になったレーザアレイの表面をポリイミド84により埋め込み平坦化する(図11(3))。そして、駆動スイッチ配線86を形成し、これを覆うために絶縁膜Si3N4 88を形成する。駆動スイッチ配線86の垂直方向にp型電極配線90を形成してマトリクス配線を敷く。n型GaAs基板10の裏面には共通電極92を形成する(図11(4))。
【0073】
このようにして、形成した3つの電極(または配線)86、90、92に所定の電圧を印加することにより、レーザ素子を12行×1200列に配列したレーザアレイ80を駆動することができる。駆動方法は第3の実施の形態と同様とすることで、画像形成装置の光源として使用することができる。この画像形成装置は電子写真方式であるが、その他の印刷方式であるダイレクトプリンティングなどの光源としても使用できることはいうまでもない。
【0074】
第5の実施の形態
本発明の第5の実施の形態に係る画像表示装置について説明する。まず画像表示装置の説明に先立ち、この画像表示装置の光源として使用する波長650nmの赤色光を出射するレーザ素子を12行×120列に配列した AlGaInP系レーザアレイについて説明する。
【0075】
このレーザアレイを構成する各面発光型レーザ素子のレーザ構造層を、その出力光として赤色光(波長680nm)を出射するようにスペーサ層と活性領域をAlGaInP 系材料で形成し、多層膜ミラー層をAlGaAs系材料で形成した。その構造は、具体的には導電性のn型GaAs基板の上に、n型GaAsバッファー層、n型AlAs/Al0.5Ga0.5As 多層膜ミラー層、ノンドープAlInP スペーサ層、GaInP/AlGaInP 三重量子井戸活性領域、ノンドープAlInP スペーサ層、p型AlAs/Al 0.5Ga0.5As多層膜ミラー層、n型Al0.5Ga0.5As /AlAs/Al0.5Ga0.5As 駆動スイッチ層、p型AlAs/Al0.5Ga0.5As 多層膜ミラー層、p型GaAsコンタクト層をこの順に積層した構造である。このレーザ構造層は使用した材料は一部、異なるが、基本的には図11と同様の構造である
上記レーザ構造層における多層膜ミラー層の各層の厚さti は、レーザ波長λ(ここでは780nm)の光に対して、ti =λ/(4・ ni ) を満足するようになっており(ni は各層の屈折率)、高反射率が達成されている。また、スペーサ層と活性領域の各層は、各層の膜厚ti をその屈折率ni で乗じた値ti ×ni の合計がλと等しくなるように設定され、レーザ共振器としての役割を果たしている。
【0076】
このようなレーザ構造層の基板に、第3の実施の形態に係るレーザアレイと同様にして、プロトン注入によりレーザ素子を12行×120列に配列したレーザアレイを作製する。さらに、第3の実施の形態と同様に、GaAs基板裏面には共通電極を形成し、p型電極と駆動スイッチ電極に対して、マトリクス配線を敷設することにより、これら3つの電極の電位や電流を操作することにより、12行×120列のレーザアレイ100を駆動することができる。
【0077】
このレーザアレイ100を光源とする画像表示装置の構成を図13に示す。同図において、画像表示装置は光源としてのレーザアレイ100と、レンズ系102、104と、反射ミラー106、108と、ポリゴンミラー110と、スクリーン112とを有している。
【0078】
上記構成において、12行×120列のレーザアレイ100から出たレーザ光114はレンズ系102と反射ミラー106によりポリゴンミラー110の鏡面上で一旦、結像される。次にポリゴンミラー110で反射された光はレンズ系104と反射ミラー108により、画像表示用のスクリーン112に裏面から投影される。ここで、スクリーン112に投影された発光点配列は、その発光点配列の主走査方向(水平方向)への投影点列が、等間隔で並ぶようにレーザアレイ100を微少に傾斜させておく。これにより、主走査方向の解像度は1440スポットとなり、画像表示装置としては高精細な画像を表示することができる。
【0079】
また、ポリゴンミラー110は3面とし、その回転速度を10回転/秒(600回転/分)とすると、30フレーム/秒の動画像を形成することができる。スクリーン112上での垂直方向の解像度は、第3の実施の形態で説明した駆動シーケンスを用いれば、1200スポット以上が容易に実現できる。
【0080】
本実施の形態では、赤色レーザアレイしか使用していないので、赤色の表示しかできないが、青色と緑色のレーザアレイを使用することにより、フルカラーの表示ができることはいうまでもない。
【0081】
【発明の効果】
以上に説明したように本発明に係る面発光型半導体発光素子によれば、面発光型レーザ素子を構成する表面側の多層膜ミラー層(反射層)の内部、あるいはその下側に、第3の層である導電型の異なる多層膜ミラー層(駆動スイッチ層)を挿入することにより、面発光型レーザを構成する表面側にスイッチング素子、例えば、トランジスタを構成するpnp接合あるいはnpn接合の半導体層を形成し、更に導電性基板と表面側の多層膜ミラー槽と駆動スイッチ層に電極を形成し、かつこれら3つの電極の電位、あるいは電流値を操作することにより面発光型レーザを駆動すると共に、駆動スイッチ層は前記表面側の多層膜ミラー層の配列の周期性を保持するように形成したので、駆動スイッチ層が挿入されても反射層としての多層膜ミラー層の反射率が低下することなく、従来に比して面発光型レーザの出力特性の向上が図れる。
【0082】
本発明に係る面発光型半導体発光素子アレイによれば、各面発光型半導体発光素子における電極のうち導電性基板に共通電極を形成し、表面側の多層膜ミラー層と駆動スイッチ層に対してマトリクス配線を形成したので、表面の凹凸が少なく、マトリクス配線の形成が容易であり、レーザ素子の高集積化が可能となる。
【0083】
本発明に係る画像形成装置では高密度集積化された本発明に係る面発光型半導体発光素子アレイを光源として使用するので、画素ピッチを細かくすることができ、高解像度の画像を形成することができる。
【0084】
本発明に係る画像表示装置では高密度集積化された本発明に係る面発光型半導体発光素子アレイを光源として使用するので、画素ピッチを細かくすることができるので、高解像度の画像を表示することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係る面発光型半導体発光素子の断面構造を示す断面図。
【図2】本発明の第1の実施の形態に係る面発光型半導体発光素子の動作原理を示すエレルギーバンド構造図。
【図3】図1に示した面発光型半導体発光素子の等価回路を示す回路図。
【図4】図1に示した面発光型半導体発光素子における駆動スイッチ電極電位に対する各部に流れる電流との関係を示す電圧−電流特性図。
【図5】本発明の第2の実施の形態に係る面発光型半導体発光素子の断面構造を示す断面図。
【図6】本発明の第3の実施の形態に係る面発光型半導体発光素子アレイの製造工程を示す工程図。
【図7】本発明の第3の実施の形態に係る面発光型半導体発光素子アレイの駆動シーケンスを示す説明図。
【図8】本発明の第3の実施の形態に係る面発光型半導体発光素子アレイの駆動シュミレーション結果を示すパルス電流波形図。
【図9】本発明の第3の実施の形態に係る面発光型半導体発光素子アレイの全体を駆動する際の駆動シーケンスを示すタイミングチャート。
【図10】 本発明の第3の実施の形態に係る面発光型半導体発光素子アレイを光源として使用した画像形成装置の概略構成を示す構成図。
【図11】本発明の第4の実施の形態に係る面発光型半導体発光素子アレイの製造工程を示す工程図。
【図12】本発明の第4の実施の形態に係る面発光型半導体発光素子アレイの各面発光型レーザ素子の断面構造を示す断面図。
【図13】本発明の第5の実施の形態に係る画像表示装置の概略構成を示す構成図。
【図14】従来の面発光型レーザアレイの断面構造の一部を示す断面図。
【図15】従来のトランジスタを搭載した面発光レーザレーザアレイの断面構造を示す断面図。
【符号の説明】
10 n型GaAs基板
12 n型GaAsバッファー層
14 n型多層膜ミラー層(第1の多層膜ミラー層)
16 スペーサ層(第1のスペーサ層)
18 活性領域
20 スペーサ層(第2のスペーサ層)
22,24 p型多層膜ミラー層(第2の多層膜ミラー層)
26 p型コンタクト層
28 駆動スイッチ層(第3の層)
30 駆動スイッチコンタクト層
32 n型電極
34 p型電極
36 駆動スイッチ電極
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a surface-emitting type semiconductor light emitting device, and more specifically, a surface emitting type such as a surface emitting type semiconductor laser used as a light source for a laser printer, a laser display, and an optical communication device and an optical signal processing device. The present invention relates to a semiconductor light emitting element, a surface light emitting semiconductor light emitting element array formed by arranging surface light emitting semiconductor light emitting elements in a matrix, and an image forming apparatus and an image display apparatus using the surface light emitting semiconductor light emitting element array as a light source.
[0002]
[Prior art]
A surface emitting semiconductor laser is a device that sandwiches an active region with a multilayer mirror, reflects light generated in the active layer with a multilayer mirror, amplifies the light, and causes laser oscillation. In order to inject current into the active layer, one multilayer mirror is usually made n-type conductive and the other is made p-type conductive, and current is passed through them to inject current into the active layer.
[0003]
In a laser array in which a large number of surface-emitting semiconductor lasers are arranged, it is cumbersome because the number of wires required for each laser is the same as the number of lasers, so matrix wiring is required. Is done. For example, when wiring individual electrodes to a 10-row × 30-column laser array, the cathode electrode is a common electrode on a conductive substrate, and only 300 anode electrodes are wired for 300 individual lasers. become. In contrast, in the matrix wiring, the substrate is semi-insulating, and 10 anode wirings are formed in the row direction of the laser array and 30 cathode wirings are formed in the column direction, and individual lasers are arranged at the intersections. do it. The total number of wires can be 40. From this point of view, matrix wiring is adopted for many laser arrays.
[0004]
However, as shown in FIG. 14, the anode wiring 138 and the cathode wiring 136 of the surface emitting laser array are normally formed in the uppermost layer and the lowermost layer of the surface emitting laser, so that the electrodes are formed in the lowermost layer. In this case, the stack of surface-emitting lasers formed on the semi-insulating GaAs substrate 120 must be etched to a thickness of 8 μm or more to expose the lowermost GaAs buffer layer 122. Reference numeral 124 denotes an n-type multilayer mirror, 126 denotes an active region, 128 denotes a p-type multilayer mirror, and 132 denotes polyimide.
[0005]
It is not technically easy to form the cathode electrode 136 on the deep concavo-convex shape formed by such etching and route the wiring. Since the diameter of the convex shape of the surface emitting laser is required to be about 20 μm at the minimum, when the arrangement pitch of the laser array is narrower than 45 μm, the groove width of the gap of the surface emitting laser is 25 μm. When the depth of the groove is 8 μm or more, it is extremely difficult to dig the element isolation groove 130 in such a narrow and deep concave groove bottom, take a process margin width L, and further form the cathode wiring 136. It is difficult and almost impossible with the current photolithography technology level. Since both the margin width L and the electrode width α need to be 5 μm, the arrangement pitch of the surface emitting laser array cannot be 45 μm or less. In other words, it is difficult to narrow the arrangement pitch of the surface emitting laser array with matrix wiring, and it must be relatively wide. Therefore, low cost, high reliability, and high performance are achieved by high density integration. There is a problem that is difficult.
[0006]
On the other hand, Japanese Patent Application Laid-Open No. 5-243552 reports a technique relating to an optoelectronic integrated circuit in which a surface emitting semiconductor laser and a transistor are stacked. Similarly, Japanese Laid-Open Patent Publication No. 7-503104 proposes a structure of a photoelectric integrated circuit in which a surface emitting laser and a transistor are stacked. In both of these technologies, a transistor and a surface emitting laser are stacked, and the driving of the surface emitting laser is controlled by the transistor. These documents describe a method in which surface-emitting lasers on which transistors are mounted are arranged two-dimensionally and driven by applying matrix wiring to the transistors.
[0007]
However, when a surface emitting laser and a transistor are stacked, the following problem occurs. That is, when the transistor is disposed at the light extraction port of the surface emitting laser, the laser light is absorbed by the transistor and almost no light is emitted. Even if the band gap of the transistor is set larger than that of the laser beam to avoid this, the collector layer, base layer, and emitter layer of the transistor are sequentially laminated on the multilayer reflection layer of the surface emitting laser. The periodicity of the mirror configuration is broken, and as a result, the reflectivity is lowered and the output characteristics of the laser are lowered.
[0008]
Therefore, in order to stack the surface emitting laser and the transistor, it is necessary to install the transistor on the side opposite to the laser light extraction port. That is, when a transistor is stacked on a surface emitting laser, light must be extracted from the back surface of the substrate, and when a surface emitting laser is stacked on the transistor, light must be extracted from the surface side of the substrate. FIG. 15 shows the structure of a surface emitting laser array equipped with a conventional transistor. When the wavelength of the laser beam does not pass through the GaAs substrate on which the surface emitting laser and the transistor are stacked, specifically, when the wavelength of the light is shorter than 880 nm, the light must be extracted from the surface side of the GaAs substrate. As shown in FIG. 15, a transistor including an emitter layer 150, a base layer 152, a collector layer 154, an emitter electrode 156, and a base electrode 158 is stacked on a GaAs substrate 168, and an n-type multilayer film is formed thereon. A structure in which a surface emitting laser having a mirror 162, an active region 166, a p-type multilayer mirror 164, and a p-type electrode 160 is stacked must be taken. In this case, the transistor is etched to a depth of about 8 μm, the base layer and the emitter layer are exposed, electrodes are formed on the two layers, and the matrix wiring is routed.
[0009]
Thus, it is a more difficult technique to form a matrix wiring for the emitter and base at the bottom of the groove having a depth of 8 μm than a normal matrix wiring (FIG. 14). In the laser array having such a configuration, the arrangement pitch of the laser elements cannot be made narrower than that of a laser array provided with a normal matrix wiring.
[0010]
In the etching exposure of the emitter layer and the base layer, the etching is accurately stopped at a depth of 8 μm to expose the emitter layer (thickness 0.2 μm), and then the emitter layer 0.2 μm is etched to etch the base layer. (0.2 μm) must be exposed. Since the base layer is only about 0.1 μm, the etching depth must be controlled with extremely high precision. In reality, however, deep etching of about 8 μm is controlled with an accuracy of 0.1-0.2 μm. Is extremely difficult.
[0011]
As is apparent from the above, in the technique of stacking a transistor and a surface emitting laser, the laser elements cannot be arranged at a narrow pitch in a surface emitting laser array that outputs light of a short wavelength that does not pass through a GaAs substrate. There is. That is, it is difficult to narrow the arrangement pitch of the surface emitting laser array with matrix wiring, and it must be relatively wide. Therefore, it is difficult to reduce the cost and increase the reliability by high-density integration. There is.
[0012]
[Problems to be solved by the invention]
The matrix wiring of the two-dimensional surface-emitting laser array has its anode wiring and cathode wiring formed on the uppermost layer and the lowermost layer of the surface-emitting laser. It was necessary to form an electrode on the bottom and route the wiring, which was technically difficult. In particular, when the arrangement pitch of the laser array is narrowed to about 45 μm or less, it is difficult to perform the photolithography technique to the narrow and deep groove bottom, and it is extremely difficult to form electrodes and route wiring.
[0013]
In addition, in a surface emitting semiconductor light emitting device in which a conventional transistor is stacked on the light emitting side of a surface emitting laser, the periodicity of the multilayer mirror of the surface emitting laser is broken by the collector layer, base layer, and emitter layer of the transistor, so that reflection occurs. There was a problem that the output rate was lowered and the laser output characteristics were lowered.
[0014]
Therefore, in order to extract light from the surface side of the substrate when the laser light does not pass through the substrate even if a method of driving by a two-dimensionally arranged transistor is used instead of directly driving the surface emitting laser array. A transistor must be inserted under the surface emitting laser, and it is more difficult to form a matrix wiring for the transistor than to form a matrix wiring in a conventional surface emitting laser array. .
[0015]
As described above, there is a problem that it is extremely difficult to arrange the light emitting elements of the surface emitting light emitting element array such as the surface emitting laser array provided with the matrix wiring at a narrow pitch.
[0016]
The present invention has been made in view of such circumstances, and a first object thereof is to provide a surface-emitting type semiconductor light-emitting device having excellent output characteristics.
[0017]
It is a second object of the present invention to provide a surface light emitting semiconductor light emitting element array that allows easy matrix wiring and high density integration.
[0018]
A third object of the present invention is to provide an image forming apparatus capable of forming a high resolution image.
[0019]
A fourth object of the present invention is to provide an image display device capable of displaying a high-resolution image.
[0020]
[Means for Solving the Problems]
In order to achieve the first object, the invention described in claim 1 includes a first multilayer mirror layer, a first spacer layer, an active region, a second spacer layer, a first spacer layer on a semiconductor substrate. In a surface-emitting type semiconductor light emitting device in which two multilayer mirror layers are arranged in this order, a third layer having a conductivity type different from that of each of the layers except the active region is inserted. Thus, a semiconductor layer constituting a switching element composed of the inserted layer and the third layer is formed in the light emitting element.
[0021]
According to a second aspect of the present invention, a first multilayer mirror layer, a first spacer layer, an active region, a second spacer layer, and a second multilayer mirror layer are formed on a semiconductor substrate. Arranged in this order, at least one of the first multilayer mirror layer and the first spacer layer has the first conductivity type, and at least one of the second spacer layer and the second multilayer mirror layer has the first conductivity type. In a surface-emitting type semiconductor light emitting device having a second conductivity type opposite to the first conductivity type, a third layer of the second conductivity type is inserted into or inside the layer having the first conductivity type. Or a semiconductor layer constituting a switching element is formed by inserting a third layer of the first conductivity type into the inside or end of the layer having the second conductivity type,
A first electrode formed in a layer having a first conductivity type below the third layer; and a second electrode formed in a layer having a second conductivity type above the third layer. The light emission can be controlled by driving the electrode and a third electrode formed on the third layer or a contact layer formed on the third layer.
[0022]
According to a third aspect of the present invention, a first multilayer mirror layer, a first spacer layer, an active region, a second spacer layer, and a second multilayer mirror are formed on a conductive semiconductor substrate. Are arranged in this order, the conductive semiconductor substrate and the first multilayer mirror layer have the first conductivity type, and at least one of the second spacer layer and the second multilayer mirror layer is the first In the surface-emitting type semiconductor light emitting device having the second conductivity type opposite to the first conductivity type, the second conductivity type having the second conductivity type inside or at the end of the first multilayer mirror layer having the first conductivity type. Inserting a third layer of the second conductivity type, or inserting a third layer of the first conductivity type into the inside or the end of the second multilayer mirror layer having the second conductivity type Forming a semiconductor layer constituting the switching element by the first electrode formed on the conductive substrate; Driving the second electrode formed on the second conductive type layer on the upper side and the third electrode formed on the third layer or the contact layer formed on the third layer The light emission can be controlled by the above.
[0023]
According to a fourth aspect of the present invention, in the surface-emitting type semiconductor light emitting device according to any one of the first to third aspects, each of the first and second multilayer mirror layers has a thickness λ / (4 ・ ni(Λ is the wavelength of light emitted from the active layer, niIs composed of a laminated structure of layers, and the first spacer layer, the second spacer layer, and the active region have a thickness t of each layer.iIs the refractive index n of each layeriValue t multiplied byi・ NiThe third layer is formed so as to maintain the above-described configuration of the layer in which the third layer is inserted.
[0024]
According to a fifth aspect of the present invention, in the surface-emitting type semiconductor light-emitting device according to the fourth aspect, the third layer is the first multilayer mirror layer or the inside or the end of the second multilayer mirror layer. And the third layer is formed so as to maintain the periodicity of the configuration of the multilayer mirror layer in which the third layer is inserted.
[0025]
In the surface-emitting semiconductor light-emitting device having the above-described configuration, a multilayer film having a different conductivity type, which is a third layer, is provided inside or below the surface-side multilayer mirror layer (reflective layer) constituting the surface-emitting laser. By inserting a mirror layer (hereinafter, this layer is called a drive switch layer), a switching element, for example, a pnp junction or npn junction semiconductor layer constituting a transistor is formed on the surface side constituting the surface emitting laser. . Then, electrodes are formed on the conductive substrate, the multilayer mirror layer on the surface side, and the drive switch layer, and the surface emitting laser is driven by manipulating the potential or current value of these three electrodes. In this case, the drive switch layer is formed so as to maintain the periodicity of the arrangement of the multilayer mirror layers on the surface side.
[0026]
Therefore, even if the drive switch layer is inserted, the output characteristics of the surface emitting laser can be improved as compared with the conventional one without reducing the reflectivity of the multilayer mirror layer as the reflective layer.
[0027]
In the surface-emitting type semiconductor light emitting device, since the electrodes are formed on the conductive substrate, the multilayer mirror layer on the surface side, and the drive switch layer, a common electrode is formed on the conductive substrate, and the multilayer mirror layer on the surface side is formed. By applying matrix wiring to the drive switch layer, a laser array can be configured and each surface emitting laser of this laser array can be driven independently. Since such matrix wiring is formed on the substrate surface with almost no unevenness, it can be easily formed and can be applied to a laser array arranged at a narrow pitch.
[0028]
In order to achieve the second object, the invention according to claim 6 is the one in which the surface-emitting type semiconductor light-emitting elements according to any one of claims 2 to 5 are two-dimensionally arranged, and One of the two electrodes is used as a common electrode, and a matrix wiring is formed for the other electrode and the third electrode of the first electrode or the second electrode, and the three electrodes It is characterized in that each surface-emitting semiconductor light-emitting element can be driven by an electrode.
[0029]
According to the surface-emitting type semiconductor light-emitting element array having the above configuration, since the matrix wiring can be formed on the substrate surface with almost no unevenness, the matrix wiring is easy and the density of the matrix wiring can be increased. Therefore, high-density integration of the surface-emitting type semiconductor light-emitting element can be achieved.
[0030]
In order to achieve the third object, the invention described in claim 7 uses the surface-emitting type semiconductor light-emitting element array described in claim 6 as a light source, and prints an image using the light emitted from the light source. It is characterized by that.
[0031]
In the image forming apparatus having the above configuration, the surface-emitting type semiconductor light emitting element array integrated with high density is used as the light source, so that the pixel pitch can be reduced and a high resolution image can be formed.
[0032]
In order to achieve the fourth object, the invention according to claim 8 is directed to a display surface using the surface-emitting type semiconductor light-emitting element array according to claim 6 as a light source, and using the optical system for the light emitted from the light source. And displaying a still image or a moving image.
[0033]
In the image display device having the above-described configuration, the surface-emitting type semiconductor light-emitting element array integrated with high density is used as the light source. Therefore, the pixel pitch can be reduced, and thus a high-resolution image can be displayed.
[0034]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described in detail with reference to the drawings.
[0035]
First embodiment
FIG. 1 shows the structure of a surface-emitting type semiconductor light-emitting device according to the first embodiment of the present invention. In this figure, an n-type GaAs buffer layer 12 (0.2 μm thick, carrier concentration 2 × 10 6) is formed on a Si-doped n-type GaAs substrate 10 by MOCVD (Metal Organic CVD).18/cmThree), N-type Al0.3Ga0.7As / Al0.9Ga0.1As multilayer mirror layer 14 (57.6nm / 64.5nm × 40.5 period, carrier concentration 2 × 1018/cmThree), Al0.6Ga0.4As spacer layer 16 (89.8nm, non-doped), Al0.11Ga0.89As / Al0.3Ga0.7Active region 18 of As (quantum well layer / barrier layer 8nm / 5nm × 4 period, non-doped), Al0.6Ga0.4As spacer layer 20 (89.8 nm, non-doped), p-type Al0.3Ga0.7As / Al0.9Ga0.1As multilayer mirror layer 22 (57.6nm / 64.5nm × 23.5 period, carrier concentration 2 × 1018/cmThree) Will grow sequentially.
[0036]
On top of that, n-type Al0.3Ga0.7As / Al0.9Ga0.1As / Al0.3Ga0.7As (57.6nm / 64.5nm / 57.6nm, carrier concentration 2 × 1018/cmThree) Is grown, and the p-type Al is again formed thereon.0.3Ga0.7As / Al0.9Ga0.1As multilayer mirror layer 24 (57.6nm / 64.5nm × 4 periods, carrier concentration 6 × 1018/cmThree) And p-type contact layer 26 (9 nm, carrier concentration 1 × 10 6)19/cmThree) Grow. Here, the laminated interface of each multilayer mirror layer was a graded layer with a gradually changing composition to reduce electrical resistance. N-type Al0.3Ga0.7As / Al0.9Ga0.1As multilayer mirror layer 14 is the first multilayer mirror layer of the present invention, Al0.6Ga0.4As spacer layer 16 is the first spacer layer of the present invention, active region 18 is the active region of the present invention, Al0.6Ga0.4The As spacer layer 20 is a p-type Al layer on the second spacer layer of the present invention.0.3Ga0.7As / Al0.9Ga0.1As multilayer mirror layer 22 and p-type Al0.3Ga0 .7As / Al0.9Ga0.1The As multilayer mirror layer 24 corresponds to the second multilayer mirror layer of the present invention, and the drive switch layer 28 corresponds to the third layer of the present invention.
[0037]
The thickness t of each of the multilayer mirror layers 14, 22, 24 and the drive switch layer 28iIs t for light of the laser wavelength λ (here 780 nm)i= Λ / (4 ・ ni) (N)iIs the refractive index of each layer), and high reflectivity is achieved. Further, each of the spacer layers 16 and 20 and the active region 18 has a thickness t of each layer.iAnd refractive index niMultiplied by ti× niIs set to be equal to λ, and serves as a laser resonator.
[0038]
Next, protons were injected into the surface emitting laser structure layer having such a stacked structure to electrically separate individual laser elements, and at the same time, a current confinement structure was formed in the vicinity of the active region 18. As shown in FIG. 1, the method uses protons (H) so that the diameter of the current constriction is 5 μm.+). The acceleration voltage of proton irradiation was changed to about several hundred kV, and the proton injection region was allowed to reach the n-type multilayer mirror layer 14 below the active region 18. By forming the proton injection region in this manner, the active region 18 of the laser element and the p-type multilayer mirror layers 22 and 24 and the drive switch layer 28 above the insulating region are insulated from the adjacent laser element, and are electrically Separated. After proton injection, heat treatment was performed to restore crystallinity.
[0039]
Next, a silicon oxide film having a film thickness of 0.2 μm is deposited on the outermost surface of the laser structure layer, patterned, and a part of the p-type contact layer 26 and the p-type multilayer mirror layer 24 is etched as shown in FIG. By removing, a part of the drive switch layer 28 is exposed. On the exposed surface of the drive switch layer 28, an n-type GaAs drive switch contact layer 30 (carrier concentration 2 × 1018/cmThree) Is selectively grown to a thickness of 0.1 μm.
[0040]
Finally, the drive switch electrode 36 (the third electrode of the present invention) and the p-type electrode 34 (the first electrode of the present invention) are respectively applied to the n-type drive switch contact layer 30, the p-type contact layer 26, and the n-type GaAs substrate 10. 2) and an n-type electrode 32 (corresponding to the first electrode of the present invention). An AuGe alloy was used for the drive switch electrode 36 and the n-type electrode 32, and an AuZn alloy was used for the p-type electrode 34. The size of the p-type electrode 34 is, for example, 20 μm square, and a light exit opening with a diameter of 5 μm is perforated at the center.
[0041]
The drive characteristics of the surface-emitting type laser element (FIG. 1) as the surface-emitting type semiconductor light-emitting element manufactured as described above were examined by simulation. First, an equivalent circuit of the surface emitting laser element is shown in FIG. From the bottom, an equivalent circuit is described in the order of the n-type multilayer mirror layer 14, the active region 18 and the spacer layers 16 and 20, the p-type multilayer mirror layer 22, the n-type drive switch layer 28, and the p-type multilayer mirror layer 24. did. In the figure, the electric resistance is indicated by a symbol beginning with r, and the capacitance is indicated by a symbol beginning with c. Since the n-type drive switch layer 28 is inserted between the p-type multilayer mirror layer 22 and the p-type multilayer mirror layer 24, two pn junction diodes face the upper and lower interfaces. A semiconductor layer constituting a pnp junction transistor as a switching element is formed.
[0042]
From the detailed structure of the surface emitting laser element shown in FIG. 1 described above, the resistance value and capacitance of the equivalent circuit shown in FIG. 3 and the characteristics of the pn junction diode are determined, and the HSPICE simulator program is used. A simulation was performed.
[0043]
As a method for driving the surface emitting laser element, the potential V0 of the n-type electrode 32 is set to the ground level (0V), the potential V1 of the p-type electrode 34 is set to 10V, and only the potential V2 of the drive switch electrode 36 is set to 10V to 7.0V. Until changed. The current flow at that time is shown in FIG. As can be seen from FIG. 4, when the potential V2 of the drive switch electrode 36 becomes 8.5 V or less, current starts to flow from the p-type electrode 34 to the active region 18. At this time, the amount of current flowing through the drive switch electrode 36 is 1/8 of the value of current flowing from the p-type electrode 34 into the active region 18. However, when the potential V2 of the drive switch electrode 36 is about 8 V or less, the current flowing through the active region 18 is saturated, but the current flowing through the drive switch electrode 36 increases linearly. That is, when the potential V2 of the drive switch electrode 36 falls below 8V, the potential V2 contributes only to an increase in the current flowing through the drive switch electrode 36, and does not contribute to an increase in the current flowing through the active region 18. This is because when the potential V2 of the drive switch electrode 36 is 8 V or less, the valence band potential of the drive switch layer 28 does not serve as a barrier against holes that are majority carriers of the p-type multilayer mirror layer, and current flows easily. This is because the current flows out of the device from the p-type electrode 34 to the drive switch layer 28 and from the drive switch layer 28 to the drive switch electrode 36. Since the value of the current flowing into the active region 18 is proportional to the potential difference between the drive switch layer 28, that is, the drive switch electrode 36 and the n-type electrode 32, the lower the potential of the drive switch electrode 36 is 8V or less, the lower the p-type electrode Thus, current flows out to the drive switch electrode 36, and the current flowing through the active region 18 decreases. As described above, the drive switch layer 28 functions as a potential barrier against holes, which are majority carriers of the p-type multilayer mirror layer 22, in a state where no voltage is applied to each electrode, and functions to block the flow of holes. However, by raising and lowering the potential of the drive switch layer 28, that is, the drive switch electrode 36, the height of the potential barrier can be raised and lowered, and the current flowing through the active region 18 can be controlled.
[0044]
The operation principle will be described in detail with reference to FIG. In FIG. 2, if the potential of the n-type electrode 32a is the ground level (0V) and the potential of the p-type electrode 34a and the drive switch electrode 36a is 10V, the n-type electrode 32a is 0V in FIG. The drive switch layer 32a moves downward in the figure by 10ev. That is, the Fermi level of the p-type electrode 34a and the drive switch layer 28a is horizontal, and the Fermi level of the layer on the right side of the p-type multilayer mirror layer 22a is inclined upward.
[0045]
However, since the valence band of the drive switch layer 28a protrudes downward by about 2.0 V due to the built-in potential and forms a potential barrier, the holes in the p-type multilayer mirror layer 24a are converted into p-type multilayer mirrors. It cannot move to the layer 22a and no current flows. However, if the potential of the drive switch electrode 36a is set to 8.5V, the potential of the drive switch layer 28a moves 1.5eV above the p-type electrode 34a, and the potential barrier is lowered. And current begins to flow gradually. When the potential of the drive switch layer 28a is lowered to 8.0 V, the height of the potential barrier becomes substantially the same as the Fermi level of the p-type electrode 34a, and the holes are not disturbed by the potential barrier by the drive switch layer 28a. It can move to the mold multilayer mirror layer 22a. The value of the current flowing through the active region 18a is a value obtained by dividing the potential difference between the drive switch layer 28a and the n-type electrode 32a by the resistance value between the layers.
[0046]
Further, when the potential of the drive switch layer 28a is set to 8.0 V or less, the potential of the valence band becomes a depression on the upper side with respect to the p-type multilayer mirror layer 22a. That is, the current easily flows in the forward direction of the pn junction, and the current flows out of the device from the p-type electrode 34a to the drive switch layer 28a and from the drive switch layer 28a to the drive switch electrode 36a. Since the value of the current flowing through the active region 18a is proportional to the potential difference between the drive switch layer 28a and the n-type electrode 32a, it decreases as the potential of the drive switch layer 28a, that is, the drive electrode 36a decreases. That is, as the potential of the drive switch layer 28a, that is, the drive electrode 36a is lowered to 8.0 V or less, a current flows from the p-type electrode 34a to the drive switch electrode 36a, and a current value flowing through the active region 18 decreases.
[0047]
The simulation results have been described above with reference to FIG. 2. According to this simulation, in the surface-emitting laser as the surface-emitting semiconductor light-emitting device according to the first embodiment of the present invention, the n-type electrode 32a and It can be seen that current can be injected into the active region of the surface emitting laser by manipulating the potentials of the p-type electrode 34a and the drive switch electrode 36a. Of course, it goes without saying that the same effect can be obtained by operating the current values of these three electrodes.
[0048]
According to the surface-emitting type semiconductor light-emitting device according to the first embodiment of the present invention, the inside of the surface-side multilayer mirror layer (reflection layer) constituting the surface-emitting type laser device, or the lower side thereof, A semiconductor layer constituting a switching element (transistor) is formed on the surface side constituting the surface emitting laser by inserting a multilayer mirror layer (drive switch layer) having a different conductivity type, which is the third layer, and further conducting. The surface-emitting laser is driven by forming electrodes on the conductive substrate, the multilayer mirror tank on the surface side, and the drive switch layer, and by operating the potential or current value of these three electrodes. Since it is formed so as to maintain the periodicity of the arrangement of the multilayer mirror layers on the surface side, the reflectance of the multilayer mirror layer as the reflective layer does not decrease even when the drive switch layer is inserted. Improvement of the output characteristics of the surface emitting laser Te can be reduced.
[0049]
Since the drive switch layer is a part of the laser structure layer, the crystal growth is the same as that of a normal surface emitting laser and is simple. Further, since the drive voltage of the drive switch electrode and the p-type electrode may be a small change amount of about 1 V, there are effects such as high-speed modulation, low power consumption, and easy design of the drive circuit.
[0050]
Further, since a conductive (Si-doped) GaAs substrate can be used as a substrate for crystal growth of the laser structure layer, there are few defects and the yield can be improved.
[0051]
In the surface-emitting type semiconductor light emitting device, the electrodes are formed on the conductive substrate 10, the p-type contact layer 26 of the multilayer mirror layer 24 on the surface side, and the drive switch contact layer 30 of the drive switch layer 28. 10 is formed, and a matrix wiring is applied to the p-type contact layer 26 and the drive switch contact layer 30 on the surface side to form a laser array, and each surface emitting laser of this laser array is independently Can be driven. Since such matrix wiring is formed on the substrate surface with almost no unevenness, it can be easily formed and can be applied to a laser array arranged at a narrow pitch.
[0052]
Second embodiment
Next, FIG. 5 shows the structure of a surface-emitting type semiconductor light-emitting device according to the second embodiment of the present invention. The surface-emitting type semiconductor light-emitting device according to the present embodiment is structurally different from the surface-emitting type semiconductor light-emitting device according to the first embodiment in that the drive switch layer 28 is inserted below the active region 18. In other words, the current confinement structure at the center of the surface emitting laser structure layer is formed by selectively oxidizing the AlGaAs layer.
[0053]
As shown in FIG. 5, on an n-type conductive substrate (n-type GaAs substrate) 10, an n-type buffer layer (n-type GaAs buffer layer) 12, an n-type multilayer mirror layer 14, a drive switch layer 28, a second switch 1 spacer layer 16, active region 18, second spacer layer 20, Al0.98Ga0.02An As layer 50 (film thickness 65.4 nm) is grown in this order. On top of this, a p-type multilayer mirror layer 22 and a p-type contact layer 26 are stacked by MOCVD. The configuration of each layer and the carrier concentration are the same as those in the first embodiment. However, the drive switch layer 28 is composed of an n-type multilayer mirror layer in the first embodiment, but in the present embodiment, it is composed of a 1.5-cycle multilayer mirror layer whose conductivity type is changed to p-type. The spacer layer 16 is doped n-type (carrier concentration 5 × 1017/cmThree) With this configuration, a semiconductor layer constituting an npn junction transistor is formed below the active region 18 by the spacer layer 16, the drive switch layer 28, and the n-type multilayer mirror layer 14.
[0054]
Next, using photolithography, etching is removed until the drive switch layer 28 is exposed on the surface to form a convex shape having a diameter of 50 μm as shown in FIG. Thereafter, the p-type GaAs contact layer 29 is regrown on the drive switch layer 28 by MOCVD again. This sample was heated to 400 ° C in a steam atmosphere and Al0.98Ga0.02Donut-shaped aluminum oxide Al with oxidized As layer 50 leaving a central part (diameter 5 μm)2OThree52 is formed. Aluminum oxide is highly insulating and does not conduct current.0.98Ga0.02A current confinement structure in which current flows only in the central portion of the As layer 50 that is not oxidized is formed. As the electrodes, an n-type electrode 32 is formed on the n-type conductive substrate 10, a p-type electrode 34 is formed on the p-type contact layer 26, and a drive switch electrode 36 is formed on the p-type GaAs contact layer 29 on the drive switch layer 28. A surface-emitting type semiconductor laser having such a configuration can be driven by manipulating the potentials of the three electrodes 32, 34, and 36, or manipulating the current values flowing through these electrodes.
[0055]
Also in this embodiment, the same effect as in the first embodiment can be obtained.
Third embodiment
Next, a surface-emitting type semiconductor light-emitting element array according to a third embodiment of the present invention will be described with reference to FIGS. The surface-emitting type semiconductor light-emitting element array according to the third embodiment includes n-type surface-emitting laser elements shown in FIG. 1 arranged in a matrix, for example, in 12 rows × 1200 columns and provided on a conductive GaAs substrate 10. Each surface light emission is performed by applying a matrix voltage to the p-type electrode provided in the p-type contact layer and the drive switch electrode provided in the drive switch layer 28 and applying a predetermined voltage to these three electrodes. The type laser element is individually driven and controlled.
[0056]
FIG. 6 shows an outline of the manufacturing process of the surface-emitting type semiconductor light-emitting element array according to the third embodiment. 6 (1) to 6 (3), the upper diagram shows a plan view, and the lower diagram shows a cross-sectional view. A surface-emitting laser structure layer that is exactly the same as the surface-emitting laser element that is the surface-emitting semiconductor light-emitting element according to the first embodiment shown in FIG. 1 is laminated on the conductive GaAs substrate 10 by MOCVD. (FIG. 6 (1)). Here, as shown in FIG. 1, 14 is an n-type multilayer mirror, 22 and 24 are p-type multilayer mirrors, 26 is a p-type contact layer, and 28 is a drive switch layer.
[0057]
Next, protons are injected into a vertical and horizontal lattice pattern to form a proton injection region 40, and surface emitting laser elements (surface emitting semiconductor light emitting elements) are arranged in 12 rows × 1200 columns at a pitch of 42 μm in both the vertical and horizontal directions. A surface emitting semiconductor light emitting element array is formed (FIG. 6B). Next, as in the first embodiment (see FIG. 1), the p-type contact layer 26 and a part of the p-type multilayer mirror layer 24 of each surface-emitting laser element are removed by etching to drive n-type driving. The switch layer 28 is exposed. An n-type drive switch contact layer 30 is regrown thereon. The p-type electrode 34, the drive switch electrode 36, and the n-type electrode 32 are formed on the back surface of the p-type contact layer 26, the n-type drive switch contact layer 30, and the n-type GaAs substrate 10 as in the first embodiment. To do. A drive switch wiring 60 in the row direction is formed for the drive switch electrode 36, and a Si film having a thickness of 0.2 μm is formed on the wiring.ThreeNFourA film 62 is deposited, and an anode wiring 64 perpendicular to the film 62 is formed so as to be connected to the p-type electrode 22 (FIG. 6 (3). FIG. 6 shows a laser array of 12 rows × 1200 columns so that the sectional view can be easily understood. Was rotated 90 °). Here, the laser array of 12 rows × 1200 columns was divided into four parts vertically and horizontally, and each 6 × 600 laser array was made into one block, and a matrix wiring of drive switch wiring 60 and anode wiring 64 was formed. Since the n-type electrode 32 is a common electrode, it is formed on the entire back surface of the GaAs substrate 10.
In this way, a laser array of 12 rows × 1200 columns composed of a 6-row × 600-column laser array wired in a matrix was formed.
[0058]
According to the surface emitting semiconductor light emitting element array according to the third embodiment, since the matrix wiring can be formed on the substrate surface having almost no unevenness, the matrix wiring is easy and the density of the matrix wiring is increased. Therefore, high-density integration of the surface-emitting type semiconductor light-emitting element can be achieved.
[0059]
In addition, since a conductive (Si-doped) GaAs substrate can be used as the substrate for crystal growth of the laser structure layer, there are few defects and the yield can be improved. Surface emitting semiconductor light emitting elements can be formed with high density and the yield can be increased, so that the cost can be reduced.
[0060]
Furthermore, in the conventional simple matrix wiring laser array, if the number of lasers connected to the wiring is large, the charge / discharge current to the wiring parasitic capacitance is large and the power consumption is large, and the wiring parasitic capacitance However, the present invention has solved all of these problems. That is, since the voltage change at each electrode during driving is small, the power consumption due to the parasitic capacitance of the wiring is reduced, and at the same time, a pulse current with good rectangularity can flow into the laser active region.
Furthermore, polyimide, silicon oxide film, silicon nitride film, etc. are used for the matrix wiring of conventional surface emitting lasers to embed deep irregularities, but the residual stress caused by this reduces the reliability of the laser. On the other hand, when the present invention is used, since the surface irregularities are shallow and the buried layer is thin, there is an effect that a problem such as a decrease in reliability due to residual stress does not occur.
[0061]
Next, pulse operation characteristics of the laser array 70 in which the laser elements are arranged in 12 rows × 1200 columns and an image forming apparatus using the laser array 70 as a light source will be described.
[0062]
Since the laser array 70 in which the laser elements are arranged in 12 rows × 1200 columns is an assembly of the laser arrays in which the laser elements are arranged in four 6 rows × 600 columns, the laser array in which the laser elements are arranged in 6 rows × 600 columns. The pulse operation will be described with reference to the drive sequence in FIG. Here, it is assumed that the electrode potential shown in FIG. 3 is driven with a setting shifted by −8.5 V as a whole. That is, the cathode electrode, which is a common electrode of the laser array 70, is set to −8.5V, and the potentials of the matrix wiring interconnected anode wiring 64 and drive switch wiring 60 are set to 0V. A pulse voltage of −0.5 V is applied to the drive switch wiring 60 of the laser row to be driven, and a pulse voltage of +1.5 V is applied to the anode wiring 64 of the laser to be emitted next, thereby causing a desired laser element to emit light. Assuming that the arrangement position of the x rows and y columns of the laser elements in the laser array is indicated by (x, y), the simulation for driving the laser elements having the arrangement position (6,600) was performed by the above method. The result is shown in FIG. A rectangular current flows in the active region of the laser element with the array position (6,600), but no current flows in the active region of the laser element with the array position (3,600) that is not driven. It was confirmed that only the desired laser element can be driven.
[0063]
An example of a method for driving the entire laser array 70 is shown in the time chart of FIG. First, a pulse voltage of −0.5 V and a pulse width of 1.2 μs is applied to the drive switch wiring 60-1 in the first row, and the potentials of the drive switch wirings 60-2 to 60-12 in the second to twelfth rows are set to 0. Set to. Next, a pulse voltage of +1.5 V and a pulse width of 1.0 μs is applied only to the anode wiring 64-i (i is an integer of 1 to 1200) of the i-th row laser to be emitted. Only the laser element at the intersection of the potential of the drive switch wiring of −0.5 V and the potential of the anode wiring 64-i of +1.5 V satisfies the driving conditions shown in FIG. That is, only a desired laser in the first row can be emitted. Next, after the potential of the drive switch wiring 60-1 becomes 0 V, a pulse voltage of −0.5 V and a pulse width of 1.2 μs is applied to the drive switch wiring 60-2 in the second row. As in the case of the first row, when a pulse voltage of +1.5 V and a pulse width of 1.0 μs is applied only to the anode wiring 64-i of a desired laser element to emit light, only the desired laser element emits light.
[0064]
In this manner, desired laser elements in the third, fourth,..., Twelfth rows can be made to emit light sequentially.
[0065]
Next, an image forming apparatus using the laser array 70 as a light source will be described with reference to FIG. In the figure, the image forming apparatus has a laser array 70 as a light source, a lens system 72, a photosensitive drum 74, and a reflection mirror 76. In such a configuration, the laser light emitted from the laser array 70 as a light source is condensed and imaged by the lens system 72, and the light emission pattern of the laser array 70 is projected onto the surface of the photosensitive drum 74. In the present embodiment, a reflection mirror 76 is inserted in the optical path in order to reduce the distance from the arrangement position of the laser array 70 to the arrangement position of the photosensitive drum 74.
[0066]
Further, in the present embodiment, by projecting the laser array 70 slightly within the light emitting point array plane, the projected point array 12 × 1200 projected point array projected onto the surface of the photosensitive drum 74 can be obtained. , 14400 dot sequences arranged at equal intervals.
[0067]
Accordingly, an image having a resolution of 14400 spots can be formed on the width of the photosensitive drum by the rotation of the photosensitive drum 74. Although omitted in FIG. 10, the image forming apparatus includes a charging corotron, a developing device, a transfer corotron, a fixing device, and a cleaning device. For driving the laser array, a signal processor or a laser array driver is used.
Further, according to the image forming apparatus according to the present embodiment, since the surface-emitting type semiconductor light emitting element array integrated with high density is used as the light source, the pixel pitch can be reduced, and the drive sequence described above (FIG. By using 9), the laser array is caused to emit light sequentially, so that a high-resolution image can be formed.
[0068]
Fourth embodiment
A surface emitting semiconductor light emitting element array according to a fourth embodiment of the present invention will be described with reference to FIGS. The surface emitting semiconductor light emitting element array according to the present embodiment is an array of surface emitting semiconductor light emitting elements (selective oxidation type surface emitting laser elements) according to the second embodiment arranged in 12 rows × 1200 columns. It is.
[0069]
When fabricating a laser array, it is particularly preferable to insert the drive switch layer 28 near the surface of the p-type multilayer mirror layer 22 as described in the first embodiment (FIG. 1). As described in the embodiment (FIG. 5), it is more advantageous than inserting the drive switch layer 28 at the end of the n-type multilayer mirror layer 14. This is because it is easier to form the matrix wiring near the surface of the laser structure layer.
[0070]
Next, FIG. 11 shows an outline of the manufacturing process of the surface-emitting type semiconductor light-emitting element array 80 according to the present embodiment, and FIG. 12 shows the sectional structure of each surface-emitting type laser element. Each laser structure of the surface-emitting type semiconductor light-emitting element array is formed into a convex shape by etching each layer formed on the conductive n-type GaAs substrate 10 as shown in FIG. That is, as shown in FIG. 12, an n-type GaAs buffer layer 12, an n-type multilayer mirror layer 14, a spacer layer 16, an active region 18, a spacer layer 20,0.98Ga0.02The As layer 50, the p-type multilayer mirror layer 22, the drive switch layer 28, the p-type multilayer mirror layer 24, and the p-type contact layer 26 are grown in this order. The drive switch layer 28 is exposed on the surface by etching, and the n-type drive switch contact layer 30 is regrown thereon. Next, the convex shape of the laser element is formed by etching.
[0071]
Next, as shown in FIG.0.98Ga0.02Oxidized As layer 50, donut-shaped aluminum oxide Al2OThree52 is produced.
[0072]
Further, the surface of the convex laser array is filled with polyimide 84 and flattened by etching (FIG. 11 (3)). Then, a drive switch wiring 86 is formed, and an insulating film Si is formed to cover this.ThreeNFour88 is formed. A p-type electrode wiring 90 is formed in the vertical direction of the drive switch wiring 86 and a matrix wiring is laid. A common electrode 92 is formed on the back surface of the n-type GaAs substrate 10 (FIG. 11 (4)).
[0073]
In this manner, by applying a predetermined voltage to the three electrodes (or wirings) 86, 90, and 92 formed, the laser array 80 in which the laser elements are arranged in 12 rows × 1200 columns can be driven. The driving method is the same as that of the third embodiment, so that it can be used as a light source of the image forming apparatus. Although this image forming apparatus is an electrophotographic system, it goes without saying that it can also be used as a light source for direct printing, which is another printing system.
[0074]
Fifth embodiment
An image display apparatus according to the fifth embodiment of the present invention will be described. Prior to the description of the image display device, an AlGaInP laser array in which laser elements emitting red light having a wavelength of 650 nm used as a light source of the image display device are arranged in 12 rows × 120 columns will be described.
[0075]
The laser structure layer of each surface-emitting type laser element constituting this laser array is formed with a spacer layer and an active region of an AlGaInP-based material so as to emit red light (wavelength 680 nm) as its output light, and a multilayer mirror layer Was made of AlGaAs-based material. Specifically, the structure is such that an n-type GaAs buffer layer, n-type AlAs / Al on a conductive n-type GaAs substrate.0.5Ga0.5As multilayer mirror layer, non-doped AlInP spacer layer, GaInP / AlGaInP triple quantum well active region, non-doped AlInP spacer layer, p-type AlAs / Al0.5Ga0.5As multilayer mirror layer, n-type Al0.5Ga0.5As / AlAs / Al0.5Ga0.5As drive switch layer, p-type AlAs / Al0.5Ga0.5As A structure in which a multilayer mirror layer and a p-type GaAs contact layer are laminated in this order. This laser structure layer has a structure similar to that shown in FIG.
Thickness t of each layer of the multilayer mirror layer in the laser structure layeriIs t for light of the laser wavelength λ (here 780 nm)i= Λ / (4 ・ ni) (N)iIs the refractive index of each layer), and high reflectivity is achieved. In addition, each layer of the spacer layer and the active region has a thickness t of each layer.iIs its refractive index niValue t multiplied byi× niIs set to be equal to λ, and serves as a laser resonator.
[0076]
Similar to the laser array according to the third embodiment, a laser array in which laser elements are arranged in 12 rows × 120 columns by proton injection is fabricated on the substrate having such a laser structure layer. Further, as in the third embodiment, a common electrode is formed on the back surface of the GaAs substrate, and matrix wiring is laid on the p-type electrode and the drive switch electrode, so that the potential and current of these three electrodes are increased. Is operated, the laser array 100 of 12 rows × 120 columns can be driven.
[0077]
FIG. 13 shows a configuration of an image display apparatus using the laser array 100 as a light source. In the figure, the image display apparatus includes a laser array 100 as a light source, lens systems 102 and 104, reflection mirrors 106 and 108, a polygon mirror 110, and a screen 112.
[0078]
In the above configuration, the laser light 114 emitted from the laser array 100 of 12 rows × 120 columns is temporarily imaged on the mirror surface of the polygon mirror 110 by the lens system 102 and the reflection mirror 106. Next, the light reflected by the polygon mirror 110 is projected from the back surface onto the image display screen 112 by the lens system 104 and the reflection mirror 108. Here, the light emitting point array projected on the screen 112 is slightly tilted so that the projected point arrays in the main scanning direction (horizontal direction) of the light emitting point array are arranged at equal intervals. Thereby, the resolution in the main scanning direction is 1440 spots, and the image display apparatus can display a high-definition image.
[0079]
If the polygon mirror 110 has three surfaces and the rotation speed is 10 rotations / second (600 rotations / minute), a moving image of 30 frames / second can be formed. The vertical resolution on the screen 112 can be easily realized by 1200 spots or more by using the driving sequence described in the third embodiment.
[0080]
In this embodiment, only the red laser array is used, so that only red display is possible. Needless to say, full-color display can be achieved by using the blue and green laser arrays.
[0081]
【The invention's effect】
As described above, according to the surface-emitting type semiconductor light-emitting device of the present invention, the third layer mirror layer (reflective layer) on the surface side constituting the surface-emitting type laser device is provided inside or below the third mirror layer. By inserting a multi-layer mirror layer (drive switch layer) having a different conductivity type, a switching element, for example, a pnp junction or npn junction semiconductor layer constituting a transistor is formed on the surface side constituting the surface emitting laser. In addition, an electrode is formed on the conductive substrate, the multilayer mirror tank on the surface side, and the drive switch layer, and the surface emitting laser is driven by operating the potential or current value of these three electrodes. Since the drive switch layer is formed so as to maintain the periodicity of the arrangement of the multilayer mirror layers on the surface side, the multilayer mirror as a reflection layer even if the drive switch layer is inserted Without reflectance is lowered, thereby improving the output characteristics of the surface-emitting laser as compared with the conventional.
[0082]
According to the surface emitting semiconductor light emitting element array according to the present invention, the common electrode is formed on the conductive substrate among the electrodes in each surface emitting semiconductor light emitting element, and the multilayer mirror layer and the drive switch layer on the surface side are formed. Since the matrix wiring is formed, there are few surface irregularities, the matrix wiring can be easily formed, and the laser element can be highly integrated.
[0083]
In the image forming apparatus according to the present invention, the surface-emitting type semiconductor light emitting element array according to the present invention which is integrated with high density is used as a light source, so that the pixel pitch can be made fine and a high-resolution image can be formed. it can.
[0084]
In the image display device according to the present invention, since the surface-emitting type semiconductor light-emitting element array according to the present invention that is integrated at a high density is used as a light source, the pixel pitch can be reduced, so that a high-resolution image can be displayed. Can do.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing a cross-sectional structure of a surface-emitting semiconductor light-emitting device according to a first embodiment of the present invention.
FIG. 2 is an energy band structure diagram showing the operation principle of the surface-emitting type semiconductor light emitting device according to the first embodiment of the present invention.
3 is a circuit diagram showing an equivalent circuit of the surface-emitting type semiconductor light emitting element shown in FIG.
4 is a voltage-current characteristic diagram showing a relationship between a drive switch electrode potential and a current flowing through each part in the surface-emitting type semiconductor light-emitting device shown in FIG. 1;
FIG. 5 is a cross-sectional view showing a cross-sectional structure of a surface-emitting semiconductor light-emitting element according to a second embodiment of the present invention.
FIG. 6 is a process diagram showing a manufacturing process of a surface-emitting type semiconductor light-emitting element array according to a third embodiment of the present invention.
FIG. 7 is an explanatory diagram showing a driving sequence of a surface emitting semiconductor light emitting element array according to a third embodiment of the present invention.
FIG. 8 is a pulse current waveform diagram showing a driving simulation result of the surface emitting semiconductor light emitting element array according to the third embodiment of the present invention.
FIG. 9 is a timing chart showing a driving sequence when driving the entire surface emitting semiconductor light emitting element array according to the third embodiment of the present invention.
FIG. 10 is a configuration diagram showing a schematic configuration of an image forming apparatus using a surface emitting semiconductor light emitting element array according to a third embodiment of the present invention as a light source.
FIG. 11 is a process diagram showing a manufacturing process of a surface emitting semiconductor light emitting element array according to a fourth embodiment of the present invention.
FIG. 12 is a cross-sectional view showing a cross-sectional structure of each surface emitting laser element of a surface emitting semiconductor light emitting element array according to a fourth embodiment of the present invention.
FIG. 13 is a configuration diagram showing a schematic configuration of an image display apparatus according to a fifth embodiment of the present invention.
FIG. 14 is a sectional view showing a part of a sectional structure of a conventional surface emitting laser array.
FIG. 15 is a cross-sectional view showing a cross-sectional structure of a surface emitting laser laser array equipped with a conventional transistor.
[Explanation of symbols]
10 n-type GaAs substrate
12 n-type GaAs buffer layer
14 n-type multilayer mirror layer (first multilayer mirror layer)
16 Spacer layer (first spacer layer)
18 Active region
20 Spacer layer (second spacer layer)
22, 24 p-type multilayer mirror layer (second multilayer mirror layer)
26 p-type contact layer
28 Drive switch layer (third layer)
30 Drive switch contact layer
32 n-type electrode
34 p-type electrode
36 Drive switch electrode

Claims (8)

半導体基板上に第1の多層膜ミラー層と、第1のスペーサ層と、活性領域と、第2のスペーサ層と、第2の多層膜ミラー層とがこの順に配置されてなる面発光型半導体発光素子において、
前記活性領域を除く前記各層のいずれかに挿入される層と導電型の異なる第3の層を挿入することにより前記発光素子内に前記挿入される層と第3の層とからなるスイッチング素子を構成する半導体層を形成したことを特徴とする面発光型半導体発光素子。
A surface-emitting type semiconductor in which a first multilayer mirror layer, a first spacer layer, an active region, a second spacer layer, and a second multilayer mirror layer are arranged in this order on a semiconductor substrate. In the light emitting element,
A switching element composed of the inserted layer and the third layer is inserted into the light emitting element by inserting a third layer having a conductivity type different from that of the layer inserted in any one of the layers excluding the active region. A surface-emitting type semiconductor light-emitting device characterized in that a semiconductor layer is formed.
半導体基板上に第1の多層膜ミラー層と、第1のスペーサ層と、活性領域と、第2のスペーサ層と、第2の多層膜ミラー層とがこの順に配置され、第1の多層膜ミラー層と第1のスペーサ層の少なくとも一方は第1の導電型を有し、かつ第2のスペーサ層と第2の多層膜ミラー層の少なくとも一方は第1の導電型と反対の第2の導電型を有する面発光型半導体発光素子において、
前記第1の導電型を有する層の内部か端部に第2の導電型の第3の層を挿入するか、または第2の導電型を有する層の内部か端部に第1の導電型の第3の層を挿入することによりスイッチング素子を構成する半導体層を形成し、
前記第3の層より下側の第1の導電型を有する層に形成された第1の電極と、前記第3の層より上側の第2の導電型を有する層に形成された第2の電極と、前記第3の層かまたは第3の層上に形成されたコンタクト層に形成された第3の電極とを駆動することにより発光を制御可能に構成したことを特徴とする面発光型半導体発光素子。
A first multilayer mirror layer, a first spacer layer, an active region, a second spacer layer, and a second multilayer mirror layer are arranged in this order on a semiconductor substrate. At least one of the mirror layer and the first spacer layer has the first conductivity type, and at least one of the second spacer layer and the second multilayer mirror layer has the second conductivity type opposite to the first conductivity type. In a surface emitting semiconductor light emitting device having a conductivity type,
A third layer of the second conductivity type is inserted into or at the end of the layer having the first conductivity type, or the first conductivity type is inserted into or at the end of the layer of the second conductivity type Forming a semiconductor layer constituting the switching element by inserting the third layer of
A first electrode formed in a layer having a first conductivity type below the third layer; and a second electrode formed in a layer having a second conductivity type above the third layer. A surface-emitting type characterized in that light emission can be controlled by driving an electrode and a third electrode formed on the third layer or a contact layer formed on the third layer. Semiconductor light emitting device.
導電性の半導体基板上に第1の多層膜ミラー層と、第1のスペーサ層と、活性領域と、第2のスペーサ層と、第2の多層膜ミラー層とがこの順に配置され、導電性の半導体基板と第1の多層膜ミラー層が第一の導電型を有し、かつ第2のスペーサ層と第2の多層膜ミラー層の少なくとも一方が第一の導電型と反対の第二の導電型を有する面発光型半導体発光素子において、
第一の導電型を有する第1の多層膜ミラー層の内部か端部に第二の導電型を有する第二の導電型の第3の層を挿入するか、または第二の導電型を有する第2の多層膜ミラー層の内部か端部に、第一の導電型の第3の層を挿入することによりスイッチング素子を構成する半導体層を形成し、
前記導電性基板に形成された第1の電極と、第3の層より上側の第二の導電型の層に形成された第2の電極と、第3の層か第3の層の上に形成されたコンタクト層に形成された第3の電極とを駆動することにより発光を制御可能に構成したことを特徴とする面発光型半導体発光素子。
A first multilayer mirror layer, a first spacer layer, an active region, a second spacer layer, and a second multilayer mirror layer are arranged in this order on a conductive semiconductor substrate, The semiconductor substrate and the first multilayer mirror layer have the first conductivity type, and at least one of the second spacer layer and the second multilayer mirror layer is the second conductivity type opposite to the first conductivity type. In a surface emitting semiconductor light emitting device having a conductivity type,
A third layer of the second conductivity type having the second conductivity type is inserted into or inside the first multilayer mirror layer having the first conductivity type, or has the second conductivity type. A semiconductor layer constituting a switching element is formed by inserting a third layer of the first conductivity type into the inside or the end of the second multilayer mirror layer,
A first electrode formed on the conductive substrate; a second electrode formed on a second conductivity type layer above the third layer; and on the third layer or the third layer. A surface-emitting semiconductor light-emitting element configured to control light emission by driving a third electrode formed in a formed contact layer.
前記第1、第2の多層膜ミラー層は、各層が厚さλ/ (4・ ni )となる(λは活性層から放射された光の波長、ni は各層の屈折率)層の積層構造で構成され、第1のスペーサ層と第2のスペーサ層と活性領域は、それら各層の膜厚ti を各層の屈折率ni で乗じた値ti ・ni の合計がλと等しくなるように構成されており、
前記第3の層は第3の層が挿入された部分の層の上記の構成を保持するように形成されることを特徴とする請求項1乃至3のうちいずれか一に記載の面発光型半導体発光素子。
Each of the first and second multilayer mirror layers has a thickness λ / (4 · n i ) (λ is the wavelength of light emitted from the active layer, n i is the refractive index of each layer) The first spacer layer, the second spacer layer, and the active region have a laminated structure, and the total of the values t i · n i obtained by multiplying the thickness t i of each layer by the refractive index n i of each layer is λ Configured to be equal,
4. The surface-emitting type according to claim 1, wherein the third layer is formed so as to maintain the above-described configuration of the layer in which the third layer is inserted. 5. Semiconductor light emitting device.
前記第3の層が第1の多層膜ミラー層かあるいは第2の多層膜ミラー層の内部あるいは端部に挿入され、かつ第3の層が、第3の層が挿入された多層膜ミラー層の構成の周期性を保持するように形成されることを特徴とする請求項4に記載の面発光型半導体発光素子。The third layer is a first multilayer mirror layer or a multilayer mirror layer inserted into the second multilayer mirror layer or at the end thereof, and the third layer is a multilayer mirror layer in which the third layer is inserted The surface-emitting type semiconductor light-emitting device according to claim 4, wherein the surface-emitting type semiconductor light-emitting device is formed so as to maintain the periodicity of the structure. 請求項2乃至5のいずれか一に記載の面発光型半導体発光素子を2 次元に配列し、前記第1の電極か第2の電極のうちどちらか一方の電極を共通電極とすると共に、前記第1の電極か第2の電極のうちの他方の電極と第3の電極に対してマトリクス配線を形成し、これら3つの電極により個々の面発光型半導体発光素子を駆動可能に構成したことを特徴とする面発光型半導体発光素子アレイ。A surface-emitting type semiconductor light emitting device according to any one of claims 2 to 5 is two-dimensionally arranged, and either one of the first electrode and the second electrode is used as a common electrode, A matrix wiring is formed for the other electrode of the first electrode or the second electrode and the third electrode, and each of the surface emitting semiconductor light emitting elements can be driven by these three electrodes. A surface-emitting type semiconductor light-emitting element array. 請求項6に記載の面発光型半導体素子アレイを光源とし、該光源より放出された光を利用して画像をプリントすることを特徴とする画像形成装置。An image forming apparatus using the surface-emitting type semiconductor element array according to claim 6 as a light source and printing an image using light emitted from the light source. 請求項6に記載の面発光型半導体発光素子アレイを光源とし、前記光源より放出された光を光学系を用いて表示面に照射し、静止画像または動画像を表示することを特徴とする画像表示装置。An image characterized in that the surface-emitting type semiconductor light-emitting element array according to claim 6 is used as a light source, and light emitted from the light source is irradiated onto a display surface using an optical system to display a still image or a moving image. Display device.
JP33962797A 1997-12-10 1997-12-10 Surface-emitting semiconductor light-emitting element, surface-emitting semiconductor light-emitting element array, image forming apparatus, and image display apparatus Expired - Fee Related JP3644226B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33962797A JP3644226B2 (en) 1997-12-10 1997-12-10 Surface-emitting semiconductor light-emitting element, surface-emitting semiconductor light-emitting element array, image forming apparatus, and image display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33962797A JP3644226B2 (en) 1997-12-10 1997-12-10 Surface-emitting semiconductor light-emitting element, surface-emitting semiconductor light-emitting element array, image forming apparatus, and image display apparatus

Publications (2)

Publication Number Publication Date
JPH11177183A JPH11177183A (en) 1999-07-02
JP3644226B2 true JP3644226B2 (en) 2005-04-27

Family

ID=18329297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33962797A Expired - Fee Related JP3644226B2 (en) 1997-12-10 1997-12-10 Surface-emitting semiconductor light-emitting element, surface-emitting semiconductor light-emitting element array, image forming apparatus, and image display apparatus

Country Status (1)

Country Link
JP (1) JP3644226B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7590159B2 (en) 2001-02-26 2009-09-15 Ricoh Company, Ltd. Surface-emission laser diode operable in the wavelength band of 1.1-1.7 micrometers and optical telecommunication system using such a laser diode
WO2008023813A1 (en) 2006-08-23 2008-02-28 Ricoh Company, Ltd. Surface-emitting laser array, optical scanning device, and image forming device
JP5477728B2 (en) * 2013-05-13 2014-04-23 株式会社リコー Surface emitting laser array
JP7334727B2 (en) * 2018-03-28 2023-08-29 ソニーグループ株式会社 Vertical cavity surface emitting laser device and electronic device

Also Published As

Publication number Publication date
JPH11177183A (en) 1999-07-02

Similar Documents

Publication Publication Date Title
US5451977A (en) Self-scanning light-emitting array and a driving method of the array
JP2577034B2 (en) Self-scanning light emitting element array and driving method thereof
US4870652A (en) Monolithic high density arrays of independently addressable semiconductor laser sources
JP4960665B2 (en) Light emitting element array and image forming apparatus
US5814841A (en) Self-scanning light-emitting array
CN102891230B (en) The method of luminescent device, light-emitting element array, optical record head, device for image forming and manufacture luminescent device
US7491976B2 (en) Light-emitting element array and image forming apparatus
JP2790631B2 (en) Self-scanning light emitting element array
US6262540B1 (en) Semiconductor device and image formation apparatus using same
US20080240196A1 (en) Surface emitting laser array, method for manufacturing the same, and semiconductor device
JP2784010B2 (en) Self-scanning light emitting element array
JP2005064104A (en) Light emitting diode array
JP2784052B2 (en) Self-scanning light emitting element array and driving method thereof
JP2008277780A (en) Surface emitting laser array, method of manufacturing the same, and semiconductor device
US20130234168A1 (en) Light-emitting element, method of manufacturing light-emitting element, self-scanning light-emitting element array, optical writing head, and image forming apparatus
JP2000012973A (en) Two-dimensional light emitting device array, image display apparatus and image forming apparatus
JP3644226B2 (en) Surface-emitting semiconductor light-emitting element, surface-emitting semiconductor light-emitting element array, image forming apparatus, and image display apparatus
JP2000022274A (en) Two-dimensional light emitting element array and imaging device employing it
JP2009158709A (en) Surface-emitting type semiconductor laser array and surface-emitting type semiconductor laser
JP2016152244A (en) Light emitting element, light emitting element array, optical writing head, and image forming apparatus
JP3306130B2 (en) Light emitting diode array device
JP3726398B2 (en) Semiconductor device
JP3814880B2 (en) Semiconductor device and manufacturing method thereof
JP3205049B2 (en) Light source for optical printer
JP4637517B2 (en) Light emitting device and image recording device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050124

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090210

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130210

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130210

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140210

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees