JP3306130B2 - Light emitting diode array device - Google Patents

Light emitting diode array device

Info

Publication number
JP3306130B2
JP3306130B2 JP30724292A JP30724292A JP3306130B2 JP 3306130 B2 JP3306130 B2 JP 3306130B2 JP 30724292 A JP30724292 A JP 30724292A JP 30724292 A JP30724292 A JP 30724292A JP 3306130 B2 JP3306130 B2 JP 3306130B2
Authority
JP
Japan
Prior art keywords
light emitting
light
layer
diode array
array device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP30724292A
Other languages
Japanese (ja)
Other versions
JPH06163980A (en
Inventor
敦志 田尻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP30724292A priority Critical patent/JP3306130B2/en
Publication of JPH06163980A publication Critical patent/JPH06163980A/en
Application granted granted Critical
Publication of JP3306130B2 publication Critical patent/JP3306130B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Led Devices (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、例えば電子写真式プリ
ンタの光源として用いられる複数の発光領域を直線状に
並べた発光ダイオードアレイ装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light emitting diode array device in which a plurality of light emitting areas used as a light source of an electrophotographic printer are arranged in a straight line.

【0002】[0002]

【従来の技術】近年、情報処理量の増大に伴い、高速で
高解像,低騒音の電子写真式プリンタの需要が多く、そ
の開発が進められている。この光源として複数の発光領
域を直線状に並設した発光ダイオードアレイ装置が用い
られている。そしてその解像度が400dpiであるものが実
用化されている。
2. Description of the Related Art In recent years, as the amount of information processing has increased, there has been a great demand for high-speed, high-resolution, low-noise electrophotographic printers, and their development has been promoted. As this light source, a light emitting diode array device having a plurality of light emitting regions arranged in a straight line is used. The one with a resolution of 400 dpi has been put to practical use.

【0003】図6は従来の発光ダイオードアレイ装置を
示す模式図であり、図6(a) は平面図を示し、図6(b)
はこのI−I線における断面図を示す。この従来装置は
「日立電線,No.5, pp29〜32,1985.12」に開示されてい
る。図中1は矩形のp型GaAs基板であり、このp型GaAs
基板1上にはp型GaAlAs層2が形成されている。そして
このp型GaAlAs層2上の中央部において長手方向に複数
個のn型GaAlAs層3が設けられており、これらp型GaAl
As層2とn型GaAlAs層3とのpn接合により発光領域8
を形成している。n型GaAlAs層3上にはn型GaAs層4が
形成されており、n型GaAs層4上を除く表面には絶縁層
5が形成されている。各n型GaAs層4上には個別電極6
が配設されており、この個別電極6はp型GaAlAs層2の
幅方向の相反する一端部へ交互に引き出されている。ま
たp型GaAs基板1の下面には共通電極7が配設されてい
る。
FIG. 6 is a schematic view showing a conventional light emitting diode array device, FIG. 6 (a) is a plan view, and FIG.
Shows a cross-sectional view taken along the line II. This conventional device is disclosed in "Hitachi Cable, No. 5, pp. 29-32, 1985.12". In the figure, reference numeral 1 denotes a rectangular p-type GaAs substrate.
On a substrate 1, a p-type GaAlAs layer 2 is formed. A plurality of n-type GaAlAs layers 3 are provided at a central portion on the p-type GaAlAs layer 2 in the longitudinal direction.
The light emitting region 8 is formed by a pn junction between the As layer 2 and the n-type GaAlAs layer 3.
Is formed. An n-type GaAs layer 4 is formed on the n-type GaAlAs layer 3, and an insulating layer 5 is formed on the surface except on the n-type GaAs layer 4. An individual electrode 6 is provided on each n-type GaAs layer 4.
The individual electrodes 6 are alternately drawn to opposite ends of the p-type GaAlAs layer 2 in the width direction. On the lower surface of the p-type GaAs substrate 1, a common electrode 7 is provided.

【0004】以上の如き構成の従来装置においては、個
別電極6及び共通電極7に通電を行うことにより発光領
域8(pn接合面)で発光し、この光は各n型GaAlAs層
3を通って外部へ取り出される。このときのn型GaAlAs
層3内での光吸収を抑制するため、n型GaAlAs層3のAl
組成比をp型GaAlAs層2のAl組成比より大きくしてい
る。
In the conventional device having the above-described structure, light is emitted from the light-emitting region 8 (pn junction surface) by energizing the individual electrode 6 and the common electrode 7, and this light passes through each n-type GaAlAs layer 3. It is taken out. N-type GaAlAs at this time
In order to suppress the light absorption in the layer 3, the n-type GaAlAs
The composition ratio is set larger than the Al composition ratio of the p-type GaAlAs layer 2.

【0005】[0005]

【発明が解決しようとする課題】発光ダイオードアレイ
装置はこれを駆動する駆動ICと接続する必要があり、
金属ワイヤ又はフィルム上に形成されたパターン電極と
発光領域8から引き出された個別電極6とのボンディン
グを行っている。このボンディングを行うためには、個
別電極6において約 100μm 角以上の大きさの電極パッ
ドが必要である。400dpiの解像度の発光ダイオードアレ
イ装置では、発光領域8が設けられるピッチは約60μm
であるため、上述のように個別電極6を交互に引き出し
ても電極パッドとして使用できるスペースは 120μm で
ある。従って従来装置の構成では、近年需要が高まりつ
つある400dpi以上の解像度を得ることは困難である。そ
こで電極パッドを一端側に2列配置して高解像度化を実
施する構成も考えられるが、この場合は素子面積が大き
くなり適当でない。また近年では濃淡の階調化を行える
装置の要求が高まっているが、従来装置では発光領域8
が1列であるため、その実現には電流を制御する方法し
かないと考えられる。この場合は制御回路の導入が必要
となる等、新たな問題が生じる。
The light emitting diode array device needs to be connected to a driving IC for driving the device.
The bonding between the pattern electrode formed on the metal wire or the film and the individual electrode 6 drawn from the light emitting region 8 is performed. In order to perform this bonding, an electrode pad having a size of about 100 μm square or more is required in the individual electrode 6. In the light emitting diode array device having a resolution of 400 dpi, the pitch at which the light emitting regions 8 are provided is about 60 μm.
Therefore, even if the individual electrodes 6 are alternately pulled out as described above, the space that can be used as an electrode pad is 120 μm. Therefore, with the configuration of the conventional apparatus, it is difficult to obtain a resolution of 400 dpi or more, which is increasing in demand in recent years. Therefore, a configuration in which the electrode pads are arranged in two rows on one end side to increase the resolution is conceivable. However, in this case, the element area becomes large, which is not appropriate. In recent years, there has been an increasing demand for devices capable of shading gradations.
Are arranged in a single row, so it can be considered that the only way to realize this is to control the current. In this case, a new problem arises such as the necessity of introducing a control circuit.

【0006】本発明は、斯かる事情に鑑みてなされたも
のであり、発光領域を複数列設け、列毎の発光を独立に
行い得る構成とすることにより、大幅に面積を増大させ
ることなく高解像度化又は濃淡の階調化を図ることが可
能な発光ダイオードアレイ装置を提供することを目的と
する。
The present invention has been made in view of such circumstances, and has a configuration in which a plurality of light emitting regions are provided so that light emission can be performed independently for each column. It is an object of the present invention to provide a light emitting diode array device capable of achieving a higher resolution or a gray scale.

【0007】[0007]

【課題を解決するための手段】第1発明に係る発光ダイ
オードアレイ装置は、基板上に積層されたpn接合層か
らなる複数の発光領域を一方向に並設した発光領域列
と、前記発光領域からこの並設方向と交叉する方向に引
き出して配設する複数の個別電極と、複数の発光領域に
共通する共通電極とを備える発光ダイオードアレイ装置
において、前記発光領域列を同一基板上に複数有し、該
発光領域列毎に設けられ前記pn接合層の下側層と接す
る複数のコンタクト層と、該複数のコンタクト層に接し
て設けられ各発光領域列に独立に通電を行うための複数
の共通電極とを備え、前記個別電極により導通された前
記基板上の隣り合う前記発光領域列間に絶縁性のリッジ
を設け、前記隣り合う発光領域列間の発光領域を前記リ
ッジにより前記基板側で電気的に分離したことを特徴と
する。第2発明に係る発光ダイオードアレイ装置は、第
1発明において、前記個別電極の引き出し方向の各発光
領域を千鳥状に配設してあることを特徴とする。
According to a first aspect of the present invention, there is provided a light emitting diode array device, comprising: a light emitting region row in which a plurality of light emitting regions each formed of a pn junction layer laminated on a substrate are arranged in one direction; And a common electrode common to a plurality of light emitting regions, the light emitting region array having a plurality of light emitting region columns on the same substrate. A plurality of contact layers provided for each light emitting region column and in contact with a lower layer of the pn junction layer; and a plurality of contact layers provided in contact with the plurality of contact layers and configured to independently supply current to each light emitting region column. A common electrode, and before the individual electrodes conduct.
Insulating ridges between adjacent light emitting region rows on the substrate
And the light emitting area between the adjacent light emitting area rows is
The substrate is electrically separated by the edge. A light-emitting diode array device according to a second invention is characterized in that, in the first invention, the light-emitting regions in the drawing direction of the individual electrodes are arranged in a staggered manner.

【0008】[0008]

【作用】第1発明にあっては、個別電極の引き出し方向
において同一線上に発光領域を並設した場合は、発光領
域を独立に通電することにより、感光体ドラムの同一点
に光が照射される回数を変更することができるので、濃
淡の階調を付けることが可能となる。
According to the first aspect of the present invention, when the light emitting regions are arranged side by side on the same line in the drawing direction of the individual electrodes, the light is irradiated to the same point on the photosensitive drum by independently supplying current to the light emitting regions. Since the number of times can be changed, it is possible to provide a gray scale.

【0009】さらに第2発明にあっては、個別電極の引
き出し方向において発光領域を千鳥状に配設することに
より、高解像度化を図ることが可能である。
Further, according to the second aspect of the present invention, it is possible to increase the resolution by arranging the light emitting regions in a staggered manner in the direction in which the individual electrodes are led out.

【0010】[0010]

【実施例】以下、本発明をその実施例を示す図面に基づ
き具体的に説明する。図1は第1発明に係る発光ダイオ
ードアレイ装置の第1実施例を示す模式図であり、図1
(a) は平面図を示し、図1(b) はこのII−II線における
断面図を示す。図中9は、全長約8000μm ,幅約1100μ
m の絶縁性GaAs基板であり、この絶縁性GaAs基板9の中
央部には、絶縁性GaAs基板9のエッチングにより直線状
のリッジ9aがその長手方向に形成されている。このリッ
ジ9aの両側にp型GaAlAs層2がリッジ9aにより2列に分
離されて形成されている。そしてこのp型GaAlAs層2の
両側に下部コンタクト層としてのp型GaAs層10が形成さ
れている。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be specifically described below with reference to the drawings showing the embodiments. FIG. 1 is a schematic view showing a first embodiment of the light emitting diode array device according to the first invention.
1A shows a plan view, and FIG. 1B shows a cross-sectional view taken along the line II-II. 9 in the figure is about 8000 μm in total length and about 1100 μ in width
The insulating GaAs substrate 9 has a linear ridge 9a formed in the longitudinal direction at the center of the insulating GaAs substrate 9 by etching of the insulating GaAs substrate 9. On both sides of the ridge 9a, the p-type GaAlAs layer 2 is formed in two rows separated by the ridge 9a. On both sides of the p-type GaAlAs layer 2, a p-type GaAs layer 10 as a lower contact layer is formed.

【0011】このp型GaAlAs層2上の長手方向に複数の
n型GaAlAs層3が設けられており、n型GaAlAs層3上に
は上部コンタクト層としてのn型GaAs層4が形成されて
いる。これらp型GaAlAs層2とn型GaAlAs層3とのpn
接合により発光領域8を形成している。そして共通電極
11の形成領域及びn型GaAs層4上を除く表面には絶縁層
5が形成されており、p型GaAlAs層2の幅方向に並ぶ2
個の発光領域8に亘って1個の個別電極16が配設されて
おり、この個別電極16は幅方向の一端側へ交互に引き出
されている。個別電極16の外側のp型GaAlAs層2上には
その長手方向に幅10μm 程度の共通電極11, 11が配設さ
れている。
A plurality of n-type GaAlAs layers 3 are provided on the p-type GaAlAs layer 2 in the longitudinal direction, and an n-type GaAs layer 4 as an upper contact layer is formed on the n-type GaAlAs layer 3. . The pn of the p-type GaAlAs layer 2 and the n-type GaAlAs layer 3
The light emitting region 8 is formed by bonding. And the common electrode
An insulating layer 5 is formed on the surface excluding the formation region 11 and the n-type GaAs layer 4, and the insulating layers 5 are arranged in the width direction of the p-type GaAlAs layer 2.
One individual electrode 16 is provided over each of the light emitting regions 8, and the individual electrodes 16 are alternately drawn to one end in the width direction. On the p-type GaAlAs layer 2 outside the individual electrodes 16, common electrodes 11, 11 having a width of about 10 μm are provided in the longitudinal direction.

【0012】以上の如き構成の本発明装置においては、
個別電極16に通電を行い、共通電極11, 11のいずれか又
は両方に通電を行うと、電流は個別電極16,n型GaAs層
4,n型GaAlAs層3,p型GaAlAs層2,p型GaAs層10及
び共通電極11を経て流れ、発光領域8(pn接合面)で
発光し、この光は各n型GaAlAs層3を通って外部へ取り
出される。このときのn型GaAlAs層3内での光吸収を抑
制させるため、n型GaAlAs層3のAl組成比をp型GaAlAs
層2のAl組成比より大きくしている。
In the apparatus of the present invention having the above configuration,
When an electric current is applied to the individual electrode 16 and an electric current is applied to one or both of the common electrodes 11, 11, the electric current flows through the individual electrode 16, the n-type GaAs layer 4, the n-type GaAlAs layer 3, the p-type GaAlAs layer 2, and the p-type The light flows through the GaAs layer 10 and the common electrode 11 and emits light in the light emitting region 8 (pn junction surface). This light is extracted outside through each n-type GaAlAs layer 3. In order to suppress light absorption in the n-type GaAlAs layer 3 at this time, the Al composition ratio of the n-type GaAlAs layer 3 is changed to p-type GaAlAs.
It is larger than the Al composition ratio of the layer 2.

【0013】図2,図3は図1に示す発光ダイオードア
レイ装置の製造方法を示す説明図である。まず図2(a)
に示す如くフォトリソグラフィーにより絶縁性GaAs基板
9の中央部の長手方向にリッジ9a(幅10〜20μm ,高さ
3μm )を形成する。リッジ9aを形成していない部分の
絶縁性GaAs基板9の厚さは約 350μm である。次に発光
領域列(各幅50μm )を形成する位置及びリッジ9a上に
SiO2 等の酸化膜13(厚さ4000Å)を形成し(図2
(b))、この両側にp型GaAs層10(厚さ3μm )をLPE
(液相エピタキシアル成長)法により結晶成長する(図
2(c))。酸化膜13を除去した後、p型GaAlAs層2(発光
領域形成位置における厚さ4μm ),n型GaAlAs層3
(厚さ3μm )及びn型GaAs層4(厚さ 0.5μm )をL
PE法により積層する(図2(d))。
FIGS. 2 and 3 are explanatory views showing a method of manufacturing the light emitting diode array device shown in FIG. First, Fig. 2 (a)
As shown in FIG. 7, a ridge 9a (width 10 to 20 .mu.m, height 3 .mu.m) is formed in the longitudinal direction at the center of the insulating GaAs substrate 9 by photolithography. The thickness of the insulating GaAs substrate 9 where the ridge 9a is not formed is about 350 μm. Next, at the position where the light emitting region row (each width 50 μm) is formed and on the ridge 9a
An oxide film 13 (4000 mm thick) of SiO 2 or the like is formed (FIG. 2).
(b)), a p-type GaAs layer 10 (thickness 3 μm) is
A crystal is grown by a (liquid phase epitaxy) method (FIG. 2C). After removing the oxide film 13, the p-type GaAlAs layer 2 (thickness 4 μm at the light emitting region forming position), the n-type GaAlAs layer 3
(Thickness 3 μm) and n-type GaAs layer 4 (thickness 0.5 μm)
Lamination is performed by the PE method (FIG. 2D).

【0014】そして発光領域列形成位置以外のp型GaAl
As層2,n型GaAlAs層3及びn型GaAs層4を除去し、n
型GaAlAs層3は幅40μm , 長さ50μm 角に、n型GaAs層
4は幅10μm , 長さ30μm 角にして発光領域8の分離を
行う(図3(e))。さらにn型GaAs層4上及び共通電極11
の形成位置以外の表面にSiO2 等の絶縁膜5(厚さ4000
Å)を形成し(図3(f))、幅方向に並ぶ2個の発光領域
8に亘ってSn−Auからなる個別電極16(厚さ4000Å)を
交互に異なる端部側へ引き出して形成し、最後にp型Ga
As層10上の両端部にZn−Auからなる共通電極11,11を形
成する(図3(g))。
Then, the p-type GaAl other than the light-emitting region column forming position
The As layer 2, the n-type GaAlAs layer 3 and the n-type GaAs layer 4 are removed and n
The light emitting region 8 is separated so that the GaAlAs layer 3 has a width of 40 μm and a length of 50 μm square, and the n-type GaAs layer 4 has a width of 10 μm and a length of 30 μm square (FIG. 3E). Further, on the n-type GaAs layer 4 and on the common electrode 11
Insulation film 5 such as SiO 2 (thickness 4000)
Å) is formed (FIG. 3 (f)), and the individual electrodes 16 (thickness 4000 Å) made of Sn-Au are alternately drawn out to different end sides over the two light emitting regions 8 arranged in the width direction. And finally p-type Ga
Common electrodes 11 and 11 made of Zn-Au are formed on both ends of the As layer 10 (FIG. 3 (g)).

【0015】図4は第1発明の第2実施例を示す模式図
であり、図4(a) は平面図を示し、図4(b) はこのVI−
VI線における断面図を示す。本実施例では発光領域列を
3列設けている。外側2列の発光領域8a…, 8c…は、p
型GaAs基板1上に形成された絶縁性GaAs層12上にp型Ga
AlAs層2が形成されており、真ん中の列の発光領域8b…
はp型GaAs基板1上にp型GaAlAs層2が形成されてい
る。これら発光領域8a,8b,8cは絶縁性GaAs層12のエッチ
ングにより形成されたリッジ12a, 12aにより電気的に分
離されている。一方、p型GaAs基板1の下面には共通電
極7が形成されている。個別電極26は幅方向に並ぶ3個
の発光領域8a,8b,8cに亘って1個設けられており、交互
に異なる端部側へ引き出してある。その他の構成は図1
に示す構成と同様である。このような発光ダイオードア
レイ装置では、共通電極7,11, 11のいずれに通電を行
うかによってこれら発光領域8a,8b,8cのうちどの列を発
光させるかを選択することができる。即ち共通電極11を
選択すると電流は個別電極26,n型GaAs層4,n型GaAl
As層3,p型GaAlAs層2,p型GaAs層10及び選択された
共通電極11を経て流れ、共通電極7を選択すると電流は
個別電極26,n型GaAs層4,n型GaAlAs層3,p型GaAl
As層2,p型GaAs基板1及び選択された共通電極7を経
て流れ発光する。
FIG. 4 is a schematic view showing a second embodiment of the first invention. FIG. 4 (a) is a plan view, and FIG.
6 shows a cross-sectional view taken along line VI. In this embodiment, three light emitting area rows are provided. The light emitting areas 8a ..., 8c ... in the outer two rows are p
P-type Ga on the insulating GaAs layer 12 formed on the
The AlAs layer 2 is formed, and the light emitting regions 8b in the middle row are formed.
In FIG. 1, a p-type GaAlAs layer 2 is formed on a p-type GaAs substrate 1. These light emitting regions 8a, 8b, 8c are electrically separated by ridges 12a, 12a formed by etching the insulating GaAs layer 12. On the other hand, a common electrode 7 is formed on the lower surface of the p-type GaAs substrate 1. One individual electrode 26 is provided over three light-emitting regions 8a, 8b, 8c arranged in the width direction, and is alternately drawn to different end portions. Other configurations are shown in FIG.
This is the same as the configuration shown in FIG. In such a light emitting diode array device, it is possible to select which column of the light emitting regions 8a, 8b, 8c emits light depending on which of the common electrodes 7, 11, 11 is energized. That is, when the common electrode 11 is selected, the current flows through the individual electrode 26, the n-type GaAs layer 4, and the n-type GaAl
The current flows through the As layer 3, the p-type GaAlAs layer 2, the p-type GaAs layer 10, and the selected common electrode 11, and when the common electrode 7 is selected, the current flows to the individual electrode 26, the n-type GaAs layer 4, the n-type GaAlAs layer 3, p-type GaAl
Light flows through the As layer 2, the p-type GaAs substrate 1, and the selected common electrode 7, and emits light.

【0016】図1及び図4に示す本発明装置では基板の
幅方向において同一線上に複数の発光領域を配設してい
るので、列毎の発光を制御すれば感光体ドラムの同一点
に光が照射される回数を変更することができ、濃淡の階
調を付けることが可能である。
In the apparatus of the present invention shown in FIGS. 1 and 4, a plurality of light emitting areas are arranged on the same line in the width direction of the substrate. Can be changed, and gradation of light and shade can be given.

【0017】図5は第2発明に係る実施例を示す平面図
である。構成は図1に示すものと同様であるが、発光領
域8の配設位置を素子の幅方向において千鳥状(互い違
い)にしたものである。この場合も図1の場合と同様、
2個の発光領域8毎に個別電極16を形成し、交互に異な
る端部側へ引き出している。図5に示す本発明装置では
基板の幅方向において千鳥状に発光領域を配設している
ので、列毎の発光を制御すれば解像度を上昇させること
が可能である。なお上述の全実施例においてp型,n型
を入れ換えても同様の効果が得られる。
FIG. 5 is a plan view showing an embodiment according to the second invention. The configuration is the same as that shown in FIG. 1, but the arrangement positions of the light emitting regions 8 are staggered (alternate) in the width direction of the element. In this case, as in the case of FIG.
Individual electrodes 16 are formed for each of the two light emitting regions 8 and are alternately drawn to different end portions. In the device of the present invention shown in FIG. 5, since the light emitting regions are arranged in a staggered manner in the width direction of the substrate, the resolution can be increased by controlling the light emission for each column. Note that the same effect can be obtained even if the p-type and the n-type are interchanged in all the embodiments described above.

【0018】[0018]

【発明の効果】以上のように本発明に係る発光ダイオー
ドアレイ装置では、発光領域を複数列設け、個別電極を
この複数列に亘って複数個毎に設ける構成であるので、
電極パッド数を発光領域数より少なくすることができ
る。しかも、発光領域列を同一基板上に複数有し、前記
個別電極により導通された前記基板上の隣り合う前記発
光領域列間に絶縁性のリッジを設け、前記隣り合う発光
領域列間の発光領域を前記リッジにより前記基板側で
気的に分離しているので、各発光領域列の発光領域間の
基板側での電気的分離が確実に行われた発光ダイオード
アレイを同一基板上に容易に製造することができる。そ
してこの複数列の各発光領域を個別電極の引き出し方向
において同一線上に配設すれば、列毎の発光を制御して
発光個数を異ならせることにより、濃淡の階調化が図れ
る。またこの複数列の発光領域を個別電極の引き出し方
向において千鳥状に配設すれば、列毎の発光を制御して
発光個数を異ならせることにより、高解像度化が実現す
る等、本発明は優れた効果を奏する。
As described above, the light-emitting diode array device according to the present invention has a structure in which a plurality of light-emitting regions are provided and individual electrodes are provided for each of the plurality of rows.
The number of electrode pads can be smaller than the number of light emitting regions. Moreover, a plurality of light emitting region rows are provided on the same substrate,
The adjacent emitters on the substrate which are conducted by the individual electrodes
An insulating ridge is provided between the optical region rows, and the adjacent light emitting
Since the light emitting regions between the region rows are electrically separated on the substrate side by the ridges, the light emitting regions between the light emitting regions of each light emitting region column are separated.
A light-emitting diode array in which electrical separation on the substrate side is reliably performed can be easily manufactured on the same substrate. If the light emitting regions of the plurality of columns are arranged on the same line in the drawing direction of the individual electrodes, light emission of each column is controlled to make the number of emitted light different, so that gradation of light and shade can be achieved. In addition, if the plurality of rows of light emitting regions are arranged in a staggered manner in the drawing direction of the individual electrodes, the present invention is excellent in that high resolution can be realized by controlling the light emission of each column to vary the number of emitted light. It has the effect.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る発光ダイオードアレイ装置の第1
実施例を示す模式図である。
FIG. 1 shows a first embodiment of a light emitting diode array device according to the present invention.
It is a schematic diagram which shows an Example.

【図2】図1に示す発光ダイオードアレイ装置の製造方
法を示す説明図である。
FIG. 2 is an explanatory view showing a method of manufacturing the light emitting diode array device shown in FIG.

【図3】図1に示す発光ダイオードアレイ装置の製造方
法を示す説明図である。
FIG. 3 is an explanatory view showing a method of manufacturing the light emitting diode array device shown in FIG.

【図4】本発明に係る発光ダイオードアレイ装置の第2
実施例を示す模式図である。
FIG. 4 shows a second embodiment of the light-emitting diode array device according to the present invention.
It is a schematic diagram which shows an Example.

【図5】本発明に係る発光ダイオードアレイ装置の第3
実施例を示す模式図である。
FIG. 5 shows a third embodiment of the light-emitting diode array device according to the present invention.
It is a schematic diagram which shows an Example.

【図6】従来の発光ダイオードアレイ装置を示す模式図
である。
FIG. 6 is a schematic view showing a conventional light emitting diode array device.

【符号の説明】[Explanation of symbols]

2 p型GaAlAs層 3 n型GaAlAs層 4 n型GaAs層 5 絶縁層 8 発光領域 9 絶縁性GaAs基板 9a リッジ 10 p型GaAs層 11 共通電極 16 個別電極 2 p-type GaAlAs layer 3 n-type GaAlAs layer 4 n-type GaAs layer 5 insulating layer 8 light-emitting area 9 insulating GaAs substrate 9a ridge 10 p-type GaAs layer 11 common electrode 16 individual electrode

フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 33/00 JICSTファイル(JOIS)Continuation of the front page (58) Field surveyed (Int. Cl. 7 , DB name) H01L 33/00 JICST file (JOIS)

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 基板上に積層されたpn接合層からなる
複数の発光領域を一方向に並設した発光領域列と、前記
発光領域からこの並設方向と交叉する方向に引き出して
配設する複数の個別電極と、複数の発光領域に共通する
共通電極とを備える発光ダイオードアレイ装置におい
て、前記発光領域列を同一基板上に複数有し、該発光領
域列毎に設けられ前記pn接合層の下側層と接する複数
のコンタクト層と、該複数のコンタクト層に接して設け
られ各発光領域列に独立に通電を行うための複数の共通
電極とを備え、前記個別電極により導通された前記基板
上の隣り合う前記発光領域列間に絶縁性のリッジを設
け、前記隣り合う発光領域列間の発光領域を前記リッジ
により前記基板側で電気的に分離したことを特徴とする
発光ダイオードアレイ装置。
1. A light-emitting region row in which a plurality of light-emitting regions each formed of a pn junction layer laminated on a substrate are arranged in one direction, and a plurality of light-emitting regions are drawn out from the light-emitting regions in a direction intersecting with the juxtaposition direction. In a light emitting diode array device including a plurality of individual electrodes and a common electrode common to a plurality of light emitting regions, the light emitting diode array device has a plurality of the light emitting region columns on the same substrate, and is provided for each of the light emitting region columns. A substrate provided with a plurality of contact layers in contact with the lower layer and a plurality of common electrodes provided in contact with the plurality of contact layers and for independently supplying current to each light emitting region row, and electrically connected to the individual electrodes;
An insulating ridge is provided between the adjacent light emitting region rows above.
The light emitting region between the adjacent light emitting region columns is
A light-emitting diode array device electrically separated on the substrate side by the above method .
【請求項2】 前記個別電極の引き出し方向の各発光領
域を千鳥状に配設してあることを特徴とする請求項1記
載の発光ダイオードアレイ装置。
2. The light-emitting diode array device according to claim 1, wherein the light-emitting regions in the drawing direction of the individual electrodes are arranged in a staggered manner.
JP30724292A 1992-11-17 1992-11-17 Light emitting diode array device Expired - Fee Related JP3306130B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30724292A JP3306130B2 (en) 1992-11-17 1992-11-17 Light emitting diode array device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30724292A JP3306130B2 (en) 1992-11-17 1992-11-17 Light emitting diode array device

Publications (2)

Publication Number Publication Date
JPH06163980A JPH06163980A (en) 1994-06-10
JP3306130B2 true JP3306130B2 (en) 2002-07-24

Family

ID=17966751

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30724292A Expired - Fee Related JP3306130B2 (en) 1992-11-17 1992-11-17 Light emitting diode array device

Country Status (1)

Country Link
JP (1) JP3306130B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003063068A (en) 2001-08-29 2003-03-05 Sanyo Electric Co Ltd Optical printhead
JP2005340545A (en) * 2004-05-28 2005-12-08 Sony Corp Photoelectric transducer array, its accumulation apparatus and mounting structure, and optical information processing device
EP4224526A1 (en) * 2016-11-24 2023-08-09 Lg Innotek Co., Ltd. Semiconductor device and display device comprising same
CN110491974B (en) * 2019-08-16 2021-03-30 錼创显示科技股份有限公司 Micro light-emitting element and micro light-emitting diode element substrate
TWI708404B (en) 2019-08-16 2020-10-21 錼創顯示科技股份有限公司 Micro light emitting device and micro light emitting diode device substrate

Also Published As

Publication number Publication date
JPH06163980A (en) 1994-06-10

Similar Documents

Publication Publication Date Title
EP1341237B1 (en) Linear array of semiconductor elements with paired driving scheme
US6180960B1 (en) Surface light-emitting element and self-scanning type light-emitting device
JPH0719800Y2 (en) LED array
JP3452982B2 (en) LED print head, LED array chip, and method of manufacturing the LED array chip
US6262540B1 (en) Semiconductor device and image formation apparatus using same
JP2005064104A (en) Light emitting diode array
JPH0644642B2 (en) Method for manufacturing light emitting diode array head
JP3306130B2 (en) Light emitting diode array device
JP3797748B2 (en) Light emitting diode array
US6583446B1 (en) Array of light-emitting elements and emission-altering elements
US7754512B2 (en) Method of fabricating semiconductor light-emitting devices with isolation trenches
JP4484039B2 (en) Light emitting diode array
JP4292668B2 (en) Light emitting thyristor array
JP2008112883A (en) Light emitting diode array and manufacturing method of same
US5038186A (en) Light emitting diode array
JP4020838B2 (en) Light emitting element array and optical print head
JP3224337B2 (en) Light emitting chip and light emitting device using the same
JP3644226B2 (en) Surface-emitting semiconductor light-emitting element, surface-emitting semiconductor light-emitting element array, image forming apparatus, and image display apparatus
JP2895888B2 (en) Light emitting diode array
JP2006351777A (en) Light emitting diode array and method of manufacturing same
JP4352573B2 (en) Self-scanning light emitting device array
JP3256128B2 (en) Light receiving / emitting diode array chip, light receiving / emitting diode array using the chip, and method of manufacturing the chip
JP3891833B2 (en) Semiconductor device and LED array
JP4036800B2 (en) Light emitting element array
JP3450992B2 (en) Semiconductor light emitting device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees