JPH11176980A - ボールグリッドアレイ回路配線基板およびこれを用いた半導体装置 - Google Patents

ボールグリッドアレイ回路配線基板およびこれを用いた半導体装置

Info

Publication number
JPH11176980A
JPH11176980A JP34307697A JP34307697A JPH11176980A JP H11176980 A JPH11176980 A JP H11176980A JP 34307697 A JP34307697 A JP 34307697A JP 34307697 A JP34307697 A JP 34307697A JP H11176980 A JPH11176980 A JP H11176980A
Authority
JP
Japan
Prior art keywords
ball
wiring board
circuit wiring
resin layer
bga
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34307697A
Other languages
English (en)
Inventor
Hiroshi Yamada
浩 山田
Takashi Togasaki
隆 栂嵜
Kazuki Tateyama
和樹 舘山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP34307697A priority Critical patent/JPH11176980A/ja
Publication of JPH11176980A publication Critical patent/JPH11176980A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Abstract

(57)【要約】 【課題】 半導体素子を封止する樹脂層を有し、接続信
頼性の高いＢＧＡ半導体装置を提供する。 【解決手段】 裏面にボール電極（４）がアレイ状に配
置されたＢＧＡ回路配線基板（２）と、前記ＢＧＡ回路
配線基板の主面に実装された半導体素子（１）と、前記
半導体素子を封止して、前記ＢＧＡ回路配線基板の主面
に配置された樹脂層（３）とを有する半導体装置であ
る。前記ＢＧＡ回路配線基板の裏面に配置されたボール
電極は、前記主面における樹脂層が、このＢＧＡ回路配
線基板の主面に接触する樹脂層外周に対応する樹脂層外
周（５）より内側に配置された第１のボール電極と、前
記樹脂層外周より外側に配置された第２のボール電極と
を含み、前記第１のボール電極と第２のボール電極との
間には、ボール電極が配置されてない配置禁止領域
（６）が存在することを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、裏面の全体にわた
ってボール電極がアレイ状に配置されたボールグリッド
アレイ（ＢＧＡ）回路配線基板、およびこれを用いた半
導体装置に関する。
【０００２】
【従来の技術】近年、半導体装置は高集積化が進行し
て、半導体実装技術も高密度化が求められている。半導
体装置の高密度実装技術としては、代表的にはワイヤー
ボンディング技術やＴＡＢ技術などが挙げられるが、フ
リップチップ実装技術が、コンピューター機器などに半
導体装置を最も高密度に実装することができるので広く
用いられている。
【０００３】フリップチップ実装技術を用いた半導体装
置は、例えば図９に示すように、ＢＧＡ回路配線基板１
０２の主面にバンプ１０４を介して半導体チップ１０１
を実装し、半導体チップ１０１の周囲およびチップと回
路配線基板との間隙に封止樹脂１０８を配置した構造で
ある。なお、ＢＧＡ回路配線基板１０２の主表面には、
半導体チップ接続端子１０５を除いてソルダーレジスト
１０３が形成されており、基板に対向する半導体チップ
１０１の面には、ボンディングパッド１０６およびバリ
アメタル１０７が設けられている。このような構造は、
米国特許第３４０１１２６号公報、米国特許第３４２９
０４０号公報が開示されて以来、一般的に公知の技術と
なっている。
【０００４】一方、半導体装置としての半導体パッケー
ジにおいては、近年のＩ／Ｏピン数の増加に伴なって、
ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）構造で
は、回路配線基板に対するＯＬＢピッチが狭くなるの
で、回路配線基板へ接続するのが困難となっていた。そ
こで、半導体チップを実装する半導体パッケージをＯＭ
ＰＡＣ（Ｏｖｅｒ Ｍｏｌｄｅｄ Ｐａｄ Ａｒｒａｙ
Ｃａｒｒｉｅｒ）化することによって、回路配線基板
への接続を可能にすることも提案されている（Ｅｌｅｃ
ｔｒｏｎｉｃ Ｐａｃｋａｇｉｎｇ ａｎｄ Ｐｒｏｄ
ｕｃｔｉｏｎ，ｐ２５，Ｍａｙ １９９２）。ＯＭＰＡ
Ｃパッケージの概略は、ＰＧＡ（ＰｉｎＧｒｉｄ Ａｒ
ｒａｙ）パッケージの挿入ピンの代わりに、はんだボー
ル電極を回路配線基板との接続に用いる構造であり、Ｂ
ＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッケージと
して知られている。このＯＭＰＡＣパッケージは、高密
度パッケージング技術の主流技術として、その接続信頼
性を向上させる提案が多く行なわれている。
【０００５】ＢＧＡは、半導体チップが搭載されたＢＧ
Ａキャリア基板と、ＢＧＡを搭載する回路配線基板とを
ボール電極により接続する方法であるため、フリップチ
ップ実装の場合に生じる応力歪みに起因した信頼性低下
の問題と同様に、ＢＧＡ回路配線基板とＢＧＡを搭載す
る回路配線基板との熱膨張係数の差がボール電極部分に
応力歪みを発生させるという問題があった。ボール電極
に生じる応力歪みは、ボール電極の疲労破壊を発生させ
る原因となるので、ＢＧＡの接続信頼性寿命を低下させ
ることになっていた。
【０００６】ＢＧＡのボール電極と同等の役割を果たす
バンプ電極に発生する応力歪みを緩和するために、フリ
ップチップ実装技術の場合には次のような手法が用いら
れてきた。具体的には、半導体チップ中心からバンプ電
極中心までの距離を小さくする方法；半導体チップの熱
膨張係数と回路配線基板の熱膨張係数との差を低減する
方法；温度変化が大きくならないように放熱性を向上さ
せる方法；応力歪みを十分吸収し得るようなバンプ電極
構造にする方法；および半導体チップと回路配線基板と
の隙間に樹脂を充填して、フリップチップ実装構造を強
固にする方法などである。
【０００７】ボール電極を用いて半導体チップを回路配
線基板に接続するＢＧＡは、基本的にフリップチップ実
装技術の場合と接続構造が同一であるため、上述したよ
うな手段を用いることによって実装接続信頼性を高める
ことができる。
【０００８】ＢＧＡの実装接続信頼性とボール電極部分
での応力歪みとの関係は、以下のように説明される。ま
ず、サイクル寿命Ｎｆは下記数式（１）で表される（Ｉ
ＢＭＪｏｕｒｎａｌ ｏｆ Ｒｅｓｅａｒｃｈ Ｄｅｖ
ｅｌｏｐｍｅｎｔ，ｖｏｌ．１３，ｐ２５１，１９６
９）。
【０００９】
【数１】
【００１０】上記数式（１）中、ｃは定数、ｆは周波
数、γmax はバンプ電極に発生する最大剪断歪み、Ｔ
max は最大温度である。したがって、バンプ電極に発生
する最大剪断歪みγmax を減少させることによって、接
続信頼性寿命を向上させることができることが上記数式
（１）からわかる。さらに、バンプ電極に発生する最大
剪断歪みγmax は、下記数式（２）で表わされる。
【００１１】
【数２】
【００１２】上記数式（２）中、Ｄmin は最小バンプ
径、βは材料定数、Ｖはハンダ体積、ｈはハンダ高さ、
ｄはチップ中心からバンプ中心までの距離、Δαは熱膨
張係数差、ΔＴは温度差である。
【００１３】したがって、ボール電極部分に集中する最
大剪断応力歪みγmax を緩和するフリップチップ実装で
の方法と同様の手段によって、ＢＧＡの実装接続信頼性
を向上させることができる。
【００１４】さらに、ＢＧＡの接続信頼性を向上させる
ために、以下のような方法が提案されている。例えば、
キャリア基板の四隅に突起部を設けてボール接続部を凹
部にすることにより、突起部の凹部以外の面で接触させ
て実装接続信頼性を向上させる方法（特開平２−１０９
３５８号公報）、半導体チップをフリップチップ実装す
る際、パッケージのボール電極を含めて、融点の異なる
はんだをボール電極に使用し、高融点はんだをダミー電
極に用いる方法（特開平３−１１６８３８号公報）など
である。さらに、特開昭６３−１２１４２号公報には、
ボール接続信頼性を向上させるためにＢＧＡ回路配線基
板とＢＧＡを搭載する回路基板との距離を制御して、ボ
ール電極を形成する方法が記載されており、ここではボ
ール電極を鼓型、太鼓型などに制御している。
【００１５】また、半導体チップを封止する樹脂の熱膨
張係数を回路配線基板側に向かって段階的に小さくする
ことにより、ＢＧＡ回路配線基板に発生する応力歪みを
小さくする方法；ＢＧＡ回路配線基板の熱膨張係数を、
ＢＧＡを搭載する回路配線基板の熱膨張係数に近似させ
ることによりボール電極の応力歪みを小さくする方法；
さらには図１０に示すように、ＢＧＡ基板１０２とＢＧ
Ａを搭載する回路配線基板１０９との間の隙間のボール
部分に封止樹脂１１１を配置して、ボール電極１１０の
応力歪みを緩和することなどが行なわれてきた。特に、
特開平８−１５３８３２号公報では、ボールの隙間部分
に封止樹脂を配置する図１０に示すような方法におい
て、封止樹脂１１１の熱膨張係数をＢＧＡ基板１０２側
から回路配線基板１０９側に向かって段階的に変化させ
ることを提案している。
【００１６】上述したような方法は、基本的には、フリ
ップチップ実装技術におけるバンプ接続信頼性を向上さ
せる応力歪みを緩和する手段と同等のものであるため、
ＢＧＡの接続信頼性はある程度まで高めることができ
た。
【００１７】しかしながら、例えば近年のＲＩＳＣチッ
プのように、ＢＧＡに搭載する半導体チップの寸法が大
型化するにしたがって、従来の方法を用いたパッケージ
ング構造では、電子機器の接続信頼性を保証するＢＧＡ
接続信頼性を十分に確保できなくなるという問題が生じ
た。ＢＧＡに搭載する半導体チップの寸法が大型化する
と半導体チップを封止する封止樹脂層の寸法が大きくな
るので、封止樹脂が及ぼす影響が大きくなる。すなわ
ち、封止樹脂の応力歪みや樹脂硬化の際の残留応力が、
従来までの実装構造と比較して大きくなる。これに起因
して、これまでは問題にならなかったＢＧＡ自体の“そ
り”が、回路配線基板にアレイ状に配置されたＢＧＡボ
ール電極に局所的な応力歪みを集中発生させる。その結
果、ボール電極の破壊が引き起こされてしまう。この応
力歪みによるボール電極破壊は、回路配線基板材料と封
止樹脂材料との熱膨張係数差が大きいときに多く発生し
ており、電子回路装置の信頼性を保証するには問題ある
ものであった。
【００１８】
【発明が解決しようとする課題】上述したように、フリ
ップチップ実装の場合には、半導体チップと回路配線基
板との熱膨張係数の不整合に起因して応力歪みが発生
し、この応力歪みがバンプ電極に集中してバンプ電極の
破壊を引き起こしていた。このため、半導体チップの中
心点からバンプ電極の中心点までの距離を小さくする方
法；回路配線基板をシリコンあるいはＡｌＮなどで構成
して熱膨張係数を半導体チップの熱膨張係数と近似させ
る方法；放熱性を高めて半導体チップと回路配線基板と
に発生する熱量を小さくすることにより温度差を減少さ
せる方法；バンプ電極構造を応力歪みに対して強固な構
造にする方法；半導体チップのバンプ電極が形成されて
いる主面と回路配線基板との隙間に樹脂充填する方法な
どにより接続信頼性を向上させてきた。
【００１９】フリップチップ実装技術の場合と同様に、
ボール電極で接続を行なうＢＧＡを回路配線基板に接続
する際にも、ボール接続信頼性を向上させて電子回路装
置の信頼性を十分確保する必要があった。このため、Ｂ
ＧＡに搭載する半導体チップを封止する樹脂の熱膨張係
数を、ＢＧＡを搭載する回路配線基板側に向かって段階
的に小さくする方法；ＢＧＡ回路配線基板の熱膨張係数
を、ＢＧＡを搭載する回路配線基板の熱膨張係数に近似
させる方法；ＢＧＡとＢＧＡを搭載する回路配線基板と
の間の隙間部分に封止樹脂を配置する方法などが提案さ
れ、ＢＧＡのボール電極に発生する応力歪みを緩和する
ことが行なわれてきた。
【００２０】これらの方法を用いることによって、ＢＧ
Ａの接続信頼性はある程度まで向上させることができた
ものの、近年のように、ＢＧＡに搭載する半導体チップ
寸法がＲＩＳＣチップに代表されるように大型化してく
ると、これまでの方法では、ボール接続信頼性を十分に
確保できなくなった。半導体チップの寸法が大きくなる
と、封止樹脂に発生する応力歪みが従来までの構造と比
較して大きくなるためである。
【００２１】しかしながら、封止樹脂に起因した応力歪
みがボール電極に集中的に発生するのを防止して、充分
に高い接続信頼性を有する半導体装置は、未だ得られて
いない。
【００２２】そこで本発明は、ボール電極へ応力歪みが
集中するのを防止して、ボール接続信頼性を確保し得る
ボールグリッドアレイ回路配線基板を提供することを目
的とする。また本発明は、半導体素子を封止する樹脂層
を有し、接続信頼性の高いＢＧＡ半導体装置を提供する
ことを目的とする。
【００２３】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、半導体素子を実装する素子実装領域、お
よびこの素子実装領域より広く、前記半導体素子を封止
する樹脂層が配置される樹脂層配置領域を有する第１の
面と、複数のボール電極がアレイ状に配置された第２の
面とを有するボールグリッドアレイ回路配線基板であっ
て、前記第２の面に配置されたボール電極は、前記第１
の面における樹脂層配置領域に対応する仮想樹脂層配置
領域の外周より内側に配置された第１のボール電極と、
前記仮想樹脂層配置領域の外周より外側に配置された第
２のボール電極とを含み、前記第１のボール電極と第２
のボール電極との間には、ボール電極が配置されてない
配置禁止領域が存在することを特徴とするボールグリッ
ドアレイ回路配線基板を提供する。
【００２４】また本発明は、裏面にボール電極がアレイ
状に配置されたボールグリッドアレイ回路配線基板と、
前記ボールグリッドアレイ回路配線基板の主面に実装さ
れた半導体素子と、前記半導体素子を封止して、前記ボ
ールグリッドアレイ回路配線基板の主面に配置された樹
脂層とを有し、前記ボールグリッドアレイ回路配線基板
の裏面に配置されたボール電極は、前記主面における樹
脂層が、このボールグリッドアレイ回路配線基板の主面
に接触する樹脂層外周に対応する樹脂層外周より内側に
配置された第１のボール電極と、前記樹脂層外周より外
側に配置された第２のボール電極とを含み、前記第１の
ボール電極と第２のボール電極との間には、ボール電極
が配置されてない配置禁止領域が存在することを特徴と
する半導体装置を提供する。
【００２５】さらに本発明は、主面にボール電極がアレ
イ状に配置されたボールグリッドアレイ回路配線基板
と、前記ボールグリッドアレイ回路配線基板の主面に実
装された半導体素子と、前記半導体素子を封止して、前
記ボールグリッドアレイ回路配線基板の主面に配置され
た樹脂層と、前記ボールグリッドアレイ回路配線基板の
裏面に設けられたボール電極により接続され、このボー
ルグリッドアレイ回路配線基板を実装するマザーボート
とを有し、前記ボールグリッドアレイ回路配線基板の裏
面に配置されたボール電極は、前記主面における樹脂層
の外周に対応する樹脂層外周より内側に配置された第１
のボール電極と、前記樹脂層外周より外側に配置された
第２のボール電極とを含み、前記第１のボール電極と第
２のボール電極との間には、ボール電極が配置されてな
い配置禁止領域が存在することを特徴とする半導体装置
を提供する。
【００２６】本発明において、前記ＢＧＡ回路配線基板
の裏面におけるボール電極の配置禁止領域は、前記仮想
樹脂層外周を中心とした内外の領域であり、前記配置禁
止領域の幅は、前記主面に配置された樹脂層の厚さと同
等の寸法であることが好ましい。
【００２７】
【発明の実施の形態】以下、本発明を詳細に説明する。
本発明者らは、従来のＢＧＡにおける応力歪みによるボ
ール電極破壊は、ＢＧＡ回路配線基板の主面に実装され
た半導体チップを封止する封止樹脂層に関連することを
見出した。具体的には図１１に示すように、応力歪みに
よるボール電極１１０の破壊は、半導体チップ１０１を
封止する封止樹脂１０８がＢＧＡ回路配線基板１０２と
接触する界面付近で特に顕著に発生する。
【００２８】したがって、これを避けるようにボール電
極を配置することが、ボール電極の破壊を防止するのに
必要である。そこで本発明においては、ＢＧＡ回路配線
基板の裏面には、その主面の樹脂配置領域より広い領域
にわたってアレイ状にボール電極を配置し、かつ封止樹
脂層の端部が回路配線基板の主面と接触する樹脂層外周
に対応する仮想樹脂層外周上には、ボール電極が配置さ
れない配置禁止領域を設けた。かかる構成としたことに
よって、近年のＲＩＳＣチップに代表されるような大型
チップをＢＧＡ化する場合にも、これまで問題となって
いた回路配線基板の裏面にアレイ状に配置されるボール
電極の局所的な応力歪みに起因するボール電極破壊を防
止することが可能となった。
【００２９】さらに本発明者らは、応力歪みが最も集中
する部分は、仮想樹脂層外周を中心とした内外の領域で
あって、半導体素子を封止する樹脂厚と同等の寸法を有
する幅の領域内であることを見出した。したがって、こ
の領域を避けてＢＧＡ回路配線基板の裏面にボール電極
を配置することによって、ボール電極に発生する応力歪
みを著しく小さくすることができる。その結果、ＢＧＡ
の実装接続信頼性を、電子回路装置の信頼性を保証する
のに十分な値まで向上することが可能となる。
【００３０】以下、図面を参照して、本発明のＢＧＡ回
路配線基板および半導体装置をさらに詳細に説明する。
図１は、本実施例の半導体装置の一例の構成を表わす断
面図であり、図２は、その平面図である。
【００３１】図１に示すように、ボール電極４が裏面に
設けられたＢＧＡ回路配線基板２の主面には、半導体素
子１が搭載されている。半導体素子１は、ボンディング
ワイヤー８によってＢＧＡ回路配線基板２と電気的に接
続されており、封止樹脂層３が、これらを封止するよう
配置されている。ここで、封止樹脂層３の厚さはｔ1で
表わした。
【００３２】さらに、半導体素子１が搭載されたＢＧＡ
回路配線基板２は、その裏面に設けられたボール電極４
によって電子回路装置を構成する回路配線基板９上に実
装されている。
【００３３】図１および図２に示されるように、本実施
例の半導体装置においては、ＢＧＡ回路配線基板２の裏
面に設けられたボール電極４は、主面の封止樹脂層３の
外周に対応する樹脂層外周（以下、仮想樹脂層外周と称
する）５より外側にも存在している。また、ＢＧＡ回路
配線基板２の裏面においては、仮想樹脂層外周５を中心
とした幅Ｌの領域には、ボール電極が配置されておら
ず、この領域が配置禁止領域６に相当する。配置禁止領
域６の幅Ｌと、封止樹脂層３の厚さｔ1 とは同一である
こと、すなわち、それらの比（ｔ1 ／Ｌ）が１であるこ
とが最も好ましいが、（ｔ1 ／Ｌ）が０．５以上１．５
以下の範囲であれば、本発明の効果を得ることができ
る。
【００３４】かかる半導体装置は、次のようにして製造
することができる。図３は、図１および２に示した半導
体装置の製造工程の一例を示す断面図である。まず、ボ
ンディングパッド部分を除いて、ＰＳＧ（リン・シリカ
・ガラス）とＳｉＮ（窒化シリコン）とによりパッシベ
ーションされている半導体チップ（１０ｍｍ×１０ｍ
ｍ）１を製造した。この半導体チップの周囲に沿って、
１００μｍ□のパッドが２５６個配置されている。
【００３５】半導体チップ１を搭載するＢＧＡ回路配線
基板２としては、例えば米国特許第４８１１０８２号公
報に記載されたもの、あるいは通常のガラスエポキシ基
板上に絶縁層と導体層とをビルドアップさせた方式のプ
リント基板ＳＬＣ（Ｓｕｒｆａｃｅ Ｌａｍｉｎａｒ
Ｃｉｒｃｕｉｔ）基板を用いることができる。
【００３６】ここで用いたＢＧＡ回路配線基板２は、２
０ｍｍ×２０ｍｍの寸法を有し、ソルダレジスト（図示
せず）が表面および裏面に被覆されている。回路配線基
板の表面には、半導体チップとボンディングワイヤーで
接続される１００μｍ□寸法の接続端子（図示せず）が
設けられており、この接続端子にＣｕが露出している。
一方、ＢＧＡ回路配線基板２の裏面には、Ｃｕから構成
される２００μｍφのボール接続端子１２がアレイ状に
形成されている。
【００３７】こうして用意された半導体チップ１と回路
配線基板２とを、公知の技術であるワイヤーボンディン
グ法で接続して、図３（ａ）に示す構造を得た。ボンデ
ィングワイヤー８は特に限定されるものではないが、本
実施例では６０μｍφのＡｕ線を用いた。
【００３８】ボンディングワイヤー８によりＢＧＡ回路
配線基板２に接続された半導体チップ１は、封止樹脂で
封止する。この樹脂封止方法は特に限定されるものでは
なく、エポキシ樹脂を用いて従来のポッティング法によ
り行なうことも可能であるが、本実施例では以下の方法
を用いた。
【００３９】まず、クレゾールノボラックタイプエポキ
シ樹脂（ＥＣＯＮ−１９５ＸＬ；住友化学社製）１００
重量部、硬化剤としてのフェノール樹脂５４重量部、充
填剤としての熔融シリカ３５０重量部、触媒としてのベ
ンジルジメチルアミン０．５重量部、その他の添加剤と
してカーボンブラック３重量部、およびシランカップリ
ング剤３重量部を粉砕、混合、熔融してエポキシ樹脂溶
融体を調製した。
【００４０】一方、成型キャビティー１３内には、図１
３（ｂ）に示すように半導体チップ１を実装したＢＧＡ
回路配線基板２を配置し、前述のようにして得られたエ
ポキシ樹脂溶融体１５を、１０ｋｇ／ｍｍ2 の圧力をか
けて注入する。成型キャビティー１３としては、１２ｍ
ｍ×１２ｍｍ×４ｍｍの内寸法を有するものを用いた。
このときＢＧＡ回路配線基板２を搭載するステージ（図
示せず）はヒーター加熱されている。
【００４１】成型キャビティー１３を外した場合には、
２０ｍｍ×２０ｍｍのＢＧＡ回路配線基板２の中央部に
１２ｍｍ×１２ｍｍの封止樹脂が、厚み４ｍｍで形成さ
れる。なお、このとき必要に応じて、成型キャビティー
１３の内壁にシリコンワックスなどからなる離型剤を塗
布して、硬化後の封止樹脂の取り外しを容易にすること
も可能である。
【００４２】こうして図３（ｃ）に示すように、ボール
グリッドアレイ基板２の主面に実装された半導体チップ
１が封止樹脂層３で封止されてなるＢＧＡパッケージが
得られる。
【００４３】次いで、ＢＧＡパッケージを反転させ、ス
クリーン印刷用のメタルマスクを用いてＢＧＡ回路配線
基板２の裏面に設けられた電極端子１２にはんだペース
トを印刷する。その後、全体をリフローして図３（ｄ）
に示すようにＢＧＡのボール電極端子４を形成する。は
んだペーストとしては、通常のＰｂ／Ｓｎ＝３７／６３
の共晶はんだペーストを用い、リフロー後のＢＧＡ回路
配線基板は、イソプロピルアルコールで１０分間洗浄し
た。
【００４４】以上の方法により、本発明の半導体装置が
製造される。こうして得られた半導体装置のＢＧＡ回路
配線基板２の裏面には、封止樹脂層３の外形寸法１２ｍ
ｍ×１２ｍｍの仮想樹脂層外周を中心として±２ｍｍの
範囲内に、ボール電極端子４がレイアウトされない配置
となっている。
【００４５】次に、以下のようにして、電子回路装置を
構成する回路配線基板にＢＧＡ半導体装置を実装する。
ここで用いられる電子回路装置を構成する回路配線基板
は特に限定されるものではないが、本実施例では説明の
ため、ＢＧＡ回路配線基板と同様のＳＬＣ基板を用い
た。また実装には、ハーフミラーを有して位置合わせを
行なうボンダーを用いる。
【００４６】回路配線基板下に配置されたヒーターとＢ
ＧＡを保持するコレットは１８０℃に加熱されている
が、この温度は、ＢＧＡ回路配線基板の裏面に設けられ
たボール電極を構成するはんだの共晶温度よりも低いた
め、ＢＧＡはんだボール電極が溶融することはない。
【００４７】さらに、ＢＧＡボール電極と回路配線基板
の電極端子とを位置合わせした後、ＢＧＡと回路配線基
板とが接触された状態でコレットを下方移動して、３０
ｋｇ／ｍｍ2 の圧力を加え、ボール電極とＢＧＡを搭載
する回路配線基板の電極端子とを接触させる。この状態
で温度を２５０℃まで上昇させてはんだを溶融させるこ
とによって、ＢＧＡを搭載する回路配線基板の電極端子
と、ＢＧＡ回路配線基板の裏面のＢＧＡボール電極とを
接続する。
【００４８】以上の工程により、図１に示したＢＧＡ半
導体装置が得られる。 （実施例２）本実施例では、ワイヤーボンディング法で
はなく、フリップチップ実装技術により半導体チップを
ＢＧＡ回路配線基板上に接続した構造の半導体装置につ
いて説明する。
【００４９】図４は、本実施例の半導体装置の一例を表
わす断面図である。図４に示すように、ボール電極４が
裏面に設けられたＢＧＡ回路配線基板２の主面には、半
導体素子２２が搭載されている。半導体素子２２は、バ
ンプ２０によってＢＧＡ回路配線基板２と電気的に接続
されており、半導体素子２２の周囲、および半導体素子
２２とＢＧＡ回路配線基板２との間の間隙には、封止樹
脂層２１が配置されている。ここで、封止樹脂層２１の
厚さに相当する距離、すなわち、ＢＧＡ回路配線基板２
の主面から半導体素子２２の裏面までの距離をｔ2 で表
わした。
【００５０】さらに、半導体素子２２が搭載されたＢＧ
Ａ回路配線基板２は、その裏面に設けられたボール電極
４によって電子回路装置を構成する回路配線基板９上に
実装されている。
【００５１】前述の実施例１の場合と同様に、本実施例
の半導体装置においても、ＢＧＡ回路配線基板２の裏面
に設けられたボール電極４は、主面の封止樹脂層２１の
外周に対応する仮想樹脂層外周５より外側にも存在して
いる。また、ＢＧＡ回路配線基板２の裏面においては、
仮想樹脂層外周５を中心とした幅Ｌの領域には、ボール
電極が配置されておらず、この領域が配置禁止領域６に
相当する。配置禁止領域６の幅Ｌと、封止樹脂層２１の
厚さｔ2 とは同一であること、すなわち、それらの比
（ｔ2 ／Ｌ）が１であることが最も好ましいが、（ｔ2
／Ｌ）が０．５以上１．５以下の範囲であれば、本発明
の効果を得ることができる。
【００５２】かかる半導体装置は、次のようにして製造
することができる。図５は、図４に示した半導体装置の
製造工程の一例を示す断面図である。まず、ボンディン
グパッド部分を除いて、ＰＳＧ（リン・シリカ・ガラ
ス）とＳｉＮ（窒化シリコン）とによりパッシベーショ
ンされ、はんだバンプ電極２０が形成された半導体チッ
プ２２（１０ｍｍ×１０ｍｍ）を製造した。
【００５３】ここで、はんだバンプ電極は、例えば、米
国特許第３４５８９２５号公報、特開昭４７−２４７６
５号公報、特開平２−２３２９２８号公報のように公知
の技術である、蒸着法あるいは電気メッキ法を用いて形
成することができる。はんだ組成は特に厳密に限定され
るものではないが、本実施例では説明のため、Ｐｂ／Ｓ
ｎ＝９５／５の高温はんだバンプを用いた。
【００５４】形成されたはんだバンプ電極２０は、１０
０μｍφ径を有しており、半導体チップ２２の周囲に沿
って２５６個配置されている。なお、はんだバンプは、
Ｃｕ／Ｔｉバリアメタルを有しており、高さ７５μｍ±
５μｍの精度で形成されている。
【００５５】半導体チップ２２を搭載するＢＧＡ回路配
線基板２としては、実施例１で用いたものと同様のＢＧ
Ａ回路配線基板と同様の基板を用いた。回路配線基板上
の半導体チップを搭載する接続端子部分（図示せず）に
は１１０μｍの開口が設けられており、Ｃｕが露出して
いる。一方、ＢＧＡ回路配線基板２の裏面のはんだボー
ルが形成される領域には、実施例１の場合と同様に２０
０μｍφの電極端子１２が２５６個形成されている。
【００５６】なお、ＢＧＡ回路配線基板２の主面におけ
る電極端子部分以外の領域には、ソルダーレジストが全
体に被覆されている。こうして用意された半導体チップ
２２と回路配線基板２とを、公知の技術であるハーフミ
ラーを有して位置合わせを行なうフリップチップボンダ
ーを用いて半導体チップと回路配線基板との位置合わせ
を行なう。この際、半導体チップは加熱機構を備えたコ
レットに保持され、高温はんだ（Ｐｂ／Ｓｎ＝９５／
５）の融点よりも高い３５０℃に窒素雰囲気中で予備加
熱されている。
【００５７】さらに半導体チップ２２と回路配線基板２
とが接触された状態に維持しつつ、半導体チップを保持
するコレットを回路配線基板を搭載するステージと同等
の３５０℃に窒素雰囲気中で加熱して、バンプ電極２０
のはんだを溶融させる。これによって、半導体チップ２
２のバンプ電極２０とＢＧＡ回路配線基板２の接続端子
とを電気的、機械的に仮接続させる。最後に、窒素雰囲
気を有する３７０℃に加熱されたリフロー炉中に、半導
体チップ２２を搭載したＢＧＡ回路配線基板２を通過さ
せることで、これらの電気的、機械的接続を実現させ
る。このとき、はんだ表面張力によりセルフアライメン
ト効果が発生して、マウント時に発生した多少の位置ズ
レは修正されるので、正確な位置にボンディングするこ
とが可能になる。
【００５８】以上の工程により、図５（ａ）に示すよう
に、ＢＧＡ回路配線基板２上に半導体チップ２２がフリ
ップチップ実装された構造が得られる。半導体チップ２
２とＢＧＡ回路配線基板２との間の隙間部分の寸法は５
０μｍであった。
【００５９】なお、必要に応じてフリップチップ実装し
た半導体チップ２２とＢＧＡ回路配線基板２との間の隙
間部分に、封止樹脂を配置してもよい。封止樹脂として
は、例えば、ビスフェノール系エポキシ樹脂、イミダゾ
ール硬化触媒、および酸無水物硬化剤に加えて、充填剤
としての球状の石英フィラーを４５ｗｔ％含有するエポ
キシ樹脂を用いることができる。あるいは、例えばクレ
ゾールノボラックタイプのエポキシ樹脂（ＥＣＯＮ−１
９５ＸＬ；住友化学社製）１００重量部、硬化剤として
のフェノール樹脂５４重量部、充填剤としての熔融シリ
カ１００重量部、触媒としてのベンジルジメチルアミン
０．５重量部、その他添加剤としてカーボンブラック３
重量部、およびシランカップリング剤３重量部を粉砕、
混合、溶融したエポキシ樹脂溶融体を用いてもよく、そ
の材料は特に限定されない。
【００６０】こうして、半導体チップ２２がＢＧＡ回路
配線基板２にフリップチップ実装され、その隙間部分に
エポキシ樹脂が封止されたＢＧＡ半導体装置が得られ
る。ＢＧＡ裏面に形成されるはんだボールは、封止樹脂
層の外形寸法１２ｍｍ×１２ｍｍの仮想線を中心にし
て、±２５０μｍの範囲内にレイアウトされない配置と
なっている。なお、このときの封止樹脂寸法は、半導体
チップ２２から片側１ｍｍフィレットを形成した１２ｍ
ｍ×１２ｍｍとなっており、半導体チップの上部からフ
ィレットが図５（ｂ）に示すように形成されている。さ
らに封止樹脂層２０の厚みは、半導体チップ２２の厚み
４５０μｍに隙間寸法５０μｍを加えた５００μｍとな
っていた。
【００６１】次いで、実施例１の場合と同様の手法によ
り、ＢＧＡ回路配線基板２の裏面に設けられた電極端子
１２にＢＧＡのボール端子４を形成して、図５（ｃ）に
示す構造を得た。なお、はんだペーストとしては、通常
のＰｂ／Ｓｎ＝３７／６３の共晶はんだペーストを用
い、リフロー後のＢＧＡ回路配線基板２はイソプロピル
アルコールで１０分間洗浄した。
【００６２】最後に、実施例１と同様の手法を用いて、
電子回路装置を構成する回路配線基板にＢＧＡ半導体装
置を実装する。本実施例においては、ＢＧＡボール電極
４に用いるはんだ組成は、Ｐｂ／Ｓｎ＝３７／６３共晶
はんだであるため、ＢＧＡ実装工程において、Ｐｂ／Ｓ
ｎ＝９５／５で形成されている半導体チップ２２のバン
プ電極２０が再溶融することはない。したがって、高精
度にＢＧＡ実装が可能な構造となっている。
【００６３】以上の工程によって、図４に示したＢＧＡ
半導体装置が得られる。上述のようにして得られた本発
明の半導体装置の接続信頼性を、次のようにして評価し
た。
【００６４】半導体チップ（１０ｍｍ×１０ｍｍ）を、
ＢＧＡ回路配線基板（２０ｍｍ×２０ｍｍ）に実装し
て、前述の実施例１および実施例２と同様の手法でそれ
ぞれ半導体装置を製造した。
【００６５】さらに、ＢＧＡ回路配線基板における仮想
樹脂領域外周に、ボール電極が配置され、このボール電
極部分が樹脂封止されない半導体装置を製造して比較例
１とし、この比較例１と同様のボール電極は位置で、Ｂ
ＧＡのボール電極部分を公知の方法で樹脂封止した半導
体装置（図１０に示す構造）を製造して、比較例２とし
た。
【００６６】こうして得られた４種類の半導体装置を温
度サイクルに供して、接続信頼性を調べた。サンプル数
はそれぞれ１０００個とし、温度サイクル条件は、（−
５５℃（３０分）→２５℃（５分）→１２５℃（３０
分）→２５℃（５分））とした。
【００６７】所定の温度サイクル後、２５６ピンのなか
で１箇所でも接続がオープンになった場所を不良とし
て、縦軸に累積不良率、横軸に温度サイクルをとって、
図６のグラフに示した。なお図６中、曲線ａおよび曲線
ｂは、それぞれ実施例１および実施例２の構造の半導体
装置についての結果であり、曲線ｃおよび曲線ｄは、そ
れぞれ比較例１および比較例２についての結果を表わし
ている。
【００６８】曲線ｃに示されるように、従来技術でボー
ル電極部分の樹脂封止を行なわない場合（比較例１）に
は、１５００サイクルで接続不良が発生して、２５００
サイクルでは１００％が接続不良となっている。
【００６９】また、曲線ｄで示されるように、従来構造
のＢＧＡをＢＧＡ回路配線基板に実装してボール電極部
分を公知の方法で樹脂封止した場合（比較例２）には、
２５００サイクルまでは接続不良が発生しないものの、
３０００サイクルで５０％が不良となっている。
【００７０】比較例１および比較例２の半導体装置にお
いて発生した接続不良は、半導体チップを封止する樹脂
層がＢＧＡ回路配線基板と接触する界面付近（仮想樹脂
層領域）に配置されているボール電極の破壊に起因する
ものであった。したがって、ボール電極部分を樹脂封止
する従来の構造とした場合には、ＢＧＡ回路配線基板中
心から最大距離に位置する最大変位の発生するボール電
極部分の破壊は防止することができるものの、半導体素
子を封止する樹脂層がＢＧＡ回路配線基板に接触する部
分に局所的に発生する応力歪みは、緩和することができ
ないことがわかる。
【００７１】これに対し、本発明の実施例１の構造のＢ
ＧＡ半導体装置は、３５００サイクルまでは接続不良は
発生しておらず、ＢＧＡ回路配線基板の仮想樹脂層外周
の内外にボール電極を配置しない構造とすることにっ
て、接続信頼性が極めて向上することが曲線ａに示され
ている。
【００７２】また、本発明の実施例２の半導体チップを
フリップチップ実装したＢＧＡ半導体装置の場合は、４
０００サイクルまでは接続不良が発生せず、実施例１の
モールド型の半導体装置よりも、さらに接続信頼性が向
上することが曲線ｂからわかる。これは、本発明の実施
例２におけるフリップチップＢＧＡが極めて少量の封止
樹脂で構成されているため、実施例１のモールド型ＢＧ
ＡよりもＢＧＡに発生する応力歪みを低減できるためと
考えられる。
【００７３】次に、実施例１および実施例２で得られた
ＢＧＡ半導体装置を、電子回路装置のＢＧＡ搭載回路配
線基板に実装して電子回路装置を得、それぞれにおける
ＢＧＡ回路配線基板に発生する応力歪み分布を調べた。
得られた結果を図７のグラフに示す。なお、ここで用い
た試料は、前述の接続信頼性試験に用いたものと同様で
ある。
【００７４】図７中、曲線ｅは、実施例１の半導体装置
についての結果であり、曲線ｆは実施例２の半導体装置
についての結果である。図７のグラフから明らかなよう
に、ＢＧＡ回路配線基板上にモールド樹脂またはフリッ
プチップ封止樹脂が回路配線基板と接触する界面付近で
は、応力歪みが大きくなる傾向を示す。また、樹脂がＢ
ＧＡ回路配線基板と接する界面での応力は封止樹脂層の
厚みが大きくなるほど大きな値を示し、その分布範囲も
大きくなることが別途行なった評価からわかった。これ
は、ＢＧＡ回路配線基板と封止樹脂との熱膨張係数差
が、電子回路装置に発生する温度サイクルにより応力歪
みを発生させること、およびＢＧＡ回路配線基板の主面
のみに樹脂層が配置されているという構造上の特徴か
ら、ＢＧＡを回路配線基板上に実装する際の残留応力が
原因となっているものと考えられる。
【００７５】図８には、封止樹脂層厚さｔとボール電極
配置禁止領域の幅Ｌとの比（ｔ／Ｌ）と、ボール配置禁
止領域に発生する応力歪みとの関係を示した。図８中、
曲線ｇは、実施例１の構造とした場合の封止樹脂層厚さ
ｔ1 と配置禁止領域Ｌとの比（ｔ1 ／Ｌ）と応力歪みと
の関係を示したものであり、曲線ｈは、実施例２の構造
とした場合の封止樹脂層厚さｔ2 と配置禁止領域Ｌとの
比（ｔ2 ／Ｌ）と応力歪みとの関係を示したものであ
る。
【００７６】いずれの場合も、応力歪みが大きくなる領
域幅は、封止樹脂厚寸法と良好な相関を示しており、封
止樹脂厚寸法が応力歪み分布幅を決定していることが確
認された。さらに応力歪みは、半導体チップを搭載する
回路配線基板と封止樹脂との熱膨張係数に依存せず、ほ
ぼ半導体チップを封止する樹脂厚のみによって決定され
ることも、本評価からわかった。なお、応力歪みは２
２．５ｋｇ／ｍｍ2 程度までは許容されるので、封止樹
脂層厚さｔとボール電極配置禁止領域の幅Ｌとの比（ｔ
／Ｌ）は、０．５以上１．５以下の範囲内であれば本発
明の効果が得られる。
【００７７】したがって、このように応力歪みが大きく
なっている領域にＢＧＡボールを配置しない本発明を用
いることにより、ＢＧＡ半導体装置のＢＧＡ搭載回路配
線基板の実装接続信頼性を著しく向上することが可能と
なる。
【００７８】なお、本発明は上述した実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々の変
更が可能である。例えば、ＢＧＡ回路配線基板に搭載す
る半導体チップを実装する方法は上述した例に限らず、
回路配線基板主面に半導体チップが樹脂封止構造により
実装され、回路配線基板裏面にボール電極が配置された
構成であれば何等限定されない。
【００７９】さらに、ＢＧＡのボール電極材料やその構
造についても特に限定されるものではなく、ＢＧＡ基板
裏面にボール電極がアレイ状に形成されていればよい。
また、ＢＧＡ回路配線基板についてもその材料と構成は
限定されるものではなく、当然ながら、ボール電極の寸
法、封止樹脂厚、封止樹脂の材料構成も特に限定される
ものではない。
【００８０】上述した例では、ボール電極の配置につい
て１種類を例に挙げたが、本発明では封止樹脂がＢＧＡ
回路配線基板上に接触する界面にボール電極を配置しな
いことを特徴とするものであるので、封止樹脂を公知の
ポッティング法で形成して、その配置領域が円形となっ
ている場合には、ボール電極の配置されない配置禁止領
域が円形となっていてもよい。
【００８１】
【発明の効果】以上説明したように、本発明によれば、
ボール電極への応力歪みの集中を防止して、ボール接続
信頼性を確保し得るボールグリッドアレイ回路配線基板
が提供される。本発明のボールグリッドアレイ回路配線
基板を用いることによって、接続信頼性の高い半導体装
置を実現することが可能であり、その工業的価値は絶大
である。
【図面の簡単な説明】
【図１】本発明の半導体装置の一例を表わす断面図。
【図２】本発明の半導体装置の一例を表わす平面図。
【図３】本発明の半導体装置の製造工程の一例を表わす
断面図。
【図４】本発明の半導体装置の他の例を表わす断面図。
【図５】本発明の半導体装置の製造工程の他の例を表わ
す断面図。
【図６】温度サイクルと累積不良率との関係を示すグラ
フ図。
【図７】ＢＧＡパッケージ中心からの距離と応力との関
係を示すグラフ図。
【図８】封止樹脂厚／配置禁止領域の幅の比（ｔ／Ｌ）
と応力歪みとの関係を示すグラフ図。
【図９】従来の半導体装置を表わす断面図。
【図１０】従来の半導体装置を表わす断面図。
【図１１】従来の半導体装置を表わす断面図。
【符号の説明】
１…半導体素子 ２…ＢＧＡ回路配線基板 ３…封止樹脂層 ４…ボール電極 ５…仮想樹脂層外周 ６…配置禁止領域 ８…ボンディングワイヤ ９…回路配線基板 １２…ボール接続端子 １３…成型キャビティー １５…エポキシ樹脂熔融体 ２０…はんだバンプ電極 ２１…封止樹脂層 ２２…半導体チップ １０１…半導体チップ １０２…ＢＧＡ回路配線基板 １０３…ソルダーレジスト １０４…バンプ １０５…半導体チップ接続端子 １０６…ボンディングパッド １０７…バリアメタル １０８…封止樹脂層 １０９…回路配線基板 １１０…ボール電極 １１１…封止樹脂層

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子を実装する素子実装領域、お
    よびこの素子実装領域より広く、前記半導体素子を封止
    する樹脂層が配置される樹脂層配置領域を有する第１の
    面と、 複数のボール電極がアレイ状に配置された第２の面とを
    有するボールグリッドアレイ回路配線基板であって、 前記第２の面に配置されたボール電極は、前記第１の面
    における樹脂層配置領域に対応する仮想樹脂層配置領域
    の外周より内側に配置された第１のボール電極と、前記
    仮想樹脂層配置領域の外周より外側に配置された第２の
    ボール電極とを含み、 前記第１のボール電極と第２のボール電極との間には、
    ボール電極が配置されてない配置禁止領域が存在するこ
    とを特徴とするボールグリッドアレイ回路配線基板。
  2. 【請求項２】 前記第２の面における配置禁止領域は、
    前記仮想樹脂層配置領域の外周を中心とした内外の領域
    であり、前記配置禁止領域の幅は、前記第１の面に配置
    される樹脂層の厚さと同等の寸法である請求項１に記載
    のボールグリッドアレイ基板。
  3. 【請求項３】 裏面にボール電極がアレイ状に配置され
    たボールグリッドアレイ回路配線基板と、 前記ボールグリッドアレイ回路配線基板の主面に実装さ
    れた半導体素子と、 前記半導体素子を封止して、前記ボールグリッドアレイ
    回路配線基板の主面に配置された樹脂層とを有し、 前記ボールグリッドアレイ回路配線基板の裏面に配置さ
    れたボール電極は、前記主面における樹脂層が、このボ
    ールグリッドアレイ回路配線基板の主面に接触する樹脂
    層外周に対応する樹脂層外周より内側に配置された第１
    のボール電極と、前記樹脂層外周より外側に配置された
    第２のボール電極とを含み、 前記第１のボール電極と第２のボール電極との間には、
    ボール電極が配置されてない配置禁止領域が存在するこ
    とを特徴とする半導体装置。
  4. 【請求項４】 前記ボールグリッドアレイ回路配線基板
    の裏面における前記ボール電極が配置されていない配置
    禁止領域は、前記樹脂層外周を中心とした内外の領域で
    あり、前記配置禁止領域の幅は、前記主面に配置された
    樹脂層の厚さと同等の寸法である請求項３に記載の半導
    体装置。
  5. 【請求項５】 裏面にボール電極がアレイ状に配置され
    たボールグリッドアレイ回路配線基板と、 前記ボールグリッドアレイ回路配線基板の主面に実装さ
    れた半導体素子と、 前記半導体素子を封止して、前記ボールグリッドアレイ
    回路配線基板の主面に配置された樹脂層と、 前記ボールグリッドアレイ回路配線基板の裏面に設けら
    れたボール電極により接続され、このボールグリッドア
    レイ回路配線基板を実装するマザーボートとを有し、 前記ボールグリッドアレイ回路配線基板の裏面に配置さ
    れたボール電極は、前記主面における樹脂層の外周に対
    応する樹脂層外周より内側に配置された第１のボール電
    極と、前記樹脂層外周より外側に配置された第２のボー
    ル電極とを含み、 前記第１のボール電極と第２のボール電極との間には、
    ボール電極が配置されてない配置禁止領域が存在するこ
    とを特徴とする半導体装置。
JP34307697A 1997-12-12 1997-12-12 ボールグリッドアレイ回路配線基板およびこれを用いた半導体装置 Pending JPH11176980A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34307697A JPH11176980A (ja) 1997-12-12 1997-12-12 ボールグリッドアレイ回路配線基板およびこれを用いた半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34307697A JPH11176980A (ja) 1997-12-12 1997-12-12 ボールグリッドアレイ回路配線基板およびこれを用いた半導体装置

Publications (1)

Publication Number Publication Date
JPH11176980A true JPH11176980A (ja) 1999-07-02

Family

ID=18358763

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34307697A Pending JPH11176980A (ja) 1997-12-12 1997-12-12 ボールグリッドアレイ回路配線基板およびこれを用いた半導体装置

Country Status (1)

Country Link
JP (1) JPH11176980A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010118534A (ja) * 2008-11-13 2010-05-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
WO2011074221A1 (ja) * 2009-12-14 2011-06-23 パナソニック株式会社 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010118534A (ja) * 2008-11-13 2010-05-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
WO2011074221A1 (ja) * 2009-12-14 2011-06-23 パナソニック株式会社 半導体装置
CN102714195A (zh) * 2009-12-14 2012-10-03 松下电器产业株式会社 半导体装置
JPWO2011074221A1 (ja) * 2009-12-14 2013-04-25 パナソニック株式会社 半導体装置
US8598701B2 (en) 2009-12-14 2013-12-03 Panasonic Corporation Semiconductor device
CN102714195B (zh) * 2009-12-14 2015-05-06 松下电器产业株式会社 半导体装置

Similar Documents

Publication Publication Date Title
US7615871B2 (en) Method and apparatus for attaching microelectronic substrates and support members
US6448108B1 (en) Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
JPH09266230A (ja) 半導体装置およびその製造方法
JPH0855938A (ja) 半導体装置及びその製造方法
JPH10275828A (ja) 半導体装置の実装構造およびその検査方法
US20080012131A1 (en) Semiconductor device, mounting construction of a semiconductor device, and method of manufacturing the semiconductor device with the mounting construction
US6320254B1 (en) Plug structure
US20090051049A1 (en) Semiconductor device, substrate and semiconductor device manufacturing method
JPH11354680A (ja) プリント配線基板とこれを用いた半導体パッケージ
US6544813B1 (en) Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
JP2907188B2 (ja) 半導体装置、半導体装置の実装方法、および半導体装置の製造方法
KR20020044577A (ko) 개선된 플립-칩 결합 패키지
JPH09266229A (ja) 半導体装置の実装方法および半導体装置の実装体
JPH07193162A (ja) ボールグリッドアレイ半導体装置及びその実装基板
JP2003086626A (ja) 電子部品、その製造方法、電子部品の実装体および実装方法
JP3339881B2 (ja) 半導体集積回路装置およびその製造方法
JPH09246319A (ja) フリップチップ実装方法
JPH11176980A (ja) ボールグリッドアレイ回路配線基板およびこれを用いた半導体装置
JP3919353B2 (ja) ボールグリッドアレイ型半導体装置およびその製造方法
JP2000261110A (ja) プリント配線基板およびこれを用いた半導体実装装置
JP4440494B2 (ja) 半導体装置の製造方法
JP3949077B2 (ja) 半導体装置、基板、半導体装置の製造方法、及び半導体装置の実装方法
JPH02105446A (ja) 混成集積回路
JP3951903B2 (ja) 半導体装置及び半導体装置実装体の製造方法
JPH0410635A (ja) フリップチップ実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20041005

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20060811

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060815

A521 Written amendment

Effective date: 20061016

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071023