JPH11175577A - 仮想製造支援設計方法及び仮想製造支援設計システム - Google Patents
仮想製造支援設計方法及び仮想製造支援設計システムInfo
- Publication number
- JPH11175577A JPH11175577A JP33991197A JP33991197A JPH11175577A JP H11175577 A JPH11175577 A JP H11175577A JP 33991197 A JP33991197 A JP 33991197A JP 33991197 A JP33991197 A JP 33991197A JP H11175577 A JPH11175577 A JP H11175577A
- Authority
- JP
- Japan
- Prior art keywords
- product
- quality
- mounted product
- mounting
- new
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013461 design Methods 0.000 title claims abstract description 90
- 238000000034 method Methods 0.000 title claims description 35
- 238000004458 analytical method Methods 0.000 claims abstract description 34
- 238000004364 calculation method Methods 0.000 claims abstract description 28
- 230000002950 deficient Effects 0.000 claims abstract description 26
- 238000004088 simulation Methods 0.000 claims abstract description 9
- 230000007547 defect Effects 0.000 claims description 47
- 239000000758 substrate Substances 0.000 claims description 46
- 229910000679 solder Inorganic materials 0.000 claims description 27
- 238000012545 processing Methods 0.000 claims description 13
- 230000008859 change Effects 0.000 claims description 5
- 238000005304 joining Methods 0.000 claims description 4
- 238000012544 monitoring process Methods 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 description 18
- 238000010586 diagram Methods 0.000 description 14
- 239000000463 material Substances 0.000 description 13
- 238000005476 soldering Methods 0.000 description 12
- 238000011161 development Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 238000011156 evaluation Methods 0.000 description 5
- 230000006872 improvement Effects 0.000 description 5
- 238000000342 Monte Carlo simulation Methods 0.000 description 4
- 238000003780 insertion Methods 0.000 description 4
- 230000037431 insertion Effects 0.000 description 4
- 230000037237 body shape Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000012356 Product development Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 239000006071 cream Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000011158 quantitative evaluation Methods 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/30—Computing systems specially adapted for manufacturing
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
- Automatic Assembly (AREA)
Abstract
(57)【要約】
【課題】 実装製品の品質向上および短期製品開発を同
時に満足して、最適品質設計を行うこと。 【解決手段】 基板上に新規な電子部品を実装する実装
製品を製造したときの不良現象について、実装製品のＣ
ＡＤ計算システムと不良解析改定システムを用いて解析
又は評価し、この解析又は評価された新規な実装部にお
ける不良現象について、所望の不良率の値を満足するよ
うに、実装製品における新規な実装部を設計する。
時に満足して、最適品質設計を行うこと。 【解決手段】 基板上に新規な電子部品を実装する実装
製品を製造したときの不良現象について、実装製品のＣ
ＡＤ計算システムと不良解析改定システムを用いて解析
又は評価し、この解析又は評価された新規な実装部にお
ける不良現象について、所望の不良率の値を満足するよ
うに、実装製品における新規な実装部を設計する。
Description
【０００１】
【発明の属する技術分野】本発明は、量産製品につい
て、製造された品質を保証して、開発効率の向上を図る
ようにした、量産製品の仮想製造支援設計方法及び仮想
製造支援設計システムに関する。
て、製造された品質を保証して、開発効率の向上を図る
ようにした、量産製品の仮想製造支援設計方法及び仮想
製造支援設計システムに関する。
【０００２】
【従来の技術】量産製品が作り易い品質であるか否かを
評価する従来の手法としては、設計時にデザイン・レビ
ューと称して、設計や製造や検査等の熟練者が経験に基
づいて品質を判定して、要改良部を指摘する一般的な手
法が知られている。
評価する従来の手法としては、設計時にデザイン・レビ
ューと称して、設計や製造や検査等の熟練者が経験に基
づいて品質を判定して、要改良部を指摘する一般的な手
法が知られている。
【０００３】品質の良い量産製品を短期間で開発するた
めには、製造プロセスの精度向上と、設計起因不良
ポテンシャルの未然防止とが、必要である。ところが、
発生した不良が、の製造プロセスによるものか、の
設計に起因したものかを、同定できる方法がなかった。
また、新製品／新プロセスの場合には、その品質のバラ
ツキ（不良のバラツキ）の分布が予測できず、試作した
後でないとこれを求めることができなかった。
めには、製造プロセスの精度向上と、設計起因不良
ポテンシャルの未然防止とが、必要である。ところが、
発生した不良が、の製造プロセスによるものか、の
設計に起因したものかを、同定できる方法がなかった。
また、新製品／新プロセスの場合には、その品質のバラ
ツキ（不良のバラツキ）の分布が予測できず、試作した
後でないとこれを求めることができなかった。
【０００４】
【発明が解決しようとする課題】上記した従来の方法で
は定性的で、評価対象品の品質がどの程度に良いか悪い
かや、改良した場合にどれ位の効果があるかを、客観的
・定量的に表現することが難しい上、設計や生産技術や
検査に十分な経験のある者しか実施することができない
という問題があった。
は定性的で、評価対象品の品質がどの程度に良いか悪い
かや、改良した場合にどれ位の効果があるかを、客観的
・定量的に表現することが難しい上、設計や生産技術や
検査に十分な経験のある者しか実施することができない
という問題があった。
【０００５】本発明の目的は、上記従来技術の問題を解
決すべく、量産製品の開発において、所望の性能や品質
及び所望の信頼度を早期に満足するように設計できるよ
うにした、量産製品の仮想製造支援設計方法及びその仮
想製造設計支援システム（Computer Aided Virtual Man
ufacturing System ；以下、ＣＡＶＭＳと称す）を提供
することにある。ＣＡＶＭＳは、コンピュータ支援のも
とで、実際に物を作らないで製品を作ることができる設
計を可能とするシステムである。
決すべく、量産製品の開発において、所望の性能や品質
及び所望の信頼度を早期に満足するように設計できるよ
うにした、量産製品の仮想製造支援設計方法及びその仮
想製造設計支援システム（Computer Aided Virtual Man
ufacturing System ；以下、ＣＡＶＭＳと称す）を提供
することにある。ＣＡＶＭＳは、コンピュータ支援のも
とで、実際に物を作らないで製品を作ることができる設
計を可能とするシステムである。
【０００６】
【課題を解決するための手段】上記した目的を達成する
ために、本発明による量産製品の仮想製造支援設計方法
は、ベース部（又はプリント基板）に対象部品（又は電
子部品）を組立て、実装する量産製品を製造したときの
量産製品の品質を、量産製品の設計システムを用いて解
析又は評価し、この解析又は評価された量産製品の品質
が所望の品質を満足するように、量産製品を設計する。
ために、本発明による量産製品の仮想製造支援設計方法
は、ベース部（又はプリント基板）に対象部品（又は電
子部品）を組立て、実装する量産製品を製造したときの
量産製品の品質を、量産製品の設計システムを用いて解
析又は評価し、この解析又は評価された量産製品の品質
が所望の品質を満足するように、量産製品を設計する。
【０００７】また、本発明による量産製品のＣＡＶＭＳ
は、ベース部（又はプリント基板）上に対象部品（又は
電子部品）を組立て、実装する量産製品を製造したとき
の量産製品の不良率を、量産製品の設計システムを用い
て解析又は評価し、この不良率が所望の不良率を満足す
るように、量産製品を設計する。
は、ベース部（又はプリント基板）上に対象部品（又は
電子部品）を組立て、実装する量産製品を製造したとき
の量産製品の不良率を、量産製品の設計システムを用い
て解析又は評価し、この不良率が所望の不良率を満足す
るように、量産製品を設計する。
【０００８】また、本発明による量産製品の仮想製造支
援設計方法は、基板上に電子部品を接合し、実装する量
産製品を製造したときの接合部における少なくとも接合
力不足の現象、ブリッジ現象のいずれかについて、量産
製品の設計システムを用いて解析又は評価し、これらの
解析又は評価された接合部における少なくとも接合力不
足の現象、ブリッジ現象のいずれかについて少なくとも
所望の値を満足するように、量産製品の接合部を設計す
る。
援設計方法は、基板上に電子部品を接合し、実装する量
産製品を製造したときの接合部における少なくとも接合
力不足の現象、ブリッジ現象のいずれかについて、量産
製品の設計システムを用いて解析又は評価し、これらの
解析又は評価された接合部における少なくとも接合力不
足の現象、ブリッジ現象のいずれかについて少なくとも
所望の値を満足するように、量産製品の接合部を設計す
る。
【０００９】また、本発明による量産製品の仮想製造支
援設計システムは、ＣＡＤ計算システムとＷＷＷ（Worl
d Wide Web）ブラウザを有する不良解析改定システムと
によって構成され、生成されたＣＡＤデータに基づいて
ベース部（又はプリント基板）に組立て、実装される各
種対象部品を選定して、これら選定された各種対象部品
に関する部品設計情報を生成し、またＣＡＤデータに基
づいてベース部（又はプリント基板）設計情報を生成
し、これらの対象部品及びベース部設計情報から対象部
品・べース部の形状データ変換を行う。更に、新たに設
計した量産製品が総合の品質において仕様に対して、余
裕をもって満足しているか否かを評価するための許容さ
れる不良率において仕様を満足しているか否かを評価す
る最適値決定処理手段と、総合の不良率において仕様を
満足しているか否かを評価する不良率シミュレータと、
ＣＡＤ計算システムからの対象部品・ベース部形状デー
タベースに評価のために必要な情報として入力されるそ
の他のデータを付加し部品毎に格納した部品間隙部寸
法、および目標不良率を達成した最終シミュレーション
結果を格納した最適部品・ベース部データベースとを、
有する。
援設計システムは、ＣＡＤ計算システムとＷＷＷ（Worl
d Wide Web）ブラウザを有する不良解析改定システムと
によって構成され、生成されたＣＡＤデータに基づいて
ベース部（又はプリント基板）に組立て、実装される各
種対象部品を選定して、これら選定された各種対象部品
に関する部品設計情報を生成し、またＣＡＤデータに基
づいてベース部（又はプリント基板）設計情報を生成
し、これらの対象部品及びベース部設計情報から対象部
品・べース部の形状データ変換を行う。更に、新たに設
計した量産製品が総合の品質において仕様に対して、余
裕をもって満足しているか否かを評価するための許容さ
れる不良率において仕様を満足しているか否かを評価す
る最適値決定処理手段と、総合の不良率において仕様を
満足しているか否かを評価する不良率シミュレータと、
ＣＡＤ計算システムからの対象部品・ベース部形状デー
タベースに評価のために必要な情報として入力されるそ
の他のデータを付加し部品毎に格納した部品間隙部寸
法、および目標不良率を達成した最終シミュレーション
結果を格納した最適部品・ベース部データベースとを、
有する。
【００１０】本発明によれば、ベース部に対象部品を組
立て、実装する量産製品について設計する際の、該量産
製品の品質の評価において、 （１）経験を必要とせずに、定量的に評価を容易に行う
ことができる。 （２）不良率評価だけでなく、性能向上、品質向上及び
短期製品開発という相対する評価項目を統一的に評価す
ることができる。
立て、実装する量産製品について設計する際の、該量産
製品の品質の評価において、 （１）経験を必要とせずに、定量的に評価を容易に行う
ことができる。 （２）不良率評価だけでなく、性能向上、品質向上及び
短期製品開発という相対する評価項目を統一的に評価す
ることができる。
【００１１】また、本発明によれば、ベース上に部品を
組立て実装する量産製品について設計する際の、該量産
製品の品質又は信頼度の評価が早い段階で実現できるた
め、不具合対策指示が早期にかつ容易に行うことができ
る。
組立て実装する量産製品について設計する際の、該量産
製品の品質又は信頼度の評価が早い段階で実現できるた
め、不具合対策指示が早期にかつ容易に行うことができ
る。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態を、図
１〜図１５によって説明する。新たな製品を設計する場
合には、総合の性能や品質について仕様を満足し、か
つ、総合の品質について総合良品率から所望の不良率以
下にするように設計する必要がある。一方、電子部品を
含め既存の部品については、性能や品質については、こ
れらについて算出できている場合がある。しかしなが
ら、電子部品を含め新規の部品については、性能や品質
については算出できないばかりでなく、不良率について
も算出できない場合が多い。そのため、新たな部品をベ
ース部（又はプリント基板）に接合材を用いて接合実装
する新たな製品を設計する場合は、早急に総合の性能や
品質について仕様を満足し、かつ、総合の品質について
総合良品率から所望の不良率以下になっていることを評
価することができない。また、本来、設計基準を基に、
設計するようになっているが、多様化する顧客ニーズに
対応するためには、部品を主体とした設計基準だけで
は、組立て品が設計できない。品質、顧客仕様、スピー
ド、コスト等の多次元関数を満足するためには、ある程
度の不良率を見込んで、計算機上で、シミュレーション
しながら設計することができる必要がある。
１〜図１５によって説明する。新たな製品を設計する場
合には、総合の性能や品質について仕様を満足し、か
つ、総合の品質について総合良品率から所望の不良率以
下にするように設計する必要がある。一方、電子部品を
含め既存の部品については、性能や品質については、こ
れらについて算出できている場合がある。しかしなが
ら、電子部品を含め新規の部品については、性能や品質
については算出できないばかりでなく、不良率について
も算出できない場合が多い。そのため、新たな部品をベ
ース部（又はプリント基板）に接合材を用いて接合実装
する新たな製品を設計する場合は、早急に総合の性能や
品質について仕様を満足し、かつ、総合の品質について
総合良品率から所望の不良率以下になっていることを評
価することができない。また、本来、設計基準を基に、
設計するようになっているが、多様化する顧客ニーズに
対応するためには、部品を主体とした設計基準だけで
は、組立て品が設計できない。品質、顧客仕様、スピー
ド、コスト等の多次元関数を満足するためには、ある程
度の不良率を見込んで、計算機上で、シミュレーション
しながら設計することができる必要がある。
【００１３】そこで、本発明においては、上記した新た
な製品（又は実装製品）を設計した場合に、製品の設計
システムによって、早急に、実際に製造した際の総合の
性能や品質について、仕様（所望の不良率以下）を満足
するか否かを評価できるようにする。
な製品（又は実装製品）を設計した場合に、製品の設計
システムによって、早急に、実際に製造した際の総合の
性能や品質について、仕様（所望の不良率以下）を満足
するか否かを評価できるようにする。
【００１４】本発明において取り扱う実装製品は、図２
に示すように、配線４３が形成された基板上４１の例え
ばランド４２に、ＩＣ素子（半導体パッケージ）５１ａ
や、抵抗素子５１ｂや、コンデンサ素子５１ｃや、コネ
クタ５１ｄや、接続ピン等の電子部品５１を、はんだ等
の接合材を用いて接合し実装してなるものである。な
お、上記基板４１は多層の配線層を有する多層基板で形
成され、配線にはスルホールを有するものであってもよ
い。
に示すように、配線４３が形成された基板上４１の例え
ばランド４２に、ＩＣ素子（半導体パッケージ）５１ａ
や、抵抗素子５１ｂや、コンデンサ素子５１ｃや、コネ
クタ５１ｄや、接続ピン等の電子部品５１を、はんだ等
の接合材を用いて接合し実装してなるものである。な
お、上記基板４１は多層の配線層を有する多層基板で形
成され、配線にはスルホールを有するものであってもよ
い。
【００１５】上記したように、本発明において取り扱う
製品は、各種電子部品５１を、配線４３が形成された基
板４１上の例えばランド４２に、はんだ等の接合材を用
いて接合して実装するものであるため、実装製品におけ
る不良としては、実装される各種電子部品５１自体の不
良と、スルーホールを含む配線間における断線及び短絡
（断線及び短絡に近い状態：擬似断線及び擬似短絡も含
む）に関する不良と、はんだ等の接合材を用いて接合す
る接合部の不良等がある。
製品は、各種電子部品５１を、配線４３が形成された基
板４１上の例えばランド４２に、はんだ等の接合材を用
いて接合して実装するものであるため、実装製品におけ
る不良としては、実装される各種電子部品５１自体の不
良と、スルーホールを含む配線間における断線及び短絡
（断線及び短絡に近い状態：擬似断線及び擬似短絡も含
む）に関する不良と、はんだ等の接合材を用いて接合す
る接合部の不良等がある。
【００１６】そして、上記した接合部の不良には、電子
部品の電極又はリード間においてはんだの供給量が多す
ぎたりして、はんだ同士がつながるブリッジ現象（短絡
現象）や、電子部品の電極又はリードとパターン（ラン
ド）４２とのはんだ接続が不十分である現象（はんだ等
の接合材による接合力不足の現象）、あるいはこの他、
接合材の不良、搭載位置ずれ、ランド４２や各種素子の
電極やＩＣ素子のリードの不良を含む）等がある。
部品の電極又はリード間においてはんだの供給量が多す
ぎたりして、はんだ同士がつながるブリッジ現象（短絡
現象）や、電子部品の電極又はリードとパターン（ラン
ド）４２とのはんだ接続が不十分である現象（はんだ等
の接合材による接合力不足の現象）、あるいはこの他、
接合材の不良、搭載位置ずれ、ランド４２や各種素子の
電極やＩＣ素子のリードの不良を含む）等がある。
【００１７】以上説明したように、実装製品（実装装
置）における不良としては、実装される各種電子部品５
１自体の不良と、スルーホールを含む配線間における断
線及び短絡に関する不良と、はんだ等の接合材を用いて
接合する接合部の不良とがある。基板４１に実装される
各種電子部品５１自体の不良については、各種電子部品
５１自体が持っているものであるため、設計においてど
このメーカのどの種類の電子部品を用いるかによって決
まる。基板４１上に形成されるスルーホールを含む配線
間における断線及び短絡に関する不良については、基板
上への配線設計と、これら配線等を製造する製造プロセ
スと、配線パターンの検査等によって決まってくる。ま
た、はんだ等の接合材を用いて接合する接合部の不良に
ついては、基板４１に実装される各種電子部品５１の選
定と、パターン（ランド）４２の設計及びこの製造プロ
セス条件と、搭載機等による搭載時のパターン（ラン
ド）４２に対する電子部品５１の位置決め精度と、はん
だ等の接合材を用いて接合する接合条件等から決まって
くる。
置）における不良としては、実装される各種電子部品５
１自体の不良と、スルーホールを含む配線間における断
線及び短絡に関する不良と、はんだ等の接合材を用いて
接合する接合部の不良とがある。基板４１に実装される
各種電子部品５１自体の不良については、各種電子部品
５１自体が持っているものであるため、設計においてど
このメーカのどの種類の電子部品を用いるかによって決
まる。基板４１上に形成されるスルーホールを含む配線
間における断線及び短絡に関する不良については、基板
上への配線設計と、これら配線等を製造する製造プロセ
スと、配線パターンの検査等によって決まってくる。ま
た、はんだ等の接合材を用いて接合する接合部の不良に
ついては、基板４１に実装される各種電子部品５１の選
定と、パターン（ランド）４２の設計及びこの製造プロ
セス条件と、搭載機等による搭載時のパターン（ラン
ド）４２に対する電子部品５１の位置決め精度と、はん
だ等の接合材を用いて接合する接合条件等から決まって
くる。
【００１８】はんだ等の接合材を用いて接合する接合部
の不良としてのブリッジ現象は、例えば、図３に示すよ
うに、隣接する電子部品５１のランド４２の端子面積の
はんだ量がフィレット長さに応じて流出すると仮定した
際、隣接するランド・ランド間ギャップが近すぎると、
ブリッジ現象による不良が生じやすくなる。
の不良としてのブリッジ現象は、例えば、図３に示すよ
うに、隣接する電子部品５１のランド４２の端子面積の
はんだ量がフィレット長さに応じて流出すると仮定した
際、隣接するランド・ランド間ギャップが近すぎると、
ブリッジ現象による不良が生じやすくなる。
【００１９】以上説明したように、新たな実装製品（実
装装置）を設計する際、特に接合部における不良（前記
したブリッジ現象、接合力不足の現象）が生じないよう
に、接合プロセス条件（搭載機の搭載精度、接合部の材
料の特性、接合材の供給材の供給量、加熱等の接合条件
等）、及び基板の製造条件（基板上にランド等のパター
ンや絶縁物等を形成するための条件）を考慮して、実装
する各種電子部品の選定、及び実装図の作成等を行う必
要がある。しかし、新たな高密度の電子部品について、
特に接合部における不良が生じないように、接合プロセ
ス条件及び基板の製造プロセスを考慮した設計仕様はな
く、従来は、設計者や生産技術者の経験から決めざるを
得なかった。そのため、何回も試作しながら設計変更及
びプロセス条件の修正を繰り返して、良品の実装製品を
得て、量産へ移行せざるを得なかった。
装装置）を設計する際、特に接合部における不良（前記
したブリッジ現象、接合力不足の現象）が生じないよう
に、接合プロセス条件（搭載機の搭載精度、接合部の材
料の特性、接合材の供給材の供給量、加熱等の接合条件
等）、及び基板の製造条件（基板上にランド等のパター
ンや絶縁物等を形成するための条件）を考慮して、実装
する各種電子部品の選定、及び実装図の作成等を行う必
要がある。しかし、新たな高密度の電子部品について、
特に接合部における不良が生じないように、接合プロセ
ス条件及び基板の製造プロセスを考慮した設計仕様はな
く、従来は、設計者や生産技術者の経験から決めざるを
得なかった。そのため、何回も試作しながら設計変更及
びプロセス条件の修正を繰り返して、良品の実装製品を
得て、量産へ移行せざるを得なかった。
【００２０】そこで、本発明は、新たな実装製品（実装
装置）を設計する際、実際に製造した際の実装製品にお
ける総合の性能や品質及び総合の良品率等を評価し、何
回も試作することなく、早急に設計変更やプロセス条件
の修正を実行して良品の実装製品を得て、量産に移行で
きるようにしたものであり、図１に示すシステムを用い
て、実装製品における総合の性能や品質及び総合の良品
率等を予測しえるようにしている。
装置）を設計する際、実際に製造した際の実装製品にお
ける総合の性能や品質及び総合の良品率等を評価し、何
回も試作することなく、早急に設計変更やプロセス条件
の修正を実行して良品の実装製品を得て、量産に移行で
きるようにしたものであり、図１に示すシステムを用い
て、実装製品における総合の性能や品質及び総合の良品
率等を予測しえるようにしている。
【００２１】図１は、本発明の一実施形態に係る実装製
品の設計システム、即ち、新たな実装製品を設計する際
に、総合の性能や品質及び総合の良品率等を評価できる
不良解析改定システム１００を含む、実装製品の設計シ
ステムの機能構成の概要を示す図である。
品の設計システム、即ち、新たな実装製品を設計する際
に、総合の性能や品質及び総合の良品率等を評価できる
不良解析改定システム１００を含む、実装製品の設計シ
ステムの機能構成の概要を示す図である。
【００２２】本実装形態による実装製品の設計システム
は、新たな高密度の電子部品等を基板にはんだ等の接合
材を用いて接合実装する際等に用いられ、ＣＡＤ（Comp
uterAided Design ）計算システム１と、不良解析改定
システム１００とによって構成される。なお、ＣＡＤ計
算システム１とＷＷＷブラウザ１２０を有する不良解析
改定システム１００を、一つの計算機システムによって
構築しても良いことは明らかである。
は、新たな高密度の電子部品等を基板にはんだ等の接合
材を用いて接合実装する際等に用いられ、ＣＡＤ（Comp
uterAided Design ）計算システム１と、不良解析改定
システム１００とによって構成される。なお、ＣＡＤ計
算システム１とＷＷＷブラウザ１２０を有する不良解析
改定システム１００を、一つの計算機システムによって
構築しても良いことは明らかである。
【００２３】ＣＡＤ計算システム１において、ＣＡＤ計
算機（実装設計ＣＡＤ）１０は、新たな実装製品につい
て、実装設計により生成された実装図データ２０に基づ
いて、基板４１上に実装される各種電子部品（各種ＩＣ
素子５１ａ、各種抵抗素子５１ｂ、各種コンデンサ５１
ｃ、各種コネクタ５１ｄ、接続ピン等）５１を選定し
て、これら選定された各種電子部品５１に関する部品設
計情報を生成する。同様に、ＣＡＤ計算機１０は、対話
形式で行われた実装設計によって生成された実装図デー
タ２０に基づいて、基板４１に関するランド４２を含め
た配線４３の基板設計情報を生成する。そして、これら
の部品設計情報及び基板設計条件から、例えば、ＤＸＦ
（Drawing Interchange File）等の中間ファイル方式
で、ＣＡＤデータ変換を行い、部品・基板公称寸法収集
３０をする。中間ファイル方式の場合、ＣＡＤ計算シス
テム１がいろいろ異なっていても、トランスレータ（変
換ソフト）の数が１個で、双方向で、データ変換が可能
となる。
算機（実装設計ＣＡＤ）１０は、新たな実装製品につい
て、実装設計により生成された実装図データ２０に基づ
いて、基板４１上に実装される各種電子部品（各種ＩＣ
素子５１ａ、各種抵抗素子５１ｂ、各種コンデンサ５１
ｃ、各種コネクタ５１ｄ、接続ピン等）５１を選定し
て、これら選定された各種電子部品５１に関する部品設
計情報を生成する。同様に、ＣＡＤ計算機１０は、対話
形式で行われた実装設計によって生成された実装図デー
タ２０に基づいて、基板４１に関するランド４２を含め
た配線４３の基板設計情報を生成する。そして、これら
の部品設計情報及び基板設計条件から、例えば、ＤＸＦ
（Drawing Interchange File）等の中間ファイル方式
で、ＣＡＤデータ変換を行い、部品・基板公称寸法収集
３０をする。中間ファイル方式の場合、ＣＡＤ計算シス
テム１がいろいろ異なっていても、トランスレータ（変
換ソフト）の数が１個で、双方向で、データ変換が可能
となる。
【００２４】不良解析改定システム１００は、新たに設
計した実装製品が総合の性能や品質において仕様を余裕
をもって満足しているか否かを評価するため（許容され
る不良率において仕様を満足しているか否かを評価する
ため）、部品の寸法公差や搭載機の搭載公差を格納した
公差データベース５２と、総合の不良率において仕様を
満足しているか否かを評価する不良率シミュレータ１０
５と、ＣＡＤ計算システム１からの部品・基板形状デー
タベース７０を基に部品・基板形状データ生成１１５を
収集し、部品・基板形状データベース７０に、評価のた
めに必要な情報としてディスプレー７９を介して入力さ
れるその他のデータを付加し、目標不良率を達成した最
終シミュレーション結果を格納する（各種データを書き
換え可能に格納し、最終的に、目標不良率を達成した最
終シミュレーション結果を格納する）最適値決定部１１
０と、不良解析改定システム１００で実行する各種処理
プログラム等を格納したＲＯＭ等のメモリ７５と、各種
シミュレーションするための各種データ及び各種シミュ
レーションした結果を記憶するＲＡＭ等のメモリ７６
と、インタフェース７１、７２と、インタフェース７１
を介して接続されたディスク７７やキーボード７８と、
インタフェース７２を介して接続されたＣＲＴや液晶表
示装置等のディスプレー７９と、これらを接続するバス
ライン７４及びＷＷＷブラウザ１２０等とから、構成さ
れる。なお、不良解析改定システム１００には、プリン
タ等の出力手段を接続しても良いことは明らかである。
計した実装製品が総合の性能や品質において仕様を余裕
をもって満足しているか否かを評価するため（許容され
る不良率において仕様を満足しているか否かを評価する
ため）、部品の寸法公差や搭載機の搭載公差を格納した
公差データベース５２と、総合の不良率において仕様を
満足しているか否かを評価する不良率シミュレータ１０
５と、ＣＡＤ計算システム１からの部品・基板形状デー
タベース７０を基に部品・基板形状データ生成１１５を
収集し、部品・基板形状データベース７０に、評価のた
めに必要な情報としてディスプレー７９を介して入力さ
れるその他のデータを付加し、目標不良率を達成した最
終シミュレーション結果を格納する（各種データを書き
換え可能に格納し、最終的に、目標不良率を達成した最
終シミュレーション結果を格納する）最適値決定部１１
０と、不良解析改定システム１００で実行する各種処理
プログラム等を格納したＲＯＭ等のメモリ７５と、各種
シミュレーションするための各種データ及び各種シミュ
レーションした結果を記憶するＲＡＭ等のメモリ７６
と、インタフェース７１、７２と、インタフェース７１
を介して接続されたディスク７７やキーボード７８と、
インタフェース７２を介して接続されたＣＲＴや液晶表
示装置等のディスプレー７９と、これらを接続するバス
ライン７４及びＷＷＷブラウザ１２０等とから、構成さ
れる。なお、不良解析改定システム１００には、プリン
タ等の出力手段を接続しても良いことは明らかである。
【００２５】最適値決定部１１０で求められた最適ラン
ド形状は、多様化する顧客ニーズにも対応した新たな設
計基準１５２として格納されるとともに、ＣＡＤでの実
際の設計対象にフィードバックされる。また、表面実装
の場合は、クリームはんだの印刷のためのメタルマスク
形状はその最適値が、実行中のＣＡＤにフィードバック
される。
ド形状は、多様化する顧客ニーズにも対応した新たな設
計基準１５２として格納されるとともに、ＣＡＤでの実
際の設計対象にフィードバックされる。また、表面実装
の場合は、クリームはんだの印刷のためのメタルマスク
形状はその最適値が、実行中のＣＡＤにフィードバック
される。
【００２６】次に、ＣＡＤ計算システム１において設計
された実装製品が、総合の性能や品質において仕様（不
良率）を余裕をもって満足しているか否かを評価する不
良解析改定システム１００における不良率シミュレータ
１０５について、図４を用いてフローチャート（Ｓ１〜
Ｓ４）で説明する。
された実装製品が、総合の性能や品質において仕様（不
良率）を余裕をもって満足しているか否かを評価する不
良解析改定システム１００における不良率シミュレータ
１０５について、図４を用いてフローチャート（Ｓ１〜
Ｓ４）で説明する。
【００２７】まず、各種パラメータに関する実装製品レ
ベルの各種データを図１に示した公差データベース５２
に格納し、実装設計仕様を不良率シミュレータ１０５に
対して入力しておく（Ｓ１）。次に、モンテカルロ法に
よる正規乱数により生成されたランド・ランド間ギャッ
プの仮想分布を求める（Ｓ２）。このように、モンテカ
ルロ法によって、データが得られない未知の新製品の分
布を得るのが、本発明の特徴の一つである。
ベルの各種データを図１に示した公差データベース５２
に格納し、実装設計仕様を不良率シミュレータ１０５に
対して入力しておく（Ｓ１）。次に、モンテカルロ法に
よる正規乱数により生成されたランド・ランド間ギャッ
プの仮想分布を求める（Ｓ２）。このように、モンテカ
ルロ法によって、データが得られない未知の新製品の分
布を得るのが、本発明の特徴の一つである。
【００２８】次に、ＣＡＤ計算システム１から自動入力
した実装設計仕様（ランド電極長、ランド電極幅、電極
間隔の公称値）に対してのランド・ランド間ギャップの
最適の公差を決定するための解析結果を求める（Ｓ
３）。図４に示した例は、ランド・ランド間ギャップに
対して許容不良率（オペレータによる入力値）とブリッ
ジ総不良率の推移を、シミュレーションした結果を示し
ている。即ち、各種のランド・ランド間ギャップに対し
て、それぞれモンテカルロ法で求めた総不良率の推移曲
線が示されている。そして、はんだ付不良の許容される
不良率（例えば、５０ｐ．ｐ．ｍ）から、最適値（例え
ば、１．２＋０．２ｍｍ）を求めることができる（Ｓ
４）。
した実装設計仕様（ランド電極長、ランド電極幅、電極
間隔の公称値）に対してのランド・ランド間ギャップの
最適の公差を決定するための解析結果を求める（Ｓ
３）。図４に示した例は、ランド・ランド間ギャップに
対して許容不良率（オペレータによる入力値）とブリッ
ジ総不良率の推移を、シミュレーションした結果を示し
ている。即ち、各種のランド・ランド間ギャップに対し
て、それぞれモンテカルロ法で求めた総不良率の推移曲
線が示されている。そして、はんだ付不良の許容される
不良率（例えば、５０ｐ．ｐ．ｍ）から、最適値（例え
ば、１．２＋０．２ｍｍ）を求めることができる（Ｓ
４）。
【００２９】図５は、最適値決定部１１０の基になるモ
ンテカルロ法の動作（Ｓ２０１〜Ｓ２０７）を示してい
る。最初に部品の設計値、設計上限値、設計下限値を入
力する（Ｓ２０１、Ｓ２０２）のは、仮想分布生成のた
めに必要であるからである。また、新規部品の場合は、
類似の既知電子部品での平均値、標準偏差を仮定（Ｓ２
０３）してもよい。図５の説明は、ボックス・ミューラ
の方法により正規分布を生成する例を示している。
ンテカルロ法の動作（Ｓ２０１〜Ｓ２０７）を示してい
る。最初に部品の設計値、設計上限値、設計下限値を入
力する（Ｓ２０１、Ｓ２０２）のは、仮想分布生成のた
めに必要であるからである。また、新規部品の場合は、
類似の既知電子部品での平均値、標準偏差を仮定（Ｓ２
０３）してもよい。図５の説明は、ボックス・ミューラ
の方法により正規分布を生成する例を示している。
【００３０】図６は、部品・基板公称寸法収集３０の動
作を示すフローチャート（Ｓ００〜Ｓ２３）である。ま
ず、ＣＡＤ計算システム１より実装図データが読み込ま
れる（Ｓ００）。次に、解析対象となるシンボルを探索
し、部品を確定する（Ｓ０１）。ここで、１例として、
代表的なＩＣ部品とチップ部品の認識方法について述べ
る。四角い図形で、長さ又は幅が３．３ｍｍ以上か否か
を比較して、３．３ｍｍより小さければ、チップ部品と
認識して、３．３ｍｍより大きければ、ＩＣ部品と認識
する。これは、チップ部品で３２２５（３．２ｍｍ×
２．５ｍｍ）タイプのチップ部品が、通常使用される最
も大きな部品であることに起因している（Ｓ０２、Ｓ０
５、Ｓ０６）。
作を示すフローチャート（Ｓ００〜Ｓ２３）である。ま
ず、ＣＡＤ計算システム１より実装図データが読み込ま
れる（Ｓ００）。次に、解析対象となるシンボルを探索
し、部品を確定する（Ｓ０１）。ここで、１例として、
代表的なＩＣ部品とチップ部品の認識方法について述べ
る。四角い図形で、長さ又は幅が３．３ｍｍ以上か否か
を比較して、３．３ｍｍより小さければ、チップ部品と
認識して、３．３ｍｍより大きければ、ＩＣ部品と認識
する。これは、チップ部品で３２２５（３．２ｍｍ×
２．５ｍｍ）タイプのチップ部品が、通常使用される最
も大きな部品であることに起因している（Ｓ０２、Ｓ０
５、Ｓ０６）。
【００３１】ＩＣ部品はピンリードのレイヤで、ＩＣ部
品に重なる四角い図形をＩＣ部品側と認識する（Ｓ０
７）。これから、図７に示すように、実装図にＩＣ番号
を自動生成すると共にピン数を計数する（Ｓ０９）。更
に、リード番号、リード寸法を取得する（Ｓ１０）。一
方、基板側は、ランドのレイヤでリードに重なる四角い
図形をランドとし（Ｓ０８）、ランド寸法を取得する
（Ｓ１１）。同様にして、チップ部品の部品側はピンリ
ードのレイヤで、チップ部品に重なる四角い図形をチッ
プ部品側と認識して（Ｓ１２）、チップ番号を自動生成
すると共にピン数を計数し（Ｓ１３）、更に、リード寸
法を取得する（Ｓ１４）。一方、基板側は、ランドのレ
イヤでチップ部品に重なる四角い図形をランドとし（Ｓ
２０）、ランド番号を取得し（Ｓ２１）、更に、ランド
寸法を取得する（Ｓ２２）。以上のようにして、部品基
板形状データを変換する（Ｓ２３）。
品に重なる四角い図形をＩＣ部品側と認識する（Ｓ０
７）。これから、図７に示すように、実装図にＩＣ番号
を自動生成すると共にピン数を計数する（Ｓ０９）。更
に、リード番号、リード寸法を取得する（Ｓ１０）。一
方、基板側は、ランドのレイヤでリードに重なる四角い
図形をランドとし（Ｓ０８）、ランド寸法を取得する
（Ｓ１１）。同様にして、チップ部品の部品側はピンリ
ードのレイヤで、チップ部品に重なる四角い図形をチッ
プ部品側と認識して（Ｓ１２）、チップ番号を自動生成
すると共にピン数を計数し（Ｓ１３）、更に、リード寸
法を取得する（Ｓ１４）。一方、基板側は、ランドのレ
イヤでチップ部品に重なる四角い図形をランドとし（Ｓ
２０）、ランド番号を取得し（Ｓ２１）、更に、ランド
寸法を取得する（Ｓ２２）。以上のようにして、部品基
板形状データを変換する（Ｓ２３）。
【００３２】図７は、実装図データからＩＣ部品として
認識されたとき、ＩＣ番号を生成したときの状態を示す
説明図である。
認識されたとき、ＩＣ番号を生成したときの状態を示す
説明図である。
【００３３】上記のようなＩＣ部品のボディ部は、実際
は、図８の（ａ）〜（ｈ）に示すように、図８の（ａ）
のように矩形だけでなく、図８の（ｂ）〜（ｈ）に示す
ように種々のボディ形状が開発されるため、ＣＡＤの別
レイヤ等を使用して、ポイントａ、ポイントｂのよう
に、種々のボディ形状を包含する矩形処理をして、ＩＣ
形状を識別可能にしている。なお、他の例として、図８
の（ｂ）〜（ｈ）をニューロによる学習をして、図８の
（ａ）であると判別させるようにしても良い．図９は、
部品間隔の干渉チェックの処理フローチャート（Ｓ１０
１〜Ｓ１０７）である。まず、該当ＣＡＤより実装図デ
ータが読み込まれる（Ｓ１０１）。次に、解析対象とな
る部品形状を四角形に変換し（Ｓ１０２）、部品間隔を
部品形状にギャップ許容量ａだけ加味する（Ｓ１０
３）。次に、同一基板上にある他の部品について、部品
形状を四角形に変換し、前記比較対象と部品の干渉チェ
ックを行う（Ｓ１０４）。続いて、干渉しているか否か
を判断し（Ｓ１０５）、ＹＥＳの場合は遵守をされてい
ないと判断して、リターン値を設定する（Ｓ１０７）。
ＮＯの場合は遵守されていると判断して、リターン値を
設定する（Ｓ１０６）。
は、図８の（ａ）〜（ｈ）に示すように、図８の（ａ）
のように矩形だけでなく、図８の（ｂ）〜（ｈ）に示す
ように種々のボディ形状が開発されるため、ＣＡＤの別
レイヤ等を使用して、ポイントａ、ポイントｂのよう
に、種々のボディ形状を包含する矩形処理をして、ＩＣ
形状を識別可能にしている。なお、他の例として、図８
の（ｂ）〜（ｈ）をニューロによる学習をして、図８の
（ａ）であると判別させるようにしても良い．図９は、
部品間隔の干渉チェックの処理フローチャート（Ｓ１０
１〜Ｓ１０７）である。まず、該当ＣＡＤより実装図デ
ータが読み込まれる（Ｓ１０１）。次に、解析対象とな
る部品形状を四角形に変換し（Ｓ１０２）、部品間隔を
部品形状にギャップ許容量ａだけ加味する（Ｓ１０
３）。次に、同一基板上にある他の部品について、部品
形状を四角形に変換し、前記比較対象と部品の干渉チェ
ックを行う（Ｓ１０４）。続いて、干渉しているか否か
を判断し（Ｓ１０５）、ＹＥＳの場合は遵守をされてい
ないと判断して、リターン値を設定する（Ｓ１０７）。
ＮＯの場合は遵守されていると判断して、リターン値を
設定する（Ｓ１０６）。
【００３４】表面実装部品の部品間隔によるはんだ付不
良解析の処理内容を、図１０に示す。はんだ付がフロー
はんだ付のとき、図１０における１）のボックス内の、
詳細のはんだ付不良解析結果を図１１に示す。図１１で
は、チップ部品の長手方向が基板の進行方向に一致して
いる場合、パッド間ギャップ許容値ａがデフォルト値ａ
＝１．１５ｍｍで干渉している例を示している。
良解析の処理内容を、図１０に示す。はんだ付がフロー
はんだ付のとき、図１０における１）のボックス内の、
詳細のはんだ付不良解析結果を図１１に示す。図１１で
は、チップ部品の長手方向が基板の進行方向に一致して
いる場合、パッド間ギャップ許容値ａがデフォルト値ａ
＝１．１５ｍｍで干渉している例を示している。
【００３５】このような場合、はんだブリッジの発生警
告を表示するようになっている。以下、同様にして、図
１０における２）のボックス内の、詳細のはんだ付不良
解析結果を図１２に示す。図１２では、部品高さが１ｍ
ｍ以上ある部品、すなわち３２２５チップ部品以上の部
品からＩＣ部品までの大きな部品（ＩＣ部品同士を含
む）の長手方向が基板の進行方向に一致している場合、
ボディ外形同士間で、ギャップ許容値ａがデフォルト値
ａ＝３．０ｍｍで干渉している例を示している。このよ
うな場合、はんだ付時に、背の高い部品の影ができるた
め、はんだ無しの発生警告を表示するようになってい
る。
告を表示するようになっている。以下、同様にして、図
１０における２）のボックス内の、詳細のはんだ付不良
解析結果を図１２に示す。図１２では、部品高さが１ｍ
ｍ以上ある部品、すなわち３２２５チップ部品以上の部
品からＩＣ部品までの大きな部品（ＩＣ部品同士を含
む）の長手方向が基板の進行方向に一致している場合、
ボディ外形同士間で、ギャップ許容値ａがデフォルト値
ａ＝３．０ｍｍで干渉している例を示している。このよ
うな場合、はんだ付時に、背の高い部品の影ができるた
め、はんだ無しの発生警告を表示するようになってい
る。
【００３６】他の例として、挿入実装部品のフローはん
だ付不良解析結果を図１３に示す。図１３では、挿入型
ＩＣ部品又は挿入型コネクタのリードピッチが２．０ｍ
ｍ以下では、２つの平行リード間で端子長さに比べて、
ランド４２が接近しすぎるため、ブリッジが発生しやす
くなった例を示しており、このように場合、ブリッジの
発生警告を表示するようになっている。また、図１４
は、挿入実装部品のリード部をクリンチ（折り曲げ）し
たとき、ランド４２と近接パターン４３との間が０．２
５ｍｍ以下の場合、クリンチリードが近接パターンとは
んだタッチしやすくなった例を示しており、このような
場合、はんだタッチの発生警告を表示するようになって
いる。
だ付不良解析結果を図１３に示す。図１３では、挿入型
ＩＣ部品又は挿入型コネクタのリードピッチが２．０ｍ
ｍ以下では、２つの平行リード間で端子長さに比べて、
ランド４２が接近しすぎるため、ブリッジが発生しやす
くなった例を示しており、このように場合、ブリッジの
発生警告を表示するようになっている。また、図１４
は、挿入実装部品のリード部をクリンチ（折り曲げ）し
たとき、ランド４２と近接パターン４３との間が０．２
５ｍｍ以下の場合、クリンチリードが近接パターンとは
んだタッチしやすくなった例を示しており、このような
場合、はんだタッチの発生警告を表示するようになって
いる。
【００３７】図１５は、ＣＡＤ計算システム１０上で
の、最適値決定処理１１０の部品間相互干渉結果一覧表
１０１ａを示す説明図である。近年、プリント回路板で
は、高密度実装が要求されるため、部品を主体とする設
計基準の通りでは、実装設計することができない。そこ
で、最適値決定処理１１０では、ある程度、図４のよう
に、不良を許容して、部品配置することが余儀なくさせ
られることに対応している。従って、図１５では、ＣＡ
ＤとリンクしたＷＷＷブラウザを介して入力したスプレ
ッドシートの行（レコード）で、ドット模様で示すよう
に、ＣＨＩＰ１５００を比較元とすると、比較対象のＣ
ＨＩＰ１５０２が例えば、１６０の許容不良率５０ｐ．
ｐ．ｍのとき、ブリッジの発生警告している状態を示し
ている。ここで、部品間隔をＣＡＤ上の同じく、１１０
ａに示すドット模様に相当する対象部品同士の部品間隔
を変更するように、ＣＡＤ実装図にフィードバックする
ため、図４の不良率シミュレータ１０５ａを対話でモニ
タしながら、最適のランド・ランド間のギャップ寸法に
変更できるようになっている。
の、最適値決定処理１１０の部品間相互干渉結果一覧表
１０１ａを示す説明図である。近年、プリント回路板で
は、高密度実装が要求されるため、部品を主体とする設
計基準の通りでは、実装設計することができない。そこ
で、最適値決定処理１１０では、ある程度、図４のよう
に、不良を許容して、部品配置することが余儀なくさせ
られることに対応している。従って、図１５では、ＣＡ
ＤとリンクしたＷＷＷブラウザを介して入力したスプレ
ッドシートの行（レコード）で、ドット模様で示すよう
に、ＣＨＩＰ１５００を比較元とすると、比較対象のＣ
ＨＩＰ１５０２が例えば、１６０の許容不良率５０ｐ．
ｐ．ｍのとき、ブリッジの発生警告している状態を示し
ている。ここで、部品間隔をＣＡＤ上の同じく、１１０
ａに示すドット模様に相当する対象部品同士の部品間隔
を変更するように、ＣＡＤ実装図にフィードバックする
ため、図４の不良率シミュレータ１０５ａを対話でモニ
タしながら、最適のランド・ランド間のギャップ寸法に
変更できるようになっている。
【００３８】以下、順次、最適の部品間隙のギャップ寸
法に変更できるようになっている。このとき、許容不良
率１６０に対応する損失コスト１６１、変更のよる所要
時間いわゆる納期遅れ１６２も合わせて、表示すること
により、品質、納期遅れ、損失コスト等の関数を評価し
ながら設計することができる特徴がある。
法に変更できるようになっている。このとき、許容不良
率１６０に対応する損失コスト１６１、変更のよる所要
時間いわゆる納期遅れ１６２も合わせて、表示すること
により、品質、納期遅れ、損失コスト等の関数を評価し
ながら設計することができる特徴がある。
【００３９】
【発明の効果】以上のように本発明によれば、新しい実
装製品の開発において、品質向上及び短期開発という、
相反する開発目標を同時に実現できるという効果が得ら
れる。
装製品の開発において、品質向上及び短期開発という、
相反する開発目標を同時に実現できるという効果が得ら
れる。
【００４０】また、本発明によれば、新しい実装製品の
開発において、実装製品の設計システムを用いて、所望
の性能や品質を満足するかどうかを早急に評価、解析
し、ＣＡＤ計算システムと不良解析改定システムとによ
り、早期に最も不良率を低下させている要因を探求する
ことが可能となり、その結果、不良率を低下させている
要因を取り除き、対策を容易に施すことができ、新しい
実装製品の開発を、試作品を何回となく作り直すことな
く短期に、かつ低価格で、効率良く行うことができる効
果を奏する。
開発において、実装製品の設計システムを用いて、所望
の性能や品質を満足するかどうかを早急に評価、解析
し、ＣＡＤ計算システムと不良解析改定システムとによ
り、早期に最も不良率を低下させている要因を探求する
ことが可能となり、その結果、不良率を低下させている
要因を取り除き、対策を容易に施すことができ、新しい
実装製品の開発を、試作品を何回となく作り直すことな
く短期に、かつ低価格で、効率良く行うことができる効
果を奏する。
【００４１】また、本発明によれば、新しい実装製品の
開発において、実装製品の設計システムを用いることに
より、品質を含む生産性向上と新製品の開発期間を短縮
できるという効果も得られる。
開発において、実装製品の設計システムを用いることに
より、品質を含む生産性向上と新製品の開発期間を短縮
できるという効果も得られる。
【図１】本発明に１実施形態に係る設計システムの概要
を示すブロック図である。
を示すブロック図である。
【図２】本発明が適用される実装製品の１例を示す斜視
図である。
図である。
【図３】接合部において生じるブリッジ現象を示す説明
図である。
図である。
【図４】本発明に１実施形態に係る設計システムの不良
率シミュレータの処理フロー概要と解析結果の１例を示
す説明図である。
率シミュレータの処理フロー概要と解析結果の１例を示
す説明図である。
【図５】本発明に１実施形態における、不良率計算の処
理手順の１例を示すフローチャート図である。
理手順の１例を示すフローチャート図である。
【図６】本発明に１実施形態における、ＣＡＤで実装設
計中に部品・基板形状のデータ変換する方法を示すフロ
ーチャート図である。
計中に部品・基板形状のデータ変換する方法を示すフロ
ーチャート図である。
【図７】本発明に１実施形態における、実装図データか
らＩＣ部品として認識されたときＩＣ番号を生成したと
きの状態を示す説明図である。
らＩＣ部品として認識されたときＩＣ番号を生成したと
きの状態を示す説明図である。
【図８】種々のボディ形状のＩＣ部品を認識可能とする
ための方法を示す説明図である。
ための方法を示す説明図である。
【図９】部品間隔の干渉チェックの処理フローチャート
図である。
図である。
【図１０】表面実装部品の部品間隔によるはんだ付不良
解析の処理内容の説明図である。
解析の処理内容の説明図である。
【図１１】チップ部品パッド同士間での、ブリッジの発
生警告を示す説明図である。
生警告を示す説明図である。
【図１２】背の高い部品のボディ外形同士で部品の影に
なるため、はんだ無しの発生警告を示す説明図である。
なるため、はんだ無しの発生警告を示す説明図である。
【図１３】挿入実装部品のフローはんだ付不良解析で、
ブリッジの発生警告を示す説明図である。
ブリッジの発生警告を示す説明図である。
【図１４】挿入実装部品のフローはんだ付不良解析で、
はんだタッチの発生警告を示す説明図である。
はんだタッチの発生警告を示す説明図である。
【図１５】ＣＡＤ上での最適値決定処理の１例を示す説
明図である。
明図である。
１ ＣＡＤ計算システム １０ ＣＡＤ計算機 ２０ 実装図データ ３０ 部品・基板公称寸法収集 ４１ 基板 ４２ ランド ４３ 配線 ５１ 電子部品 ５１ａ ＩＣ素子 ５１ｂ 抵抗素子 ５１ｃ コンデンサ素子 ５１ｄ コネクタ ７０ 部品・基板形状データベース ７１、７２ インタフェース ７５ ＲＯＭ等のプログラムメモリ ７６ ＲＡＭ等のメモリ ７７ ディスク ７８ キーボード ７９ ディスプレイ １００ 不良解析改定システム １０５ 不良率シミュレータ １１０ 最適化決定処理 １１０ａ 部品間相互干渉一覧表 １１５ 部品・基板形状データ生成 １５１ ランド形状 １５２ 設計基準 １６０ 許容不良率 １６１ 損失コスト １６２ 納期遅れ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｇ０６Ｆ 15/60 ６５２Ｋ ６６６Ｃ (72)発明者 永見 速 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所映像情報メディア事業部 内
Claims (15)
- 【請求項１】 製品を製造したときの製品の品質を、仮
想製造支援設計システムを用いて解析又は評価し、この
解析又は評価された量産製品の品質が所望の品質を満足
するように、計算機上で、シミュレーションしながら設
計することを特徴とする仮想製造支援設計方法。 - 【請求項２】 量産製品を製造したときの製品の不良率
を、仮想製造支援設計システムを用いて解析又は評価
し、この解析又は評価された量産製品の不良率が所望の
不良率を満足するように、計算機上で、シミュレーショ
ンしながら設計することを特徴とする仮想製造支援設計
方法。 - 【請求項３】 基板上に電子部品を接合実装する実装製
品を製造したときの接合部における少なくとも、接合力
不足の現象、ブリッジ現象、はんだタッチの何れかにつ
いて、仮想製造支援設計システムを用いて解析又は評価
し、この解析又は評価された接合部における少なくと
も、接合力不足の現象、ブリッジ現象、はんだタッチの
何れかについて、所望の不良率を満足するように、計算
機上で、シミュレーションしながら実装製品を設計する
ことを特徴とする仮想製造支援設計方法。 - 【請求項４】 基板上に電子部品を接合実装する実装製
品を製造したときの実装製品の品質を解析又は評価する
ために、実装製品のＣＡＤ計算システムとＷＷＷブラウ
ザを有する不良解析改定システムを用いて部品・基板形
状データを生成し、この生成された部品・基板形状デー
タを用いて実装製品の品質を解析又は評価し、この解析
又は評価された実装製品が所望の品質を満足するよう
に、計算機上で、シミュレーションしながら実装製品を
設計することを特徴とする仮想製造支援設計方法。 - 【請求項５】 基板上に電子部品を接合実装する実装製
品を製造したときの実装製品の不良率を解析又は評価す
るために、実装製品のＣＡＤ計算システムとＷＷＷブラ
ウザを有する不良解析改定システムを用いて部品・基板
形状データを生成し、この生成された部品・基板形状デ
ータを用いて実装製品の不良率を解析又は評価し、この
解析又は評価された実装製品が所望の不良率を満足する
ように、計算機上で、シミュレーションしながら実装製
品を設計することを特徴とする仮想製造支援設計方法。 - 【請求項６】 基板上に電子部品を接合実装する実装製
品を製造したときの接合部における少なくとも、接合力
不足の現象、ブリッジ現象、はんだタッチの何れかにつ
いて、実装製品のＣＡＤ計算システムとＷＷＷブラウザ
を有する不良解析改定システムを用いて部品・基板形状
データを生成し、この生成された部品・基板形状データ
を用いて、接合部における少なくとも、接合力不足の現
象、ブリッジ現象、はんだタッチの何れかについて解析
又は評価し、この解析又は評価された接合部における少
なくとも、接合力不足の現象、ブリッジ現象、はんだタ
ッチの何れかについて、所望の値を満足するように、計
算機上で、シミュレーションしながら実装製品を設計す
ることを特徴とする仮想製造支援設計方法。 - 【請求項７】 基板上に新規な電子部品を接合実装する
新規な接合部を有する実装製品を製造したときの実装製
品における新規な接合部の品質を、実装製品のＣＡＤ計
算システムとＷＷＷブラウザを有する不良解析改定シス
テムを用いて解析又は評価し、この解析又は評価された
実装製品における新規な接合部の品質が所望の品質を満
足するように、計算機上で、シミュレーションしながら
実装製品を設計することを特徴とする仮想製造支援設計
方法。 - 【請求項８】 基板上に新規な電子部品を接合実装する
新規な接合部を有する実装製品を製造したときの実装製
品における新規な接合部の不良率を、実装製品のＣＡＤ
計算システムとＷＷＷブラウザを有する不良解析改定シ
ステムを用いて解析又は評価し、この解析又は評価され
た実装製品における新規な接合部の不良率が所望の不良
率を満足するように、計算機上で、シミュレーションし
ながら実装製品を設計することを特徴とする仮想製造支
援設計方法。 - 【請求項９】 基板上に新規な電子部品を接合実装する
新規な接合部を有する実装製品を製造したときの実装製
品における新規な接合部の少なくとも、接合力不足の現
象、ブリッジ現象、はんだタッチの何れかについて、実
装製品のＣＡＤ計算システムとＷＷＷブラウザを有する
不良解析改定システムを用いて解析又は評価し、この解
析又は評価された接合部における少なくとも、接合力不
足の現象、ブリッジ現象、はんだタッチの何れかについ
て、所望の値を満足するように、計算機上で、シミュレ
ーションしながら実装製品を設計することを特徴とする
仮想製造支援設計方法。 - 【請求項１０】 基板上に新規な電子部品を接合実装す
る新規な接合部を有する実装製品を製造したときの実装
製品における新規な接合部の品質を解析又は評価するた
めに、実装製品のＣＡＤ計算システムとＷＷＷブラウザ
を有する不良解析改定システムを用いて部品・基板形状
データを生成し、この生成された部品・基板形状データ
を用いて、実装製品における新規な接合部の品質を解析
又は評価し、この解析又は評価された実装製品における
新規な接合部の品質が所望の品質を満足するように、計
算機上で、シミュレーションしながら実装製品を設計す
ることを特徴とする仮想製造支援設計方法。 - 【請求項１１】 基板上に新規な電子部品を接合実装す
る新規な接合部を有する実装製品を製造したときの実装
製品における新規な接合部の不良率を解析又は評価する
ために、実装製品のＣＡＤ計算システムとＷＷＷブラウ
ザを有する不良解析改定システムを用いて部品・基板形
状データを生成し、この生成された部品・基板形状デー
タを用いて、実装製品における新規な接合部の不良率を
解析又は評価し、この解析又は評価された実装製品にお
ける新規な接合部の不良率が所望の不良率を満足するよ
うに、計算機上で、シミュレーションしながら実装製品
を設計することを特徴とする仮想製造支援設計方法。 - 【請求項１２】 基板上に新規な電子部品を接合実装す
る新規な接合部を有する実装製品を製造したときの新規
な接合部における少なくとも、接合力不足の現象、ブリ
ッジ現象、はんだタッチの何れかについて、実装製品の
ＣＡＤ計算システムとＷＷＷブラウザを有する不良解析
改定システムを用いて部品・基板形状データを生成し、
この生成された部品・基板形状データを用いて、実装製
品における新規な接合部における少なくとも、接合力不
足の現象、ブリッジ現象、はんだタッチの何れかについ
て解析又は評価し、この解析又は評価された実装製品に
おける新規な接合部の少なくとも、接合力不足の現象、
ブリッジ現象、はんだタッチの何れかについて、所望の
値を満足するように、計算機上で、シミュレーションし
ながら実装製品を設計することを特徴とする仮想製造支
援設計方法。 - 【請求項１３】 製品を設計するＣＡＤ計算システム
と、製品を製造したときの製品の品質を解析又は評価す
る解析システムを備え、該解析システムで解析又は評価
された製品の品質が所望の品質を満足するように、ＣＡ
Ｄ計算システムにおける製品の設計にフィードバックさ
せることを特徴とする仮想製造支援設計システム。 - 【請求項１４】 製品を設計するＣＡＤ計算システム
と、製品を製造したときの製品の不良率を解析又は評価
する解析システムを備え、該解析システムで解析又は評
価された製品の不良率が所望の不良率を満足するよう
に、ＣＡＤ計算システムにおける製品の設計にフィード
バックさせることを特徴とする仮想製造支援設計システ
ム。 - 【請求項１５】 仮想製造支援設計システムの最適値処
理部の部品間相互干渉結果一覧表の部品間隔に基づく表
示情報を参照して、ＣＡＤ上の対応する対象部品同士の
部品間隔を変更するように、不良率シミュレータを対話
でモニタしながら、最適の部品間隙のギャップ寸法に変
更できるようにして、量産製品を製造したときの製品の
品質を、仮想製造支援設計システムを用いて解析又は評
価し、この解析又は評価された量産製品の品質が所望の
品質を満足するように、計算機上で、シミュレーション
しながら設計することを特徴とする仮想製造支援設計方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33991197A JPH11175577A (ja) | 1997-12-10 | 1997-12-10 | 仮想製造支援設計方法及び仮想製造支援設計システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33991197A JPH11175577A (ja) | 1997-12-10 | 1997-12-10 | 仮想製造支援設計方法及び仮想製造支援設計システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11175577A true JPH11175577A (ja) | 1999-07-02 |
Family
ID=18331946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33991197A Pending JPH11175577A (ja) | 1997-12-10 | 1997-12-10 | 仮想製造支援設計方法及び仮想製造支援設計システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11175577A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002139663A (ja) * | 2000-08-02 | 2002-05-17 | Nikon Corp | 装置設計製作システム、このシステムにより製作される装置およびこの装置により製造される製品 |
| US6665854B2 (en) | 2000-12-04 | 2003-12-16 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus of checking mount quality of circuit board |
| JP2004058296A (ja) * | 2002-07-25 | 2004-02-26 | Matsushita Electric Ind Co Ltd | 印刷検査のシミュレーション装置および印刷検査のシミュレーション方法 |
| US6741242B1 (en) | 2000-03-23 | 2004-05-25 | Famotik Kabushikikaisha | Multimedia documents integrating and displaying system |
| JP2007258589A (ja) * | 2006-03-24 | 2007-10-04 | Mitsubishi Electric Corp | 半田付け方向の設計支援装置および半田付け方向の設計支援方法 |
| US7548793B2 (en) | 2006-07-14 | 2009-06-16 | Hitachi Global Storage Technologies Netherlands B.V. | On-line process specification adjusting and component disposing based on predictive model of component performance |
| JP2015135548A (ja) * | 2014-01-16 | 2015-07-27 | 富士通株式会社 | 組立歩留予測装置、組立歩留予測プログラムおよび組立歩留予測方法 |
| CN107340758A (zh) * | 2017-07-04 | 2017-11-10 | 北京理工大学 | 一种面向多工序制造过程的工艺可靠性评估及控制方法 |
| CN110026757A (zh) * | 2019-05-27 | 2019-07-19 | 盐城工学院 | 一种燃油泵自动装配线的拔料装配检测系统及检测方法 |
| JPWO2020195024A1 (ja) * | 2019-03-28 | 2020-10-01 | ||
| WO2023171116A1 (ja) * | 2022-03-10 | 2023-09-14 | 株式会社日立製作所 | 設計支援装置及び設計支援方法 |
-
1997
- 1997-12-10 JP JP33991197A patent/JPH11175577A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6741242B1 (en) | 2000-03-23 | 2004-05-25 | Famotik Kabushikikaisha | Multimedia documents integrating and displaying system |
| JP2002139663A (ja) * | 2000-08-02 | 2002-05-17 | Nikon Corp | 装置設計製作システム、このシステムにより製作される装置およびこの装置により製造される製品 |
| US6665854B2 (en) | 2000-12-04 | 2003-12-16 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus of checking mount quality of circuit board |
| JP2004058296A (ja) * | 2002-07-25 | 2004-02-26 | Matsushita Electric Ind Co Ltd | 印刷検査のシミュレーション装置および印刷検査のシミュレーション方法 |
| JP2007258589A (ja) * | 2006-03-24 | 2007-10-04 | Mitsubishi Electric Corp | 半田付け方向の設計支援装置および半田付け方向の設計支援方法 |
| US7548793B2 (en) | 2006-07-14 | 2009-06-16 | Hitachi Global Storage Technologies Netherlands B.V. | On-line process specification adjusting and component disposing based on predictive model of component performance |
| JP2015135548A (ja) * | 2014-01-16 | 2015-07-27 | 富士通株式会社 | 組立歩留予測装置、組立歩留予測プログラムおよび組立歩留予測方法 |
| CN107340758A (zh) * | 2017-07-04 | 2017-11-10 | 北京理工大学 | 一种面向多工序制造过程的工艺可靠性评估及控制方法 |
| JPWO2020195024A1 (ja) * | 2019-03-28 | 2020-10-01 | ||
| CN110026757A (zh) * | 2019-05-27 | 2019-07-19 | 盐城工学院 | 一种燃油泵自动装配线的拔料装配检测系统及检测方法 |
| CN110026757B (zh) * | 2019-05-27 | 2021-02-26 | 盐城工学院 | 一种燃油泵自动装配线的拔料装配检测系统及检测方法 |
| WO2023171116A1 (ja) * | 2022-03-10 | 2023-09-14 | 株式会社日立製作所 | 設計支援装置及び設計支援方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6496957B1 (en) | Design evaluating method and apparatus for assisting circuit-board assembly | |
| US6851100B1 (en) | Management system for automated wire bonding process | |
| US20080155483A1 (en) | Database-aided circuit design system and method therefor | |
| CN109241681B (zh) | 回流焊的仿真优化方法、系统、计算机存储介质及设备 | |
| JPH11175577A (ja) | 仮想製造支援設計方法及び仮想製造支援設計システム | |
| US20060236276A9 (en) | System and method for evaluating signal coupling between differential traces in a package design | |
| US7185296B2 (en) | Method of extraction of wire capacitances in LSI device having diagonal wires and extraction program for same | |
| JP4177123B2 (ja) | 配線図形検証方法、プログラム及び装置 | |
| US20040225487A1 (en) | Power supply noise analysis model generator, power supply noise analysis model generation method, and power supply noise analysis model generation program | |
| US6807453B1 (en) | Method and system for evaluating a defective ratio of products | |
| US20040186702A1 (en) | Mounting process simulation program and method for the same and system implementing the same | |
| JPH09330342A (ja) | 実装製品の設計方法及び製品の設計システム | |
| JPH06195402A (ja) | 製品開発最適設計支援システム | |
| JPH10105594A (ja) | 実装製品の設計品質解析方法及び実装製品の設計品質解析システム | |
| US20040163056A1 (en) | System and method for evaluating signal coupling between vias in a package design | |
| Krishnan et al. | A knowledge-based object oriented DFM advisor for surface mount PCB assembly | |
| JPH11143917A (ja) | プリント基板検査装置および方法 | |
| JP4295852B2 (ja) | 回路基板組立支援用設計評価方法 | |
| Pennino et al. | Design for manufacture | |
| Shina et al. | USING CpkAS A DESIGN TOOL FOR NEW SYSTEM DEVELOPMENT | |
| JP4987827B2 (ja) | 電子回路基板の設計支援システム | |
| WO2022107539A1 (ja) | 複数の判断材料を基に総合的な判断の結果を出力する情報処理 | |
| JP2999585B2 (ja) | 回路基板生産性設計自動評価システム | |
| JPH0436872A (ja) | 電子部品実装方法 | |
| JPH08235244A (ja) | 対象をモデル化して表示する装置及び方法 |