JPH11168225A - 半導体発受光素子およびそれを用いた装置 - Google Patents
半導体発受光素子およびそれを用いた装置Info
- Publication number
- JPH11168225A JPH11168225A JP9333924A JP33392497A JPH11168225A JP H11168225 A JPH11168225 A JP H11168225A JP 9333924 A JP9333924 A JP 9333924A JP 33392497 A JP33392497 A JP 33392497A JP H11168225 A JPH11168225 A JP H11168225A
- Authority
- JP
- Japan
- Prior art keywords
- receiving element
- light emitting
- semiconductor
- electrode
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Lasers (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【課題】 半導体端面型発受光素子のバーコーティング
工程において、バー表面の微小面積はんだが治工具の圧
着により潰れることを防止し、高さばらつきを低減す
る。 【解決手段】 半導体基板上に形成された面積の小さい
電極およびはんだ部が外部圧力により変形しないよう
に、はんだ形成面と同一面に大面積スペーサ部を形成す
る。また本方法で作製された素子を、基板にフリップ実
装し、光導波路との位置ずれを低減する。
工程において、バー表面の微小面積はんだが治工具の圧
着により潰れることを防止し、高さばらつきを低減す
る。 【解決手段】 半導体基板上に形成された面積の小さい
電極およびはんだ部が外部圧力により変形しないよう
に、はんだ形成面と同一面に大面積スペーサ部を形成す
る。また本方法で作製された素子を、基板にフリップ実
装し、光導波路との位置ずれを低減する。
Description
【０００１】
【発明の属する技術分野】本発明は光通信分野等に用い
られる半導体発受光素子、およびその製造方法、および
これを用いた光モジュールおよびその製造方法、および
これを用いた光伝送装置に関するものである。
られる半導体発受光素子、およびその製造方法、および
これを用いた光モジュールおよびその製造方法、および
これを用いた光伝送装置に関するものである。
【０００２】
【従来の技術】近年、一般家庭への情報サービスの拡充
を図るため、加入者系光伝送システムの開発が進められ
ている。各家庭への設置という観点から、本システムに
使用される光モジュールには低価格化が要求されてい
る。
を図るため、加入者系光伝送システムの開発が進められ
ている。各家庭への設置という観点から、本システムに
使用される光モジュールには低価格化が要求されてい
る。
【０００３】従来の光モジュールは、ファイバと発受光
素子の光軸調整を、発光素子の光出力をファイバ端でモ
ニタしながら、あるいは受光素子の光電流をモニタしな
がら行うアクティブアライメント方式により作製されて
いたが、このアライメント作業時間が大きなコスト要因
となっていた。この問題を解決するため、アライメント
マークを用いた光軸無調整のファイバ，導波路，光素子
の集積化、いわゆるパッシブアライメント表面実装法が
必須となっている。
素子の光軸調整を、発光素子の光出力をファイバ端でモ
ニタしながら、あるいは受光素子の光電流をモニタしな
がら行うアクティブアライメント方式により作製されて
いたが、このアライメント作業時間が大きなコスト要因
となっていた。この問題を解決するため、アライメント
マークを用いた光軸無調整のファイバ，導波路，光素子
の集積化、いわゆるパッシブアライメント表面実装法が
必須となっている。
【０００４】表面実装法に用いられる発受光素子、特に
受光素子に関しては、光導波路との光出入射方向の整合
性および基板上へのチップ実装容易性の観点から、光が
半導体基板と垂直方向から入射する面入射型受光素子に
代わり、光が半導体基板と平行な方向から端面に入射す
る機能を有する半導体端面型受光素子が有望視され、盛
んに研究，開発されている。
受光素子に関しては、光導波路との光出入射方向の整合
性および基板上へのチップ実装容易性の観点から、光が
半導体基板と垂直方向から入射する面入射型受光素子に
代わり、光が半導体基板と平行な方向から端面に入射す
る機能を有する半導体端面型受光素子が有望視され、盛
んに研究，開発されている。
【０００５】また、マルチチャネル光インタコネクト技
術は、超高速計算機あるいは交換機の架間あるいはボー
ド間配線の大容量，高密度化に対応するため、従来の電
気配線に代わる技術として現在盛んに開発が進められて
いるが、現段階の受信機の主要構成要素は半導体面入射
型受光素子アレイ，受信ＩＣ，ファイバアレイ，レンズ
アレイであり、部品点数が多くかつ調芯工程での工数増
が原価上昇を招いているため、アレイ型受信モジュール
においても、上記表面実装が今後取り入れられていくこ
とが予想されている。
術は、超高速計算機あるいは交換機の架間あるいはボー
ド間配線の大容量，高密度化に対応するため、従来の電
気配線に代わる技術として現在盛んに開発が進められて
いるが、現段階の受信機の主要構成要素は半導体面入射
型受光素子アレイ，受信ＩＣ，ファイバアレイ，レンズ
アレイであり、部品点数が多くかつ調芯工程での工数増
が原価上昇を招いているため、アレイ型受信モジュール
においても、上記表面実装が今後取り入れられていくこ
とが予想されている。
【０００６】表面パッシブアライメント実装に用いられ
る端面入射型受光素子は、数μｍ厚の光吸収層に端面か
ら光入射する構造上、光導波路との結合性が懸念されて
いる。エレクトロニクス レターズ（Electron.Lett.),
Vol.３１，ｐｐ．２０９８−２１００(１９９５)におい
ては外部量子効率０.９５Ａ／Ｗ ，垂直方向の１ｄＢ劣
化トレランス幅±２.０μｍが報告されている。
る端面入射型受光素子は、数μｍ厚の光吸収層に端面か
ら光入射する構造上、光導波路との結合性が懸念されて
いる。エレクトロニクス レターズ（Electron.Lett.),
Vol.３１，ｐｐ．２０９８−２１００(１９９５)におい
ては外部量子効率０.９５Ａ／Ｗ ，垂直方向の１ｄＢ劣
化トレランス幅±２.０μｍが報告されている。
【０００７】
【発明が解決しようとする課題】半導体端面型発受光素
子の作製プロセスにおいてバー状劈開後の端面コートに
おいて、バーの表裏面を治工具により挟み込む工程があ
るが、この工程においてバー表面のはんだが治工具の圧
着により、潰れてしまい、かつ潰れ方が１チャネル内あ
るいはアレイ内でばらつくことは不可避である。これ
は、電極面積が小さいフリップチップ実装用受光素子に
顕著な傾向である。このため、サブミクロンの精度が要
求される受光素子と搭載用基板上の光導波路とにおいて
結合ずれが生じ、かつそのばらつきも大きいため、結合
損によるモジュール作製歩留まり低下の主要因となって
いる。
子の作製プロセスにおいてバー状劈開後の端面コートに
おいて、バーの表裏面を治工具により挟み込む工程があ
るが、この工程においてバー表面のはんだが治工具の圧
着により、潰れてしまい、かつ潰れ方が１チャネル内あ
るいはアレイ内でばらつくことは不可避である。これ
は、電極面積が小さいフリップチップ実装用受光素子に
顕著な傾向である。このため、サブミクロンの精度が要
求される受光素子と搭載用基板上の光導波路とにおいて
結合ずれが生じ、かつそのばらつきも大きいため、結合
損によるモジュール作製歩留まり低下の主要因となって
いる。
【０００８】本発明の目的は、１チャネル内あるいはア
レイ内に複数存在する、基板との接続用はんだの高さが
均一である端面型発受光素子およびその作製方法を提供
することである。さらに、これを受光素子、あるいは半
導体レーザの出力光のモニタ用素子、あるいは発光素子
として用いる光モジュール、さらにはそれらを用いた光
伝送装置を提供することである。
レイ内に複数存在する、基板との接続用はんだの高さが
均一である端面型発受光素子およびその作製方法を提供
することである。さらに、これを受光素子、あるいは半
導体レーザの出力光のモニタ用素子、あるいは発光素子
として用いる光モジュール、さらにはそれらを用いた光
伝送装置を提供することである。
【０００９】
【課題を解決するための手段】本発明では、上記課題を
解決するために、図１に示すような受光部１４を有する
半導体端面型受光素子において、半導体基板１１上に形
成された面積の小さい電極１２およびはんだ部１３が外
部圧力により変形しないように大面積スペーサ部１５を
バー内に設け、電極１２およびはんだ層１３の高さが、
均一性良く制御されている。スペーサ部１５は酸化膜、
あるいは電極およびソルダの積層構造、あるいは半導体
結晶等により構成されている。
解決するために、図１に示すような受光部１４を有する
半導体端面型受光素子において、半導体基板１１上に形
成された面積の小さい電極１２およびはんだ部１３が外
部圧力により変形しないように大面積スペーサ部１５を
バー内に設け、電極１２およびはんだ層１３の高さが、
均一性良く制御されている。スペーサ部１５は酸化膜、
あるいは電極およびソルダの積層構造、あるいは半導体
結晶等により構成されている。
【００１０】図２は複数の受光部を有するアレイ型素子
においてスペーサ部が、電極１２およびはんだ部１３と
同一の構造をしている半導体端面型受光素子である。ス
ペーサ部と電極およびソルダ形成が同時に行える利点が
ある。図３は受光部が１個である単チャネル素子であ
る。
においてスペーサ部が、電極１２およびはんだ部１３と
同一の構造をしている半導体端面型受光素子である。ス
ペーサ部と電極およびソルダ形成が同時に行える利点が
ある。図３は受光部が１個である単チャネル素子であ
る。
【００１１】図４は図１〜図３に示すチップにおいて形
成されたスペーサ部を、加熱コーティング工程後に除去
することにより、チップ最終形態ではスペーサ部が存在
しないチップを示している。
成されたスペーサ部を、加熱コーティング工程後に除去
することにより、チップ最終形態ではスペーサ部が存在
しないチップを示している。
【００１２】また図５はこれら、はんだ高さが均一なは
んだを有した素子を、Ｓｉ等の基板の上に光導波路を形
成した基板に搭載した光モジュールである。はんだ高さ
の均一性が高いため、光導波路と受光素子の受光部との
パッシブアライメントにおいて、高精度な位置合わせが
可能であり、結合損を低減できる。
んだを有した素子を、Ｓｉ等の基板の上に光導波路を形
成した基板に搭載した光モジュールである。はんだ高さ
の均一性が高いため、光導波路と受光素子の受光部との
パッシブアライメントにおいて、高精度な位置合わせが
可能であり、結合損を低減できる。
【００１３】
【発明の実施の形態】（実施例１）図１は本発明のスペ
ーサを用いたアレイ型受光素子の一実施例の斜視構造図
である。ＩｎＰ基板１１上に分子線エピタキシ（ＭＢ
Ｅ）法によってアンドープＩｎＧａＡｌＡｓ光吸収層を
結晶成長させ、化学エッチングによりメサ構造を形成し
た受光部１４を４チャネル有し、各受光部の上部に、面
積の小さい電極１２およびはんだ部１３が形成されてい
る。電極はＴｉ，Ｐｔ，Ａｕの積層構造であり、はんだ
はＡｕＳｎより構成されている。またスペーサ部は半導
体結晶部と絶縁膜を積層することにより形成されてい
る。
ーサを用いたアレイ型受光素子の一実施例の斜視構造図
である。ＩｎＰ基板１１上に分子線エピタキシ（ＭＢ
Ｅ）法によってアンドープＩｎＧａＡｌＡｓ光吸収層を
結晶成長させ、化学エッチングによりメサ構造を形成し
た受光部１４を４チャネル有し、各受光部の上部に、面
積の小さい電極１２およびはんだ部１３が形成されてい
る。電極はＴｉ，Ｐｔ，Ａｕの積層構造であり、はんだ
はＡｕＳｎより構成されている。またスペーサ部は半導
体結晶部と絶縁膜を積層することにより形成されてい
る。
【００１４】アレイバーは、素子が形成された面は２辺
が３００μｍおよび３２００μｍの長方形形状であり、
厚さは１００μｍである。このなかに１チャネルの幅が
400μｍである素子部を４チャネル有し、さらにアレイ
バー内の両端には８００μｍ幅のスペーサ部を２ヵ所有
している。受光部の大きさは水平方向が９０μｍ、垂直
方向が６μｍである。また電極およびはんだ部は長方形
の形状をしており、各辺がそれぞれ４０μｍ，６０μｍ
であり、高さは３.０μｍ である。１チャネルあたり２
個形成されている。この場合、１チャネルあたりの素子
全体に占める電極部の面積の割合は６％である。
が３００μｍおよび３２００μｍの長方形形状であり、
厚さは１００μｍである。このなかに１チャネルの幅が
400μｍである素子部を４チャネル有し、さらにアレイ
バー内の両端には８００μｍ幅のスペーサ部を２ヵ所有
している。受光部の大きさは水平方向が９０μｍ、垂直
方向が６μｍである。また電極およびはんだ部は長方形
の形状をしており、各辺がそれぞれ４０μｍ，６０μｍ
であり、高さは３.０μｍ である。１チャネルあたり２
個形成されている。この場合、１チャネルあたりの素子
全体に占める電極部の面積の割合は６％である。
【００１５】（実施例２）図２は図１の素子のスペーサ
部１５が電極１２およびはんだ部１３と同一の構造をし
ているアレイ型半導体端面型受光素子の斜視構造図であ
る。電極１２の高さとはんだ１３の高さの和は５μｍで
あり、スペーサ部１５の高さについても同様である。ス
ペーサ部１５と電極１２およびはんだ１３の形成が同時
に行える利点がある。電極厚さは１.５μｍ、はんだ高
さは６.５μｍである。スペーサを有する本構造品のコ
ーティング後のソルダ厚を図６に示す。ソルダなしのも
のと比較し、高さばらつきのない素子が得られている。
部１５が電極１２およびはんだ部１３と同一の構造をし
ているアレイ型半導体端面型受光素子の斜視構造図であ
る。電極１２の高さとはんだ１３の高さの和は５μｍで
あり、スペーサ部１５の高さについても同様である。ス
ペーサ部１５と電極１２およびはんだ１３の形成が同時
に行える利点がある。電極厚さは１.５μｍ、はんだ高
さは６.５μｍである。スペーサを有する本構造品のコ
ーティング後のソルダ厚を図６に示す。ソルダなしのも
のと比較し、高さばらつきのない素子が得られている。
【００１６】（実施例３）図３は本発明のスペーサ１５
を用いた１チャネル素子の斜視構造図である。素子部は
長方形状であり、各辺の長さが４００μｍ，３００μｍ
であり、その両端にスペーサ部１５が２ヵ所形成されて
いる。スペーサ部１５は長方形状であり、各辺の長さは
２００μｍ，３００μｍである。電極１２およびはんだ
部１３は長方形状であり、各辺の長さは９０μｍ，４０
μｍである。
を用いた１チャネル素子の斜視構造図である。素子部は
長方形状であり、各辺の長さが４００μｍ，３００μｍ
であり、その両端にスペーサ部１５が２ヵ所形成されて
いる。スペーサ部１５は長方形状であり、各辺の長さは
２００μｍ，３００μｍである。電極１２およびはんだ
部１３は長方形状であり、各辺の長さは９０μｍ，４０
μｍである。
【００１７】（実施例４）図４は本発明の半導体端面型
受光素子を用いた光モジュールの１実施例の斜視構造図
である。はんだ潰れ防止用スペーサをプロセス後に除去
したため、スペーサ部は残っていないが、はんだ高さは
高均一に制御されており、ばらつき範囲は０.３μｍ以
下である。
受光素子を用いた光モジュールの１実施例の斜視構造図
である。はんだ潰れ防止用スペーサをプロセス後に除去
したため、スペーサ部は残っていないが、はんだ高さは
高均一に制御されており、ばらつき範囲は０.３μｍ以
下である。
【００１８】（実施例５）図５は本発明の受光素子を導
波路基板に搭載した光モジュールの断面構造図である。
光導波路４１を有した基板４２上に、本発明の高さが高
均一に制御されたはんだ１３で接続しているために、素
子の受光部１４と、基板４２上の光導波路４１との位置
ずれが±２μｍ以下に抑えられており、位置ずれによる
結合損失が０.２ｄＢ以下を実現している。
波路基板に搭載した光モジュールの断面構造図である。
光導波路４１を有した基板４２上に、本発明の高さが高
均一に制御されたはんだ１３で接続しているために、素
子の受光部１４と、基板４２上の光導波路４１との位置
ずれが±２μｍ以下に抑えられており、位置ずれによる
結合損失が０.２ｄＢ以下を実現している。
【００１９】
【発明の効果】本発明のスペーサ部を利用したはんだ潰
れ防止法を用いれば、半導体素子上のはんだ高さを高均
一に制御可能である。図６に、実施例２により作製した
素子のはんだ高さばらつきを示す。スペーサなし方式と
比較し、スペーサ形成方式はばらつきが少なく、本発明
が、はんだ高さばらつき低減に有効であることを示して
いる。この受光素子を、光導波路を形成した基板に搭載
してモジュールを作製する場合、はんだ高さが高均一な
ため、光導波路と受光素子の受光部とのパッシブアライ
メントにおいて、高精度位置合わせが可能であり、結合
損が低減されるため、モジュールの作製歩留まりが向上
する。
れ防止法を用いれば、半導体素子上のはんだ高さを高均
一に制御可能である。図６に、実施例２により作製した
素子のはんだ高さばらつきを示す。スペーサなし方式と
比較し、スペーサ形成方式はばらつきが少なく、本発明
が、はんだ高さばらつき低減に有効であることを示して
いる。この受光素子を、光導波路を形成した基板に搭載
してモジュールを作製する場合、はんだ高さが高均一な
ため、光導波路と受光素子の受光部とのパッシブアライ
メントにおいて、高精度位置合わせが可能であり、結合
損が低減されるため、モジュールの作製歩留まりが向上
する。
【図１】本発明の実施例１の半導体端面型受光素子の斜
視構造図。
視構造図。
【図２】本発明の実施例２の半導体端面型受光素子の斜
視構造図。
視構造図。
【図３】本発明の実施例３の半導体端面型受光素子の斜
視構造図。
視構造図。
【図４】本発明の実施例４の半導体端面型受光素子の斜
視構造図。
視構造図。
【図５】本発明の実施例５の半導体端面型受光素子の断
面構造図。
面構造図。
【図６】本発明と従来例によるはんだ高さの分布図。
１１…半導体基板、１２…電極、１３…はんだ層、１４
…受光部、１５…スペーサ部、４１…光導波路、４２…
素子搭載用基板。
…受光部、１５…スペーサ部、４１…光導波路、４２…
素子搭載用基板。
Claims (8)
- 【請求項１】半導体基板上に少なくとも一つの発光部ま
たは受光部を有する発受光素子において、その表面に、
他の基板との接続用はんだを有する電極部を有し、かつ
その同一面上に、電極部を挟むように２カ所、あるいは
電極部周囲の２カ所以上に、電極部の高さと同等あるい
はそれ以上の高さを有するパタン部からなるスペーサ部
を有することを特徴とする半導体発受光素子。 - 【請求項２】請求項１記載の半導体発受光素子におい
て、発受光機能を１次元的あるいは２次元的に複数チャ
ネル有するアレイ構造を有し、かつスペーサ部がそのア
レイバーの両端または各チャネルの間に設けられている
ことを特徴とする半導体発受光素子。 - 【請求項３】請求項１または２記載の半導体発受光素子
において、電極部の面積がチップ表面積の４０％以下で
あることを特徴とする半導体発受光素子。 - 【請求項４】請求項１〜３のいずれか記載の半導体端面
型発受光素子において、スペーサ部が電極、あるいはは
んだ、あるいは絶縁膜、あるいはそれらが複合した積層
膜で構成されていることを特徴とする半導体発受光素
子。 - 【請求項５】請求項１〜４のいずれか記載の半導体発受
光素子を、光導波路構造あるいは光ファイバを有するこ
とを特徴とする半導体あるいはセラミック基板に、フリ
ップチップボンドを搭載したことを特徴とする光モジュ
ール。 - 【請求項６】請求項１〜４のいずれか記載の半導体発受
光素子あるいは請求項５記載の光モジュールをセラミッ
クあるいは樹脂あるいは金属パッケージにてパッケージ
ングしてなることを特徴とする送受信装置。 - 【請求項７】請求項１〜４のいずれか記載の半導体発受
光素子あるいは請求項５記載の光モジュールあるいは請
求項６記載の送受信装置に、送信ＩＣや受信ＩＣ等の電
子回路を付加し、セラミックあるいは樹脂あるいは金属
パッケージにてパッケージングしてなることを特徴とす
る送受信装置。 - 【請求項８】請求項５〜７のいずれか記載の光モジュー
ルまたは装置と送信ＩＣや受信ＩＣ等の電子回路を同一
ボード上に搭載し、これを送信あるいは受信あるいは送
受信装置として用いたことを特徴とする光伝送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9333924A JPH11168225A (ja) | 1997-12-04 | 1997-12-04 | 半導体発受光素子およびそれを用いた装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9333924A JPH11168225A (ja) | 1997-12-04 | 1997-12-04 | 半導体発受光素子およびそれを用いた装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11168225A true JPH11168225A (ja) | 1999-06-22 |
Family
ID=18271497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9333924A Withdrawn JPH11168225A (ja) | 1997-12-04 | 1997-12-04 | 半導体発受光素子およびそれを用いた装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11168225A (ja) |
-
1997
- 1997-12-04 JP JP9333924A patent/JPH11168225A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8285151B2 (en) | Method and system for hybrid integrated 1XN DWDM transmitter | |
| US7046868B2 (en) | Optical waveguide transmitter-receiver module | |
| US10921534B2 (en) | Optical module structure and fabrication method for optical module structure | |
| US6456767B2 (en) | Optical waveguide transmitter-receiver module | |
| US8798409B2 (en) | Optical transmitter with flip-chip mounted laser or integrated arrayed waveguide grating wavelenth division multiplexer | |
| JP2002286959A (ja) | 半導体装置、光電融合基板、及びそれらの製造方法 | |
| US5745631A (en) | Self-aligning optical beam system | |
| Sasaki et al. | Multiple-chip precise self-aligned assembly for hybrid integrated optical modules using Au-Sn solder bumps | |
| US7876984B2 (en) | Planar optical waveguide array module and method of fabricating the same | |
| JPH11145561A (ja) | 光半導体モジュール | |
| EP1312946B1 (en) | Method of manufacturing an optical mounting board | |
| US6212212B1 (en) | Optical module | |
| Sasaki et al. | Hybrid integrated 4× 4 optical matrix switch using self-aligned semiconductor optical amplifier gate arrays and silica planar lightwave circuit | |
| CN211741637U (zh) | 光子系统 | |
| KR101246137B1 (ko) | 발광 소자 및 광결합 모듈 | |
| JPH11168225A (ja) | 半導体発受光素子およびそれを用いた装置 | |
| JP4962144B2 (ja) | 光モジュール | |
| JPH03184384A (ja) | 光モジュール用サブマウント及びその製造方法 | |
| US20070165979A1 (en) | Optical input substrate, optical output substrate, optical input/output substrate, a fabrication method for these substrates, and an optical element integrated semiconductor integrated circuit | |
| JP6260167B2 (ja) | 光電融合モジュール | |
| JP3389226B2 (ja) | 光サブモジュール | |
| Kato et al. | Hybrid Integrated 4< cd0215f. gif> 4 Optical Matrix Switch Module on Silica Based Planar Waveguide Platform | |
| JP3347738B2 (ja) | 導波路の結合されたｄｆｂ式レーザーダイオードの製造法及びｄｆｂ式レーザーダイオード層構造 | |
| JPH1090540A (ja) | 半導体受光素子、半導体受光装置および半導体装置 | |
| CN221746334U (zh) | 一种多阵列异质集成密集波分复用光电器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050301 |