JPH11168217A - Thin film transistor, manufacture thereof and liquid crystal display device - Google Patents
Thin film transistor, manufacture thereof and liquid crystal display deviceInfo
- Publication number
- JPH11168217A JPH11168217A JP33535197A JP33535197A JPH11168217A JP H11168217 A JPH11168217 A JP H11168217A JP 33535197 A JP33535197 A JP 33535197A JP 33535197 A JP33535197 A JP 33535197A JP H11168217 A JPH11168217 A JP H11168217A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- glass substrate
- region
- light
- drain region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、高性能、高信頼性
を有する薄膜トランジスタ(Thin Film Transistor:略
してTFT)とその製造方法、及び薄膜トランジスタを
有する液晶表示装置(Liquid Crystal Display:略して
LCD)に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor (TFT) having high performance and high reliability, a method of manufacturing the same, and a liquid crystal display (LCD) having the thin film transistor. It is about.
【0002】[0002]
【従来の技術】TFTは、アクティブマトリックス方式
のLCDにおける画素のスイッチング素子やドライバ−
回路、或いはイメ−ジセンサ−、さらにはSRAM(St
atic Random Access Memory)等へ応用されている。中
でもアクティブマトリックス方式のLCDの開発は、近
年、半導体材料として多結晶シリコン(Polycrystallin
e silicon:略してp−Si)を用いることにより、画
素のドライバ−回路を同一基板上に内蔵する方向に進ん
でいる。特に、プロセスの最高温度が450℃以下で、
大面積で安価なガラス基板の使用を可能とする低温プロ
セスのp−SiTFT−LCD技術の開発が活発に行わ
れ、一部では実用化も始まっている。一般に、p−Si
TFTは非晶質シリコン(Amorphous silicon:略して
a−Si)TFTよりもキャリア移動度が大きく、ま
た、ソース・ドレイン領域をゲート電極と自己整合的に
形成することで微細化やゲート・ドレイン間の寄生容量
の縮小化を図れるため、高速ドライバ−回路の形成が可
能である。そのため、画素とドライバ−回路を一体形成
することができ、LCDの低コスト化と高精細化を実現
できる。2. Description of the Related Art TFTs are used as switching elements and drivers for pixels in an active matrix type LCD.
Circuit or image sensor, and SRAM (St
atic Random Access Memory). In particular, active matrix LCDs have recently been developed as a semiconductor material using polycrystalline silicon (Polycrystallin).
The use of e silicon (p-Si for short) has led to a trend toward incorporating pixel driver circuits on the same substrate. In particular, if the maximum temperature of the process is 450 ° C or less,
The development of low-temperature p-Si TFT-LCD technology that enables the use of inexpensive glass substrates with a large area has been actively developed, and some of them have been put into practical use. Generally, p-Si
TFTs have a higher carrier mobility than amorphous silicon (a-Si) TFTs. In addition, by forming source / drain regions in a self-aligned manner with gate electrodes, miniaturization and inter-gate / drain connections can be achieved. , It is possible to form a high-speed driver circuit. Therefore, the pixel and the driver circuit can be integrally formed, so that the cost reduction and the high definition of the LCD can be realized.
【0003】以下に、従来のp−SiTFTの製造方法
の一例を図面を参照しながら説明する。図9はp−Si
TFTの製造方法を示す工程断面構造図である。Hereinafter, an example of a conventional method for manufacturing a p-Si TFT will be described with reference to the drawings. FIG. 9 shows p-Si
FIG. 4 is a process cross-sectional structure diagram illustrating a method for manufacturing a TFT.
【0004】まず、歪み点600℃前後の透光性ガラス
基板10上に、p−Si13を成膜し、これを島状にパ
タ−ニングする。次に、p−Si13上にゲ−ト絶縁膜
14を成膜し、さらに、ゲ−ト絶縁膜14上にゲ−ト電
極15となる導電性金属薄膜を成膜し、これを所定の形
状にパタ−ニングする。その後、ゲ−ト電極15をマス
クとして、p−Si13にリン、ボロンなどの不純物イ
オンをイオンドーピング法にて注入し、p−Si13に
チャネル領域13a、ソ−ス領域13b及びドレイン領
域13cを形成する(図9(a))。First, a p-Si13 film is formed on a translucent glass substrate 10 having a strain point of about 600 ° C., and is patterned in an island shape. Next, a gate insulating film 14 is formed on the p-Si 13, and a conductive metal thin film serving as the gate electrode 15 is formed on the gate insulating film 14. Pattern. Thereafter, using the gate electrode 15 as a mask, impurity ions such as phosphorus and boron are implanted into the p-Si 13 by ion doping to form a channel region 13a, a source region 13b, and a drain region 13c in the p-Si 13. (FIG. 9A).
【0005】次に、アニール炉等の装置を用いて300
℃〜600℃の雰囲気中で数時間から数十時間程度熱ア
ニール処理等を行うことにより、注入した不純物の格子
位置への置換(活性化)を行う(図9(b))。[0005] Next, using an apparatus such as an annealing furnace, 300
By performing a thermal annealing process or the like for several hours to several tens of hours in an atmosphere at a temperature of from about 600 ° C. to about 600 ° C., the implanted impurities are replaced (activated) at the lattice positions (FIG. 9B).
【0006】次に、層間絶縁膜16を成膜し、コンタク
トホ−ル17を開口した後、ソ−ス・ドレイン電極18
となる導電性金属薄膜を成膜し、これを所定の形状にパ
タ−ニングする。最後に、p−Si13に対して、水素
プラズマ雰囲気中で350℃、2時間の水素化処理を行
うと、p−SiTFTが完成する(図9(c))。Next, an interlayer insulating film 16 is formed, a contact hole 17 is opened, and a source / drain electrode 18 is formed.
A conductive metal thin film is formed and is patterned into a predetermined shape. Finally, hydrogenation treatment is performed on the p-Si 13 at 350 ° C. for 2 hours in a hydrogen plasma atmosphere to complete the p-Si TFT (FIG. 9C).
【0007】[0007]
【発明が解決しようとする課題】上記したように、従来
から、p−Siのソース領域及びドレイン領域に不純物
イオンを注入した後、注入した不純物から電気伝導に寄
与するキャリア(電子及び正孔)を放出させるために、
不純物の格子位置への置換(活性化)を行っている。As described above, conventionally, after impurity ions are implanted into the source and drain regions of p-Si, carriers (electrons and holes) that contribute to electric conduction from the implanted impurities are conventionally used. To release
The substitution (activation) of the impurity at the lattice position is performed.
【0008】しかし、p−Siに不純物イオンを注入す
ると、p−Siとゲ−ト絶縁膜の界面及びp−Siの結
晶粒界、特にソース端とドレイン端、すなわちチャネル
領域とソ−ス領域及びドレイン領域の接合部近傍に多く
のトラップや準位、ダングリングボンド等が形成される
等して、p−Siが大きなダメージを受ける。このダメ
ージ、特にチャネル領域とソ−ス領域及びドレイン領域
の接合部近傍に入ったダメージは、TFT初期特性の劣
化や信頼性劣化を引き起こすという課題を有している。However, when impurity ions are implanted into p-Si, the interface between the p-Si and the gate insulating film and the crystal grain boundaries of the p-Si, particularly the source and drain ends, that is, the channel region and the source region are formed. In addition, p-Si is greatly damaged because many traps, levels, dangling bonds, and the like are formed near the junction of the drain region. This damage, especially damage that has entered the vicinity of the junction between the channel region and the source region and the drain region, has the problem of causing deterioration of the initial characteristics of the TFT and deterioration of the reliability.
【0009】従来のTFTの作製方法では、p−Si1
3に対して不純物イオンの注入を行い、300℃〜60
0℃の比較的低い温度での熱アニールによって注入した
不純物イオンの活性化を行っている。一般に、不純物の
活性化には1000℃近い高温での熱処理が必要である
が、安価なガラス基板を用いる場合は、基板の歪み点温
度以上の温度で熱処理を行うことはできないため、注入
した不純物の活性化に長時間を要し、スループットが悪
いという課題がある。In a conventional method of manufacturing a TFT, p-Si1
3 is implanted with impurity ions,
The impurity ions implanted by thermal annealing at a relatively low temperature of 0 ° C. are activated. Generally, heat treatment at a high temperature close to 1000 ° C. is necessary to activate impurities. However, when an inexpensive glass substrate is used, heat treatment cannot be performed at a temperature equal to or higher than the strain point of the substrate. There is a problem that it takes a long time for activation of the device and the throughput is poor.
【0010】また、上記方法では、注入した不純物イオ
ンの活性化は行えても、注入時のイオン衝撃によりp−
Siに入ったダメージは完全に除去できないという課題
を有している。特に、チャネル領域13aとソース領域
13b及びドレイン領域13cの接合部近傍は、接合部
がゲート電極端と一致した構造になっているため、例え
ばエキシマレーザーのようなエネルギービームにより局
所的に加熱を行うこと等により活性化を行っても、ゲー
ト電極15に遮蔽されてしまい、ダメージ除去が非常に
困難であるという課題がある。Further, in the above method, even though the implanted impurity ions can be activated, p-type ions can be activated by ion bombardment during the implantation.
There is a problem that the damage entering Si cannot be completely removed. In particular, the vicinity of the junction between the channel region 13a, the source region 13b, and the drain region 13c has a structure in which the junction coincides with the end of the gate electrode. Therefore, local heating is performed using an energy beam such as an excimer laser. Therefore, even if activation is carried out, there is a problem that it is shielded by the gate electrode 15 and it is very difficult to remove damage.
【0011】さらに、従来のTFTの作製方法では、不
純物イオンを注入する工程において、不純物イオンが注
入されないチャネル領域13aは結晶化後の結晶性を維
持しているが、不純物イオンが注入されたソース領域1
3b及びドレイン領域13cはイオン衝撃によって周期
性が乱れ、特に上層部は非晶質化してしまうという問題
を有している。非晶質化している部分の結晶性は、従来
の熱アニールによる活性化では回復しないため、TFT
のソース領域13b及びドレイン領域13cとソース・
ドレイン電極18間のコンタクト抵抗、及びソース領域
13b及びドレイン領域13cのシート抵抗が高抵抗化
してしまうケースも発生する。Further, in the conventional method of manufacturing a TFT, in the step of implanting impurity ions, the channel region 13a into which the impurity ions are not implanted maintains the crystallinity after crystallization, but the source region into which the impurity ions are implanted. Area 1
The 3b and the drain region 13c have a problem that the periodicity is disturbed by the ion bombardment, and particularly the upper layer becomes amorphous. Since the crystallinity of the amorphous portion is not recovered by activation by conventional thermal annealing,
Source region 13b and drain region 13c
In some cases, the contact resistance between the drain electrodes 18 and the sheet resistance of the source region 13b and the drain region 13c increase.
【0012】本発明は、上記従来の課題を解決するもの
で、第1に、基板の歪み点温度以下の温度で注入した不
純物イオンの活性化と不純物注入により発生したダメー
ジの回復を同時に行うことができ、第2に、TFTのソ
ース領域及びドレイン領域とソース・ドレイン電極間の
コンタクト抵抗、及びソース領域及びドレイン領域のシ
ート抵抗を低抵抗化することができ、工程簡略化とスル
ープットの向上を実現すると同時に、高性能、高信頼性
なTFTとその製造方法及び液晶表示装置を提供するこ
とを目的とする。The present invention solves the above-mentioned conventional problems. First, the present invention simultaneously activates impurity ions implanted at a temperature lower than the strain point of the substrate and recovers damage caused by the impurity implantation. Second, the contact resistance between the source and drain regions of the TFT and the source / drain electrodes and the sheet resistance of the source and drain regions can be reduced, thereby simplifying the process and improving the throughput. It is another object of the present invention to provide a TFT having high performance and high reliability, a manufacturing method thereof, and a liquid crystal display device.
【0013】[0013]
【課題を解決するための手段】注入した不純物イオンの
活性化を行うと同時に注入ダメージを回復させるため、
本発明者らはTFTに対して寿命試験を行いながら種々
の手法を検討した。まず始めに、不純物イオン注入後に
エキシマレーザー等のエネルギービームを基板表面から
照射することを検討したが、この方法ではゲート電極に
遮蔽されているチャネル領域とソ−ス領域及びドレイン
領域の接合部にエネルギービームが照射されないため、
接合部近傍に発生したトラップや準位、ダングリングボ
ンド等の注入ダメージを回復させることができず、キャ
リアが捕獲されるホットキャリア劣化等の信頼性劣化が
改善されないことがわかった。そこで、不純物イオン注
入後にエキシマレーザー等のエネルギービームを基板の
裏面(他方の表面)から照射した。ただし、本発明者ら
が実験したコーニング社製#7059ガラス基板の裏面
からXeClエキシマレーザー(波長308nm)のよ
うなエネルギービームを照射した場合、そのレーザー光
は50%足らずしか透過せず、非常に効率が悪い。そこ
で、本発明者らはさらに工夫を重ね、エネルギービーム
をより効率よく基板裏面からp−Si膜等に照射するた
めに、基板の一方の表面上に形成されたp−Si等のチ
ャネル領域とソース領域及びドレイン領域の接合部近傍
の下方にある基板を、基板の裏面から見て凹型にエッチ
ングした後、基板の裏面からエネルギービームを照射す
る方法を見いだし、本発明に到達した。本発明により得
られたTFTは、注入した不純物の活性化と注入ダメー
ジの回復を同時に行うことができ、ソース領域及びドレ
イン領域のシート抵抗等を低抵抗化できて従来よりも格
段に活性化率が向上したと同時に、TFTの寿命試験で
キャリア移動度が初期値の50%に低下するまでの時間
が従来よりも約2桁向上した。SUMMARY OF THE INVENTION In order to activate implanted impurity ions and recover implantation damage at the same time,
The present inventors have studied various methods while performing a life test on a TFT. Firstly, we considered that an energy beam such as an excimer laser was irradiated from the substrate surface after impurity ion implantation. In this method, however, the junction between the channel region and the source and drain regions shielded by the gate electrode was examined. Because the energy beam is not irradiated,
It was found that injection damage such as traps, levels, and dangling bonds generated near the junction could not be recovered, and reliability deterioration such as hot carrier deterioration in which carriers were captured was not improved. Therefore, an energy beam such as an excimer laser was irradiated from the back surface (the other surface) of the substrate after the impurity ions were implanted. However, when an energy beam such as a XeCl excimer laser (wavelength: 308 nm) is irradiated from the back surface of the Corning # 7059 glass substrate that the present inventors experimented, the laser light is transmitted by less than 50%, which is extremely low. ineffective. Therefore, the present inventors have further devised, and in order to more efficiently irradiate the energy beam from the back surface of the substrate to the p-Si film or the like, a channel region such as p-Si formed on one surface of the substrate is formed. The present inventors have found a method for irradiating an energy beam from the back surface of the substrate after etching the substrate below the vicinity of the junction between the source region and the drain region in a concave shape as viewed from the back surface of the substrate, and have reached the present invention. The TFT obtained according to the present invention can simultaneously activate an implanted impurity and recover implantation damage, can lower the sheet resistance and the like of the source region and the drain region, and can achieve a much higher activation rate than the conventional one. At the same time, the time required for the carrier mobility to be reduced to 50% of the initial value in a TFT life test was improved by about two orders of magnitude.
【0014】本発明の解決手段は、薄膜トランジスタと
その製造方法及び液晶表示装置に関するものであり、次
のような解決手段を講じた。The solution of the present invention relates to a thin film transistor, a method of manufacturing the same, and a liquid crystal display device.
【0015】本発明の第1の薄膜トランジスタは、透光
性ガラス基板と、前記透光性ガラス基板上に形成された
非単結晶シリコン薄膜とを少なくとも有する薄膜トラン
ジスタであって、前記透光性ガラス基板における少なく
とも前記非単結晶シリコン薄膜のチャネル領域とソース
領域及びドレイン領域の接合部近傍の下方領域の厚みが
その他の部分よりも薄いことを特徴とするものである。
本発明によれば、透光性ガラス基板の他方の表面からエ
ネルギービームを照射した時のエネルギー効率が向上
し、注入した不純物イオンの活性化と従来回復させるこ
とができなかった注入ダメージ、特に非単結晶シリコン
薄膜のチャネル領域とソース領域及びドレイン領域の接
合部近傍に入った注入ダメージの回復を同時に行うこと
ができ、注入した不純物イオンの活性化率の向上やキャ
リアが捕獲されるホットキャリア劣化等の信頼性劣化に
対する耐性の向上等により、高性能、高信頼性なTFT
を得ることができる。The first thin film transistor of the present invention is a thin film transistor having at least a light transmitting glass substrate and a non-single-crystal silicon thin film formed on the light transmitting glass substrate, wherein the light transmitting glass substrate Wherein the thickness of at least the lower region near the junction between the channel region and the source and drain regions of the non-single-crystal silicon thin film is thinner than the other portions.
According to the present invention, energy efficiency when an energy beam is irradiated from the other surface of the translucent glass substrate is improved, activation of implanted impurity ions and implantation damage which could not be recovered conventionally, particularly non-implantation. Recovery of implantation damage that has entered the vicinity of the junction between the channel region and the source and drain regions of the single crystal silicon thin film can be performed at the same time, improving the activation rate of implanted impurity ions and deteriorating hot carriers where carriers are captured. TFT with high performance and high reliability by improving the resistance to reliability deterioration etc.
Can be obtained.
【0016】また本発明の第1の薄膜トランジスタの製
造方法は、透光性ガラス基板の一方の表面上にポリシリ
コン薄膜を形成する工程と、前記透光性ガラス基板及び
ポリシリコン薄膜上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、前
記ゲート電極をマスクとして前記ポリシリコン薄膜に選
択的にP型またはN型の不純物を注入する工程と、前記
透光性ガラス基板における少なくとも前記ポリシリコン
薄膜のチャネル領域とソース領域及びドレイン領域の接
合部近傍の下方領域の厚みをその他の部分よりも薄くす
る工程と、前記透光性ガラス基板の他方の表面からエネ
ルギービームを照射して、前記注入したP型またはN型
の不純物の活性化及び前記P型またはN型の不純物の注
入により発生したダメージの回復を同時に行う工程とを
有する。本発明によれば、透光性ガラス基板の他方の表
面からエネルギービームを照射した時のエネルギー効率
が向上し、注入した不純物イオンの活性化と従来回復さ
せることができなかった注入ダメージ、特に非単結晶シ
リコン薄膜のチャネル領域とソース領域及びドレイン領
域の接合部近傍に入った注入ダメージの回復を同時に行
うことができ、注入した不純物イオンの活性化率の向上
やキャリアが捕獲されるホットキャリア劣化等の信頼性
劣化に対する耐性の向上等により、高性能、高信頼性な
TFTを得ることができる。In a first method of manufacturing a thin film transistor according to the present invention, a step of forming a polysilicon thin film on one surface of a light transmitting glass substrate, and a step of forming a gate insulating film on the light transmitting glass substrate and the polysilicon thin film. Forming a film;
Forming a gate electrode on the gate insulating film; selectively injecting a P-type or N-type impurity into the polysilicon thin film using the gate electrode as a mask; A step of making the thickness of the lower region near the junction between the channel region and the source region and the drain region of the polysilicon thin film thinner than the other portions, and irradiating an energy beam from the other surface of the translucent glass substrate, Simultaneously activating the implanted P-type or N-type impurities and recovering damage caused by the implantation of the P-type or N-type impurities. According to the present invention, energy efficiency when an energy beam is irradiated from the other surface of the translucent glass substrate is improved, activation of implanted impurity ions and implantation damage which could not be recovered conventionally, particularly non-implantation. Recovery of implantation damage that has entered the vicinity of the junction between the channel region and the source and drain regions of the single crystal silicon thin film can be performed at the same time, improving the activation rate of implanted impurity ions and deteriorating hot carriers where carriers are captured. Thus, a TFT with high performance and high reliability can be obtained by improving the resistance against the reliability deterioration.
【0017】上記の構成において、ゲート電極をマスク
としてポリシリコン薄膜に選択的にP型またはN型の不
純物を注入する前に、前記ポリシリコン薄膜のソース領
域及びドレイン領域上のゲート絶縁膜を除去する工程を
有すると、不純物イオンの注入をより低加速電圧で行う
ことができるので、注入ダメージを低減させることがで
きる。In the above structure, before selectively implanting P-type or N-type impurities into the polysilicon thin film using the gate electrode as a mask, the gate insulating film on the source region and the drain region of the polysilicon thin film is removed. When the step of performing the step is performed, the impurity ions can be implanted at a lower acceleration voltage, so that implantation damage can be reduced.
【0018】また上記の構成において、透光性ガラス基
板の他方の表面からエネルギービームを照射する前に、
ポリシリコン薄膜のソース領域及びドレイン領域上のゲ
ート絶縁膜を除去する工程を有すると、ポリシリコン薄
膜まで到達したエネルギービームがポリシリコン薄膜の
ソース領域及びドレイン領域上のゲート絶縁膜に拡散し
てしまうことなくポリシリコン薄膜に吸収されるので、
エネルギー効率が向上する。In the above structure, before irradiating the energy beam from the other surface of the translucent glass substrate,
If a step of removing the gate insulating film on the source region and the drain region of the polysilicon thin film is included, the energy beam reaching the polysilicon thin film is diffused into the gate insulating film on the source region and the drain region of the polysilicon thin film. Without being absorbed by the polysilicon thin film
Energy efficiency is improved.
【0019】次に本発明の第2の薄膜トランジスタの製
造方法は、透光性ガラス基板の一方の表面上にアモルフ
ァスシリコン薄膜を形成する工程と、前記透光性ガラス
基板及びアモルファスシリコン薄膜上にゲート絶縁膜を
形成する工程と、前記ゲート絶縁膜上にゲート電極を形
成する工程と、前記ゲート電極をマスクとして前記アモ
ルファスシリコン薄膜に選択的にP型またはN型の不純
物を注入する工程と、前記透光性ガラス基板における少
なくとも前記アモルファスシリコン薄膜のチャネル領域
とソース領域及びドレイン領域の接合部近傍の下方領域
の厚みをその他の部分よりも薄くする工程と、前記透光
性ガラス基板の他方の表面からエネルギービームを照射
して、前記アモルファスシリコン薄膜の結晶化、前記注
入したP型またはN型の不純物の活性化、及び前記P型
またはN型の不純物の注入により発生したダメージの回
復を同時に行う工程とを有する。本発明によれば、透光
性ガラス基板の他方の表面からエネルギービームを照射
した時のエネルギー効率が向上し、アモルファスシリコ
ン薄膜の結晶化と、注入した不純物イオンの活性化と、
従来回復させることができなかった注入ダメージ、特に
非単結晶シリコン薄膜のチャネル領域とソース領域及び
ドレイン領域の接合部近傍に入った注入ダメージの回復
を同時に行うことができ、注入した不純物イオンの活性
化率の向上やキャリアが捕獲されるホットキャリア劣化
等の信頼性劣化に対する耐性の向上等により、高性能,
高信頼性なTFTを得ることができる。また、アモルフ
ァスシリコン薄膜の結晶化を同時に行うので、上記した
本発明第1の薄膜トランジスタの製造方法よりも活性化
率及びホットキャリア劣化等の信頼性劣化に対する耐性
がさらに向上する。Next, according to a second method of manufacturing a thin film transistor of the present invention, a step of forming an amorphous silicon thin film on one surface of a light transmitting glass substrate, and a step of forming a gate on the light transmitting glass substrate and the amorphous silicon thin film. Forming an insulating film, forming a gate electrode on the gate insulating film, selectively implanting a P-type or N-type impurity into the amorphous silicon thin film using the gate electrode as a mask, Reducing the thickness of at least the lower region near the junction between the channel region, the source region, and the drain region of the amorphous silicon thin film in the translucent glass substrate to be thinner than other portions, and the other surface of the translucent glass substrate Irradiating an energy beam from the crystallization of the amorphous silicon thin film, the implanted P-type or Activation of type impurity, and a step of simultaneously performing the recovery of damage caused by the injection of the P-type or N-type impurities. According to the present invention, the energy efficiency when the energy beam is irradiated from the other surface of the translucent glass substrate is improved, and the crystallization of the amorphous silicon thin film and the activation of the implanted impurity ions,
Recovery of implantation damage that could not be recovered conventionally, particularly implantation damage that has entered the vicinity of the junction between the channel region and the source and drain regions of the non-single-crystal silicon thin film, can be simultaneously performed, and the activity of the implanted impurity ions can be reduced. High performance, by improving the conversion rate and improving the resistance to reliability degradation such as hot carrier degradation in which carriers are captured.
A highly reliable TFT can be obtained. Further, since the amorphous silicon thin film is simultaneously crystallized, the activation rate and the resistance to reliability deterioration such as hot carrier deterioration are further improved as compared with the above-described first manufacturing method of the thin film transistor of the present invention.
【0020】上記の構成において、ゲート電極をマスク
としてアモルファスシリコン薄膜に選択的にP型または
N型の不純物を注入する前に、前記アモルファスシリコ
ン薄膜のソース領域及びドレイン領域上のゲート絶縁膜
を除去する工程を有すると、不純物イオンの注入をより
低加速電圧で行うことができるので、注入ダメージを低
減させることができる。In the above structure, before selectively implanting P-type or N-type impurities into the amorphous silicon thin film using the gate electrode as a mask, the gate insulating film on the source region and the drain region of the amorphous silicon thin film is removed. When the step of performing the step is performed, the impurity ions can be implanted at a lower acceleration voltage, so that implantation damage can be reduced.
【0021】また上記の構成において、透光性ガラス基
板の他方の表面からエネルギービームを照射する前に、
アモルファスシリコン薄膜のソース領域及びドレイン領
域上のゲート絶縁膜を除去する工程を有すると、アモル
ファスシリコン薄膜まで到達したエネルギービームがア
モルファスシリコン薄膜のソース領域及びドレイン領域
上のゲート絶縁膜に拡散してしまうことなくアモルファ
スシリコン薄膜に吸収されるので、エネルギー効率が向
上する。In the above structure, before irradiating the energy beam from the other surface of the translucent glass substrate,
If a step of removing the gate insulating film on the source region and the drain region of the amorphous silicon thin film is included, the energy beam reaching the amorphous silicon thin film is diffused into the gate insulating film on the source region and the drain region of the amorphous silicon thin film. Since it is absorbed by the amorphous silicon thin film without being absorbed, the energy efficiency is improved.
【0022】本発明の液晶表示装置は、上記した本発明
の台の薄膜トランジスタを少なくとも有するため、高性
能、高信頼性を有する液晶表示装置が得られる。Since the liquid crystal display device of the present invention has at least the thin film transistor of the present invention, a liquid crystal display device having high performance and high reliability can be obtained.
【0023】[0023]
【発明の実施の形態】以下、本発明の実施の形態につい
て図1〜図8を用いて説明する。図1及び図6〜図8は
実施の形態1を説明するための断面構造図、図2及び図
3は実施の形態1及び実施の形態2を説明するための工
程断面構造図、図4は実施の形態3を説明するための平
面構造図、図5は実施の形態1を説明するための特性図
であり、全図を通して同一符号は同一対象物を示すもの
とする。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below with reference to FIGS. 1 and 6 to 8 are sectional structural views for explaining the first embodiment, FIGS. 2 and 3 are process sectional structural views for explaining the first and second embodiments, and FIG. FIG. 5 is a characteristic diagram for explaining the first embodiment. FIG. 5 is a characteristic diagram for explaining the first embodiment, and the same reference numerals denote the same objects throughout the drawings.
【0024】(実施の形態1)本発明の一実施の形態と
してアクティブマトリックス型液晶表示装置に用いられ
るTFTについて図1を用いて説明する。(Embodiment 1) A TFT used in an active matrix type liquid crystal display device as an embodiment of the present invention will be described with reference to FIG.
【0025】同図中、10は例えば歪み点590℃のコ
ーニング社製#7059ガラス基板(厚さ1.1mm)
であって、ガラス基板10の一方の表面に形成された後
述するp−Si半導体層13の少なくともチャネル領域
13aとソース領域13b及びドレイン領域13cの接
合部13d近傍を含む下方部分が、ガラス基板の他方の
表面(裏面)から見て凹型にエッチング除去されてい
る。そして、このガラス基板10上には例えばSiO2
からなる下地絶縁膜層11が堆積されている。下地絶縁
膜層上には、例えば膜厚500Åのp−Si薄膜からな
る半導体層13が所定の形状にパターニングされてお
り、このp−Si半導体層13は例えばレーザー結晶化
により形成され、チャネル領域13aを挟んでその両側
にソース領域13b及びドレイン領域13cが形成され
ている。なお、このp−Si13中には、イオンド−ピ
ング法により注入されたリン、ボロンなどの不純物イオ
ンが含まれている。さらに、p−Si13上には、例え
ば膜厚1000ÅのSiO2からなる絶縁膜(ゲ−ト絶
縁膜)14が堆積され、その上には、例えば膜厚300
0ÅのAlからなるゲ−ト電極15が所定の形状にパタ
−ニングされている。そして、ゲ−ト電極15上には、
例えば膜厚4000ÅのSiO2からなる層間絶縁膜1
6が堆積され、この層間絶縁膜16でゲ−ト電極15を
覆っている。また、ゲ−ト絶縁膜14及び層間絶縁膜1
6には、コンタクトホ−ル17がp−Si13のソ−ス
領域13b及びドレイン領域13cに達するようにそれ
ぞれ形成されており、層間絶縁膜16上には、例えば膜
厚1000Å及び7000ÅのTi膜及びAl膜が所定
の形状にパタ−ニングされ、このTi膜及びAl膜でコ
ンタクトホ−ル17を埋めることにより、ソ−ス領域1
3b及びドレイン領域13cとコンタクトを取るための
ソ−ス・ドレイン電極18が形成され、これにより、T
FTが構成されている。In the figure, reference numeral 10 denotes, for example, a Corning # 7059 glass substrate (thickness: 1.1 mm) having a strain point of 590 ° C.
The lower portion of the p-Si semiconductor layer 13 formed on one surface of the glass substrate 10, which includes at least the vicinity of the junction 13 d of the channel region 13 a and the source region 13 b and the drain region 13 c, is formed of the glass substrate. It is etched away in a concave shape when viewed from the other surface (back surface). On the glass substrate 10, for example, SiO2
A base insulating film layer 11 made of is deposited. On the base insulating film layer, a semiconductor layer 13 made of, for example, a 500-nm-thick p-Si thin film is patterned into a predetermined shape, and this p-Si semiconductor layer 13 is formed by, for example, laser crystallization, and a channel region is formed. A source region 13b and a drain region 13c are formed on both sides of the source region 13a. The p-Si 13 contains impurity ions such as phosphorus and boron implanted by the ion doping method. Further, on the p-Si13, for example insulating film made of SiO 2 having a thickness of 1000 Å (gate - gate insulating film) 14 is deposited, on top thereof, for example, film thickness 300
A gate electrode 15 made of 0 ° Al is patterned in a predetermined shape. Then, on the gate electrode 15,
For example, an interlayer insulating film 1 made of SiO 2 having a thickness of 4000 °
The gate electrode 15 is covered with the interlayer insulating film 16. Further, the gate insulating film 14 and the interlayer insulating film 1
In FIG. 6, contact holes 17 are formed so as to reach the source region 13b and the drain region 13c of p-Si 13, respectively. And the Al film are patterned into a predetermined shape, and the contact hole 17 is filled with the Ti film and the Al film to form the source region 1.
3b and the source / drain electrode 18 for making contact with the drain region 13c are formed.
The FT is configured.
【0026】次に上述の如きTFTの製造方法の一例を
図2を用いて説明する。まず、例えば透光性ガラス基板
として、歪み点590℃のコーニング社製#7059ガ
ラス基板(厚さ1.1mm)10上に、例えばSiO2
からなる下地絶縁膜11を常圧CVD法にて450℃で
膜厚2000Åとなるように成膜した後、例えばa−S
i:HをプラズマCVD法にて膜厚500Åとなるよう
に成膜する。次に、a−Si:Hに対して450℃、6
0分の脱水素処理を行う。この工程は、後述する結晶化
を行う際の水素の脱離によるSi膜のアブレーションの
発生を防ぐことを目的としている。脱水素後、例えば波
長308nmのXeClエキシマレーザーをパルスレー
ザーアニール法にてガラス基板10の一方の表面から照
射し、a−Siの結晶化を行い、結晶化後、所定の形状
に島化してp−Si13とする(図2(a))。Next, an example of a method of manufacturing the above-described TFT will be described with reference to FIG. First, for example, as a translucent glass substrate, for example, SiO 2 is placed on a Corning # 7059 glass substrate (thickness: 1.1 mm) 10 having a strain point of 590 ° C.
Is formed at 450 ° C. to a thickness of 2000 ° by a normal pressure CVD method.
i: H is deposited to a thickness of 500 ° by a plasma CVD method. Next, a-Si: H at 450 ° C., 6
A 0 minute dehydrogenation treatment is performed. This step is intended to prevent occurrence of ablation of the Si film due to desorption of hydrogen during crystallization described later. After dehydrogenation, for example, an XeCl excimer laser having a wavelength of 308 nm is irradiated from one surface of the glass substrate 10 by a pulse laser annealing method to crystallize a-Si. -Si13 (FIG. 2A).
【0027】次に、p−Si13上に例えばSiO2か
らなる絶縁膜(ゲ−ト絶縁膜)14を常圧CVD法にて
450℃で膜厚1000Åとなるように成膜した後、例
えばAl膜を膜厚3000Åになるようにスパッタリン
グする。そして、Al膜をAlエッチャント液を用いて
約1分間ウェットエッチングを行い、所定の形状にパタ
−ニングして、ゲ−ト電極15を形成する(図2
(b))。Next, an insulating film (gate insulating film) 14 made of, for example, SiO 2 is formed on the p-Si 13 to a thickness of 1000 ° at 450 ° C. by a normal pressure CVD method. The film is sputtered to a thickness of 3000 °. Then, the Al film is subjected to wet etching using an Al etchant for about 1 minute, and is patterned into a predetermined shape to form a gate electrode 15 (FIG. 2).
(B)).
【0028】次に、ゲート電極15をマスクとして、p
−Si13に例えばイオンド−ピング法にてリン、ボロ
ンなどの不純物をイオン注入し、p−Si13にチャネ
ル領域13aを挟んでその両側にソ−ス領域13b及び
ドレイン領域13cを形成する(図2(c))。Next, using the gate electrode 15 as a mask, p
Impurities such as phosphorus and boron are ion-implanted into the -Si 13 by ion doping, for example, and a source region 13b and a drain region 13c are formed on both sides of the p-Si 13 with the channel region 13a interposed therebetween (FIG. 2 ( c)).
【0029】次に、エッチング防止膜としてレジスト膜
19をガラス基板10の両面全面(表面と裏面)に塗布
し、フォトリソグラフィーによって裏面のレジスト膜の
みを所定の形状にパターニングした後、ガラス基板10
をBHF(バッファード弗酸)溶液(所定濃度のHFと
NH4Fの混合液)に浸潤して、p−Si半導体層13
の少なくともチャネル領域13aとソース領域13b及
びドレイン領域13cの接合部13d近傍の下方部分の
ガラス基板10を裏面から見て凹型にエッチング除去す
る。これにより、ガラス基板10における少なくとも非
単結晶シリコン薄膜のチャネル領域とソース領域及びド
レイン領域の接合部近傍の下方領域の厚みがその他の部
分よりも薄くなる。ガラス基板10は急速にエッチング
され、120分ほどで約0.15mm、240分ほどで
約0.30mm、360分で約0.6mm、高度の表面
性を有して均一にエッチングされる。本発明者らは、後
述するレーザー光の透過率を向上させるため、360分
間エッチングを行い、ガラス基板10の一部を0.6m
mエッチング除去した。なお、エッチング速度は、溶液
濃度に依存するため、溶液濃度を変えて所望のエッチン
グ速度にすることが可能である(図2(d))。Next, a resist film 19 is applied as an etching preventive film on both surfaces (front and back surfaces) of the glass substrate 10 and only the resist film on the back surface is patterned into a predetermined shape by photolithography.
In a BHF (buffered hydrofluoric acid) solution (a mixture of HF and NH 4 F at a predetermined concentration) to form a p-Si semiconductor layer 13.
At least the lower portion of the glass substrate 10 near the junction 13d between the channel region 13a, the source region 13b, and the drain region 13c is etched away in a concave shape when viewed from the back surface. Thereby, the thickness of at least the lower region near the junction between the channel region, the source region, and the drain region of the non-single-crystal silicon thin film in the glass substrate 10 becomes thinner than other portions. The glass substrate 10 is rapidly etched, having a high surface property of about 0.15 mm in about 120 minutes, about 0.30 mm in about 240 minutes, and about 0.6 mm in 360 minutes. The present inventors performed etching for 360 minutes to improve the transmittance of laser light described below, and a part of the glass substrate 10 was 0.6 m thick.
m was removed by etching. Since the etching rate depends on the solution concentration, the desired etching rate can be obtained by changing the solution concentration (FIG. 2D).
【0030】次に、例えば波長308nmのXeClエ
キシマレーザーをパルスレーザーアニール法にてガラス
基板10の裏面から照射し、注入したリン、ボロンなど
の不純物の格子位置への置換(活性化)と、ソース領域
13b、ドレイン領域13c及び接合部13d付近のイ
オン衝撃によるダメージの回復を同時に行う。Next, for example, a XeCl excimer laser having a wavelength of 308 nm is irradiated from the back surface of the glass substrate 10 by a pulse laser annealing method to replace (activate) implanted impurities such as phosphorus and boron at lattice positions (activation), and Recovery of damage due to ion bombardment near the region 13b, the drain region 13c, and the junction 13d is simultaneously performed.
【0031】なお、本発明者らの確認実験によれば、厚
さ1.1mmの#7059ガラス基板を用いた場合、3
08nmの波長を有するレーザー光では50%程度しか
レーザー光が透過しないが、上述のようにガラス基板1
0の裏面を裏面から見て凹型にエッチング除去すれば、
エッチングされた部分のレーザー光の透過率は向上し、
厚さ0.8mmでは60%、厚さ0.5mmでは70%
以上のレーザー光が透過することがわかっている。レー
ザー光の透過率を上げてより効率よく活性化と注入ダメ
ージの回復を行うためには、基板の厚みは薄いほど望ま
しい。本発明者らは、厚さ1.1mmの#7059ガラ
ス基板10の裏面の一部を0.6mmエッチング除去
し、厚さ0.5mmとしたので、上述の照射では70%
以上のレーザー光が透過していることになる(図2
(e))。Incidentally, according to the confirmation experiment of the present inventors, when a # 7059 glass substrate having a thickness of 1.1 mm is used, 3
The laser light having a wavelength of 08 nm transmits only about 50% of the laser light.
If the back of 0 is etched away in a concave shape when viewed from the back,
The laser light transmittance of the etched part is improved,
60% at 0.8mm thickness, 70% at 0.5mm thickness
It is known that the above laser light is transmitted. In order to increase the transmittance of the laser beam and more efficiently activate and recover from the injection damage, the thinner the substrate, the more desirable it is. The present inventors removed a part of the back surface of the # 7059 glass substrate 10 having a thickness of 1.1 mm by etching by 0.6 mm to have a thickness of 0.5 mm.
The above laser light is transmitted (see FIG. 2).
(E)).
【0032】次に、例えばSiO2からなる層間絶縁膜
16を常圧CVD法にて450℃で膜厚4000Åとな
るように成膜する。その後、コンタクトホ−ル17を開
口し、例えばTi膜及びAl膜をそれぞれ膜厚1000
Å及び7000Åになるようにスパッタリングする。そ
してTi膜及びAl膜をBCl3/Cl2系ガスを用いた
ドライエッチングにて所定の形状にパタ−ニングし、ソ
−ス・ドレイン電極18を形成する(図2(f))。Next, an interlayer insulating film 16 made of, for example, SiO 2 is formed by atmospheric pressure CVD at 450 ° C. so as to have a thickness of 4000 °. Thereafter, the contact hole 17 is opened, and for example, a Ti film and an Al film
Sputtering to Å and 7000Å. Then, the Ti film and the Al film are patterned into a predetermined shape by dry etching using a BCl 3 / Cl 2 gas to form a source / drain electrode 18 (FIG. 2F).
【0033】最後に、例えば350℃、2時間のプラズ
マ水素化処理を行うと、p−SiTFTが完成する。こ
の工程は、p−Si13粒界の未結合手(ダングリング
ボンド)やp−Si13とゲ−ト絶縁膜14界面に存在
する欠陥等を不活性化させることを目的としているもの
である(図2(g))。Finally, when a plasma hydrogenation treatment is performed at 350 ° C. for 2 hours, for example, the p-Si TFT is completed. This step is intended to inactivate dangling bonds at the p-Si13 grain boundaries and defects existing at the interface between the p-Si13 and the gate insulating film 14 (FIG. 2 (g)).
【0034】上述の製造方法によりTFTを作製する
と、ガラス基板10の裏面からエネルギービームを照射
した時のエネルギー効率が向上するため、注入した不純
物イオンの活性化と従来は回復させることができなかっ
た注入ダメージ、特に非単結晶シリコン薄膜(具体的に
は多結晶に結晶化されたシリコン薄膜)のチャネル領域
とソース領域及びドレイン領域の接合部近傍に入った注
入ダメージの回復を同時に行うことができる。これによ
り、注入した不純物イオンの活性化率やキャリアが捕獲
されるホットキャリア劣化等の信頼性劣化に対する耐性
が向上して、TFTの初期特性や信頼性が向上し、高性
能、高信頼性を有するTFTを得ることができる。本発
明者らがTFTに対して寿命試験を行って確認したとこ
ろ、上述の活性化と注入ダメージの回復を同時に行う方
法で作製したTFTは、従来の方法で作製したTFTに
比べて、TFT寿命が約2桁向上した(図5)。When a TFT is manufactured by the above-described manufacturing method, the energy efficiency when an energy beam is irradiated from the back surface of the glass substrate 10 is improved. Therefore, the activation of the implanted impurity ions and the conventional recovery cannot be performed. Recovery of implantation damage, particularly implantation damage that has entered the vicinity of the junction between the channel region and the source and drain regions of the non-single-crystal silicon thin film (specifically, a polycrystalline silicon thin film) can be performed simultaneously. . As a result, the activation rate of the implanted impurity ions and the resistance to reliability deterioration such as hot carrier deterioration in which carriers are captured are improved, and the initial characteristics and reliability of the TFT are improved, and high performance and high reliability are achieved. A TFT having the same can be obtained. The inventors of the present invention have performed a life test on a TFT and confirmed that the TFT manufactured by the above-described method of simultaneously performing the activation and the recovery of the implantation damage has a longer TFT life than the TFT manufactured by the conventional method. Was improved by about two orders of magnitude (FIG. 5).
【0035】また、本実施の形態で用いたXeClエキ
シマレーザーはパルスレーザーであるため、照射時間は
非常に短く、従来の熱アニールによる活性化方法と比較
して活性化に要する時間を大幅に短縮できる。従って、
スループットを大幅に向上させることが可能である。Since the XeCl excimer laser used in the present embodiment is a pulse laser, the irradiation time is very short, and the time required for activation is significantly reduced as compared with the conventional activation method by thermal annealing. it can. Therefore,
Throughput can be significantly improved.
【0036】なお、本実施の形態ではpーSi13に対
してゲート絶縁膜14越しに不純物イオンの注入を行っ
たが、これを図6に示すようにp−Si13のソース領
域13b及びドレイン領域13c上のゲート絶縁膜14
を除去してから不純物注入を行ってもよい。この場合、
ゲート絶縁膜14越しの不純物イオン注入では70ke
V程度必要であった加速電圧を10keV以下まで低く
することができ好ましく、注入ダメージを低減させるこ
とができる。なお、注入ダメージを低減させるためには
加速電圧はより低い方が好ましく、特に好ましくは1〜
8keVの範囲である。Although impurity ions are implanted into the p-Si 13 through the gate insulating film 14 in this embodiment, the impurity ions are implanted into the source region 13b and the drain region 13c of the p-Si 13 as shown in FIG. Upper gate insulating film 14
May be removed before impurity implantation. in this case,
70 ke for impurity ion implantation through the gate insulating film 14
The acceleration voltage, which is required to be about V, can be reduced to 10 keV or less, which is preferable, and the implantation damage can be reduced. In order to reduce injection damage, the lower the acceleration voltage is, the more preferable it is.
The range is 8 keV.
【0037】また、本実施の形態ではpーSi13にゲ
ート絶縁膜14が堆積された状態でガラス基板10の裏
面からエネルギービームを照射したが、これを図7に示
すようにp−Si13のソース領域13b及びドレイン
領域13c上のゲート絶縁膜14を除去してからエネル
ギービームを照射してもよい。この場合、p−Si13
まで到達したエネルギービームがp−Si13のソース
領域13b及びドレイン領域13c上のゲート絶縁膜1
4に拡散してしまうことなくp−Si13に吸収される
ので、ゲート絶縁膜14が堆積された状態で照射する場
合に比べてエネルギー効率が向上するというメリットが
ある。In this embodiment, the energy beam is irradiated from the back surface of the glass substrate 10 in a state where the gate insulating film 14 is deposited on the p-Si 13, but this is applied to the source of the p-Si 13 as shown in FIG. The energy beam may be irradiated after the gate insulating film 14 on the region 13b and the drain region 13c is removed. In this case, p-Si13
The energy beam reaching the gate insulating film 1 on the source region 13b and the drain region 13c of p-Si 13
4 is absorbed by the p-Si 13 without being diffused, and thus has an advantage that energy efficiency is improved as compared with the case where irradiation is performed with the gate insulating film 14 deposited.
【0038】さらに、本実施の形態ではp−Si13の
接合部13d近傍からソース領域13b及びドレイン領
域13cにかけてガラス基板10の裏面をエッチング除
去したが、図8に示すようにp−Si13の接合部13
d近傍のみのガラス基板10裏面が少なくともエッチン
グ除去されていればよい。ただしこの場合、p−Si1
3のソース領域13b及びドレイン領域13cへのレー
ザー光の透過率は低下してしまうため、ガラス基板10
の裏面からレーザー光を照射する工程(図2(e))の
前か後にガラス基板10の表面からのレーザー光を照射
する工程を組み合わせるとよい。また、これに限らず本
実施の形態においても、ガラス基板10の裏面からレー
ザー光を照射する工程(図2(e))の前か後にガラス
基板10の表面からのレーザー光を照射する工程を組み
合わせると、注入した不純物イオンの活性化率やキャリ
アが捕獲されるホットキャリア劣化等の信頼性劣化に対
する耐性がより一層向上する。Further, in the present embodiment, the back surface of the glass substrate 10 is etched away from the vicinity of the junction 13d of the p-Si 13 to the source region 13b and the drain region 13c, but as shown in FIG. 13
It suffices that at least the back surface of the glass substrate 10 only near d is removed by etching. However, in this case, p-Si1
3, the transmittance of the laser light to the source region 13b and the drain region 13c is reduced.
Before or after the step of irradiating the laser beam from the back surface (FIG. 2E), the step of irradiating the laser beam from the front surface of the glass substrate 10 may be combined. In addition to this, also in the present embodiment, the step of irradiating the laser light from the surface of the glass substrate 10 before or after the step of irradiating the laser light from the back surface of the glass substrate 10 (FIG. 2E). When combined, the activation rate of the implanted impurity ions and the resistance to reliability deterioration such as hot carrier deterioration in which carriers are captured are further improved.
【0039】また、本実施の形態では、エネルギービー
ムとしてXeClエキシマレーザーを用いたが、アルゴ
ンレーザー等の各種レーザー、赤外光等の強光、電子ビ
ーム等を用いても同様の効果が得られる。In this embodiment, a XeCl excimer laser is used as an energy beam. However, similar effects can be obtained by using various lasers such as an argon laser, strong light such as infrared light, or an electron beam. .
【0040】(実施の形態2)本発明の他の実施の形態
としてアクティブマトリックス型液晶表示装置に用いら
れるTFTの製造方法を図3を用いて説明する。本実施
の形態は上記の実施の形態1と比較すると、薄膜トラン
ジスタのソース・ドレイン領域やチャネル領域を形成す
る結晶化の工程を、ソース・ドレイン領域の活性化の際
に同時に行う点が異なる。(Embodiment 2) As another embodiment of the present invention, a method of manufacturing a TFT used in an active matrix type liquid crystal display device will be described with reference to FIG. This embodiment is different from the first embodiment in that the crystallization process for forming the source / drain region and the channel region of the thin film transistor is performed simultaneously with the activation of the source / drain region.
【0041】まず、例えば、透光性ガラス基板として、
歪み点590℃のコーニング社製#7059ガラス基板
(厚さ1.1mm)10上に、例えばSiO2からなる
下地絶縁膜11を常圧CVD法にて450℃で膜厚20
00Åとなるように成膜した後、例えばa−Si:Hを
プラズマCVD法にて膜厚500Åとなるように成膜
し、所定の形状に島化してa−Si:H12とする(図
3(a))。First, for example, as a translucent glass substrate,
On a Corning # 7059 glass substrate (thickness: 1.1 mm) 10 having a strain point of 590 ° C., a base insulating film 11 made of, for example, SiO 2 is formed at 450 ° C. by atmospheric pressure CVD at a film thickness of 20.
After the film is formed to have a thickness of 00 °, for example, a-Si: H is formed to have a thickness of 500 ° by a plasma CVD method, and is islanded into a predetermined shape to obtain a-Si: H12 (FIG. 3). (A)).
【0042】次に、a−Si:H12上に例えばSiO
2 からなる絶縁膜(ゲ−ト絶縁膜)14を常圧CVD法
にて450℃で膜厚1000Åとなるように成膜した
後、例えばAl膜を膜厚3000Åになるようにスパッ
タリングする。そして上記のAl膜をAlエッチャント
液を用いて約1分間ウェットエッチングを行い、所定の
形状にパタ−ニングして、ゲ−ト電極15を形成する
(図3(b))。Next, on the a-Si: H12, for example, SiO
After an insulating film (gate insulating film) 14 made of 2 is formed at 450 ° C. to a thickness of 1000 ° by normal pressure CVD, an Al film is sputtered to a thickness of 3000 °, for example. Then, the Al film is subjected to wet etching using an Al etchant for about 1 minute, and patterned into a predetermined shape to form a gate electrode 15 (FIG. 3B).
【0043】次に、ゲート電極15をマスクとして、a
−Si:H12に例えばイオンド−ピング法にてリン、
ボロンなどの不純物をイオン注入し、a−Si:H12
にチャネル領域12aを挟んでその両側にソ−ス領域1
2b及びドレイン領域12cを形成する(図3
(c))。Next, using the gate electrode 15 as a mask, a
-Si: phosphorus is added to H12 by, for example, an ion doping method,
Impurities such as boron are ion-implanted, and a-Si: H12
The source region 1 on both sides of the channel region 12a.
2b and the drain region 12c are formed (FIG. 3
(C)).
【0044】次に、エッチング防止膜としてレジスト膜
19をガラス基板10の両面全面(表面と裏面)に塗布
し、フォトリソグラフィーによって裏面のレジスト膜の
みを所定の形状にパターニングした後、ガラス基板10
をBHF(バッファード弗酸)溶液(所定濃度のHFと
NH4Fの混合液)に浸潤して、a−Si:H半導体層
12の少なくともチャネル領域12aとソース領域12
b及びドレイン領域12cの接合部12d近傍の下方部
分のガラス基板10を裏面から見て凹型にエッチング除
去する。これにより、ガラス基板10における少なくと
もアモルファスシリコン薄膜のチャネル領域とソース領
域及びドレイン領域の接合部近傍の下方領域の厚みがそ
の他の部分よりも薄くなる。なお、エッチング速度等に
ついては実施の形態1と同じであるため、ここでは説明
は省略する(図3(d))。Next, a resist film 19 is applied as an etching preventive film on the entire surface (front and back surfaces) of both surfaces of the glass substrate 10, and only the resist film on the back surface is patterned into a predetermined shape by photolithography.
In a BHF (buffered hydrofluoric acid) solution (a mixed solution of HF and NH 4 F at a predetermined concentration) to form at least a channel region 12 a and a source region 12 of the a-Si: H semiconductor layer 12.
The glass substrate 10 in the lower part near the junction 12d of the drain region 12b and the drain region 12c is etched and removed in a concave shape when viewed from the back surface. Thereby, the thickness of at least the lower region near the junction between the channel region, the source region, and the drain region of the amorphous silicon thin film in the glass substrate 10 becomes thinner than other portions. Note that the etching rate and the like are the same as those in the first embodiment, and a description thereof will be omitted (FIG. 3D).
【0045】次に、a−Si:H12に対して450
℃、60分の脱水素処理を行う。この工程は、後述する
結晶化を行う際の水素の脱離によるSi膜のアブレーシ
ョンの発生を防ぐことを目的としている。その後、例え
ば波長308nmのXeClエキシマレーザーをパルス
レーザーアニール法にガラス基板10の裏面から照射
し、a−Si:H12の結晶化と、注入したリン、ボロ
ンなどの不純物の格子位置への置換(活性化)と、ソー
ス領域12b、ドレイン領域12c及び接合部12d付
近のイオン衝撃によるダメージの回復を同時に行う。こ
れにより、p−Si13にチャネル領域13aを挟んで
その両側にソース領域13b及びドレイン領域13cが
形成される。なお、ガラス基板10の厚みとレーザー光
の透過率との関係は実施の形態1と同じであるため、こ
こでは説明は省略する(図3(e))。Next, 450 to a-Si: H12
A dehydrogenation treatment is performed at 60 ° C. for 60 minutes. This step is intended to prevent occurrence of ablation of the Si film due to desorption of hydrogen during crystallization described later. Thereafter, for example, a XeCl excimer laser having a wavelength of 308 nm is irradiated from the back surface of the glass substrate 10 by a pulsed laser annealing method to crystallize a-Si: H12 and replace implanted impurities such as phosphorus and boron at lattice positions (activity). And the recovery from damage due to ion bombardment near the source region 12b, the drain region 12c, and the junction 12d. Thus, a source region 13b and a drain region 13c are formed on both sides of the p-Si 13 with the channel region 13a interposed therebetween. Note that the relationship between the thickness of the glass substrate 10 and the transmittance of the laser beam is the same as in the first embodiment, and a description thereof will be omitted (FIG. 3E).
【0046】次に、実施の形態1の図2(f)〜(g)
に示す工程と同様の工程により、コンタクトホ−ル1
7、ソ−ス・ドレイン電極18、及びプラズマ水素化処
理を行うことにより、p−SiTFTが完成する(図3
(f)〜(g))。Next, FIGS. 2F to 2G of the first embodiment.
The contact hole 1 is formed by a process similar to the process shown in FIG.
7, the source / drain electrode 18 and the plasma hydrogenation process complete the p-Si TFT (FIG. 3).
(F)-(g)).
【0047】上述の製造方法によりTFTを作製する
と、ガラス基板10の裏面からエネルギービームを照射
した時のエネルギー効率が向上するため、a−Si:H
12の結晶化と、注入した不純物イオンの活性化と、従
来は回復させることができなかった注入ダメージ、特に
非単結晶シリコン薄膜のチャネル領域とソース領域及び
ドレイン領域の接合部近傍に入った注入ダメージの回復
をすべて同時に行うことができる。これにより、注入し
た不純物イオンの活性化率やキャリアが捕獲されるホッ
トキャリア劣化等の信頼性劣化に対する耐性が実施の形
態1に示したTFTの作製方法を用いるよりもさらに飛
躍的に向上する。その結果、TFTの初期特性や信頼性
が大幅に向上し、高性能、高信頼性を有するTFTを得
ることができる。本発明者らの確認によれば、上述の結
晶化と活性化及び注入ダメージの回復を同時に行う方法
で作製したTFTは、上記の注入ダメージの回復を半導
体層がアモルファスである状態で行っているために、ダ
メージの回復を上記の実施の形態1よりも容易に行うこ
とができるため、従来の方法で作製したTFTに比べ
て、TFT寿命が約3桁以上向上した。When a TFT is manufactured by the above-described manufacturing method, energy efficiency when an energy beam is irradiated from the back surface of the glass substrate 10 is improved.
12, activation of the implanted impurity ions, and implantation damage that could not be recovered conventionally, particularly implantation near the junction between the channel region and the source and drain regions of the non-single-crystal silicon thin film. You can recover all damage at the same time. Thus, the activation rate of the implanted impurity ions and the resistance to reliability degradation such as hot carrier degradation in which carriers are captured are significantly improved as compared with the case of using the TFT manufacturing method described in the first embodiment. As a result, the initial characteristics and reliability of the TFT are greatly improved, and a TFT having high performance and high reliability can be obtained. According to the confirmation by the present inventors, in a TFT manufactured by the method of simultaneously performing the above-described crystallization, activation, and recovery of implantation damage, recovery of the above implantation damage is performed in a state where the semiconductor layer is amorphous. Therefore, the damage can be recovered more easily than in the first embodiment, so that the TFT life is improved by about three digits or more as compared with the TFT manufactured by the conventional method.
【0048】また、本実施の形態で用いたXeClエキ
シマレーザーはパルスレーザーであるため、照射時間は
非常に短く、従来の熱アニールによる活性化方法と比較
して活性化に要する時間を大幅に短縮できる。しかも、
a−Siの結晶化も同時に行うことができるので、スル
ープットを大幅に向上させることが可能なだけでなく、
工程簡略化を図ることも可能である。Since the XeCl excimer laser used in the present embodiment is a pulse laser, the irradiation time is very short, and the time required for activation is significantly reduced as compared with the conventional activation method by thermal annealing. it can. Moreover,
Since crystallization of a-Si can be performed at the same time, not only can throughput be significantly improved,
It is also possible to simplify the process.
【0049】なお、本実施の形態ではaーSi:H12
にゲート絶縁膜14越しに不純物イオンの注入を行った
が、これを実施の形態1と同様にa−Si:H12のソ
ース領域12b及びドレイン領域12c上のゲート絶縁
膜14を除去してから不純物注入を行っても、実施の形
態1と同様の効果が得られる。In this embodiment, a-Si: H12
Was implanted through the gate insulating film 14 in the same manner as in the first embodiment, but after removing the gate insulating film 14 on the source region 12b and the drain region 12c of a-Si: H12, Even if the injection is performed, the same effect as in the first embodiment can be obtained.
【0050】また、本実施の形態ではaーSi:H12
にゲート絶縁膜14が堆積された状態でガラス基板10
の裏面からエネルギービームを照射したが、実施の形態
1と同様にa−Si:H12のソース領域12b及びド
レイン領域12c上のゲート絶縁膜14を除去してから
エネルギービームを照射しても、実施の形態1と同様の
効果が得られる。In this embodiment, a-Si: H12
The glass substrate 10 with the gate insulating film 14 deposited on
The energy beam was irradiated from the back surface of the substrate, but the energy beam was irradiated after removing the gate insulating film 14 on the source region 12b and the drain region 12c of a-Si: H12 as in the first embodiment. The same effect as in the first embodiment can be obtained.
【0051】さらに、本実施の形態ではa−Si:H1
2の接合部12d近傍からソース領域12b及びドレイ
ン領域12cにかけてガラス基板10の裏面をエッチン
グ除去したが、実施の形態1と同様にa−Si:H12
の接合部12d近傍のみのガラス基板10裏面が少なく
ともエッチング除去されていればよい。ただし、この場
合、a−Si:H12のソース領域12b及びドレイン
領域12cへのレーザー光の透過率の低下をカバーする
ため、実施の形態1と同様にガラス基板10の裏面から
レーザー光を照射する工程(図2(e))の前か後にガ
ラス基板10の表面からのレーザー光を照射する工程を
組み合わせるとよい。また、これに限らず上述の実施の
形態においても、ガラス基板10の裏面からレーザー光
を照射する工程(図2(e))の前か後にガラス基板1
0の表面からのレーザー光を照射する工程を組み合わせ
ると、実施の形態1と同様の効果が得られる。Further, in this embodiment, a-Si: H1
2 from the vicinity of the junction 12d to the source region 12b and the drain region 12c, the back surface of the glass substrate 10 was removed by etching.
It is sufficient that at least the back surface of the glass substrate 10 in the vicinity of the joint 12d is removed at least by etching. However, in this case, the laser light is irradiated from the back surface of the glass substrate 10 as in the first embodiment in order to cover a decrease in the transmittance of the laser light to the source region 12b and the drain region 12c of a-Si: H12. Before or after the step (FIG. 2E), a step of irradiating a laser beam from the surface of the glass substrate 10 may be combined. In addition, not only this, but also in the above-described embodiment, before or after the step of irradiating the laser light from the back surface of the glass substrate 10 (FIG. 2E).
By combining the steps of irradiating the laser light from the surface of No. 0, the same effect as in the first embodiment can be obtained.
【0052】なお、本実施の形態では、エネルギービー
ムとしてXeClエキシマレーザーを用いたが、アルゴ
ンレーザー等の各種レーザー、赤外光等の強光、電子ビ
ーム等を用いても同様の効果が得られることは言うまで
もない。In this embodiment, a XeCl excimer laser is used as an energy beam. However, similar effects can be obtained by using various lasers such as an argon laser, strong light such as infrared light, or an electron beam. Needless to say.
【0053】(実施の形態3)本発明の他の実施の形態
としてアクティブマトリックス型液晶表示装置を図4を
用いて説明する。(Embodiment 3) As another embodiment of the present invention, an active matrix type liquid crystal display device will be described with reference to FIG.
【0054】本発明のアクティブマトリックス型液晶表
示装置は、一対のガラス基板40、41を互いに対向配
置させ、その隙間に液晶層42を封入した構成になって
いる。TFTアレイ基板となるガラス基板40上には、
マトリックス状に配置された走査線43、信号線44及
び走査線43と信号線44の交点に配置されたTFT4
5aと、周辺駆動回路である走査線駆動回路46及び信
号線駆動回路47が形成されている。TFT45aは、
上記の実施の形態1で説明した図1に示すTFTであ
り、画素電極48を接続して、画素信号を画素電極48
に書き込むためのスイッチング素子の働きをしている。
また、周辺駆動回路である走査線駆動回路46及び信号
線駆動回路47は、上記の実施の形態1で説明した図1
に示すTFTを組み合わせることで形成したCMOSイ
ンバータ46b等で構成され、ドライバー回路として同
一基板上に内蔵されている。また、TFT45a及び4
5bは、すべて上記の実施の形態1または実施の形態2
に示した製造方法に従って製造されている。一方、対向
基板となるガラス基板41上には、液晶層42側に対向
電極49及びカラーフィルター50が形成されており、
カラーフィルター49は各画素電極48に対応した赤
(R)、緑(G)及び青(B)のセグメントに分割され
ている。上記構成のアクティブマトリックス型液晶表示
装置を2枚の偏光板51、52で挟み、光を入射させる
と所望の画像表示が得られる。The active matrix type liquid crystal display device of the present invention has a structure in which a pair of glass substrates 40 and 41 are arranged to face each other, and a liquid crystal layer 42 is sealed in the gap. On a glass substrate 40 serving as a TFT array substrate,
The scanning lines 43 and the signal lines 44 arranged in a matrix and the TFTs 4 arranged at the intersections of the scanning lines 43 and the signal lines 44.
5a, a scanning line driving circuit 46 and a signal line driving circuit 47 which are peripheral driving circuits are formed. The TFT 45a is
The TFT shown in FIG. 1 described in the first embodiment is connected to the pixel electrode 48, and a pixel signal is transmitted to the pixel electrode 48.
It functions as a switching element for writing to the memory.
In addition, the scanning line driving circuit 46 and the signal line driving circuit 47, which are peripheral driving circuits, are the same as those shown in FIG.
And a CMOS inverter 46b formed by combining the TFTs shown in FIG. The TFTs 45a and 4
5b are all the above-described Embodiment 1 or Embodiment 2.
Are manufactured according to the manufacturing method shown in FIG. On the other hand, on a glass substrate 41 serving as a counter substrate, a counter electrode 49 and a color filter 50 are formed on the liquid crystal layer 42 side.
The color filter 49 is divided into red (R), green (G), and blue (B) segments corresponding to each pixel electrode 48. A desired image display can be obtained by sandwiching the active matrix type liquid crystal display device having the above configuration between two polarizing plates 51 and 52 and allowing light to enter.
【0055】上述の構成を有するアクティブマトリック
ス型液晶表示装置では、TFT45a及び45bのp−
Siの少なくともチャネル領域とソース領域及びドレイ
ン領域の接合部近傍の下方部分のガラス基板40を本発
明に従って裏面から見て凹型にエッチング除去している
ので、従来回復させることができなかった注入ダメー
ジ、特にp−Siのチャネル領域とソース領域及びドレ
イン領域の接合部近傍に入った注入ダメージの回復が可
能である。これにより、注入した不純物イオンの活性化
率やキャリアが捕獲されるホットキャリア劣化等の信頼
性劣化に対する耐性が向上して、高い信頼性が要求され
るドライバー回路をもp−SiTFTで同一基板上に内
蔵することができる。また、TFTの初期特性や信頼性
が向上し、高性能, 高信頼性を有するドライバー回路内
蔵型p−SiTFTーLCDが実現できる。In the active matrix type liquid crystal display having the above structure, the p-type TFTs 45a and 45b
According to the present invention, at least the lower portion of the glass substrate 40 near the junction between the channel region and the source region and the drain region is etched and removed in a concave shape as viewed from the back surface, so that implantation damage that could not be recovered conventionally, In particular, it is possible to recover implantation damage that has entered the vicinity of the junction between the p-Si channel region and the source and drain regions. As a result, the activation rate of the implanted impurity ions and the resistance to reliability deterioration such as hot carrier deterioration in which carriers are captured are improved, and a driver circuit requiring high reliability can be formed on the same substrate by p-Si TFTs. Can be built in. In addition, the initial characteristics and reliability of the TFT are improved, and a p-Si TFT-LCD with a built-in driver circuit having high performance and high reliability can be realized.
【0056】なお、実施の形態1〜実施の形態3では、
液晶表示装置に用いるTFTとその製造方法を示した
が、これに限らず、本願出願のTFTを、イメ−ジセン
サ−や半導体メモリ−(SRAM)等、各種薄膜集積回
路に利用することが可能である。In the first to third embodiments,
Although the TFT used for the liquid crystal display device and the manufacturing method thereof have been described, the present invention is not limited to this, and the TFT of the present application can be used for various thin film integrated circuits such as an image sensor and a semiconductor memory (SRAM). is there.
【0057】[0057]
【発明の効果】本発明の薄膜トランジスタとその製造方
法を用いることにより、ガラス基板の裏面からエネルギ
ービームを効率よく照射することができ、注入した不純
物イオンの活性化と従来回復させることができなかった
注入ダメージ、特に非単結晶シリコン薄膜のチャネル領
域とソース領域及びドレイン領域の接合部近傍に入った
注入ダメージの回復等を同時に行うことができたので、
注入した不純物イオンの活性化率やキャリアが捕獲され
るホットキャリア劣化等の信頼性劣化に対する耐性が向
上した。これにより、TFTの初期特性や信頼性が向上
し、高性能, 高信頼性を有するTFTを得ることができ
た。また、XeClエキシマレーザー等のエネルギービ
ームを用いることにより、従来の熱アニールによる活性
化方法と比較して活性化に要する時間を大幅に短縮で
き、スループットを大幅に向上させることができた。ま
た、本発明の薄膜トランジスタとその製造方法を用いて
液晶表示装置を作製することにより、高い信頼性が要求
されるドライバ−回路を同一基板上に内蔵することがで
き、高性能、高信頼性を有する液晶表示装置が実現でき
た。By using the thin film transistor of the present invention and the method of manufacturing the same, an energy beam can be efficiently irradiated from the back surface of the glass substrate, and the implanted impurity ions cannot be activated and cannot be recovered conventionally. Recovery of implantation damage, especially implantation damage that has entered the vicinity of the junction between the channel region and the source and drain regions of the non-single-crystal silicon thin film, etc., could be performed simultaneously,
The activation rate of the implanted impurity ions and the resistance to reliability deterioration such as hot carrier deterioration in which carriers are captured are improved. As a result, the initial characteristics and reliability of the TFT were improved, and a TFT having high performance and high reliability could be obtained. Also, by using an energy beam such as a XeCl excimer laser, the time required for activation can be greatly reduced as compared with the conventional activation method by thermal annealing, and the throughput can be greatly improved. In addition, by manufacturing a liquid crystal display device using the thin film transistor of the present invention and the manufacturing method thereof, a driver circuit requiring high reliability can be incorporated on the same substrate, and high performance and high reliability can be achieved. The liquid crystal display device having the above was realized.
【図1】本発明の実施の形態1の薄膜トランジスタの構
造を示す断面図FIG. 1 is a cross-sectional view illustrating a structure of a thin film transistor according to Embodiment 1 of the present invention.
【図2】本発明の実施の形態1の薄膜トランジスタの製
造工程断面図FIG. 2 is a sectional view showing a manufacturing process of the thin film transistor according to Embodiment 1 of the present invention;
【図3】本発明の実施の形態2を薄膜トランジスタの製
造工程断面図FIG. 3 is a cross-sectional view illustrating a manufacturing process of the thin film transistor according to the second embodiment of the present invention.
【図4】本発明の実施の形態3の薄膜トランジスタの構
造を示す断面図FIG. 4 is a cross-sectional view illustrating a structure of a thin film transistor according to Embodiment 3 of the present invention.
【図5】本発明の実施の形態1における薄膜トランジス
タの寿命試験結果を示す図FIG. 5 is a diagram showing a life test result of the thin film transistor according to Embodiment 1 of the present invention.
【図6】本発明の実施の形態1の薄膜トランジスタの構
造を示す断面図FIG. 6 is a cross-sectional view illustrating a structure of a thin film transistor according to Embodiment 1 of the present invention.
【図7】本発明の実施の形態1の薄膜トランジスタの構
造を示す断面図FIG. 7 is a cross-sectional view illustrating a structure of a thin film transistor according to Embodiment 1 of the present invention.
【図8】本発明の実施の形態1の薄膜トランジスタの構
造を示す断面図FIG. 8 is a cross-sectional view illustrating a structure of a thin film transistor according to Embodiment 1 of the present invention.
【図9】従来の薄膜トランジスタの構造を示す断面図FIG. 9 is a sectional view showing the structure of a conventional thin film transistor.
10 ガラス基板 11 下地絶縁膜 12 a−Si:H半導体層 12a チャネル領域(a−Si) 12b ソ−ス領域(a−Si) 12c ドレイン領域(a−Si) 12d 接合部 13 半導体層(p−Si) 13a チャネル領域(p−Si) 13b ソ−ス領域(p−Si) 13c ドレイン領域(p−Si 13d 接合部) 14 ゲート絶縁膜(SiO2) 15 ゲート電極 16 層間絶縁膜 17 コンタクトホール 18 ソース・ドレイン電極 19 レジスト膜DESCRIPTION OF SYMBOLS 10 Glass substrate 11 Base insulating film 12 a-Si: H semiconductor layer 12a Channel region (a-Si) 12b Source region (a-Si) 12c Drain region (a-Si) 12d Junction 13 Semiconductor layer (p- Si) 13a Channel region (p-Si) 13b Source region (p-Si) 13c Drain region (p-Si 13d junction) 14 Gate insulating film (SiO 2 ) 15 Gate electrode 16 Interlayer insulating film 17 Contact hole 18 Source / drain electrodes 19 resist film
Claims (10)
板上に形成された非単結晶シリコン薄膜とを少なくとも
有する薄膜トランジスタであって、前記透光性ガラス基
板における少なくとも前記非単結晶シリコン薄膜のチャ
ネル領域とソース領域及びドレイン領域の接合部近傍の
下方領域の厚みがその他の部分よりも薄いことを特徴と
する薄膜トランジスタ。1. A thin film transistor having at least a light-transmitting glass substrate and a non-single-crystal silicon thin film formed on the light-transmitting glass substrate, wherein at least the non-single-crystal silicon in the light-transmitting glass substrate is provided. A thin film transistor, wherein a thickness of a lower region near a junction between a channel region and a source region and a drain region of a thin film is thinner than other portions.
リコン薄膜を形成する工程と、前記透光性ガラス基板及
びポリシリコン薄膜上にゲート絶縁膜を形成する工程
と、前記ゲート絶縁膜上にゲート電極を形成する工程
と、前記ゲート電極をマスクとして前記ポリシリコン薄
膜に選択的にP型またはN型の不純物を注入する工程
と、前記透光性ガラス基板における少なくとも前記ポリ
シリコン薄膜のチャネル領域とソース領域及びドレイン
領域の接合部近傍の下方領域の厚みをその他の部分より
も薄くする工程と、前記透光性ガラス基板の他方の表面
からエネルギービームを照射して、前記注入したP型ま
たはN型の不純物の活性化及び前記P型またはN型の不
純物の注入により発生したダメージの回復を同時に行う
工程とを有する薄膜トランジスタの製造方法。A step of forming a polysilicon thin film on one surface of the light-transmitting glass substrate; a step of forming a gate insulating film on the light-transmitting glass substrate and the polysilicon thin film; Forming a gate electrode thereon, selectively implanting a P-type or N-type impurity into the polysilicon thin film using the gate electrode as a mask, and forming at least the polysilicon thin film in the translucent glass substrate. Reducing the thickness of the lower region near the junction between the channel region and the source region and the drain region to be smaller than the other portion; and irradiating the energy beam from the other surface of the light-transmitting glass substrate to form the implanted P region. Simultaneously activating the N-type or N-type impurities and recovering the damage caused by the implantation of the P-type or N-type impurities. Method for producing a register.
シリコン薄膜のチャネル領域とソース領域及びドレイン
領域の接合部近傍の下方領域の厚みをその他の部分より
も薄くする工程において、少なくとも前記ポリシリコン
薄膜チャネル領域とソース領域及びドレイン領域の接合
部近傍の下方にある前記透光性ガラス基板を、前記透光
性ガラス基板の他方の表面から見て凹型にエッチングす
ることを特徴とする請求項2に記載の薄膜トランジスタ
の製造方法。3. The step of reducing the thickness of at least the lower region near the junction between the channel region and the source region and the drain region of the polysilicon thin film in the translucent glass substrate than the other portions, 3. The light-transmissive glass substrate below a region near a junction between a source region and a drain region is etched in a concave shape when viewed from the other surface of the light-transmissive glass substrate. 4. Method for manufacturing thin film transistor.
膜に選択的にP型またはN型の不純物を注入する前に、
前記ポリシリコン薄膜のソース領域及びドレイン領域上
のゲート絶縁膜を除去する工程を有する請求項2記載の
薄膜トランジスタの製造方法。4. The method according to claim 1, wherein the P-type or N-type impurities are selectively implanted into the polysilicon thin film using the gate electrode as a mask.
3. The method according to claim 2, further comprising the step of removing a gate insulating film on a source region and a drain region of the polysilicon thin film.
ギービームを照射する前に、ポリシリコン薄膜のソース
領域及びドレイン領域上のゲート絶縁膜を除去する工程
を有する請求項2記載の薄膜トランジスタの製造方法。5. The thin film transistor according to claim 2, further comprising a step of removing a gate insulating film on a source region and a drain region of the polysilicon thin film before irradiating the energy beam from the other surface of the translucent glass substrate. Production method.
ファスシリコン薄膜を形成する工程と、前記透光性ガラ
ス基板及びアモルファスシリコン薄膜上にゲート絶縁膜
を形成する工程と、前記ゲート絶縁膜上にゲート電極を
形成する工程と、前記ゲート電極をマスクとして前記ア
モルファスシリコン薄膜に選択的にP型またはN型の不
純物を注入する工程と、前記透光性ガラス基板における
少なくとも前記アモルファスシリコン薄膜のチャネル領
域とソース領域及びドレイン領域の接合部近傍の下方領
域の厚みをその他の部分よりも薄くする工程と、前記透
光性ガラス基板の他方の表面からエネルギービームを照
射して、前記アモルファスシリコン薄膜の結晶化、前記
注入したP型またはN型の不純物の活性化、及び前記P
型またはN型の不純物の注入により発生したダメージの
回復を同時に行う工程とを有する薄膜トランジスタの製
造方法。6. A step of forming an amorphous silicon thin film on one surface of a light-transmitting glass substrate, a step of forming a gate insulating film on the light-transmitting glass substrate and the amorphous silicon thin film, and Forming a gate electrode thereon, selectively injecting a P-type or N-type impurity into the amorphous silicon thin film using the gate electrode as a mask, and forming at least the amorphous silicon thin film in the translucent glass substrate. A step of reducing the thickness of the lower region near the junction between the channel region and the source region and the drain region, and irradiating an energy beam from the other surface of the translucent glass substrate with the amorphous silicon thin film Crystallization, activation of the implanted P-type or N-type impurities, and
Simultaneously recovering damage caused by the implantation of N-type or N-type impurities.
アモルファスシリコン薄膜のチャネル領域とソース領域
及びドレイン領域の接合部近傍の下方領域の厚みをその
他の部分よりも薄くする工程において、少なくとも前記
アモルファスシリコン薄膜のチャネル領域とソース領域
及びドレイン領域の接合部近傍の下方にある前記透光性
ガラス基板を、前記透光性ガラス基板の他方の表面から
見て凹型にエッチングすることを特徴とする請求項6に
記載の薄膜トランジスタの製造方法。7. The step of making a thickness of at least a lower region near a junction between a channel region, a source region, and a drain region of the amorphous silicon thin film in a translucent glass substrate thinner than other portions. 7. The light-transmitting glass substrate below the vicinity of the junction between the channel region and the source region and the drain region is etched in a concave shape when viewed from the other surface of the light-transmitting glass substrate. 3. The method for manufacturing a thin film transistor according to item 1.
リコン薄膜に選択的にP型またはN型の不純物を注入す
る前に、前記アモルファスシリコン薄膜のソース領域及
びドレイン領域上のゲート絶縁膜を除去する工程を有す
る請求項6記載の薄膜トランジスタの製造方法。8. A step of removing a gate insulating film on a source region and a drain region of the amorphous silicon thin film before selectively implanting P-type or N-type impurities into the amorphous silicon thin film using the gate electrode as a mask. The method for manufacturing a thin film transistor according to claim 6.
ギービームを照射する前に、アモルファスシリコン薄膜
のソース領域及びドレイン領域上のゲート絶縁膜を除去
する工程を有する請求項6記載の薄膜トランジスタの製
造方法。9. The thin film transistor according to claim 6, further comprising a step of removing a gate insulating film on a source region and a drain region of the amorphous silicon thin film before irradiating the energy beam from the other surface of the translucent glass substrate. Production method.
基板上に形成された非単結晶シリコン薄膜とを少なくと
も有し、前記透光性ガラス基板における少なくとも前記
非単結晶シリコン薄膜のチャネル領域とソース領域及び
ドレイン領域の接合部近傍の下方領域の厚みがその他の
部分よりも薄い薄膜トランジスタを少なくとも有する液
晶表示装置。10. A light-transmitting glass substrate, and at least a non-single-crystal silicon thin film formed on the light-transmitting glass substrate, wherein at least a channel of the non-single-crystal silicon thin film in the light-transmitting glass substrate is provided. A liquid crystal display device including at least a thin film transistor in which a thickness of a lower region near a junction between a region, a source region, and a drain region is thinner than other portions.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33535197A JPH11168217A (en) | 1997-12-05 | 1997-12-05 | Thin film transistor, manufacture thereof and liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33535197A JPH11168217A (en) | 1997-12-05 | 1997-12-05 | Thin film transistor, manufacture thereof and liquid crystal display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11168217A true JPH11168217A (en) | 1999-06-22 |
Family
ID=18287564
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33535197A Pending JPH11168217A (en) | 1997-12-05 | 1997-12-05 | Thin film transistor, manufacture thereof and liquid crystal display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11168217A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008235336A (en) * | 2007-03-16 | 2008-10-02 | Semiconductor Energy Lab Co Ltd | Manufacturing method of semiconductor device |
JP2016099629A (en) * | 2014-11-26 | 2016-05-30 | 三星ディスプレイ株式會社Samsung Display Co.,Ltd. | Transistor, organic light emitting display having the same, and method of manufacturing organic light emitting display |
-
1997
- 1997-12-05 JP JP33535197A patent/JPH11168217A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008235336A (en) * | 2007-03-16 | 2008-10-02 | Semiconductor Energy Lab Co Ltd | Manufacturing method of semiconductor device |
JP2016099629A (en) * | 2014-11-26 | 2016-05-30 | 三星ディスプレイ株式會社Samsung Display Co.,Ltd. | Transistor, organic light emitting display having the same, and method of manufacturing organic light emitting display |
US10573698B2 (en) | 2014-11-26 | 2020-02-25 | Samsung Display Co., Ltd. | Transistor, organic light emitting display having the same, and method of manufacturing organic light emitting display |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5864150A (en) | Hybrid polysilicon/amorphous silicon TFT and method of fabrication | |
US6414345B1 (en) | Semiconductor device including active matrix circuit | |
US5424230A (en) | Method of manufacturing a polysilicon thin film transistor | |
JPH0758339A (en) | Semiconductor device and its production | |
JPH07118443B2 (en) | Manufacturing method of semiconductor device | |
KR19980071254A (en) | Manufacturing Method of Semiconductor Device | |
JP3325992B2 (en) | Method for manufacturing semiconductor device | |
US6777763B1 (en) | Semiconductor device and method for fabricating the same | |
JP3266861B2 (en) | Active matrix device | |
JP4249886B2 (en) | Method for manufacturing thin film semiconductor device | |
JP2867264B2 (en) | Liquid crystal display device and manufacturing method thereof | |
JPH11168217A (en) | Thin film transistor, manufacture thereof and liquid crystal display device | |
JPH07135324A (en) | Thin film semiconductor integrated circuit | |
JPH0677252A (en) | Thin film-shaped semiconductor device and manufacture thereof | |
JP4514862B2 (en) | Method for manufacturing semiconductor device | |
JP3774278B2 (en) | Method for manufacturing thin film transistor substrate for liquid crystal display device | |
JPH08330599A (en) | Thin film transistor, its manufacture and display | |
JP3465772B2 (en) | Method for manufacturing semiconductor device | |
JPH07263704A (en) | Thin film transistor and manufacture thereof | |
JPH0411226A (en) | Manufacture of display device | |
JPH1187724A (en) | Manufacture of semiconductor device | |
JP3707318B2 (en) | Liquid crystal display device and manufacturing method thereof | |
JPH10274787A (en) | Manufacture of semiconductor device | |
JPH10275916A (en) | Manufacture of semiconductor device | |
JPH09107107A (en) | Thin film transistor, this film transistor array and liquid crystal display device |