JPH11168042A - 半導体装置の製造方法及び製造装置 - Google Patents

半導体装置の製造方法及び製造装置

Info

Publication number
JPH11168042A
JPH11168042A JP9332575A JP33257597A JPH11168042A JP H11168042 A JPH11168042 A JP H11168042A JP 9332575 A JP9332575 A JP 9332575A JP 33257597 A JP33257597 A JP 33257597A JP H11168042 A JPH11168042 A JP H11168042A
Authority
JP
Japan
Prior art keywords
pattern
negative resist
resist
predetermined
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9332575A
Other languages
English (en)
Other versions
JP3042480B2 (ja
Inventor
Motofumi Komori
基史 小森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9332575A priority Critical patent/JP3042480B2/ja
Publication of JPH11168042A publication Critical patent/JPH11168042A/ja
Application granted granted Critical
Publication of JP3042480B2 publication Critical patent/JP3042480B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Materials For Photolithography (AREA)
  • Electron Beam Exposure (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 スループットの低下や工程数の増加を招くこ
となく、エッチング時の配線の側壁保護やEDP不良の
低減を図れる半導体装置の製造方法及び製造装置を提供
する。 【解決手段】 半導体ウェハ1のアルミ膜2上にノズル
5から化学増幅型のネガレジスト液5aをスピン塗布し
てレジスト膜4を形成する。更に、ウェハ1の周辺のレ
ジスト膜4上に酸液6をリンスノズル7から所定幅に供
給し、この酸液6の架橋によりウェハ1の周辺にダミー
レジストパターンを形成する。この後、レジスト膜4に
所定パターンで電子線を照射して露光後、エッチングを
行う。酸液6を用いてダミーレジストパターンを形成し
たことで、スループットを低下させずに、エッチング時
のアルミ配線層の側壁やられ及びEPD不良を防止する
ことができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法及び製造装置に関し、特に、化学増幅型ネガレジス
トの塗布面に電子ビームなどを照射して露光する際、ス
ループットを低下させることなく耐エッチング性を向上
させ、かつ安定したエッチングを行うための半導体装置
の製造方法及び製造装置に関する。
【0002】
【従来の技術】LSIプロセスにおいて、例えば、バイ
ポーラICを製造する場合、表面酸化や前処理の施され
た半導体ウェハの表面に、分離用埋め込み層、エピタキ
シャル層、分離層、高濃度層、P形層、コンタクト孔な
どをリソグラフィ技術を用いて形成した後、所定位置に
アルミ層をスパッタした後、リソグラフィ技術により配
線層を形成する。この配線層は、その表面にホトレジス
トを塗布し、マスクを介し或いはマスクを用いない直接
描画によりウェハ面に所望の配線形状のパターンを露光
し、この後、現像、エッチング、レジスト除去等を施す
ことにより形成される。
【0003】レジストには、光の照射されない部分が残
されて光の照射された部分が溶解するポジ形と、光の照
射された部分が架橋反応を起こして硬化残留するネガ形
の2種類がある。露光に直接描画法を用いた場合、配線
のパターニングの工程には、スループットの面からネガ
レジストを用いるのが一般的である。ネガレジストを用
いた場合、半導体チップが形成されない半導体ウェハの
周辺部には、レジストは存在しない。つまり、ウェハ周
辺部には電子ビーム(EB)などによる描写が行われな
いため、エッチング前のウェハ周辺部にはレジストが残
らない。一般に、半導体ウェハの周辺部にレジストが無
い場合、ローディング効果(エッチングする面積差によ
りエッチレートが変化すること)のため、半導体ウェハ
の周辺部でエッチャントが余剰になり、エッチレートが
ウェハ中央部に比べて高くなり、シャープなエンドポイ
ンタが得られない。
【0004】また、半導体ウェハの最外周に位置する半
導体チップでは、それより外側にレジストが無いため、
エッチング時にレジストから生じる反応生成物(デポ)
がないため、配線層側壁のエッチング抑制効果が少な
い。そこで、EPD不良(エンドポイント不良)や配線
層の側壁やられ(側部が浸食されて部分的に幅が小さく
なる現象)を防止するために半導体ウェハの周辺部にダ
ミーのチップを露光し、或いは、特開平3−26684
3号公報に示されるように、スループットを少しでも上
げるために最大ショットサイズのパターンを半導体ウェ
ハの周辺部に配置して露光を行っている。
【0005】図4は半導体ウェハの周辺部にダミーチッ
プが設けられた従来の半導体ウェハを示す。半導体ウェ
ハ31の周辺部には、ダミーチップ32が形成されてい
る(33はチップ形成領域である)。このダミーチップ
32の1マスが1ショットであり、ダミーチップ32の
面積が広いほど露光のショット回数が多くなる。
【0006】
【発明が解決しようとする課題】しかし、従来の半導体
装置の製造方法によると、電子ビームなどで最外周のチ
ップを露光する(または専用のダミーパターンを露光す
る)と、図4に示したように、ショットする面積、つま
り露光する面積が多くなるため、ウェハ周辺部をショッ
トする面積が多くなるほどスループットが低下する。具
体的には、30%程度の悪化が報告されている。
【0007】このように、配線層の側壁やられやEPD
不良を防止しようとして、半導体ウェハの周辺部にレジ
ストを残すためのショットを打つと、スループットを犠
性にせざるを得なかった。本発明の目的は、スループッ
トの低下や工程数の増加を招くことなく、エッチング時
の配線層の側壁保護やEPD不良の低減が図れる半導体
装置の製造方法及び製造装置を提供することにある。
【0008】
【課題を解決するための手段】本発明は、上記の目的を
達成するため、第1の特徴として、半導体ウェハ上に被
エッチング膜を形成し、前記被エッチング膜上に化学増
幅型のネガレジストを形成し、前記ネガレジスト上に所
定の第1のパターンで酸液を供給し、前記ネガレジスト
を加熱し、前記ネガレジストを所定の第2のパターンで
露光し、かつ、その後で現像し、前記ネガレジストの前
記所定の第1及び第2のパターンを除く領域を除去して
前記所定の第1及び第2のパターンを有したネガレジス
トパターンを形成し、前記ネガレジストパターンに基づ
いて前記被エッチング膜をエッチングして前記所定の第
1及び第2のパターンを有したパターン層を形成するこ
とを特徴とする半導体装置の製造方法を提供する。
【0009】また、本発明は、上記の目的を達成するた
め、第2の特徴として、半導体ウェハ上に被エッチング
膜を形成する被エッチング膜形成手段と、前記被エッチ
ング膜上に化学増幅型のネガレジストを形成するネガレ
ジスト形ガレジストパターンを形成するネガレジストパ
ターン形成手段と、前記ネガレジストパターンに基づい
て前記被エッチング膜をエッチングして前記所定の第1
及び第2のパターンを有した前記被エッチング膜のパタ
ーン層を形成するパターン層形成手段を備えたことを特
徴とする半導体装置の製造装置を提供する。
【0010】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。図1は本発明に係る半導体
装置の製造装置を示す。半導体装置は製造途中の過程に
あり、直径が6インチ或いは8インチの半導体ウェハ1
の表面には、アルミ膜などの被エッチング膜が形成され
ている。この様な処理途中の半導ウェハ1にレジストを
塗布し、更にダミーパターンを形成するのが図1の製造
装置である。ここでは、被エッチング膜(アルミ膜)を
半導体ウェハ1上に設けた例を示しているが、従来技術
で説明したように、半導体回路を構成するための配線以
外の層を形成した後に設ける場合もある。
【0011】半導体ウェハ1は、レジスト塗布装置の一
部を形成する真空チャック3に吸着固定されている。半
導体ウェハ1の上部で、真空チャック3の軸心上にはレ
ジスト液を吐出するレジストノズル5が設置されてい
る。また、半導体ウェハ1の周辺の上方には、酸液6を
吐出するためのリンスノズル7が設置されている。リン
スノズル7はアーム8に支持されており、酸液6のリン
ス時に半導体ウェハ1上に移動するように構成されてい
る。アーム8にはラック9が取り付けられており、この
ラック9にピニオン10が噛合している。ピニオン10
には駆動源となるモータ11の回転軸が連結されてい
る。リンスノズル7には、その移動を可能にするために
フレキシブルチューブ13が連結され、その他端には制
御弁14及び供給ポンプ15を途中に設けた配管16が
接続されている。この配管16には、酸液6を貯留する
酸液槽17が接続されている。
【0012】レジストノズル5には配管18の一端が接
続され、その途中に制御弁19及びポンプ20が配設さ
れている。配管18の他端はレジスト液を貯留するレジ
スト液槽21に連結されている。モータ11、制御弁1
4、供給ポンプ15、制御弁19、及び供給ポンプ20
を制御するために、制御手段としての制御部22が設け
られている。
【0013】図2は本発明による半導体装置の製造方法
の工程を示す。この工程説明図及び図1の構成図を用い
て本発明の製造方法及び製造装置の動作を説明する。な
お、図1及び図2の半導体装置は模式図であり、本発明
の理解を容易にするものに過ぎない。まず、(a)に示
すようにスパッタによりアルミ膜2が形成された半導体
ウェハ1を用意する。次に、図1に示すように、半導体
ウェハ1をレジスト塗布装置の真空チャック3に固定す
る。そして、真空チャック3を高速回転させ、制御部2
2により供給ポンプ20を稼働させると共に制御弁19
を開け、レジスト液槽21から液状の化学増幅型ネガレ
ジストをレジストノズル5に導き、このレジストノズル
5から半導体ウェハ1の中心部に向けてレジスト液を吐
出する。半導体ウェハ1上に落下したレジスト液は回転
による遠心力によってウェハ周辺部へ拡散し、アルミ膜
2の表面には均一で極めて薄い厚みのレジスト膜4が形
成される。この状態が図2の(b)である。制御弁19
は所定量のレジスト液を吐出した後、制御部22の制御
により閉じられ、同時に制御部22は供給ポンプ20を
停止させる。
【0014】化学増幅型レジストは、ポリヒドロキシス
チレンなどの樹脂と酸発生剤の2成分を含む構成であ
り、露光や電子描画により酸が発生し、この酸によりレ
ジスト中の保護基を外す性質を有している。発生した酸
は、レジスト中で連鎖的に化学反応を起こして増幅す
る。加熱によって酸を失性化させることにより化学反応
は終了する。
【0015】この後、(c)のように、半導体ウェハ1
を真空チャック3に装着して回転させたまま、制御部2
2の制御によりモータ11を回転させ、ラック9を図の
左側へ移動させ、リンスノズル7の先端を半導体ウェハ
1の周辺部上に到達させる。次に、制御部22で供給ポ
ンプ15を稼働させると共に制御弁14を開け、酸液槽
17から酸液をリンスノズル7に導き、このリンスノズ
ル7から酸液6を半導体ウェハ1の周辺部に吐出させ
る。所定量の酸液6をリンスノズル7から吐出後、制御
部22は制御弁14を閉め供給ポンプ15を停止するよ
うに制御し、更に、モータ11を逆回転させ、ラック9
を図の右方向へ移動させてホームポジションに戻し、リ
ンスノズル7を半導体ウェハ1上から退避させる。この
とき、レジスト膜の周辺部は、強酸液6を吐出するリン
スノズル7の半径方向の走査により所定のパターン(第
1パターン)、例えば、2cmの幅にわたってリンスさ
れる。強酸液6には、酸性の強い液体が好ましく、例え
ば、スルホン酸などが適している。
【0016】次に、(d)に示すように、真空チャック
3の回転を停止し、半導体ウェハ1の吸着を解除する。
そして、半導体ウェハ1を真空チャック3上から不図示
の加熱手段(例えば、ベーク炉)に搬入し、例えば、1
00℃、60秒のプリベークを実施し、レジスト膜4に
残存する溶媒を離散させる。加熱により、強酸液6はレ
ジスト膜4に架橋反応を起こし、半導体ウェハ1の周辺
部にダミーレジストパターン23を形成する。
【0017】この後、露光手段、例えば、電子線露光装
置に搬入し、(e)のように、レジスト膜4の表面に電
子線24を走査させ、直接描画により所定のパターン
(第2パターン)を露光する。ついで、現像が行われ、
(f)に示すように電子線24の照射されなかった部分
(配線層として残さない部分)のレジスト膜4が溶解除
去される。ついで、(g)に示すように、ドライエッチ
ングが行われ、露出している部分のアルミ膜2が除去さ
れ、アルミ配線層となる部分が残される。この後、
(h)に示すように、半導体ウェハ1上に残されている
レジスト膜4及びダミーレジストパターン23が除去さ
れ(レジスト除去)、ダミーアルミパターン23Aとア
ルミ配線層25が残される。
【0018】図3はダミーレジストパターン23が形成
された後の半導体ウェハ1を示す。半導体ウェハ1の周
辺部には、円環状に所定幅のダミーレジストパターン2
3が形成され、その内側にチップ形成領域26が確保さ
れている。ダミーレジストパターン23は、その形成領
域がチップ形成領域26に重ならないように設定され
る。
【0019】以上のように、本発明の製造方法によれ
ば、レジスト塗布面に酸液のリンスを行うことによりダ
ミーレジストパターンが形成されるので、従来のように
ウェハの周辺部にレジストを残すためのショットを打つ
必要が無くなる。この結果、スループットを落とすこと
なく、半導体ウェハの周辺部にダミーレジストパターン
を形成することが可能になる。
【0020】上記の説明においては、配線用走査手段と
して電子線露光装置を用いたが、本発明は電子線露光装
置に限定されるものではなく、イオンビームやX線を用
いた露光装置であってもよい。また、強酸液6の供給
は、露光の前に行うものとしたが、露光後であってもよ
いし、露光の前後に行ってもよい。
【0021】
【発明の効果】以上詳細に説明したように、本発明の半
導体装置の製造方法及び製造装置によれば、化学増幅型
のネガレジストの塗布面の周辺部に酸液を供給してダミ
ーレジストパターンを形成するようにしたので、スルー
プットを低下させることなく、半導体ウェハの周辺部に
レジストを残すことができ、耐エッチング性の向上、及
び安定した配線層の形成が可能になり、配線の側壁やら
れやEPD不良の低減が図れる。
【図面の簡単な説明】
【図1】本発明に係る半導体装置の概略を示す構成図で
ある。
【図2】本発明による半導体装置の製造方法の工程を示
す説明図である。
【図3】本発明方法によりダミーレジストパターンが形
成された後の半導体ウェハを示す平面図である。
【図4】半導体ウェハの周辺部にダミーチップが設けら
れた従来の半導体ウェハを示す平面図である。
【符号の説明】
1 半導体ウェハ 2 アルミ膜 4 レジスト膜 5 レジストノズル 5a レジスト液 6 酸液 7 リンスノズル 8 アーム 9 ラック 10 ピニオン 11 モータ 14,19 制御弁 15,20 供給ポンプ 17 酸液槽 21 レジスト液槽 22 制御部 23 ダミーレジストパターン 24 電子線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 21/30 569E

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 半導体ウェハ上に被エッチング膜を形成
    し、 前記被エッチング膜上に化学増幅型のネガレジストを形
    成し、 前記ネガレジスト上に所定の第1のパターンで酸液を供
    給し、 前記ネガレジストを加熱し、 前記ネガレジストを所定の第2のパターンで露光し、か
    つ、その後で現像し、 前記ネガレジストの前記所定の第1及び第2のパターン
    を除く領域を除去して前記所定の第1及び第2のパター
    ンを有したネガレジストパターンを形成し、 前記ネガレジストパターンに基づいて前記被エッチング
    膜をエッチングして前記所定の第1及び第2のパターン
    を有したパターン層を形成することを特徴とする半導体
    装置の製造方法。
  2. 【請求項2】 前記被エッチング膜の形成は、アルミス
    パッタによってアルミ膜を形成し、 前記所定の第1のパターンのネガレジストパターンの形
    成は、前記アルミ膜の外縁部に所定の幅でダミーレジス
    トパターンを形成し、 前記所定の第2のパターンのネガレジストパターンの形
    成は、アルミ配線用レジストパターンを形成することを
    特徴とする請求項1記載の半導体装置の製造方法。
  3. 【請求項3】 前記酸液の供給は、前記ネガレジストの
    露光及び現像の前、その前後、或いはその後に行われる
    ことを特徴とする請求項1記載の半導体装置の製造方
    法。
  4. 【請求項4】 前記酸液の供給は、スルホン酸等の強酸
    を供給することを特徴とする請求項1記載の半導体装置
    の製造方法。
  5. 【請求項5】 半導体ウェハ上に被エッチング膜を形成
    する被エッチング膜形成手段と、 前記被エッチング膜上に化学増幅型のネガレジストを形
    成するネガレジスト形成手段と、 前記ネガレジスト上に所定の第1のパターンで酸液を供
    給する酸液供給手段と、 前記ネガレジストを加熱する加熱手段と、 前記ネガレジストを所定の第2のパターンで露光し、か
    つ、その後で現像する露光現像手段と、 前記ネガレジストの前記所定の第1及び第2のパターン
    を除く領域を除去して前記所定の第1及び第2のパター
    ンを有したネガレジストパターンを形成するネガレジス
    トパターン形成手段と、 前記ネガレジストパターンに基づいて前記被エッチング
    膜をエッチングして前記所定の第1及び第2のパターン
    を有した前記被エッチング膜のパターン層を形成するパ
    ターン層形成手段を備えたことを特徴とする半導体装置
    の製造装置。
  6. 【請求項6】 前記酸液供給手段は、前記ネガレジスト
    上に前記酸液を供給するリンスノズルと、前記リンスノ
    ズルを前記所定の第1のパターンに応じて前記ネガレジ
    スト上で走査する走査手段を有することを特徴とする請
    求項5記載の半導体装置の製造装置。
  7. 【請求項7】 前記酸液供給手段は、前記リンスノズル
    に前記酸液を供給する酸液槽と、前記酸液槽から前記リ
    ンスノズルに供給される前記酸液の供給量を制御する制
    御手段を有することを特徴とする請求項6記載の半導体
    装置の製造装置。
  8. 【請求項8】 前記走査手段は、前記リンスノズルを前
    記ネガレジストの外縁上を所定の幅にわたって走査する
    構成の請求項6記載の半導体装置の製造装置。
JP9332575A 1997-12-03 1997-12-03 半導体装置の製造方法及び製造装置 Expired - Lifetime JP3042480B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9332575A JP3042480B2 (ja) 1997-12-03 1997-12-03 半導体装置の製造方法及び製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9332575A JP3042480B2 (ja) 1997-12-03 1997-12-03 半導体装置の製造方法及び製造装置

Publications (2)

Publication Number Publication Date
JPH11168042A true JPH11168042A (ja) 1999-06-22
JP3042480B2 JP3042480B2 (ja) 2000-05-15

Family

ID=18256464

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9332575A Expired - Lifetime JP3042480B2 (ja) 1997-12-03 1997-12-03 半導体装置の製造方法及び製造装置

Country Status (1)

Country Link
JP (1) JP3042480B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6951221B2 (en) * 2000-09-22 2005-10-04 Dainippon Screen Mfg. Co., Ltd. Substrate processing apparatus
JP2005311024A (ja) * 2004-04-21 2005-11-04 Matsushita Electric Ind Co Ltd パターン形成方法
JP2008153637A (ja) * 2006-11-21 2008-07-03 Asml Netherlands Bv リソグラフィ装置および方法
JP2008205423A (ja) * 2007-02-21 2008-09-04 Taiwan Semiconductor Manufacturing Co Ltd マイクロエレクトロニクス装置およびその製造方法
US7479205B2 (en) 2000-09-22 2009-01-20 Dainippon Screen Mfg. Co., Ltd. Substrate processing apparatus
US7510893B2 (en) * 2003-02-05 2009-03-31 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a display device using droplet emitting means
US7625493B2 (en) 2003-02-06 2009-12-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
US7736955B2 (en) 2003-02-05 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Manufacture method of display device by using droplet discharge method
US7858453B2 (en) 2003-02-06 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device and display device utilizing solution ejector
JP2012160654A (ja) * 2011-02-02 2012-08-23 Lapis Semiconductor Co Ltd 半導体装置の製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7428907B2 (en) 2000-09-22 2008-09-30 Dainippon Screen Mfg. Co., Ltd. Substrate processing apparatus
US6951221B2 (en) * 2000-09-22 2005-10-04 Dainippon Screen Mfg. Co., Ltd. Substrate processing apparatus
US7267130B2 (en) 2000-09-22 2007-09-11 Dainippon Screen Mfg. Co., Ltd. Substrate processing apparatus
US7479205B2 (en) 2000-09-22 2009-01-20 Dainippon Screen Mfg. Co., Ltd. Substrate processing apparatus
US7736955B2 (en) 2003-02-05 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Manufacture method of display device by using droplet discharge method
US7510893B2 (en) * 2003-02-05 2009-03-31 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a display device using droplet emitting means
US7625493B2 (en) 2003-02-06 2009-12-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
US7858453B2 (en) 2003-02-06 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device and display device utilizing solution ejector
US8569119B2 (en) 2003-02-06 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device and display device
JP2005311024A (ja) * 2004-04-21 2005-11-04 Matsushita Electric Ind Co Ltd パターン形成方法
JP2008153637A (ja) * 2006-11-21 2008-07-03 Asml Netherlands Bv リソグラフィ装置および方法
JP2008205423A (ja) * 2007-02-21 2008-09-04 Taiwan Semiconductor Manufacturing Co Ltd マイクロエレクトロニクス装置およびその製造方法
US9529275B2 (en) 2007-02-21 2016-12-27 Taiwan Semiconductor Manufacturing Company, Ltd. Lithography scanner throughput
JP2012160654A (ja) * 2011-02-02 2012-08-23 Lapis Semiconductor Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
JP3042480B2 (ja) 2000-05-15

Similar Documents

Publication Publication Date Title
JP6308910B2 (ja) 基板洗浄方法、基板洗浄システムおよび記憶媒体
US8956981B2 (en) Methods of eliminating pattern collapse on photoresist patterns
JP2561964B2 (ja) ホトレジストを塗布した基体から望ましくない周辺部の材料(例えばエツジビーズ)を除去するための乳酸エチルとメチルエチルケトンとの特定混合物の使用
KR102393130B1 (ko) 기판 처리 방법 및 기판 처리 장치
US20090214985A1 (en) Method for reducing surface defects on patterned resist features
US6713236B2 (en) Lithography method for preventing lithographic exposure of peripheral region of semiconductor wafer
US20070009839A1 (en) Pattern forming method, film forming apparatus and pattern forming apparatus
CN101281379A (zh) 光刻胶的去除方法及光刻工艺的返工方法
JP3042480B2 (ja) 半導体装置の製造方法及び製造装置
US20230042982A1 (en) Method for forming mask pattern, storage medium, and apparatus for processing substrate
US6240874B1 (en) Integrated edge exposure and hot/cool plate for a wafer track system
US6261970B1 (en) Thinner composition and methods and systems for using the thinner composition
WO2018128088A1 (ja) 基板洗浄方法、基板洗浄システムおよび記憶媒体
US8530357B2 (en) Method for manufacturing semiconductor device and apparatus for manufacturing semiconductor device
US20060273071A1 (en) Method of processing substrate and chemical used in the same
US20090108486A1 (en) Method and apparatus for smoothening rough edges of lithographic patterns
TW201840764A (zh) 顯像處理方法、電腦記憶媒體及顯像處理裝置
JP3320648B2 (ja) レジスト膜の形成方法及びレジスト膜の形成装置
KR100739385B1 (ko) 기판을 처리하는 장치 및 방법
US20060115774A1 (en) Method for reducing wafer charging during drying
US6682607B1 (en) Reconditioning of semiconductor substrates to remove photoresist during semiconductor device fabrication
KR100619399B1 (ko) 레지스트 코팅장치
US6649525B1 (en) Methods and systems for controlling resist residue defects at gate layer in a semiconductor device manufacturing process
EP4095605B1 (en) Photoresist removal method and photoresist removal system
JP7312645B2 (ja) 基板処理方法、基板処理装置、及び記憶媒体