JPH11162911A - オゾン浸漬によるシリコンウエハのエッジ汚れの防止方法および製品 - Google Patents

オゾン浸漬によるシリコンウエハのエッジ汚れの防止方法および製品

Info

Publication number
JPH11162911A
JPH11162911A JP10282181A JP28218198A JPH11162911A JP H11162911 A JPH11162911 A JP H11162911A JP 10282181 A JP10282181 A JP 10282181A JP 28218198 A JP28218198 A JP 28218198A JP H11162911 A JPH11162911 A JP H11162911A
Authority
JP
Japan
Prior art keywords
wafer
ozone
edge
ppm
polishing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10282181A
Other languages
English (en)
Other versions
JP3436696B2 (ja
Inventor
Masami Nakano
マサミ・ナカノ
Jim Woodling
ジム・ウッドリング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SEH America Inc
Original Assignee
SEH America Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SEH America Inc filed Critical SEH America Inc
Publication of JPH11162911A publication Critical patent/JPH11162911A/ja
Application granted granted Critical
Publication of JP3436696B2 publication Critical patent/JP3436696B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02021Edge treatment, chamfering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/316Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S134/00Cleaning and liquid contact with solids
    • Y10S134/902Semiconductor wafer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/959Mechanical polishing of wafer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/974Substrate surface preparation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)

Abstract

(57)【要約】 【課題】 本発明は、別個の高温アニーリングの工程を
不用とし、簡単で効率の良いエッジ汚れの防止方法を提
供することを目的とする。 【解決手段】 シリコンウエハをオゾンが含有する水に
接触させる工程と、上記ウエハの外周を水性アルカリ性
スラリーで研磨する工程とを含んでなるシリコンウエハ
のエッジ汚れを防止する方法、並びに該方法による製品
であり、また、上記ウエハをオゾンが含有する水に接触
させる工程では、約5℃から約50℃までの温度で行わ
れることを特徴とし、さらに、上記ウエハをオゾンが含
有する水に接触させる工程では、約10分までの間の時
間、又は少なくとも30秒間で行われることを特徴と
し、そして、上記ウエハをオゾンが含有する水に接触さ
せる工程では、約0.5ppmから約100ppmまで
のオゾン濃度、又は約5ppmから約20ppmまでの
オゾン濃度で行われることを特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はシリコンウエハの製
造方法に関し、特にシリコンウエハのエッジ汚れを防止
する方法に関する。
【0002】
【従来の技術】半導体チップ製造用のシリコンウエハの
製造では、ウエハを正確な直径に研削すること、さらに
ウエハの外周またはエッジは顕微鏡レベルまで無欠陥で
あることとが要求される。製造工程の一部として、通
常、ウエハのエッジを面取りして、エッジの応力を低減
し、それによりウエハの欠け及び亀裂を防止している。
また、通常、ウエハは化学エッチングを受け、それに続
いて、窒素のような不活性ガス雰囲気中での高温アニー
リング(焼なまし)される。しかし、化学エッチングの
工程によって、通常、面取りしたエッジにやや荒れた面
が残る。最近、特に大口径ウエハの製造において、ウエ
ハは標準の研磨用スラリー溶液で研磨され、エッチング
によって荒れた、面取りしたエッジを平滑にし、更に、
要求される正確な直径にエッジを研削することにより生
じる応力を低減する。エッジ研磨の結果、面取りしたエ
ッジは、ミラー様の面となり、汚染粒子が付着しないよ
うになる。
【0003】しかしながら、このようなエッジ研磨は、
研磨工程での研磨剤として、水性アルカリ性コロイド状
シリカ含有スラリーによって行われる。場合によって
は、ウエハの表面に上記アルカリ性スラリーの飛沫が飛
び、ウエハの表面とウエハのエッジの両方に中程度の望
ましくないエッチングを起こし、それは、スラリー中の
水の蒸発がスラリー中のアルカリ(caustic )濃度を増
加させるに従い、顕著になる。上記望ましくないエッチ
ングがハロゲン光源の検査によって発見されるようにな
ると、顕微鏡的なくぼみがウエハ表面に見られるミクロ
欠陥、いわゆる「エッジ汚れ」により、許容できない製
品としてウエハは廃棄される。
【0004】また、アンモニア水溶液によるシリコンウ
エハの化学洗浄は、通常「SC−1」洗浄と呼ばれ、エ
ッジ汚れを防止するのに有効であることが知られてい
る。しかしながら、SC−1液は高価であり、このよう
な方法の工程は引き続いての化学的処理及び無駄なすす
ぎ処理を必要とするといった問題点がある。
【0005】さらに、シリコンウエハを高温で酸素に曝
露することによって、そのウエハ上にシリコン酸化皮膜
が生成することはよく知られている(McGuire, Semicon
ductor Materials and Process Technology Handbook,
pp. 46-77 (1988))が、低温においても、ナトリウム塩
及びカリウム塩のようなアルカリ不純物は、上記シリコ
ン酸化皮膜を通過して迅速に拡散するという報告もされ
ており、従って、このような不純物に対してウエハを保
護するためには、窒化シリコンのような、より緻密な誘
電体膜を酸化物と組み合わせて使用することが推奨され
ている。同上、p.55。エッジ研磨用スラリーはナト
リウム塩、又はカリウム塩、又はナトリウム塩及びカリ
ウム塩を含有し、アルカリ性であるので、先行技術によ
れば、ウエハ表面にシリコン酸化皮膜を形成すること
は、エッジ汚れを防止するのに何の価値もないと思われ
ると示唆している。
【0006】
【発明が解決しようとする課題】本発明は、別個の高温
アニーリングの工程を不用とし、簡単で効率の良いシリ
コンウエハのエッジ汚れの防止方法を提供することを目
的とする。本発明のエッセンスとして、ウエハのエッジ
研磨に先立ち、ウエハをオゾン含有水中に浸漬すること
により、シリコンウエハ上に保護酸化皮膜を生成させる
ことが必要である。
【0007】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、シリコンウエハをエッジ研磨する方法で
あり、上記ウエハをオゾンが含有する水に接触させる工
程と、上記ウエハの外周を水性アルカリ性スラリーで研
磨する工程とを含んでなる方法である。
【0008】また、上記ウエハをオゾンが含有する水に
接触させる工程では、約5℃から約50℃までの温度で
行われることを特徴とする。さらに、上記ウエハをオゾ
ンが含有する水に接触させる工程では、約10分までの
間の時間、又は少なくとも30秒間で行われることを特
徴とする。
【0009】そして、上記ウエハをオゾンが含有する水
に接触させる工程では、約0.5ppmから約100p
pmまでのオゾン濃度、又は約5ppmから約20pp
mまでのオゾン濃度もしくはオゾン濃度のフローで行わ
れることを特徴とする。上記ウエハをオゾンが含有する
水に接触させる工程と、上記ウエハの外周を水性アルカ
リ性スラリーで研磨する工程とを含んでなるシリコンウ
エハをエッジ研磨する方法による製品を特徴とする。
【0010】
【発明の実施の形態】本発明の方法では、先ず、オゾン
浸漬の工程において、オゾンを充満した水中にウエハを
浸漬させて、ウエハ上に酸化皮膜を形成させる。これ
が、シリコンウエハのエッジ研磨で使用されるアルカリ
性スラリーによる望ましくないエッチングを防止する。
カリウム塩又はナトリウム塩のようなアルカリ不純物が
通過し拡散していく先行技術が教示したシリコン酸化皮
膜とは、驚く程対照的である。
【0011】オゾン浸漬の工程の好ましい条件は、温度
が約5℃から約50℃までであり、浸漬時間が約数秒か
ら約10分まで、好ましくは約30秒から約10分まで
であり、さらに、脱イオン(DI)水(純水)中のオゾ
ン濃度が、約0.5ppmから約100ppmまで、好
ましくは約3ppmから約100ppmまでである。最
も好ましい条件は、約20℃で、約3分、約5ppmか
ら約100ppmまでのオゾン濃度である。ウエハ全面
は僅かな酸化物の被覆を受けるが、これを除去する必要
はない。
【0012】次に、本発明の方法では、ウエハを研磨す
る工程において、上記工程に引き続き、上記ウエハの外
周を水性アルカリ性スラリーによって、エッジ研磨を行
う。上記酸化皮膜の形成によって、アルカリ不純物によ
る望ましくないエッチングを防止し、そしてエッジ汚れ
を防止することができる。ウエハを研磨する方法として
は、従来から知られている方法を広く用いることがで
き、特に限定されるものではない。
【0013】
【実施例】ほう素がドープされ、さらにエッチングされ
たCZ形シリコンウエハ15枚を、3つのバッチに各5
枚ずつ分けた。第1のバッチはフッ化水素酸(HF)に
よる洗浄を行い、第2のバッチはSC−1洗浄を行い、
第3のバッチは本発明であるオゾン浸漬による処理を行
った。次に、3つのバッチ全てにエッジ研磨を行い、エ
ッジ汚れについて検査を行った。
【0014】HF洗浄では、5枚のウエハのバッチを5
wt%のHF溶液に25℃で3分間浸漬し、次に脱イオ
ン水中ですすぎ、引き続いてスピンドライを行った。S
C−1洗浄では、5枚のウエハのバッチをSC−1水溶
液(NH4 OH:H 2 2 :H2 O=1:1:10)に
85℃で3分間浸漬し、次に脱イオン水中ですすぎ、引
き続いてスピンドライを行った。オゾン浸漬では、脱イ
オン水中のオゾン濃度が5ppmで、25℃、3分間の
浸漬を行った。
【0015】上記の処理工程に引き続き、コロイド状シ
リカ(pH11)を含有する1wt%のNaOH水溶液
を含んでなる標準の研磨用スラリーによって、すべての
バッチをエッジ研磨し、従来の方法で洗浄を行い、ハロ
ゲン光源の下で、目視によってエッジ汚れを検査した。
【0016】HF洗浄したウエハは、5枚全てに顕著な
汚れが現れたが、SC−1処理及びオゾン浸漬したウエ
ハは全て、少しの汚れも現れなかった。このことによっ
て、本発明であるオゾン浸漬は、エッジ研磨する前に水
酸化アンモニウムの除去のような無駄なすすぎ処理工程
を必要とせずに、SC−1洗浄と同程度の効果を有する
エッジ汚れの防止方法であることがわかった。
【0017】本明細書において使用した用語及び表現
は、説明のために使用したものであり、限定のために使
用したものではない。また、このような用語及び表現を
使用することにおいて、例示及び説明した特徴に相当す
る語句、又はその部分を排除する意図はない。本発明の
範囲は、特許請求の範囲により定義、限定される。
【0018】
【発明の効果】上記したところから明かなように、本発
明によれば、別個の高温アニーリングの工程を不用と
し、簡単で効率の良いエッジ汚れの防止方法が提供され
る。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジム・ウッドリング アメリカ合衆国、98664 ワシントン、ヴ ァンクーヴァー、ナインティーフィフス・ アヴェニュー、サウス・イースト 901

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 シリコンウエハをエッジ研磨する方法で
    あり、(a)上記ウエハをオゾンが含有する水に接触さ
    せる工程と、(b)上記ウエハの外周を水性アルカリ性
    スラリーで研磨する工程とを含んでなる方法。
  2. 【請求項2】 上記工程(a)が5℃から50℃までの
    温度で行われる請求項1に記載の方法。
  3. 【請求項3】 上記工程(a)が10分までの間の時間
    で行われる請求項1に記載の方法。
  4. 【請求項4】 上記工程(a)が少なくとも30秒間の
    時間で行われる請求項3に記載の方法。
  5. 【請求項5】 上記工程(a)が0.5ppmから10
    0ppmまでのオゾン濃度で行われる請求項1に記載の
    方法。
  6. 【請求項6】 上記オゾン濃度のフローが5ppmから
    20ppmである請求項5に記載の方法。
  7. 【請求項7】 請求項1に記載の方法による製品。
JP28218198A 1997-10-07 1998-10-05 オゾン浸漬によるシリコンウエハのエッジ汚れの防止方法および製品 Expired - Fee Related JP3436696B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/944542 1997-10-07
US08/944,542 US5972802A (en) 1997-10-07 1997-10-07 Prevention of edge stain in silicon wafers by ozone dipping

Publications (2)

Publication Number Publication Date
JPH11162911A true JPH11162911A (ja) 1999-06-18
JP3436696B2 JP3436696B2 (ja) 2003-08-11

Family

ID=25481610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28218198A Expired - Fee Related JP3436696B2 (ja) 1997-10-07 1998-10-05 オゾン浸漬によるシリコンウエハのエッジ汚れの防止方法および製品

Country Status (4)

Country Link
US (1) US5972802A (ja)
JP (1) JP3436696B2 (ja)
GB (1) GB2330098A (ja)
MY (1) MY123896A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030010069A (ko) * 2001-07-25 2003-02-05 최성필 오존수를 갖는 슬러리가 공급되는 연마장치
KR20130129897A (ko) * 2010-06-30 2013-11-29 엠이엠씨 일렉트로닉 머티리얼즈, 인크. Soi 웨이퍼를 인시츄로 패시베이션하기 위한 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2787914B2 (ja) * 1996-06-27 1998-08-20 日本電気株式会社 半導体ウェーハの保管方法及び保管容器
US6265314B1 (en) * 1998-06-09 2001-07-24 Advanced Micro Devices, Inc. Wafer edge polish

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3261683B2 (ja) * 1991-05-31 2002-03-04 忠弘 大見 半導体の洗浄方法及び洗浄装置
US5516730A (en) * 1994-08-26 1996-05-14 Memc Electronic Materials, Inc. Pre-thermal treatment cleaning process of wafers
JP2914555B2 (ja) * 1994-08-30 1999-07-05 信越半導体株式会社 半導体シリコンウェーハの洗浄方法
JP3119289B2 (ja) * 1994-10-21 2000-12-18 信越半導体株式会社 半導体ウェーハの洗浄方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030010069A (ko) * 2001-07-25 2003-02-05 최성필 오존수를 갖는 슬러리가 공급되는 연마장치
KR20130129897A (ko) * 2010-06-30 2013-11-29 엠이엠씨 일렉트로닉 머티리얼즈, 인크. Soi 웨이퍼를 인시츄로 패시베이션하기 위한 방법

Also Published As

Publication number Publication date
MY123896A (en) 2006-06-30
JP3436696B2 (ja) 2003-08-11
US5972802A (en) 1999-10-26
GB2330098A (en) 1999-04-14
GB9819568D0 (en) 1998-11-04

Similar Documents

Publication Publication Date Title
US4050954A (en) Surface treatment of semiconductor substrates
US5294570A (en) Reduction of foreign particulate matter on semiconductor wafers
US4116714A (en) Post-polishing semiconductor surface cleaning process
TWI404134B (zh) 半導體裝置之製造方法及半導體表面上之微型粗糙度之降低方法
KR100220926B1 (ko) 소수성 실리콘 웨이퍼의 세정방법
US5679171A (en) Method of cleaning substrate
KR100629095B1 (ko) 전자 재료의 세정 방법
US5964953A (en) Post-etching alkaline treatment process
JP3436696B2 (ja) オゾン浸漬によるシリコンウエハのエッジ汚れの防止方法および製品
US6057248A (en) Method of removing residual contaminants in an alignment mark after a CMP process
US20020175143A1 (en) Processes for polishing wafers
US20040266191A1 (en) Process for the wet-chemical surface treatment of a semiconductor wafer
US6037271A (en) Low haze wafer treatment process
US6451124B1 (en) Process for the chemical treatment of semiconductor wafers
JPH10183185A (ja) 洗浄液、その配合決定方法ならびに製造方法、洗浄方法、および、半導体基板の製造方法
US5893982A (en) Prevention of edge stain in silicon wafers by oxygen annealing
JP2007150196A (ja) 半導体ウエーハの洗浄方法および製造方法
JPH03120719A (ja) 半導体基板の処理液及び処理方法
US6063205A (en) Use of H2 O2 solution as a method of post lap cleaning
JP2843946B2 (ja) シリコン基板表面の清浄化方法
JPH0750281A (ja) シリコンウェハーの洗浄方法
JPS6293950A (ja) ウエハの製造方法
US6416391B1 (en) Method of demounting silicon wafers after polishing
KR100235944B1 (ko) 반도체소자의 세정 방법
KR20010012144A (ko) 실리콘 웨이퍼를 에칭하는 방법

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees