JPH11162780A - Laminated ceramic capacitor combination and manufacture of the same - Google Patents

Laminated ceramic capacitor combination and manufacture of the same

Info

Publication number
JPH11162780A
JPH11162780A JP9321645A JP32164597A JPH11162780A JP H11162780 A JPH11162780 A JP H11162780A JP 9321645 A JP9321645 A JP 9321645A JP 32164597 A JP32164597 A JP 32164597A JP H11162780 A JPH11162780 A JP H11162780A
Authority
JP
Japan
Prior art keywords
ceramic capacitor
multilayer ceramic
solder
metal component
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9321645A
Other languages
Japanese (ja)
Inventor
Shuji Aizawa
周二 相澤
Makoto Kaneko
誠 金子
Koji Ogura
光司 小倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Tokin Hyogo Ltd
Original Assignee
Tokin Ceramics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokin Ceramics Corp filed Critical Tokin Ceramics Corp
Priority to JP9321645A priority Critical patent/JPH11162780A/en
Publication of JPH11162780A publication Critical patent/JPH11162780A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02Mountings
    • H01G2/06Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components
    • H05K3/3426Leaded components characterised by the leads

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a laminated ceramic capacitor combination whose reliability is extremely high in which any crack due to stress from a substrate or solder can not be generated even when a temperature in use is changed according to a substrate mounting state, and a method for manufacturing this. SOLUTION: A laminated ceramic capacitor 10 of a capacitor combination is electrically and mechanically connected to a metallic part 2 through a first face 1a on which the inside electrode of the ceramic capacitor 10 is led out and a second face 2a of one part of the constituting face of a metallic part 2 faced to the first face 1a with the metallic part 2. The rate of the area of the first face 1a to the area of the second face 2a range from 10% to 70%.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は,チップ形状の積層
セラミックコンデンサー結合体及びその製造方法に関
し,詳しくは,積層セラミックコンデンサー結合体の金
属部品と積層セラミックコンデンサーとを結合するため
の外部電極端子の構造に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a chip-shaped multilayer ceramic capacitor combination and a method of manufacturing the same, and more particularly, to an external electrode terminal for coupling a metal component of the multilayer ceramic capacitor combination with the multilayer ceramic capacitor. Regarding the structure.

【0002】[0002]

【従来の技術】チップ形状の積層セラミックコンデンサ
ーは,小型で大きな静電容量を有し,さらに,基板実装
が可能なために,基板上の専有面積および高さを小さく
できるなどの利点がある。そのため,現在,広範囲の電
子機器に利用されているが,近年,さらに大容量化が求
められている。
2. Description of the Related Art A multilayer ceramic capacitor in the form of a chip has advantages in that it has a small size and a large capacitance, and since it can be mounted on a substrate, the occupied area and height on the substrate can be reduced. For this reason, it is currently used in a wide range of electronic devices, but in recent years, a further increase in capacity is required.

【0003】積層セラミックコンデ゛ンサーの静電容量
を大きくするためには,一般に,次の(i)及び(ii)
の方法が採られている。(i)積層数を増加する。(i
i)寸法を大型とすることで,対向する内部電極面積を
増加する。上記(i)の方法によれば,積層数の増加と
ともに均一な焼成が困難になる,あるいは,積層ズレが
大きくなるために歩留まりが低下するなどの問題が生じ
る。また,上記(ii)の方法による大型,例えば,EI
AJ 5750サイズ(JIS C 6429外形寸法
記号6)の積層セラミックコンデンサーの場合,基板実
装時の基板の熱歪み,あるいは,使用時の周辺温度の変
動による基板のたわみによりクラックが積層セラミック
コンデンサーに生じ,信頼性が低下するという問題があ
る。
In order to increase the capacitance of a multilayer ceramic capacitor, generally, the following (i) and (ii)
The method is adopted. (I) Increase the number of layers. (I
i) Increasing the size increases the area of the opposing internal electrodes. According to the method (i), there is a problem that uniform firing becomes difficult with an increase in the number of laminations, or a yield is reduced due to an increase in lamination deviation. In addition, a large-sized, for example, EI
In the case of a multilayer ceramic capacitor of AJ5750 size (JIS C 6429 external dimension code 6), cracks are generated in the multilayer ceramic capacitor due to thermal distortion of the substrate when mounting the substrate or deflection of the substrate due to fluctuations in the ambient temperature during use, There is a problem that reliability is reduced.

【0004】これらの問題を解決するために,たとえ
ば,実公平6−14458号公報(以下,従来技術1と
呼ぶ)に開示されているような方法がある。すなわち,
従来技術1では,複数個の積層セラミックコンデンサー
を並列に重ね合わせた後,半田を介して積層セラミック
コンデンサーの外部電極に金属端子板を接着することに
より大容量のコンデンサーを製造している。この従来技
術1の方法によれば,積層セラミックコンデンサーと基
板とが直接接触していないため,基板の撓みを原因とす
るクラック発生は,ある程度防止することができる。
[0004] In order to solve these problems, for example, there is a method disclosed in Japanese Utility Model Publication No. 6-14458 (hereinafter referred to as prior art 1). That is,
In prior art 1, a large-capacity capacitor is manufactured by laminating a plurality of multilayer ceramic capacitors in parallel and then bonding a metal terminal plate to external electrodes of the multilayer ceramic capacitor via solder. According to the method of the prior art 1, since the multilayer ceramic capacitor and the substrate are not in direct contact with each other, the occurrence of cracks due to the bending of the substrate can be prevented to some extent.

【0005】[0005]

【発明が解決しようとする課題】しかしながら,上記従
来技術1の方法で製造した積層セラミックコンデンサー
を用いて,使用温度の変動を模擬した加速試験(温度サ
イクル試験)を実施すると,基板からのたわみ応力に加
えて,積層セラミックコンデンサーと半田の熱膨張率の
差による交番応力が発生し,その結果,クラックが積層
セラミックコンデンサーのセラミック素体部に生じ,静
電容量や絶縁抵抗の低下などの不良発生が生じる。
However, when an accelerated test (temperature cycle test) simulating a change in operating temperature is performed using the multilayer ceramic capacitor manufactured by the method of the prior art 1 described above, the bending stress from the substrate is increased. In addition, alternating stress occurs due to the difference in the coefficient of thermal expansion between the multilayer ceramic capacitor and the solder. As a result, cracks occur in the ceramic body of the multilayer ceramic capacitor, causing defects such as a decrease in capacitance and insulation resistance. Occurs.

【0006】一方,特開平4−259205号公報(以
下,従来技術2と呼ぶ)に開示されているように,半田
の鉛量を制御することで半田のヤング率を小さくし,ク
ラックを生じにくくさせる方法がある。
On the other hand, as disclosed in Japanese Patent Application Laid-Open No. 4-259205 (hereinafter referred to as prior art 2), by controlling the amount of lead in the solder, the Young's modulus of the solder is reduced, and cracks are less likely to occur. There is a way to make it happen.

【0007】しかし,本発明者らの実験によれば,半田
の鉛量を制御するだけでは温度サイクル試験による積層
セラミックコンデンサーのクラック発生の問題は解消で
きず,十分な信頼性を持った製品を供給することは不可
能であった。
However, according to the experiments of the present inventors, the problem of cracking of the multilayer ceramic capacitor by the temperature cycle test cannot be solved only by controlling the amount of lead in the solder, and a product having sufficient reliability is required. It was impossible to supply.

【0008】そこで,本発明の技術的課題は,かかる問
題点を解決すべく,その信頼性に優れた大容量の積層セ
ラミックコンデンサー結合体とその製造方法とを提供す
ることにある。
Accordingly, it is an object of the present invention to provide a large-capacity multilayer ceramic capacitor combination excellent in reliability and a method of manufacturing the same in order to solve such problems.

【0009】[0009]

【課題を解決するための手段】本発明によれば,積層セ
ラミックコンデンサーと金属部品とが,積層セラミック
コンデンサーの内部電極が引き出されている第1の面と
前記第1の面に対向する金属部品の構成面の一部である
第2の面を介して電気的かつ機械的に結合している積層
セラミックコンデンサー結合体において,前記第1の面
と前記第2の面との面積の比が10%以上で且つ70%
を越えない範囲にあることを特徴とする積層セラミック
コンデンサー結合体が得られる。
According to the present invention, a multilayer ceramic capacitor and a metal component are provided with a first surface from which an internal electrode of the multilayer ceramic capacitor is drawn out and a metal component facing the first surface. In the combined multilayer ceramic capacitor electrically and mechanically coupled via the second surface which is a part of the component surface of the above, the area ratio between the first surface and the second surface is 10%. % Or more and 70%
Is obtained, a combined multilayer ceramic capacitor characterized by being in the range not exceeding.

【0010】また,本発明によれば,前記積層セラミッ
クコンデンサー結合体において,前記金属部品は,前記
第2の面に少なくとも1個の貫通孔を有することを特徴
とする積層セラミックコンデンサー結合体が得られる。
Further, according to the present invention, in the multilayer ceramic capacitor combination, the metal component has at least one through hole in the second surface. Can be

【0011】また,本発明によれば,前記積層セラミッ
クコンデンサー結合体において,前記金属部品の前記第
2の面を含む構成面は,串状の形状を備えていることを
特徴とする積層セラミックコンデンサー結合体が得られ
る。
Further, according to the present invention, in the combined multilayer ceramic capacitor, the constituent surface of the metal component including the second surface has a skewered shape. A conjugate is obtained.

【0012】また,本発明によれば,前記積層セラミッ
クコンデンサー結合体において,前記金属部品の前記第
2の面は,半田メッキまたはスズメッキされている第1
の部分と,半田メッキ及びスズメッキを施されていない
第2の部分からなることを特徴とする積層セラミックコ
ンデンサー結合体が得られる。
According to the present invention, in the multilayer ceramic capacitor combination, the second surface of the metal component is solder-plated or tin-plated.
And a second portion which has not been subjected to solder plating and tin plating.

【0013】また,本発明によれば,積層セラミックコ
ンデンサーと金属部品とを,前記積層セラミックコンデ
ンサーの内部電極が引き出されている第1の面と,前記
金属部品の構成面とを対向させて,前記第1の面と前記
構成面の一部である第2の面を介して電気的かつ機械的
に結合させる積層セラミックコンデンサー結合体の製造
方法において,前記第1の面と前記第2の面との面積の
比が10%以上で且つ70%を越えない範囲で電気的か
つ機械的に結合することを特徴とする積層セラミックコ
ンデンサー結合体の製造方法が得られる。
Further, according to the present invention, the multilayer ceramic capacitor and the metal component are placed such that the first surface from which the internal electrode of the multilayer ceramic capacitor is drawn out and the component surface of the metal component face each other. In the method of manufacturing a multilayer ceramic capacitor combined body electrically and mechanically coupled via the first surface and a second surface that is a part of the constituent surface, the first surface and the second surface are combined. And electrical and mechanical coupling within an area ratio of 10% or more and not exceeding 70%.

【0014】また,本発明によれば,前記積層セラミッ
クコンデンサー結合体の製造方法において,前記金属部
品として,前記第2の面を含む構成面に少なくとも1個
の貫通孔を有するものを用いることを特徴とする積層セ
ラミックコンデンサー結合体の製造方法が得られる。
Further, according to the present invention, in the method for manufacturing a combined multilayer ceramic capacitor, it is preferable that the metal component having at least one through hole in a constituent surface including the second surface is used. As a result, a method of manufacturing a combined multilayer ceramic capacitor is obtained.

【0015】また,本発明によれば,前記積層セラミッ
クコンデンサー結合体の製造方法において,前記金属部
品として,前記第2の面を含む構成面が,串状の形状で
あるものを用いることを特徴とする積層セラミックコン
デンサー結合体の製造方法が得られる。
Further, according to the present invention, in the method for manufacturing a multilayer ceramic capacitor combined body, the metal part whose constituent surface including the second surface has a skewer shape is used. The manufacturing method of the laminated ceramic capacitor combined body described above is obtained.

【0016】また,本発明によれば,前記積層セラミッ
クコンデンサー結合体の製造方法において,前記金属部
品として,前記第2の面を含む構成面が,半田メッキま
たはスズメッキされている第1の部分と,半田メッキ及
びスズメッキを施されていない第2の部分からなるもの
を用いることを特徴とする積層セラミックコンデンサー
結合体の製造方法が得られる。
Further, according to the present invention, in the method for manufacturing a combined multilayer ceramic capacitor according to the present invention, as the metal component, the first surface having the second surface and the second surface may be formed by solder plating or tin plating. And a method of manufacturing a combined multilayer ceramic capacitor using a second portion which is not subjected to solder plating and tin plating.

【0017】また,一般に積層セラミックコンデンサー
は,内部電極が引き出されている面に外部電極が形成さ
れている。この外部電極は,通常,ガラス入り銀粉末ペ
ーストを塗布した後焼き付け,銀とガラスの薄い層を形
成する。さらに,溶融半田との濡れ性を向上させる目的
で,その銀とガラスの層の上に,銀粉末ペースト,また
は,銀一白金合金粉末(または共沈粉末)ペースト,ま
たは,銀一パラジウム合金粉末(または共沈粉末)ペー
ストを塗布し,焼き付ける。
In general, a multilayer ceramic capacitor has an external electrode formed on a surface from which an internal electrode is extended. This external electrode is usually formed by applying a silver powder paste containing glass and then baking to form a thin layer of silver and glass. Furthermore, in order to improve the wettability with the molten solder, a silver powder paste, a silver-platinum alloy powder (or coprecipitated powder) paste, or a silver-palladium alloy powder is formed on the silver and glass layers. Apply (or coprecipitated powder) paste and bake.

【0018】即ち,本発明によれば,銀,銀一白金合
金,及び銀一パラジウム合金の内のいずれかからなる,
外部電極の第2層の面積を,積層セラミックコンデンサ
ーの内部電極が引き出されている面の面積の10%以
上,70%未満の範囲とすることで,積層セラミックコ
ンデンサーと金属部品が電気的かつ機械的に結合してい
る面積と,該積層セラミックコンデンサーの内部電極が
引き出されている面の面積の比が10%以上,70%未
満の範囲にあり,信頼性に優れた積層セラミックコンデ
ンサー結合体が,容易に得られる。
That is, according to the present invention, the alloy comprises one of silver, a silver-platinum alloy, and a silver-palladium alloy.
By setting the area of the second layer of the external electrode within a range of 10% or more and less than 70% of the area of the surface from which the internal electrode of the multilayer ceramic capacitor is drawn out, the multilayer ceramic capacitor and the metal parts are electrically and mechanically connected. The ratio of the area where the internal electrodes of the multilayer ceramic capacitor are electrically connected to the area of the surface from which the internal electrodes of the multilayer ceramic capacitor are drawn is in the range of 10% or more and less than 70%. , Easily obtained.

【0019】[0019]

【発明の実施の形態】以下に,本発明の実施の形態につ
いて,図面を参照して詳細に説明する。
Embodiments of the present invention will be described below in detail with reference to the drawings.

【0020】(第1の実施の形態)図1は本発明の実施
の形態による積層セラミックコンデンサー結合体の外観
を示す斜視図である。図2は図1の積層セラミックコン
デンサー結合体に用いる積層セラミックコンデンサーの
外観を示す斜視図である。図3は図1の積層セラミック
コンデンサー結合体に用いる金属部品の斜視図である。
(First Embodiment) FIG. 1 is a perspective view showing the appearance of a multilayer ceramic capacitor combination according to an embodiment of the present invention. FIG. 2 is a perspective view showing the appearance of the multilayer ceramic capacitor used in the multilayer ceramic capacitor combination of FIG. FIG. 3 is a perspective view of a metal component used in the multilayer ceramic capacitor combination of FIG.

【0021】図1乃至図3を参照すると,積層セラミッ
クコンデンサー結合体20は,2つの積層セラミックコ
ンデンサー10,10を,外部電極1の内部電極が引き
出されている面(第1の面)1a面を揃えて,両側に金
属部品2,2をこの面1a,1aに,結合面(第2の
面)2aを含む構成面2bを対向させて,半田3によっ
て電気的且つ機械的に結合することによって形成されて
いる。尚,符号2cは底面である。
Referring to FIGS. 1 to 3, a multilayer ceramic capacitor combination 20 is formed by connecting two multilayer ceramic capacitors 10, 10 to a surface (first surface) 1a from which the internal electrode of the external electrode 1 is drawn out. And electrically and mechanically connecting the metal parts 2 and 2 with the solder 3 by opposing the constituent surfaces 2b including the connecting surface (second surface) 2a to the surfaces 1a and 1a on both sides. Is formed by Reference numeral 2c is a bottom surface.

【0022】図1に示した積層セラミックコンデンサー
結合体20は,次のように製造されている。図1乃至図
3を参照して,まず,1個または複数の積層セラミック
コンデンサー10を準備する。複数の積層セラミックコ
ンデンサー10を用いる場合には,図2に示すように,
内部電極が引き出されている一端面である第1の面1a
を揃えて積み重ねる。このとき,接着剤を用いて積層セ
ラミックコンデンサー10を固定してもよい。
The multilayer ceramic capacitor combination 20 shown in FIG. 1 is manufactured as follows. Referring to FIGS. 1 to 3, first, one or a plurality of multilayer ceramic capacitors 10 are prepared. When a plurality of multilayer ceramic capacitors 10 are used, as shown in FIG.
First surface 1a, which is one end surface from which the internal electrode is drawn out
And stack them. At this time, the multilayer ceramic capacitor 10 may be fixed using an adhesive.

【0023】ここで,説明の便宜上,以下の説明におい
ては,2個の積層セラミックコンデンサー10,10を
用いた場合について説明する。
Here, for convenience of explanation, the following description will be made on the case where two multilayer ceramic capacitors 10 are used.

【0024】次に,図3に示すような,断面がL型の金
属部品2に所定量の半田を塗布し,図示しない適当なジ
グを用いて固定し,図示しないリフロー炉あるいはホッ
トプレートにより積層セラミックコンデンサー10の内
部電極が引き出されている第1の面と金属部品2を第2
の面2aとを電気的かつ機械的に結合することで,図1
に示す積層セラミックコンデンサー結合体を製造する。
このとき,金属部品2に塗布される半田の量を正確に調
整することで,接着後に,積層セラミックコンデンサー
10の内部電極が引ぎ出されている第1の面1aにおけ
る半田3の面積,すなわち,積層セラミックコンデンサ
ー10と金属部品2が電気的かつ機械的に結合している
実際の面(第2の面2a)の面積と,積層セラミックコ
ンデンサー10の内部電極が引き出されている第1の面
1aの面積との比が10%以上,70%未満の範囲とな
るようにする。
Next, as shown in FIG. 3, a predetermined amount of solder is applied to the metal part 2 having an L-shaped cross section, fixed using an appropriate jig (not shown), and laminated by a reflow furnace or hot plate (not shown). The first surface from which the internal electrode of the ceramic capacitor 10 is extended and the metal component 2 are connected to the second surface.
1 is electrically and mechanically coupled to the surface 2a of FIG.
The multilayer ceramic capacitor combination shown in (1) is manufactured.
At this time, by accurately adjusting the amount of solder applied to the metal component 2, the area of the solder 3 on the first surface 1a from which the internal electrodes of the multilayer ceramic capacitor 10 are drawn out after bonding, that is, The area of the actual surface (second surface 2a) where the multilayer ceramic capacitor 10 and the metal component 2 are electrically and mechanically coupled, and the first surface from which the internal electrodes of the multilayer ceramic capacitor 10 are drawn out. The ratio with the area of 1a is set to be in a range of 10% or more and less than 70%.

【0025】次に,第1の実施の形態による積層セラミ
ックコンデンサー結合体20の具体的な製造例について
説明する。
Next, a specific example of manufacturing the multilayer ceramic capacitor combination 20 according to the first embodiment will be described.

【0026】(例1)例1では,まず,外形寸法が5.
7×5.0×3.0mmで公称静電容量が22μFの積
層セラミックコンデンサー10を2個用いて,図2に示
したように,外部電極を揃えた状態で積み重ねた。次に
図3に示した断面がL型の金属部品2に,市販されてい
る2種類の共晶半田を所定量塗布した後,ここでは,図
示しないジグを用いて積み重ねた積層セラミックコンデ
ンサーに固定し,リフロー炉により図1に示した形状の
積層セラミックコンデンサー結合体20を製造した。
(Example 1) In Example 1, first, the outer dimensions are set to 5.
As shown in FIG. 2, two laminated ceramic capacitors 10 each having a size of 7 × 5.0 × 3.0 mm and a nominal capacitance of 22 μF were stacked with the external electrodes aligned. Next, after applying a predetermined amount of two types of commercially available eutectic solder to the L-shaped metal part 2 shown in FIG. 3, it is fixed to a stacked ceramic capacitor using a jig (not shown). Then, a multilayer ceramic capacitor combined body 20 having the shape shown in FIG. 1 was manufactured by a reflow furnace.

【0027】一般に,半田の基本的な構成元素は鉛とス
ズからなるが,銀やアンチモンなどの添加元素がある場
合においても,もちろん本発明の効果が得られる。本発
明例1で使用した半田の鉛量は,それぞれ約78重量%
と90重量%である。以下,鉛量78%のものを半田
A,鉛量90%のものを半田Bと称する。
In general, the basic constituent elements of solder are lead and tin, but the effect of the present invention can of course be obtained even when there are additional elements such as silver and antimony. The lead content of the solder used in Example 1 of the present invention was about 78% by weight.
And 90% by weight. Hereinafter, a solder having a lead content of 78% is referred to as solder A, and a solder having a lead content of 90% is referred to as solder B.

【0028】また,金属部品2への半田の塗布量を,そ
れぞれの半田に対して3±1mg,5±1mg,10±
1mg,20±1mgの5種類に変化させ,各20個の
積層セラミックコンデンサー結合体を製造した。
The amount of the solder applied to the metal component 2 is set to 3 ± 1 mg, 5 ± 1 mg, 10 ± 1 mg for each solder.
By changing to 5 types of 1 mg and 20 ± 1 mg, 20 laminated ceramic capacitor combinations were manufactured.

【0029】次に,これらの積層セラミックコンデンサ
ー結合体20をアルミ基板上に半田を用いて実装し,−
25℃〜+125℃の温度範囲で温度サイクル試験を実
施した。下記表1に,500サイクル実施後の不良発生
数を示す。試験前後で静電容量が20%以上低下したも
の,および,絶縁抵抗が1/100以下に低下したもの
を不良と判定した。
Next, these multilayer ceramic capacitor combined bodies 20 are mounted on an aluminum substrate using solder, and
A temperature cycle test was performed in a temperature range of 25 ° C. to + 125 ° C. Table 1 below shows the number of defective occurrences after 500 cycles. Samples whose capacitance was reduced by 20% or more before and after the test and those whose insulation resistance was reduced to 1/100 or less were judged to be defective.

【0030】[0030]

【表1】 [Table 1]

【0031】温度サイクル試験後,積層セラミックコン
デンサー結合体20から金属部品2を引き剥がし,積層
セラミックコンデンサー10の外部電極1に接着してい
た半田3の面積,すなわち,積層セラミックコンデンサ
ー10と金属部品2が電気的かつ機械的に結合している
面(第2の面)2aの面積を測定した。接着していた半
田の面積と積層セラミックコンデンサーの内部電極が引
き出されている第1の面の面積との比(以下,特にこと
わらない限り,面積比と略す。)を%で表し,半田塗布
量に対して整理した結果を図4に示す。
After the temperature cycle test, the metal component 2 is peeled off from the multilayer ceramic capacitor combined body 20 and the area of the solder 3 adhered to the external electrode 1 of the multilayer ceramic capacitor 10, that is, the multilayer ceramic capacitor 10 and the metal component 2 The area of the surface (second surface) 2a electrically and mechanically coupled was measured. The ratio of the area of the bonded solder to the area of the first surface from which the internal electrodes of the multilayer ceramic capacitor are drawn out (hereinafter, unless otherwise specified, is abbreviated as the area ratio) is expressed in%, and the solder is applied. The results arranged for the amounts are shown in FIG.

【0032】図4から,半田塗布量を正確に調整するこ
とで,積層セラミックコンデンサーと金属部品が電気的
かつ機械的に結合している面積を自由に設定できること
が分かる。
FIG. 4 shows that the area where the multilayer ceramic capacitor and the metal component are electrically and mechanically coupled can be freely set by accurately adjusting the amount of solder applied.

【0033】上記表1の試験結果と,図4から,積層セ
ラミックコンデンサーの外部電極1に接着していた半田
の面積と積層セラミックコンデンサーの内部電極が引き
出されている面1aの面積比による,不良発生数の変化
を図5に示す。尚,図5中,黒丸●は半田Aの絶縁不良
を,白丸○は半田Aの静電容量不良を,黒三角▲は半田
Bの絶縁抵抗不良を,白三角△は半田Bの静電容量不良
を示している。
From the test results shown in Table 1 and FIG. 4, it can be seen that the failure was caused by the ratio of the area of the solder adhered to the external electrode 1 of the multilayer ceramic capacitor to the area 1a from which the internal electrode of the multilayer ceramic capacitor was drawn out. The change in the number of occurrences is shown in FIG. In FIG. 5, a black circle indicates a defective insulation of the solder A, a white circle indicates a defective capacitance of the solder A, a black triangle indicates a defective insulation resistance of the solder B, and a white triangle indicates the capacitance of the solder B. Indicates a defect.

【0034】図5から,半田種類に関わらず,面積比が
10%以下では静電容量不良が発生し,また,70%以
上においては絶縁抵抗不良が発生することがわかる。
It can be seen from FIG. 5 that, regardless of the type of solder, a capacitance failure occurs when the area ratio is 10% or less, and an insulation resistance failure occurs when the area ratio is 70% or more.

【0035】試験後に良品,静電容量不良品と絶縁抵抗
不良品から,それぞれ任意に3個抜き取り,断面研磨お
よび観察を実施した。静電容量不良品には,全て半田不
足が原因と考えられる半田剥がれが確認された。また,
絶縁抵抗不良品には,全てのものに,セラミック素体に
クラックが発生していることが分かった。良品のものに
は,特に異常は認められなかった。
After the test, three samples were arbitrarily extracted from the non-defective product, the defective product having poor capacitance, and the defective product having poor insulation resistance, and polished and observed. Solder peeling, which is considered to be caused by insufficient soldering, was confirmed for all the defective capacitors. Also,
It was found that cracks occurred in the ceramic body of all the insulation resistance defective products. No abnormalities were found in good products.

【0036】以上から,積層セラミックコンデンサー1
0と金属部品2が電気的かつ機械的に結合している面
(第2の面2a)の面積と,積層セラミックコンデンサ
ー10の内部電極が引き出されている第1の面1aの面
積との比が10%以上,70%未満の範囲に設定するこ
とで,半田の種類(鉛量)に関係なく,電気的かつ機械
的に安定に結合しているとともに,クラック発生のない
信頼性に優れた積層セラミックコンデンサー結合体20
が得られることが確認できた。
As described above, the multilayer ceramic capacitor 1
0 is the ratio of the area of the surface (second surface 2a) where the metal component 2 is electrically and mechanically coupled to the area of the first surface 1a from which the internal electrodes of the multilayer ceramic capacitor 10 are drawn out. Is set within the range of 10% or more and less than 70%, and regardless of the type of solder (the amount of lead), it is electrically and mechanically stable and has excellent reliability without cracks. Multilayer ceramic capacitor combination 20
Was obtained.

【0037】本発明によれば,もちろん,図3に示した
単純な形状の金属部品2を用いても,信頼性に優れた積
層セラミックコンデンサーを得ることができるが,接着
後の半田の面積を制御するためには,半田の塗布量の正
確な調整が必要となり,量産時には問題が生じる。そこ
で,次ような変形例を検討した。
According to the present invention, of course, a multilayer ceramic capacitor having excellent reliability can be obtained by using the metal part 2 having the simple shape shown in FIG. In order to control, it is necessary to precisely adjust the amount of solder applied, which causes a problem during mass production. Therefore, the following modified example was studied.

【0038】(第2の実施の形態)図6は本発明の第2
の実施の形態による積層セラミックコンデンサー結合体
を示す斜視図である。図7は,図6の積層セラミックコ
ンデンサー結合体に用いる金属部品の斜視図である。図
6に示す積層セラミックコンデンサー結合体21は,図
1に示した積層セラミックコンデンサー結合体20と
は,金属部品4が異なるほかは,同様な構成を有してい
る。
(Second Embodiment) FIG. 6 shows a second embodiment of the present invention.
It is a perspective view which shows the multilayer ceramic capacitor coupling body by embodiment. FIG. 7 is a perspective view of a metal component used in the multilayer ceramic capacitor combination of FIG. 6 has the same configuration as the multilayer ceramic capacitor combination 20 shown in FIG. 1 except that the metal component 4 is different.

【0039】即ち,図7に示すように,積層セラミック
コンデンサー10と電気的かつ機械的に結合する第2の
面を含む構成面6に1個の貫通孔5を有する金属部品4
を用いることで,半田の塗布量が変化しても接着後の半
田3の面積をほぼ一定とすることが可能になるため,さ
らに容易に信頼性に優れた積層セラミックコンデンサー
結合体が得られる。
That is, as shown in FIG. 7, a metal component 4 having one through-hole 5 in a component surface 6 including a second surface electrically and mechanically coupled to a multilayer ceramic capacitor 10.
By using, it is possible to make the area of the solder 3 after bonding substantially constant even when the amount of solder applied changes, so that a multilayer ceramic capacitor combination excellent in reliability can be more easily obtained.

【0040】次に,図6の本発明の第2の実施の形態に
よる積層セラミックコンデンサー結合体の具体的な製造
例について説明する。
Next, a specific example of manufacturing the multilayer ceramic capacitor combination according to the second embodiment of the present invention shown in FIG. 6 will be described.

【0041】(例2)図7に示した金属部品4と半田A
を用いて,例1と同様に積層セラミックコンデンサー結
合体(図6)を製造した。ここで,半田塗布量を5±1
mg,10±1mg,20±1mgと変化させ,それぞ
れの場合について各20個製造した。例1と同様に,温
度サイクル試験を実施し,静電容量と絶縁抵抗の不良発
生を調べ,その後,金属部品が接着していた面積比を測
定した。
(Example 2) The metal component 4 and the solder A shown in FIG.
Was used to produce a multilayer ceramic capacitor combination (FIG. 6) in the same manner as in Example 1. Here, the solder application amount is 5 ± 1.
mg, 10 ± 1 mg, and 20 ± 1 mg, and in each case, 20 were produced. In the same manner as in Example 1, a temperature cycle test was performed to check the occurrence of defects in the capacitance and the insulation resistance, and then the area ratio where the metal parts were bonded was measured.

【0042】(第3の実施の形態)図8は本発明の第3
の実施の形態による積層セラミックコンデンサー結合体
を示す斜視図である。図9は,図8の積層セラミックコ
ンデンサー結合体に用いる金属部品の斜視図である。図
8に示す積層セラミックコンデンサー結合体22は,図
1及び図6に示した積層セラミックコンデンサー結合体
20,21とは,金属部品7が異なるほかは,同様な構
成を有している。即ち,図9に示すように,積層セラミ
ックコンデンサー10と電気的かつ機械的に結合する第
2の面を含む構成面9に複数個の貫通孔8を有する金属
部品を用いることで,半田の塗布量が変化しても接着後
の半田の面積をほぼ一定とすることが可能になるため,
図1の例よりもさらに容易に信頼性に優れた積層セラミ
ックコンデンサー結合体22が得られる。
(Third Embodiment) FIG. 8 shows a third embodiment of the present invention.
It is a perspective view which shows the multilayer ceramic capacitor coupling body by embodiment. FIG. 9 is a perspective view of a metal component used in the multilayer ceramic capacitor combination of FIG. The multilayer ceramic capacitor combination 22 shown in FIG. 8 has the same configuration as the multilayer ceramic capacitor combinations 20 and 21 shown in FIGS. 1 and 6 except that the metal component 7 is different. That is, as shown in FIG. 9, by using a metal component having a plurality of through holes 8 on the constituent surface 9 including the second surface electrically and mechanically coupled to the multilayer ceramic capacitor 10, the solder is applied. Even if the amount changes, the area of the solder after bonding can be kept almost constant.
A more reliable multilayer ceramic capacitor combination 22 can be obtained more easily than the example of FIG.

【0043】次に,図8の本発明の第3の実施の形態に
よる積層セラミックコンデンサー結合体の具体的な製造
例について説明する。
Next, a specific example of manufacturing the multilayer ceramic capacitor combination according to the third embodiment of the present invention shown in FIG. 8 will be described.

【0044】(例3)図9に示した金属部品7と半田A
を用いて,例2と同様に積層セラミックコンデンサー結
合体(図8)を製造し,評価した。
(Example 3) The metal component 7 and the solder A shown in FIG.
Was used to manufacture and evaluate a multilayer ceramic capacitor combined body (FIG. 8) in the same manner as in Example 2.

【0045】(第4の実施の形態)図10は本発明の第
4の実施の形態による積層セラミックコンデンサー結合
体を示す斜視図である。図11は,図10の積層セラミ
ックコンデンサー結合体に用いる金属部品の斜視図であ
る。図10に示す積層セラミックコンデンサー結合体2
1は,図1,図6,及び図8に示した積層セラミックコ
ンデンサー結合体20,21,22とは,金属部品11
が異なるほかは,同様な構成を有している。即ち,図1
1に示すように,積層セラミックコンデンサー10と電
気的かつ機械的に結合する面を含む構成面12が串状の
形状である金属部品を用いることで,半田の塗布量が変
化しても接着後の半田の面積をほぼ一定とすることが可
能になるため,図1の例よりも,さらに容易に信頼性に
優れた積層セラミックコンデンサー結合体が得られる。
(Fourth Embodiment) FIG. 10 is a perspective view showing a multilayer ceramic capacitor combined body according to a fourth embodiment of the present invention. FIG. 11 is a perspective view of a metal component used in the multilayer ceramic capacitor combination of FIG. Combined multilayer ceramic capacitor 2 shown in FIG.
1 is a multilayer ceramic capacitor combined body 20, 21, 22 shown in FIG. 1, FIG. 6, and FIG.
It has a similar configuration except that is different. That is, FIG.
As shown in FIG. 1, by using a metal part having a skewer-shaped configuration surface 12 including a surface electrically and mechanically coupled to the multilayer ceramic capacitor 10, even if the amount of solder applied changes, Since the area of the solder can be made substantially constant, a multilayer ceramic capacitor combination having excellent reliability can be obtained more easily than the example shown in FIG.

【0046】次に,図10の本発明の第4の実施の形態
による積層セラミックコンデンサー結合体の具体的な製
造例について説明する。
Next, a specific manufacturing example of the multilayer ceramic capacitor combination according to the fourth embodiment of the present invention shown in FIG. 10 will be described.

【0047】(例4)図11に示した金属部品11と半
田Aを用いて,例2と同様に図10に示す積層セラミッ
クコンデンサー結合体23を製造し,評価した。
(Example 4) Using the metal component 11 and the solder A shown in FIG. 11, a multilayer ceramic capacitor combined body 23 shown in FIG. 10 was manufactured and evaluated in the same manner as in Example 2.

【0048】(第5の実施の形態)図12は本発明の第
5の実施の形態による積層セラミックコンデンサー結合
体を示す斜視図である。図13は,図12の積層セラミ
ックコンデンサー結合体に用いる金属部品の斜視図であ
る。図12に示す積層セラミックコンデンサー結合体2
4は,図1,図6,図8,及び図10に示した積層セラ
ミックコンデンサー結合体20,21,22,及び23
とは,金属部品13が異なるほかは,同様な構成を有し
ている。即ち,図13に示すように,積層セラミックコ
ンデンサー10と電気的かつ機械的に結合する面を含む
構成面12が複数並立した串状の形状である金属部品1
3を用いることで,半田の塗布量が変化しても接着後の
半田の面積をほぼ一定とすることが可能になるため,図
1の例よりも,さらに容易に信頼性に優れた積層セラミ
ックコンデンサー結合体が得られる。
(Fifth Embodiment) FIG. 12 is a perspective view showing a multilayer ceramic capacitor combination according to a fifth embodiment of the present invention. FIG. 13 is a perspective view of a metal component used in the multilayer ceramic capacitor combination of FIG. Multilayer ceramic capacitor combination 2 shown in FIG.
Reference numeral 4 denotes a multilayer ceramic capacitor combination 20, 21, 22, 22, and 23 shown in FIGS. 1, 6, 8, and 10.
Has a similar configuration except that the metal part 13 is different. That is, as shown in FIG. 13, a metal part 1 having a skewer-like shape in which a plurality of constituent surfaces 12 including a surface electrically and mechanically coupled to a multilayer ceramic capacitor 10 are arranged side by side.
The use of No. 3 makes it possible to make the area of the solder after bonding substantially constant even if the amount of solder applied changes, so that the multilayer ceramic having higher reliability than the example of FIG. A capacitor combination is obtained.

【0049】次に,図12の本発明の第5の実施の形態
による積層セラミックコンデンサー結合体の具体例につ
いて説明する。
Next, a specific example of the multilayer ceramic capacitor combination according to the fifth embodiment of the present invention shown in FIG. 12 will be described.

【0050】(例5)図13に示した金属部品13と半
田Aを用いて,例2と同様に積層セラミックコンデンサ
ー結合体(図12)を製造し,評価した。
(Example 5) Using the metal component 13 and the solder A shown in FIG. 13, a multilayer ceramic capacitor combined body (FIG. 12) was manufactured and evaluated in the same manner as in Example 2.

【0051】(第6の実施の形態)図14は本発明の第
6の実施の形態による積層セラミックコンデンサー結合
体の金属部品を示す斜視図である。図14に示すよう
に,金属部品2は,電気伝導性があれば材質を問わない
が,半田の濡れ性を向上させる目的で,半田メッキ(あ
るいはスズメッキ)を施すことが好ましい。
(Sixth Embodiment) FIG. 14 is a perspective view showing a metal part of a combined multilayer ceramic capacitor according to a sixth embodiment of the present invention. As shown in FIG. 14, the metal component 2 may be made of any material as long as it has electrical conductivity, but is preferably plated with solder (or tin plating) for the purpose of improving solder wettability.

【0052】この半田メッキを施す際,金属部品にマス
クすることで,半田メッキされる部分を任意の形状に制
御することが可能である。
When applying this solder plating, it is possible to control the portion to be solder-plated into an arbitrary shape by masking the metal component.

【0053】そのため,図3に示した単純な形状の金属
部品2においても,積層セラミックコンデンサーと電気
的かつ機械的に結合する面に,図14に示すような形状
に,半田メッキを施した第1の部分15と施していない
第2の部分16を形成している。半田メッキされていな
い第2の部分16には,半田がほとんど結合しないた
め,半田の塗布量に関わらず,半田の接着面積をほぼ一
定にでき,上記の貫通孔を有する場合や串状の形状とす
る場合と同様の効果が得られる。
Therefore, even in the metal part 2 having the simple shape shown in FIG. 3, the surface electrically and mechanically coupled to the multilayer ceramic capacitor is solder plated in the shape shown in FIG. A first portion 15 and a second portion 16 not formed are formed. Since the solder is hardly bonded to the second portion 16 that is not solder-plated, the bonding area of the solder can be made substantially constant regardless of the amount of the solder applied. Is obtained.

【0054】本発明の第6の実施の形態による積層セラ
ミックコンデンサー結合体の具体例について説明する。
A specific example of the multilayer ceramic capacitor combination according to the sixth embodiment of the present invention will be described.

【0055】(例6)図3に示した形状の金属部品の全
面にニッケルメッキを施し,さらに半田メッキを施し
た。ここで,半田メッキを行う際に,金属部品の積層セ
ラミックコンデンサーと結合する面に,市販の接着テー
プを添付することで,半田メッキされない部分を形成
し,図14に示した形状の金属部品を作成した。この金
属部品を用いて,例2と同様に積層セラミックコンデン
サー結合体(外観は例2と同様な形状のため図示しな
い。)を製造し,評価した。
(Example 6) The entire surface of a metal component having the shape shown in FIG. 3 was plated with nickel and further plated with solder. When solder plating is performed, a commercially available adhesive tape is attached to the surface of the metal component that is to be connected to the multilayer ceramic capacitor to form a portion that is not solder-plated, and the metal component having the shape shown in FIG. Created. Using this metal part, a multilayer ceramic capacitor combined body (not shown because of the same shape as in Example 2) was manufactured and evaluated in the same manner as in Example 2.

【0056】(第7の実施の形態)図15は本発明の第
7の実施の形態による積層セラミックコンデンサー結合
体の金属部品を示す斜視図である。図15に示すよう
に,金属部品2は,電気伝導性があれば材質を問わない
が,半田の濡れ性を向上させる目的で,半田メッキ(あ
るいはスズメッキ)を施すことが好ましい。この半田メ
ッキを施す際,金属部品にマスクすることで,半田メッ
キされる部分を任意の形状に制御することが可能であ
る。そのため,図3に示した単純な形状の金属部品2に
おいても,積層セラミックコンデンサーと電気的かつ機
械的に結合する面を含む構成面に,図15に示すような
形状に,半田メッキをされている面(第1の部分)15
と,施していない複数の面(第2の部分)16を形成し
ている。第6の実施の形態で説明したように,半田メッ
キされていない複数の第2の部分16には,半田がほと
んど結合しないため,半田の塗布量に関わらず,半田の
接着面積をほぼ一定にでき,上記の貫通孔を有する場合
や串状の形状とする場合と同様の効果が得られる。
(Seventh Embodiment) FIG. 15 is a perspective view showing a metal part of a combined multilayer ceramic capacitor according to a seventh embodiment of the present invention. As shown in FIG. 15, the metal component 2 may be made of any material as long as it has electrical conductivity, but is preferably plated with solder (or tin plating) for the purpose of improving solder wettability. When applying this solder plating, it is possible to control the portion to be solder-plated to an arbitrary shape by masking the metal component. Therefore, even in the metal part 2 having the simple shape shown in FIG. 3, the components including the surface electrically and mechanically coupled to the multilayer ceramic capacitor are plated with solder as shown in FIG. Surface (first part) 15
And a plurality of untreated surfaces (second portions) 16 are formed. As described in the sixth embodiment, the solder is hardly bonded to the plurality of second portions 16 which are not plated with solder, so that the bonding area of the solder is kept substantially constant regardless of the amount of solder applied. It is possible to obtain the same effect as in the case of having the above-described through-hole or the case of the skewered shape.

【0057】本発明の第7の実施の形態による積層セラ
ミックコンデンサー結合体の具体例について説明する。
A specific example of the multilayer ceramic capacitor combination according to the seventh embodiment of the present invention will be described.

【0058】(例7)例6と同様の手順で,図15に示
した金属部品2を製造した。この金属部品2を用いて,
例2と同様に積層セラミックコンデンサー結合体(外観
は例2と同様な形状のため図示しない。)を製造し,評
価した。
(Example 7) In the same procedure as in Example 6, the metal part 2 shown in FIG. 15 was manufactured. Using this metal part 2,
In the same manner as in Example 2, a multilayer ceramic capacitor combined body (the appearance is the same as in Example 2 and not shown) was manufactured and evaluated.

【0059】上記実施の形態による積層セラミックコン
デンサー結合体の例2〜例7における温度サイクル試験
結果を下記表2に示す。
Table 2 below shows the results of the temperature cycle test in Examples 2 to 7 of the multilayer ceramic capacitor combination according to the above embodiment.

【0060】[0060]

【表2】 [Table 2]

【0061】上記表2に示すように,例2および例3の
結果から,金属部品に,積層セラミックコンデンサーと
電気的かつ機械的に結合する面に,少なくとも1個以上
の貫通孔を設けることで,容易に面積比が10%以上,
70%未満の範囲にある,信頼性に優れた積層セラミッ
クコンデンサー結合体とできることが確認された。
As shown in Table 2 above, from the results of Examples 2 and 3, at least one or more through-holes are provided on the surface of the metal component that is electrically and mechanically connected to the multilayer ceramic capacitor. , Easy area ratio is more than 10%,
It has been confirmed that a multilayer ceramic capacitor combination excellent in reliability within a range of less than 70% can be obtained.

【0062】また,例4および例5の結果から,金属部
品の,積層セラミックコンデンサーと電気的かつ機械的
に結合する面が,串状の形状とすることで,容易に面積
比が10%以上,70%未満の範囲にある,信頼性に優
れた積層セラミックコンデンサー結合体とできることが
確認された。
Further, from the results of Examples 4 and 5, the surface ratio of the metal component, which is electrically and mechanically connected to the multilayer ceramic capacitor, is skewered, so that the area ratio is easily 10% or more. , Less than 70%, it was confirmed that a highly reliable multilayer ceramic capacitor combined body could be obtained.

【0063】さらに,例6および例7の結果から,金属
部品の,積層セラミックコンデンサーと電気的かつ機械
的に結合する面が,半田メッキ(またはスズメッキ)さ
れている部分と半田メッキされていない部分とで構成し
ていることで,容易に面積比が10%以上,70%未満
の範囲にある,信頼性に優れた積層セラミックコンデン
サー結合体とできることが確認された。
Further, from the results of Examples 6 and 7, it can be seen from the results that the surface of the metal component that is electrically and mechanically connected to the multilayer ceramic capacitor has a portion plated with solder (or tin plated) and a portion not plated with solder. Thus, it was confirmed that a multilayer ceramic capacitor combination having an area ratio in the range of 10% or more and less than 70% and having excellent reliability can be easily obtained.

【0064】(第8の実施の形態)図16は本発明の第
8の実施の形態による積層セラミックコンデンサー結合
体の積層セラミックコンデンサーを示す斜視図である。
図16に示すように,外部電極1として銀一白金合金
(または,銀,銀ーパラジウム合金)を,内部電極が引
き出されている第1の面1aの面積の10%以上,70
%未満の範囲で塗布・焼き付けた接点層17を設けた積
層セラミックコンデンサー10´を用いることにより,
図3に示した形状で,全面に半田メッキ(またはスズめ
っき)を施している金属部品2を使用しても,半田の塗
布量を正確に調整することなしに,容易に信頼性に優れ
た積層セラミックコンデンサーを得ることができる。ま
た,銀一白金合金などが塗布されていない面上では,ほ
とんどメッキされないため,積層セラミックコンデンサ
ーの外部電極上に銀一白金合金などを上記のように塗布
・焼き付けした後に,半田メッキ(またはスズメッキ)
を施してもよい。
(Eighth Embodiment) FIG. 16 is a perspective view showing a multilayer ceramic capacitor of a combined multilayer ceramic capacitor according to an eighth embodiment of the present invention.
As shown in FIG. 16, a silver-platinum alloy (or silver, silver-palladium alloy) is used as the external electrode 1 for 10% or more of the area of the first surface 1a from which the internal electrode is drawn.
% By using a multilayer ceramic capacitor 10 ′ provided with a contact layer 17 coated and baked in a range of less than
Even if a metal part 2 having the shape shown in FIG. 3 and the entire surface is subjected to solder plating (or tin plating) is used, the reliability is easily improved without accurately adjusting the amount of solder applied. A multilayer ceramic capacitor can be obtained. In addition, since plating is hardly performed on the surface on which silver-platinum alloy is not applied, silver-platinum alloy is applied and baked on the external electrodes of the multilayer ceramic capacitor as described above, and then solder plating (or tin plating) is performed. )
May be applied.

【0065】以下に,本発明の第8の実施の形態による
積層セラミックコンデンサー結合体の具体例について説
明する。
Hereinafter, a specific example of the multilayer ceramic capacitor combination according to the eighth embodiment of the present invention will be described.

【0066】(例8)積層セラミックコンデンサーの製
造時において,以下の要領で外部電極を塗布した。ま
ず,ガラス入り銀粉末ペーストを,セラミック素体の内
部電極が引き出されている面の全面に塗布し,焼き付け
てガラス入りAg層18を形成した後,銀一白金共沈粉
末ペーストを図16に示す形状で,セラミック素体の内
部電極が引き出されている面1aの約50%となるよう
に塗布し,焼き付けて接点層17を形成した。この積層
セラミックコンデンサー10´と,図3に示した形状で
全面に半田メッキを施した金属部品2を用いて,例2と
同様に積層セラミックコンデンサー結合体(外観は図と
同様な形状のため図示しない。)を製造し,評価した。
例8における温度サイクル試験結果を,下記表3に示
す。
(Example 8) During the production of a multilayer ceramic capacitor, external electrodes were applied in the following manner. First, a glass-containing silver powder paste is applied to the entire surface of the ceramic body from which the internal electrodes are drawn out, and baked to form a glass-containing Ag layer 18. The contact layer 17 was formed in the shape shown by applying and baking so as to cover about 50% of the surface 1a from which the internal electrodes of the ceramic body were drawn out. Using the multilayer ceramic capacitor 10 'and the metal part 2 having the shape shown in FIG. 3 and the whole surface being subjected to solder plating, a multilayer ceramic capacitor combined body (the external appearance is the same as that shown in FIG. No) was manufactured and evaluated.
The results of the temperature cycle test in Example 8 are shown in Table 3 below.

【0067】[0067]

【表3】 [Table 3]

【0068】上記表3の結果から,積層セラミックコン
デンサーの内部電極が引き出されている面上で,銀や銀
一白金合金または銀−パラジウム合金などの半田との結
合性の良好なものを,内部電極が引き出されている面の
面積の10%以上,70%未満の範囲とすることで,信
頼性に優れた積層セラミックコンデンサー結合体とでき
ることが確認された。
From the results shown in Table 3 above, the one having good bonding with solder, such as silver, a silver-platinum alloy or a silver-palladium alloy, was removed from the surface from which the internal electrodes of the multilayer ceramic capacitor were drawn out. It has been confirmed that by setting the area of the surface from which the electrodes are drawn out to 10% or more and less than 70%, a multilayer ceramic capacitor combination having excellent reliability can be obtained.

【0069】[0069]

【発明の効果】以上説明したように,本発明によれば,
積層セラミックコンデンサーと金属部品とが,積層セラ
ミックコンデンサーの内部電極が引き出されている面を
介して電気的かつ機械的に結合している積層セラミック
コンデンサー結合体において,積層セラミックコンデン
サーと金属部品が電気的かつ機械的に結合している面積
と,積層セラミックコンデンサーの内部電極が引き出さ
れている面の面積との比が10%以上,70%未満の範
囲としているため,基板実装状態で使用温度の変動が生
じても,積層セラミックコンデンサーに作用する基板や
半田からの応力応力を小さくできると同時に,電気的か
つ機械的に安定な結合が得られるため,積層セラミック
コンデンサーにクラック発生のない信頼性に優れた積層
セラミックコンデンサー結合体とその製造方法とを提供
することができる。
As described above, according to the present invention,
In a multilayer ceramic capacitor combination, in which the multilayer ceramic capacitor and the metal component are electrically and mechanically connected via the surface from which the internal electrodes of the multilayer ceramic capacitor are drawn out, the multilayer ceramic capacitor and the metal component are electrically connected. In addition, since the ratio of the area of mechanical coupling and the area of the surface from which the internal electrodes of the multilayer ceramic capacitor are drawn out is in the range of 10% or more and less than 70%, fluctuations in the operating temperature in the state of board mounting Even when cracks occur, stress from the substrate and solder acting on the multilayer ceramic capacitor can be reduced, and at the same time, stable electrical and mechanical coupling can be obtained, so the multilayer ceramic capacitor has excellent reliability without cracks And a method for manufacturing the same can be provided.

【0070】また,本発明によれば,積層セラミックコ
ンデンサーと電気的かつ機械的に結合させる面に,少な
くとも1個の貫通孔を有する金属部品,あるいは,積層
セラミックコンデンサーと電気的かつ機械的に結合する
面が,串状の形状である金属部品を用いることで,積層
セラミックコンデンサーと金属部品が電気的かつ機械的
に結合している面積と,積層セラミックコンデンサーの
内部電極が引き出されている面の面積との比が10%以
上,70%未満の範囲とすることが容易に可能となり,
更に,信頼性に優れた積層セラミックコンデンサー結合
体とその製造方法とを提供することができる。
Further, according to the present invention, a metal part having at least one through hole on the surface to be electrically and mechanically coupled to the multilayer ceramic capacitor, or electrically and mechanically coupled to the multilayer ceramic capacitor. By using metal parts that have a skewered shape, the area where the multilayer ceramic capacitor and the metal parts are electrically and mechanically coupled, and the area where the internal electrodes of the multilayer ceramic capacitor are drawn out The ratio with the area can be easily set to a range of 10% or more and less than 70%,
Further, it is possible to provide a multilayer ceramic capacitor combination excellent in reliability and a method of manufacturing the same.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態による積層セラミッ
クコンデンサー結合体の外観を示す斜視図である。
FIG. 1 is a perspective view showing an appearance of a multilayer ceramic capacitor combination according to a first embodiment of the present invention.

【図2】図1の積層セラミックコンデンサー結合体に用
いる積層セラミックコンデンサーの外観を示す斜視図で
ある。
FIG. 2 is a perspective view showing the appearance of the multilayer ceramic capacitor used in the multilayer ceramic capacitor combination of FIG. 1;

【図3】図1の積層セラミックコンデンサー結合体に用
いる金属部品を示す斜視図である。
FIG. 3 is a perspective view showing a metal component used in the multilayer ceramic capacitor combined body of FIG. 1;

【図4】図1の積層セラミックコンデンサー結合体の半
田塗布量と面積比との関係を示す図である。
FIG. 4 is a diagram showing a relationship between a solder application amount and an area ratio of the combined multilayer ceramic capacitor of FIG. 1;

【図5】図1の積層セラミックコンデンサー結合体の面
積比と不良発生率との関係を示す図である。
FIG. 5 is a diagram showing the relationship between the area ratio of the combined multilayer ceramic capacitor of FIG. 1 and the defect occurrence rate.

【図6】本発明の第2の実施の形態による積層セラミッ
クコンデンサー結合体の外観を示す斜視図である。
FIG. 6 is a perspective view showing an appearance of a multilayer ceramic capacitor combination according to a second embodiment of the present invention.

【図7】図6の積層セラミックコンデンサー結合体に用
いる金属部品の外観を示す斜視図である。
FIG. 7 is a perspective view showing an external appearance of a metal component used in the multilayer ceramic capacitor combined body of FIG. 6;

【図8】本発明の第3の実施の形態による積層セラミッ
クコンデンサー結合体の外観を示す斜視図である。
FIG. 8 is a perspective view showing an appearance of a multilayer ceramic capacitor combination according to a third embodiment of the present invention.

【図9】図8の積層セラミックコンデンサー結合体の金
属部品を示す斜視図である。
FIG. 9 is a perspective view showing a metal part of the combined multilayer ceramic capacitor of FIG. 8;

【図10】本発明の第4の実施の形態による積層セラミ
ックコンデンサー結合体の外観を示す斜視図である。
FIG. 10 is a perspective view showing the appearance of a multilayer ceramic capacitor combination according to a fourth embodiment of the present invention.

【図11】図10の積層セラミックコンデンサー結合体
の金属部品を示す斜視図である。
FIG. 11 is a perspective view showing a metal part of the multilayer ceramic capacitor combined body of FIG. 10;

【図12】本発明の第5の実施の形態による積層セラミ
ックコンデンサー結合体の外観を示す斜視図である。
FIG. 12 is a perspective view showing an appearance of a multilayer ceramic capacitor combination according to a fifth embodiment of the present invention.

【図13】図12の積層セラミックコンデンサー結合体
の金属部品を示す斜視図である。
FIG. 13 is a perspective view showing a metal part of the combined multilayer ceramic capacitor of FIG. 12;

【図14】本発明の第6の実施の形態による積層セラミ
ックコンデンサー結合体の金属部品の外観を示す斜視図
である。
FIG. 14 is a perspective view showing an appearance of a metal component of a multilayer ceramic capacitor combined body according to a sixth embodiment of the present invention.

【図15】本発明の第7の実施の形態による積層セラミ
ックコンデンサー結合体の金属部品を示す斜視図であ
る。
FIG. 15 is a perspective view showing a metal part of a combined multilayer ceramic capacitor according to a seventh embodiment of the present invention.

【図16】本発明の第8の実施の形態による積層セラミ
ックコンデンサー結合体の積層セラミックコンデンサー
を示す斜視図である。
FIG. 16 is a perspective view showing a multilayer ceramic capacitor of a multilayer ceramic capacitor combination according to an eighth embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 外部電極 1a 第1の面(内部電極が引き出されている面) 2,4,7,11,13 金属部品 3 半田 5,8 貫通孔 6,9,12,14 積層セラミックコンデンサーと
結合する面 10,10´ 積層セラミックコンデンサー 15 半田メッキされている面(部分) 16 半田メッキされていない面(部分) 17 接点層(Ag−Pt合金) 18 ガラス入りAg層
DESCRIPTION OF SYMBOLS 1 External electrode 1a 1st surface (The surface from which an internal electrode is drawn out) 2,4,7,11,13 Metal parts 3 Solder 5,8 Through-hole 6,9,12,14 The surface combined with a multilayer ceramic capacitor 10, 10 'multilayer ceramic capacitor 15 solder-plated surface (part) 16 non-solder-plated surface (part) 17 contact layer (Ag-Pt alloy) 18 glass-containing Ag layer

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 積層セラミックコンデンサーと金属部品
とが,積層セラミックコンデンサーの内部電極が引き出
されている第1の面と前記第1の面に対向した金属部品
の構成面の一部である第2の面を介して電気的かつ機械
的に結合している積層セラミックコンデンサー結合体に
おいて,前記第1の面と前記第2の面との面積の比が1
0%以上で且つ70%を越えない範囲にあることを特徴
とする積層セラミックコンデンサー結合体。
1. A multilayer ceramic capacitor and a metal component are a first surface from which internal electrodes of the multilayer ceramic capacitor are drawn out and a second surface which is a part of a component surface of the metal component facing the first surface. Wherein the ratio of the area of the first surface to the area of the second surface is 1 in the multilayer ceramic capacitor combination electrically and mechanically coupled via the surface of
A multilayer ceramic capacitor combination characterized by being in the range of not less than 0% and not exceeding 70%.
【請求項2】 請求項1記載の積層セラミックコンデン
サー結合体において,前記金属部品は,前記第2の面を
含む構成面に少なくとも1個の貫通孔を有することを特
徴とする積層セラミックコンデンサー結合体。
2. The multilayer ceramic capacitor combination according to claim 1, wherein the metal component has at least one through hole in a constituent surface including the second surface. .
【請求項3】 請求項1記載の積層セラミックコンデン
サー結合体において,前記金属部品の前記第2の面を含
む結合面は,串状の形状を備えていることを特徴とする
積層セラミックコンデンサー結合体。
3. The multilayer ceramic capacitor combination according to claim 1, wherein the coupling surface including the second surface of the metal component has a skewered shape. .
【請求項4】 請求項1記載の積層セラミックコンデン
サー結合体において,前記金属部品の前記第2の面を含
む構成面は,半田メッキまたはスズメッキされている第
1の部分と,半田メッキ及びスズメッキを施されていな
い第2の部分からなることを特徴とする積層セラミック
コンデンサー結合体。
4. The multilayer ceramic capacitor assembly according to claim 1, wherein the constituent surface including the second surface of the metal component is formed by solder-plated or tin-plated first portion and solder-plated or tin-plated. A multilayer ceramic capacitor combination comprising a second portion that is not applied.
【請求項5】 請求項1記載の積層セラミックコンデン
サー結合体において,前記第1の面上に,銀,銀一白金
合金,及び銀−パラジウム合金のいずれかが,当該第1
の面の面積の10%以上で且つ70%を越えない範囲で
塗布されていることを特徴とする積層セラミックコンデ
ンサー結合体。
5. The multilayer ceramic capacitor assembly according to claim 1, wherein any one of silver, silver-platinum alloy, and silver-palladium alloy is provided on the first surface.
Characterized in that it is applied in a range of not less than 10% and not more than 70% of the area of the surface of the multilayer ceramic capacitor.
【請求項6】 積層セラミックコンデンサーと金属部品
とを,前記積層セラミックコンデンサーの内部電極が引
き出されている第1の面と,前記金属部品の構成面とを
対向させて,前記第1の面と前記構成面の一部である第
2の面を介して電気的かつ機械的に結合させる積層セラ
ミックコンデンサー結合体の製造方法において,前記第
1の面と前記第2の面との面積の比が10%以上で且つ
70%を越えない範囲で電気的かつ機械的に結合するこ
とを特徴とする積層セラミックコンデンサー結合体の製
造方法。
6. A multilayer ceramic capacitor and a metal component, wherein the first surface from which the internal electrode of the multilayer ceramic capacitor is drawn out and the component surface of the metal component face each other, and In the method for manufacturing a multilayer ceramic capacitor combined body that is electrically and mechanically coupled via a second surface that is a part of the constituent surface, the area ratio between the first surface and the second surface is reduced. A method for manufacturing a multilayer ceramic capacitor combined body, wherein electrical and mechanical coupling is performed within a range of not less than 10% and not exceeding 70%.
【請求項7】 請求項6記載の積層セラミックコンデン
サー結合体の製造方法において,前記金属部品として,
前記第2の面に少なくとも1個の貫通孔を有するものを
用いることを特徴とする積層セラミックコンデンサー結
合体の製造方法。
7. The method for manufacturing a multilayer ceramic capacitor assembly according to claim 6, wherein the metal component includes:
A method of manufacturing a combined multilayer ceramic capacitor, comprising using at least one through hole in the second surface.
【請求項8】 請求項6記載の積層セラミックコンデン
サー結合体の製造方法において,前記金属部品として,
前記第2の面を含む構成面が,串状の形状であるものを
用いることを特徴とする積層セラミックコンデンサー結
合体の製造方法。
8. The method of manufacturing a multilayer ceramic capacitor assembly according to claim 6, wherein the metal component is
A method for manufacturing a combined multilayer ceramic capacitor assembly, wherein a component surface including the second surface has a skewered shape.
【請求項9】 請求項6記載の積層セラミックコンデン
サー結合体の製造方法において,前記金属部品として,
前記第2の面を含む構成面が,半田メッキまたはスズメ
ッキされている第1の部分と,半田メッキ及びスズメッ
キを施されていない第2の部分からなるものを用いるこ
とを特徴とする積層セラミックコンデンサー結合体の製
造方法。
9. The method of manufacturing a multilayer ceramic capacitor assembly according to claim 6, wherein the metal component is:
A multilayer ceramic capacitor characterized in that a component surface including the second surface includes a first portion plated with solder or tin and a second portion not plated with solder and tin. Method for producing conjugate.
【請求項10】 請求項6記載の積層セラミックコンデ
ンサー結合体の製造方法において,前記積層セラミック
コンデンサーとして,前記第1の面上で,銀,銀一白金
合金,及び銀一パラジウム合金が,当該第1の面の面積
の10%以上で且つ70%を越えない範囲で塗布されて
いるものを用いることを特徴とする積層セラミックコン
デンサー結合体の製造方法。
10. The method for manufacturing a multilayer ceramic capacitor assembly according to claim 6, wherein the multilayer ceramic capacitor includes silver, silver-platinum alloy, and silver-palladium alloy on the first surface. A method of manufacturing a multilayer ceramic capacitor combined body, characterized in that the coated area is used in a range of not less than 10% and not more than 70% of the area of the first surface.
JP9321645A 1997-11-21 1997-11-21 Laminated ceramic capacitor combination and manufacture of the same Pending JPH11162780A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9321645A JPH11162780A (en) 1997-11-21 1997-11-21 Laminated ceramic capacitor combination and manufacture of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9321645A JPH11162780A (en) 1997-11-21 1997-11-21 Laminated ceramic capacitor combination and manufacture of the same

Publications (1)

Publication Number Publication Date
JPH11162780A true JPH11162780A (en) 1999-06-18

Family

ID=18134822

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9321645A Pending JPH11162780A (en) 1997-11-21 1997-11-21 Laminated ceramic capacitor combination and manufacture of the same

Country Status (1)

Country Link
JP (1) JPH11162780A (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004288847A (en) * 2003-03-20 2004-10-14 Tdk Corp Electronic component
JP2008294180A (en) * 2007-05-24 2008-12-04 Murata Mfg Co Ltd Electronic components with lead wires, and manufacturing method thereof
JP2008311362A (en) * 2007-06-13 2008-12-25 Tdk Corp Ceramic electronic component
JP2010123614A (en) * 2008-11-17 2010-06-03 Murata Mfg Co Ltd Ceramic capacitor and electronic component equipped with the same
JP2010161175A (en) * 2009-01-07 2010-07-22 Tdk Corp Ceramic electronic component
JP2011243782A (en) * 2010-05-19 2011-12-01 Taiyo Yuden Co Ltd Ceramic capacitor
JP2013030746A (en) * 2011-06-22 2013-02-07 Murata Mfg Co Ltd Ceramic electronic component
JP2014042081A (en) * 2013-12-04 2014-03-06 Taiyo Yuden Co Ltd Ceramic capacitor
WO2015098990A1 (en) * 2013-12-24 2015-07-02 京セラ株式会社 Laminated electronic component and structure for mounting same
JP2017130561A (en) * 2016-01-20 2017-07-27 Koa株式会社 Resistor
WO2018146990A1 (en) * 2017-02-13 2018-08-16 株式会社村田製作所 Laminated ceramic electronic component
JP2020064982A (en) * 2018-10-17 2020-04-23 株式会社村田製作所 Multilayer ceramic electronic component and manufacturing method therefor

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004288847A (en) * 2003-03-20 2004-10-14 Tdk Corp Electronic component
JP2008294180A (en) * 2007-05-24 2008-12-04 Murata Mfg Co Ltd Electronic components with lead wires, and manufacturing method thereof
JP2008311362A (en) * 2007-06-13 2008-12-25 Tdk Corp Ceramic electronic component
US8797712B2 (en) * 2008-11-17 2014-08-05 Murata Manufacturing Co., Ltd. Ceramic capacitor and electronic component including the same
JP2010123614A (en) * 2008-11-17 2010-06-03 Murata Mfg Co Ltd Ceramic capacitor and electronic component equipped with the same
US8233265B2 (en) 2008-11-17 2012-07-31 Murata Manufacturing Co., Ltd. Ceramic capacitor and electronic component including the same
US20120262838A1 (en) * 2008-11-17 2012-10-18 Murata Manufacturing Co., Ltd. Ceramic capacitor and electronic component including the same
JP2010161175A (en) * 2009-01-07 2010-07-22 Tdk Corp Ceramic electronic component
JP2011243782A (en) * 2010-05-19 2011-12-01 Taiyo Yuden Co Ltd Ceramic capacitor
JP2013030746A (en) * 2011-06-22 2013-02-07 Murata Mfg Co Ltd Ceramic electronic component
JP2014042081A (en) * 2013-12-04 2014-03-06 Taiyo Yuden Co Ltd Ceramic capacitor
WO2015098990A1 (en) * 2013-12-24 2015-07-02 京セラ株式会社 Laminated electronic component and structure for mounting same
JP2017130561A (en) * 2016-01-20 2017-07-27 Koa株式会社 Resistor
WO2018146990A1 (en) * 2017-02-13 2018-08-16 株式会社村田製作所 Laminated ceramic electronic component
JP2018133355A (en) * 2017-02-13 2018-08-23 株式会社村田製作所 Multilayer ceramic electronic component
US11170937B2 (en) 2017-02-13 2021-11-09 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component
JP2020064982A (en) * 2018-10-17 2020-04-23 株式会社村田製作所 Multilayer ceramic electronic component and manufacturing method therefor

Similar Documents

Publication Publication Date Title
JP3376971B2 (en) Ceramic electronic components
JP3376970B2 (en) Ceramic electronic components
US6523235B1 (en) Method of manufacturing a ceramic capacitor
EP0249755B1 (en) Hybrid integrated circuit apparatus
JP2021184489A (en) Ceramic element and manufacturing method thereof
US20090239096A1 (en) Electronic component and method for producing the same
JPH03276613A (en) Manufacture of ceramic electronic parts
JP2010073780A (en) Ceramic electronic component, and method for manufacturing the same
US6370015B2 (en) Laminated ceramic electronic device
JPH11162780A (en) Laminated ceramic capacitor combination and manufacture of the same
JPH11219847A (en) Ceramic capacitor
JP3760770B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
CN112216655A (en) LTCC-based SiP packaging shell and preparation method thereof
JP4083971B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
JPH04188810A (en) Composite ceramic capacitor
JP3793547B2 (en) Manufacturing method of multilayer ceramic circuit board
JP3115713B2 (en) Ceramic electronic components
JPH07201636A (en) Multilayer electronic device and its production
JP2001015371A (en) Chip-type ceramic electronic component and manufacture thereof
JP2004047671A (en) Ceramic capacitor and its manufacturing method
JPH04259205A (en) Chip type ceramic capacitor
JP2003109838A (en) Ceramic electronic part
JP3760642B2 (en) Electronic components
JPH0422115A (en) Ceramic electronic parts and manufacture thereof
JPH113837A (en) Multilayer ceramic capacitor combining body

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020508