JPH11150544A - 非同期転送モード装置の機能試験方法 - Google Patents

Abstract

(57)【要約】 【課題】ＡＴＭ装置におけるヘッダ交換機能、品質制御
機能、輻輳制御機能及び、スケジュール機能の自動検証
を可能とする。 【解決手段】クロスコネクト制御のために入力セルのヘ
ッダを交換するヘッダ交換機能部と、廃棄優先度に従っ
て入力セルを廃棄する品質制御機能部と、セルバッファ
の蓄積量が所定の閾値を超えた時、輻輳状態を表示する
部と、セルバッファからのセルの読み出し順を制御する
スケジュール機能部を有する非同期転送モード装置の機
能試験方法において、非同期転送モード装置のそれぞれ
の機能部に対応する付加情報をセルのペイロードに付加
して該非同期転送モード装置に入力し、非同期転送モー
ド装置の出力されたセルの付加情報を抽出し、抽出され
た付加情報と、非同期転送モード装置の出力されたセル
の状態とから、非同期転送モード装置の対応する機能部
の正常性を判定する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＡＴＭ（Ａｓｙｎ
ｃｈｒｏｎｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏｄｅ：非同
期転送モード）技術を用いたＡＴＭ装置の試験方法に関
する。

【０００２】

【従来の技術】ＡＴＭ装置は、クロスコネクトスイッチ
によりセルのパス切替え制御を行うに先立って、基本機
能として、セルのＨｅａｄｅｒ（ヘッダ）を交換するヘ
ッダ変換機能、速度変換用のセルバッファが、輻湊状態
にあるかどうかが監視し、輻輳状態であれば、輻湊が発
生したことを通知するために、出力セルのヘッダ部に、
輻輳状態を設定する輻輳制御機能、輻輳状態である時
に、所定の廃棄優先度に従ってセルを廃棄する品質制御
機能及び、セルバッファの格納されるセルの読み出し順
序を制御するスケジューラ機能を有する。

【０００３】したがって、ＡＴＭ装置において、かかる
４つの機能が正常に動作していることが必要である。か
かる点からＡＴＭ装置が製品として出荷される際は、上
記の基本機能の正常性の試験が行われている。図３６
は、一般的なＡＴＭ装置の試験系の構成を示す図であ
る。

【０００４】図中、ＡＴＭセル発生器２は、ＡＴＭ装置
１を試験するためのＡＴＭ試験セルを発生する。ＡＴＭ
セル発生器２で発生されたＡＴＭ試験セルは、ＡＴＭ装
置１に入力し、上記の基本機能を実行するヘッダ変換部
１０、品質制御部１１、輻輳制御部１２及び、スケジュ
ーラ１４により、それぞれ対応する機能の処理が行われ
た後、出力されてセル試験器３に導かれる。

【０００５】ここで、ＡＴＭ装置１の上記基本機能につ
いて更に、説明すると、先ずヘッダ変換部１０に入力さ
れたＡＴＭセルは、ＡＴＭ装置１に接続される図示しな
いクロスコネクト部でのセルスイッチング（パス切り替
え）のために、ＡＴＭセルのヘッダ部が変換される。

【０００６】ヘッダ部が変換されたＡＴＭセルは、速度
変換用のセルバッファ１３に書き込まれるが、これに先
立って、品質制御部１１及び輻輳制御部１２の機能によ
り、廃棄優先度に従ってセルを廃棄し、且つ輻輳状態に
ある場合に、セルを廃棄する。

【０００７】ついで、速度変換用のセルバッファ１３に
書き込まれたＡＴＭセルは、スケジューラ１４により、
規定された読み出し指示にしたがって、読み出される。

【０００８】このようなＡＴＭ装置１の各機能に対する
試験に対応して、セル発生器２は、発生するセルに試験
用パターン、シーケンス番号、タイムスタンプ等を挿入
する。そして、セル試験器３において、ＡＴＭ装置１か
ら出力されるセル中におけるこれらの同一性、時間経過
等を見ることによりセルロス（セル欠落）、セルの重
複、セルの個数、セルの遅延量の測定が行われる。

【０００９】ここで、かかる試験に関連して、ＡＴＭ装
置１内での上記の各機能部の動作及び、問題点を、以下
に考察する。

【００１０】ＡＴＭ装置１では、ハードウェア自律の、
ＡＴＭセルに対するルーティングの機能を実現するため
に、装置内で縮退／変換アドレスを持つ。これをＡＴＭ
セルのヘッダ部に載せるための機能としてヘッダ変換機
能を有する。

【００１１】一般的には、入力セルに対するスイッチン
グ（ｓｗｉｔｃｈｉｎｇ）あるいはルーティング（ｒｏ
ｕｔｉｎｇ）情報は、上位のソフトウェア・ファームウ
ェアからハードウェア内のテーブルとして設定され、ハ
ードウェアは、入力セルのセルアドレスからこのテーブ
ルを参照し、セルのヘッダ部の変換を行う。

【００１２】このヘッダ変換機能の試験を行うにあたっ
ては、図３７に示す試験構成をとる。被検証物である、
ＡＴＭ装置１のヘッダ変換部１０に対し、上位のソフト
ウェア・ファームウェア４から、予めアドレス変換用テ
ーブルの設定が行われる。セル発生器２において、ヘッ
ダ部にセルアドレス情報を載せた試験セルを発生させ、
被検証物に入力し、出力されたセルをセル試験器３にお
いて検証する。

【００１３】一方、輻輳制御部１２の輻輳制御処理によ
り、ＡＴＭ装置１内の速度変換用のセルバッファ部１３
が、輻湊状態にあるかどうかが監視される。セルバッフ
ァ部１３が、輻輳状態であれば、輻湊が発生したことを
通知するために、出力セルのヘッダ部に、輻輳状態を設
定する。

【００１４】図３８は、かかる輻輳制御を更に説明する
図である。ＡＴＭ装置１の運用において、マルチメディ
アに対応するため、セル損失率や遅延時間の設定など
が、それぞれ異なる「クラス」に区分けされている。し
たがって、クラス毎のセルのセルバッファ１２の使用量
に対して、図３８（ａ）に示されるように、輻輳設定閾
値Ａ及び、輻輳解除閾値Ｂが設定される。

【００１５】輻輳制御部１１の輻輳制御処理として、入
力セルに対して、クラス毎のセルバッファ使用量と輻輳
設定閾値Ａを比較する。そして、使用量が設定閾値Ａを
超えた場合は、輻輳状態にあると判断して、出力セルの
ヘッダ部に輻輳状態を設定する。この設定は、図３８
（ｂ）に示されるように、出力セルフォーマットのヘッ
ダ部の輻輳状態表示ビットＡを“１”にセットして表示
する。

【００１６】また、使用量が解除閾値Ｂを下回った場合
は、輻輳状態ではなくなったと判断し、出力セルのヘッ
ダ部の輻輳状態表示ビットＡを、非輻輳状態“０”に設
定する。

【００１７】さらに、ＡＴＭセルを速度変換用としての
セルバッファ１３からセルを読み出す際、適切な速度で
読み出すように制御する必要がある。これを行うものが
スケジューラ１４である。スケジューラ１４で、読み出
し速度を制御することにより、後段の待ち行列（キュ
ー）長を小さくできるなどの利点がある。

【００１８】ここで、スケジューラ１４の試験を行う際
は、ある決められた時間中に、いくつのセルが読み出さ
れたかを測定することにより行われる。しかし、この方
法では、セルの平均読み出し速度は測定できるが、セル
の揺らぎを測定することができず、本当にスケジューラ
１４が正しく動作しているかが判らない。

【００１９】また、ＡＴＭセルは、上記のようにマルチ
メディアに対応するために、セル損失率や遅延時間の設
定などが、それぞれ異なる「クラス」に区分けされ、ク
ラス毎に、速度変換用のバッファ１３によるバッファリ
ングを行って、読み出し速度が対応する速度に設定され
る。

【００２０】そのため、スケジューラ１４は、読み出し
速度だけでなく、読み出すべきクラスも指定することに
なる。もし、複数のクラスで読み出し可能状態となった
場合は、指定された論理でクラスが決定される。

【００２１】これまでの試験装置では、クラスに関する
試験は、クラス毎に設定された読み出し速度を、上記方
法で試験している。そのため、やはりセル揺らぎが測定
できない。また、複数クラスを読み出し可能とする場合
も、日時の指定された論理が正しく機能したかを判別す
ることは困難である。

【００２２】さらに、上記のクラスの導入により、必ず
しもセルは入力された順に出てくるとは限らない。これ
は、同一クラスのセルの順番は保証されるが、異なるク
ラスのセルの順番は、スケジューラ１４の設定次第で変
化してしまうためである。

【００２３】このために、入力時に単調増加するシーケ
ンスナンバーを付加しても、同一クラス内のセル順序し
か保証できない。よって、異なるクラスに拡張したセル
ロス（欠落）、セル湧きの試験は、セル受信個数を測定
するしかなく、この場合はどのセルがセル欠落・セル湧
きしたのが判らない。

【００２４】さらに、品質制御部１１の試験に関して
は、セル発生器２からセルを投入後、セル試験器３でフ
ァームウェアによる品質廃棄カウンタをモニターする。
そして、セルバッファ１３の閾値による品質制御で廃棄
されたセル数をカウントすることで品質制御の試験を確
認が行われる。

【００２５】しかし、廃棄されたセル数をカウントして
いるだけなので、いずれのセルが何時、廃棄されたかは
判らず、また廃棄されたセルが、本来廃棄されるべきセ
ルであったかも判らない。

【００２６】

【発明が解決しようとする課題】上記のような、これま
での検証の方法では、セル試験器３における到着セル
が、ＡＴＭ装置１において、どのように変換されて到着
するかを予測したものとの一致を検証して行うことによ
り実現される。しかし、現実はＡＴＭ装置１には、送信
帯域の保証（品質保証）を行うための複数品質クラスに
よる、スケジューラ１４によるスケジューリング機能を
持っている。

【００２７】セル発生器１から入力された順序とは異な
る順序で、セル試験器３に到着することになる。このた
め、予測データは、セルが出てくる順序まで予測の上で
作成することになり、検証は非常に困難な作業であっ
た。

【００２８】また、これまでのＡＴＭ装置１の試験方法
では、輻輳制御機能の自動試験は考慮されておらず、出
力セルを目視で確認することによりを行っている。加え
て、リアルタイムの確認ができないために、輻輳設定状
態と出力セルの対応の確認が困難である。このために、
目視確認による人為的ミスの発生や異常時のデバッグ作
業が困難であるといった問題を生じる。

【００２９】本発明の目的の一つは、輻輳制御機能の試
験を、ハードウェアで自動チェックを行うことで、リア
ルタイムな完全機能試験を実施し、試験効率及び異常時
のデバッグ効率を上げることにある。

【００３０】さらに、スケジューラ１４の試験について
は、限られた機能しか試験できていないために、本発明
の第２の目的は、スケジューラの動作のうち、セル読み
出し間隔の試験、複数クラス読み出し可能時の論理の試
験、異なるクラス間でのセル欠落・セル湧き・セル順序
ミスの検出を可能とすることにある。

【００３１】また、これまでは、廃棄されたセル数しか
認識出来ない為、品質制御の試験では、どのセルがいつ
廃棄されたかを認識することが出来ず、また、廃棄され
たセルが本来廃棄されるべきセルなのかも認識出来ない
といった間題がある。

【００３２】したがって、本発明の更なる目的は、セル
発生器２でセルを発生する際、有効セルで予め廃棄され
るべきセルに、廃棄ｆｌａｇ（フラグ）を付け、セル試
験器３で受信したセルに、「廃棄フラグ」の立ったセル
を受信しないことを自動的に確認することで、ＡＴＭ装
置１内の品質制御部１１における、品質制御機能の正常
性を確認出来るようにすることにある。

【００３３】また本発明の別の目的は、セル発生器１で
セルを発生する際、有効セルで廃棄されないセルにのみ
追い番で、シーケンスナンバーを付け、セル試験器３で
受信した全ての有効セルが、セル発生器１で発生したセ
ルのシーケンスナンバーと一致することを自動的に確認
することで、ＡＴＭ装置内の品質制御の正常性を確認出
来るようにすることにある。

【００３４】さらにまた、本発明の別の目的は、セル発
生器１で、セル内に期待値を付加することで、セル試験
器３では自動的にＡＴＭ装置１内の品質制御の正常性を
正確かつ迅速に認識出来、品質面、試験効率面の向上を
図ることにある。

【００３５】

【課題を解決するための手段】上記の本発明の課題を達
成する、非同期転送モード装置の機能試験方法の基本構
成は、クロスコネクト制御のために入力セルのヘッダを
交換するヘッダ交換機能部と、廃棄優先度に従って入力
セルを廃棄する品質制御機能部と、セルバッファの蓄積
量が所定の閾値を超えた時、輻輳状態を表示する輻輳制
御機能部と、セルバッファからのセルの読み出し順を制
御するスケジュール機能部を有する非同期転送モード装
置の機能試験方法であって、前記非同期転送モード装置
のそれぞれの機能部に対応する付加情報をセルのペイロ
ードに付加して非同期転送モード装置に入力し、この非
同期転送モード装置の出力されたセルの付加情報を抽出
し、抽出された付加情報と、非同期転送モード装置の出
力されたセルの状態とから、非同期転送モード装置の対
応する機能部の正常性を判定する。

【００３６】かかる、非同期転送モード装置の機能試験
方法において、セル発生器で前記ヘッダ交換機能部の機
能試験のために、前記セルのペイロードに付加される付
加情報は、変換予測されるヘッダの情報である。

【００３７】前記スケジュール機能部の機能試験のため
に、前記セルのペイロードに付加される付加情報は、セ
ルのクラス情報と、受信側で自セルと同じクラスの次の
セルが何セル後に受信するべきであるというｎｅｘｔ情
報である。あるいは、セルのクラス情報と、受信側で自
セルと同じクラスの前のセルが受信されてから何セル後
に自セルが受信されるべきであるかというａｆｔｅｒ情
報である。

【００３８】また、非同期転送モード装置の機能試験方
法において、前記輻輳制御機能部の機能試験のために、
前記セルのペイロードに付加される付加情報は、輻輳表
示ビットの期待値である。

【００３９】非同期転送モード装置の機能試験方法にお
いて、前記品質制御機能部の試験のために、セルのペイ
ロードに付加される付加情報は、前記非同期転送モード
装置で廃棄されるセルを示す廃棄フラグである。

【００４０】

【発明の実施の形態】以下本発明に従うＡＴＭ装置の試
験方法の実施の形態を、図面に従い説明する。なお、図
において、同一又は、類似のものには同一の参照番号又
は、参照記号を付して説明する。

【００４１】ここで、上記したＡＴＭ装置１における基
本機能の実施の形態の個々について、説明するに先立
ち、共通となるセル発生器２及びセル試験器３の構成例
を説明する。

【００４２】図１は、本発明の各実施の形態に共通する
セル発生器２の基本構成を示す図である。図において、
タイミング生成部２０は、セル発生器２の各部に対応す
るタイミング信号及び、クロック信号を供給する回路で
ある。

【００４３】セル生成部２１は、セル種別メモリとセル
発生順序制御部２２の制御により、セル種別メモリで特
定されるセルを発生し、この制御によるセルの発生順序
に従って送り出す機能を有する。

【００４４】かかる構成は、これまでの試験方法による
場合のセル発生器２の構成と同様である。本発明は、更
に、セル生成部２１からのセルに対し、後に説明する、
本発明の被検証部位の試験に対応する付加情報を、ペイ
ロードに付加する付加情報多重化部２３と、付加情報発
生部２４を有する。さらに、この付加情報発生部２４に
おける処理の過程で発生する情報等を格納するメモリ２
５を備える。

【００４５】付加情報発生部２４は、ＡＴＭ装置１内の
被検証物の検証試験に対応する情報を生成するそれぞれ
の対応部位を有する。特に、付加情報発生部２４は、フ
ァームウェア４により設定されるテーブルの情報に基づ
いて、被検証物としてのヘッダ変換部１０、品質制御部
１１、輻輳制御部１２およびスケジューラ１４に対する
情報を生成する。

【００４６】ファームウェア４により、付加情報発生部
２４のテーブルに設定する試験モード設定及び、セル種
別メモリとセル発生順序制御部２２に対するメモリ等の
設定が行われる。

【００４７】図２は、本発明の各実施の形態に共通する
セル試験器３の基本構成を示す図である。図において、
タイミング生成部３０は、セル試験器３の各部に対応す
るタイミング信号及び、クロック信号を供給する回路で
ある。

【００４８】セル受信部３１は、ＡＴＭ装置１を経由し
たセルを受信する。そして、ファームウェ４の制御によ
り、チェック機能部３１０〜３４０のうち、対応する被
検証物の検証試験に対応するチェック機能部が切替え選
択され、受信セルが入力される。

【００４９】切り替え選択されたチェック機能部では、
到着セルのペイロードに付加された付加情報に基づき到
着セルのヘッダの情報からＡＴＭ装置１の対応する部位
の正常性を判定する。さらに、各チェック機能部からの
試験結果を、図示しない所定出力装置に通知する通知部
３２を有する。

【００５０】［ヘッダ変換部の機能検証］図３は、本発
明の第１の実施の形態としてのヘッダ変換部１０の動作
の検証方法の第１の実施例の概念構成を説明する図であ
る。試験環境は、上位のソフトウェア・ファームウェア
４から、予めアドレス変換用テーブル等の設定が行われ
る点で、図３７と同様であるが、セル発生器２およびセ
ル試験器３の構成が異なる。

【００５１】すなわち、図１のセル発生器２の共通構成
に対し、被検証物であるヘッダ変換部１０の検証動作と
関係しない部分は省略されているが、セル生成部２１に
より生成されるセルに対し、付加情報発生部２４のヘッ
ダ変換情報部２４１のヘッダパターンテーブルからの予
測変換ヘッダ情報が、付加情報多重化部２３でセルのペ
イロードに付加される。

【００５２】ヘッダ変換情報部２４１のヘッダパターン
テーブルは、先に説明したように、ソフトウェア・ファ
ームウェア４により、予測変換ヘッダ情報がセットされ
る。予測変換ヘッダ情報は、ＡＴＭ装置１に入力するセ
ルが、ＡＴＭ装置１のヘッダ変換部１０のヘッダ変換機
能により、どのように変換されるかの情報（つまり、予
測変換ヘッダパターンである。

【００５３】一方、セル試験器３においては、図２にお
けるヘッダ変換チェック部３１０が選択される。ヘッダ
変換チェック部３１０には、後に説明するマスクパター
ンテーブル３１１、受信したセルから変換後のヘッダ情
報と予測変換ヘッダ情報を分離して取り出す回路３１２
及び、それら２つのヘッダ情報を比較する比較回路３１
３を有する。

【００５４】かかる構成により、セル試験器３は、図３
７におけるセル試験器３の機能を有する機能ブロック３
００に加え、受信セルのヘッダ情報と、セル発生器２に
おいて、セルに付加された予測変換ヘッダパターンを取
り出す機能を有する。さらに、セル試験器３には、被検
証物であるＡＴＭ装置１に、変換マスクパターンがファ
ームウェア４より設定される際に、同じ変換マスクパタ
ーンをファームウェア４から設定され、この変換マスク
パターンを保持するテーブル３０を有する。

【００５５】したがって、セル試験器３は、セル到着時
に、分離部３１２で、ヘッダ情報と、予測変換ヘッダパ
ターンの二つを分離して取り出し、取り出された二つの
ヘッダパターンを、マスクパターンテーブル３１１で特
定される変換マスクパターンの指定がない箇所（ｂｉ
ｔ）についてのみ、比較回路３１３で一致検証を行う。

【００５６】これにより、自動的に比較検証を行うこと
が可能となり、任意に、必要によりセル種別毎に設定さ
れるマスクパターンに翻弄されることなく単純な比較ミ
スをなくすことができる。

【００５７】上記構成で、比較回路３１３は、受信セル
中の変換後のヘッダパターンと、予測変換ヘッダパター
ン情報を比較することで、ヘッダ変換部１０のヘッダ変
換機能の動作の正常性を確認する。この確認は、スケジ
ューラ１３のスケジューリング処理等に拘わらず、容易
に行うことが可能である。

【００５８】図４は、第１の実施の形態の第１の実施例
におけるセル発生器２の構成例である。図５、図６は、
第１の実施例におけるセル発生器２の動作フローであ
る。

【００５９】図５において、先ず動作開始により、セル
発生器２の各部回路の初期化が行われる（ステップＳ
１）。初期化後、ファームウェア４からファームウェア
インタフェース２００を通して、セルパターン・セル発
生スケジュールを、それぞれセルパタンテーブル２０
１、スケジュールテーブル２０２に書き込む（ステップ
Ｓ２）。

【００６０】一方、ファームウェア４からファームウェ
アインタフェース２００、テーブル制御部２０３を通し
て、セルパターン数分のヘッダ変換予測パターンが変換
パターンテーブル２０４に書き込みされる（ステップＳ
３）。

【００６１】このヘッダ変換予測パターンは結果的に、
ファームウェア４が被試験器であるヘッダ変換部１０に
指示したものと同じになる。

【００６２】初期設定終了後、図６のフローにおいて、
試験開始指示が出た場合、セル生成部２１は、セル発生
スケジュールテーブル２０２に格納された発生スケジュ
ールにしたがって、セルパターンテーブル２０１を参照
してセルを生成する（ステップＳ４）。ついで、テーブ
ル制御部２０３は、セル生成部２１で発生したセルのヘ
ッダ情報の一部をアドレスとして、変換パターンテーブ
ル２０４からデータを取り出す（ステップＳ５）。この
データは、ヘッダ変換予測パターンである。

【００６３】セル生成部２１によって発生されたセル
は、待ち合わせのためにセルバッファ２０５に一旦蓄積
される。このセルバッファ２０５に蓄積されたセルのペ
イロード部の一部に、テーブル制御部２０３によって取
り出されたヘッダ変換予測パターンが、多重化部２３
で、多重化され（ステップＳ６）、ＡＴＭ装置1 に送ら
れる。

【００６４】ところで、被試験器であるＡＴＭ装置１０
には、ヘッダ変換機能とスケジューリング機能を有す
る。ＡＴＭ装置１０では、入力セルを一旦バッファメモ
リに蓄積し、定められた帯域値により周期的に、バッフ
ァメモリからセルの読み出しを行う。基本的には等間隔
で、セルを出力することになるが、セルに複数の品質ク
ラスを与えられる場合は、品質毎にそれぞれの周期によ
る読み出しを行う。

【００６５】２つ以上の品質クラスの読み出しタイミン
グが同時に発生した場合は、優先度の高いクラスから先
に読み出しを行い、低いクラスはその間、バッファメモ
リに大気される。かかる制御をスケジューリング機能と
呼ぶ。

【００６６】さらに、図７を用いて説明すると、ヘッダ
変換部１１でヘッダ変換されたセルは一度セルバッファ
１１０に格納される。セルバッファ１１０からの読み出
しはメモリ制御部１１１により管理される。メモリ制御
部１１１は、スケジューラ１１２のスケジューリング機
能により制御される。

【００６７】たとえば、品質クラス１、２、３という３
つのクラスのセルが流れる場合に、それぞれの帯域を品
質クラス１は全体の１／４、品質クラス２は全体の１／
８、品質クラス３は全体の１／１６に設定されているも
のとする。品質クラスの優先順位は品質クラス１が最優
位で品質クラス３が最下位である。

【００６８】セルの入力は、全体的には帯域の許容範囲
内でランダムに行われる。スケジューラ１１２は、品質
クラス１については４セルおきに、品質クラス２につい
ては８セルおきに、品質クラス３については１６セルお
きに、セルバッファ１１０からの読みだしをメモリ制御
部１１１に対して行う。

【００６９】その際、もし、複数の品質クラスの読み出
し周期が重なった場合は、より優先度が低いクラスはバ
ッファメモリ１１０で、読み出しを待たされる。したが
って、スケジューリングにより、セルの入力順序と出力
順序は必ずしも一致しなくなる。ただし、品質クラス内
のセルの順序は変わらない。

【００７０】このため、これまでの試験方法では、出力
されたセルがヘッダ変換部１１で正しく変換されている
か否かの判定を行うためには、たとえば、スケジューリ
ングを予測して期待値一覧を作成するという方法や、セ
ルにＩＤ等を付加しておき、チェック側でそのＩＤを基
に変換表などを参照しながら、一つ一つの判定を行うな
どの手間のかかる作業をおこなわなければ、判定は困難
である。

【００７１】これに対し、本発明ではＡＴＭ装置１のヘ
ッダ変換機能による、予測変換ヘッダパターンを、セル
の変換対象外の領域であるペイロードに予め付加してお
く。これにより、チェックを行う際に、単純に受け取っ
たセル中の変換後のヘッダパターンと、予測変換ヘッダ
パターン情報を比較することにより、ヘッダ変換部10の
ヘッダ変換機能の動作の正常性確認を、上記のスケジュ
ーリング処理などを気にせず、容易に行うことが本発明
により、可能となる。

【００７２】図８は、かかる本発明によるヘッダ変換機
能動作の正常性確認の機能を持ったセル試験器３の実施
例を示す。図９、図１０は、図８に対応する動作フロー
である。

【００７３】先ず、図９のフローにおいて、図８中の各
部回路の初期化を行う（ステップＳ１０）。次いで、フ
ァームウェア４からファームウェアインタフェース３０
１を通して試験器３の各部に対して、各種設定及び、テ
ーブル制御部３０２を通して、マスクパターンテーブル
３１１の設定を行う（ステップＳ１１）。このマスクパ
タンテーブル３１１は、結果的に、ファームウェア４が
被試験器３に指示したものと同じになる。

【００７４】さらに、図１０において、セルの到着時に
は、チェック回路３００において、既存機能としてのセ
ルの正常性のチェックを行う（ステップＳ１２）。同時
に、分離回路部３１２により、到着セルからヘッダ情報
とヘッダ変換予測パターンの分離を行う（ステップＳ１
３）。

【００７５】ついで、到着セルのモードに基づき、テー
ブル制御部３０２により、マスクパターンテーブル３１
１から該当のマスクパターンを読み出す（ステップＳ１
４）。マスクパターンテーブル３１１から読み出したマ
スクパターンに従って、ステップＳ１３で分離したヘッ
ダ情報とヘッダ変換予測パターンの比較を行うステップ
Ｓ１５）。この時、読み出したマスクパターンによって
マスクされていない箇所のみ一致検証が行われる。

【００７６】本実施例では、前記のセル発生器２による
予測変換ヘッダパターンをセルのペイロードに、予め付
加する機能を用いた上で、受け取ったセル中の変換後の
ヘッダパターンと、予測変換ヘッダパターン情報とを、
マスクパターンを考慮したうえで比較することにより、
自動的に判定が行われる。これにより人的な検証ミスを
無くすことが可能である。

【００７７】図１１は、本発明の第１の実施の形態とし
てのヘッダ変換部１０の動作の検証方法の第２の実施例
の概念構成を説明する図である。

【００７８】セル発生器２において、図３の第１の実施
例と同様のセル生成部２１を有するが、第１の実施例と
異なり、セル生成部２１で生成されるセルのヘッダ部
を、当該セルのＰａｙ１ｏａｄ（ペイロード）部にそっ
くり複写し、出力するコピー機能部２４２を有する。

【００７９】一方、セル試験器３は、図３７におけるセ
ル試験器３の機能を有する機能ブロック３００を有す
る。さらに、ファームウェア４から被検証物であるＡＴ
Ｍ装置１のヘッダ変換部１０に与えられているヘッダ変
換パターンを保持するテーブル３１４と、ファームウェ
ア４から同様に設定され、変換マスクパターンを保持す
るテーブル３１１を有する。

【００８０】そして、テーブル３１４に保持されている
ヘッダ変換パターンが、セル発生器２のコピー機能部２
４２でセルのペイロード部にコピーされた、変換前のヘ
ッダ情報から、取り出される。ついで、テーブル３１１
に保持される変換マスクパターンのマスク指定のない部
分についてのみ、比較器３１３により、テーブル３１４
に保持されているヘッダ変換パターンと、受信分離され
たヘッダ変換されたパターンを比較する。

【００８１】これにより、ヘッダ変換部の機能の正常性
を自動的に比較検証を行うことが可能である。

【００８２】ここで、上記のマスクパターンの意義は、
次の通りである。すなわち、ＡＴＭ装置としてのＡＴＭ
交換機は、装置内でのハードウェア自律ｒｏｕｔｉｎｇ
の理由等により、セルのヘッダ内の領域を変換する機能
を有している。この変換対象のヘッダ内の領域は、サー
ビスによって異なる。

【００８３】この場合のサービスとは、ＶＰサービス／
ＶＣサービス、Point to pointサービス／Point to mul
tipoint サービス等である。

【００８４】現在、それぞれサービスに対応して、変換
対象のヘッダ内の領域が決まっているが、将来変更の可
能性がある。したがって、マスク指定をレジスタ等に、
ファームウェア・ソフトウェアで設定可能とすることに
より、将来に変更に対して、対応が容易である。

【００８５】図１２は、図１１の実施例に対応するセル
発生器２の実施例構成のブロック図である。図１３は、
図１１の実施例に対応するセル試験器３の実施例構成の
ブロック図である。

【００８６】これらの動作において、初期設定、セルの
発生までの手順は、図5 と図６及び、図９と図１０に示
す第１の実施例に対応する動作フローにおけると同様で
ある。したがって、セル生成部２１、セル発生スケジュ
ールテーブル２０２、セルパターンテーブル２０１及
び、ファームウェアイインタフェース２００を有する構
成は、第１の実施例の図４の構成と同じである。

【００８７】ついで、図１２では、セル生成部２１でセ
ルを生成後、ヘッダコピー部２４２において、セルのペ
イロード部にヘッダ情報をそのままコピーして、セルを
ＡＴＭ装置１に送る。

【００８８】一方、セル試験器２ではこのペイロード部
に書かれたペイロードをもとに、変換後のヘッダ情報を
調べ、実際に変換されたヘッダ情報が正しいかどうかの
判定を行うことが容易にできる。

【００８９】また、被検証器である、ＡＴＭ装置１のヘ
ッダ変換部にてヘッダ変換されたセルが図１３のセル試
験器３に到着する。セル試験器３の初期設定は、セル発
生器２の初期設定に加え、ＡＴＭ装置１と同じヘッダ変
換情報が、ファームウェア４からファームウェアインタ
フェース３０１を通して、テーブル制御部３０２の制御
によりセル試験器３内のヘッダ変換パターンテーブル３
０３に格納される。

【００９０】セルが到着すると、ペイロード中の変換前
ヘッダ情報を分離回路３１２で分離する。分離された変
換前ヘッダ情報をアドレスとして、ヘッダパターンテー
ブル３０３を参照し、変換ヘッダパターンを取り出す。
取り出したパターンと、到着セルのヘッダ情報をマスク
パターンテーブル３０４のマスクパターンを考慮して、
比較器３１３で比較検証を行い、正常性判定を行う。

【００９１】本発明の機能を用いることで、ヘッダ変換
機能の自動検証が可能となり、検証におけるチェックミ
スを無くすことが可能となる。

【００９２】［輻輳制御部の機能検証］図１４は、本発
明の輻輳制御部１２上記した問題を解決する、本発明の
第２の実施の形態の概念構成を説明する図である。

【００９３】セル発生器２は、ＡＴＭ装置１に対して、
任意の入力セルの発生が可能であり、ＡＴＭ装置１から
の出力セルは、セル試験器３に入力され、ハードウェア
により期待値と比較照合される。

【００９４】図１４の実施の形態において、セル発生器
２は、クラス毎の入力セル数即ち、セルバッファ１３
（図３６参照）の使用量と、輻輳設定閾値Ａ及び輻輳解
除閾値Ｂ（図３８参照）より算出された、出力セルのヘ
ッダ部に付与して期待される「輻輳状態表示ｂｉｔ
（Ａ）」を、入力セルのペイロード部に期待値Ｘとして
予め設定する。したがって、設定される期待値Ｘは、ビ
ット１：輻輳状態又は、ビット０：非輻輳状態である。

【００９５】ＡＴＭ装置１に入力されたセルは、輻輳制
御部１２で、輻輳制御され、輻輳状態が発生した場合
は、出力セルのヘッダ部に輻輳状態表示ｂｉｔ（Ａ）
を、ビット“１”に設定する。

【００９６】次に、セル試験器３において、出力セルの
ヘッダ部にＡＴＭ装置１の輻輳制御部１２で付与される
「輻輳状態表示ｂｉｔ（Ａ）」の設定値Ｙと、セル発生
器１でペイロード部に予め設定した「輻輳状態表示ｂｉ
ｔ（Ａ）」の期待値Ｘとを比較する。一致すれぱ正常、
不一致の場合は異常の判定を、セル試験器３内の、図示
しない比較判定回路で自動チェックする。

【００９７】かかる本発明の実施の形態によれば、輻輳
制御機能試験をハードウェアで自動チェックすること
で、目視確認による人為的ミスの防止や、リアルタイム
の完全機能試験が実施できる。これにより試験効率の向
上が図られる。

【００９８】図１５は、図１４の実施の形態に対応する
セル発生器２の一実施例構成図である。マイコンインタ
フェース部２１０は、図示しないＣＰＵからのセルデー
タの設定を制御する。これは、先の第１の実施の形態で
説明したようにファームウェアからファームウェアイン
タフェース２００により設定するようにしてもよい。

【００９９】セル組立部２１１は、マイコンインタフェ
ース部２１０による設定により、送信セルデータを生成
する。輻輳表示ビットの期待値挿入部２１２は、各クラ
ス毎の入カセル数と、輻輳設定閾値Ａ及び輻輳解除閾値
Ｂより算出される輻輳表示ビット期待値を、セル組立部
２１１で組み立てられたセルに対し、ペイロード部に埋
め込む。

【０１００】以上により生成されたセルは、セル送信部
２１３よりＡＴＭ装置１に向け出力される。

【０１０１】図１６は、第２の実施の形態に対応するセ
ル試験器３の一実施例構成図である。セル受信部３２０
は、ＡＴＭ装置１からの入カセルを受信する。輻輳表示
ビット抽出部３２１は、受信セル中のヘッダ部の輻輳表
示ビットとペイロード部の輻輳表示ビットを抽出する。
受信セル中のヘッダ部の輻輳表示ビットは、ＡＴＭ装置
１の輻輳制御部１２で付与されたビットであり、ペイロ
ード部の輻輳表示ビットは、セル発生器２で期待値とし
て予め埋め込まれたビットである。

【０１０２】この両者を比較器３２２で比較する。一致
すれば正常、不一致の場合は異常の判定を行う。

【０１０３】図１７は、セル試験器３の、更に別の実施
例構成図である。図中、セル受信部３２０、輻輳表示ビ
ット抽出部３２１及び比較器３２２は、図１６の構成と
同じである。図１７の構成は、更に、異常セルカウンタ
３２３を備え、比較器３２２で異常を検出した場合に、
異常セル数をカウントする。異常セルロギング部３２４
は、比較器３２２で異常を検出したセルデータをロギン
グするものである。異常セルカウント数及び、異常セル
ロギングデータ情報は、マイコンインタフェース部３２
５により、図示しないＣＰＵへ読み出される。

【０１０４】本実施の形態によれば、輻輳制御試験をハ
ードウェアで自動チェックすることで、試験効率が向上
し、また異常セルカウントや異常セルロギング機能によ
り、輻輳制御異常時のデバッグ効率も向上する。 ［スケジューラの機能検証］本発明の第３の実施の形態
は、スケジューラ１４の機能検証に特徴を有し、図１８
は、スケジューラ１４の基本機能を説明する図である。
図１８は、本実施の形態に直接関連する、ＡＴＭ装置１
内にある速度変換用バッファ１３と、スケジューラ１４
のみを示している。

【０１０５】今、不特定の速度で複数のセルが、バッフ
ァ１３を構成するクラス別のＦＩＦＯメモリ１３０、１
３１に入力される。入力される複数のセルは、スケジュ
ーラ１４からのクラス毎の対応する読み出しクロックに
より、順次読み出される。したがって、実施例として入
力セル列Iは、出力セル列IIのように読み出される。

【０１０６】かかるスケジューラ１４の基本機能に対
し、図１９は、本発明の実施例としての、スケジューラ
１４の試験方法を説明する図である。図１９のスケジュ
ーラ１４の実施例に対応して、セル発生器２の機能構成
が、図２０に示される。

【０１０７】図２０のセル発生器２において、ファーム
ウェア４からファームウェアインタフェース２００を通
して、セル情報メモリ２４に格納される。セル情報メモ
リ２４に格納されるセル情報は、セルの中に、自セルと
同じクラスのセルが、受信側で次に何セル後に受信され
るかという期待値（ｎｅｘｔ）情報である。

【０１０８】セル生成部２１は、セル情報メモリ２４か
らかかるセル情報を読み出して、セルのペイロード部に
付加して、出力する。例えば、図１９に示す例では、最
先のクラス０のセルにｎｅｘｔ＝６（６セル後に、次の
セルが生じることを示す）が情報として付加される。次
の、クラス１のセルには、ｎｅｘｔ＝２の情報が付加さ
れている。

【０１０９】したがって、スケジューラ１４の機能が正
常であれば、図１９において、セル試験器３に到着する
セルにおいて、ｎｅｘｔ＝６の情報が付加されたクラス
０のセルに続く、クラス０のセルは、６セル後に到着す
る。また、ｎｅｘｔ＝２の情報が付加されたクラス１の
セルの２セル後に、クラス１のセルが到着する。

【０１１０】したがって、セル試験器３では、先のセル
のｎｅｘｔ情報と、次に到着する同一のクラスのセルが
何セル後に到着しているかを比較することによりスケジ
ューラ１４の正常性を判定することができる。

【０１１１】かかるセル試験器３の機能を実現するため
に、試験器３は、実施例として、図２１に示すように構
成される。図２１において、クラス毎（実施例として、
クラス０と１）に、受信セルＣ０に付けられているｎｅ
ｘｔ情報Ｃ１が抽出され、セットされる受信レジスタ３
３０，３３１、前有効セルの入力から現有効セルの入力
までの、セル数をクラス毎に計数しているカウンタ３３
４，３３５及び、受信レジスタ３３０，３３１のｎｅｘ
ｔ情報の値と、カウンタ３３４，３３５の値をクラス毎
に比較する比較器３３２、３３３を有する。

【０１１２】したがって、有効セルＣ０を受信すると、
該当クラスの前セルから現入力セルが、何セル後の受信
であるかをカウントしているカウンタ３３４又は、３３
５のカウント値と、対応するクラスの前有効セルのｎｅ
ｘｔ情報を保持するレジスタ３３０又は、３３１からロ
ードされ、対応する比較器３３２又は、３３３で比較チ
ェックする。

【０１１３】この比較チェック後、受信セルのｎｅｘｔ
情報Ｃ１を、次の比較チェックに備えて対応の比較器３
３２又は、３３３に保持し、カウンタ３３４又は、３３
５を初期化する。該当クラス以外のセル（空きセルを含
む）の場合は、比較チェックは行わずに、カウンタ３３
４又は、３３５を“１”インクリメントする。この動作
を繰り返し行うことで、クラス別に動作するスケジュー
ラ１４の動作を完全に検証することができる。

【０１１４】図２２は、スケジューラ１４の試験検証の
実施の形態における別の実施例を説明する図である。基
本動作は、図１９の実施例と同様であるが、異なる特徴
は、次セルが何セル後に来るかの期待値ではなく、前セ
ル受信後、何セル後に自分が受信されるべきかの情報
（ａｆｔｅｒ）を使用する点にある。

【０１１５】したがって、図２０において、説明したセ
ル発生器２において、セルの中に、前セル受信後、何セ
ル後に自分が受信されるべきかの情報（ａｆｔｅｒ）即
ち、自セルと同じクラスのセルが、受信側で何セル前に
受信されるているべきかという期待値（ａｆｔｅｒ）Ｃ
２をセル情報メモリ２４から読み出し、セル化回路２５
でセルＣ０に付加する。

【０１１６】また、図２３は、図２２の実施例に対応す
るセル試験器３の構成例を示している。図２３におい
て、有効セルＣ０を受信の都度、該当クラスの前セルか
ら現セルが何セル後であるかをカウントしているカウン
タ３３６，３３７のカウント値と、自セルのａｆｔｅｒ
情報Ｃ２をレジスタ３３８、３３９にセットして、一致
するかどうかを比較チェックする。比較チェック後、対
応するカウンタ３３６、２２７を初期化する。

【０１１７】該当クラス以外のセル（空きセルを含む）
の場合は、比較チェックは行わず、カウンタ３３６、３
３７を“１”インクリメントする。この動作を繰り返し
行うことで、クラス別に動作するスケジューラの動作を
完全に一致検証することができる。

【０１１８】図２４は、スケジューラ１３の試験検証の
実施の形態において、図２２の実施例を更に進めた実施
例である。図２５、図２６は、それぞれ図２４の実施例
に対応するセル発生器２と、セル試験器３の実施例動作
を説明する図である。

【０１１９】図２５において、セル発生器２のセル生成
部２５は、セルの中に、受信側で前有効セル受信後、何
セル後に自セルが受信されるべきかという期待値（ａｆ
ｔｅｒ）Ｃ２を、セル情報メモリ２４から読み出し、セ
ルＣ０に付加する。同時に、その前有効セルのクラス情
報（前クラス）Ｃ３と、その前有効セルのものに対し＋
１されている単調増加なシリアル番号ＳＮである値Ｃ４
を付加している。

【０１２０】セル試験器３は、図２６に示すように、有
効セルＣ０を受信したら、前有効セルから今のセルが何
セル後であるかをカウントしているカウンタ３４０のカ
ウント値と、自セルのａｆｔｅｒ惰報Ｃ２がセットされ
るレジスタ３４１の値が一致するかどうかを比較チェッ
ク（ＣＣ）する。

【０１２１】また、自セルのクラスのレジスタ３４２か
らセットされ、前有効セルのクラスとして保持するレジ
スタ３４３の保持値と、自セルの前クラス情報Ｃ３がセ
ットされるレジスタ３４４の値が一致しているかどうか
を比較チェックする。また、自シリアル番号ＳＮの値Ｃ
４がセットされるレジスタ３４５の値と、前ＳＮを保持
しているレジスタ３４６の値を比較し、自ＳＮ番号の値
Ｃ４が、前ＳＮに対し、＋１であるかどうかを検査す
る。

【０１２２】比較チェック後、カウンタ３４０を初期化
し、自セルのクラスＣ３をレジスタ３４２からレジスタ
３４３に保持する。空きセルを受信した場合は、比較チ
ェックは行わず、カウンタ３４０を“１”インクリメン
トする。この動作を繰り返し行うことで、スケジューラ
の動作を、クラス間の干渉についても一致検証すること
ができる。

【０１２３】上記図２４の実施例においては、ＳＮ番号
Ｃ４を比較することで、たまたまセルが入れ替わった結
果、検証ＯＫになることを防ぐ事ができる。また、本実
施例の試験動作は、クラス数によらずに、１つの比較チ
ェック機能回路を設けることで構成できる。

【０１２４】上記の図２４の実施例は、図２２の実施例
を更に拡張したものであるが、ａｆｔｅｒ情報Ｃ２の代
りにｎｅｘｔ情報Ｃ１を、前セルクラス情報Ｃ３の代り
に次セル情報を用いて、拡張することも可能である。

【０１２５】図２７は、図２４の実施例に対応する試験
器３の詳細構成例ブロック図である。図２６で説明した
試験器３において、自クラス保持レジスタ３４２、前ク
ラス保持レジスタ３４４、ａｆｔｅｒ情報保持レジスタ
３４１及び、ＳＮ番号保持レジスタ３４５には、分離回
路３５０により受信セルから分離された、自クラス、前
クラス、ａｆｔｅｒ情報及び、ＳＮ番号がそれぞれ入力
される。

【０１２６】さらに、タイミング回路３５１により有効
セルと、無効セルのタイミングが抽出される。セル間隔
カウンタ３４０は、タイミング回路３５１で抽出される
有効セルのタイミングで１をロードし、抽出される無効
セルのタイミングでカウンタ値を＋１する。

【０１２７】さらに、タイミング回路３５１により抽出
される有効セルのタイミングで、自クラス保持レジスタ
３４２からセットされるクラス情報を、レジスタ３４３
が、前有効セルのクラス情報として保持する。

【０１２８】同様に、タイミング回路３５１により抽出
される有効セルのタイミングで、ＳＮ番号保持レジスタ
３４２からセットされるＳＮ番号を、レジスタ３４６
が、前有効セルのＳＮ番号として保持する。

【０１２９】比較器３５４は、前有効セルのクラス情報
を保持するレジスタ３４３の出力と前クラス情報保持レ
ジスタ３４４の出力とを比較する。また、比較器３５５
は、ａｆｔｅｒ情報保持レジスタ３４１の出力と、ラッ
チ回路３５２によりラッチされるセル間隔カウンタ３４
０の出力を比較する。さらに、ＳＮ番号保持レジスタ３
４５の出力と、前有効セルのＳＮ番号を保持するレジス
タ３４６の値に＋１をして比較器３５６で比較する。

【０１３０】したがって、比較器３５４、３５５及び３
５６のいずれかにおいて、不一致が検出される場合は、
異常と判断される。

【０１３１】図２８乃至図３０は、それぞれ上記図２４
乃至図２６に対応する図であり、具体的数値例を当ては
めた例である。

【０１３２】セル発生器２において、図２９に示すよう
に、セル生成部２５は、セル情報メモリ２４にアドレス
０〜３に対応して各セルが、付加情報としてクラス０、
１の区別、前セルのクラスがクラス０、１のいずれであ
るかの区別、対応するクラスの前セルから何セル後の受
信であるかの情報及び、シリアル番号がテーブルにセッ
トされている。したがって、セル発生器２から、テーブ
ルのアドレス０〜３の順に情報が付加されたセルが、Ａ
ＴＭ装置１に向け送り出される。

【０１３３】ＡＴＭ装置１では、スケジューラ１４によ
り、バファアメモリ１３に一端格納されたセルが、シリ
アル番号順に、且つ、付加情報としてのセルのクラス、
前クラス情報及び、ａｆｔｅｒ情報に従い読み出され
る。

【０１３４】図２８に示す例では、ＳＮ＝４のセルが、
期待値よりも１セル早く受信された場合である。その場
合のセル試験器３の状態を示したものが、図３０であ
る。

【０１３５】セル試験器３は、有効セルを受信すると、
自クラス情報、前クラス情報、ａｆｔｅｒ情報、自ＳＮ
を抽出し、それぞれ対応するレジスタ３４２、３４４、
３４１及び３４５にセットする。続いて、各情報の比較
を行う。

【０１３６】レジスタ３４４の前クラス情報と、レジス
タ３４３の前クラス保持値との比較において、ともに
“１”なので、正常となる。レジスタ３４１のａｆｔｅ
ｒ情報と、セル間隔カウンタ３４０の値との比較におい
て、ａｆｔｅｒ情報＝３、セル間隔カウンタ３４０の値
＝２なので、異常である。

【０１３７】レジスタ３４５の自ＳＮと、レジスタ３４
６のＳＮ保持値に１を加えた値は、自ＳＮ＝４，ＳＮ保
持値＝３なので、正常となる。

【０１３８】上記３つの比較結果がすべて正常ならば、
前有効セルとの関係は正常であったと判定される。どれ
か一つでも異常であった場合は、スケジュール動作に間
題があるといえる。

【０１３９】なお、最初に受信される有効セルの場合、
前有効セルが存在しないので、上記チェックは、行われ
ない。チェック終了後は、以下の保持情報の更新を行
う。

【０１４０】前クラス保持レジスタ３４３に、レジスア
ｔ３４２の自セルのクラスをロードする。図２８の例の
場合、前クラス保持レジスタ３４３に、０がロードされ
る。

【０１４１】ついで、セル間隔カウンタ３４０に“１”
をロードする。また、ＳＮ保持レジスタ３４６に、レジ
スタ３４５の自ＳＮをロードする。図２８の例の場合、
４がロードされる。なお、セル試験器３は、空きセルを
受信した場合、テェック動作は行わず、セル間隔カウン
タ３４０を＋１するだけである。

【０１４２】このように、スケジューラの動作の完全な
確認を、簡単な構成で実現することができる。

【０１４３】［品質制御部の機能検証］図３１は、本発
明の第４の実施の形態であり、品質制御部１１の機能検
証を行う点に特徴を有する。この実施の形態に対応する
セル発生器２及びセル試験器３の概念構成図が、それぞ
れ図３２，図３３に示される。

【０１４４】図３１において、廃棄フラグ付加部２００
は、セル発生器２において、試験セルを発生させるにあ
たり、あらかじめ有効セルで廃棄されるセルに「廃棄フ
ラグ」を付加する機能部である。

【０１４５】さらに、シーケンスナンバー付加部２０１
は、有効セルで廃棄されないセルにのみ、シーケンスナ
ンバーを付加する機能部である。したがって、セル生成
部２０３において、セルのペイロード部に廃棄フラグを
付加されたセルと、シーケンスナンバーを付加されたセ
ルが順次出力される。

【０１４６】セル発生器２から発生した試験セルが、Ａ
ＴＭ装置１内で品質制御部１３により制御され、セル試
験器３に入力し、セルデータ到着部３００で受信され
る。セル試験機３の廃棄フラグチェック部３０１は、セ
ルデータ到着部３００に受信されたセルに廃棄フラグが
セットされていないことをチェックする。また、シーケ
ンスナンバーチェック部３０２では、受信した有効セル
の全てについて、セル発生器２のシーケンスナンバー付
加部２０１で付加したシーケンスナンバーと、シーケン
スナンバーチェック部３０２で順次歩進するシーケンス
ナンバーとの一致を確認をする。

【０１４７】本実施の形態において、セルを発生する
際、試験セル発生部２０３で、廃棄フラグ付加部２００
とシーケンスナンバー付加部２０１からの情報を元に期
待値付きセルを発生する。

【０１４８】セル発生器２から出力したセルデータは、
ＡＴＭ装置１内の品質制御部１１を経て、セル試験器３
に流れる。セルデータ到着部３００に到着したセルデー
タは、それぞれ廃棄フラグチェック部３０１とシーケン
スナンバーチェック部３０２で期待値との照合をとる。
廃棄フラグチェック部３０１では、廃棄フラグの立った
セルを受信しないことを確認することでＡＴＭ装置１の
品質制御の正常性を認識出来る。

【０１４９】また、シーケンスナンバーチェック部３０
２では、セル発生器２から発生したセルのシーケンスナ
ンバーと一致していることを確認することで、ＡＴＭ装
置１の品質制御の正常性を認識出来る。

【０１５０】このように、セル発生器２で期待値をセル
に付加することで、セル試験器３では自動的にＡＴＭ装
置１内の品質制御の正常性を、正確かつ迅速に認識出
来、品質面、試験効率面の向上が図られる。

【０１５１】図３２は、図３１に対応するセル発生器２
の実施例構成図である。ＡＴＭ装置１内のセルバッファ
１３の閾値が“５”の時の例を示している。この時のセ
ルバッファ１３のカウントアップ動作を図３５に示す。

【０１５２】セルバッファ１３の閾値が“５”なので、
有効セルが５つまでは、セルバッファ１３に書かれるこ
とになる。それ以降入力する有効セルについては、廃棄
フラグ付加部２００でセルに「廃棄フラグ」をセットす
る。「廃棄フラグ」をセットされたセルデータは、図
中、（４−ｇ）と（４−ｉ）の試験セルである。 ま
た、セルバッファ１３に書かれる５つの有効セルに関し
ては、廃棄されないので、図中、シーケンスナンバー付
加部２０１でセルにシーケンスナンバーを追い番で付加
する。シーケンスナンバーが付加されれたセルデータ
が、図中、（４・ａ）、（４−ｂ）、（４・ｄ）、（４
・ｅ）、（４−ｆ）の試験セルである。 図３３は、品
質制御部１１に対する、セル試験器３の実施例構成図
で、ＡＴＭ装置１の品質制御部１１で制御されたセルデ
ータが、図中、セルデータ到着部３００に入力される。
到着したセルデータは、図中、廃棄フラグチェック部３
０１で廃棄フラグのチェックをする。

【０１５３】廃棄フラグのセットされたセルデータはＡ
ＴＭ装置１の晶質制御部１１で廃棄されてるはずなの
で、廃棄フラグのセットされたセルがないことを自動的
に確認する。

【０１５４】ＡＴＭ装置１の晶質制御部１１で廃棄され
たセルは、図中、（８−ｇ）、（８−ｉ）のセルデータ
であり、廃棄されたセルデータは無効セルとなる。これ
より、廃棄ポイントと閾値による品質制御部１１の正常
性の確認が自動的に出来る。

【０１５５】また、図中、シーケンスナンバーチェック
部３０２では、到着した有効セルのシーケンスナンバー
をチェックする。図３２のセル生成部２０３で発生した
セルのシーケンスナンバーと、一致の確認を自動的に行
い、品質制御部１１の正常性確認が出来る。

【０１５６】このように、セル発生器２で期待値をセル
に付加することで、セル試験器３では自動的にＡＴＭ装
置１内の品質制御部の正常性を、正確かつ迅速に認識出
来、品質面、試験効率面の向上が図られる。

【０１５７】図３４は、図３１の実施の形態に対応す
る、セル試験器３を中心とする詳細実施例構成のブロッ
ク図である。

【０１５８】セル発生器２において、セル廃棄表示ビッ
トＦ（１は廃棄されるべきセル、０は廃棄されないセ
ル）と、シーケンス番号Ｓｅｑ−Ｎｏ．（廃棄されない
セルに付加される一連の番号）が、セルのペイロード部
に付加される。

【０１５９】これを、ＡＴＭ試験器１を通して、受信す
るセル受信部３００を有する。セル受信部３００の出力
は、セル廃棄Ｆｌａｇ表示ビット抽出部３０１、Ｓｅｑ
−Ｎｏ．表示ビット抽出部３０２に導かれる。

【０１６０】セル廃棄Ｆｌａｇ表示ビット抽出部３０１
のＦ＝０の検知出力タイミングで、アンドゲート３０３
を通して、廃棄されないセルのＳｅｑ−Ｎｏ．がレジス
タ３０４にセットされる。

【０１６１】マイコンインタフェース部３０５を通し
て、図示しないＣＰＵから送られる廃棄されないセルの
Ｓｅｑ−Ｎｏ．の期待値がレジスタ３０６にセットされ
る。したがって、比較器３０７は、レジスタ３０４と３
０６のＳｅｑ−Ｎｏ．を比較し、一致しない時、異常と
して、マイコンインタフェース部３０５を通して、図示
しないＣＰＵに送られる。

【０１６２】また、セル廃棄Ｆｌａｇ表示ビット抽出部
３０１でＦ＝１の検知した時、フリップフロップ３０６
がセットされる。したがって、フリップフロップ３０６
がセット状態になった時、即ちＦ＝１のとき、廃棄すべ
きセルが試験器３に到着していることになる。異常と判
断され、同様に、マイコンインタフェース部３０５を通
して、図示しないＣＰＵに送られる。

【０１６３】

【発明の効果】以上、図面にしたがって、本発明の実施
の形態を説明したように、本発明によれば、第１に、Ａ
ＴＭ装置１ヘッダ変換機能の動作の正常性確認をスケジ
ューリング処理などを気にせず、多種多様なパターンに
惑わされることなく、容易にかつ確実に品証試験を行う
ことが可能となる。この結果、製品の品質の向上につな
がる。

【０１６４】第２に、輻輳制御機能試験をハードウェア
でオートチェックすることで、目視確認による人為的ミ
スの防止や、異常時のデバッグ作業が容易に実施できる
効果を奏し、試験効率の向上及び異常時のデバッグ効率
の向上に寄与するところが大きい。

【０１６５】第３に、本発明に従うスケジュール試験の
方法によれば、簡単な構成のセル発生器と、セル試験器
により、且つ事前に用意した期待値を用いることによ
り、スケジュール動作の完全な一致検証を行うことがで
きる。その結果、スケジューラの信頼性が向上する。

【０１６６】第４に、廃棄フラグ、及びシーケンス番号
を付加することにより、容易に、ＡＴＭ装置における品
質制御機能を検証することが可能である。

【図面の簡単な説明】

【図１】本発明の各実施の形態に共通するセル発生器２
の基本構成を示す図である。

【図２】本発明の各実施の形態に共通する試験器３の基
本構成を示す図である。

【図３】本発明の第１の実施の形態としてのヘッダ変換
部１０の動作の検証方法の第１の実施例の概念構成を説
明する図である。

【図４】第１の実施の形態の第１の実施例におけるセル
発生器２の構成例である。

【図５】第１の実施例におけるセル発生器２の初期設定
までの動作フローである。

【図６】第１の実施例におけるセル発生器２の初期設定
以降の動作フローである。

【図７】スケジューリング機能を説明する図である。

【図８】本発明によるヘッダ変換機能動作の正常性確認
の機能を持ったセル試験器３の実施例を示す図である。

【図９】図８に対応する動作フローであり、初期設定ま
でを示す図である。

【図１０】図８に対応する動作フローであり、初期設定
以降の動作を示す図である。

【図１１】本発明の第１の実施の形態としてのヘッダ変
換部１０の動作の検証方法の第２の実施例の概念構成を
説明する図である。

【図１２】図１１の実施例に対応するセル発生器２の実
施例構成のブロック図である。

【図１３】図１１の実施例に対応するセル試験器３の実
施例構成のブロック図である。

【図１４】本発明の輻輳制御部１２上記した問題を解決
する、本発明の第２の実施の形態の概念構成を説明する
図である。

【図１５】図１４の実施の形態に対応するセル発生器２
の一実施例構成図である。

【図１６】第２の実施の形態に対応するセル試験器３の
一実施例構成図である。

【図１７】セル試験器３の、更に別の実施例構成図であ
る。

【図１８】第３の実施の形態に直接関連する、ＡＴＭ装
置１内にある速度変換用バッファ１３と、スケジューラ
１４のみを示している。

【図１９】本発明の実施例としての、スケジューラ１４
の試験方法を説明する図である。

【図２０】図１９のスケジューラ１４の実施例に対応し
て、セル発生器２の機能構成を示す図である。

【図２１】第３の実施の形態におけるセル試験器３の実
施例を示す図である。

【図２２】スケジューラ１４の試験検証の実施の形態に
おける別の実施例を説明する図である。

【図２３】図２２の実施例に対応するセル試験器３の構
成例を示す図である。

【図２４】スケジューラ１３の試験検証の実施の形態に
おいて、図２２の実施例を更に進めた実施例である。

【図２５】図２４の実施例に対応するセル発生器２の実
施例動作を説明する図である。

【図２６】図２４の実施例に対応するセル試験器３の実
施例動作を説明する図である。

【図２７】図２４の実施例に対応する試験器３の詳細構
成例ブロック図である。

【図２８】図２８は、図２４に対応する図であり、具体
的数値例を当てはめた例である。

【図２９】図２９は、図２５に対応する図であり、具体
的数値例を当てはめた例である。

【図３０】図３０は、図２６に対応する図であり、具体
的数値例を当てはめた例である。

【図３１】本発明の第４の実施の形態であり、品質制御
部１１の機能検証を行う点に特徴を有する。

【図３２】図３１に対応するセル発生器２の実施例構成
図である。

【図３３】品質制御部１１に対する、セル試験器３の実
施例構成図である。

【図３４】図３１の実施の形態に対応する、セル試験器
３を中心とする詳細実施例構成のブロック図である。

【図３５】セルバッファ１３のカウントアップ動作を示
す図である。

【図３６】ＡＴＭ装置及び、一般的なＡＴＭ装置の試験
系の構成を示す図である。

【図３７】ＡＴＭ装置のヘッダ変換機能の試験構成を説
明する図である。

【図３８】ＡＴＭ装置の輻輳制御を説明する図である。

【符号の説明】

１ ＡＴＭ装置 ２ セル発生器 ３ セル試験器 ４ ファームウェア １０ ヘッダ変換部 １１ 品質制御部 １２ 輻輳制御部 １３ セルバッファ １４ スケジューラ ２１ セル生成部 ２２ セル種別メモリ／セル発生順序制御部 ２３ 付加情報多重化部

───────────────────────────────────────────────────── フロントページの続き (72)発明者 若吉 光春 福岡県福岡市博多区博多駅前三丁目22番８ 号 富士通九州ディジタル・テクノロジ株 式会社内 (72)発明者 野崎 義和 福岡県福岡市博多区博多駅前三丁目22番８ 号 富士通九州ディジタル・テクノロジ株 式会社内

Claims (17)

【特許請求の範囲】
1. 【請求項１】クロスコネクト制御のために入力セルのヘ
   ッダを交換するヘッダ交換機能部と、廃棄優先度に従っ
   て入力セルを廃棄する品質制御機能部と、セルバッファ
   の蓄積量が所定の閾値を超えた時、輻輳状態を表示する
   輻輳制御機能部と、該セルバッファからのセルの読み出
   し順を制御するスケジュール機能部を有する非同期転送
   モード装置の機能試験方法において、 該非同期転送モード装置のそれぞれの機能部に対応する
   付加情報をセルのペイロードに付加して該非同期転送モ
   ード装置に入力し、 該非同期転送モード装置の出力されたセルの付加情報を
   抽出し、該抽出された付加情報と、該非同期転送モード
   装置の出力されたセルの状態とから、該非同期転送モー
   ド装置の対応する機能部の正常性を判定することを特徴
   とする非同期転送モード装置の機能試験方法。
2. 【請求項２】請求項１において、 前記ヘッダ交換機能部の機能試験のために、前記セルの
   ペイロードに付加される付加情報は、変換予測されるヘ
   ッダの情報であることを特徴とする非同期転送モード装
   置の機能試験方法。
3. 【請求項３】請求項２の機能試験方法に使用されるセル
   発生器において、 前記ヘッダ交換機能部の機能試験のために、前記セルの
   ヘッダ情報をペイロードにコピーして、該セルのペイロ
   ードに付加される付加情報とすることを特徴とするセル
   発生器。
4. 【請求項４】請求項２の機能試験方法に使用されるセル
   試験器において、 前記ヘッダ交換機能部の機能試験のために、セルに付加
   された予測変換ヘッダ情報を取り出す機能部と、変換マ
   スクパターンを保持する機能部を有し、 該変換マスクによる指定がない箇所について、受信した
   セルの該予測変換ヘッダ情報と、該受信したセルのヘッ
   ダ情報との一致検証を行うことを特徴とするセル試験
   器。
5. 【請求項５】請求項１において、 前記輻輳制御機能部の機能試験のために、前記セルのペ
   イロードに付加される付加情報は、輻輳表示ビットの期
   待値であることを特徴とする非同期転送モード装置の機
   能試験方法。
6. 【請求項６】請求項５の機能試験方法に使用されるセル
   試験器において、 前記ＡＴＭ装置からの出力されるセル中の輻輳表示ビッ
   トと、前記付加情報として付加された、輻輳表示ビット
   の期待値との比較判定部を有することを特徴とするセル
   試験器。
7. 【請求項７】請求項６において、更に、 前記比較判定部の比較において、不一致である時のセル
   を異常セルとして、カウントする手段と、 該カウント手段でカウントされた異常セルデータをロギ
   ングする手段を有することを特徴とするＡＴＭセル試験
   器。
8. 【請求項８】請求項１において、 前記スケジュール機能部の機能試験のために、前記セル
   のペイロードに付加される付加情報は、セルのクラス情
   報と、受信側で自セルと同じクラスの次のセルが何セル
   後に受信するべきであるというｎｅｘｔ情報であること
   を特徴とする非同期転送モード装置の機能試験方法。
9. 【請求項９】請求項８の機能試験方法に使用されるセル
   試験器において、 有効セルを受信する毎に、該当クラスのセル間隔をカウ
   ントするカウンタと、該カウンタの値と該当クラスの前
   セルのペイロードに付加されてるｎｅｘｔ情報とを比較
   して、クラス毎のセル間隔の正当性を検査する手段と、 該カウンタの初期化とｎｅｘｔ情報の保持を行い、空き
   セルを受信する毎に、該カウンタを＋１歩進させる手段
   を有することを特徴とするセル試験器。
10. 【請求項１０】請求項１において、 前記スケジュール機能部の機能試験のために、前記セル
    のペイロードに付加される付加情報は、セルのクラス情
    報と、受信側で自セルと同じクラスの前のセルが受信さ
    れてから何セル後に自セルが受信されるべきであるかと
    いうａｆｔｅｒ情報であることを特徴とする非同期転送
    モード装置の機能試験方法。
11. 【請求項１１】請求項１０の機能試験方法に使用される
    セル試験器において、 有効セルを受信する毎に、該当クラスのセル間隔をカウ
    ントするカウンタと、 該カウンタの値と該当クラスの自セルのペイロードに付
    加されているａｆｔｅｒ情報とを比較して、クラス毎の
    セル間隔の正当性を検査する手段と、 該カウンタの初期化を行い、空きセルを受信する毎に該
    カウンタを＋１歩進させる手段を有することを特徴とす
    るセル試験器。
12. 【請求項１２】請求項８の機能試験方法に使用されるセ
    ル試験器において、 有効セルを受信する毎に、有効セル間のセル間隔をカウ
    ントするカウンタと、 該カウンタ野値と、前有効セルのペイロードに付加され
    ていたｎｅｘｔ情報とを比較し、有効セルのセル間隔の
    正当性を検査する手段と、 前有効セルのペイロードに付加されていた次クラス情報
    と自セルのクラスの一致を検査して、クラス間の干渉を
    判定する手段と、 該カウンタの初期化と、ｎｅｘｔ情報及び、次クラス情
    報の保持を行う手段と空きセルを受信する毎に該カウン
    タを＋１歩進制御する手段を有することを特徴とするセ
    ル試験器。
13. 【請求項１３】請求項８又は、１０において、 前記セルのペイロードに付加される付加情報は、更に、
    受信側で単調増加するようにあらかじめ計算されたシー
    ケンス情報を含むことを特徴とする非同期転送モード装
    置の機能試験方法。
14. 【請求項１４】請求項１３において、 前記非同期転送モード装置から出力されるセルのペイロ
    ードに付加されるシーケンス情報の単調増加を検査する
    ことを特徴とする非同期転送モード装置の機能試験方
    法。
15. 【請求項１５】請求項１において、 前記品質制御機能部の試験のために、セルのペイロード
    に付加される付加情報は、前記非同期転送モード装置で
    廃棄されるセルを示す廃棄フラグであることを特徴とす
    る非同期転送モード装置の機能試験方法。
16. 【請求項１６】請求項１５において、 付加情報として、廃棄されないセルにのみ、そのペーロ
    ードにシーケンスナンバーが付加されることを特徴とす
    る非同期転送モード装置の機能試験方法。
17. 【請求項１７】請求項１において、 前記輻輳制御部の試験のために、セルのペイロードに付
    加される付加情報は、輻輳表示ビットの期待値であり、
    前記非同期転送モード装置から出力されるセルのヘッダ
    に付される輻輳表示ビットと、該付加情報であり、セル
    のペイロードに付加された輻輳表示ビットの期待値とを
    比較して、該輻輳制御部の正常性を判定することを特徴
    とする非同期転送モード装置の機能試験方法。