JPH11150245A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH11150245A
JPH11150245A JP9317498A JP31749897A JPH11150245A JP H11150245 A JPH11150245 A JP H11150245A JP 9317498 A JP9317498 A JP 9317498A JP 31749897 A JP31749897 A JP 31749897A JP H11150245 A JPH11150245 A JP H11150245A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
manufacturing
capacitor element
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9317498A
Other languages
Japanese (ja)
Inventor
Takeshi Tokashiki
健 渡嘉敷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9317498A priority Critical patent/JPH11150245A/en
Publication of JPH11150245A publication Critical patent/JPH11150245A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce the characteristic deterioration of a capacitor element caused by heat treatment due to hydrogen gas, and to easily manufacture a semiconductor device with high reliability and productivity, when manufacturing the semiconductor device with the capacitor element where an STO (strontium titanate) film, a BST (barium titanate) film, a PZT (lead zirconium titanate) film, and a Y1 (strontium bismuth tantalum oxide) film are used as a capacity- insulating film or precious metal is used as a capacitance electrode. SOLUTION: A semiconductor device is provided with a capacitor element which consists of a lower electrode 12, a capacity-insulating film 13 with a high dielectric constant, and an upper electrode 14. When the capacitor electrode is formed, the semiconductor device is heat-treated by a gas containing hydrogen, at least once before the capacitance-insulating film 13 is formed at the lower electrode 12 of the capacitor element.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、半導体装置の製
造方法に係り、特に高誘電率膜、または強誘電率膜を容
量絶縁膜に、貴金属を容量下部電極に用いるキャパシタ
素子を有する半導体装置の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of manufacturing a semiconductor device having a capacitor element using a high dielectric constant film or a ferroelectric constant film as a capacitor insulating film and a noble metal as a capacitor lower electrode. It relates to a manufacturing method.

【0002】[0002]

【従来の技術】近年、Ru02やIr02に代表される導
電性酸化物やその金属、及び白金等の貴金属をキャパシ
タ素子の電極材料として、またチタン酸ストロンチウム
膜(以下、STO膜という)あるいはチタン酸バリウム
ストロンチウム膜(以下、BST膜という)等の高誘電
率材料をキャパシタ素子の容量絶縁膜として応用したダ
イナミックランダムアクセスメモリ(DRAM)や、同
様に上記貴金属とチタン酸ジルコニウム鉛(以下、PZ
T膜という)あるいはストロンチウムビスマスタンタル
オキサイド(以下、Y1膜という)等の強誘電率膜を応
用したエフラム(FRAM)等のマイクロデバイス開発
が著しい進展を見せている。このマイクロデバイスの製
造には、前述した貴金属や、容量絶縁膜の微細加工技術
を確立する必要がある。また、一方では既存の半導体装
置の製造技術との整合性がとれるようにしなければなら
ない。
2. Description of the Related Art In recent years, conductive oxides such as Ru02 and Ir02 and their metals, and noble metals such as platinum have been used as electrode materials for capacitor elements, and strontium titanate films (hereinafter referred to as STO films) or titanic acid. A dynamic random access memory (DRAM) in which a high dielectric constant material such as a barium strontium film (hereinafter, referred to as a BST film) is applied as a capacitance insulating film of a capacitor element, or a noble metal and lead zirconium titanate (hereinafter, referred to as PZ).
Significant progress has been made in the development of micro devices such as Efram (FRAM) using ferroelectric films such as a T film) or a strontium bismuth tantalum oxide (hereinafter referred to as a Y1 film). In order to manufacture this micro device, it is necessary to establish a fine processing technology for the above-mentioned noble metal and capacitive insulating film. On the other hand, it is necessary to ensure consistency with the existing semiconductor device manufacturing technology.

【0003】既存技術のひとつに水素ガスによる熱処理
がある。これは、マイクロデバイスを安定に動作させる
ことを目的としている。すなわち、半導体装置の製造工
程を経ることで、増加したシリコンの界面準位密度を抑
制するため、シリコンのタングリングポンドを水素原子
で終端させる方法である。前記熱処理は、トランジス
タ、キャパシタ素子、アルミ配線を次々と形成した後、
製造工程の最終段階で施される。
One of the existing technologies is a heat treatment using hydrogen gas. This aims at operating the microdevice stably. That is, in order to suppress the increased interface state density of silicon through the semiconductor device manufacturing process, a method of terminating the tangling pound of silicon with hydrogen atoms. The heat treatment, after forming a transistor, a capacitor element, aluminum wiring one after another,
This is performed at the final stage of the manufacturing process.

【0004】[0004]

【発明が解決しようとする課題】ところで、従来の半導
体装置の製造方法においては、製造工程の最終段階で水
素ガスによる熱処理工程があるため、STO膜、BST
膜、PZT膜、Y1膜といった高誘電率材料や強誘電率
材料、及び導電性酸化物材料が水素ガスの還元作用を受
けることとなる。ここで、基本的に高誘電率材料や強誘
電率材料は酸化物であるため、還元作用による容量絶縁
膜の膜質劣化やリーク電流増加等の諸問題が発生する。
同様に導電性酸化物である、Ir02やRu02も還元作
用を受けることは明らかである。また、還元作用によ
り、導電性酸化物と容量絶縁膜の界面に水分子が発生
し、水分子の圧力による容量絶縁膜の物理的破壊も生じ
るという問題もある。
In the conventional method of manufacturing a semiconductor device, a heat treatment step using hydrogen gas is performed at the final stage of the manufacturing process.
A high-permittivity material such as a film, a PZT film, and a Y1 film, a ferroelectric material, and a conductive oxide material are subjected to a reducing action of hydrogen gas. Here, since the high-permittivity material and the ferroelectric-constant material are basically oxides, various problems such as deterioration of the film quality of the capacitive insulating film due to the reduction action and increase in leak current occur.
Similarly, it is apparent that Ir02 and Ru02, which are conductive oxides, are also reduced. Further, there is also a problem that water molecules are generated at the interface between the conductive oxide and the capacitor insulating film due to the reduction action, and physical destruction of the capacitor insulating film due to the pressure of the water molecules also occurs.

【0005】この発明は、以上説明した事情に鑑みてな
されたものであり、STO膜、BST膜、PZT膜、Y
1膜を容量絶縁膜として、また貴金属を容量電極として
用いたキャパシタ素子を有する半導体装置の製造する
際、水素ガスによる熱処理が引き起こすキャパシタ素子
の特性劣化を低減させ、高い信頼性及び生産性のもとで
且つ容易に半導体装置を製造することができる半導体装
置の製造方法を提供することを目的としている。
The present invention has been made in view of the circumstances described above, and includes an STO film, a BST film, a PZT film, and a YO film.
When manufacturing a semiconductor device having a capacitor element using one film as a capacitor insulating film and a noble metal as a capacitor electrode, the characteristic deterioration of the capacitor element caused by heat treatment with hydrogen gas is reduced, and high reliability and productivity are also achieved. It is another object of the present invention to provide a method for manufacturing a semiconductor device which can easily manufacture a semiconductor device.

【0006】[0006]

【課題を解決するための手段】請求項1に係る発明は、
高誘電率膜または強誘電率膜を用いたキャパシタ素子を
有する半導体装置の製造方法において、キャパシタ素子
の下部電極に前記高誘電率膜を形成する工程以前に、少
なくとも一回以上、水素を含むガスで半導体装置を熱処
理することを特徴とする半導体装置の製造方法を要旨と
する。
The invention according to claim 1 is
In a method of manufacturing a semiconductor device having a capacitor element using a high-dielectric-constant film or a ferroelectric-constant film, a gas containing hydrogen is provided at least once or more before the step of forming the high-dielectric-constant film on a lower electrode of the capacitor element. A method for manufacturing a semiconductor device, characterized in that the semiconductor device is subjected to a heat treatment.

【0007】請求項2に係る発明は、上記高誘電率膜
が、チタン酸ストロンチウム膜、チタン酸バリウムスト
ロンチウム膜、酸化タンタルからなる群より選ばれた少
なくとも一種類から構成された膜であることを特徴とす
る請求項1記載の半導体装置の製造方法を要旨とする。
The invention according to claim 2 is that the high dielectric constant film is a film composed of at least one selected from the group consisting of a strontium titanate film, a barium strontium titanate film, and tantalum oxide. A gist is a method of manufacturing a semiconductor device according to claim 1.

【0008】請求項3に係る発明は、上記強誘電率膜
が、チタン酸ジルコニウム鉛膜、ストロンチウムビスマ
スタンタルオキサイドからなる群より選ばれた少なくと
も一種類から構成された膜であることを特徴とする請求
項1記載の半導体装置の製造方法を要旨とする。
[0008] The invention according to claim 3 is characterized in that the ferroelectric film is a film composed of at least one selected from the group consisting of a lead zirconium titanate film and strontium bismuth tantalum oxide. A gist of the present invention is a method of manufacturing a semiconductor device.

【0009】請求項4に係る発明は、上記キャパシタ素
子の下部電極が二酸化ルテニウム、ルテニウム、二酸化
イリジウム、イリジウム、白金からなる群より選ばれた
少なくとも一種類から構成された膜であることを特徴と
する請求項1記載の半導体装置の製造方法を要旨とす
る。
The invention according to claim 4 is characterized in that the lower electrode of the capacitor element is a film made of at least one selected from the group consisting of ruthenium dioxide, ruthenium, iridium dioxide, iridium and platinum. The method of manufacturing a semiconductor device according to claim 1 is summarized.

【0010】本発明によれば、トランジスタの安定動作
を目的とした水素ガスによる熱処理を、あらかじめ、S
TO膜、BST膜、PZT膜、Y1膜等の容量絶縁膜を
容量下部電極上に形成する前に行うので、原理的に前記
容量絶縁膜が還元作用を受けることはない。また、導電
性酸化物からなる容量電極は還元作用を受けても誘電性
等が変化することはないので、十分容量電極としての役
割を果たす。また、還元作用で生じた水分子は電極表面
上から脱離するため、容量絶縁膜に直接的な影響を与え
ることはない。
According to the present invention, the heat treatment with hydrogen gas for the purpose of stabilizing the operation of the transistor is performed in advance by S
Since the capacitor insulating film such as the TO film, the BST film, the PZT film, and the Y1 film is formed on the capacitor lower electrode, the capacitor insulating film is not subjected to the reducing action in principle. In addition, the capacitance electrode made of a conductive oxide does not change its dielectric properties and the like even when subjected to a reducing action, and thus sufficiently functions as a capacitance electrode. In addition, since water molecules generated by the reduction action are eliminated from the electrode surface, they do not directly affect the capacitance insulating film.

【0011】[0011]

【発明の実施の形態】以下、図面を参照し、本発明の実
施の形態について説明する。図1は、この発明の一実施
形態に係る製造方法により製造された半導体装置の構成
を示す断面図である。本実施形態では、まず、LOCO
S(Local 0xidation of Sili
con)等、通常の素子分離方法によりシリコン基板1
上に非活性領域であるフィールド酸化膜2を形成し、そ
れらにより取り囲まれる素子活性領域を形成する。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a sectional view showing a configuration of a semiconductor device manufactured by a manufacturing method according to an embodiment of the present invention. In the present embodiment, first, the LOCO
S (Local Oxidation of Sili)
con), etc., using a normal element isolation method.
A field oxide film 2 which is a non-active region is formed thereon, and an element active region surrounded by them is formed.

【0012】次に、素子活性領域上にゲート酸化膜を介
したゲート電極3、容量用拡散層4、ビット線用拡散層
5等からなるMOSトランジスタを形成する。このMO
Sトランジスタがメモリセルのトランスファトランジス
タとなる。また、ワード線9をフィールド酸化膜2上に
形成する。このワード線9は隣接メモリセルのトランス
ファトランジスタのゲート電極(図示略)に接続されて
いる。そして、このゲート電極3およびワード線9を被
覆するように層間絶縁膜6を形成する。ここで、層間絶
縁膜6は公知の化学気相成長(CVD)法によるシリコ
ン酸化膜である。
Next, a MOS transistor including a gate electrode 3, a capacitor diffusion layer 4, a bit line diffusion layer 5, and the like via a gate oxide film is formed on the element active region. This MO
The S transistor becomes a transfer transistor of the memory cell. Further, a word line 9 is formed on the field oxide film 2. This word line 9 is connected to a gate electrode (not shown) of a transfer transistor of an adjacent memory cell. Then, an interlayer insulating film 6 is formed so as to cover the gate electrode 3 and the word line 9. Here, the interlayer insulating film 6 is a silicon oxide film formed by a known chemical vapor deposition (CVD) method.

【0013】次に上記MOSトランジスタのビット線用
拡散層5上にコンタクト孔を開口し、このコンタクト孔
にタングステン、窒化チタン、タングステンシリサイド
等の導電性材料を埋設しビット線コンタクトプラグ7を
形成する。そして、タングステン等の導電体膜を堆積し
た後、既知のリソグラフィー及びドライエッチ工程によ
りパターニングしてビット線8を形成する。
Next, a contact hole is opened on the bit line diffusion layer 5 of the MOS transistor, and a conductive material such as tungsten, titanium nitride or tungsten silicide is buried in the contact hole to form a bit line contact plug 7. . Then, after depositing a conductive film such as tungsten, the bit line 8 is formed by patterning by a known lithography and dry etching process.

【0014】次に、ビット線8を被覆する層間絶縁膜6
として再びシリコン酸化膜をCVD法により成膜し、化
学的機械研磨(CMP)法で平坦化する。そして、容量
拡散層4上の層間絶縁膜を開口しコンタクト孔を形成す
るとともにこのコンタクト孔に燐不純物を含むポリシリ
コンを充填する。このようにして、容量コンタクトプラ
グ20を形成する。
Next, an interlayer insulating film 6 covering the bit line 8 is formed.
Then, a silicon oxide film is formed again by the CVD method and flattened by the chemical mechanical polishing (CMP) method. Then, an interlayer insulating film on the capacitance diffusion layer 4 is opened to form a contact hole, and the contact hole is filled with polysilicon containing a phosphorus impurity. Thus, the capacitor contact plug 20 is formed.

【0015】次に、直流マグネトロン放電を利用したス
パッタ法により、純度99.9%のルテニウム(Ru)
金属をターゲットにして酸素とアルゴンガスの混合ガス
を用いてルテニウム酸化膜10を400nmの膜厚に成
膜する。そして、エッチングマスクとなる有機シリカか
らなるSOG(Spin on Glass)膜を20
0nm塗布成膜し、既知のリソグラフィー及びドライエ
ッチ工程によりパターニングしてSOGマスク11を形
成する。
Next, ruthenium (Ru) having a purity of 99.9% is formed by a sputtering method using a DC magnetron discharge.
A ruthenium oxide film 10 is formed to a thickness of 400 nm using a mixed gas of oxygen and argon gas with a metal as a target. Then, an SOG (Spin on Glass) film made of organic silica serving as an etching mask
An SOG mask 11 is formed by applying a 0 nm film and patterning by a known lithography and dry etching process.

【0016】次に、電子サイクロトロン共鳴によるプラ
ズマ放電(ECR)を利用したドライエッチング装置を
用いて、ルテニウム酸化膜10を異方性エッチングの条
件でエッチングする。ここで、エッチングに用いるガス
は、塩素と酸素の混合ガスである。本実施形態では、塩
素ガスを5〜50%程度に調整し、ガス流量を240s
ccmとした。このときに得られるルテニウム酸化膜の
エッチング速度は250nm/min程度となった。そ
の後、不必要となった、SOGマスク11を既知のエッ
チバック法を用いて除去することで下部電極12が形成
される(図2参照)。
Next, the ruthenium oxide film 10 is etched under anisotropic etching conditions using a dry etching apparatus utilizing plasma discharge (ECR) by electron cyclotron resonance. Here, the gas used for etching is a mixed gas of chlorine and oxygen. In this embodiment, the chlorine gas is adjusted to about 5 to 50% and the gas flow rate is set to 240 s.
ccm. The etching rate of the ruthenium oxide film obtained at this time was about 250 nm / min. Then, the lower electrode 12 is formed by removing the unnecessary SOG mask 11 using a known etch-back method (see FIG. 2).

【0017】次に、窒素ガス希釈の水素を用いた熱処理
を行う。熱処理炉は常圧であり、処理温度は400℃以
上、処理時間は40分以上とする。この熱処理を行うこ
とにより、ルテニウム酸化膜から成る下部電極12は完
全に還元されルテニウム金属に変わる。
Next, a heat treatment using hydrogen diluted with nitrogen gas is performed. The heat treatment furnace is at normal pressure, the processing temperature is 400 ° C. or more, and the processing time is 40 minutes or more. By performing this heat treatment, the lower electrode 12 made of a ruthenium oxide film is completely reduced and turned into ruthenium metal.

【0018】次に、下部電極12の表面を被覆するよう
に容量絶縁膜13を形成する。ここで、この容量絶縁膜
13はプラズマCVD法で堆積される厚さ50nmのB
ST膜である。このBST膜の比誘電率は500程度で
ある。続いて上部電極14として膜厚200nmのルテ
ニウムを成膜する。
Next, a capacitance insulating film 13 is formed so as to cover the surface of the lower electrode 12. Here, this capacitive insulating film 13 is formed of a 50 nm thick B deposited by a plasma CVD method.
ST film. The relative dielectric constant of this BST film is about 500. Subsequently, a 200 nm-thick ruthenium film is formed as the upper electrode 14.

【0019】このようにして、シリコン基板1表面のフ
ィールド酸化膜2以外の活性領域にメモリセルを構成す
るトランスファトランジスタのゲート電極3及びソース
・ドレイン領域となる容量用拡散層4、ビット線用拡散
層5、さらに、容量用拡散層4に容量コンタクトプラグ
7を介して電気接続し情報蓄積電極となる下部電極1
2、ビット線用拡散層5にビット線コンタクトプラグ7
を介して電気接続するビット線8が形成される。そし
て、情報蓄積電極の対向電極である上部電極14と容量
絶縁膜13と共にスタック型のキャパシタが構成され
る。
In this manner, the gate electrode 3 of the transfer transistor constituting the memory cell, the capacity diffusion layer 4 to be the source / drain region, and the bit line diffusion are formed in the active region other than the field oxide film 2 on the surface of the silicon substrate 1. The lower electrode 1 which is electrically connected to the layer 5 and further to the capacitor diffusion layer 4 via the capacitor contact plug 7 and serves as an information storage electrode.
2. A bit line contact plug 7 is formed in the bit line diffusion layer 5.
, A bit line 8 electrically connected thereto is formed. Then, a stack-type capacitor is formed with the upper electrode 14 and the capacitor insulating film 13 which are opposite electrodes of the information storage electrode.

【0020】本実施形態によれば、水素を用いた熱処理
は容量絶縁膜を成膜する前に行われるので容量絶縁膜が
還元されることはなく、従って、容量特性の劣化もな
い。
According to the present embodiment, since the heat treatment using hydrogen is performed before the formation of the capacitance insulating film, the capacitance insulating film is not reduced, and therefore, the capacitance characteristics are not deteriorated.

【0021】図4は本実施形態により容量絶縁膜形成前
に水素による熱処理を行ったキャパシタと、従来の容量
絶縁膜形成後に熱処理を行ったキャパシタの電流−電圧
特性を比較した図である。同図に示すように、容量絶縁
膜形成前に熱処理を行うことでリーク電流を抑制するこ
とができた。
FIG. 4 is a diagram comparing current-voltage characteristics of a capacitor subjected to a heat treatment with hydrogen before forming a capacitive insulating film and a conventional capacitor subjected to a heat treatment after forming a capacitive insulating film according to the present embodiment. As shown in the figure, the leakage current was able to be suppressed by performing the heat treatment before forming the capacitance insulating film.

【0022】なお、上記実施形態の構成は単なる例示で
あり、強誘電率膜等の材料も特許請求の範囲に列挙した
材料の中から一例として選択したに過ぎない。本発明の
その製造方法は、上記実施形態の構成から様々の修正及
び変更を加えた半導体装置の製造方法を含むことは当然
である。
The configuration of the above embodiment is merely an example, and the material of the ferroelectric film and the like is merely selected as an example from the materials listed in the claims. Naturally, the manufacturing method of the present invention includes a semiconductor device manufacturing method in which various modifications and changes have been made from the configuration of the above embodiment.

【0023】[0023]

【発明の効果】以上説明したように、この発明によれ
ば、容量絶縁膜を成膜する前に水素ガスによる熱処理を
行うため、STO膜、BST膜、PZT膜、Y1膜を容
量絶縁膜として、また貴金属を容量電極として用いたキ
ャパシタ素子を含む半導体装置を製造する際にキャパシ
タ素子の特性劣化を回避することができ、半導体装置の
歩留まりが向上し、生産性を高めることができるという
効果がある。
As described above, according to the present invention, since the heat treatment with hydrogen gas is performed before forming the capacitance insulating film, the STO film, the BST film, the PZT film, and the Y1 film are used as the capacitance insulating film. In addition, when manufacturing a semiconductor device including a capacitor element using a noble metal as a capacitor electrode, it is possible to avoid deterioration of the characteristics of the capacitor element, thereby improving the yield of the semiconductor device and increasing the productivity. is there.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の一実施形態に係る製造方法を説明
するための当該半導体装置の断面図である。
FIG. 1 is a cross-sectional view of a semiconductor device for describing a manufacturing method according to an embodiment of the present invention.

【図2】 同実施形態に係る製造方法を説明するための
同半導体装置の断面図である。
FIG. 2 is a cross-sectional view of the semiconductor device for illustrating a manufacturing method according to the embodiment.

【図3】 同実施形態に係る製造方法を説明するための
同半導体装置の断面図である。
FIG. 3 is a cross-sectional view of the same semiconductor device for describing a manufacturing method according to the embodiment.

【図4】 同実施形態により製造されたキャパシタと従
来技術により製造されたキャパシタのキャパシタの電流
−電圧特性を示す図である。
FIG. 4 is a diagram showing current-voltage characteristics of capacitors manufactured according to the embodiment and capacitors manufactured according to the related art.

【符号の説明】[Explanation of symbols]

1 シリコン基板 2 フィールド酸化膜 3 ゲート電極 4 容量用拡散層 5 ビット線用拡散層 6 層間絶縁膜 7 ビット線用コンタクトプラグ 8 ビット線 9 ワード線 10 ルテニウム酸化膜 11 SOGマスク 12 下部電極 13 容量絶縁膜 14 上部電極 20 容量コンタクトプラグ Reference Signs List 1 silicon substrate 2 field oxide film 3 gate electrode 4 capacitance diffusion layer 5 bit line diffusion layer 6 interlayer insulating film 7 bit line contact plug 8 bit line 9 word line 10 ruthenium oxide film 11 SOG mask 12 lower electrode 13 capacitance insulation Film 14 upper electrode 20 capacitance contact plug

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 29/792 ──────────────────────────────────────────────────続 き Continued on front page (51) Int.Cl. 6 Identification code FI H01L 29/792

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 高誘電率膜または強誘電率膜を用いたキ
ャパシタ素子を有する半導体装置の製造方法において、
キャパシタ素子の下部電極に前記高誘電率膜を形成する
工程以前に、少なくとも一回以上、水素を含むガスで半
導体装置を熱処理することを特徴とする半導体装置の製
造方法。
1. A method of manufacturing a semiconductor device having a capacitor element using a high dielectric constant film or a ferroelectric constant film,
A method of manufacturing a semiconductor device, comprising subjecting a semiconductor device to a heat treatment with a gas containing hydrogen at least once before forming the high dielectric constant film on a lower electrode of a capacitor element.
【請求項2】 上記高誘電率膜が、チタン酸ストロンチ
ウム膜、チタン酸バリウムストロンチウム膜、酸化タン
タルからなる群より選ばれた少なくとも一種類から構成
された膜であることを特徴とする請求項1記載の半導体
装置の製造方法。
2. The high dielectric constant film according to claim 1, wherein the high dielectric constant film is a film composed of at least one selected from the group consisting of a strontium titanate film, a barium strontium titanate film, and tantalum oxide. The manufacturing method of the semiconductor device described in the above.
【請求項3】 上記強誘電率膜が、チタン酸ジルコニウ
ム鉛膜、ストロンチウムビスマスタンタルオキサイドか
らなる群より選ばれた少なくとも一種類から構成された
膜であることを特徴とする請求項1記載の半導体装置の
製造方法。
3. The semiconductor according to claim 1, wherein the ferroelectric film is a film made of at least one selected from the group consisting of a lead zirconium titanate film and strontium bismuth tantalum oxide. Device manufacturing method.
【請求項4】 上記キャパシタ素子の下部電極が二酸化
ルテニウム、ルテニウム、二酸化イリジウム、イリジウ
ム、白金からなる群より選ばれた少なくとも一種類から
構成された膜であることを特徴とする請求項1記載の半
導体装置の製造方法。
4. The capacitor according to claim 1, wherein the lower electrode of the capacitor element is a film made of at least one selected from the group consisting of ruthenium dioxide, ruthenium, iridium dioxide, iridium, and platinum. A method for manufacturing a semiconductor device.
JP9317498A 1997-11-18 1997-11-18 Manufacture of semiconductor device Pending JPH11150245A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9317498A JPH11150245A (en) 1997-11-18 1997-11-18 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9317498A JPH11150245A (en) 1997-11-18 1997-11-18 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH11150245A true JPH11150245A (en) 1999-06-02

Family

ID=18088910

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9317498A Pending JPH11150245A (en) 1997-11-18 1997-11-18 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH11150245A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044377A (en) * 1999-07-26 2001-02-16 Samsung Electronics Co Ltd One triple metal wiring transistor, one capacitor, and its manufacture
JP2001257322A (en) * 2000-03-13 2001-09-21 Oki Electric Ind Co Ltd Structure of semiconductor device using ferroelectric and its manufacturing method
KR100319168B1 (en) * 1999-12-30 2002-01-04 박종섭 A method for fabricating a semiconductor device
EP1326277A2 (en) * 2002-01-08 2003-07-09 Fujitsu Limited Semiconductor device and method of manufacturing the same
US6680251B2 (en) 2001-03-22 2004-01-20 Samsung Electronics Co., Ltd. Methods of chemical vapor depositing ruthenium by varying chemical vapor deposition parameters
US7700454B2 (en) 2001-07-24 2010-04-20 Samsung Electronics Co., Ltd. Methods of forming integrated circuit electrodes and capacitors by wrinkling a layer that includes a high percentage of impurities

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044377A (en) * 1999-07-26 2001-02-16 Samsung Electronics Co Ltd One triple metal wiring transistor, one capacitor, and its manufacture
KR100319168B1 (en) * 1999-12-30 2002-01-04 박종섭 A method for fabricating a semiconductor device
JP2001257322A (en) * 2000-03-13 2001-09-21 Oki Electric Ind Co Ltd Structure of semiconductor device using ferroelectric and its manufacturing method
US6680251B2 (en) 2001-03-22 2004-01-20 Samsung Electronics Co., Ltd. Methods of chemical vapor depositing ruthenium by varying chemical vapor deposition parameters
US7700454B2 (en) 2001-07-24 2010-04-20 Samsung Electronics Co., Ltd. Methods of forming integrated circuit electrodes and capacitors by wrinkling a layer that includes a high percentage of impurities
EP1326277A2 (en) * 2002-01-08 2003-07-09 Fujitsu Limited Semiconductor device and method of manufacturing the same
EP1326277A3 (en) * 2002-01-08 2006-06-28 Fujitsu Limited Semiconductor device and method of manufacturing the same
KR100851167B1 (en) * 2002-01-08 2008-08-08 후지쯔 가부시끼가이샤 Semiconductor device and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US6777739B2 (en) Multilayer electrode for a ferroelectric capacitor
KR100493040B1 (en) Capacitor of a semiconductor device and manufacturing method whereof
US6259125B1 (en) Scalable high dielectric constant capacitor
JP4064239B2 (en) Damage reduction in semiconductor container capacitors
JPH0794600A (en) Semiconductor device and fabrication thereof
JPH0730077A (en) Semiconductor device and manufacturing method thereof
JPH11126881A (en) Semiconductor device having high ferroelectric thin-film capacitor and manufacture thereof
JP2004288710A (en) Semiconductor integrated circuit device and its manufacturing method
US6392264B2 (en) Semiconductor memory device and method of producing the same
KR100319171B1 (en) Manufacturing method for capacitor of semiconductor device
JPH1126725A (en) Manufacture of dynamic random access memory device
CN1331214C (en) Manufacturing method of semiconductor device
JPH11150245A (en) Manufacture of semiconductor device
KR100319874B1 (en) Capacitor of semiconductor device and manufacturing method thereof
JP2000091538A (en) Manufacture of dram capacitor
JP2001053249A (en) Semiconductor device and manufacture thereof
KR100450657B1 (en) A capacitor of semiconductor memory device and method for fabricating the same
JP2002190580A (en) Semiconductor device and manufacturing method therefor
US6306666B1 (en) Method for fabricating ferroelectric memory device
JP3030812B2 (en) Manufacturing method of DRAM capacitor using chemical mechanical polishing method
JP2001036027A (en) Semiconductor device and manufacture thereof
KR100369868B1 (en) A forming method for storage node of semiconductor device
KR100230355B1 (en) Capacitor using the silicide electrode film and manufacturing method thereof
KR20010001595A (en) Method for forming capacitor
KR100395903B1 (en) Method for forming the capacitor line bottom plug of semiconductor device

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010515