JPH11145112A - Patterning method - Google Patents

Patterning method

Info

Publication number
JPH11145112A
JPH11145112A JP30621197A JP30621197A JPH11145112A JP H11145112 A JPH11145112 A JP H11145112A JP 30621197 A JP30621197 A JP 30621197A JP 30621197 A JP30621197 A JP 30621197A JP H11145112 A JPH11145112 A JP H11145112A
Authority
JP
Japan
Prior art keywords
layer
metal layer
gas
etching
dry
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30621197A
Other languages
Japanese (ja)
Inventor
Yoichi Oikawa
洋一 及川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP30621197A priority Critical patent/JPH11145112A/en
Publication of JPH11145112A publication Critical patent/JPH11145112A/en
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

PROBLEM TO BE SOLVED: To enable a formation of a pattern consisting of fine lines and spaces without residual metal leaving and other remainder, by processing a dry etching on the third layer using a mixture of chlorine containing gas and oxygen gas. SOLUTION: A silicon oxidized film 2 is formed on a semiconductor board 1. On the silicon oxidized film 2, a WSi layer 3 as the first metal layer, a Tin layer 4 as the second metal layer, and a low resistance precious metal layer 5 consisting of a Pt layer 5a and an Au layer 5b as the third metal layer are stacked by an evaporation method or by a sputtering method in turn. Next, a mixture of Cl2 gas and O2 gas is provided having helicon plasma of flow rate by 1:2, and a low resistance precious metal layer 5 is processed through dry etching masked by an oxide mask 6. By this process, a pattern consisting of fine lines and spaces can be formed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置の積層金
属配線の形成等に好適なパターニング方法に関し、特
に、積層金属配線等の側壁へのAu及びTi材の再付着
並びに残渣等が防止されたパターニング方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a patterning method suitable for forming a laminated metal wiring of a semiconductor device and the like, and more particularly to a method for preventing the re-adhesion of Au and Ti materials to the side walls of the laminated metal wiring and the like and residues. It relates to a patterning method.

【0002】[0002]

【従来の技術】従来、半導体装置の配線にはアルミニウ
ム材が主に使用されているが、高周波数化及び高集積化
が進むにつれて、金属配線の抵抗による遅延並びにスト
レスマイグレーション及びエレクトロマイグレーション
による劣化が問題となってきた。このため、配線抵抗が
低く、両マイグレーションに対する耐性が優れた金(A
u)及び白金(Pt)等の貴金属材料が超高周波用半導
体装置のゲート電極及び配線用の材料として使用されて
いる。例えば、化合物半導体装置のゲート電極には、タ
ングステンシリサイド(WSi)又はモリブデン(M
o)等からなる高融点メタル層、窒化チタン(TiN)
又はチタン(Ti)等からなるバリアメタル層及びAu
又はPt等からなる低抵抗貴金属層が順次積層された構
造が多い。バリアメタル層は低抵抗貴金属層中の貴金属
原子の高融点メタル層又は下地への拡散に対するバリ
ア、高融点メタル層と低抵抗貴金属層との間の密着性向
上及びマイグレーション耐性向上のために形成されてい
るものである。
2. Description of the Related Art Conventionally, aluminum material is mainly used for wiring of a semiconductor device. However, as the frequency and the degree of integration increase, delay due to resistance of metal wiring and deterioration due to stress migration and electromigration occur. It has been a problem. For this reason, gold (A) having low wiring resistance and excellent resistance to both migrations
Noble metal materials such as u) and platinum (Pt) are used as materials for gate electrodes and wirings of semiconductor devices for ultrahigh frequency. For example, for a gate electrode of a compound semiconductor device, tungsten silicide (WSi) or molybdenum (M
o) Refractory metal layer made of, for example, titanium nitride (TiN)
Or a barrier metal layer made of titanium (Ti) or the like and Au
Alternatively, there are many structures in which low-resistance noble metal layers made of Pt or the like are sequentially laminated. The barrier metal layer is formed as a barrier against diffusion of noble metal atoms in the low-resistance noble metal layer to the high-melting metal layer or the underlayer, to improve adhesion between the high-melting metal layer and the low-resistance noble metal layer, and to improve migration resistance. Is what it is.

【0003】このような3層構造の金属配線はパターニ
ングにより形成されている。従来のパターニング方法に
ついて説明する。図2(a)乃至(c)は従来のパター
ニング方法を工程順に示す断面図である。従来のパター
ニング方法では、先ず、図2(a)に示すように、半導
体基板11上にシリコン酸化膜12を成膜した後、シリ
コン酸化膜12上に、高融点金属層として厚さが100
nmのWSi層13、バリアメタル層として厚さが50
nmのTiN層14並びに低抵抗貴金属層15として厚
さが50nmのPt層15a及び厚さが400nmのA
u層15bを順次蒸着法又はスパッタリング法により積
層成膜する。そして、低抵抗貴金属層15上にリソグラ
フィ技術により、フォトレジストマスク16を形成す
る。
[0003] Such a three-layer metal wiring is formed by patterning. A conventional patterning method will be described. 2A to 2C are sectional views showing a conventional patterning method in the order of steps. In the conventional patterning method, first, as shown in FIG. 2A, after a silicon oxide film 12 is formed on a semiconductor substrate 11, a thickness of 100 μm is formed on the silicon oxide film 12 as a refractory metal layer.
WSi layer 13 having a thickness of 50 nm as a barrier metal layer.
A 50 nm thick Pt layer 15a and a 400 nm thick AN
The u layer 15b is sequentially formed into a stacked film by a vapor deposition method or a sputtering method. Then, a photoresist mask 16 is formed on the low-resistance noble metal layer 15 by a lithography technique.

【0004】次に、図2(b)に示すように、アルゴン
(Ar)ガス等の不活性ガスをイオン化し、電界により
加速してスパッタエッチングするイオンミリング法によ
り、フォトレジストマスク16をマスクとして、Au層
15b及びPt層15aをエッチングする。このイオン
ミリング法には、一旦除去されたAu及びTi材が側壁
に再付着することがないように、イオンを基板厚さ方向
に対して斜めから入射させる斜めミリング法がよく使用
される。例えば、イオン入射方向を基板の厚さ方向に対
して40°傾斜させてイオンミリングする。
Next, as shown in FIG. 2 (b), an inert gas such as an argon (Ar) gas is ionized, accelerated by an electric field, and sputter-etched using the photoresist mask 16 as a mask. , The Au layer 15b and the Pt layer 15a are etched. As the ion milling method, an oblique milling method in which ions are incident obliquely with respect to the thickness direction of the substrate is often used so that the Au and Ti materials once removed do not adhere to the side walls. For example, ion milling is performed with the ion incident direction inclined at 40 ° with respect to the thickness direction of the substrate.

【0005】そして、図2(c)に示すように、フォト
レジストマスク16、Au層15b及びPt層15aを
マスクとして、四フッ化炭素(CF4)ガスと六フッ化
硫黄(SF6)ガスとの混合ガス又は塩素(Cl2)ガス
とCF4ガスとの混合ガスを使用した反応性イオンエッ
チング(RIE)法により、TiN層14及びWSi層
13をエッチングすることによって積層金属配線を形成
している。
Then, as shown in FIG. 2C, using a photoresist mask 16, an Au layer 15b and a Pt layer 15a as masks, a carbon tetrafluoride (CF 4 ) gas and a sulfur hexafluoride (SF 6 ) gas are used. The TiN layer 14 and the WSi layer 13 are etched by a reactive ion etching (RIE) method using a mixed gas of TiO 2 or a mixed gas of chlorine (Cl 2 ) gas and CF 4 gas to form a laminated metal wiring. ing.

【0006】また、他のパターニング方法が提案されて
いる(特開平3−38825号公報)。図3(a)乃至
(c)は特開平3−38825号公報に記載されたパタ
ーニング方法を工程順に示す断面図である。この公報に
記載されたパターニング方法について説明するが、本願
発明との対比のため、各膜又は層の種類及びその厚さに
は記載されたものと相違するものがある。この公報に記
載されたパターニング方法においては、先ず、半導体基
板21上にシリコン酸化膜22を成膜した後、シリコン
酸化膜22上に、高融点金属層として厚さが100nm
のWSi層23、バリアメタル層として厚さが50nm
のTiN層24及び低抵抗貴金属層として厚さが100
nmのAu薄膜25を順次蒸着法又はスパッタリング法
により積層成膜する。そして、Au薄膜25上にリソグ
ラフィ技術により開口部を有するフォトレジストパター
ン27を形成する。そして、フォトレジストパターン2
7の開口部に、Au薄膜25を電極としたメッキ法によ
り厚さが700nmのAuパターン28を形成する。
Another patterning method has been proposed (JP-A-3-38825). 3A to 3C are cross-sectional views showing the patterning method described in JP-A-3-38825 in the order of steps. The patterning method described in this publication will be described. However, for the sake of comparison with the present invention, the type and thickness of each film or layer may be different from those described. In the patterning method described in this publication, first, after a silicon oxide film 22 is formed on a semiconductor substrate 21, a 100-nm thick refractory metal layer is formed on the silicon oxide film 22.
WSi layer 23, 50 nm thick as barrier metal layer
100N thick TiN layer 24 and low-resistance noble metal layer
The Au thin film 25 having a thickness of 10 nm is sequentially stacked and deposited by a vapor deposition method or a sputtering method. Then, a photoresist pattern 27 having an opening is formed on the Au thin film 25 by a lithography technique. And a photoresist pattern 2
An Au pattern 28 having a thickness of 700 nm is formed in the opening 7 by plating using the Au thin film 25 as an electrode.

【0007】次に、図3(b)に示すように、フォトレ
ジストパターン27を剥離した後、Auパターン28を
マスクとして、Arガスと酸素(O2)ガスとの混合ガ
スを使用した反応性イオンビームエッチング(RIB
E)法により、Au薄膜25をエッチングする。
Next, as shown in FIG. 3 (b), after the photoresist pattern 27 is peeled off, the Au pattern 28 is used as a mask to react using a mixed gas of Ar gas and oxygen (O 2 ) gas. Ion beam etching (RIB
The Au thin film 25 is etched by the method E).

【0008】そして、図3(c)に示すように、Auパ
ターン28及びAu薄膜25をマスクとして、Arガス
とSF6ガスとの混合ガスを使用したRIBE法によ
り、TiN層24及びWSi層23をエッチングするこ
とによって積層金属配線を形成している。
Then, as shown in FIG. 3C, using the Au pattern 28 and the Au thin film 25 as a mask, the TiN layer 24 and the WSi layer 23 are formed by a RIBE method using a mixed gas of Ar gas and SF 6 gas. Is etched to form a laminated metal wiring.

【0009】このパターニング方法によれば、Arガス
とO2ガスとの混合ガスを使用したRIBE法によりA
u薄膜25をエッチングしているため、Au薄膜25と
TiN層24とのエッチングレート比が大きく残渣及び
下地面荒れ等の不具合は発生しない。
According to this patterning method, the ABE is performed by a RIBE method using a mixed gas of Ar gas and O 2 gas.
Since the u thin film 25 is etched, the etching rate ratio between the Au thin film 25 and the TiN layer 24 is large, and no problems such as residue and base surface roughness occur.

【0010】[0010]

【発明が解決しようとする課題】しかしながら、前述の
従来のパターニング方法には以下に示すような問題点が
ある。
However, the above-mentioned conventional patterning method has the following problems.

【0011】イオンミリング法を使用するパターニング
方法においては、金属配線の側壁に再付着を生じさせず
に微細なラインとスペースとからなるパターンを形成す
ることができない。イオンを基板の厚さ方向と平行に入
射させる場合には、微細な領域にイオンを入射させるこ
とができるため微細なパターンを形成することができる
ものの、除去されたAu及びPt材が再度スパッタリン
グされて配線の側壁に再付着してしまう。再付着が生じ
ると、再付着物がパーティクル発生源となったり、再付
着物が剥がれ配線パターン間を短絡させて電気的ショー
ト及びリークを生じさせることがある。
In the patterning method using the ion milling method, a pattern composed of fine lines and spaces cannot be formed without causing re-adhesion on the side wall of the metal wiring. In the case where ions are made incident in parallel with the thickness direction of the substrate, the ions can be made incident on fine regions, so that a fine pattern can be formed. However, the removed Au and Pt materials are sputtered again. And reattach to the side walls of the wiring. When the re-adhesion occurs, the re-adhesion may be a particle generation source, or the re-adhesion may be peeled off, causing a short circuit between the wiring patterns to cause an electric short circuit and a leak.

【0012】一方、イオンを基板の厚さ方向に対して傾
斜する方向に入射させる場合には、再付着を防止するこ
とはできるものの、配線パターンの側部がフォトレジス
トマスク16の影に入ってしまい、この領域にはイオン
が入射されない。このため、配線パターン側部のAu層
15b及びPt層15aは除去されずに残存する。そし
て、このままTiN層14及びWSi層13をエッチン
グすると、配線パターン側部のAu層15b及びPt層
15aがマスクとなって、メタル残り及び残渣17が発
生する。これを防止するために、Au層15b及びPt
層15aのミリング時間を長くすると、Arガスを使用
したイオンミリング法では低抵抗貴金属層15とTiN
層14とのミリング速度の比が2程度と小さいため、T
iN層14及びWSi層13に大きな段差が形成されて
しまい、配線パターン間の電気的ショート及びリークが
発生する。更に、この方法ではイオンが全く入射されな
い領域があるため、微細なラインとスペースとからなる
パターンが形成されないという問題点が残っている。
On the other hand, when ions are incident in a direction inclined with respect to the thickness direction of the substrate, re-adhesion can be prevented, but the side of the wiring pattern enters the shadow of the photoresist mask 16 to prevent the ions from re-adhering. Thus, no ions are incident on this region. Therefore, the Au layer 15b and the Pt layer 15a on the side of the wiring pattern remain without being removed. Then, when the TiN layer 14 and the WSi layer 13 are etched as they are, the Au layer 15b and the Pt layer 15a on the side of the wiring pattern serve as a mask, and a metal residue and a residue 17 are generated. To prevent this, the Au layer 15b and the Pt
When the milling time of the layer 15a is extended, the low-resistance noble metal layer 15 and the TiN
Since the ratio of the milling speed with the layer 14 is as small as about 2, T
A large step is formed in the iN layer 14 and the WSi layer 13, and an electric short circuit and a leak occur between the wiring patterns. Further, in this method, since there is a region where ions are not incident at all, there remains a problem that a pattern including fine lines and spaces is not formed.

【0013】また、特開平3−38825号公報に記載
されたパターニング方法においては、ArガスとO2
スとの混合ガスを使用したRIBE法によりAu薄膜2
5をエッチングしているので、エッチングされたAu材
との反応が生じず揮発除去できない。このため、側壁へ
の再付着が発生してしまう。また、基板の厚さ方向に対
して傾斜する方向からイオンビームを照射した場合に
は、微細なパターンが形成されない。
In the patterning method described in JP-A-3-38825, the Au thin film 2 is formed by a RIBE method using a mixed gas of Ar gas and O 2 gas.
Since No. 5 is etched, it does not react with the etched Au material and cannot be volatilized and removed. For this reason, reattachment to the side wall occurs. Further, when the ion beam is irradiated from a direction inclined with respect to the thickness direction of the substrate, a fine pattern is not formed.

【0014】本発明はかかる問題点に鑑みてなされたも
のであって、積層金属配線の側壁にAu及びPt材の再
付着を生じさせることなく、メタル残り及び残渣がない
微細なラインとスペースとからなるパターンを形成する
ことができるパターニング方法を提供することを目的と
する。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems, and does not cause the re-adhesion of Au and Pt materials to the side walls of the laminated metal wiring, and provides fine lines and spaces free of metal residues and residues. An object of the present invention is to provide a patterning method capable of forming a pattern consisting of:

【0015】[0015]

【課題を解決するための手段】本発明に係るパターニン
グ方法は、第1の金属層と、この第1の金属層上に形成
された第2の金属層と、この第2の金属層上に形成され
た第3の金属層とからなる積層体のパターニング方法に
おいて、塩素を含有するガスと酸素ガスとを有する混合
ガスを使用して前記第3の金属層をドライエッチングす
る工程を有することを特徴とする。
A patterning method according to the present invention comprises a first metal layer, a second metal layer formed on the first metal layer, and a second metal layer formed on the first metal layer. The method for patterning a laminate comprising the formed third metal layer includes a step of dry-etching the third metal layer using a mixed gas containing a gas containing chlorine and an oxygen gas. Features.

【0016】本発明においては、第3の金属層をドライ
エッチングする際に塩素を含有するガスと酸素ガスとを
有する混合ガスを使用しているので、ドライエッチング
によって揮発性が高い化合物が生成され、側壁への再付
着、残渣及びメタル残りを発生させることなく微細なパ
ターンを形成することができる。
In the present invention, since a mixed gas containing a gas containing chlorine and an oxygen gas is used when dry-etching the third metal layer, a compound having high volatility is generated by dry-etching. In addition, a fine pattern can be formed without causing re-adhesion to the side wall, residue and metal residue.

【0017】前記第2の金属層はTiを含有し、前記第
3の金属層は金及び白金からなる群から選択された少な
くとも1種の金属材料からなってもよい。第3の金属層
を金及び白金からなる群から選択された少なくとも1種
の金属材料から構成することにより、ドライエッチング
によって揮発性が高いAuClx、PtClx及びPtC
xyが生成されるので、側壁への再付着が防止され
る。また、第2の金属層にTiを含有させることによ
り、第2の金属層と第3の金属層とのエッチングレート
の差が大きくなるので、容易に微細なパターンを形成す
ることができる。
[0017] The second metal layer may contain Ti, and the third metal layer may be made of at least one metal material selected from the group consisting of gold and platinum. By forming the third metal layer from at least one metal material selected from the group consisting of gold and platinum, AuCl x , PtCl x and PtC having high volatility by dry etching.
Since l x O y is generated, re-adhesion of the side wall is prevented. In addition, by including Ti in the second metal layer, the difference in etching rate between the second metal layer and the third metal layer is increased, so that a fine pattern can be easily formed.

【0018】また、本発明においては、ハロゲンを含有
するガスを使用して前記第2の金属層及び前記第1の金
属層をドライエッチングする工程を有することができ
る。
Further, the present invention can include a step of dry-etching the second metal layer and the first metal layer using a gas containing halogen.

【0019】なお、前記積層体はウェハ上に形成されて
おり、前記第3の金属層をドライエッチングする工程
は、前記ウェハの温度を70乃至250℃として前記第
3の金属層をドライエッチングする工程を有することが
望ましい。
The laminate is formed on a wafer, and in the step of dry-etching the third metal layer, the third metal layer is dry-etched by setting the temperature of the wafer to 70 to 250 ° C. It is desirable to have a process.

【0020】更に、前記第2の金属層及び前記第1の金
属層をドライエッチングする工程は、前記ウェハの温度
を−30乃至50℃として前記第2の金属層及び前記第
1の金属層をドライエッチングする工程を有することが
望ましい。
Further, in the step of dry-etching the second metal layer and the first metal layer, the temperature of the wafer is set to -30 to 50 ° C., and the second metal layer and the first metal layer are etched. It is desirable to have a step of dry etching.

【0021】積層体が形成されたウェハの温度を適切な
ものとしてドライエッチングを行うことにより、エッチ
ングされた素材の反応性及びエッチングレートが高くな
るので、所望の形状のパターンをより容易に形成するこ
とができる。
By performing dry etching at an appropriate temperature of the wafer on which the laminated body is formed, the reactivity and etching rate of the etched material are increased, so that a pattern having a desired shape can be formed more easily. be able to.

【0022】また、前記第2の金属層はTi層及びTi
N層からなる群から選択された1種の金属層であっても
よい。
The second metal layer comprises a Ti layer and a Ti layer.
One type of metal layer selected from the group consisting of N layers may be used.

【0023】[0023]

【発明の実施の形態】以下、本発明の実施例方法につい
て、添付の図面を参照して具体的に説明する。図1
(a)乃至(c)は本発明の第1の実施例方法に係るパ
ターニング方法を工程順に示す断面図である。本実施例
方法においては、先ず、図1(a)に示すように、半導
体基板1上に厚さが500nmのシリコン酸化膜2を成
膜する。次いで、シリコン酸化膜2上に、第1の金属層
として厚さが100nmのWSi層3、第2の金属層と
して厚さが50nmのTiN層4並びに第3の金属層と
して厚さが50nmのPt層5a及び厚さが400nm
のAu層を蒸着法又はスパッタリング法により順次成膜
する。TiN層4がバリアメタル層となり、Pt層5a
及びAu層5bから低抵抗貴金属層5が構成される。次
いで、Au層5b上にSiO2からなる厚さが500n
mの絶縁膜を成長させ、この絶縁膜上にリソグラフィ技
術によりフォトレジスト膜パターンを形成する。そし
て、RIE装置で、フォトレジスト膜パターンをマスク
とし、四フッ化炭素(CF4)ガス、フルオロハイドロ
カーボン(CHF3)ガス及びアルゴン(Ar)ガスか
らなる混合ガスを使用して絶縁膜をドライエッチングす
ることにより、酸化膜マスク6を形成する。その後、フ
ォトレジスト膜パターンを除去する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The method of the embodiment of the present invention will be specifically described below with reference to the accompanying drawings. FIG.
3A to 3C are cross-sectional views illustrating a patterning method according to the first embodiment of the present invention in the order of steps. In the method of the present embodiment, first, a silicon oxide film 2 having a thickness of 500 nm is formed on a semiconductor substrate 1 as shown in FIG. Next, on the silicon oxide film 2, a WSi layer 3 having a thickness of 100 nm as a first metal layer, a TiN layer 4 having a thickness of 50 nm as a second metal layer, and a 50 nm thickness as a third metal layer. Pt layer 5a and thickness 400 nm
Are sequentially formed by an evaporation method or a sputtering method. The TiN layer 4 becomes a barrier metal layer, and the Pt layer 5a
And the Au layer 5b constitute the low-resistance noble metal layer 5. Next, a thickness of 500 n made of SiO 2 is formed on the Au layer 5b.
m is grown, and a photoresist film pattern is formed on the insulating film by lithography. Then, using a photoresist film pattern as a mask, the RIE apparatus is used to dry the insulating film using a mixed gas of carbon tetrafluoride (CF 4 ) gas, fluorohydrocarbon (CHF 3 ) gas, and argon (Ar) gas. By etching, an oxide film mask 6 is formed. After that, the photoresist film pattern is removed.

【0024】次に、図1(b)に示すように、ヘリコン
プラズマエッチング装置で、Cl2ガスとO2ガスとの混
合ガスをその流量比を1:2として供給し、圧力を0.
1Pa、ヘリコンプラズマソースパワーを1000W
(13.56MHz)、RFバイアスパワーを500W
(13.56MHz)とし、酸化物マスク6をマスクと
して、低抵抗貴金属層5を構成するAu層5b及びPt
層5aをドライエッチングする。
Next, as shown in FIG. 1B, a mixed gas of Cl 2 gas and O 2 gas is supplied at a flow ratio of 1: 2 by a helicon plasma etching apparatus, and the pressure is set to 0.1.
1Pa, Helicon plasma source power 1000W
(13.56 MHz), RF bias power 500W
(13.56 MHz), and using the oxide mask 6 as a mask, the Au layer 5b and the Pt constituting the low-resistance noble metal layer 5
The layer 5a is dry-etched.

【0025】Cl2ガスとO2ガスとの混合ガスはAu及
びPt材との反応性が高いので、ドライエッチングによ
り、揮発性が高いAuの塩化物(AuClx)、Ptの
塩化物(PtClx)及びPtの塩化酸化物(PtClx
y)等が生成される。このため、側壁への再付着が生
じない。
Since the mixed gas of Cl 2 gas and O 2 gas has high reactivity with Au and Pt materials, the highly volatile Au chloride (AuCl x ) and Pt chloride (PtCl x ) and chloride of Pt (PtCl x
O y ) are generated. For this reason, reattachment to the side wall does not occur.

【0026】また、Cl2ガスとO2ガスとの混合ガスを
使用することにより、低抵抗貴金属層5とTiN層4と
の間のエッチングレートの選択比が高まる。これは、こ
の混合ガスを使用することによりTiを含有するTiN
層4が酸化されてそのエッチングレートが低下するため
である。図4は横軸に酸素ガス比率をとり、縦軸に選択
比をとって両者の関係を示すグラフ図である。図4中
で、実線はAu層とTiN層との選択比を示しており、
破線はAu層とSiO2層との選択比を示している。図
4に示すように、酸素ガス比率が増加してもAu層とS
iO2層との選択比はあまり変化しないが、Au層とT
iN層との選択比は著しく上昇している。上述の条件に
よるドライエッチングでは、Au層5bのエッチングレ
ートが250nm/分、Pt層5aのエッチングレート
が100nm/分であったのに対し、TiN層4のエッ
チングレートはわずか10nm/分であった。このた
め、TiN層4上でドライエッチングが完全に停止する
ので、Au層5b及びPt層5aの残りが少なく、Ti
N層4の表面が滑らかなものとなる。
Also, by using a mixed gas of Cl 2 gas and O 2 gas, the selectivity of the etching rate between the low-resistance noble metal layer 5 and the TiN layer 4 is increased. This is because TiN containing Ti can be obtained by using this mixed gas.
This is because the layer 4 is oxidized and its etching rate decreases. FIG. 4 is a graph showing the relationship between the oxygen gas ratio on the horizontal axis and the selectivity on the vertical axis. In FIG. 4, the solid line indicates the selectivity between the Au layer and the TiN layer,
The dashed line indicates the selectivity between the Au layer and the SiO 2 layer. As shown in FIG. 4, even if the oxygen gas ratio increases, the Au layer and the S
Although the selectivity with the iO 2 layer does not change much, the Au layer and the T
The selectivity with the iN layer is significantly increased. In the dry etching under the above conditions, the etching rate of the Au layer 5b was 250 nm / min and the etching rate of the Pt layer 5a was 100 nm / min, whereas the etching rate of the TiN layer 4 was only 10 nm / min. . Therefore, the dry etching is completely stopped on the TiN layer 4, so that the remaining Au layer 5b and Pt layer 5a are small,
The surface of the N layer 4 becomes smooth.

【0027】そして、Au層5b及びPt層5aをドラ
イエッチングした後、図1(c)に示すように、四フッ
化炭素(CF4)ガスと六フッ化硫黄(SF6)ガスとの
混合ガス又はCl2ガスとCF4ガスとの混合ガスを使用
した反応性イオンエッチング(RIE)法により、Ti
N層4及びWSi層3をエッチングして積層金属配線を
形成する。
After the Au layer 5b and the Pt layer 5a are dry-etched, as shown in FIG. 1C, a mixture of a carbon tetrafluoride (CF 4 ) gas and a sulfur hexafluoride (SF 6 ) gas is formed. Ti by reactive ion etching (RIE) using a gas or a mixed gas of Cl 2 gas and CF 4 gas
The N layer 4 and the WSi layer 3 are etched to form a laminated metal wiring.

【0028】本実施例方法においては、Cl2ガスとO2
ガスとの混合ガスを使用して低抵抗貴金属層5をドライ
エッチングしているので、前述のように、揮発性が高い
化合物が生成されるため、側壁への再付着が生じない。
また、低抵抗貴金属層5とTiN層4との間のエッチン
グレートの選択比が高く、TiN層4上で低抵抗貴金属
層5のドライエッチングが完全に停止する。このため、
パターン形状の垂直性が高い。
In the method of this embodiment, Cl 2 gas and O 2
Since the low-resistance noble metal layer 5 is dry-etched using a gas mixture with a gas, a compound having high volatility is generated as described above, so that re-adhesion to the side wall does not occur.
Further, the selectivity of the etching rate between the low-resistance noble metal layer 5 and the TiN layer 4 is high, and the dry etching of the low-resistance noble metal layer 5 on the TiN layer 4 is completely stopped. For this reason,
High perpendicularity of pattern shape.

【0029】なお、低抵抗貴金属層5をエッチングする
際に、圧力を0.5Pa、半導体基板1の温度を150
℃としてもよい。半導体基板1の温度を上げることによ
り、混合ガスとAu及びPt材との反応性が向上し、揮
発性が高いAuの塩化物(AuClx)、Ptの塩化物
(PtClx)及びPtの塩化酸化物(PtClxy
等の化合物が生成されやすい。このため、エッチングレ
ートが向上すると共に、側壁への再付着が生じずエッチ
ング形状の垂直性が高まる。また、半導体基板1の温度
が70℃未満であると、エッチング形状の角度が60°
以下となるため微細なラインとスペースとのパターンを
形成することが困難となる。一方、半導体基板1の温度
が250℃を超えると、Au層5bにサイドエッチング
が生じたり、Au層5bとPt層5aとの界面に切欠に
似たサイドエッチングが生じるため、積層金属配線にく
びれ及び段差が形成されやすい。従って、低抵抗貴金属
層5をドライエッチングするときには、半導体基板1の
温度は70乃至250℃であることが望ましい。
When the low resistance noble metal layer 5 is etched, the pressure is set to 0.5 Pa and the temperature of the semiconductor substrate 1 is set to 150 Pa.
It is good also as ° C. By increasing the temperature of the semiconductor substrate 1, the reactivity between the mixed gas and the Au and Pt materials is improved, and the highly volatile Au chloride (AuCl x ), Pt chloride (PtCl x ) and Pt chloride are highly volatile. Oxide (PtCl x O y )
Are easily produced. Therefore, the etching rate is improved, and re-adhesion to the side wall does not occur, so that the verticality of the etched shape is improved. When the temperature of the semiconductor substrate 1 is lower than 70 ° C., the angle of the etching shape is 60 °.
It becomes difficult to form a fine line and space pattern because of the following. On the other hand, if the temperature of the semiconductor substrate 1 exceeds 250 ° C., side etching occurs in the Au layer 5b or side etching similar to a notch occurs in the interface between the Au layer 5b and the Pt layer 5a, so that the laminated metal wiring is constricted. And a step is easily formed. Therefore, when dry etching the low-resistance noble metal layer 5, the temperature of the semiconductor substrate 1 is desirably 70 to 250 ° C.

【0030】また、TiN層4及びWSi層3をエッチ
ングする際に、半導体基板1の温度を25℃としてもよ
い。このときの半導体基板1の温度が−30℃未満であ
ると、各層のエッチングレートが低下する。一方、半導
体基板1の温度が50℃を超えると、TiN層4及びW
Si層3にサイドエッチングが生じることがある。従っ
て、TiN層4及びWSi層3をエッチングするときに
は、半導体基板1の温度は−30乃至50℃であること
が望ましい。
When etching the TiN layer 4 and the WSi layer 3, the temperature of the semiconductor substrate 1 may be set to 25 ° C. If the temperature of the semiconductor substrate 1 at this time is lower than −30 ° C., the etching rate of each layer decreases. On the other hand, when the temperature of the semiconductor substrate 1 exceeds 50 ° C., the TiN layer 4 and W
Side etching may occur in the Si layer 3. Therefore, when etching the TiN layer 4 and the WSi layer 3, the temperature of the semiconductor substrate 1 is desirably -30 to 50C.

【0031】なお、本実施例方法においては、ヘリコン
プラズマエッチング装置を使用したが、本発明はこれに
限定されるものではない。誘導結合型プラズマ(IC
P)エッチング装置、RIBE装置及びマグネトロンR
IE装置等を使用してもよい。また、低抵抗貴金属層の
ドライエッチング時には、生成される化合物の揮発性を
高めるために、圧力は低い方が望ましく、特に、1Pa
以下であることが望ましい。また、このときに使用され
るガスは塩素を含有するものであればよく、BCl3
びSiCl4等でもよい。更に、塩素を含有するガスと
2ガスとの混合ガスに不活性ガスが添加されていても
よい。
Although the helicon plasma etching apparatus is used in the method of the present embodiment, the present invention is not limited to this. Inductively coupled plasma (IC
P) Etching equipment, RIBE equipment and magnetron R
An IE device or the like may be used. Further, at the time of dry etching of the low-resistance noble metal layer, the pressure is preferably low in order to increase the volatility of the generated compound,
It is desirable that: The gas used at this time may be any gas containing chlorine, such as BCl 3 and SiCl 4 . Further, an inert gas may be added to a mixed gas of the gas containing chlorine and the O 2 gas.

【0032】また、本実施例においては、低抵抗貴金属
層5をドライエッチングするためのマスクにSiO2
らなる酸化膜を使用したが、フォトレジストマスク及び
Tiを含有するメタルマスク等を使用してもよい。
In this embodiment, an oxide film made of SiO 2 is used as a mask for dry-etching the low-resistance noble metal layer 5. However, a photoresist mask and a metal mask containing Ti are used. Is also good.

【0033】[0033]

【発明の効果】以上詳述したように、本発明によれば、
塩素を含有するガスと酸素ガスとを有する混合ガスを使
用して第3の金属層をドライエッチングしているので、
エッチングにより揮発性が高い化合物が生成され側壁へ
の再付着を生じさせることなく微細なラインとスペース
とからなるパターンを形成することができる。また、第
2の金属層にTiが含有されていると、ドライエッチン
グによりTiが酸化されて第2の金属層のエッチングレ
ートが低下するので、メタル残り及び残渣がより低減さ
れたパターンを形成することができると共に、第2の金
属層の表面が滑らかになる。更に、積層体が形成された
ウェハの温度を適切なものとしてドライエッチングを行
うことにより、エッチングされた素材の反応性及びエッ
チングレートが高くなるので、所望の形状のパターンを
より容易に形成することができる。
As described in detail above, according to the present invention,
Since the third metal layer is dry-etched using a mixed gas containing a gas containing chlorine and an oxygen gas,
A highly volatile compound is generated by etching, and a pattern consisting of fine lines and spaces can be formed without causing re-adhesion to the side wall. In addition, when Ti is contained in the second metal layer, Ti is oxidized by dry etching, and the etching rate of the second metal layer is reduced, so that a pattern in which the remaining metal and the residue are further reduced is formed. And the surface of the second metal layer becomes smooth. Furthermore, by performing dry etching with the temperature of the wafer on which the laminated body is formed being appropriate, the reactivity and etching rate of the etched material are increased, so that a pattern having a desired shape can be more easily formed. Can be.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例方法に係るパターニング方法を
工程順に示す断面図である。
FIG. 1 is a sectional view showing a patterning method according to an embodiment of the present invention in the order of steps.

【図2】従来のパターニング方法を工程順に示す断面図
である。
FIG. 2 is a cross-sectional view showing a conventional patterning method in the order of steps.

【図3】特開平3−38825号公報に記載されたパタ
ーニング方法を工程順に示す断面図である。
FIG. 3 is a sectional view showing a patterning method described in JP-A-3-38825 in the order of steps.

【図4】酸素ガス比率と選択比との関係を示すグラフ図
である。
FIG. 4 is a graph showing a relationship between an oxygen gas ratio and a selection ratio.

【符号の説明】[Explanation of symbols]

1、11、21;半導体基板 2、12、22;シリコン酸化膜 3、13、23;WSi層 4、14、24;TiN層 5、15;低抵抗貴金属層 5a、15a;Pt層 5b、15b;Au層 6;酸化膜マスク 16;フォトレジストマスク 25;Au薄膜 27;フォトレジストパターン 28;Auパターン 1, 11, 21; semiconductor substrates 2, 12, 22; silicon oxide films 3, 13, 23; WSi layers 4, 14, 24; TiN layers 5, 15; low-resistance noble metal layers 5a, 15a; Au layer 6; oxide mask 16; photoresist mask 25; Au thin film 27; photoresist pattern 28;

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 第1の金属層と、この第1の金属層上に
形成された第2の金属層と、この第2の金属層上に形成
された第3の金属層とからなる積層体のパターニング方
法において、塩素を含有するガスと酸素ガスとを有する
混合ガスを使用して前記第3の金属層をドライエッチン
グする工程を有することを特徴とするパターニング方
法。
1. A laminate comprising a first metal layer, a second metal layer formed on the first metal layer, and a third metal layer formed on the second metal layer. A method of patterning a body, comprising: a step of dry-etching said third metal layer using a mixed gas containing a gas containing chlorine and an oxygen gas.
【請求項2】 前記第2の金属層はTiを含有し、前記
第3の金属層は金及び白金からなる群から選択された少
なくとも1種の金属材料からなることを特徴とする請求
項1に記載のパターニング方法。
2. The method according to claim 1, wherein the second metal layer contains Ti, and the third metal layer is made of at least one metal material selected from the group consisting of gold and platinum. 3. The patterning method according to item 1.
【請求項3】 ハロゲンを含有するガスを使用して前記
第2の金属層及び前記第1の金属層をドライエッチング
する工程を有することを特徴とする請求項1又は2に記
載のパターニング方法。
3. The patterning method according to claim 1, further comprising a step of dry-etching the second metal layer and the first metal layer using a gas containing halogen.
【請求項4】 前記積層体はウェハ上に形成されてお
り、前記第3の金属層をドライエッチングする工程は、
前記ウェハの温度を70乃至250℃として前記第3の
金属層をドライエッチングする工程を有することを特徴
とする請求項1乃至3のいずれか1項に記載のパターニ
ング方法。
4. The step of dry-etching the third metal layer, wherein the laminate is formed on a wafer,
4. The patterning method according to claim 1, further comprising a step of dry-etching the third metal layer at a temperature of the wafer of 70 to 250 ° C. 5.
【請求項5】 前記積層体はウェハ上に形成されてお
り、前記第2の金属層及び前記第1の金属層をドライエ
ッチングする工程は、前記ウェハの温度を−30乃至5
0℃として前記第2の金属層及び前記第1の金属層をド
ライエッチングする工程を有することを特徴とする請求
項1乃至4のいずれか1項に記載のパターニング方法。
5. The step of dry-etching the second metal layer and the first metal layer, wherein the laminate is formed on a wafer, wherein the temperature of the wafer is -30 to 5
5. The patterning method according to claim 1, further comprising a step of dry-etching the second metal layer and the first metal layer at 0 ° C. 5.
【請求項6】 前記第2の金属層はTi層及びTiN層
からなる群から選択された1種の金属層であることを特
徴とする請求項2乃至5のいずれか1項に記載のパター
ニング方法。
6. The patterning according to claim 2, wherein the second metal layer is one kind of metal layer selected from the group consisting of a Ti layer and a TiN layer. Method.
JP30621197A 1997-11-07 1997-11-07 Patterning method Pending JPH11145112A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30621197A JPH11145112A (en) 1997-11-07 1997-11-07 Patterning method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30621197A JPH11145112A (en) 1997-11-07 1997-11-07 Patterning method

Publications (1)

Publication Number Publication Date
JPH11145112A true JPH11145112A (en) 1999-05-28

Family

ID=17954338

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30621197A Pending JPH11145112A (en) 1997-11-07 1997-11-07 Patterning method

Country Status (1)

Country Link
JP (1) JPH11145112A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001001473A1 (en) * 1999-06-30 2001-01-04 Lam Research Corporation A method and apparatus for etching a gold metal layer using a titanium hardmask
JP2003124195A (en) * 2001-10-16 2003-04-25 Fujitsu Quantum Devices Ltd Method of manufacturing semiconductor device
JP2003124194A (en) * 2001-10-16 2003-04-25 Fujitsu Quantum Devices Ltd Method of manufacturing semiconductor device
KR100546275B1 (en) * 1998-06-15 2006-04-21 삼성전자주식회사 Method for etching Pt layer of semicondutcor device
JP2007134589A (en) * 2005-11-11 2007-05-31 Rohm Co Ltd Method for manufacturing semiconductor device
JP2009278142A (en) * 1998-01-20 2009-11-26 Tegal Corp Method for containing critical width dimension growth of feature to be etched
US8202394B2 (en) 2001-06-11 2012-06-19 Renesas Electronics Corporation Method of manufacturing semiconductor devices and semiconductor manufacturing apparatus

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009278142A (en) * 1998-01-20 2009-11-26 Tegal Corp Method for containing critical width dimension growth of feature to be etched
KR100546275B1 (en) * 1998-06-15 2006-04-21 삼성전자주식회사 Method for etching Pt layer of semicondutcor device
WO2001001473A1 (en) * 1999-06-30 2001-01-04 Lam Research Corporation A method and apparatus for etching a gold metal layer using a titanium hardmask
US8202394B2 (en) 2001-06-11 2012-06-19 Renesas Electronics Corporation Method of manufacturing semiconductor devices and semiconductor manufacturing apparatus
JP2003124195A (en) * 2001-10-16 2003-04-25 Fujitsu Quantum Devices Ltd Method of manufacturing semiconductor device
JP2003124194A (en) * 2001-10-16 2003-04-25 Fujitsu Quantum Devices Ltd Method of manufacturing semiconductor device
JP2007134589A (en) * 2005-11-11 2007-05-31 Rohm Co Ltd Method for manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
US5786272A (en) Metallization over tungsten plugs
JPH11145112A (en) Patterning method
JP2891952B2 (en) Method for manufacturing semiconductor device
JP3112832B2 (en) Method for manufacturing semiconductor device
US6057230A (en) Dry etching procedure and recipe for patterning of thin film copper layers
JPS61185928A (en) Pattern forming method
JP3750231B2 (en) Method for forming multilayer wiring
JPH10189594A (en) Method of forming metal wiring of semiconductor device
JP3191344B2 (en) Copper film etching method
JP3371170B2 (en) Method for manufacturing semiconductor device
JPH05343363A (en) Dry etching method
JP2503662B2 (en) Dry etching method
JPH07263425A (en) Dry etching of laminated wiring
US6103633A (en) Method for cleaning metal precipitates in semiconductor processes
JPH07263426A (en) Dry etching of laminated wiring
JPH05121378A (en) Method of manufacturing semiconductor device
JP3353490B2 (en) Patterning method for laminated wiring
JPH06132404A (en) Method for multilayer interconnection of semiconductor
JPH04278535A (en) Wiring formation method
JPH07283216A (en) Al metal wiring structure and its patterning method
JPH05182937A (en) Dry-etching method
JPH0637058A (en) Dry etching method
JP2002246393A (en) Method of forming metal wiring
JP3353443B2 (en) Dry etching method for laminated wiring
JP3541329B2 (en) Dry etching method