JPH11143805A - カード装置 - Google Patents
カード装置Info
- Publication number
- JPH11143805A JPH11143805A JP9312999A JP31299997A JPH11143805A JP H11143805 A JPH11143805 A JP H11143805A JP 9312999 A JP9312999 A JP 9312999A JP 31299997 A JP31299997 A JP 31299997A JP H11143805 A JPH11143805 A JP H11143805A
- Authority
- JP
- Japan
- Prior art keywords
- state
- mode
- card
- control
- card device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
係り、特に、カード手段を用いて音声・画像データ授受
及び音声・画像処理が可能なカード装置を提供するこ
と。 【解決手段】 外部中央処理装置に接続可能なホスト接
続手段1と、外部中央処理装置によりアクセス可能な状
態制御手段2と、複数の制御情報群を格納し状態制御手
段2により制御される第1の記憶手段3と、外部中央処
理装置および状態制御手段2により指定された制御情報
を格納可能な第2の記憶手段4と、第2の記憶手段4の
内容に基づき、動作モードの切り替え制御を行う状態切
替手段5と、を有する。
Description
コンピュータなどの周辺装置に係り、特に、カード手段
を用いたデータ転送処理および音声・画像信号処理が可
能なカード装置に関するものである。
(以下「パソコン」と称する)においてデータ転送処
理、および画像・音声信号処理を行うためには、パーソ
ナル・コンピュータ・メモリーカード・インターナショ
ナル・アソシエーション(以下「PCMCIA」と称す
る)、および日本電子工業振興協会(以下「JEID
A」と称する)の定める仕様に準拠した、従来方式であ
るPCカード16ビットモード(以下「PCカード16
モード」と称する)に対応したパソコンが有するPCカ
ードスロット(以下「スロット」と称する)にカード型
の画像・音声信号処理装置を装着する方式が主流であっ
た。
送に適した方式であるズームビデオポートモード(以下
「ZVPモード」と称する)が制定され、本モードに対
応したパソコンも現れてきている。
PCカード装置においては、音声・画像データ再生など
の動作を行う際、従来方式であるPCカード16モード
に対応したパソコンにはPCカード16対応カードを装
着し、ZVPモードに対応したパソコンにはZVP対応
カードを装着しなければならず、ユーザーより不満が出
ている。
ード16モードおよびZVPモードに対応可能なカード
装置を提供することを目的とする。
に本発明は、外部中央処理装置に接続可能なホスト接続
手段と、外部中央処理装置によりアクセス可能な状態制
御手段と、複数の制御情報群を格納し状態制御手段によ
り制御される第1の記憶手段と、外部中央処理装置およ
び状態制御手段により指定された制御情報を格納可能な
第2の記憶手段と、第2の記憶手段の内容に基づき、動
作モードの切り替え制御を行う状態切替手段と、を有す
る構成とした。
カード16モードおよびZVPモードに対応可能なカー
ド装置が得られる。
は、外部中央処理装置に接続可能なホスト接続手段と、
外部中央処理装置によりアクセス可能な状態制御手段
と、複数の制御情報群を格納し状態制御手段により制御
される第1の記憶手段と、外部中央処理装置および状態
制御手段により指定された制御情報を格納可能な第2の
記憶手段と、第2の記憶手段の内容に基づき、動作モー
ドの切り替え制御を行う状態切替手段と、を有する構成
としたことにより、外部中央処理装置および状態制御手
段により指定された制御情報に基づいて、装置全体の動
作モードを切り替えを行うことが可能となる作用を有す
る。
面を参照しながら説明する。 (実施の形態)図1は本発明の一実施の形態におけるカ
ード装置の構成ブロック図である。
下「ホストCPU」と称する)に接続可能なホスト接続
手段、2は外部中央処理装置によりアクセス可能な状態
制御手段、3は複数の制御情報群を格納し状態制御手段
2により制御される第1の記憶手段、4は外部中央処理
装置および状態制御手段2により指定された制御情報を
格納可能な第2の記憶手段、5は第2の記憶手段4の内
容に基づき状態切り替え制御を行う状態切替手段であ
る。
ド装置の回路ブロック図である。図2において、PCM
CIAコネクタ6はホスト接続手段1を実現し、パソコ
ン内部のホストCPUと接続され、ホストアドレスの指
定のためのPCMCIAアドレスバス、およびホストと
のデータ授受の為のPCMCIAデータバス、およびデ
ータの読み出し/書き込みや割り込み処理等の各制御の
為のPCMCIA制御バスが接続されている。
「RAM」と略称する)7は第1の記憶手段3を実現し
ており、本装置の機能に関するモード制御情報、および
制御に必要なI/O空間情報を格納する。
ードシーケンサ9は、状態制御手段2を実現しており、
内部に有するモードコンバータ10は状態切替手段5を
実現している。モード設定レジスタ17は第2の記憶手
段4を実現している。
コーダ12、画像メモリ13は、音声・画像信号処理を
行い、音声・画像データの表示・再生信号の授受を行う
画像・音声信号線が接続されている。SCSI(スモー
ル・コンピュータ・システム・インターフェース)プロ
トコルコントローラ(以下「SPC」と称する)14
は、外部SCSI機器とのデータの送受信を行う。
授受を行うSCSIバスが接続されている。DVD(デ
ジタルビデオディスク)ドライブ装置16は音声・画像
データ記憶・発生をを行う。このDVDドライブ装置の
代わりに、CD−ROMやハードディスク装置等の記憶
装置を使用してもよい。
いて、以下にその機能動作について説明する。
ンへ挿入されると、ホストCPUへの割り込みが発生
し、ホストCPUはPCカード装置専用のメモリ空間を
介して第1の記憶手段3(RAM7)に格納されている
PCカード装置の機能に関する情報、および制御に必要
なアドレス空間情報を読み出し、ホストアドレス空間上
の未使用の領域を検出し、PCカード装置が使用可能な
領域の使用を許可するPCカード装置有効化処理を行
う。本PCカード装置においては、ホスト接続手段1を
介して接続されるアドレス線をデコードすることによ
り、SPC17、画像圧縮コントローラ11、MPEG
2デコーダ12、画像メモリ13の各処理に必要な使用
領域をマッピングする事を実現する。この場合、ZVP
モードにおいては、従来のPCカード16モードで使用
していたアドレス線の上位を音声・画像信号が占有する
ため、カード装置側はこの信号線を解放しなければなら
ず、このために従来のPCカード16モードとZVPモ
ードとのカード装置の共用化が困難であった。本PCカ
ード装置では、状態制御手段2(インターフェースコン
トローラ8およびモードシーケンサ9)および、状態切
替手段5(モードコンバータ10)により、予め設定さ
れておいた制御情報群により共用化を行っている。
施の形態のPCカード装置の具体的説明をする。状態制
御手段2(インターフェースコントローラ8およびモー
ドシーケンサ9)によって図3の状態遷移図にける各状
態遷移が制御されている。予めホストCPUはPCカー
ド装置専用のメモリ空間を介してPCカード装置の機能
に関する情報、制御に必要なアドレス空間情報を特定の
ダウンロードソフトにより第1の記憶手段3(RAM
7)書き込んでおき、第1の記憶手段3(RAM7)は
電源オフ後もこれらの情報を保持することができる。ま
た、DVDドライブ装置16内部には音声や画像データ
の入っているDVD−ROMディスクが装着されてい
る。この場合のDVD−ROMディスクはハードディス
ク等の他の記憶媒体であってもよい。
ード装置がパソコンのスロットに挿入された際まず始め
に本状態になり、PCカード装置がホストCPUから出
力される初期化信号RESETの監視を行う。RESE
Tがインアクティブレベル(L)の期間中は本状態を保
持する。RESETがアクティブレベル(H)になる
と、次の状態2へ遷移する。
ストCPUがPCカード装置へ初期化信号RESETを
出力している期間である。本RESET信号によりPC
カード装置内部の画像圧縮コントローラ11、MPEG
2デコーダ12、画像メモリ13、SPC14、および
外部SCSI機器であるDVDドライブ装置16はすべ
て初期化される。RESETがアクティブレベル(H)
の期間中は本状態を保持する。RESETがインアクテ
ィブレベル(L)になると、次の状態3へ遷移する。
り、PCカード装置内部の状態制御手段2はカウンタ信
号COUNTがカウントフル値(FFFFh)になるま
で本状態を保持しカウンタ動作を行う。COUNTがカ
ウントフル値(FFFFh)になると、次の状態4へ遷
移する。なお、本状態以外の状態においては、カウンタ
信号COUNTはクリア値を保持している。
状態制御手段2は第1の記憶手段3(RAM7)に格納
されているPCカード装置の機能に関する情報、および
制御に必要なアドレス空間情報、およびZVPモード或
いはPCカード16モードのいずれかのモードで設定さ
れるかという初期状態情報を読み出し、第2の記憶手段
4(モード設定レジスタ17)へ設定内容を書き込む。
状態切替手段5(モードコンバータ10)により第2の
記憶手段4(モード設定レジスタ17)へ書き込まれた
設定内容を判別してPCカード装置を所定のモードへと
状態切り替えを行う。状態切り替えが終了すると、終了
信号LOADをアクティブにして、状態1へと遷移し一
連のシーケンスを終了する。
定状態の動作の流れを示したものである。以下に、図4
のフローチャートに沿って、本実施の形態のモード設定
状態の具体的説明をする。
ェースコントローラ8およびモードシーケンサ9)は、
第1の記憶手段3(RAM7)に接続されているアドレ
ス線A[11:0]上に、予めダウンロードソフトによ
り第1の記憶手段3(RAM7)書き込まれたPCカー
ド装置の機能に関する情報、制御に必要なアドレス空間
情報およびZVPモード或いはPCカード16モードの
いずれかのモードで設定されるかという初期状態情報が
格納されているアドレス信号を生成する。
ェースコントローラ8およびモードシーケンサ9)は、
第1の記憶手段3(RAM7)に接続されている読み出
し信号EOEMをイネーブルにする。
ェースコントローラ8およびモードシーケンサ9)は、
第1の記憶手段3(RAM7)に接続されているデータ
線D[7:0]を介して第1の記憶手段3(RAM7)
内部に格納されているPCカード装置の機能に関する情
報、制御に必要なアドレス空間情報、およびZVPモー
ド或いはPCカード16モードのいずれかのモードで設
定されるかという初期状態情報を読み出す。
ェースコントローラ8およびモードシーケンサ9)は、
読み出した初期状態情報により、ZVPモード或いはP
Cカード16モードのいずれかのモードで設定されるか
を条件判定する。
VPモード設定要求であった場合、状態制御手段2(イ
ンターフェースコントローラ8およびモードシーケンサ
9)は、内部の第2の記憶手段4(モード設定レジスタ
17)をZVPモードへ設定する。状態切替手段5(モ
ードコンバータ10)は内部の第2の記憶手段4(モー
ド設定レジスタ17)の設定内容に基づき、ホストアド
レス線の上位を解放し、有効な下位アドレスをインター
フェースコントローラ8へ伝達する。インターフェース
コントローラ8は伝達された有効な下位アドレス線及
び、ステップ4で第1の記憶手段3(RAM7)から読
み出されたPCカード装置の機能に関する情報、及び制
御に必要なアドレス空間情報により、SPC17、画像
圧縮コントローラ11、MPEG2デコーダ12、画像
メモリ13の各処理に必要な使用領域のマッピングを行
う。ZVPモードの場合、音声・画像用に専用のバスが
利用できるため、画像圧縮コントローラ11、画像メモ
リ13のアドレス空間を、数バイト程度マッピングする
事で、アドレス空間を有効に利用できる。
Cカード16モード設定要求であった場合、状態制御手
段2(インターフェースコントローラ8およびモードシ
ーケンサ9)は、内部の内部の第2の記憶手段4(モー
ド設定レジスタ17)をPCカード16モードへ設定す
る。状態切替手段5(モードコンバータ10)は内部の
第2の記憶手段4(モード設定レジスタ17)の設定内
容に基づき、ホストアドレス線の上位を占有し、有効な
全てのアドレスをインターフェースコントローラ8へ伝
達する。インターフェースコントローラ8は伝達された
有効なアドレス線及び、ステップ4で第1の記憶手段3
(RAM7)から読み出されたPCカード装置の機能に
関する情報、及び制御に必要なアドレス空間情報によ
り、SPC17、画像圧縮コントローラ11、MPEG
2デコーダ12、画像メモリ13のそれぞれの処理に必
要な使用領域のマッピングを行う。PCカード16モー
ドの場合、広範なアドレス空間が利用できるため、画像
圧縮コントローラ11、画像メモリ13のアドレス空間
を、数キロバイトないし数メガバイト程度マッピングす
る事で、広範なアドレス空間に多くの画像データを格納
することで、ホストCPUへのアクセス負荷も軽減さ
れ、PCカード16モードにおいても高速なデータ授受
が可能となる。
の機能に関する複数の情報、および制御に必要な複数の
アドレス空間情報を第1の記憶手段3(RAM7)に格
納する事により、SPC17のみ、或いは画像圧縮コン
トローラ11、MPEG2デコーダ12、画像メモリ1
3のみマッピングを施し活性化させる単一機能カード、
或いはSPC17、画像圧縮コントローラ11、MPE
G2デコーダ12、画像メモリ13の全てをマッピング
し活性化する複合機能カードを構成することが可能とな
り、前述のZVPモード或いはPCカード16モードの
切り替え処理と組み合わせることにより、単一のPCカ
ード装置により様々な機能を有するPCカード装置を実
現することができる。
処理装置に接続可能なホスト接続手段と、外部中央処理
装置によりアクセス可能な状態制御手段と、複数の制御
情報群を格納し状態制御手段により制御される第1の記
憶手段と、外部中央処理装置および状態制御手段により
指定された制御情報を格納可能な第2の記憶手段と、第
2の記憶手段の内容に基づき、動作モードの切り替え制
御を行う状態切替手段と、を有する構成としたことによ
り、装置全体の動作モードを切り替える事が可能とな
り、これにより単一のPCカード装置によりPCカード
16モードおよびZVPモードに対応可能なカード装置
を提供することが可能となる。
成ブロック図
路ブロック図
作を示す状態遷移図
作を示すフローチャート
Claims (1)
- 【請求項1】外部中央処理装置に接続可能なホスト接続
手段と、 外部中央処理装置によりアクセス可能な状態制御手段
と、 複数の制御情報群を格納し前記状態制御手段により制御
される第1の記憶手段と、 前記外部中央処理装置および前記状態制御手段により指
定された制御情報を格納可能な第2の記憶手段と、 前記第2の記憶手段の内容に基づき、動作モードの切り
替え制御を行う状態切替手段と、を有することを特徴と
するカード装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9312999A JPH11143805A (ja) | 1997-11-14 | 1997-11-14 | カード装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9312999A JPH11143805A (ja) | 1997-11-14 | 1997-11-14 | カード装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11143805A true JPH11143805A (ja) | 1999-05-28 |
Family
ID=18036021
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9312999A Pending JPH11143805A (ja) | 1997-11-14 | 1997-11-14 | カード装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11143805A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001065383A1 (fr) | 2000-03-01 | 2001-09-07 | Sony Computer Entertainment Inc. | Carte maitresse d'ordinateur a mode variable et son controleur d'e/s |
WO2001071718A1 (fr) * | 2000-03-22 | 2001-09-27 | Matsushita Electric Industrial Co., Ltd. | Unite a disque magnetique |
-
1997
- 1997-11-14 JP JP9312999A patent/JPH11143805A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001065383A1 (fr) | 2000-03-01 | 2001-09-07 | Sony Computer Entertainment Inc. | Carte maitresse d'ordinateur a mode variable et son controleur d'e/s |
WO2001071718A1 (fr) * | 2000-03-22 | 2001-09-27 | Matsushita Electric Industrial Co., Ltd. | Unite a disque magnetique |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5996027A (en) | Transmitting specific command during initial configuration step for configuring disk drive controller | |
US20050138288A1 (en) | Dual mode USB and PCI express device | |
US6996636B2 (en) | Active USB device | |
US9680972B2 (en) | SD switch box in a cellular handset | |
US20060041611A1 (en) | Data transfer control system, electronic apparatus, and program | |
EP0464848B1 (en) | Structure for enabling direct memory-to-memory transfer | |
US5473595A (en) | Information processor using processors to rapidly process data stored on an optical storage medium | |
JP2001216194A (ja) | 演算処理装置 | |
JP3953832B2 (ja) | メディア媒体用インタフェースカード | |
JP2004086503A (ja) | メモリカード認識システム、メモリカード・ホスト機器、メモリカード、記憶領域切り替え方法及び記憶領域切り替えプログラム | |
US7925819B2 (en) | Non-volatile memory storage system and method for reading an expansion read only memory image thereof | |
JPH11143805A (ja) | カード装置 | |
EP1394682B1 (en) | Data transfer control device, program and method of fabricating an electronic instrument | |
JPH0935026A (ja) | コンピュータ用カード | |
KR100592108B1 (ko) | 복수의 프로세서간의 신속한 데이터 전달 방법 및 공유메모리를 가지는 디지털 처리 장치 | |
JPH11134283A (ja) | 情報処理装置 | |
KR100888427B1 (ko) | 공유 메모리를 구비한 디지털 처리 장치 및 데이터 출력방법 | |
JPH08161438A (ja) | ビデオゲーム装置 | |
JP2003323392A (ja) | 記録装置 | |
KR100856811B1 (ko) | 유에스비 인터페이스 장치 | |
JPH10171745A (ja) | 携帯型電子機器 | |
JP2001109582A (ja) | 転送方法及び装置、記録方法及び装置、再生方法及び装置、記録媒体 | |
JP2000250759A (ja) | フラッシュメモリのブートブロック書き込み方法 | |
KR20080060916A (ko) | Drm 처리 가능 usb 콘트롤러 및 그에 사용되는drm 처리 장치 | |
JPH09179788A (ja) | アクセス記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Effective date: 20050422 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20050531 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080610 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20090610 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100610 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |