JPH11142809A - Liquid crystal display device - Google Patents

Liquid crystal display device

Info

Publication number
JPH11142809A
JPH11142809A JP9304708A JP30470897A JPH11142809A JP H11142809 A JPH11142809 A JP H11142809A JP 9304708 A JP9304708 A JP 9304708A JP 30470897 A JP30470897 A JP 30470897A JP H11142809 A JPH11142809 A JP H11142809A
Authority
JP
Japan
Prior art keywords
power supply
voltage
liquid crystal
crystal display
supply line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9304708A
Other languages
Japanese (ja)
Inventor
Yoshio Owaki
義雄 大脇
Masaaki Kitajima
雅明 北島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Consumer Electronics Co Ltd
Japan Display Inc
Original Assignee
Hitachi Device Engineering Co Ltd
Hitachi Ltd
Hitachi Consumer Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Device Engineering Co Ltd, Hitachi Ltd, Hitachi Consumer Electronics Co Ltd filed Critical Hitachi Device Engineering Co Ltd
Priority to JP9304708A priority Critical patent/JPH11142809A/en
Publication of JPH11142809A publication Critical patent/JPH11142809A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Power Sources (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a liquid crystal display device capable of preventing the occurrence of malfunction at the reset operation or the like of a power supply in a personal computer by connecting a discharging means to a power supply line. SOLUTION: In a liquid crystal display device 10 provided with a DC-DC converter for generating voltage of a voltage level different from power supply voltage supplied from the exterior through a power supply line 16, a discharging means 17 is connected to the power supply line 16 to which power supply voltage is supplied from the exterion. The means 17 is a discharging resistor connected between the line 16 and a reference power supply line to which reference potential is supplied, a switching element to be conducted when the voltage of the line 16 is dropped to prescribed voltage or less or a switching element to be conducted when the power supply voltage supplied from the exterion is interrupted.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、液晶表示装置に係
わり、特に、電源を一瞬遮断し再投入する、所謂、電源
のリセット動作時等の誤動作を防止した液晶表示装置に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device in which a power supply is momentarily cut off and turned on again, that is, a liquid crystal display device in which a malfunction such as a so-called power supply reset operation is prevented.

【0002】[0002]

【従来の技術】単純マトリクス形液晶表示装置、あるい
は画素毎に能動素子(例えば、薄膜トランジスタ)を有
し、この能動素子をスイッチング駆動するアクティブマ
トリクス型液晶表示装置は、ノート型パソコン等の表示
装置として広く使用されている。これら液晶表示装置の
1つに、STN方式、あるいはTFT方式の液晶表示モ
ジュール(LCM)が知られている。
2. Description of the Related Art A simple matrix type liquid crystal display device or an active matrix type liquid crystal display device having an active element (for example, a thin film transistor) for each pixel and switchingly driving the active element is used as a display device of a notebook personal computer or the like. Widely used. As one of these liquid crystal display devices, an STN type or a TFT type liquid crystal display module (LCM) is known.

【0003】この液晶表示モジュールには、外部、例え
ば、パーソナルコンピュータ(以下、パソコンと称す
る。)本体側から表示データ、表示制御信号(クロック
信号、水平同期信号、垂直同期信号、ディスプレイタイ
ミング信号)および電源電圧が供給される。また、液晶
表示モジュールは、DC−DCコンバータを有し、この
DC−DCコンバータで、外部から供給された電源電圧
を昇圧し、この昇圧された電圧から、液晶表示パネルの
各画素に印加する液晶駆動電圧、例えば、TFT方式の
液晶表示モジュールであれば、ドレイン信号線に供給す
る映像信号電圧、あるいはコモン電極(対向電極)に供
給するコモン電圧等を生成する。
This liquid crystal display module is provided with display data, display control signals (clock signal, horizontal synchronizing signal, vertical synchronizing signal, display timing signal) and display data from an external unit, for example, a personal computer (hereinafter referred to as a personal computer). The power supply voltage is supplied. The liquid crystal display module has a DC-DC converter. The DC-DC converter boosts a power supply voltage supplied from outside, and uses the boosted voltage to apply a liquid crystal to each pixel of the liquid crystal display panel. For example, in the case of a TFT type liquid crystal display module, a driving voltage is generated, such as a video signal voltage supplied to a drain signal line or a common voltage supplied to a common electrode (counter electrode).

【0004】なお、このような技術は、例えば、特願平
7−169648号に記載されている。
[0004] Such a technique is described, for example, in Japanese Patent Application No. 7-169648.

【0005】[0005]

【発明が解決しようとする課題】パーソナルコンピュー
タにおいては、電源を一瞬遮断し再投入する、所謂、電
源のリセット動作が必要となる場合がある。しかしなが
ら、従来の液晶表示モジュールにおいては、この電源の
リセット動作時に誤動作する場合があった。即ち、この
電源のリセット動作時には、パソコン本体側から液晶表
示モジュールに供給される電源電圧は一旦遮断され、所
定時間後に、パソコン本体側から液晶表示モジュールに
電源電圧が再度供給される。しかしながら、パソコン本
体側から液晶表示モジュールに電源電圧が供給されなく
なっても、液晶表示モジュール内の電源線(以下、電源
ラインと称する。)の電圧は直ぐには低下せず、所定の
時定数で低下する。そのため、液晶表示モジュール内の
電源ラインの電圧が所定の電圧まで低下しないうちに、
パソコン本体側から再度電源電圧が供給される場合があ
り、それにより、液晶表示モジュール(LCM)が誤動
作する場合があった。
In a personal computer, there is a case where a so-called power-supply resetting operation, that is, a momentary power-off and power-on, is required. However, the conventional liquid crystal display module sometimes malfunctions at the time of resetting the power supply. That is, during the reset operation of the power supply, the power supply voltage supplied from the personal computer to the liquid crystal display module is temporarily cut off, and after a predetermined time, the power supply voltage is supplied again from the personal computer to the liquid crystal display module. However, even when the power supply voltage is not supplied from the personal computer to the liquid crystal display module, the voltage of the power supply line (hereinafter referred to as a power supply line) in the liquid crystal display module does not immediately decrease, but decreases at a predetermined time constant. I do. Therefore, before the voltage of the power supply line in the liquid crystal display module does not drop to a predetermined voltage,
In some cases, the power supply voltage was supplied again from the personal computer body side, which caused the liquid crystal display module (LCM) to malfunction.

【0006】本発明は、前記従来技術の問題点を解決す
るためになされたものであり、本発明の目的は、液晶表
示装置において、電源線に放電手段を設け、パーソナル
コンピュータの電源のリセット動作時等の誤動作を防止
することが可能となる技術を提供することにある。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems of the prior art, and an object of the present invention is to provide a liquid crystal display device with a discharge means provided on a power supply line to reset a power supply of a personal computer. It is an object of the present invention to provide a technique capable of preventing a malfunction at the time.

【0007】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
にする。
[0007] The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

【0008】[0008]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記の通りである。
SUMMARY OF THE INVENTION Among the inventions disclosed in the present application, the outline of a representative one will be briefly described.
It is as follows.

【0009】外部から電源線を介して供給される電源電
圧に基づいて、前記電源電圧とは異なる電圧レベルの電
圧を生成するDC−DCコンバータを備える液晶表示装
置において、外部からの電源電圧が供給される電源線に
放電手段を設けたことを特徴とする。
In a liquid crystal display device provided with a DC-DC converter for generating a voltage having a voltage level different from the power supply voltage based on a power supply voltage supplied from the outside via a power supply line, an external power supply voltage is supplied. The power supply line is provided with discharge means.

【0010】即ち、本発明は、電源線と、基準電位が供
給される基準電源線との間に、放電用の抵抗、電源線の
電圧が所定の電圧以下となったときに導通するスイッチ
ング素子、あるいは外部からの供給される電源電圧が遮
断される時に導通するスイッチング素子を設けたことを
特徴とする。
That is, according to the present invention, there is provided a switching resistor which is turned on when a voltage of a power supply line becomes lower than a predetermined voltage between a power supply line and a reference power supply line to which a reference potential is supplied. Or a switching element that conducts when a power supply voltage supplied from the outside is cut off.

【0011】[0011]

【発明の実施の形態】以下、本発明をTFT方式の液晶
表示モジュールに適用した実施の形態を図面を参照して
詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment in which the present invention is applied to a TFT type liquid crystal display module will be described below in detail with reference to the drawings.

【0012】なお、実施の形態を説明するための全図に
おいて、同一機能を有するものは同一符号を付け、その
繰り返しの説明は省略する。
In all the drawings for describing the embodiments, those having the same functions are denoted by the same reference numerals, and their repeated description will be omitted.

【0013】図1は、本発明の実施の形態のTFT方式
の液晶表示モジュールの概略構成を示すブロック図であ
る。本実施の形態の液晶表示モジュール(LCM)10
は、液晶表示パネル(TFT−LCD)15の上側に水
平走査用ドライバ(ドレインドライバ)13が配置さ
れ、また、液晶表示パネル15の側面に、垂直走査用ド
ライバ(ゲートドライバ)14、電源回路11、タイミ
ングコントローラ12が配置される。なお、図1では、
水平走査用ドライバ13および垂直走査用ドライバ14
を一個のブロックで図示しているが、実際には、この水
平走査用ドライバ13および垂直走査用ドライバ14
は、複数個のLSI(半導体集積回路)で構成される。
また、図1において、20はパソコン本体を、21は電
源制御スイッチ(SW)を示す。
FIG. 1 is a block diagram showing a schematic configuration of a TFT type liquid crystal display module according to an embodiment of the present invention. Liquid crystal display module (LCM) 10 of the present embodiment
A horizontal scanning driver (drain driver) 13 is disposed above a liquid crystal display panel (TFT-LCD) 15, and a vertical scanning driver (gate driver) 14 and a power supply circuit 11 are disposed on side surfaces of the liquid crystal display panel 15. , A timing controller 12. In FIG. 1,
Horizontal scanning driver 13 and vertical scanning driver 14
Is shown by one block, but in practice, the horizontal scanning driver 13 and the vertical scanning driver 14
Is composed of a plurality of LSIs (semiconductor integrated circuits).
In FIG. 1, reference numeral 20 denotes a personal computer main body, and reference numeral 21 denotes a power control switch (SW).

【0014】図2は、図1に示す液晶表示パネル15の
一例の等価回路を示す図である。
FIG. 2 is a diagram showing an equivalent circuit of one example of the liquid crystal display panel 15 shown in FIG.

【0015】この図2に示すように、液晶表示パネル1
5は、マトリクス状に形成される複数の画素を有する。
各画素は、隣接する2本の信号線(ドレイン信号線
(D)またはゲート信号線(G))と、隣接する2本の
信号線(ゲート信号線(G)またはドレイン信号線
(D))との交差領域内に配置される。各画素は薄膜ト
ランジスタ(TFT1,TFT2)を有し、各画素の薄
膜トランジスタ(TFT1,TFT2)のソース電極
は、画素電極(ITO1)に接続される。また、画素電
極(ITO1)と対向電極(またはコモン電極)(IT
O2)との間に液晶層が設けられるので、画素電極(I
TO1)とコモン電極(ITO2)との間には、液晶容
量(CLC)が等価的に接続される。さらに、薄膜トラン
ジスタ(TFT1,TFT2)のソース電極と前段のゲ
ート信号線(G)との間には、付加容量(CADD )が接
続される。なお、図2において、ARは表示領域であ
る。
As shown in FIG. 2, the liquid crystal display panel 1
5 has a plurality of pixels formed in a matrix.
Each pixel includes two adjacent signal lines (a drain signal line (D) or a gate signal line (G)) and two adjacent signal lines (a gate signal line (G) or a drain signal line (D)). And is arranged in the intersection area with. Each pixel has a thin film transistor (TFT1, TFT2), and the source electrode of the thin film transistor (TFT1, TFT2) of each pixel is connected to the pixel electrode (ITO1). In addition, the pixel electrode (ITO1) and the counter electrode (or common electrode) (IT
O2), a liquid crystal layer is provided, so that the pixel electrode (I
A liquid crystal capacitor (CLC) is equivalently connected between the common electrode (TO1) and the common electrode (ITO2). Further, an additional capacitance (CADD) is connected between the source electrodes of the thin film transistors (TFT1 and TFT2) and the preceding gate signal line (G). In FIG. 2, AR is a display area.

【0016】図2に示す液晶表示パネル15において、
列方向に配置された各画素の薄膜トランジスタ(TF
T)のドレイン電極は、それぞれドレイン信号線(D)
に接続され、各ドレイン信号線(D)は、列方向の各画
素の液晶に階調電圧を印加する水平走査用ドライバ13
に接続される。また、行方向に配置された各画素におけ
る薄膜トランジスタ(TFT)のゲート電極は、それぞ
れゲート信号線(G)に接続され、各ゲート信号線
(G)は、1水平走査時間、行方向の各画素の薄膜トラ
ンジスタ(TFT)のゲート電極に走査駆動電圧(正の
バイアス電圧あるいは負のバイアス電圧)を供給する垂
直走査用ドライバ14に接続される。
In the liquid crystal display panel 15 shown in FIG.
The thin film transistor (TF) of each pixel arranged in the column direction
The drain electrode of T) is a drain signal line (D)
, And each drain signal line (D) is connected to a horizontal scanning driver 13 for applying a gradation voltage to the liquid crystal of each pixel in the column direction.
Connected to. The gate electrodes of the thin film transistors (TFTs) in the pixels arranged in the row direction are connected to gate signal lines (G), respectively. Each gate signal line (G) is connected to each pixel in the row direction for one horizontal scanning time. Is connected to a vertical scanning driver 14 that supplies a scanning drive voltage (positive bias voltage or negative bias voltage) to the gate electrode of the thin film transistor (TFT).

【0017】図1に示すタイミングコントローラ12
は、1個の半導体集積回路(LSI)から構成され、コ
ンピュータ本体側から送信されてくる表示用データ(R
・G・B)、および表示制御信号(クロック信号、ディ
スプレイタイミング信号、水平同期信号、垂直同期信
号)を基に、水平走査用ドライバ13、および、垂直走
査用ドライバ14を制御・駆動する。
The timing controller 12 shown in FIG.
Is composed of one semiconductor integrated circuit (LSI), and the display data (R) transmitted from the computer body side.
G.B) and a display control signal (clock signal, display timing signal, horizontal synchronization signal, vertical synchronization signal) to control and drive the horizontal scanning driver 13 and the vertical scanning driver 14.

【0018】水平走査用ドライバ13は、タイミングコ
ントローラ12から送出される表示データラッチ用クロ
ック信号に基づき、タイミングコントローラ12から送
出される1水平走査分の表示データをラッチし、タイミ
ングコントローラ12から送出される出力タイミング制
御用クロック信号に基づき、当該ラッチした表示データ
に対応する階調電圧を各ドレイン信号線(D)に出力す
る。垂直走査用ドライバ14は、タイミングコントロー
ラ12から送出されるフレーム開始指示信号および1水
平走査時間周期のシフトクロック信号に基づき、液晶表
示パネル15の各ゲート信号線(G)に接続された複数
の薄膜トランジスタ(TFT)を、1水平走査時間の間
順次導通させる。以上の動作により、液晶表示パネル1
5に画像が表示される。
The horizontal scanning driver 13 latches display data for one horizontal scan sent from the timing controller 12 based on the display data latch clock signal sent from the timing controller 12, and sends out the data from the timing controller 12. A grayscale voltage corresponding to the latched display data is output to each drain signal line (D) based on the output timing control clock signal. The vertical scanning driver 14 includes a plurality of thin film transistors connected to each gate signal line (G) of the liquid crystal display panel 15 based on a frame start instruction signal sent from the timing controller 12 and a shift clock signal having one horizontal scanning time period. (TFT) are sequentially turned on for one horizontal scanning time. With the above operation, the liquid crystal display panel 1
An image is displayed in 5.

【0019】図3は、図1に示す電源回路11の概略構
成を示すブロック図である。同図に示すように、電源回
路11は、DC−DCコンバータ31と、階調基準電圧
生成回路32と、対向電極電圧生成回路33と、ゲート
電極電圧生成回路34とから構成される。階調基準電圧
生成回路32は、DC−DCコンバータ31からの出力
電圧に基づき、水平走査用ドライバ13内で表示データ
に対応した階調電圧を生成する際に使用される階調基準
電圧を生成し、水平走査用ドライバ13に出力する。一
般に、この階調基準電圧生成回路32は、正極性の階調
基準電圧を生成する正電圧生成回路と、負極性の階調基
準電圧を生成する負電圧生成回路とから構成される。対
向電極電圧生成回路33は、DC−DCコンバータ31
からの出力電圧に基づき、対向電極(ITO2)に印加
する駆動電圧を生成し、ゲート電極電圧生成回路34
は、DC−DCコンバータ31からの出力電圧に基づ
き、薄膜トランジスタ(TFT)のゲート電極に印加す
る駆動電圧(正のバイアス電圧および負のバイアス電
圧)を生成する。
FIG. 3 is a block diagram showing a schematic configuration of the power supply circuit 11 shown in FIG. As shown in the figure, the power supply circuit 11 includes a DC-DC converter 31, a gradation reference voltage generation circuit 32, a common electrode voltage generation circuit 33, and a gate electrode voltage generation circuit 34. The grayscale reference voltage generation circuit 32 generates a grayscale reference voltage used when generating a grayscale voltage corresponding to display data in the horizontal scanning driver 13 based on the output voltage from the DC-DC converter 31. Then, the output is output to the horizontal scanning driver 13. Generally, the gray scale reference voltage generation circuit 32 includes a positive voltage generation circuit that generates a gray scale reference voltage of a positive polarity, and a negative voltage generation circuit that generates a gray scale reference voltage of a negative polarity. The common electrode voltage generation circuit 33 includes the DC-DC converter 31
A driving voltage to be applied to the counter electrode (ITO2) is generated based on the output voltage from
Generates a drive voltage (positive bias voltage and negative bias voltage) to be applied to the gate electrode of the thin film transistor (TFT) based on the output voltage from the DC-DC converter 31.

【0020】図4は、図3に示すDC−DCコンバータ
31の一例の概略構成を示すブロック図である。図4に
示すDC−DCコンバータ31は、スイッチング制御回
路41で、スイッチング素子(npnトランジスタ)4
2をオン・オフし、これにより、コイル43に高電圧の
誘起電圧を発生させ、この高電圧の誘起電圧を、ダイオ
ード44およびコンデンサ45で、整流・平滑して出力
するようにしたものである。
FIG. 4 is a block diagram showing a schematic configuration of an example of the DC-DC converter 31 shown in FIG. A DC-DC converter 31 shown in FIG. 4 includes a switching control circuit 41 and a switching element (npn transistor) 4.
2 is turned on and off, thereby generating a high voltage induced voltage in the coil 43, and rectifying and smoothing the high voltage induced voltage by the diode 44 and the capacitor 45 and outputting the rectified and smoothed voltage. .

【0021】図5は、図4に示すスイッチング制御回路
41の起動時、および動作停止時の動作を説明するため
の図である。このスイッチング制御回路41の起動時
に、同図の実線に示すような電源電圧(VDD)が印加
された場合に、スイッチング制御回路41は、電源電圧
(VDD)が第1のしきい値電圧(VTH)を越えた時に
起動する。また、このスイッチング制御回路41の動作
停止時に、同図の点線に示すような電源電圧(VDD)
が印加された場合に、スイッチング制御回路41は、電
源電圧(VDD)が第2のしきい値電圧(VTL)を下回
った時に動作を停止する。また、一般に、このスイッチ
ング制御回路41は、過電圧に対する保護対策として、
過電圧が印加されると動作を停止する過電圧保護回路が
組み込まれている。
FIG. 5 is a diagram for explaining the operation when the switching control circuit 41 shown in FIG. 4 is started and when the operation is stopped. When the power supply voltage (VDD) is applied as shown by the solid line at the time of activation of the switching control circuit 41, the switching control circuit 41 sets the power supply voltage (VDD) to the first threshold voltage (VTH). Fires when crossing). When the operation of the switching control circuit 41 is stopped, the power supply voltage (VDD) as shown by a dotted line in FIG.
Is applied, the switching control circuit 41 stops operating when the power supply voltage (VDD) falls below the second threshold voltage (VTL). Generally, the switching control circuit 41 is provided as a protection measure against overvoltage.
An overvoltage protection circuit that stops operation when an overvoltage is applied is incorporated.

【0022】今、図1において、パソコン本体20側
で、電源制御スイッチ(SW)21を制御して、電源の
リセット動作、即ち、電源制御スイッチ(SW)21を
オン→オフ→オンと制御する場合を考える。この場合
に、液晶表示モジュール10内の電源ライン16の電圧
(VC)は、図6に示すように変化する。電源オンの状
態では、電源ライン16の電圧(VC)は、VC=VD
Dであり、電源ライン16に接続される容量成分18に
は電荷が蓄積される。この後、電源制御スイッチ(S
W)21がオフとなり、パソコン本体20側から電源電
圧(VDD)が供給されなくなると、容量成分18の電
荷は、図7に示す、液晶表示モジュール10内の抵抗成
分19を介して放電される。
In FIG. 1, the power control switch (SW) 21 is controlled by the personal computer body 20 to reset the power, that is, the power control switch (SW) 21 is controlled from ON to OFF to ON. Consider the case. In this case, the voltage (VC) of the power supply line 16 in the liquid crystal display module 10 changes as shown in FIG. In the power-on state, the voltage (VC) of the power supply line 16 is VC = VD
D, electric charges are accumulated in the capacitance component 18 connected to the power supply line 16. Thereafter, the power control switch (S
W) 21 is turned off, and when the power supply voltage (VDD) is not supplied from the personal computer body 20 side, the charge of the capacitance component 18 is discharged via the resistance component 19 in the liquid crystal display module 10 shown in FIG. .

【0023】図7は、図1に示す液晶表示モジュール1
0内の容量成分と抵抗成分を表す模式図である。同図に
おいて、17は放電手段を構成する放電用の抵抗、18
は液晶表示モジュール10内の容量成分、19は液晶表
示モジュール10内の抵抗成分を示す。ここで、容量成
分18は、電源ライン16に接続される全てのコンデン
サ、あるいは電源ライン16に接続される浮遊コンデン
サが合成された容量成分を表し、また、Raは放電用の
抵抗17の抵抗値、Cinは容量成分18の容量値、R
inは抵抗成分19の抵抗値を表す。この場合に、抵抗
成分19の抵抗値(Rin)は、液晶表示モジュール1
0の大きさ(言い換えれば、液晶表示パネル15の大き
さ)により異なるが、おおよそ数100KΩ〜数MΩ程
度の値である。
FIG. 7 shows the liquid crystal display module 1 shown in FIG.
It is a schematic diagram showing the capacitance component and the resistance component in 0. In the figure, reference numeral 17 denotes a discharge resistor constituting discharge means;
Denotes a capacitance component in the liquid crystal display module 10, and 19 denotes a resistance component in the liquid crystal display module 10. Here, the capacitance component 18 represents a capacitance component obtained by combining all capacitors connected to the power supply line 16 or a floating capacitor connected to the power supply line 16, and Ra is a resistance value of the discharge resistor 17. , Cin are the capacitance value of the capacitance component 18, R
in represents the resistance value of the resistance component 19. In this case, the resistance value (Rin) of the resistance component 19 depends on the liquid crystal display module 1.
Although it varies depending on the size of 0 (in other words, the size of the liquid crystal display panel 15), the value is approximately several hundreds KΩ to several MΩ.

【0024】容量成分18の電荷が、液晶表示モジュー
ル10内の抵抗成分19を介して放電される場合には、
電源ライン16の電圧(VC)は、図6の点線に示すよ
うに、下記(1)式に示す指数関数にしたがって指数関
数的に低下し、接地電位(GND)に近づいていく。
When the electric charge of the capacitance component 18 is discharged through the resistance component 19 in the liquid crystal display module 10,
As shown by the dotted line in FIG. 6, the voltage (VC) of the power supply line 16 decreases exponentially according to the exponential function shown in the following equation (1), and approaches the ground potential (GND).

【0025】[0025]

【数1】 VCC=VDD・exp(−t/(Cin・Rin)) ・・・・(1) ここで、抵抗成分19の抵抗値(Rin)が大きい場合
には放電時間が長くなるので、電源制御スイッチ(S
W)21がオフとなっている期間(Ta)が短いと、図
6の点線に示すように、電源制御スイッチ(SW)21
がオフとなっている期間(Ta)内に、電源ライン16
の電圧(VC)が、DC−DCコンバータ31の第2の
しきい値電圧(VTL)以下の電圧まで低下しない場合が
あった。また、抵抗成分19の抵抗値(Rin)がそれ
程大きくなく、電源制御スイッチ(SW)21がオフと
なっている期間(Ta)内に、電源ライン16の電圧
(VC)が、DC−DCコンバータ31の第2のしきい
値電圧(VTL)以下の電圧まで低下できる場合であって
も、例えば、図8に示すように、パソコン本体20側に
電圧安定化用コンデンサ22が接続されるような場合に
は、電源制御スイッチ(SW)21がオフとなっている
期間(Ta)内に、電源ライン16の電圧(VC)が、
DC−DCコンバータ31の第2のしきい値電圧(VT
L)以下の電圧まで低下しない場合があった。
## EQU00001 ## VCC = VDD.exp (-t / (Cin.Rin)) (1) Here, when the resistance value (Rin) of the resistance component 19 is large, the discharge time becomes long. Power control switch (S
If the period (Ta) in which the W) 21 is off is short, as shown by the dotted line in FIG. 6, the power control switch (SW) 21
During the period (Ta) when the power supply line 16 is off, the power supply line 16
May not be reduced to a voltage equal to or lower than the second threshold voltage (VTL) of the DC-DC converter 31 in some cases. In addition, during a period (Ta) in which the resistance value (Rin) of the resistance component 19 is not so large and the power supply control switch (SW) 21 is off, the voltage (VC) of the power supply line 16 is changed to a DC-DC converter. Even if the voltage can be reduced to a voltage equal to or lower than the second threshold voltage (VTL) of the PC 31, for example, as shown in FIG. In this case, the voltage (VC) of the power supply line 16 is changed during the period (Ta) in which the power control switch (SW) 21 is off.
The second threshold voltage of the DC-DC converter 31 (VT
L) In some cases, the voltage did not decrease to the following.

【0026】電源ライン16の電圧(VC)が、DC−
DCコンバータ31の第2のしきい値電圧(VTL)以下
の電圧まで低下していない場合には、DC−DCコンバ
ータ31はまだ動作状態にある。但し、電源電圧(VD
D)が第1しきい値電圧(VTH)以下であり、DC−D
Cコンバータ31は、異常状態とみなし、所定時間後、
DC−DCコンバータ31の過電圧保護回路が動作しD
C−DCコンバータ31は動作を停止する。この状態
で、電源制御スイッチ(SW)21がオンとなり、パソ
コン本体20側から電源電圧(VDD)が供給された場
合には、DC−DCコンバータ31から見ると、第2の
しきい値電圧(VTL)以下から、電源が投入されていな
いため、DC−DCコンバータ31は動作を停止したま
まとなる。そして、DC−DCコンバータ31が停止す
ると、DC−DCコンバータ31から出力電圧が出力さ
れないので、液晶表示パネル15の液晶層の両端には、
何ら電圧が印加されない。
When the voltage (VC) of the power supply line 16 is DC-
If the voltage has not dropped below the second threshold voltage (VTL) of the DC converter 31, the DC-DC converter 31 is still operating. However, the power supply voltage (VD
D) is equal to or less than the first threshold voltage (VTH), and DC-D
The C converter 31 regards it as an abnormal state, and after a predetermined time,
When the overvoltage protection circuit of the DC-DC converter 31 is activated, D
The operation of the C-DC converter 31 stops. In this state, when the power supply control switch (SW) 21 is turned on and the power supply voltage (VDD) is supplied from the personal computer body 20 side, when viewed from the DC-DC converter 31, the second threshold voltage ( (VTL) After that, since the power is not turned on, the DC-DC converter 31 keeps its operation stopped. When the DC-DC converter 31 stops operating, no output voltage is output from the DC-DC converter 31, so that both ends of the liquid crystal layer of the liquid crystal display panel 15 are provided.
No voltage is applied.

【0027】そのため、液晶表示モジュール10が誤動
作し、液晶表示パネル15がノーマリホワイトタイプの
液晶表示パネルであれば、液晶表示パネル15の表示面
が白、あるいは、液晶表示パネル15がノーマリブラッ
クタイプの液晶表示パネルであれば、液晶表示パネル1
5の表示面が黒となる場合があった。そして、この誤動
作状態から正常状態に復帰するためには、電源制御スイ
ッチ(SW)21をオフし、DC−DCコンバータコン
バータ31の第2のしきい値電圧(VTL)以下にし、電
源制御スイッチ(SW)21をオンする必要があった。
このように、従来の液晶表示モジュール10において
は、パソコンの電源のリセット動作時等に、DC−DC
コンバータ31が停止することにより、液晶表示モジュ
ールが誤動作する場合があった。
Therefore, if the liquid crystal display module 10 malfunctions and the liquid crystal display panel 15 is a normally white type liquid crystal display panel, the display surface of the liquid crystal display panel 15 is white or the liquid crystal display panel 15 is normally black. Liquid crystal display panel, a liquid crystal display panel 1
In some cases, the display surface of No. 5 was black. Then, in order to return from the malfunction state to the normal state, the power supply control switch (SW) 21 is turned off, the power supply control switch (SW) is reduced to the second threshold voltage (VTL) or less of the DC-DC converter converter 31, and the power supply control switch (SW) is turned off. SW) 21 had to be turned on.
As described above, in the conventional liquid crystal display module 10, the DC-DC
When the converter 31 stops, the liquid crystal display module may malfunction.

【0028】しかしながら、本実施の形態では、電源ラ
イン16と、接地電位(GND)が供給される接地ライ
ンとの間に、放電用の抵抗17を接続したので、電源制
御スイッチ(SW)21がオフとなり、パソコン本体2
0側から電源電圧(VDD)が供給されなくなった場合
に、容量成分18の電荷は、図6の実線で示すように、
下記(2)式に示す指数関数にしたがって指数関数的に
低下し、接地電位(GND)に近づいていく。
However, in this embodiment, since the discharge resistor 17 is connected between the power supply line 16 and the ground line to which the ground potential (GND) is supplied, the power supply control switch (SW) 21 is Turns off and PC body 2
When the power supply voltage (VDD) is no longer supplied from the 0 side, the charge of the capacitance component 18 becomes as shown by the solid line in FIG.
It decreases exponentially according to the exponential function shown in the following equation (2), and approaches the ground potential (GND).

【0029】[0029]

【数2】 VCC=VDD・exp(−t/(Cin・(RP)) 但し、RP=Rin・Ra/(Rin+Ra) ・・・・・・・・(2) ここで、放電用の抵抗17の抵抗値(Ra)を、液晶表
示モジュール10内の抵抗成分19の抵抗値(Rin)
に比して充分小さい値(Ra≪Rin)にすると、容量
成分18の電荷は、放電用の抵抗17を介して放電され
るので、放電時間は、ほぼ放電用の抵抗17の抵抗値
(Ra)で決定されることになり、放電時間を短くする
ことが可能である。
[Mathematical formula-see original document] VCC = VDD * exp (-t / (Cin * (RP)) where RP = Rin * Ra / (Rin + Ra) (2) where the discharge resistor 17 Is the resistance value (Rin) of the resistance component 19 in the liquid crystal display module 10.
If the value is sufficiently smaller than (Ra 充分 Rin), the electric charge of the capacitance component 18 is discharged through the discharging resistor 17, so that the discharging time is substantially equal to the resistance value (Ra of the discharging resistor 17). ), The discharge time can be shortened.

【0030】そのため、本実施の形態では、図6の実線
で示すように、電源制御スイッチ(SW)21がオフと
なっている期間(Ta)内で、前記期間(Ta)より充
分短い期間で、電源ライン16の電圧(VCC)を、D
C−DCコンバータ31の第2のしきい値電圧(VTL)
以下の電圧まで低下させることが可能となる。したがっ
て、期間(Ta)後に、電源制御スイッチ(SW)21
がオンとなり、パソコン本体20側から電源電圧(VD
D)が供給されても、DC−DCコンバータ31の過電
圧保護回路が動作し、DC−DCコンバータ31が動作
を停止することがないので、液晶表示モジュール10が
誤動作することもない。このように、本実施の形態で
は、電源のリセット動作時の誤動作を防止でき、また、
電源のリセット動作時の、電源制御スイッチ(SW)2
1のオフの期間(Ta)を短くすることができる。
Therefore, in the present embodiment, as shown by the solid line in FIG. 6, within the period (Ta) in which the power supply control switch (SW) 21 is off, the period is shorter than the period (Ta). , The voltage of the power supply line 16 (VCC)
Second threshold voltage (VTL) of C-DC converter 31
It is possible to reduce the voltage to the following. Therefore, after the period (Ta), the power control switch (SW) 21
Is turned on, and the power supply voltage (VD
Even if D) is supplied, the overvoltage protection circuit of the DC-DC converter 31 operates and the DC-DC converter 31 does not stop operating, so that the liquid crystal display module 10 does not malfunction. Thus, in the present embodiment, it is possible to prevent a malfunction at the time of resetting the power supply,
Power control switch (SW) 2 during power reset operation
1 can be shortened in the off period (Ta).

【0031】なお、この放電用の抵抗17の抵抗値(R
a)は、一意的に決定されるものではなく、予め設定さ
れる電源制御スイッチ(SW)21のオフの期間(T
a)、容量成分18の容量値(Cin)、および抵抗成
分19の抵抗値(Rin)に基づき、電源制御スイッチ
(SW)21のオフの期間(Ta)内に、電源ライン1
6の電圧(VCC)を、DC−DCコンバータ31の第
2のしきい値電圧(VTL)以下の電圧まで低下させるこ
とが可能な抵抗値(Ra)の範囲を決定し、これから、
通常動作時(電源制御スイッチ(SW)21がオンの状
態)に放電用の抵抗17で消費する消費電力を考慮し
て、最適な抵抗値(Ra)を決定すればよい。この放電
用の抵抗17の抵抗値(Ra)の一例としては、液晶表
示モジュール10内の抵抗成分19の抵抗値(Rin)
が、数100KΩのであれば、数KΩ程度が好ましい。
It should be noted that the resistance value (R
a) is not uniquely determined, and is a preset off period (T) of the power control switch (SW) 21.
a) Based on the capacitance value (Cin) of the capacitance component 18 and the resistance value (Rin) of the resistance component 19, the power supply line 1
6 is determined so that the voltage (VCC) of the DC-DC converter 6 can be reduced to a voltage equal to or lower than the second threshold voltage (VTL) of the DC-DC converter 31.
The optimum resistance value (Ra) may be determined in consideration of the power consumption consumed by the discharging resistor 17 during normal operation (when the power control switch (SW) 21 is on). An example of the resistance value (Ra) of the discharge resistor 17 is the resistance value (Rin) of the resistance component 19 in the liquid crystal display module 10.
However, if it is several 100 KΩ, it is preferably about several KΩ.

【0032】このように、本実施の形態の液晶表示モジ
ュール10では、パソコンの電源のリセット動作時等
の、一瞬電源を遮断し再投入する際の誤動作を防止する
ことが可能となる。また、本実施の形態の液晶表示モジ
ュール10では、パソコンの電源のリセット動作時等
の、電源が遮断される期間(図6のTa)を、従来例に
比して短くすることが可能となる。
As described above, in the liquid crystal display module 10 of the present embodiment, it is possible to prevent an erroneous operation when the power supply is momentarily shut off and turned on, for example, at the time of resetting the power supply of the personal computer. Further, in the liquid crystal display module 10 of the present embodiment, the period during which the power is shut off (Ta in FIG. 6), such as when resetting the power of the personal computer, can be shortened as compared with the conventional example. .

【0033】なお、放電手段としては、図1に示す放電
用の抵抗17以外に、例えば、図9、図10に示すよう
に、スイッチング素子を使用することも可能である。図
9に示す例は、電源ライン16と、接地電位(GND)
が供給される接地ラインとの間に、抵抗を介してスイッ
チング素子(npnトランジスタ)51を接続し、パソ
コン本体20側で電源制御スイッチ(SW)21をオフ
とした場合に、パソコン本体20側からの制御信号によ
り、このスイッチング素子(npnトランジスタ)51
を導通状態にして、電源ライン16の電圧(VC)を、
速やかにDC−DCコンバータ31の第2のしきい値電
圧(VTL)以下の電圧まで低下させるようにしたもので
ある。
As the discharging means, in addition to the discharging resistor 17 shown in FIG. 1, for example, a switching element as shown in FIGS. 9 and 10 can be used. In the example shown in FIG. 9, the power supply line 16 is connected to a ground potential (GND).
When a switching element (npn transistor) 51 is connected via a resistor between the power supply control switch (SW) 21 and the power supply control switch (SW) 21 on the personal computer main body 20 side, the power supply control switch (SW) 21 The switching signal (npn transistor) 51
Are turned on, and the voltage (VC) of the power supply line 16 is
This is to quickly reduce the voltage to a voltage lower than the second threshold voltage (VTL) of the DC-DC converter 31.

【0034】また、図10に示す例は、電源ライン16
と接地電位(GND)が供給される接地ラインとの間
に、抵抗を介してスイッチング素子51を接続し、ま
た、電圧監視・制御回路52で、電源ライン16の電圧
(VC)を常時監視し、電源ライン16の電圧(VC)
が所定の電圧以下となったときに、例えば、電源電圧
(VDD)が3.3Vであれば、電源ライン16の電圧
(VC)が2.5V以下になった時に、このスイッチン
グ素子51を導通状態にして、電源ライン16の電圧
(VC)を、速やかにDC−DCコンバータ31の第2
のしきい値電圧(VTL)以下の電圧まで低下させるよう
にしたものである。前述の抵抗はスイッチング素子51
を保護するために挿入したものであり、必要なければ無
くてもよい、又スイッチング素子51は、npnトラン
ジスタに限定されないことは言うまでもない。
The example shown in FIG.
A switching element 51 is connected through a resistor between the power supply line 16 and a ground line to which the ground potential (GND) is supplied. The voltage monitoring / control circuit 52 constantly monitors the voltage (VC) of the power supply line 16. , Power supply line 16 voltage (VC)
When the power supply voltage (VDD) is 3.3 V or less, for example, when the voltage (VC) of the power supply line 16 becomes 2.5 V or less, the switching element 51 is turned on. State, the voltage (VC) of the power supply line 16 is quickly changed to the second voltage of the DC-DC converter 31.
The threshold voltage (VTL) is lowered to a voltage lower than the threshold voltage (VTL). The above-mentioned resistance is the switching element 51.
It is needless to say that the switching element 51 is not limited to an npn transistor.

【0035】ここで、電圧監視・制御回路52は、電源
電圧(VDD)以下の電圧で動作する回路構成、例え
ば、電源電圧(VDD)が3.3Vであれば、1.5V
で動作する回路仕様で構成する必要がある。また、この
電圧監視・制御回路52としては、例えば、ウォッチド
ック回路等の周知の回路を使用することが可能である。
図1に示す放電用の抵抗17には常時電流が流れるの
で、液晶表示モジュール10の消費電力が増大するが、
図9あるいは図10に示すスイッチング素子51は、通
常動作時に不導通状態となるので、図9あるいは図10
に示すスイッチング素子51を使用することにより、液
晶表示モジュール10の消費電力の増加を抑制すること
が可能となる。
Here, the voltage monitoring / control circuit 52 has a circuit configuration operating at a voltage lower than the power supply voltage (VDD). For example, if the power supply voltage (VDD) is 3.3 V, the voltage monitoring and control circuit
It must be configured with a circuit specification that operates on. As the voltage monitoring / control circuit 52, for example, a known circuit such as a watchdog circuit can be used.
Since a current always flows through the discharge resistor 17 shown in FIG. 1, the power consumption of the liquid crystal display module 10 increases.
Since the switching element 51 shown in FIG. 9 or FIG.
By using the switching element 51 shown in (1), an increase in power consumption of the liquid crystal display module 10 can be suppressed.

【0036】なお、前記実施の形態では、本発明を、T
FT方式の液晶表示モジュールに適用した実施の形態に
ついて説明したが、本発明はこれに限定されるものでは
なく、STN方式の液晶表示モジュールにも適用可能で
あることは言うまでもない。
In the above-described embodiment, the present invention is applied to T
Although the embodiment applied to the FT type liquid crystal display module has been described, the present invention is not limited to this, and it is needless to say that the present invention is also applicable to the STN type liquid crystal display module.

【0037】以上、本発明者によってなされた発明を、
前記実施の形態に基づき具体的に説明したが、本発明
は、前記実施の形態に限定されるものではなく、その要
旨を逸脱しない範囲において種々変更可能であることは
勿論である。
As described above, the invention made by the present inventor is:
Although a specific description has been given based on the above-described embodiment, the present invention is not limited to the above-described embodiment, and it is needless to say that various modifications can be made without departing from the gist of the invention.

【0038】[0038]

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。
The effects obtained by typical ones of the inventions disclosed in the present application will be briefly described as follows.

【0039】(1)本発明によれば、液晶表示装置内の
電源線に放電手段を設けるようにしたので、液晶表示装
置への電源電圧の供給が遮断されたときに、電源線に接
続される容量成分に蓄積された電荷を速やかに放電させ
ることができ、電源が再投入されるまでの時間を短縮す
ることが可能となる。
(1) According to the present invention, the discharging means is provided on the power supply line in the liquid crystal display device. Therefore, when the supply of the power supply voltage to the liquid crystal display device is interrupted, the power supply line is connected to the power supply line. The electric charge accumulated in the capacitance component can be quickly discharged, and the time until the power is turned on again can be shortened.

【0040】(2)本発明によれば、パーソナルコンピ
ュータの電源のリセット動作時等における、液晶表示装
置の誤動作を防止することが可能となる。
(2) According to the present invention, it is possible to prevent a malfunction of the liquid crystal display device during a reset operation of the power supply of the personal computer or the like.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態のTFT方式の液晶表示モ
ジュールの概略構成を示すブロック図である。
FIG. 1 is a block diagram illustrating a schematic configuration of a TFT-type liquid crystal display module according to an embodiment of the present invention.

【図2】図1に示す液晶表示パネルの一例の等価回路を
示す図である。
FIG. 2 is a diagram showing an equivalent circuit of an example of the liquid crystal display panel shown in FIG.

【図3】図1に示す電源回路の概略構成を示すブロック
図である。
FIG. 3 is a block diagram illustrating a schematic configuration of a power supply circuit illustrated in FIG. 1;

【図4】図3に示すDC−DCコンバータの一例の概略
構成を示すブロック図である。
FIG. 4 is a block diagram illustrating a schematic configuration of an example of the DC-DC converter illustrated in FIG. 3;

【図5】図4に示すスイッチング制御回路の起動時、お
よび動作停止時の動作を説明するための図である。
FIG. 5 is a diagram for explaining an operation when the switching control circuit shown in FIG. 4 is started and when the operation is stopped.

【図6】電源のリセット動作時における、電源ラインの
電圧変化を説明するための図である。
FIG. 6 is a diagram for explaining a voltage change of a power supply line during a power supply reset operation.

【図7】図1に示す液晶表示モジュール内の容量成分と
抵抗成分を表す模式図である。
FIG. 7 is a schematic diagram showing a capacitance component and a resistance component in the liquid crystal display module shown in FIG.

【図8】パソコンの電源のリセット動作時における、液
晶表示モジュールの誤動作を説明するための図である。
FIG. 8 is a diagram for explaining a malfunction of the liquid crystal display module during a reset operation of the power supply of the personal computer.

【図9】本実施の形態1において、スイッチング素子を
使用した放電手段の一例の概略構成を示すブロック図で
ある。
FIG. 9 is a block diagram illustrating a schematic configuration of an example of a discharging unit using a switching element in the first embodiment.

【図10】本実施の形態1において、スイッチング素子
を使用した放電手段の他の例の概略構成を示すブロック
図である。
FIG. 10 is a block diagram showing a schematic configuration of another example of a discharging unit using a switching element in the first embodiment.

【符号の説明】[Explanation of symbols]

10…液晶表示モジュール(LCM)、11…電源回
路、12…タイミングコントローラ、13…水平走査用
ドライバ(ドレインドライバ)、14…垂直走査用ドラ
イバ(ゲートドライバ)、15…液晶表示パネル(TF
T−LCD)、16…電源ライン、17…放電用の抵
抗、18…容量成分、19…抵抗成分、20…パソコン
本体、21…電源制御スイッチ(SW)、22,45…
コンデンサ、31…DC−DCコンバータ、32…階調
基準電圧生成回路、33…対向電極電圧生成回路、34
…ゲート電極電圧生成回路、41…スイッチング制御回
路、42、51…スイッチング素子(npnトランジス
タ)、43…コイル、44…ダイオード、52…電圧監
視・制御回路、D…ドレイン信号線、G…ゲート信号
線、TFT…薄膜トランジスタ、ITO1…画素電極、
ITO2…対向電極(コモン電極)、CLC…液晶容量、
CADD …付加容量。
Reference Signs List 10: liquid crystal display module (LCM), 11: power supply circuit, 12: timing controller, 13: horizontal scanning driver (drain driver), 14: vertical scanning driver (gate driver), 15: liquid crystal display panel (TF)
T-LCD), 16 power supply line, 17 resistance for discharge, 18 capacitance component, 19 resistance component, 20 personal computer body, 21 power control switch (SW), 22, 45 ...
Capacitor, 31 ... DC-DC converter, 32 ... Grayscale reference voltage generation circuit, 33 ... Counter electrode voltage generation circuit, 34
... Gate electrode voltage generation circuit, 41 switching control circuit, 42, 51 switching element (npn transistor), 43 coil, 44 diode, 52 voltage monitoring / control circuit, D drain signal line, G gate signal Line, TFT: thin film transistor, ITO1: pixel electrode,
ITO2: counter electrode (common electrode), CLC: liquid crystal capacitance,
CADD: Additional capacity.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 外部から電源線を介して供給される電源
電圧に基づいて、前記電源電圧とは異なる電圧レベルの
電圧を生成するDC−DCコンバータを備える液晶表示
装置において、 外部からの電源電圧が供給される電源線に放電手段を設
けたことを特徴とする液晶表示装置。
1. A liquid crystal display device comprising a DC-DC converter for generating a voltage of a voltage level different from the power supply voltage based on a power supply voltage supplied from the outside via a power supply line, comprising: A liquid crystal display device characterized in that discharge means is provided on a power supply line to which is supplied.
【請求項2】 前記放電手段は、電源線と、基準電位が
供給される基準電源線との間に接続される抵抗であるこ
とを特徴とする請求項1に記載された液晶表示装置。
2. The liquid crystal display device according to claim 1, wherein said discharging means is a resistor connected between a power supply line and a reference power supply line to which a reference potential is supplied.
【請求項3】 前記放電手段は、電源線と、基準電位が
供給される基準電源線との間に設けられるスイッチング
素子と、前記電源線の電圧を常時監視し、電源線の電圧
が所定の電圧以下となったときに、前記スイッチング素
子を導通させる電源監視・制御手段とを有することを特
徴とする請求項1に記載された液晶表示装置。
3. The discharging means constantly monitors a switching element provided between a power supply line and a reference power supply line to which a reference potential is supplied, and a voltage of the power supply line. 2. The liquid crystal display device according to claim 1, further comprising power supply monitoring / control means for turning on the switching element when the voltage becomes lower than the voltage.
【請求項4】 前記放電手段は、電源線と、基準電位が
供給される基準電源線との間に設けられ、外部から供給
される制御信号に基づき外部からの供給される電源電圧
が遮断される時に導通するスイッチング素子であること
を特徴とする請求項1に記載された液晶表示装置。
4. The discharging means is provided between a power supply line and a reference power supply line to which a reference potential is supplied, and cuts off a power supply voltage supplied from the outside based on a control signal supplied from the outside. 2. The liquid crystal display device according to claim 1, wherein the switching device is a switching element that conducts when the liquid crystal panel is turned on.
JP9304708A 1997-11-06 1997-11-06 Liquid crystal display device Pending JPH11142809A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9304708A JPH11142809A (en) 1997-11-06 1997-11-06 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9304708A JPH11142809A (en) 1997-11-06 1997-11-06 Liquid crystal display device

Publications (1)

Publication Number Publication Date
JPH11142809A true JPH11142809A (en) 1999-05-28

Family

ID=17936264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9304708A Pending JPH11142809A (en) 1997-11-06 1997-11-06 Liquid crystal display device

Country Status (1)

Country Link
JP (1) JPH11142809A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004348134A (en) * 2003-05-20 2004-12-09 Samsung Electronics Co Ltd Driving circuit, display device having the same and driving method thereof
JP2009157031A (en) * 2007-12-26 2009-07-16 Epson Imaging Devices Corp Electro-optical device and electronic device equipped with the same
JP2010049186A (en) * 2008-08-25 2010-03-04 Yazaki Corp Display control device
KR20170079701A (en) * 2015-12-31 2017-07-10 엘지디스플레이 주식회사 Display device and method for driving the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004348134A (en) * 2003-05-20 2004-12-09 Samsung Electronics Co Ltd Driving circuit, display device having the same and driving method thereof
JP2009157031A (en) * 2007-12-26 2009-07-16 Epson Imaging Devices Corp Electro-optical device and electronic device equipped with the same
JP2010049186A (en) * 2008-08-25 2010-03-04 Yazaki Corp Display control device
KR20170079701A (en) * 2015-12-31 2017-07-10 엘지디스플레이 주식회사 Display device and method for driving the same

Similar Documents

Publication Publication Date Title
US5793346A (en) Liquid crystal display devices having active screen clearing circuits therein
JP4100178B2 (en) Display device
JP3827823B2 (en) Liquid crystal display image erasing device and liquid crystal display device including the same
US9076399B2 (en) Liquid crystal display having level shifter
US8711137B2 (en) Liquid crystal display device with a control mechanism for eliminating images
KR101327491B1 (en) Power generation unit for liquid crystal display device
US20080231641A1 (en) Display Device, and Circuit and Method for Driving Same
US7268762B2 (en) Display device, driving circuit for the same and driving method for the same
JP2009301030A (en) Discharge circuit and display device with the same
JP2005049849A (en) Display device
JP2007233202A (en) Liquid crystal display device
JP4204204B2 (en) Active matrix display device
JPH10222134A (en) Liquid crystal display device and information processor
JP2002311911A (en) Active matrix type display device
US8217876B2 (en) Liquid crystal display for reducing residual image phenomenon
JP4062106B2 (en) Display device
JPH11142809A (en) Liquid crystal display device
JP3660838B2 (en) Liquid crystal display
US7209131B2 (en) Display and method of controlling the same
JP2002055323A (en) Liquid crystal display device
JP2003122311A (en) Electrical discharge method and device for image display panel, image display panel, and image display device
JP2002221941A (en) Liquid crystal display and image display device using the same
JP4557649B2 (en) Display device
JP2008107855A (en) Display apparatus
JP4821779B2 (en) Display device

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040420