JPH11136680A

JPH11136680A - 画像符号化方法及び装置

Info

Publication number: JPH11136680A
Application number: JP31162097A
Authority: JP
Inventors: Takashi Ito; 伊藤　　隆; Tsuyoshi Hagiwara; 強萩原
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1997-10-29
Filing date: 1997-10-29
Publication date: 1999-05-21

Abstract

(57)【要約】【課題】画像符号化装置のラスター順入力画像データ
をマクロブロックデータに変換する際の遅延量を削減し
て、符号化時の遅延を少なくする。【解決手段】画像符号化装置のラスター順入力画像デ
ータをマクロブロックデータに変換するためのメモリに
おいて、メモリの書込みが読出しに追いつかれない最小
時間を遅延手段105に設定しておく。フィールド毎に極
性が変化するFIELD信号の変化点を開始点として、入力
画像データをラスター順にメモリ102に書き込むよう、
書込アドレス生成手段103を動作させる。遅延手段105で
生成されるFIELD信号を最小時間分遅延させた信号の変
化点を開始点として、マクロブロック順にデータの読出
しを行なうよう、読出アドレス生成手段104を動作させ
る。画像符号化におけるマクロブロック変換時の遅延量
が削減されるとともに、メモリの容量も少なくてすむ。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像を圧縮符号化
する画像符号化装置に関し、特に、画像符号化の際の遅
延を少なくして、監視カメラシステム等の画像を伝送す
る画像データ伝送システムに適した画像符号化方法及び
画像符号化装置に関する。

【０００２】

【従来の技術】ディジタル表現された画像データを伝送
または蓄積する場合、データ量を削減するために符号化
が行なわれる。画像符号化の方法には、国際標準化機構
（ＩＳＯ）が定める国際標準規格であるＭＰＥＧ２があ
る。ＭＰＥＧ２は動き補償適応予測と離散コサイン変換
を組み合わせた符号化方式であり、文献１（テレビジョ
ン学会編「ＭＰＥＧ」（オーム社、平成８年４月発
行））等に詳細が述べられている。

【０００３】ＭＰＥＧ２では、特にテレビ電話、テレビ
会議システム等の画像のリアルタイム通信用途に対し
て、画像コーデック時の遅延を少なくするための低遅延
モードを定義している。符号化時に低遅延モードを使用
する場合は以下の規定に従うことが定められている。ひ
とつは、双方向予測により符号化されるＢピクチャを使
用しないことであり、コーデック時のフレームの並べ替
え遅延をなくすことができる。もうひとつは、ピクチャ
スキップ（駒落とし）を利用できることであり、発生符
号量の増大により増加した符号化遅延を削減することが
できる。低遅延モードによる符号化だけでなく、更に、
実際の符号化装置ではコーデックの低遅延を実現するた
めに、発生符号量を伝送路のデータ送信レートに適合さ
せている。

【０００４】この発生符号量制御により、符号化時の低
遅延を実現している画像符号化装置は、特開平9-130787
号公報に開示されている。その画像符号化装置を図７に
示す。図７において、120は入力画像を符号化する符号
化部、118は符号化部120で符号化した符号化データを入
力し、あらかじめ定められた送信レートで送出する出力
バッファ、119は符号化制御回路、109は量子化パラメー
タにより量子化を行なう量子化回路、101はピクチャス
キップを制御するスイッチである。この画像符号化装置
は符号化制御回路119において、外部より設定される符
号化ビットレートと符号化フレームレートと許容遅延時
間をもとに、フレーム毎の目標符号量を算出し、その算
出された値と実際に発生した符号量を比較して、量子化
パラメータとスキップするフレーム数を調整することに
より発生符号量制御を行なっている。発生符号量を送信
レートに適合させることにより、出力バッファに残留す
る符号量を削減し、符号化時の低遅延を実現している。

【０００５】

【発明が解決しようとする課題】上記従来の画像符号化
装置では、ラスター順による入力画像信号を符号化の処
理単位であるマクロブロックに変換するブロック化回路
の遅延に対して考慮していないため、低遅延モードでの
符号化にもかかわらず、マクロブロック変換時に不必要
な遅延が発生する場合がある。図８に入力画像信号の走
査方式と符号化構造を示す。走査方式には順次走査（以
下プログレッシブ）と飛び越し走査（以下インタレー
ス）がある。プログレッシブ入力は画像フレームの上方
からラインを飛び越さずに順番に画像データを走査し入
力する方式であり、インタレース入力は画像フレームの
上方から１ラインおきにラインを飛び越して走査し入力
する方式である。一方、符号化構造にはフレーム構造と
フィールド構造があり、フレーム構造ではフレーム単位
で16画素×16ラインのマクロブロックを形成し、フィー
ルド構造ではフィールド単位で16画素×16ラインのマク
ロブロックを形成する。画像符号化時の走査方式と符号
化構造の組み合わせは３つある。プログレッシブ入力に
対するフレーム構造とインタレース入力に対するフィー
ルド構造、フレーム構造である。マクロブロック変換は
通常メモリを用いて行なわれ、入力画像信号をラスター
順に書き込み、マクロブロック変換し、マクロブロック
順に読み出すことで実現する。

【０００６】図９に入力画像データのメモリへの書込タ
イミングとマクロブロックデータの読出タイミングを示
す。図９においてプログレッシブ入力は画像の上半分
と下半分をわけて入力した場合のタイミングを示してお
り、プログレッシブ入力は画像を上下半分に分けずに
１フレーム連続して入力した場合のタイミングを示して
いる。図９では、２枚のフレームメモリ領域を使用し、
１フレーム分のデータが片側バンクに格納された後、フ
レーム単位にメモリのバンク切替えを行ない、入力画像
データの書込みとマクロブロックデータの読出しを行な
っている。このように、走査方式と符号化構造の組合せ
にかかわらず、画像データの書込みと読出しを同じタイ
ミングで制御した場合、マクロブロック変換時に１フレ
ーム分の遅延が発生してしまうという問題があった。

【０００７】また、走査方式と符号化構造の組合せによ
らず常にフレームメモリが２バンク分必要になるという
問題があった。

【０００８】そこで、本発明は画像符号化装置におい
て、ラスター順の入力画像データをマクロブロックデー
タに変換する際の遅延量を削減することにより符号化時
の低遅延を実現し、マクロブロック変換に必要なメモリ
容量を最適化できる符号化方式、及び装置を提供するこ
とを目的とする。

【０００９】

【課題を解決するための手段】上記の課題を解決するた
めに、本発明の画像符号化装置は、ラスター順に入力さ
れる入力画像データをメモリを用いて符号化の処理単位
であるマクロブロックに変換する際に、メモリの書込み
が読出しに追いつかれない最少時間を外部より設定し、
フィールド毎に極性が変化するFIELD信号の変化点を開
始点として入力画像データをラスター順にメモリに書き
込み、FIELD信号を最少時間分遅延させた信号の変化点
を開始点としてマクロブロック順にデータの読出しを行
なうように構成したものである。

【００１０】本発明によれば、このように構成したこと
により、ラスター順の入力画像データをマクロブロック
データに変換する際の遅延量を削減することができ、符
号化時の低遅延を実現することが可能となる。また、走
査方式と符号化構造の組合せにより、マクロブロック変
換に必要なメモリ容量を最適化することが可能となる。

【００１１】

【発明の実施の形態】本発明の請求項１に記載の発明
は、メモリへの書込みが読出しに追いつかれない最小時
間を外部より設定し、フィールド毎に極性が変化するFI
ELD信号の変化点を開始点として入力画像データをラス
ター順に前記メモリに書き込み、前記FIELD信号を前記
最少時間分遅延させた信号の変化点を開始点としてマク
ロブロック順に前記入力画像データの読出しを行なうこ
とでマクロブロックを形成する画像符号化方法であり、
入力画像データをラスター順に書き込み始めてから、マ
クロブロック順に読み出し始めるまでの遅延時間を、入
力画像の走査方式と符号化構造の組合せにより最少に最
適化して、符号化時の遅延を少なくするとともに、マク
ロブロック変換に必要なメモリ容量を削減するという作
用を有する。

【００１２】本発明の請求項２に記載の発明は、入力画
像データをラスター順に書き込み、マクロブロック順に
読み出すためのメモリと、フィールド毎に極性が変化す
るFIELD信号の変化点を開始点として、前記メモリの書
込アドレスを発生する書込アドレス生成手段と、前記メ
モリへの書込みが読出しに追いつかれない最少時間を設
定することができ、設定した時間分だけ前記FIELD信号
を遅延させるための遅延手段と、遅延した前記FIELD信
号の変化点を開始点として、前記メモリの読出アドレス
を発生する読出アドレス生成手段とを具備する画像符号
化装置であり、マクロブロック変換の遅延時間を最少に
最適化して符号化時の遅延を少なくするとともに、マク
ロブロック変換に必要なメモリ容量を削減するという作
用を有する。

【００１３】本発明の請求項３に記載の発明は、復号画
像データをマクロブロック順に書き込み、前記復号画像
データをラスター順に読み出すためのメモリと、フィー
ルド毎に極性が変化するFIELD信号の変化点を開始点と
して、前記メモリの書込アドレスを発生する書込アドレ
ス生成手段と、前記メモリへの書込みが読出しに追いつ
かれない最少時間を設定することができ、設定した時間
分だけ前記FIELD信号を遅延させるための遅延手段と、
遅延した前記FIELD信号の変化点を開始点として、前記
メモリの読出アドレスを発生する読出アドレス生成手段
とを具備する画像復号化装置であり、復号画像データを
マクロブロック順に書き込み始めてから、復号画像デー
タをラスター順に読み出し始めるまでの遅延時間を、復
号画像の走査方式と符号化構造の組合せにより最少に最
適化して、復号化時の遅延を少なくするとともに、ラス
ター画像への変換に必要なメモリ容量を削減するという
作用を有する。

【００１４】本発明の請求項４に記載の発明は、入力画
像データをラスター順に書き込み、マクロブロック順に
読み出すための符号化用メモリと、フィールド毎に極性
が変化する符号化用FIELD信号の変化点を開始点とし
て、前記符号化用メモリの書込アドレスを発生する符号
化用書込アドレス生成手段と、前記符号化用メモリへの
書込みが読出しに追いつかれない最少時間を設定するこ
とができ、設定した時間分だけ前記符号化用FIELD信号
を遅延させるための符号化用遅延手段と、遅延した前記
符号化用FIELD信号の変化点を開始点として、前記符号
化用メモリの読出アドレスを発生する符号化用読出アド
レス生成手段とを有する画像符号化手段と、復号画像デ
ータをマクロブロック順に書き込み、前記復号画像デー
タをラスター順に読み出すための復号化用メモリと、フ
ィールド毎に極性が変化する復号化用FIELD信号の変化
点を開始点として、前記復号化用メモリの書込アドレス
を発生する復号化用書込アドレス生成手段と、前記復号
化用メモリへの書込みが読出しに追いつかれない最少時
間を設定することができ、設定した時間分だけ前記復号
化用FIELD信号を遅延させるための復号化用遅延手段
と、遅延した前記復号化用FIELD信号の変化点を開始点
として、前記復号化用メモリの読出アドレスを発生する
復号化用読出アドレス生成手段とを有する画像復号化手
段とを具備する画像コーデック装置であり、画像データ
の符号化と復号化の遅延を少なくして、リアルタイムの
画像データのやりとりを可能にするという作用を有す
る。

【００１５】本発明の請求項５に記載の発明は、メモリ
への書込みが読出しに追いつかれない最小時間を外部よ
り設定し、フィールド毎に極性が変化するFIELD信号の
変化点を開始点として入力画像データをラスター順に前
記メモリに書き込み、前記FIELD信号を前記最少時間分
遅延させた信号の変化点を開始点としてマクロブロック
順に前記画像データの読出しを行なうことでマクロブロ
ックを形成し、前記マクロブロックを符号化して伝送す
る画像データ伝送方法であり、画像データの符号化の遅
延を少なくして、リアルタイムの画像データの伝送を可
能にするという作用を有する。

【００１６】本発明の請求項６に記載の発明は、入力画
像データをラスター順に書き込み、マクロブロック順に
読み出すためのメモリと、フィールド毎に極性が変化す
るFIELD信号の変化点を開始点として、前記メモリの書
込アドレスを発生する書込アドレス生成手段と、前記メ
モリへの書込みが読出しに追いつかれない最少時間を設
定することができ、設定した時間分だけ前記FIELD信号
を遅延させるための遅延手段と、遅延した前記FIELD信
号の変化点を開始点として、前記メモリの読出アドレス
を発生する読出アドレス生成手段と、マクロブロックを
符号化する符号化手段とを具備する画像データ伝送シス
テムであり、画像データの符号化の遅延を少なくして、
リアルタイムの画像データの伝送を可能にするという作
用を有する。

【００１７】以下、本発明の実施の形態について、図１
〜図６を参照しながら詳細に説明する。

【００１８】（第１の実施の形態）本発明の第１の実施
の形態は、入力画像データをラスター順に書き込み、マ
クロブロック順に読み出すためのメモリと、書込アドレ
ス生成手段と、メモリへの書込みが読出しに追いつかれ
ない最少時間分だけ遅延させた読出アドレスを発生する
読出アドレス生成手段を有する画像符号化装置である。

【００１９】図１は、本発明の第１の実施の形態の画像
符号化装置の構成を概略的に示したものである。図１に
おいて、メモリ102は、ラスター画像データをマクロブ
ロック画像データにフォーマット変換するためのメモリ
である。書込アドレス生成手段103は、ラスター画像デ
ータをメモリ102に書き込むためのアドレスを生成する
回路である。読出アドレス生成手段104は、メモリ102か
らマクロブロック画像データを読み出すためのアドレス
を生成する回路である。遅延手段105は、設定された遅
延時間だけFIELD信号を遅延させる回路である。メモリ1
02、書込アドレス生成手段103、読出アドレス生成手段1
04、遅延手段105以外は、図７と同様の構成となってい
る。

【００２０】図１を参照しながら、第１の実施の形態の
画像符号化装置の動作を説明する。まず、スイッチ101
を通過した入力画像データは、フィールド毎に極性の反
転するFIELD信号に同期してインタレース入力ないし、
プログレッシブ入力によりラスター順に入力される。書
込アドレス生成手段103では、FIELD信号の変化点を開始
点として、メモリ102に対してラスター順の書込アドレ
ス及び制御信号を発生する。一方、遅延手段105には、
あらかじめ入力時の走査方式と符号化構造の組合せによ
り、メモリの書込みが読出しに追いつかれない最小時間
を設定しておき、設定された時間分だけFIELD信号を遅
延させる。読出アドレス生成手段104では、遅延したFIE
LD信号の変化点を開始点として、メモリに対してマクロ
ブロック順の読出アドレス及び制御信号を発生する。マ
クロブロックに変換された画像データは、符号化部120
に入力される。

【００２１】符号化部120では、フレーム内符号化を行
なうか、または動き補償付きフレーム間予測符号化を行
なうかの判断により、マクロブロックに変換された入力
画像信号と、減算器106で生成される予測残差信号の選
択が、スイッチ107で行なわれる。ＤＣＴ回路108では、
離散コサイン変換が行なわれ、ＤＣＴ係数データが得ら
れる。ＤＣＴ係数データは、量子化回路109で量子化さ
れる。量子化された信号は、可変長符号化回路116で可
変長符号化され、多重化回路117で多重化され、出力バ
ッファ118で一定の出力レートで平滑化され、符号化デ
ータとして送出される。符号化制御回路119では、外部
より設定される符号化ビットレートと、符号化フレーム
レートと、許容遅延時間をもとに、フレーム毎の目標符
号量を算出し、その算出された値と実際に発生した符号
量を比較して、量子化回路109の量子化パラメータとス
イッチ101を制御して、符号量制御を行なう。

【００２２】図２〜図４を用いて、マクロブロック変換
時のメモリへのデータの書込みと読出しのタイミングに
ついて説明する。本実施の形態の説明を簡単にするため
に、１フィールド期間における書込みと読出しの速度は
同じとする。

【００２３】図２は、インタレース入力時の入力画像デ
ータの書込タイミングと、フィールド構造時およびフレ
ーム構造時のマクロブロックデータの読出タイミングを
示したものである。画像データの書込みは、FIELD信号
の立下りを起点としてトップフィールドのデータ書込み
を開始し、FIELD信号の立上りを起点としてボトムフィ
ールドのデータ書込みを開始するように、書込アドレス
生成手段を制御して行なう。

【００２４】図８で説明したように、フィールド構造時
はフィールド単位で16画素×16ラインのマクロブロック
を形成するため、16ライン分の書込みが終了した時点
で、マクロブロックの読出しが可能となる。したがっ
て、16ライン入力分の遅延時間を遅延手段に設定し、そ
の時間分FIELD信号を遅延させてFIELD2信号を生成す
る。FIELD2信号の立下りを起点としてトップフィールド
側のマクロブロックデータの読出しを開始し、FIELD2信
号の立上りを起点としてボトムフィールド側のマクロブ
ロックデータの読出しを開始するように読出アドレス生
成手段を制御する。こうすることで、従来１フレームあ
ったマクロブロック変換遅延を、16ラインに削減するこ
とができる。また、１フィールド期間における書込みと
読出しの速度は同じであるため、読出しを書込みに対し
て16ライン遅らせても、次のフィールドの書込みまでに
前のフィールドの読出しは完了することになる。したが
って、従来マクロブロック変換に２フレーム分必要とし
ていたメモリ容量を、１フィールド分に削減することが
できる。

【００２５】図８で説明したように、フレーム構造時は
フレーム単位で16画素×16ラインのマクロブロックを形
成するため、トップフィールドのデータ書込みが終了
し、ボトムフィールド８ライン分のデータ書込みが終了
した時点で、マクロブロックの読出しが可能となる。し
たがって、（１フィールド＋８ライン）入力分の遅延時
間を遅延手段に設定し、その時間分FIELD信号を遅延さ
せてFIELD2信号を生成する。FIELD2信号の立下りを起点
として１フレーム分の読出しを開始するように読出アド
レス生成手段を制御する。こうすることで、従来１フレ
ームあったマクロブロック変換遅延を（１フィールド＋
８ライン）に削減することができる。

【００２６】図３は、インタレース入力と同じタイミン
グで、フレームの上半分と下半分を分けて入力するプロ
グレッシブ入力時の入力画像データの書込タイミング
と、フレーム構造時のマクロブロックデータの読出タイ
ミングを示したものである。画像データの書込みは、FI
ELD信号の立下りを開始点としてフレームの上半分のデ
ータの書込みを開始し、FIELD信号の立上りを開始点と
してフレームの下半分のデータの書込みを開始するよう
に、書込アドレス生成手段を制御して行なう。

【００２７】図８で説明したように、フレーム構造時は
フレーム単位で16画素×16ラインのマクロブロックを形
成するため、16ライン分の書込みが終了した時点でマク
ロブロックの読出しが可能となる。一方、図３に示すよ
うに、フレームの上半分のデータ書込みと下半分のデー
タ書込みの間には、データの書込みが行なわれない期間
αが存在する。αは、入力画像信号がＮＴＳＣ方式の
時、22.5ライン、ＰＡＬ方式の時、24.5ラインである。
これに対してマクロブロックデータの読出しは１フレー
ム分連続して行なわれる。１フィールド期間において、
入力画像データの書込みとマクロブロックデータの読出
しが同じ速度であるので、あらかじめα時間以上、読出
しを遅らせておけば書込みが読出しに追いつかれること
はない。したがって、（α＋16）ライン入力分の遅延時
間を遅延手段に設定し、その時間分FIELD信号を遅延さ
せてFIELD2信号を生成する。FIELD2信号の立下りを開始
点として１フレーム分のデータの読出しを開始するよう
に、読出アドレス生成手段を制御する。こうすること
で、従来１フレームあったマクロブロック変換遅延を、
（α＋16）ラインまで削減することができる。また、１
フィールド期間における書込みと読出しの速度は同じで
あることと、下記の（１）式が成り立つことにより、読
出しを書込みに対して（α＋16）ライン遅らせても、次
のフレームの書込みまでに前のフレームの読出しは完了
することになる。（α＋16ライン）＜２α （１）したがって、フレーム単位のバンク切替えは不要とな
り、従来マクロブロック変換に２フレーム分必要として
いたメモリ容量を、１フレーム分に削減できる。

【００２８】図４は、フレームを上下半分に分けずに、
１フレーム分連続して入力するプログレッシブ入力時の
入力画像データの書込タイミングと、フレーム構造時の
マクロブロックデータの読出タイミングを示したもので
ある。画像データの書込みは、FIELD信号の立下りを開
始点として１フレーム分のデータの書込みを開始するよ
うに、書込アドレス生成手段を制御して行なう。

【００２９】図８で説明したように、フレーム構造時は
フレーム単位で16画素×16ラインのマクロブロックを形
成するため、16ライン分の書込みが終了した時点でマク
ロブロックの読出しが可能となる。したがって、16ライ
ン入力分の遅延時間を遅延手段に設定し、その時間分FI
ELD信号を遅延させてFIELD2信号を生成する。FIELD2信
号の立下りを開始点として、１フレーム分のデータの読
出しを開始するように読出アドレス生成手段を制御す
る。こうすることで、従来１フレームあったマクロブロ
ック変換遅延を、16ラインに削減することができる。ま
た、次のフレームの書込み開始までに前のフレームの読
出しは完了するので、フレーム単位のバンク切替えは不
要となり、従来マクロブロック変換に２フレーム分必要
としていたメモリ容量を、１フレーム分に削減できる。

【００３０】以上のように、本発明の第１の実施の形態
では、画像符号化装置を、入力画像データをラスター順
に書き込み、マクロブロック順に読み出すためのメモリ
と、書込アドレス生成手段と、書込みが読出しに追いつ
かれない最少時間分だけ遅延させた読出アドレスを発生
する読出アドレス生成手段を備えた構成としたので、画
像符号化時の低遅延を実現し、またマクロブロック変換
に必要なメモリ容量を最少に最適化することが可能とな
る。

【００３１】（第２の実施の形態）本発明の第２の実施
の形態は、復号画像データをマクロブロック順に書き込
み、復号画像データをラスター順に読み出すためのメモ
リと、書込アドレス生成手段と、メモリへの書込みが読
出しに追いつかれない最少時間だけ遅延して読出アドレ
スを発生する読出アドレス生成手段を備えた画像復号化
装置である。第２の実施の形態の画像復号化装置は、第
１の実施の形態のメモリの書込みと読出しを逆にして画
像復号化装置に適用したものである。

【００３２】図５は、本発明の第２の実施の形態の画像
復号化装置の構成を概略的に示したものである。図５に
おいて、入力バッファ121は、符号化された画像データ
を受信して一時格納するバッファメモリである。多重分
離回路122は、多重化された画像データをマクロブロッ
クデータに分離する回路である。固定長符号化回路123
は、可変長符号から固定長符号に変換する回路である。
復号化部124は、逆量子化回路110とＩＤＣＴ回路111と
フレームメモリ113と動き補償回路114と加算回路112か
らなり、マクロブロック単位に画像データを復号する回
路である。復号化制御回路125は、画像復号化装置の全
体を制御する回路である。ここまでの構成は、従来の画
像復号化装置と変わるところはない。

【００３３】メモリ102は、マクロブロック画像データ
をラスター画像データにフォーマット変換するためのメ
モリである。書込アドレス生成手段103は、マクロブロ
ック画像データをメモリ102に書き込むためのアドレス
を生成する回路である。読出アドレス生成手段104は、
メモリ102からラスター画像データを読み出すためのア
ドレスを生成する回路である。遅延手段105は、設定さ
れた遅延時間だけFIELD信号を遅延させる回路である。

【００３４】図５を参照しながら、第２の実施の形態の
画像復号化装置の動作を説明する。圧縮符号化された画
像データは、入力バッファ121に一旦格納された後、多
重分離回路122で多重化を解かれて、マクロブロック単
位のデータとなる。可変長符号化されているマクロブロ
ック単位の画像データは、固定長符号化回路123に入力
され、固定長符号データに変換される。固定長符号デー
タは、逆量子化回路110で代表値に戻され、ＤＣＴ係数
データが得られる。ＤＣＴ係数データはＩＤＣＴ回路11
1に入力され、逆離散コサイン変換が行なわれ、予測残
差信号が得られる。予測残差信号を、直前に再生された
フレームを動き補償したフレームに加算して、マクロブ
ロックの画像信号を得る。固定長符号化回路123からの
予測モードと動きベクトルの信号に応じて、動き補償回
路114で動き補償付きフレームが生成される。フレーム
内符号化された信号の場合は、加算は行なわれない。加
算回路112の出力は、マクロブロックの画像信号として
出力されるとともに、次の画像の再生のためにフレーム
メモリ113に格納される。ここまでの動作は、従来の画
像復号化装置の動作と同じである。

【００３５】書込アドレス生成手段103では、フィール
ド毎に極性の反転するFIELD信号に同期してFIELD信号の
変化点を開始点として、メモリ102に対してマクロブロ
ック順の書込アドレス及び制御信号を発生して、マクロ
ブロックの画像信号を書き込む。一方、遅延手段105に
は、あらかじめ出力時の走査方式と符号化構造の組合せ
により、メモリ102の書込みが読出しに追いつかれない
最小時間を設定しておき、設定された時間分だけFIELD
信号を遅延させる。読出アドレス生成手段104では、遅
延したFIELD信号の変化点を開始点として、メモリ102に
対してラスター順の読出アドレス及び制御信号を発生す
る。画像データは、インタレース出力ないし、プログレ
ッシブ出力によりラスター順に出力される。

【００３６】遅延時間の設定は、第１の実施の形態と同
じでよい。フィールド単位で構成された16画素×16ライ
ンのマクロブロックを、インターレース走査画像データ
に変換する場合は、16ライン分のマクロブロックデータ
の書込みが終了した時点で、画像データの読出しが可能
となる。ラスター変換に必要なメモリ容量は１フィール
ド分に削減できる。

【００３７】フレーム単位で構成された16画素×16ライ
ンのマクロブロックを、インターレース走査画像データ
に変換する場合は、上半分のマクロブロックデータの書
込みが終了し、８ライン分の時間がたった時点で、ラス
ターデータの読出しを開始すれば、１フレームのマクロ
ブロックの書込みが終了してから、トップフィールドの
最後の８ラインの読出しを行なうので、読出しが書込み
に追いつくことはない。ラスター変換遅延は（１フィー
ルド＋８ライン）に削減できる。

【００３８】フレーム単位で構成された16画素×16ライ
ンのマクロブロックを、プログレッシブ走査画像データ
に変換する場合は、16ライン分の書込みが終了した時点
でフレーム画像データの読出しが可能となる。ラスター
変換遅延は16ラインに削減でき、ラスター変換に必要な
メモリ容量は１フレーム分に削減できる。

【００３９】以上のように、本発明の第２の実施の形態
では、画像復号化装置を、復号画像データをマクロブロ
ック順に書き込み、復号画像データをラスター順に読み
出すためのメモリと、書込アドレス生成手段と、メモリ
への書込みが読出しに追いつかれない最少時間だけ遅延
させた読出アドレスを発生する読出アドレス生成手段を
備えた構成としたので、画像復号時の遅延が少なくな
り、ラスター変換に必要なメモリ容量を最少に最適化す
ることが可能となる。

【００４０】第１の実施の形態の画像符号化装置と第２
の実施の形態の画像復号化装置を組み合わせることで、
遅延時間が小さく、メモリ容量が少ない画像コーデック
装置を構成することができる。

【００４１】（第３の実施の形態）本発明の第３の実施
の形態は、入力画像信号を低遅延の画像データ符号化部
で符号化して送信し、受信データを低遅延の画像データ
復号化部で復号して画像信号として出力する画像通信シ
ステムである。

【００４２】図６は、本発明の第３の実施の形態の画像
通信システムの機能ブロック図であり、第１の実施の形
態の画像符号化装置と第２の実施の形態の画像復号化装
置を応用したものである。図６において、画像信号入力
部501は、例えばカメラ等で構成される入力装置であ
る。Ａ／Ｄ変換器502は、アナログの画像信号をディジ
タルデータに変換する回路である。画像データ符号化部
503は、低遅延で画像符号化をする回路である。誤り訂
正符号化部504は、伝送路上での誤りを受信側で検出、
訂正するための符号化回路である。伝送路符号化部505
は、伝送フレームを構成する回路である。データ伝送部
506は、送信バッファ等で構成される送信回路である。
伝送路507は、有線または無線の通信路である。

【００４３】データ受信部508は、受信バッファ等で構
成される受信回路である。伝送路復号化部509は、フレ
ーム同期、データ抽出等を行なう回路である。誤り訂正
復号化部510は、伝送路上での誤りを検出、訂正する回
路である。画像データ復号化部511は、画像データ符号
化部503において低遅延符号化された画像データを、低
遅延復号する回路である。Ｄ／Ａ変換器512は、復号化
されたディジタル画像データをアナログ画像信号に変換
する回路である。画像信号出力部513は、モニタ等で構
成される出力装置である。

【００４４】第３の実施の形態の画像通信システムにお
いて、監視カメラを画像信号入力部とし、監視用モニタ
を画像信号出力部とすることにより、遅延時間が１フレ
ーム程度の、極めてリアルタイム性の高い遠隔監視シス
テムが実現できる。

【００４５】以上のように、本発明の第３の実施の形態
では、画像通信システムを、入力画像信号を低遅延の画
像データ符号化部で符号化して送信し、受信データを低
遅延の画像データ復号化部で復号して画像信号として出
力するように構成したので、リアルタイム性の高い遠隔
監視などが実現できる。

【００４６】

【発明の効果】本発明によれば、画像符号化装置のラス
ター順入力画像データをマクロブロックデータに変換す
る際に、メモリへの書込みが読出しに追いつかれない最
少時間だけ遅延したFIELD信号の変化点を開始点とし
て、メモリの読出アドレスを発生する構成としたので、
ラスター順の入力画像をマクロブロックに変換する際の
遅延量を最少に最適化できるとともに、マクロブロック
変換に必要なメモリ容量を最少に最適化することができ
るという効果が得られる。

【００４７】また、メモリへの書込みが読出しに追いつ
かれない最少時間だけ遅延したFIELD信号の変化点を開
始点として、メモリの読出アドレスを発生する構成とし
たので、復号したマクロブロックをラスター順の画像に
変換する際の遅延量を最少に最適化できるとともに、変
換に必要なメモリ容量を最少に最適化することができる
という効果が得られる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態の画像符号化装置の
機能ブロック図、

【図２】第１の実施の形態におけるインターレース入力
画像データの書込タイミング図とマクロブロックデータ
の読出タイミング図、

【図３】第１の実施の形態におけるプログレッシブ入力
画像データの分割書込タイミング図とマクロブロックデ
ータの読出タイミング図、

【図４】第１の実施の形態におけるプログレッシブ入力
画像データの連続書込タイミング図とマクロブロックデ
ータの読出タイミング図、

【図５】本発明の第２の実施の形態の画像復号化装置の
機能ブロック図、

【図６】本発明の第３の実施の形態の画像通信システム
の機能ブロック図、

【図７】従来技術による画像符号化装置の機能ブロック
図、

【図８】走査方式と符号化構造を説明するための図、

【図９】従来の画像符号化装置における入力画像データ
の書込タイミング図とマクロブロックデータの読出タイ
ミング図である。

【符号の説明】

102 メモリ 103 書き込みアドレス制御手段 104 読み出しアドレス制御手段 105 遅延手段 106 減算器 107 モード選択スイッチ 108 ＤＣＴ回路 109 量子化回路 110 逆量子化回路 111 ＩＤＣＴ回路 112 加算器 113 フレームメモリ 114 動き補償回路 115 スイッチ 116 可変長符号化回路 117 多重化回路 118 出力バッファ 119 符号化制御回路 120 符号化部 121 入力バッファ 122 多重分離回路 123 固定長符号化回路 124 復号化部 125 復号化制御回路 501 画像信号入力部 502 Ａ／Ｄ変換器 503 画像データ符号化部 504 誤り訂正符号化部 505 伝送路符号化部 506 データ伝送部 507 伝送路 508 データ受信部 509 伝送路復号化部 510 誤り訂正復号化部 511 画像データ復号化部 512 Ｄ／Ａ変換器 513 画像信号出力部

Claims

【特許請求の範囲】

【請求項１】メモリへの書込みが読出しに追いつかれ
ない最小時間を外部より設定し、フィールド毎に極性が
変化するFIELD信号の変化点を開始点として入力画像デ
ータをラスター順に前記メモリに書き込み、前記FIELD
信号を前記最少時間分遅延させた信号の変化点を開始点
としてマクロブロック順に前記入力画像データの読出し
を行なうことでマクロブロックを形成することを特徴と
する画像符号化方法。
【請求項２】入力画像データをラスター順に書き込
み、マクロブロック順に読み出すためのメモリと、フィ
ールド毎に極性が変化するFIELD信号の変化点を開始点
として、前記メモリの書込アドレスを発生する書込アド
レス生成手段と、前記メモリへの書込みが読出しに追い
つかれない最少時間を設定することができ、設定した時
間分だけ前記FIELD信号を遅延させるための遅延手段
と、遅延した前記FIELD信号の変化点を開始点として、
前記メモリの読出アドレスを発生する読出アドレス生成
手段とを具備することを特徴とする画像符号化装置。
【請求項３】復号画像データをマクロブロック順に書
き込み、前記復号画像データをラスター順に読み出すた
めのメモリと、フィールド毎に極性が変化するFIELD信
号の変化点を開始点として、前記メモリの書込アドレス
を発生する書込アドレス生成手段と、前記メモリへの書
込みが読出しに追いつかれない最少時間を設定すること
ができ、設定した時間分だけ前記FIELD信号を遅延させ
るための遅延手段と、遅延した前記FIELD信号の変化点
を開始点として、前記メモリの読出アドレスを発生する
読出アドレス生成手段とを具備することを特徴とする画
像復号化装置。
【請求項４】入力画像データをラスター順に書き込
み、マクロブロック順に読み出すための符号化用メモリ
と、フィールド毎に極性が変化する符号化用FIELD信号
の変化点を開始点として、前記符号化用メモリの書込ア
ドレスを発生する符号化用書込アドレス生成手段と、前
記符号化用メモリへの書込みが読出しに追いつかれない
最少時間を設定することができ、設定した時間分だけ前
記符号化用FIELD信号を遅延させるための符号化用遅延
手段と、遅延した前記符号化用FIELD信号の変化点を開
始点として、前記符号化用メモリの読出アドレスを発生
する符号化用読出アドレス生成手段とを有する画像符号
化手段と、復号画像データをマクロブロック順に書き込
み、前記復号画像データをラスター順に読み出すための
復号化用メモリと、フィールド毎に極性が変化する復号
化用FIELD信号の変化点を開始点として、前記復号化用
メモリの書込アドレスを発生する復号化用書込アドレス
生成手段と、前記復号化用メモリへの書込みが読出しに
追いつかれない最少時間を設定することができ、設定し
た時間分だけ前記復号化用FIELD信号を遅延させるため
の復号化用遅延手段と、遅延した前記復号化用FIELD信
号の変化点を開始点として、前記復号化用メモリの読出
アドレスを発生する復号化用読出アドレス生成手段とを
有する画像復号化手段とを具備することを特徴とする画
像コーデック装置。
【請求項５】メモリへの書込みが読出しに追いつかれ
ない最小時間を外部より設定し、フィールド毎に極性が
変化するFIELD信号の変化点を開始点として入力画像デ
ータをラスター順に前記メモリに書き込み、前記FIELD
信号を前記最少時間分遅延させた信号の変化点を開始点
としてマクロブロック順に前記画像データの読出しを行
なうことでマクロブロックを形成し、前記マクロブロッ
クを符号化して伝送することを特徴とする画像データ伝
送方法。
【請求項６】入力画像データをラスター順に書き込
み、マクロブロック順に読み出すためのメモリと、フィ
ールド毎に極性が変化するFIELD信号の変化点を開始点
として、前記メモリの書込アドレスを発生する書込アド
レス生成手段と、前記メモリへの書込みが読出しに追い
つかれない最少時間を設定することができ、設定した時
間分だけ前記FIELD信号を遅延させるための遅延手段
と、遅延した前記FIELD信号の変化点を開始点として、
前記メモリの読出アドレスを発生する読出アドレス生成
手段と、マクロブロックを符号化する符号化手段とを具
備することを特徴とする画像データ伝送システム。