JPH11135559A - 半導体機能設定電子機器 - Google Patents
半導体機能設定電子機器Info
- Publication number
- JPH11135559A JPH11135559A JP9296674A JP29667497A JPH11135559A JP H11135559 A JPH11135559 A JP H11135559A JP 9296674 A JP9296674 A JP 9296674A JP 29667497 A JP29667497 A JP 29667497A JP H11135559 A JPH11135559 A JP H11135559A
- Authority
- JP
- Japan
- Prior art keywords
- function
- pad
- semiconductor
- pads
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】従来技術での半導体の機能切り替えには、切り
替え設定のための部品が必要で、これらの部品の実装エ
リアが必要である。その為、高密度実装を妨げていた。
よって本発明の目的は前記実装エリアを小さくし、高密
度実装を図ることである。 【解決手段】半導体の機能設定に、電気的に接続した２
つ以上のパッドを有する半導体と前記パッドの一部また
は全てと接続可能なパッドを有する回路基板との接続場
所を変えることで行う。
替え設定のための部品が必要で、これらの部品の実装エ
リアが必要である。その為、高密度実装を妨げていた。
よって本発明の目的は前記実装エリアを小さくし、高密
度実装を図ることである。 【解決手段】半導体の機能設定に、電気的に接続した２
つ以上のパッドを有する半導体と前記パッドの一部また
は全てと接続可能なパッドを有する回路基板との接続場
所を変えることで行う。
Description
【０００１】
【発明の属する技術分野】装置の仕様によって、機能を
切り替えることができる半導体を使用した電子機器装
置。
切り替えることができる半導体を使用した電子機器装
置。
【０００２】
【従来の技術】パソコンをはじめとする電子機器の多く
は、高性能化、小型軽量化が進むと同時にユーザの多岐
にわたるニーズに応えるため高機能化が要求される。こ
れに伴い、これら電子機器に使われる半導体も、多くの
仕様が要求される。
は、高性能化、小型軽量化が進むと同時にユーザの多岐
にわたるニーズに応えるため高機能化が要求される。こ
れに伴い、これら電子機器に使われる半導体も、多くの
仕様が要求される。
【０００３】しかし、このような多種の要求に対し、そ
れぞれ別仕様の半導体を設計し、製造すると、コストが
上がる等の問題がある。そこで、半導体メーカは、半導
体チップの中に多様な機能をあらかじめもり込み、出荷
時または使用時にあらかじめ用意された複数の機能の中
から、１つの機能を選び設定する方法を採用している。
その結果、部品の標準化を図ることが出来、多様な要求
に対し、少ない品種で対応を可能にしている。機能を設
定する方法としては、例えば、最終配線工程を変更した
り、組立工程時にボンディング位置を変えて出荷する方
法や、完成した半導体の機能選択ピンに与える電圧を変
えることにより仕様を設定する方法などがある。
れぞれ別仕様の半導体を設計し、製造すると、コストが
上がる等の問題がある。そこで、半導体メーカは、半導
体チップの中に多様な機能をあらかじめもり込み、出荷
時または使用時にあらかじめ用意された複数の機能の中
から、１つの機能を選び設定する方法を採用している。
その結果、部品の標準化を図ることが出来、多様な要求
に対し、少ない品種で対応を可能にしている。機能を設
定する方法としては、例えば、最終配線工程を変更した
り、組立工程時にボンディング位置を変えて出荷する方
法や、完成した半導体の機能選択ピンに与える電圧を変
えることにより仕様を設定する方法などがある。
【０００４】半導体の機能選択ピンに与える電圧を変え
て、半導体の機能を設定する方法を、図２を用いて説明
する。前記ピンは、半導体２内の機能切り替え回路と接
続している。この機能切り替え回路は、一般には複数の
機能選択ピンから入力された電圧値の組合わせ（ここで
は、機能選択ピンを１本として以下説明をする。ただ
し、本発明はこのピン数に限定されるものではないこと
はいうまでもない。）に応じ、半導体２内にある複数の
機能から、１つを選択する回路である。
て、半導体の機能を設定する方法を、図２を用いて説明
する。前記ピンは、半導体２内の機能切り替え回路と接
続している。この機能切り替え回路は、一般には複数の
機能選択ピンから入力された電圧値の組合わせ（ここで
は、機能選択ピンを１本として以下説明をする。ただ
し、本発明はこのピン数に限定されるものではないこと
はいうまでもない。）に応じ、半導体２内にある複数の
機能から、１つを選択する回路である。
【０００５】図２では電圧の設定をスイッチ１、スイッ
チ２を用いて機能選択する例が示されている。スイッチ
１をＯＮにしスイッチ２をＯＦＦにするとＨｉｇｈ電圧
が、スイッチ１をＯＦＦにしスイッチ２をＯＮにすると
Ｌｏｗ電圧がそれぞれ機能選択ピンに与えられる。これ
らの電圧値を半導体２内機能の切り替え回路が判別し、
電圧値の設定に応じた機能に設定させる。
チ２を用いて機能選択する例が示されている。スイッチ
１をＯＮにしスイッチ２をＯＦＦにするとＨｉｇｈ電圧
が、スイッチ１をＯＦＦにしスイッチ２をＯＮにすると
Ｌｏｗ電圧がそれぞれ機能選択ピンに与えられる。これ
らの電圧値を半導体２内機能の切り替え回路が判別し、
電圧値の設定に応じた機能に設定させる。
【０００６】図３は、図２に示した回路の１例である。
図２で示したスイッチ１、スイッチ２は、パッド３〜６
および短絡部品によって構成されている。すなわち、パ
ッド７と電気的に接続した機能選択ピンにＨｉｇｈ電圧
を与えるには、パッド３、４間に短絡部品を接続し、パ
ッド５、６間には何も接続しない。また、機能選択ピン
にＬｏｗ電圧を与えるには、パッド５、６間に短絡部品
を接続し、パッド３、４間には何も接続しない。このよ
うにして、機能選択ピンに与える電圧を設定することで
半導体２内の機能を選択させる。
図２で示したスイッチ１、スイッチ２は、パッド３〜６
および短絡部品によって構成されている。すなわち、パ
ッド７と電気的に接続した機能選択ピンにＨｉｇｈ電圧
を与えるには、パッド３、４間に短絡部品を接続し、パ
ッド５、６間には何も接続しない。また、機能選択ピン
にＬｏｗ電圧を与えるには、パッド５、６間に短絡部品
を接続し、パッド３、４間には何も接続しない。このよ
うにして、機能選択ピンに与える電圧を設定することで
半導体２内の機能を選択させる。
【０００７】
【発明が解決しようとする課題】機能選択が可能な半導
体を使用する場合、先に述べたように機能選択ピンに与
える電圧を設定する必要がある。そこで、従来は設定部
に図３に示すスイッチ機能を持つパッド３〜６を置き、
そこに短絡部品を接続して機能設定を行ってきた。しか
し、前記パッド３〜６があると部品という面積が余計に
かかり高密度実装を行うのに適していない。また、電圧
を設定する前記パッド３〜６への短絡部品の接続におい
ては、接続工程が増える為コストもかかる。よって、本
発明の目的はベアチップとバンプを使用することで機能
設定部のエリアおよび前記短絡部品を削除することによ
り、電子機器の高密度実装を図ることである。
体を使用する場合、先に述べたように機能選択ピンに与
える電圧を設定する必要がある。そこで、従来は設定部
に図３に示すスイッチ機能を持つパッド３〜６を置き、
そこに短絡部品を接続して機能設定を行ってきた。しか
し、前記パッド３〜６があると部品という面積が余計に
かかり高密度実装を行うのに適していない。また、電圧
を設定する前記パッド３〜６への短絡部品の接続におい
ては、接続工程が増える為コストもかかる。よって、本
発明の目的はベアチップとバンプを使用することで機能
設定部のエリアおよび前記短絡部品を削除することによ
り、電子機器の高密度実装を図ることである。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、電気的に接続された２つ以上の信号用パッドを有す
る半導体と、前記パッドの一部または全てと接続可能な
パッドを有する回路基板を有する電子機器において、前
記半導体内の電気的に接続された２つ以上の信号用パッ
ドのうち一部のみが前記回路基板上のパッドと電気的に
接続されていることを特徴とする電子機器を提供する。
に、電気的に接続された２つ以上の信号用パッドを有す
る半導体と、前記パッドの一部または全てと接続可能な
パッドを有する回路基板を有する電子機器において、前
記半導体内の電気的に接続された２つ以上の信号用パッ
ドのうち一部のみが前記回路基板上のパッドと電気的に
接続されていることを特徴とする電子機器を提供する。
【０００９】こうすることで、半導体と回路基板との接
続によって半導体の機能を設定できる。
続によって半導体の機能を設定できる。
【００１０】
【発明の実施の形態】図４〜５を用いて本発明の１実施
例を以下説明する。半導体１は、電気的に接続された２
つのパッド（図４では連続パッド１を表している）、機
能切り替え回路を持っている。この連続パッド１は機能
切り替え回路と接続されている。
例を以下説明する。半導体１は、電気的に接続された２
つのパッド（図４では連続パッド１を表している）、機
能切り替え回路を持っている。この連続パッド１は機能
切り替え回路と接続されている。
【００１１】機能切り替え回路は、半導体１の機能を切
り替える回路で、例えば半導体１が２つの機能（Ａ機
能、Ｂ機能）を持つとき、これらの機能を切り替える回
路である。
り替える回路で、例えば半導体１が２つの機能（Ａ機
能、Ｂ機能）を持つとき、これらの機能を切り替える回
路である。
【００１２】この時に、機能の切り替えは、前記連続パ
ッド１に入力される電圧によって行われる。例えば、前
記連続パッド１にＨｉｇｈが入力されると、半導体１
は、Ａ機能となり、Ｌｏｗが入力されるとＢ機能となる
ものとする。
ッド１に入力される電圧によって行われる。例えば、前
記連続パッド１にＨｉｇｈが入力されると、半導体１
は、Ａ機能となり、Ｌｏｗが入力されるとＢ機能となる
ものとする。
【００１３】この機能の切り替えを半導体１と回路基板
１との接続時に行うため、図４〜５で示すように、回路
基板１に２つのパッド（パッド１、２）を用意する。そ
して、例えばパッド１をＨｉｇｈレベルのパッド（たと
えば電源パッド）、パッド２をＬｏｗレベルのパッド
（例えば接地パッド）にする。そして、半導体１をＡ機
能にする時は、図４に示すように、パッド１と連続パッ
ド１とを接続し、機能切り替え回路にＨｉｇｈを与え
る。また、半導体１をＢ機能にする時は、図５に示すよ
うに、パッド２と連続パッド１とを接続し、機能切り替
え回路にＬｏｗを与える。
１との接続時に行うため、図４〜５で示すように、回路
基板１に２つのパッド（パッド１、２）を用意する。そ
して、例えばパッド１をＨｉｇｈレベルのパッド（たと
えば電源パッド）、パッド２をＬｏｗレベルのパッド
（例えば接地パッド）にする。そして、半導体１をＡ機
能にする時は、図４に示すように、パッド１と連続パッ
ド１とを接続し、機能切り替え回路にＨｉｇｈを与え
る。また、半導体１をＢ機能にする時は、図５に示すよ
うに、パッド２と連続パッド１とを接続し、機能切り替
え回路にＬｏｗを与える。
【００１４】本発明をベアチップと回路基板３との接続
方法で適用した例を図１０〜１１に示す。
方法で適用した例を図１０〜１１に示す。
【００１５】ここでも、ベアチップは図４〜５の半導体
１と同様に２つの機能（Ａ機能、Ｂ機能）を持ち、機能
切り替え回路と接続した連続パッド２にＨｉｇｈが入力
されると、ベアチップの機能はＡ機能となり、Ｌｏｗが
入力されるとＢ機能となるものとする。
１と同様に２つの機能（Ａ機能、Ｂ機能）を持ち、機能
切り替え回路と接続した連続パッド２にＨｉｇｈが入力
されると、ベアチップの機能はＡ機能となり、Ｌｏｗが
入力されるとＢ機能となるものとする。
【００１６】図４〜５の回路基板１と同様に、回路基板
３のパッド７をＨｉｇｈレベルのパッド（たとえば電源
パッド）、パッド８をＬｏｗレベルのパッド（例えば接
地パッド）にする。このような基板を用いてベアチップ
をＡ機能にする時は、図６〜７に示すように、パッド７
と連続パッド２をバンプ１により接続し、機能切り替え
回路にＨｉｇｈを与える。また、ベアチップをＢ機能に
する時は、図８〜９に示すように、パッド８と連続パッ
ド２をバンプ２により接続し、機能切り替え回路にＬｏ
ｗを与える。
３のパッド７をＨｉｇｈレベルのパッド（たとえば電源
パッド）、パッド８をＬｏｗレベルのパッド（例えば接
地パッド）にする。このような基板を用いてベアチップ
をＡ機能にする時は、図６〜７に示すように、パッド７
と連続パッド２をバンプ１により接続し、機能切り替え
回路にＨｉｇｈを与える。また、ベアチップをＢ機能に
する時は、図８〜９に示すように、パッド８と連続パッ
ド２をバンプ２により接続し、機能切り替え回路にＬｏ
ｗを与える。
【００１７】本発明をＢＧＡ（Ball Grid Array）と回
路基板６との接続に適用した例を図１５〜１６に示す。
ＢＧＡは図４〜５の半導体１と同様に２つの機能（Ａ機
能、Ｂ機能）を持ち、機能切り替え回路に接続した連続
パッド５にＨｉｇｈが入力されると、ＢＧＡの機能はＡ
機能となり、Ｌｏｗが入力されるとＢ機能になるものと
する。
路基板６との接続に適用した例を図１５〜１６に示す。
ＢＧＡは図４〜５の半導体１と同様に２つの機能（Ａ機
能、Ｂ機能）を持ち、機能切り替え回路に接続した連続
パッド５にＨｉｇｈが入力されると、ＢＧＡの機能はＡ
機能となり、Ｌｏｗが入力されるとＢ機能になるものと
する。
【００１８】図４〜５の回路基板１と同様に、回路基板
６のパッド１４をＨｉｇｈレベルのパッド（たとえば電
源パッド）、パッド１５をＬｏｗレベルのパッド（例え
ば接地パッド）とする。
６のパッド１４をＨｉｇｈレベルのパッド（たとえば電
源パッド）、パッド１５をＬｏｗレベルのパッド（例え
ば接地パッド）とする。
【００１９】このような基板を用いてＢＧＡをＡ機能に
する時は、図１７〜１８に示すように、パッド１４と連
続パッド５をボール１により接続し、機能切り替え回路
にＨｉｇｈを与える。また、ＢＧＡをＢ機能にする時
は、図１９〜２０に示すように、パッド１５６と連続パ
ッド５をボール２により接続し、機能切り替え回路にＬ
ｏｗを与える。
する時は、図１７〜１８に示すように、パッド１４と連
続パッド５をボール１により接続し、機能切り替え回路
にＨｉｇｈを与える。また、ＢＧＡをＢ機能にする時
は、図１９〜２０に示すように、パッド１５６と連続パ
ッド５をボール２により接続し、機能切り替え回路にＬ
ｏｗを与える。
【００２０】以上の説明は、２つの機能を切り替える例
である。３つの機能切り替え例を図１２〜１４を用いて
以下説明する。
である。３つの機能切り替え例を図１２〜１４を用いて
以下説明する。
【００２１】半導体３は、電気的に接続された３つのパ
ッド（図１４では連続パッド３を表している）を持ち、
前記連続パッド３は機能切り替え回路と接続されてい
る。ここで、機能切り替え回路は、半導体３の機能を切
り替える回路で、例えば半導体３が３つの機能（Ｃ機
能、Ｄ機能、Ｅ機能）を持つとき、これらの機能を切り
替える回路である。また、この場合の機能切り替えは連
続パッド３に入力される電圧によって行われる。例え
ば、前記連続パッド３に−２［Ｖ］以下の電圧が入力さ
れると、半導体３はＣ機能に、０［Ｖ］の電圧が入力さ
れるとＤ機能に、＋２［Ｖ］以上電圧が入力されるとＥ
機能になるものとする。この機能の切り替えを、半導体
３と回路基板４との接続時に行うため、図１２で示すよ
うに、回路基板４に３つのパッド（パッド９〜１１）を
用意する。そして、パッド９に−２［Ｖ］の電圧を、パ
ッド１０に０［Ｖ］の電圧を、パッド１１に＋２［Ｖ］
の電圧を与える。半導体３をＣ機能にする時は、図１２
に示すように、パッド９と連続パッド３とを接続し、機
能切り替え回路に−２［Ｖ］を与える。半導体３をＤ機
能にする時は、図１３に示すように、パッド１０と連続
パッド３とを接続し、機能切り替え回路に０［Ｖ］を与
える。半導体３をＥ機能にする時は、図１４に示すよう
に、パッド１１と連続パッド３とを接続し、機能切り替
え回路に＋２［Ｖ］を与える。
ッド（図１４では連続パッド３を表している）を持ち、
前記連続パッド３は機能切り替え回路と接続されてい
る。ここで、機能切り替え回路は、半導体３の機能を切
り替える回路で、例えば半導体３が３つの機能（Ｃ機
能、Ｄ機能、Ｅ機能）を持つとき、これらの機能を切り
替える回路である。また、この場合の機能切り替えは連
続パッド３に入力される電圧によって行われる。例え
ば、前記連続パッド３に−２［Ｖ］以下の電圧が入力さ
れると、半導体３はＣ機能に、０［Ｖ］の電圧が入力さ
れるとＤ機能に、＋２［Ｖ］以上電圧が入力されるとＥ
機能になるものとする。この機能の切り替えを、半導体
３と回路基板４との接続時に行うため、図１２で示すよ
うに、回路基板４に３つのパッド（パッド９〜１１）を
用意する。そして、パッド９に−２［Ｖ］の電圧を、パ
ッド１０に０［Ｖ］の電圧を、パッド１１に＋２［Ｖ］
の電圧を与える。半導体３をＣ機能にする時は、図１２
に示すように、パッド９と連続パッド３とを接続し、機
能切り替え回路に−２［Ｖ］を与える。半導体３をＤ機
能にする時は、図１３に示すように、パッド１０と連続
パッド３とを接続し、機能切り替え回路に０［Ｖ］を与
える。半導体３をＥ機能にする時は、図１４に示すよう
に、パッド１１と連続パッド３とを接続し、機能切り替
え回路に＋２［Ｖ］を与える。
【００２２】なお、本実施例では３つの電圧値を−２
［Ｖ］、０［Ｖ］、２［Ｖ］としたが、本発明はこれら
の数字に限定されるものではないのはいうまでもない。
［Ｖ］、０［Ｖ］、２［Ｖ］としたが、本発明はこれら
の数字に限定されるものではないのはいうまでもない。
【００２３】さらに、図１２〜１４を用いて説明した実
施例は、ベアチップと回路基板の接続、ＢＧＡと回路基
板の接続にも適用できるのはいうまでもない。
施例は、ベアチップと回路基板の接続、ＢＧＡと回路基
板の接続にも適用できるのはいうまでもない。
【００２４】次に、ｎ（任意の定数）個の機能切り替え
例を図１で以下説明する。半導体４は、電気的に接続さ
れたｎ個のパッド（図１では連続パッド４を表してい
る）を持ち、前記連続パッド４は機能切り替え回路と接
続されている。ここで、機能切り替え回路は、半導体４
の機能を切り替える回路で、例えば半導体４がｎ個の機
能（Ｆ機能、Ｇ機能・・・）を持つとき、これらの機能
を切り替える回路である。
例を図１で以下説明する。半導体４は、電気的に接続さ
れたｎ個のパッド（図１では連続パッド４を表してい
る）を持ち、前記連続パッド４は機能切り替え回路と接
続されている。ここで、機能切り替え回路は、半導体４
の機能を切り替える回路で、例えば半導体４がｎ個の機
能（Ｆ機能、Ｇ機能・・・）を持つとき、これらの機能
を切り替える回路である。
【００２５】また、この場合の機能切り替えは連続パッ
ド４に入力される電圧によって行われる。この機能の切
り替えを、半導体４と回路基板５との接続時に行うた
め、図１で示すように回路基板５にｎ個のパッドを用意
し、これらｎ個のパッドにそれぞれ異なった電圧を与え
る。（同電圧を与えたパッドがあってもよい。）この電
圧値によって、半導体４がもつｎ個以下の機能を切り替
えを行えるものとする。半導体４の機能を切り替えるに
は、ｎ個のパッド（パッド１２、１３・・・）のうち１
つ（同じ電圧値であれば２つ以上でも可能）を連続パッ
ド４と接続する。
ド４に入力される電圧によって行われる。この機能の切
り替えを、半導体４と回路基板５との接続時に行うた
め、図１で示すように回路基板５にｎ個のパッドを用意
し、これらｎ個のパッドにそれぞれ異なった電圧を与え
る。（同電圧を与えたパッドがあってもよい。）この電
圧値によって、半導体４がもつｎ個以下の機能を切り替
えを行えるものとする。半導体４の機能を切り替えるに
は、ｎ個のパッド（パッド１２、１３・・・）のうち１
つ（同じ電圧値であれば２つ以上でも可能）を連続パッ
ド４と接続する。
【００２６】本実施例も、ベアチップと回路基板の接
続、または、ＢＧＡと回路基板の接続にも適用できるの
はいうまでもない。
続、または、ＢＧＡと回路基板の接続にも適用できるの
はいうまでもない。
【００２７】
【発明の効果】半導体の機能切り替え設定には、ベアチ
ップと回路基板を接続するバンプの接続位置をかえて行
う為、図３の設定部であるパッド３〜６を削除出来、高
密度実装を可能とする。また、短絡部品にはバンプを用
いる為、短絡部品の削除により、接続工程を減らせる。
よって、電子機器の小型軽量化および低コスト化を図れ
る。
ップと回路基板を接続するバンプの接続位置をかえて行
う為、図３の設定部であるパッド３〜６を削除出来、高
密度実装を可能とする。また、短絡部品にはバンプを用
いる為、短絡部品の削除により、接続工程を減らせる。
よって、電子機器の小型軽量化および低コスト化を図れ
る。
【図１】本発明第一の電子機器を示す図である。
【図２】従来の機能切り替え回路例を示す図である。
【図３】従来の機能切り替え実施例を示す図である。
【図４】本発明の機能切り替え１実施例を示す図であ
る。
る。
【図５】本発明の機能切り替え１実施例を示す図であ
る。
る。
【図６】ベアチップと回路基板の接続を本発明に適用し
た１実施例を示す図である。
た１実施例を示す図である。
【図７】ベアチップと回路基板の接続を本発明に適用し
た１実施例を示す図である。
た１実施例を示す図である。
【図８】ベアチップと回路基板の接続を本発明に適用し
た１実施例を示す図である。
た１実施例を示す図である。
【図９】ベアチップと回路基板の接続を本発明に適用し
た１実施例を示す図である。
た１実施例を示す図である。
【図１０】ベアチップを本発明に適用した１実施例を示
す図である。
す図である。
【図１１】回路基板を本発明に適用した１実施例を示す
図である。
図である。
【図１２】本発明の機能切り替え１実施例を示す図であ
る。
る。
【図１３】本発明の機能切り替え１実施例を示す図であ
る。
る。
【図１４】本発明の機能切り替え１実施例を示す図であ
る。
る。
【図１５】ＢＧＡを本発明に適用した１実施例を示す図
である。
である。
【図１６】回路基板を本発明に適用した１実施例を示す
図である。
図である。
【図１７】ＢＧＡと回路基板の接続を本発明に適用した
１実施例を示す図である。
１実施例を示す図である。
【図１８】ＢＧＡと回路基板の接続を本発明に適用した
１実施例を示す図である。
１実施例を示す図である。
【図１９】ＢＧＡと回路基板の接続を本発明に適用した
１実施例を示す図である。
１実施例を示す図である。
【図２０】ＢＧＡと回路基板の接続を本発明に適用した
１実施例を示す図である。
１実施例を示す図である。
Claims (6)
- 【請求項１】電気的に接続された２つ以上の信号用パッ
ドを有する半導体と、前記パッドの一部または全てと接
続可能なパッドを有する回路基板を有する電子機器にお
いて、前記半導体内の電気的に接続された２つ以上の信
号用パッドのうち一部のみが前記回路基板上のパッドと
電気的に接続されていることを特徴とする電子機器。 - 【請求項２】請求項１の電子機器において、前記半導体
内の電気的に接続された２つ以上の信号パッドと前記回
路基板上のパッドとの接続場所により、前記半導体の機
能が替わることを特徴とした電子機器。 - 【請求項３】入力信号の電圧によって機能を切り替える
ことの出来る半導体において、前記信号の入力パッド
が、電気的に接続された２つ以上のパッドからなること
を特徴とした半導体。 - 【請求項４】入力信号の電圧によって機能を切り替える
ことの出来る半導体において、前記信号の入力パッド
が、電気的に接続された２つ以上のパッドからなること
を特徴とした半導体を有する電子機器。 - 【請求項５】入力信号の電圧によって機能を切り替える
ことの出来る半導体において、前記入力信号の接点部が
２ヶ所以上からなる半導体。 - 【請求項６】入力信号の電圧によって機能を切り替える
ことの出来る半導体において、前記入力信号の接点部が
２ヶ所以上からなる半導体を有する電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9296674A JPH11135559A (ja) | 1997-10-29 | 1997-10-29 | 半導体機能設定電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9296674A JPH11135559A (ja) | 1997-10-29 | 1997-10-29 | 半導体機能設定電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11135559A true JPH11135559A (ja) | 1999-05-21 |
Family
ID=17836614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9296674A Pending JPH11135559A (ja) | 1997-10-29 | 1997-10-29 | 半導体機能設定電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11135559A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005283711A (ja) * | 2004-03-29 | 2005-10-13 | Casio Comput Co Ltd | 液晶表示制御装置及びその動作制御方法 |
| JP2013065673A (ja) * | 2011-09-16 | 2013-04-11 | Renesas Electronics Corp | 半導体装置 |
| JP2013135160A (ja) * | 2011-12-27 | 2013-07-08 | Murata Mfg Co Ltd | 複合モジュールおよび電子機器 |
-
1997
- 1997-10-29 JP JP9296674A patent/JPH11135559A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005283711A (ja) * | 2004-03-29 | 2005-10-13 | Casio Comput Co Ltd | 液晶表示制御装置及びその動作制御方法 |
| JP2013065673A (ja) * | 2011-09-16 | 2013-04-11 | Renesas Electronics Corp | 半導体装置 |
| JP2013135160A (ja) * | 2011-12-27 | 2013-07-08 | Murata Mfg Co Ltd | 複合モジュールおよび電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8158461B2 (en) | Continuously referencing signals over multiple layers in laminate packages | |
| US5895230A (en) | Integrated circuit chip package having configurable contacts and method for making the same | |
| US6825568B2 (en) | Flip chip package structure and flip chip device with area bump | |
| US6246121B1 (en) | High performance flip-chip semiconductor device | |
| US6822474B2 (en) | On chip logic analyzer debug bus | |
| US7627796B2 (en) | Testing method for permanent electrical removal of an integrated circuit output | |
| US6646342B2 (en) | Semiconductor chip and multi-chip module | |
| JP2691478B2 (ja) | 集積回路に電源を供給する方法 | |
| JPH11135559A (ja) | 半導体機能設定電子機器 | |
| US20040117673A1 (en) | Method and apparatus to provide platform load lines | |
| US5903168A (en) | Switchable MCM CMOS I/O buffers | |
| US7210114B2 (en) | Redistribution metal for output driver slew rate control | |
| JPH01144664A (ja) | 半導体メモリ用集積回路装置 | |
| US8138787B2 (en) | Apparatus and method for input/output module that optimizes frequency performance in a circuit | |
| JPH1174449A (ja) | メモリモジュール | |
| US8536716B1 (en) | Supply voltage or ground connections for integrated circuit device | |
| JPS5814544A (ja) | モノリシツク集積回路容器 | |
| US6936911B1 (en) | Semiconductor integrated circuit device | |
| US20050082580A1 (en) | Structure of wafer level package with area bump | |
| JPH01307243A (ja) | 半導体集積回路装置 | |
| JP2003124331A (ja) | 半導体集積回路装置 | |
| JPH0730067A (ja) | 半導体装置 | |
| US20030227074A1 (en) | Semiconductor device | |
| JP2003188292A (ja) | 半導体装置 | |
| JPH1022409A (ja) | 集積回路用パッケージ |