JPH11133365A

JPH11133365A - 波長可変フィルタおよびその製造方法

Info

Publication number: JPH11133365A
Application number: JP29718697A
Authority: JP
Inventors: Shigeo Yago; 栄郎矢後; Satoshi Endo; 智遠藤
Original assignee: Yazaki Corp
Current assignee: Yazaki Corp
Priority date: 1997-10-29
Filing date: 1997-10-29
Publication date: 1999-05-21

Abstract

(57)【要約】【課題】偏光依存性がなく、かつ応答速度の速い波長
可変フィルタを提供する。【解決手段】両側に反射面２１，２２を設けたエタロ
ンの内部に空乏層１３を発生させ、この空乏層１３の厚
みｄを変えることにより、共振波長を変えて選択的に所
定の波長の光を通過させる。空乏層発生手段はｐ⁺領域
１１およびｎ領域１２とからなるｐｎ接合でもよく、Ｍ
ＯＳ構造，ショットキー接合等でもよい。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、波長多重された光
信号から任意の波長の光信号を選択的に取り出す波長可
変フィルタに関する。

【０００２】

【従来の技術】光通信はＬＳＩと共用され、今や高度情
報社会における通信網の中枢となりつつある。今後は通
信容量の飛躍的な増加が予測されるので光伝送系は、ま
すます大容量化が必要となるであろう。ところで、伝送
路である光ファイバの「伝送可能な周波数帯域幅」は約
２００ＴＨｚあり、現状では伝送速度１．６ＧＢ／ｓが
実用化されつつあるが、帯域としては高々１０万分の一
程度しか利用されていない。したがって、伝送容量を飛
躍的に増大させる為に周波数多重化技術が重要となって
きている。この周波数多重化技術においては、多数の周
波数の光パルスの中から選択的に任意の周波数の光のみ
を選び出す波長可変フィルタが必要となる。

【０００３】この波長可変フィルタとしてはファブリペ
ロー干渉型フィルターが知られている。ファブリペロー
干渉型フィルターにおいてはエタロンと呼ばれる両面の
平行度のすぐれたガラス板や誘電体の板を用い、このエ
タロンの両側にハーフミラーを配置し、ハーフミラーの
間隔やハーフミラーの間の物質の屈折率を変えることに
より波長可変フィルタを実現している。

【０００４】図１７に従来の波長可変フィルタの一例と
して液晶を充填したエタロンを有する装置の構成図を示
す。図１７において、ＧＳ１，ＧＳ２はガラス基板、Ａ
ＲＣ１，ＡＲＣ２は無反射コート膜、ＴＥＬ１，ＴＥＬ
２は透明電極、Ｍ１，Ｍ２は誘電体ミラー，ＯＲＬ１，
ＯＲＬ２は液晶配向膜、ＬＣは液晶、ＳＰ１，ＳＰ２は
スペーサ，ＥＷ１，ＥＷ２は液晶に電圧を印加するため
のリード線である。そしてミラーＭ１，Ｍ２となる薄膜
を蒸着したガラス基板ＧＳ１，ＧＳ２（裏面に無反射コ
ートＡＲＣ１，２が施されている）を間隔Ｌで平行に配
置している。

【０００５】液晶ＬＣ中の液晶分子ＬＣＭは大きな誘電
異方性（ｎe ，ｎo ）を持ち、入射光の偏光方向が液晶
ＬＣの配向方向と一致すると、この光はｎe の屈折率を
感じる。この状態で電圧を印加すると、液晶分子ＬＣが
立ち上がり、偏光は屈折率がｎe →ｎo へ変化するのを
感じる。このため、図１７に示す波長可変フィルタのピ
ーク波長を液晶層ＬＣへの電圧を印加することによりシ
フトすることができる。しかし、この液晶を用いた波長
可変フィルタはｐ，ｓ偏光に対して２本のピークが現
れ、その透過率が光の偏波の方向に大きく依存するた
め、光通信への応用のためには特殊なファイバを用いな
くてはならないという欠点があった。

【０００６】この液晶の複屈折性に起因した偏波依存性
をなくすために図１８に示すような波長可変フィルタが
提案されている（特開平４−２４８５１５号公報）。図
１８に示す波長可変フィルタは図１７に示す波長可変フ
ィルタのガラス基板ＧＳ１，ＧＳ２の両側を複屈折プリ
ズムＤＲＰ１，ＤＲＰ２ではさんだ構造である。図１８
に示すように、液晶層ＬＣは、ホモジニアス配向され、
液晶配向膜ＯＲＬ１ａ，ＲＯＬ２ａと液晶配向膜ＯＲＬ
１ｂ，ＲＯＬ２ｂとの表面処理の違いにより、配向方向
が互いに直交するように配向処理されて、二つの層ＬＣ
ａ，ＬＣｂに区分けされている。具体的には、液晶層Ｌ
Ｃａにおける液晶分子方向はｓ偏光の電界ベクトル方向
と一致し、液晶層ＬＣｂにおける液晶分子の方向はｐ偏
光の電界ベクトル方向と一致する。このため、ｐ偏光お
よびｓ偏光は電圧無印加時には液晶の屈折率ｎe を感
じ、電圧を印加していくと屈折率がｎe →ｎo へ減少す
るのを感じる。複屈折プリズムＤＲＰ１は、外部からの
入射光をｐ偏光とｓ偏光に分離し、ｐ偏光を液晶層ＬＣ
ｂに入射させると共に、ｓ偏光を液晶層ＬＣａに入射さ
せ、一方、複屈折プリズムＤＲＰ２は各液晶ＬＣａおよ
びＬＣｂを通過したｐ偏光およびｓ偏光を合成すること
によって偏波依存性をなくしている。

【０００７】

【発明が解決しようとする課題】しかし、図１８に示す
波長可変フィルタは液晶層ＬＣを二つの層ＬＣａ，ＬＣ
ｂに区分けし、さらに複屈折プリズムＤＲＰ１，ＤＲＰ
２を配置するという複雑な構造を有しており、製造コス
トが高くなり、また装置が大型化するという問題を有し
ている。また、２つの交流電源ＡＳａ，ＡＳｂを用いて
液晶層ＬＣａ，ＬＣｂに対して個別に電圧印加制御を行
う必要があり、駆動回路等の周辺装置も複雑化するとい
う欠点を有していた。

【０００８】さらに液晶は応答速度が遅く、光通信への
応用等には一定の制限があるという問題点を有してい
た。

【０００９】上記問題点に鑑み本発明は応答速度が速
く、かつ偏波依存性のない波長可変フィルタを提供する
ことである。

【００１０】本発明のさらに他の目的は、構造が簡単
で、小型化が可能な波長可変フィルタを提供することで
ある。

【００１１】本発明のさらに他の目的は、光集積回路と
してモノリシック化が可能な波長可変フィルタを提供す
ることである。

【００１２】本発明のさらに他の目的は、製造歩留まり
が高く、かつ安価に製造でき、しかも偏波依存性のない
波長可変フィルタの製造方法を提供することである。

【００１３】

【課題を解決するための手段】上記目的を達成するた
め、本発明の第１の特徴はエタロン部を構成する半導体
領域の内部に空乏層を発生する手段を具備し、空乏層の
厚みを変化させることにより所望の波長の光を通過させ
るファブリペロー干渉型波長可変フィルタであることで
ある。空乏層を発生する手段はｐｎ接合、ショットキー
接合、あるいはＭＯＳ構造、ＭＮＯＳ構造もしくはＭＩ
Ｓ構造等の絶縁ゲート構造のいずれかでもかまわない。

【００１４】まず、図１および図２を用いて本発明の第
１の特徴に係る波長可変フィルタの基本構造および動作
原理を説明する。本発明の第１の特徴はファブリペロー
干渉型フィルターのエタロン部の少なくとも一部に空乏
層を発生する手段により空乏層領域１３を発生させる。
空乏層領域１３は前述したようにｐｎ接合によるもの、
ショットキー接合によるもの、あるいはＭＯＳ構造、Ｍ
ＮＯＳ構造、ＭＩＳ構造等の絶縁ゲート構造によるもの
のいずれでもよい。禁制帯幅の異なる２つの半導体のヘ
テロ接合を用いたＨＥＭＴ類似の構造も絶縁ゲート構造
と見なすことが可能である。図１はｐ⁺領域１１とｎ領
域１２とからなるｐｎ接合による空乏層１３を形成した
場合を示す。

【００１５】図１のｐｎ接合の両側にはハーフミラーを
構成するように金属薄膜や誘電体多層膜からなる反射面
２１，２２が形成され、さらにその両側に透明電極２
３，２４が形成されている。金属薄膜２１，２２の内面
間の距離Ｄがエタロンの厚さを規定している。図１にお
いてはハーフミラーは電極を兼ねているので金属薄膜が
好ましいが、より一般にはハーフミラーとしては誘電体
多層膜を用いることが可能である。たとえば絶縁ゲート
構造の場合はゲート絶縁膜として誘電体多層膜を用い、
ハーフミラーとして機能させることができる。またｐｎ
接合の場合でも、別にオーミックコンタクト用の電極が
設けられている時はｐ型、ｎ型半導体領域に接するハー
フミラーとして誘電体多層膜を採用できる。図１に示す
ような片側階段接合において透明電極２３，２４間に逆
バイアスとなるように電圧Ｖを印加した場合の空乏層の
厚さｄは、

【数１】ｄ＝（２ε（Ｖ_bi−Ｖ）／（ｑＮ_D））^1/2 …… (1) で与えられることが知られている。ここでεは半導体領
域の誘電率、ｑは電子の電荷、Ｖ_biは拡散電位、Ｎ_Dは
ｎ領域１２のドナー密度である。

【００１６】空乏層領域１３の屈折率ｎ_dは空乏化して
いない、すなわち中性のｎ領域１２における屈折率ｎ_n
よりも小さい。したがって光軸方向の光路長は（ｎ_n−
ｎ_d）ｄだけ変化する。このため図１に示すハーフミラ
ー２１，２２による共振波長λ_rは

【数２】 λ_r＝２（ｎ_p・ｄ_p＋ｎ_d・ｄ＋ｎ_n・ｄ_n）／ｍ…… (2) で与えられる。ここでｎ_pは中性のｐ⁺領域の屈折率、
ｄ_pは中性のｐ⁺領域の厚み、ｄ_nは中性のｎ領域の厚
み、ｍは自然数である。Ｄを共振器の間隔とするとＤ＝ｄ_p＋ｄ＋ｄ_n…… (3) となり、ｄ_p，ｄ_nはｄの関数となる。（２）式を図示
すると図２のようになる。ただし、図２はｐｎ接合が片
側階段接合の場合であり、ｄ_pは一定とみなすことがで
きる。傾斜接合ならば空乏層の厚さの変化はゆるやかな
変化を示す。両側階段接合ならば空乏層はｐｎ接合界面
から両方向に拡がり、ｄ_p，ｄ_nは共に、バイアス電圧
の増大に従い短くなる。また超階段接合にすれば空乏層
の厚さは電圧に対して急峻な変化を示すことになる。す
なわち階段接合ならば（１）式に示すように（Ｖ_bi−
Ｖ）^1/2に比例する形で、空乏層の厚さｄが変化し、傾
斜接合ならば（Ｖ_bi−Ｖ）^1/3に比例する形でｄが変化
する。超階段接合の場合は（Ｖ_bi−Ｖ）^1/2〜（Ｖ_bi−
Ｖ）⁷に比例する形でｄが変化する。超階段接合はｐｎ
接合界面の不純物密度分布を急峻な所定のプロファイル
となるように制御して形成すればよい。

【００１７】以上の説明からわかるように、図１および
図２は一例であり、接合の種類を適宜選ぶことにより、
波長可変フィルタにおける共振波長λr の電圧依存性は
種々のものを設計できる。

【００１８】本発明の第１の特徴においては電圧で空乏
層の厚みを変化させているので、空乏層領域の充放電に
必要な時定数で決まる応答速度が得られ、ギガヘルツ帯
以上の高速な応答速度が簡単に得られる。

【００１９】なお、空乏層を発生する手段はｐｎ接合、
絶縁ゲート構造、およびショットキー接合のうちの少な
くとも２つの組み合わせを用いて、半導体領域中に複数
の空乏層を発生するようにしてもよい。このような複数
の空乏層を用いても波長可変フィルタとして動作する
が、複数の空乏層により光路長を大きく変化できるので
波長可変範囲が増大する。

【００２０】本発明の第２の特徴はＳＯＩ（シリコン・
オン・インシュレータ；Silicon OnInsulator）構造を
形成する埋め込み絶縁膜の上部に形成された第１導電型
の第１の半導体領域と、第１の半導体領域の第１の主表
面の上部に形成された第２導電型の第２の半導体領域
と、第２の半導体領域の上部に接して形成された第１の
反射膜と、第１の半導体領域の第２の主表面に接して形
成された第２の反射膜とから少なくとも構成されたエタ
ロン部を具備し、この第１および第２の半導体領域の間
に印加する電圧を変化することにより所望の波長の光を
通過させる波長可変フィルタであることである。ここで
第１導電型はｎ型でもｐ型でもよい。第１導電型をｎ型
とすれば第２導電型はｐ型となり，第１導電型をｐ型と
すれば，第２導電型はｎ型となる。第１の主表面とは平
板構造の表面もしくは裏面のいずれか一方、第２の主表
面はその反対の面を意味することはもちろんである。

【００２１】好ましくは、第２の反射膜はＳＯＩ構造を
構成する支持基板中に形成された開口部を介して、第１
の半導体領域の第２の主表面に接するようにすればよ
い。

【００２２】第２の特徴によればＳＯＩ構造でエタロン
の膜厚を規定することができるので高精度なエタロンが
形成できる。またエタロンとして必要な平面性（平坦
度）および平行性も十分に担保される。また第１の特徴
と同様に高速な波長選択動作が可能となる上に、構造が
簡単なので小型化・軽量化も容易である。

【００２３】より好ましくは、第２の特徴において第１
の反射膜に接して第１の保護膜を、第２の反射膜に接し
て第２の保護膜を設ければ、より信頼性の高い波長可変
フィルタが実現できる。

【００２４】第１の半導体領域の表面には第１導電型
で、第１の半導体領域よりも高不純物密度のコンタクト
領域を有することが好ましい。このコンタクト領域に接
して第１の電極を形成し、第２の半導体領域に接して第
２の電極を形成し、第１と第２の電極間に所定の極性の
電圧を印加すれば第１の半導体領域中に空乏層が拡が
る。コンタクト領域を設けることにより、第１の電極と
低いオーミック抵抗での接触が可能となり、より効率的
に空乏層の厚みの制御が可能となる。第１および第２の
電極は第１の反射膜および第１の保護膜を貫通して設け
られたコンタクトホールを介して設ければよい。

【００２５】本発明の第３の特徴は第２の特徴で述べた
波長可変フィルタの製造方法に係る。すなわち、本発明
の第３の特徴は（イ）支持基板、支持基板の上の埋め込み絶縁膜、埋め
込み絶縁膜の上の第１の半導体領域とからなるＳＯＩ構
造を形成する工程；（ロ）この第１の半導体領域の上部に第１の半導体領域
とは反対導電型の第２の半導体領域を形成する工程；（ハ）この第２の半導体領域の表面に第１の反射膜を形
成する工程；（ニ）ＳＯＩ構造を形成している支持基板の一部に開口
部を形成し、ＳＯＩ構造の埋め込み絶縁膜の一部を露出
する工程；（ホ）この露出した埋め込み絶縁膜を除去し、第１の半
導体領域の底面の一部を露出させる工程；および（ヘ）露出した第１の半導体領域の底面に第２の反射膜
を形成する工程とを少なくとも含む波長可変フィルタの製造方法である
ことである。ＳＯＩ構造はＳＩＭＯＸ法（セパレーショ
ン・バイ・インプランテッド・オキシジャン；Separati
on by Implanted Oxygen）法、直接接合法等により形成
すればよい。第２の半導体領域は第１の半導体領域の上
部に局所的に形成してもよく、第１の半導体領域の上部
全面に形成してもよい。また第１と第２の半導体領域と
の間に他の半導体領域を形成してもよい。さらに第１の
半導体領域と外部の電源とを接続するためにオーミック
コンタクト用の高不純物密度領域をさらに追加してもよ
いことはもちろんである。

【００２６】本発明の第３の特徴の波長可変フィルタは
上記（イ）〜（ヘ）の工程から明らかなように極めて簡
単であり、製造コストが低くなり、製造歩留りも高い。

【００２７】

【発明の実施の形態】以下図面を参照して本発明の実施
の形態を説明する。以下の図面においては同一部分には
同一の符号を付している。またこれらの図面は模式的な
ものであり、水平方向と垂直方向の寸法の比率や、半導
体装置を構成している各薄膜の相互の比率等は現実の比
率とは異なっている場合が含まれていることに留意され
たい。より具体的な薄膜の厚み等は以下の説明により明
らかとなるであろう。

【００２８】［第１の実施の形態］図３は本発明の第１
の実施の形態に係る波長可変フィルタの構造を示す模式
的な断面図である。図３に示すように本発明の第１の実
施の形態に係る波長可変フィルタは埋め込み絶縁膜（埋
め込み酸化膜）３１を第１の半導体領域（ｎ領域）１２
となるｎ型Ｓｉ層と支持基板となるｎ型又はｐ型のＳｉ
基板で挟んだＳＯＩ構造を用いている。そしてｎ領域１
２の上部に第２の半導体領域（ｐ⁺領域）１１が形成さ
れ、ｎ領域１２とｐ⁺領域１１との界面から所定のバイ
アスで空乏層１３が延び、この空乏層１３の厚さを変化
することにより式（２）に示す共振波長λr を変化させ
るように構成されている。さらにｎ領域１２の表面には
ｐ⁺領域１１を挟んでｎ⁺コンタクト領域１６，１７が
形成されれている。平面図を省略しているが、ｎ⁺コン
タクト領域１６，１７はリング状に一体の領域として形
成され、ｐ⁺領域１１はその中央部に同心状に配置され
ている。リングは円形でも、矩形でもよい。

【００２９】ｐ⁺領域１１の上部には第１の反射膜２５
および第１の保護膜３２が形成されている。ｐ⁺領域１
１直下の埋め込み酸化膜３１および支持基板１５は除去
され、ｎ領域１２の底面に第２の反射膜２６，第２の保
護膜３３が形成されている。つまり第１および第２の反
射膜２５，２６で挟まれたｐ⁺領域１１およびｎ領域１
２とでエタロンを構成している。第１の反射膜２５，第
２の反射膜２６はＴｉＯ，ＳｉＯ₂，Ｔａ₂Ｏ₅などの
酸化物薄膜や他の誘電体多層膜で形成している。第１の
保護膜３２、第２の保護膜３３も同様な酸化物薄膜によ
り形成されている。そして第１の反射膜２５、第１の保
護膜３２を貫通するコンタクトホールを介してｎ⁺コン
タクト領域１６，１７には第１の電極（ｎ側電極）４
２，４３、ｐ⁺領域１１には第２の電極（ｐ側電極）が
オーミック接触するように形成されている。平面パター
ンを省略しているが、ｎ型電極４２，４３は互いに電気
的に接続されたＣ型又はコの字型形状をなし、さらに所
定のボンディングパッド部に接続されている。同様にｐ
側電極はｎ側電極４２，４３のすき間を通ってボンディ
ングパッド部に接続されている。

【００３０】第１および第２の保護膜３２、３３は省略
可能であるが、保護膜３２、３３を設けることでより信
頼性の高い波長可変フィルタが実現できる。

【００３１】ｎ領域１２の厚さＤは光路長が対象とする
共振波長λr の半分程度になるように選ぶのが望まし
い。すなわち図２からわかるようにｍ＝１のモードが最
も共振波長λr の印加電圧依存性が大きくなるからであ
る。共振波長λr が１．０μｍ付近ならばｎ領域１２の
厚さは１５０ｎｍ付近に選定することが好ましい。また
ｎ領域１２の不純物密度Ｎ_Dはｎ側電極４２，４３と、
ｐ側電極４１との間の印加する電圧Ｖ＝０ボルトにおい
て、ｎ領域１２が全部空乏化しないような不純物密度Ｎ
_Dを選べばよい。式（１）からわかるように拡散電位Ｖ
_biのみでｎ領域１２が完全に空乏化していれば、電圧Ｖ
を印加しても空乏層の厚さｄは変化しないからである。

【００３２】ただし、Ｖ＝０ボルトで完全に空乏化させ
ておき拡散電位Ｖ_bi以下の順方向バイアスをｐ側電極４
１とｎ側電極４２，４３の間に加えて空乏層幅を変化さ
せる動作も可能である。この場合はｎ領域１２の不純物
密度Ｎ_Dを十分低くしておけばよい。

【００３３】またｍ＝２以上の高次のモードを用いる場
合はｎ領域１２の厚さＤをさらに厚くしてもよいことは
もちろんである。

【００３４】図４および図５を用いて本発明の第１の実
施の形態に係る波長可変フィルタの製造方法を説明す
る。

【００３５】（イ）まず図４（ａ）に示すように支持基
板１５上に埋め込み酸化膜３１を介してｎ領域１２を形
成し、いわゆるＳＯＩ構造を実現する。このＳＯＩ構造
はＳＩＭＯＸ法、直接接合法、あるいはエピタキシャル
成長法のいずれで形成してもよい。

【００３６】ＳＩＭＯＸ法について説明すると、たとえ
ばｎ型Ｓｉ基板１５に対して１．８×１０¹⁸ｃｍ^-2〜
２．０×１０¹⁸ｃｍ^-2のドーズ量で、加速電圧１９０−
２００ＫｅＶで¹⁶Ｏ⁺イオンを打ち込み、０．５％の酸
素含有のアルンゴン中で１３２５℃、５時間熱処理を行
えばよい。この結果，表面側に厚み１８０ｎｍのｎ領域
１２が形成され、その下に厚み４５０ｎｍの埋め込み酸
化膜３１が得られる。

【００３７】また直接接合による場合は以下のようにす
ればよい。すなわち、支持基板１５となるｎ型又はｐ型
のＳｉ基板上に第１の貼り合わせ用酸化膜を形成し、そ
の表面を鏡面に研磨する。一方ｎ領域１２となるｎ型Ｓ
ｉ基板を別に用意し、この表面に第２の貼り合わせ用酸
化膜を形成しその表面を鏡面に研磨し、先に用意した第
１の貼り合わせ用酸化膜の鏡面と互いに貼り合わせる。
貼り合わせた状態で８００℃〜１１００℃程度の所定の
温度で熱処理すれば直接接合基板が完成する。この場
合、第１および第２の貼り合わせ用酸化膜が埋め込み酸
化膜となる。なお貼り合わせ後、所望の厚さのｎ領域１
２が得られるように研削，研磨を行えばよい。研磨は化
学的機械研磨（ＣＭＰ）法等を用いればよい。

【００３８】ＳＩＭＯＸ法と直接接合法の両方の特徴を
組み合わせたスマート・カット（Ｓｍａｒｔ−ｃｕｔ）
法を用いてもよい。この場合は、まず、酸化膜を通して
水素イオンを注入したウエーハともう１枚のウェーハを
貼り合わせ４００〜６００℃で熱処理する。すると、注
入面で２枚のウェーハは完全分離し、最終結合のため１
１００℃で熱処理を行うとＳＯＩウェーハができ上が
る。

【００３９】エピタキシャル成長法による場合は、支持
基板１５となるｎ型又ｐ型のＳｉ基板上に埋め込み酸化
膜３１を形成し、その上にｎ領域１２をエピタキシャル
成長すればよい。埋め込み酸化膜３１の上が多結晶化す
る場合は、電子ビーム（ＥＢ）アニールやレーザアニー
ル等により再結晶化すればよい。

【００４０】（ロ）次にフォトレジストをマスクとして
⁷⁵Ａｓ⁺又は¹¹Ｂ⁺をドーズ量３×１０¹⁵〜２×１０¹⁶
ｃｍ^-2で選択的にイオン注入する。イオン注入のマスク
として酸化膜を用いてもよいことはもちろんである。そ
の後図４（ｂ）に示すように所望の拡散深さが得られる
ようにアニールして，ｎ⁺コンタクト領域１６，１７を
形成する。

【００４１】（ハ）同様にフォトレジスト等の所定のマ
スクを用いて¹¹Ｂ⁺又は⁴⁹ＢＦ₂ ⁺をドーズ量３×１０
¹⁵〜２×１０¹⁶ｃｍ^-2で選択的にイオン注入し、アニー
ルにより活性化し、図４（ｃ）に示すようにｐ⁺領域１
１を形成する。

【００４２】（ニ）次に図４（ｄ）に示すようにｐ⁺領
域１１の上に第１の反射膜２５、さらにその上に第１の
保護膜３２を形成する。これらの膜としてはＴｉＯ，Ｓ
ｉＯ₂，Ｔａ₂Ｏ₅などの酸化物薄膜を用いればよい。

【００４３】（ホ）次に第１の反射膜２５、第１の保護
膜３２を貫通してｎ⁺コンタクト領域１６，１７、ｐ⁺
領域１１に達するコンタクトホールをＲＩＥ法などによ
り形成する。このコンタクトホールを開孔後Ａｌ，Ａｌ
−Ｓｉ，Ａｌ−Ｃｕ−Ｓｉ等の金属を真空蒸着法又はス
パッタリング法を用いて堆積する。そしてフォトリソグ
ラフィおよびＲＩＥ法等のドライエッチング、もしくは
Ｈ₃ＰＯ₄／ＨＮＯ₃／ＣＨ₃ＣＯＯＨ溶液等のエッチ
ャントを用いたウエットエッチングを用いて図５（ｅ）
に示すようにｐ側電極４１，ｎ型電極４２，４３をパタ
ーニングする。

【００４４】（ヘ）次に図５（ｆ）に示すように支持基
板１５のｐ⁺領域１１の直下に相当する部分を除去し、
凹部４９を形成する。凹部４９の形成は水酸化カリウム
（ＫＯＨ），ヒドラジン（Ｎ₂Ｈ₄），エチレンジアミ
ン・ピロカテコール（ＮＨ₂（ＣＨ₂）₂ＮＨ₂−Ｃ₆
Ｈ₄（ＯＨ）₂）、あるいはＴＭＡＨ溶液等の所定のエ
ッチング液を用いて異方性エッチングを行えばよい。さ
らに、Ｓｉの異方性エッチングに続いて図５（ｆ）に示
すように凹部の底に露出した埋め込み酸化膜３１もエッ
チングにより除去する。

【００４５】（ト）そしてこの凹部４９の表面に図５
（ｇ）に示すようにＴｉＯ，ＳｉＯ₂，Ｔａ₂Ｏ₅など
の酸化物薄膜を用いて第２の反射膜２６，第２の保護膜
３３を形成すれば本発明の第１の実施の形態に係る波長
可変フィルタが完成する。

【００４６】上記のようにＳＯＩ構造を採用することで
エタロンとなるｎ領域１２の厚さの精度および平面精度
を十分高くできる。

【００４７】図６は本発明の第１の実施の形態の変形例
に係る波長可変フィルタの構造を示す。図３に示す構造
に加えてｎ領域１２の底部にｎ⁺埋め込み領域１９を形
成している。ｎ⁺埋め込み領域１９を形成することによ
りｐｎ接合界面からの空乏層の拡がりが一様になり、光
フィルタとして、よりシャープな特性が得られる。

【００４８】［第２の実施の形態］図７は本発明の第２
の実施の形態に係る波長可変フィルタの構造を示す断面
図である。ｎ⁺埋め込み領域１９と支持基板１５とで埋
め込み酸化膜３１を挾んだＳＯＩ構造であること、およ
び支持基板の一部に開口部（凹部）が設けられ、凹部の
表面に第２の反射膜２６，第２の保護膜３３が設けられ
ている点は第１の実施の形態と同様である。

【００４９】しかし、本発明の第２の実施の形態におい
てはｎ⁺埋め込み領域１９の上部にｎ^-領域１８、ｎ⁺
超階段領域１４が設けられ、ｎ⁺超階段領域１４の上部
にｐ⁺領域が設けられている点が第１の実施の形態とは
異なる。ｎ⁺超階段領域１４の不純物密度プロファイル
は一定ではなく、図８に示すような急峻な変化を示す特
殊なプロファイルである。ただしｎ⁺超階段領域１４の
ピークドナー密度Ｎ_DOはｐ⁺領域のアクセプタ密度Ｎ_A
よりも低く設定され、よりｎ^-領域１８側に空乏層が拡
がるように設計されている。

【００５０】ｐ⁺領域１１の表面には第１の反射膜２
５、第１の保護膜３２が形成されている点は第１の実施
の形態と同様である。しかしエタロンとなるｐ⁺領域を
最上層とする積層領域の周辺部にはｎ⁺埋め込み領域１
９に達する溝部が形成され、この溝部の表面に第１の反
射膜２５，第１の保護膜３２が形成されている。第１の
反射膜２５および第１の保護膜３２を貫通するコンタク
トホールを介してｐ⁺領域１１に達するｐ側電極４１，
ｎ⁺埋め込み領域１９に達するｎ側電極４２，４３が形
成されている。

【００５１】なお、第１および第２の保護膜３２、３３
は省略可能である。

【００５２】図８に示すような不純物密度プロファイル
とすることによりｐ⁺領域１１とｎ⁺超階段領域１４と
の間で超階段接合が形成される。したがって空乏層の厚
みｄは（Ｖ_bi−Ｖ）^1/2〜（Ｖ_bi−Ｖ）⁷に比例する形
で変化するので、共振波長λr は印加電圧に対してより
急峻な変化を示す。

【００５３】本発明の第２の実施の形態に係る波長可変
フィルタは図９に示すような工程で製造できる。

【００５４】（イ）まず図９（ａ）に示すようにＳＩＭ
ＯＸ法、直接接合法等を用いて埋め込み酸化膜３１をｎ
⁺埋め込み領域１９と支持基板１５とで挾んだＳＯＩ構
造を形成する。

【００５５】（ロ）次にｎ⁺埋め込み領域１９の上に図
９（ｂ）に示すように８０ｎｍのｎ^-領域１８、４０ｎ
ｍのｎ⁺超階段領域１４、および５０ｎｍのｐ⁺領域１
１を連続エピタキシャル成長する。連続エピタキシャル
成長は超高真空減圧エピタキシャル成長法、分子線エピ
タキシャル法（ＭＢＥ法）、あるいは分子層エピタキシ
ャル法（ＭＬＥ法）を用いればよい。特に連続エピタキ
シャル成長の膜厚が薄い場合は分子層単位の膜圧制御が
表面吸着反応によって自動的になされるＭＬＥ法が望ま
しい。ＭＬＥ法を行うには基板温度８１５〜８５０℃に
おいてジクロルシラン（ＳｉＨ₂Ｃｌ₂）および水素
（Ｈ₂）のガスを交互に基板表面に供給すればよい。こ
の際ｐ型ドーパントとしてジボラン（Ｂ₂Ｈ₆），ｎ型
ドーパントとしてアルシン（ＡｓＨ₃）等を適宜パルス
的に流せば、所定の分子層に所定の不純物が所定の量導
入される。したがって図８に示すような不純物プロファ
イルが容易に実現できる。

【００５６】（ハ）連続エピタキシャル成長後フォトレ
ジスト又は酸化膜をマスクとしてＣｌ₂，ＳｉＣｌ₄，
ＰＣｌ₃，ＢＣｌ₃等のガスを用いたＲＩＥ法；あるい
はＥＣＲイオンエッチング法によりｐ⁺領域１１，ｎ⁺
超階段領域１４，ｎ^-領域１８を貫通し、ｎ⁺埋め込み
領域１９に達する溝部４８を形成する。

【００５７】（ニ）そしてｐ⁺領域１１の上部および溝
部４８の内部に第１の反射膜２５，第１の保護膜３２を
図９（ｄ）に示すように堆積する。

【００５８】（ホ）この後の工程は例えば図５（ｅ）〜
（ｇ）に示した第１の実施の形態の工程と同様であり、
説明を省略する。

【００５９】［第３の実施の形態］図１０は本発明の第
３の実施の形態に係る波長可変フィルタの構造を示す断
面図である。第１および第２の実施の形態ではｐｎ接合
を用いた場合について説明したが、第３の実施の形態で
はｐｎ接合以外の空乏層発生手段により、空乏層１３を
形成し、共振波長λr を変える場合について説明する。

【００６０】すなわち、図１０は半導体領域（ｎ領域）
１２の上部に形成した第１の反射膜２５を絶縁ゲート
（ゲート絶縁膜）に用い、この第１の反射膜２５の上部
にゲート電極４４ａとなる多結晶シリコン膜、酸化錫
（ＳｎＯ₂）膜、あるいはＩＴＯ（ＩｎＳｎＯ₂）膜等
の透明電極４４ａが形成されている。ゲート絶縁膜（絶
縁ゲート）として誘電体多層膜を用いれば、電気的絶縁
性と光学的な反射特性を同時に供することができる。透
明電極４４ａの上部には第１の保護膜３２が形成され、
第１の保護膜３２中のコンタクトホールを介してＡｌ，
Ａｌ−Ｓｉ，Ａｌ−Ｃｕ−Ｓｉ等のゲート金属４４ｂが
接続されている。ゲート金属４４ｂは図示を省略したボ
ンディングパッドに接続されている。その他の構造は第
１の実施の形態と同様である。第１および第２の保護膜
３２、３３が省略可能なことも第１の実施の形態と同様
である。

【００６１】図１０に示す絶縁ゲート構造においてはｎ
領域１２が完全に空乏化する程度までゲート電極４４ａ
にバイアスを印加すればよくｎ領域１２表面に蓄積層が
形成されるまで深くバイアスをする必要はない。

【００６２】ゲート絶縁膜（絶縁ゲート）として酸化膜
（ＳｉＯ₂）、窒化膜（Ｓｉ₃Ｎ₄）、ＳｉＯ₂とＳｉ
₃Ｎ₄との複合膜等を用いる時は、ゲート電極４４ａに
反射特性の良好な金属薄膜と電気抵抗の低い他の導電性
材料との複合膜を用いゲート電極４４ａにハーフミラー
の機能をもたせればよい。

【００６３】［第４の実施の形態］図１１は本発明第４
の実施の形態に係る波長可変フィルタの断面図で、空乏
層１３の発生手段としてショットキー接合を用いた場合
である。

【００６４】図１１においてｐ⁺領域５９と支持基板１
５とで埋め込み酸化膜３１を挟んだＳＯＩ構造を用いて
いる点、および支持基板１５に凹部４９が設けられ、凹
部の表面に第２の反射膜２６，第２の保護膜３３が設け
られている点等は第１〜第３の実施の形態と同様であ
る。しかし本発明の第４の実施の形態においては、ｐ領
域５２がｐ⁺領域５９の上部に設けられ、さらにｐ領域
５２の表面には第１の反射膜の機能を兼ねるショットキ
ーゲート金属４５ａが形成されている。このショットキ
ーゲート金属４５ａは光に対して半透明になる程度の厚
さの白金（Ｐｔ）やチタン（Ｔｉ）の薄膜を用いればよ
い。さらにショットキーゲート金属４５ａの上部には多
結晶シリコン膜，ＳｎＯ₂膜，ＩＴＯ膜等の透明電極４
５ｂが形成されている。透明電極４５ｂの上には第１の
保護膜３２が形成され、第１の保護膜３２中に形成され
たコンタクトホールを介して、ボンディングパッドに接
続されるＡｌ，Ａｌ−Ｓｉ，Ａｌ−Ｃｕ−Ｓｉ等のゲー
ト金属４５ｃが設けられている。またｐ領域５２を貫通
してｐ⁺埋め込み領域５９に達するｐ⁺コンタクト領域
５７，５８が設けられ、ｐ⁺コンタクト領域５７，５８
にはｐ側電極４６，４７が設けられている。

【００６５】図１１においてショットキーゲート金属４
５ａに印加する電圧により空乏層１３の厚みを変え、共
振波長λr を変えることができる。

【００６６】［第５の実施の形態］第１〜第４の実施の
形態においては個別デバイスとしての波長可変フィルタ
について説明したが、本発明の第５の実施の形態は光集
積回路に搭載する場合の構造について説明する。第１〜
第４の実施の形態とは９０°光軸方向が異なり、半導体
基板の主表面と平行方向に光が入射する。このためｐ⁺
領域１１とｎ領域１２となすｐｎ接合面は半導体基板の
主表面と垂直になる部分を有し、この垂直部分に形成さ
れる空乏層の厚さの変化により共振波長λr を可変とし
ている。

【００６７】図１２に示す波長可変フィルタはｎ⁺Ｇａ
Ａｓ基板の一部に形成された凸部をｎ⁺領域６９とし、
このｎ⁺領域の右横向にｎ領域１２，ｐ⁺領域１１を積
層した構造をその一部に有している。すなわちこの積層
構造の両側に形成された反射膜２５により波長可変フィ
ルタのエタロン部を構成している。反射膜２５のさらに
外側には保護膜３２が形成されている。ｐ⁺領域１１に
対する電気的な接続は、凹部の底面部の保護膜３２、反
射膜２５を貫通してｐ⁺領域に達するコンタクトホール
を介してｐ側電極４１とｐ⁺領域１１とがオーミック接
触をなしている。一方ｎ⁺領域６９に対するオーミック
接触は、エタロン部となる薄いｎ⁺領域６９から連続し
た凸部として延長形成され、図１２の斜視図（鳥瞰図）
の上方に位置する幅の広いｎ⁺領域の上部に位置するコ
ンタクトホールを介してｎ側電極４２とｎ⁺領域とが接
触して構成されている。

【００６８】図１２に示すような構成においてｎ側電極
４２にｐ側電極４１に対して正電位となる電圧Ｖを印加
すれば、ｎ領域１２中に空乏層が拡がり、電圧Ｖを変え
ることにより空乏層の厚みが変化し、共振波長λr が変
化する。

【００６９】本発明の第５の実施の形態に係る波長可変
フィルターは図１３および図１４に示すような方法で製
造することができる。

【００７０】（イ）まず図１３（ａ）に示すようにＲＩ
Ｅ法によりｎ⁺ＧａＡｓ基板６９に溝部を形成し、溝部
と溝部に挟まれた凸部を形成する。ｎ⁺領域６９となる
凸部の幅はたとえば０．７μｍ，深さは１．５μｍとす
ればよい。

【００７１】（ロ）次に図１３（ｂ）に示すようにｎ⁺
領域６９の側壁部に厚さ８０ｎｍのｎ−ＧａＡｓ層１
２、厚さ４０ｎｍのｐ⁺−ＧａＡｓ層１１を連続エピタ
キシャル成長する。この側壁部への連続エピタキシャル
成長は蒸着を基礎とするＭＢＥ法よりも表面吸着反応を
基礎とする減圧エピタキシャル成長法やＭＬＥ法が好ま
しい。特にＭＬＥ法によれば良好なステップカバレージ
と共に、分子層単位の膜厚制御が可能となる。ＭＬＥ法
でＧａＡｓを連続エピタキシャル成長するには超高真空
の成長室内において、図１３（ａ）に示すｎ⁺ＧａＡｓ
基板６９を基板温度２５０°〜３００℃に加熱し、この
温度でＴＥＧとＡｓＨ₃を交互に導入すればよい。ｎ型
ドーパントとしてはジシラン（Ｓｉ₂Ｈ₆），ｐ型ドー
パントとしてはジエチル亜鉛（ＤＥＺｎ）やビスシクロ
ペンタジイエニルマグネシウム（ＣＰ₂Ｍｇ）等を用い
ればよい。

【００７２】（ハ）次に図１３（ｃ）に示すようにＣＭ
Ｐ法を用いてｎ⁺ＧａＡｓ領域６９が露出するまで研磨
する。

【００７３】（ニ）そしてＲＩＥ法を用いて、図１３
（ｄ）に示すようにｎ⁺−ＧａＡｓ領域６９の厚みが４
０ｎｍとなるように凸部の左側をエッチング除去する。

【００７４】（ホ）次に残ったｎ⁺−ＧａＡｓ領域６
９，ｎ−ＧａＡｓ層１２，ｐ⁺−ＧａＡｓ層１１の上部
および側壁部等に図１４（ｅ）に示すように反射膜２
５，保護膜３２を形成する。

【００７５】（ヘ）最後に図１４（ｆ）に示すように凹
部の底部において反射膜２５、保護膜３２中にコンタク
トホールを開孔し、ｐ⁺−ＧａＡｓ層１１に対してオー
ミック接触するｐ側電極４１を形成する。この時、同時
に、エタロン部となる薄いｎ⁺−ＧａＡｓ領域６９から
連続して延長形成された凸部の幅の広い部分に対してコ
ンタクトホールを開孔し、ｎ⁺−ＧａＡｓ領域６９に対
してｎ側電極４２を形成する。

【００７６】以上の工程により本発明の第５の実施の形
態に係る波長可変フィルターが完成する。なお、上記ｎ
⁺ＧａＡｓ領域６９，ｎ−ＧａＡｓ層１２，ｐ⁺−Ｇａ
Ａｓ層１１の各層の厚みは光の波長が１．０μｍ近傍の
場合の一例であり、光の波長が長い場合や、高次のモー
ドを用いる場合はさらに厚くしてもよいことはもちろん
である。ｐ⁺−ＧａＡｓ層１１の厚みが比較的厚けれ
ば、図１５に示すようにエタロン部の上部においてｐ側
電極４１とｐ⁺−ＧａＡｓ層１１とのオーミック接触、
およびｎ側電極４２とｎ⁺−ＧａＡｓ領域６９とのオー
ミック接触を取ることも可能である。

【００７７】図１６は本発明の第５の実施の形態の変形
例に係る波長可変フィルタの構造を示す鳥瞰断面図であ
る。図１６においては使用する光の波長よりも十分禁制
帯幅（Ｅｇ）の大きな半導体基板，たとえばＧａＮ基板
等のワイドバンドギャップ半導体基板６６を用いてい
る。そしてこのワイドバンドギャップ半導体基板６６中
に凹部を形成し、凹部の側壁に多層反射膜層６１，ｎ⁺
−ＧａＡｓ層６９、ｐ⁺−ＧａＡｓ層１１、多層反射膜
層６２および絶縁膜６３を形成した構造を特徴としてい
る。多層反射膜層６１，６２はＧａＡｓ系半導体からな
るブラッグ反射膜を用いればよく、広帯域とするために
は（λ／４ｎ）より若干ずれた膜厚を用いればよい。

【００７８】図１６においてはｐ側電極４１およびｎ側
電極４２は凹部の底部の広い部分に形成されたコンタク
トホールを介して、それぞれｐ⁺−ＧａＡｓ層１１、ｎ
⁺−ＧａＡｓ層６９に対してオーミック接触を取ってい
る。

【００７９】図１６の構造は両側階段接合であり、空乏
層はｐｎ接合界面から両方向に延び、最終的にはエタロ
ン部が完全に空乏化する。したがって両側階段接合によ
り、屈折率の変化を最も大きくすることが可能である。
また前述の図１３（ｄ）に示すようなｎ⁺−ＧａＡｓ領
域６９の厚み調整の工程が不要であり、エピタキシャル
成長時の膜厚制御により構造が決定される。このためよ
り微細な寸法を有した波長可変フィルターが実現でき
る。この点からは図１６に示す側壁部への積層構造の実
現は分子層単位の膜厚制御が可能なＭＬＥ法で行うのが
最も適している。

【００８０】［その他の実施の形態］上記のように、本
発明は第１乃至第５の実施の形態によって記載したが、
この開示の一部をなす論述及び図面はこの発明を限定す
るものであると理解すべきではない。この開示から当業
者には様々な代替実施の形態、実施例及び運用技術が明
らかとなろう。

【００８１】たとえば上記の第１乃至第５の実施の形態
における導電型をすべて逆にしてもよいことはもちろん
である。又半導体材料としてはＳｉおよびＧａＡｓを中
心に説明したが、これらは一例であり、使用する光の波
長に応じてＨｇ_xＣｄ_1-xＴｅ，ＩｎＳｂ等のナローバ
ンドギャップ半導体や、ＺｎＳｅ，ＳｉＣ等のワイドバ
ンドギャップ半導体等種々の選択ができることはもちろ
んである。

【００８２】また第３の実施の形態においてはＳｉＯ₂
膜を用いたＭＯＳ構造、Ｓｉ₃Ｎ₄膜を用いたＭＮＯＳ
構造やＭＩＳ構造について説明したがＡｌ₂Ｏ₃等を用
いた他の絶縁ゲート構造も採用できることはもちろんで
ある。さらにＡｌ_1-xＧａ_xＡｓとＧａＡｓとのヘテロ
接合からなるＨＥＭＴ類似の構造も広義の絶縁ゲート構
造である（ワイドバンドギャップ半導体の禁制帯幅を十
分に大きくした極限が絶縁体である）。

【００８３】さらに第１もしくは第２の実施の形態に示
したｐｎ接合、第３の実施の形態に示した絶縁ゲート構
造、および第４の実施の形態に示したショットキー接合
のうち少なくとも２つを組み合わせて、エタロン部を構
成する半導体領域の内部に複数の層の空乏層を形成して
もよい。複数の空乏層を設けることにより光路長の変化
をより大きくすることができる。複数の空乏層は直列的
な組み合わせでもよく、一部が重複するような構造で組
み合わせてもよい。

【００８４】このように、本発明はここでは記載してい
ない様々な実施の形態等を包含するということを理解す
べきである。したがって、本発明はこの開示から妥当な
特許請求の範囲の記載に係る発明特定事項によってのみ
限定されるものである。

【００８５】

【発明の効果】本発明によれば応答速度の速い波長可変
フィルタが実現できる。

【００８６】本発明によれば、従来の液晶を用いた装置
のような偏光依存性もなく、簡単な構造で波長可変フィ
ルタが実現できる。

【００８７】本発明によれば波長可変フィルタの小型化
が容易で、集積化も可能である。

【００８８】本発明によれば、応答速度の速い波長可変
フィルタが安価に製造できる。

【図面の簡単な説明】

【図１】本発明の原理を説明する模式的な断面図であ
る。

【図２】本発明による共振波長の印加電圧依存性を説明
する図である。

【図３】本発明の第１の実施の形態に係る波長可変フィ
ルタの構造を示す模式的な断面図である。

【図４】本発明の第１の実施の形態に係る波長可変フィ
ルタの製造方法を説明する工程断面図である（その
１）。

【図５】本発明の第１の実施の形態に係る波長可変フィ
ルタの製造方法を説明する工程断面図である（その
２）。

【図６】本発明の第１の実施の形態の変形例に係る波長
可変フィルタの構造を示す模式的な断面図である。

【図７】本発明の第２の実施の形態に係る波長可変フィ
ルタの構造を示す模式的な断面図である。

【図８】図７に示す波長可変フィルタの不純物密度プロ
ファイルを示す図である。

【図９】図７に示す波長可変フィルタの製造方法を説明
する工程断面図である。

【図１０】本発明の第３実施の形態に係る波長可変フィ
ルタの構造を示す模式的な断面図である。

【図１１】本発明の第４実施の形態に係る波長可変フィ
ルタの構造を示す模式的な断面図である。

【図１２】本発明の第５実施の形態に係る波長可変フィ
ルタの構造を示す模式的な鳥瞰図である。

【図１３】本発明の第５実施の形態に係る波長可変フィ
ルタの製造方法を説明する工程断面図である（その
１）。

【図１４】本発明の第５実施の形態に係る波長可変フィ
ルタの製造方法を説明する工程断面図である（その
２）。

【図１５】本発明の第５実施の形態の変形例に係る波長
可変フィルタの構造を示す模式的な鳥瞰断面図である。

【図１６】本発明の第５実施の形態の他の変形例に係る
波長可変フィルタの構造を示す模式的な鳥瞰断面図であ
る。

【図１７】従来の波長可変フィルタを示す模式的な断面
図である。

【図１８】他の従来の波長可変フィルタを示す模式的な
断面図である。

【符号の説明】

１１ｐ⁺領域１２ｎ領域１３空乏層１４ｎ⁺超階段領域１５支持基板１６，１７ｎ⁺コンタクト領域１８ｎ^-領域１９ｎ⁺埋め込み領域２１，２２金属薄膜（反射面）２３，２４透明電極２５第１の反射膜２６第２の反射膜３１埋め込み酸化膜（埋め込み絶縁膜）３２第１の保護膜３３第２の保護膜４１ｐ側電極（第２の電極）４２，４３ｎ側電極（第１の電極）４４ａ，４４ｂ，ＭＯＳゲート電極４５ａ，４５ｂ，４５ｃショットキーゲート電極４６，４７ｐ側電極４８，４９凹部５２ｐ領域５７，５８，ｐ⁺コンタクト領域５９ｐ⁺埋め込み領域６１，６２多層反射膜層６３絶縁膜６６ワイドバンドギャップ半導体基板６９ｎ⁺領域

Claims

【特許請求の範囲】

【請求項１】エタロン部を構成する半導体領域の内部
に空乏層を発生する手段を具備し、該空乏層の厚みを変化させることにより所望の波長の光
を通過させることを特徴とする波長可変フィルタ。
【請求項２】前記空乏層を発生する手段はｐｎ接合に
よることを特徴とする請求項１記載の波長可変フィル
タ。
【請求項３】前記空乏層を発生する手段は絶縁ゲート
構造によることを特徴とする請求項１記載の波長可変フ
ィルタ。
【請求項４】前記空乏層を発生する手段はショットキ
ー接合によることを特徴とする請求項１記載の波長可変
フィルタ。
【請求項５】前記空乏層を発生する手段はｐｎ接合、
絶縁ゲート構造、およびショットキー接合のうち少なく
とも２つの組み合わせからなり、前記半導体領域中に複
数の空乏層を発生することを特徴とする請求項１記載の
波長可変フィルタ。
【請求項６】ＳＯＩ構造を形成する埋め込み絶縁膜の
上部に形成された第１導電型の第１の半導体領域と、該第１の半導体領域の第１の主表面の上部に形成された
第２導電型の第２の半導体領域と、該第２の半導体領域の上部に接して形成された第１の反
射膜と、該第１の半導体領域の第２の主表面に接して形成された
第２の反射膜とから少なくとも構成されたエタロン部を
具備し、該第１および第２の半導体領域の間に印加する
電圧を変化することにより所望の波長の光を通過させる
ことを特徴とする波長可変フィルタ。
【請求項７】前記第２の反射膜はＳＯＩ構造を構成す
る支持基板中に形成された開口部を介して、前記第１の
半導体領域の第２の主表面に接していることを特徴とす
る請求項６記載の波長可変フィルタ。
【請求項８】前記第１の反射膜に接して形成された第
１の保護膜、および前記第２の反射膜に接して形成され
た第２の保護膜をさらに有することを特徴とする請求項
７記載の波長可変フィルタ。
【請求項９】前記第１の半導体領域の表面に、第１導
電型で、前記第１の半導体領域よりも高不純物密度のコ
ンタクト領域を、さらに有することを特徴とする請求項
８記載の波長可変フィルタ。
【請求項１０】前記第１の反射膜および第１の保護膜
を貫通するコンタクトホールを介して前記コンタクト領
域に接する第１の電極、および前記第２の半導体領域に
接する第２の電極を有することを特徴とする請求項９記
載の波長可変フィルタ。
【請求項１１】次の各工程を含むことを特徴とする波
長可変フィルタの製造方法。（イ）支持基板、埋め込み絶縁膜、第１の半導体領域と
からなるＳＯＩ構造を形成する工程；（ロ）該第１の半導体領域の上部に該第１の半導体領域
とは反対導電型の第２の半導体領域を形成する工程；（ハ）該第２の半導体領域の表面に第１の反射膜を形成
する工程；（ニ）前記支持基板の一部に開口部を形成し、前記埋め
込み絶縁膜の一部を露出する工程；（ホ）前記露出した埋め込み絶縁膜を除去し、前記第１
の半導体領域の底面の一部を露出させる工程；（ヘ）該露出した第１の半導体領域の底面に第２の反射
膜を形成する工程
【請求項１２】前記ＳＯＩ構造はＳＩＭＯＸ法により
形成することを特徴とする請求項１１記載の波長可変フ
ィルタの製造方法。
【請求項１３】前記ＳＯＩ構造は直接接合法により形
成することを特徴とする請求項１１記載の波長可変フィ
ルタの製造方法。