JPH11127041A - 基準電圧発生回路 - Google Patents
基準電圧発生回路Info
- Publication number
- JPH11127041A JPH11127041A JP9305005A JP30500597A JPH11127041A JP H11127041 A JPH11127041 A JP H11127041A JP 9305005 A JP9305005 A JP 9305005A JP 30500597 A JP30500597 A JP 30500597A JP H11127041 A JPH11127041 A JP H11127041A
- Authority
- JP
- Japan
- Prior art keywords
- insulated gate
- gate transistor
- region
- drain
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 第１及び第２の電源端子間に第１の抵抗回路
及び第１の絶縁ゲート型トランジスタの第１の直列回路
と第２の抵抗回路及び第１の絶縁ゲート型トランジスタ
とは異なる閾値電圧を有する第２の絶縁ゲート型トラン
ジスタの第２の直列回路との並列回路が定電流回路を通
じて接続され、第１の絶縁ゲート型トランジスタが第１
の直列回路の接続中点の電圧によって制御され、第２の
絶縁ゲート型トランジスタが第１の直列回路の接続中点
及び第２の直列回路の接続中点間の電圧を入力とする基
準電圧出力回路の出力電圧によって制御される基準電圧
発生回路において、基準電圧を、温度依存性の十分小さ
いものとして得る。 【解決手段】 第１及び第２の絶縁ゲート型トランジス
タ中のいずれか一方として１つのゲート電極を有するも
のを用い、他方として２つのゲート電極を有するものを
用いる。
及び第１の絶縁ゲート型トランジスタの第１の直列回路
と第２の抵抗回路及び第１の絶縁ゲート型トランジスタ
とは異なる閾値電圧を有する第２の絶縁ゲート型トラン
ジスタの第２の直列回路との並列回路が定電流回路を通
じて接続され、第１の絶縁ゲート型トランジスタが第１
の直列回路の接続中点の電圧によって制御され、第２の
絶縁ゲート型トランジスタが第１の直列回路の接続中点
及び第２の直列回路の接続中点間の電圧を入力とする基
準電圧出力回路の出力電圧によって制御される基準電圧
発生回路において、基準電圧を、温度依存性の十分小さ
いものとして得る。 【解決手段】 第１及び第２の絶縁ゲート型トランジス
タ中のいずれか一方として１つのゲート電極を有するも
のを用い、他方として２つのゲート電極を有するものを
用いる。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、基準電圧発生回路
に関する。
に関する。
【０００２】
【従来の技術】従来、図５Ａ及びＢを伴って次に述べる
基準電圧発生回路が提案されている。すなわち、ドレイ
ンＤを第１の抵抗回路Ｒ１を通じて第１の電源端子Ｅ１
に接続し、ソースＳを定電流回路Ｈを通じて第１の電源
端子Ｅ１と対をなす第２の電源端子Ｅ２に接続し、ゲー
トＧをドレインＤに接続している第１の絶縁ゲート型ト
ランジスタＭ１を有する。
基準電圧発生回路が提案されている。すなわち、ドレイ
ンＤを第１の抵抗回路Ｒ１を通じて第１の電源端子Ｅ１
に接続し、ソースＳを定電流回路Ｈを通じて第１の電源
端子Ｅ１と対をなす第２の電源端子Ｅ２に接続し、ゲー
トＧをドレインＤに接続している第１の絶縁ゲート型ト
ランジスタＭ１を有する。
【０００３】また、ドレインＤを上述した第１の抵抗回
路Ｒ１と同じ抵抗値を有する第２の抵抗回路Ｒ２を通じ
て上述した第１の電源端子Ｅ１に接続し、ソースＳを上
述した定電流回路Ｈを通じて上述した第２の電源端子Ｅ
２に接続している、上述した第１の絶縁ゲート型トラン
ジスタＭ１とは異なる閾値電圧を有する第２の絶縁ゲー
ト型トランジスタＭ２を有する。
路Ｒ１と同じ抵抗値を有する第２の抵抗回路Ｒ２を通じ
て上述した第１の電源端子Ｅ１に接続し、ソースＳを上
述した定電流回路Ｈを通じて上述した第２の電源端子Ｅ
２に接続している、上述した第１の絶縁ゲート型トラン
ジスタＭ１とは異なる閾値電圧を有する第２の絶縁ゲー
ト型トランジスタＭ２を有する。
【０００４】この場合、第１及び第２の絶縁ゲート型ト
ランジスタＭ１及びＭ２として、図５Ａに示すように、
図６を伴って次に述べる絶縁ゲート型トランジスタＭＡ
及びＭＢをそれぞれ用い、または図５Ｂに示すように、
図６を伴って次に述べる絶縁ゲート型トランジスタＭＢ
及びＭＡをそれぞれ用いる。
ランジスタＭ１及びＭ２として、図５Ａに示すように、
図６を伴って次に述べる絶縁ゲート型トランジスタＭＡ
及びＭＢをそれぞれ用い、または図５Ｂに示すように、
図６を伴って次に述べる絶縁ゲート型トランジスタＭＢ
及びＭＡをそれぞれ用いる。
【０００５】上述した、図５Ａにおいて第１の絶縁ゲー
ト型トランジスタＭ１として用い、または図５Ｂにおい
て第２の絶縁ゲート型トランジスタＭ２として用いる絶
縁ゲート型トランジスタＭＡは、図６の左側において示
すように、相対向する第１及び第２の主面１６ａ及び１
６ｂを有し、且つ基板１１上に配された絶縁膜１２内
に、その絶縁膜１２の基板１１側とは反対側の平らな主
面１２ａ側から、第１の主面１６ａが絶縁膜１２の主面
１２ａの延長面にある態様で配されているとともに、第
１の導電型としての例えばｐ型を有する半導体領域でな
るチャンネル領域１３と、第１の導電型とは逆の第２の
導電型としてのｎ型を有する半導体領域でなる、当該第
１の絶縁ゲート型トランジスタＭ１（図５Ａの場合）ま
たは当該第２の絶縁ゲート型トランジスタＭ２（図５Ｂ
の場合）のソースＳとしてのソース領域１４と、第２の
導電型としてのｎ型の他の半導体領域でなる、当該第１
の絶縁ゲート型トランジスタＭ１（図５Ａの場合）また
は当該第２の絶縁ゲート型トランジスタＭ２（図５Ｂの
場合）のドレインＤとしてのドレイン領域１５とを、第
１の主面１６ａ側からみて、ソース領域１４及びドレイ
ン領域１５がチャンネル領域１３にそれを挟んで連接し
ている態様に形成している第１の半導体層１６と、その
第１の主面１６ａ上に、チャンネル領域１３上におい
て、ゲート絶縁膜１７を介して、当該第１の絶縁ゲート
型トランジスタＭ１（図５Ａの場合）または当該第２の
絶縁ゲート型トランジスタＭ２（図５Ｂの場合）のゲー
トＧとして配されているゲート電極１８とを有する。
ト型トランジスタＭ１として用い、または図５Ｂにおい
て第２の絶縁ゲート型トランジスタＭ２として用いる絶
縁ゲート型トランジスタＭＡは、図６の左側において示
すように、相対向する第１及び第２の主面１６ａ及び１
６ｂを有し、且つ基板１１上に配された絶縁膜１２内
に、その絶縁膜１２の基板１１側とは反対側の平らな主
面１２ａ側から、第１の主面１６ａが絶縁膜１２の主面
１２ａの延長面にある態様で配されているとともに、第
１の導電型としての例えばｐ型を有する半導体領域でな
るチャンネル領域１３と、第１の導電型とは逆の第２の
導電型としてのｎ型を有する半導体領域でなる、当該第
１の絶縁ゲート型トランジスタＭ１（図５Ａの場合）ま
たは当該第２の絶縁ゲート型トランジスタＭ２（図５Ｂ
の場合）のソースＳとしてのソース領域１４と、第２の
導電型としてのｎ型の他の半導体領域でなる、当該第１
の絶縁ゲート型トランジスタＭ１（図５Ａの場合）また
は当該第２の絶縁ゲート型トランジスタＭ２（図５Ｂの
場合）のドレインＤとしてのドレイン領域１５とを、第
１の主面１６ａ側からみて、ソース領域１４及びドレイ
ン領域１５がチャンネル領域１３にそれを挟んで連接し
ている態様に形成している第１の半導体層１６と、その
第１の主面１６ａ上に、チャンネル領域１３上におい
て、ゲート絶縁膜１７を介して、当該第１の絶縁ゲート
型トランジスタＭ１（図５Ａの場合）または当該第２の
絶縁ゲート型トランジスタＭ２（図５Ｂの場合）のゲー
トＧとして配されているゲート電極１８とを有する。
【０００６】また、上述した、図５Ａにおいて第２の絶
縁ゲート型トランジスタＭ２として用い、または図５Ｂ
において第１の絶縁ゲート型トランジスタＭ１として用
いる絶縁ゲート型トランジスタＭＢは、図６の右側にお
いて示すように、図６の左側において示している上述し
た絶縁ゲート型トランジスタＭＡの場合と同様に、第１
及び第２の主面２６ａ及び２６ｂを有し、且つ上述した
基板１１上に配された絶縁膜１２内に、その絶縁膜１２
の基板１１側とは反対側の平らな主面１２ａ側から、第
１の主面２６ａを絶縁膜１２の主面１２ａの延長面にあ
る態様で配されているとともに、第１の導電型としての
例えばｐ型を有する半導体領域でなるチャンネル領域２
３と、第１の導電型とは逆の第２の導電型としてのｎ型
を有する半導体領域でなる、当該第２の絶縁ゲート型ト
ランジスタＭ２（図５Ａの場合）または当該第１の絶縁
ゲート型トランジスタＭ１（図５Ｂの場合）のソースＳ
としてのソース領域２４と、第２の導電型としてのｎ型
の他の半導体領域でなる、第２の絶縁ゲート型トランジ
スタＭ２（図５Ａの場合）または当該第１の絶縁ゲート
型トランジスタＭ１（図５Ｂの場合）のドレインＤとし
てのドレイン領域２５とを、第１の主面２６ａ側からみ
て、ソース領域２４及びドレイン領域２５がチャンネル
領域２３にそれを挟んで連接している態様に形成してい
る第２の半導体層２６と、その第１の主面２６ａ上に、
チャンネル領域２３上において、第１のゲート絶縁膜２
７を介して、当該第２の絶縁ゲート型トランジスタＭ２
（図５Ａの場合）または当該第１の絶縁ゲート型トラン
ジスタＭ１（図５Ｂの場合）のゲートＧとして配されて
いるゲート電極２８とを有し、ただし、チャンネル領域
２３のｐ型の不純物濃度が上述した絶縁ゲート型トラン
ジスタＭＡのチャンネル領域１３のｐ型の不純物濃度と
は異なることによって、閾値電圧が絶縁ゲート型トラン
ジスタＭＢの閾値電圧とは異なる構成を有する。従っ
て、絶縁ゲート型トランジスタＭＢは、チャンネル領域
のｐ型の不純物濃度が上述した絶縁ゲート型トランジス
タＭＡのチャンネル領域のｐ型の不純物濃度とは異なる
ことによって、閾値電圧が絶縁ゲート型トランジスタＭ
Ｂの閾値電圧とは異なることを除いて、上述した絶縁ゲ
ート型トランジスタＭＡの場合と、形状的にも寸法的に
も同様の構成を有する。
縁ゲート型トランジスタＭ２として用い、または図５Ｂ
において第１の絶縁ゲート型トランジスタＭ１として用
いる絶縁ゲート型トランジスタＭＢは、図６の右側にお
いて示すように、図６の左側において示している上述し
た絶縁ゲート型トランジスタＭＡの場合と同様に、第１
及び第２の主面２６ａ及び２６ｂを有し、且つ上述した
基板１１上に配された絶縁膜１２内に、その絶縁膜１２
の基板１１側とは反対側の平らな主面１２ａ側から、第
１の主面２６ａを絶縁膜１２の主面１２ａの延長面にあ
る態様で配されているとともに、第１の導電型としての
例えばｐ型を有する半導体領域でなるチャンネル領域２
３と、第１の導電型とは逆の第２の導電型としてのｎ型
を有する半導体領域でなる、当該第２の絶縁ゲート型ト
ランジスタＭ２（図５Ａの場合）または当該第１の絶縁
ゲート型トランジスタＭ１（図５Ｂの場合）のソースＳ
としてのソース領域２４と、第２の導電型としてのｎ型
の他の半導体領域でなる、第２の絶縁ゲート型トランジ
スタＭ２（図５Ａの場合）または当該第１の絶縁ゲート
型トランジスタＭ１（図５Ｂの場合）のドレインＤとし
てのドレイン領域２５とを、第１の主面２６ａ側からみ
て、ソース領域２４及びドレイン領域２５がチャンネル
領域２３にそれを挟んで連接している態様に形成してい
る第２の半導体層２６と、その第１の主面２６ａ上に、
チャンネル領域２３上において、第１のゲート絶縁膜２
７を介して、当該第２の絶縁ゲート型トランジスタＭ２
（図５Ａの場合）または当該第１の絶縁ゲート型トラン
ジスタＭ１（図５Ｂの場合）のゲートＧとして配されて
いるゲート電極２８とを有し、ただし、チャンネル領域
２３のｐ型の不純物濃度が上述した絶縁ゲート型トラン
ジスタＭＡのチャンネル領域１３のｐ型の不純物濃度と
は異なることによって、閾値電圧が絶縁ゲート型トラン
ジスタＭＢの閾値電圧とは異なる構成を有する。従っ
て、絶縁ゲート型トランジスタＭＢは、チャンネル領域
のｐ型の不純物濃度が上述した絶縁ゲート型トランジス
タＭＡのチャンネル領域のｐ型の不純物濃度とは異なる
ことによって、閾値電圧が絶縁ゲート型トランジスタＭ
Ｂの閾値電圧とは異なることを除いて、上述した絶縁ゲ
ート型トランジスタＭＡの場合と、形状的にも寸法的に
も同様の構成を有する。
【０００７】さらに、図５Ａ及びＢに示す従来の基準電
圧発生回路は、第１の入力端ａを上述した第１の絶縁ゲ
ート型トランジスタＭ１のドレインＤと上述した第１の
抵抗回路Ｒ１との接続中点に接続し、第２の入力端ｂを
上述した第２の絶縁ゲート型トランジスタＭ２のドレイ
ンＤと上述した第２の抵抗回路Ｒ２との接続中点に接続
し、出力端ｃを上述した第２の絶縁ゲート型トランジス
タＭ２のゲートＧに接続し且つ基準電圧出力端子Ｔに導
出している、第１及び第２の入力端ａ及びｂ間の電圧に
応じた電圧を出力端ｃに基準電圧として出力する基準電
圧出力回路ＡＭを有する。この場合、基準電圧出力回路
ＡＭとしては、利得が１の差動増幅器（オペレーション
増幅器）を用い得る。
圧発生回路は、第１の入力端ａを上述した第１の絶縁ゲ
ート型トランジスタＭ１のドレインＤと上述した第１の
抵抗回路Ｒ１との接続中点に接続し、第２の入力端ｂを
上述した第２の絶縁ゲート型トランジスタＭ２のドレイ
ンＤと上述した第２の抵抗回路Ｒ２との接続中点に接続
し、出力端ｃを上述した第２の絶縁ゲート型トランジス
タＭ２のゲートＧに接続し且つ基準電圧出力端子Ｔに導
出している、第１及び第２の入力端ａ及びｂ間の電圧に
応じた電圧を出力端ｃに基準電圧として出力する基準電
圧出力回路ＡＭを有する。この場合、基準電圧出力回路
ＡＭとしては、利得が１の差動増幅器（オペレーション
増幅器）を用い得る。
【０００８】以上が、従来提案されている基準電圧発生
回路の構成である。このような構成を有する従来の基準
電圧発生回路によれば、第１及び第２の電源端子Ｅ１及
びＥ２間に、第１の抵抗回路Ｒ１と第１の絶縁ゲート型
トランジスタＭ１との第１の直列回路と、第１の抵抗回
路Ｒ１と等しい抵抗を有する第２の抵抗回路Ｒ２と第１
の絶縁ゲート型トランジスタＭ１とは異なる閾値電圧を
有する第２の絶縁ゲート型トランジスタＭ２との第２の
直列回路との並列回路が、定電流回路Ｈを通じて接続さ
れていることで、第１の抵抗回路Ｒ１及び第１の絶縁ゲ
ート型トランジスタＭ１の第１の直列回路と第２の抵抗
回路Ｒ２及び第２の絶縁ゲート型トランジスタＭ２の第
２の直列回路とに、定電流回路Ｈに流れる電流が分流し
て流れるようになされ、そして、第１の絶縁ゲート型ト
ランジスタＭ１が、第１の直列回路における第１の抵抗
回路Ｒ１及び第１の絶縁ゲート型トランジスタＭ１の第
１の接続中点に得られる、第２の電源端子Ｅ２を基準と
した電圧によって制御されるようになされているととも
に、第２の絶縁ゲート型トランジスタＭ２が、第１の直
列回路における第１の抵抗回路Ｒ１及び第１の絶縁ゲー
ト型トランジスタＭ１の第２の接続中点と、第２の直列
回路における第２の抵抗回路Ｒ２及び第２の絶縁ゲート
型トランジスタＭ２の第２の接続中点との間の電圧を入
力とする基準電圧出力回路ＡＭの、第２の電源端子Ｅ２
を基準とした出力電圧によって制御されるようになさ
れ、一方、基準電圧出力回路ＡＭの、第２の電源端子Ｅ
２を基準とした出力電圧を、基準電圧出力端子Ｔに出力
するようにしている。
回路の構成である。このような構成を有する従来の基準
電圧発生回路によれば、第１及び第２の電源端子Ｅ１及
びＥ２間に、第１の抵抗回路Ｒ１と第１の絶縁ゲート型
トランジスタＭ１との第１の直列回路と、第１の抵抗回
路Ｒ１と等しい抵抗を有する第２の抵抗回路Ｒ２と第１
の絶縁ゲート型トランジスタＭ１とは異なる閾値電圧を
有する第２の絶縁ゲート型トランジスタＭ２との第２の
直列回路との並列回路が、定電流回路Ｈを通じて接続さ
れていることで、第１の抵抗回路Ｒ１及び第１の絶縁ゲ
ート型トランジスタＭ１の第１の直列回路と第２の抵抗
回路Ｒ２及び第２の絶縁ゲート型トランジスタＭ２の第
２の直列回路とに、定電流回路Ｈに流れる電流が分流し
て流れるようになされ、そして、第１の絶縁ゲート型ト
ランジスタＭ１が、第１の直列回路における第１の抵抗
回路Ｒ１及び第１の絶縁ゲート型トランジスタＭ１の第
１の接続中点に得られる、第２の電源端子Ｅ２を基準と
した電圧によって制御されるようになされているととも
に、第２の絶縁ゲート型トランジスタＭ２が、第１の直
列回路における第１の抵抗回路Ｒ１及び第１の絶縁ゲー
ト型トランジスタＭ１の第２の接続中点と、第２の直列
回路における第２の抵抗回路Ｒ２及び第２の絶縁ゲート
型トランジスタＭ２の第２の接続中点との間の電圧を入
力とする基準電圧出力回路ＡＭの、第２の電源端子Ｅ２
を基準とした出力電圧によって制御されるようになさ
れ、一方、基準電圧出力回路ＡＭの、第２の電源端子Ｅ
２を基準とした出力電圧を、基準電圧出力端子Ｔに出力
するようにしている。
【０００９】このため、詳細説明は省略するが、いま、
第１及び第２の絶縁ゲート型トランジスタＭ１及びＭ２
の互に異なる閾値電圧をそれぞれＶT1及びＶT2とし、そ
れら閾値電圧ＶT1及びＶT2間の差（ＶT1〜ＶT2）を閾値
電圧差ΔＶG とするとき、基準電圧出力端子Ｔに、第２
の電源端子Ｅ２を基準として、閾値電圧差ΔＶG に応じ
た（例えば閾値電圧差ΔＶG とほぼ等しい）電圧を、基
準電圧として得ることができる。
第１及び第２の絶縁ゲート型トランジスタＭ１及びＭ２
の互に異なる閾値電圧をそれぞれＶT1及びＶT2とし、そ
れら閾値電圧ＶT1及びＶT2間の差（ＶT1〜ＶT2）を閾値
電圧差ΔＶG とするとき、基準電圧出力端子Ｔに、第２
の電源端子Ｅ２を基準として、閾値電圧差ΔＶG に応じ
た（例えば閾値電圧差ΔＶG とほぼ等しい）電圧を、基
準電圧として得ることができる。
【００１０】なお、図５Ａ及びＢに示す基準電圧出力回
路ＡＭとして上述した差動増幅器を用いるとし、そし
て、図５Ａに示す基準電圧発生回路において第２の絶縁
ゲート型トランジスタＭ２として用い、また図５Ｂに示
す基準電圧発生回路において第１の絶縁ゲート型トラン
ジスタＭ１として用いる、図６の右側に示す絶縁ゲート
型トランジスタＭＢが、図５Ａに示す基準電圧発生回路
において第１の絶縁ゲート型トランジスタＭ１として用
い、また図５Ｂに示す基準電圧発生回路において第２の
絶縁ゲート型トランジスタＭ２として用いる、図６の右
側に示す絶縁ゲート型トランジスタＭＡに比し高い閾値
電圧を有するとする場合、従って、図５Ａに示す基準電
圧発生回路においては、第２の絶縁ゲート型トランジス
タＭ２の閾値電圧ＶT2が第１の絶縁ゲート型トランジス
タＭ１の閾値電圧ＶT1に比し高く、また、図５Ｂに示す
基準電圧発生回路においては、第１の絶縁ゲート型トラ
ンジスタＭ１の閾値電圧ＶT1が第２の絶縁ゲート型トラ
ンジスタＭ２の閾値電圧ＶT2に比し高いとする場合、図
５Ａ及びＢに示す基準電圧発生回路における基準電圧出
力回路ＡＭの第１及び第２の入力端子ａ及びｂが、図５
Ａに示す基準電圧発生回路については図示のようにそれ
ぞれ負及び正極性を有し、図５Ｂに示す基準電圧発生回
路については図示のようにそれぞれ正及び負極性を有し
ていることを示している。
路ＡＭとして上述した差動増幅器を用いるとし、そし
て、図５Ａに示す基準電圧発生回路において第２の絶縁
ゲート型トランジスタＭ２として用い、また図５Ｂに示
す基準電圧発生回路において第１の絶縁ゲート型トラン
ジスタＭ１として用いる、図６の右側に示す絶縁ゲート
型トランジスタＭＢが、図５Ａに示す基準電圧発生回路
において第１の絶縁ゲート型トランジスタＭ１として用
い、また図５Ｂに示す基準電圧発生回路において第２の
絶縁ゲート型トランジスタＭ２として用いる、図６の右
側に示す絶縁ゲート型トランジスタＭＡに比し高い閾値
電圧を有するとする場合、従って、図５Ａに示す基準電
圧発生回路においては、第２の絶縁ゲート型トランジス
タＭ２の閾値電圧ＶT2が第１の絶縁ゲート型トランジス
タＭ１の閾値電圧ＶT1に比し高く、また、図５Ｂに示す
基準電圧発生回路においては、第１の絶縁ゲート型トラ
ンジスタＭ１の閾値電圧ＶT1が第２の絶縁ゲート型トラ
ンジスタＭ２の閾値電圧ＶT2に比し高いとする場合、図
５Ａ及びＢに示す基準電圧発生回路における基準電圧出
力回路ＡＭの第１及び第２の入力端子ａ及びｂが、図５
Ａに示す基準電圧発生回路については図示のようにそれ
ぞれ負及び正極性を有し、図５Ｂに示す基準電圧発生回
路については図示のようにそれぞれ正及び負極性を有し
ていることを示している。
【００１１】
【発明が解決しようとする課題】図５Ａ及びＢに示す従
来の基準電圧発生回路によれば、上述したように、第１
の絶縁ゲート型トランジスタＭ１及び第２の絶縁ゲート
型トランジスタＭ２がそれぞれ互に異なる閾値電圧ＶT1
及びＶT2を有することから、基準電圧出力端子Ｔに、第
２の電源端子Ｅ２を基準として、閾値電圧ＶT1及びＶT2
間の差（ＶT1〜ＶT2）である閾値電圧差ΔＶG に応じた
（例えば閾値電圧差ΔＶG とほぼ等しい）電圧を基準電
圧として得ることができるが、第１の絶縁ゲート型トラ
ンジスタＭ１の閾値電圧ＶT1または第２の絶縁ゲート型
トランジスタＭ２の閾値電圧ＶT2を、一般に閾値電圧Ｖ
T とするとき、その閾値電圧ＶT は、
来の基準電圧発生回路によれば、上述したように、第１
の絶縁ゲート型トランジスタＭ１及び第２の絶縁ゲート
型トランジスタＭ２がそれぞれ互に異なる閾値電圧ＶT1
及びＶT2を有することから、基準電圧出力端子Ｔに、第
２の電源端子Ｅ２を基準として、閾値電圧ＶT1及びＶT2
間の差（ＶT1〜ＶT2）である閾値電圧差ΔＶG に応じた
（例えば閾値電圧差ΔＶG とほぼ等しい）電圧を基準電
圧として得ることができるが、第１の絶縁ゲート型トラ
ンジスタＭ１の閾値電圧ＶT1または第２の絶縁ゲート型
トランジスタＭ２の閾値電圧ＶT2を、一般に閾値電圧Ｖ
T とするとき、その閾値電圧ＶT は、
【数１】 ………………（１）
【数２】 ………………（２）で与えられ、またその閾値電圧ＶT
の温度係数ｄＶT ／ｄＴは、
の温度係数ｄＶT ／ｄＴは、
【数３】 ………………（３）で与えられる。
【００１２】ここで、ＶFBはフラットバンド電圧、φF
はフェルミ準位、εs は上述した絶縁ゲート型トランジ
スタＭＡの第１の半導体層１６または上述した絶縁ゲー
ト型トランジスタＭＢの第２の半導体層２６がシリコン
でなるとした場合のそのシリコンの比誘電率、ε0 は真
空の誘電率、ｑは電気素量、ＮA は上述した絶縁ゲート
型トランジスタＭＡのチャンネル領域１３または上述し
た絶縁ゲート型トランジスタＭＢのチャンネル領域２３
の不純物濃度、ＣOXは上述した絶縁ゲート型トランジス
タＭＡのゲート絶縁膜１７を誘電率とする上述した絶縁
ゲート型トランジスタＭＡの電気的なゲート容量または
上述した絶縁ゲート型トランジスタＭＢのチャンネル領
域２７を誘電体とする上述した絶縁ゲート型トランジス
タＭＢの電気的なゲート容量、Ｋはボルツマン定数、Ｔ
は温度、ｎi は真性半導体のキャリア密度をそれぞれ示
す。
はフェルミ準位、εs は上述した絶縁ゲート型トランジ
スタＭＡの第１の半導体層１６または上述した絶縁ゲー
ト型トランジスタＭＢの第２の半導体層２６がシリコン
でなるとした場合のそのシリコンの比誘電率、ε0 は真
空の誘電率、ｑは電気素量、ＮA は上述した絶縁ゲート
型トランジスタＭＡのチャンネル領域１３または上述し
た絶縁ゲート型トランジスタＭＢのチャンネル領域２３
の不純物濃度、ＣOXは上述した絶縁ゲート型トランジス
タＭＡのゲート絶縁膜１７を誘電率とする上述した絶縁
ゲート型トランジスタＭＡの電気的なゲート容量または
上述した絶縁ゲート型トランジスタＭＢのチャンネル領
域２７を誘電体とする上述した絶縁ゲート型トランジス
タＭＢの電気的なゲート容量、Ｋはボルツマン定数、Ｔ
は温度、ｎi は真性半導体のキャリア密度をそれぞれ示
す。
【００１３】このため、閾値電圧ＶT が、図７に示すよ
うに、温度Ｔが高くなるのに応じて閾値電圧ＶT の値が
例えば−１ｍＶ／℃の勾配で低くなるような温度依存性
を有する。
うに、温度Ｔが高くなるのに応じて閾値電圧ＶT の値が
例えば−１ｍＶ／℃の勾配で低くなるような温度依存性
を有する。
【００１４】また、上述した（３）式から、閾値電圧Ｖ
T の温度係数ｄＶT ／ｄＴが、図８に示すように、上述
したチャンネル領域１３を有する絶縁ゲート型トランジ
スタＭＡを用いる第１の絶縁ゲート型トランジスタＭ１
（図５Ａの場合）または第２の絶縁ゲート型トランジス
タＭ２（図５Ｂの場合）のチャンネル領域の不純物濃度
または上述したチャンネル領域２３を有する絶縁ゲート
型トランジスタＭＢを用いる第２の絶縁ゲート型トラン
ジスタＭ２（図５Ａの場合）または第１の絶縁ゲート型
トランジスタＭ１（図５Ｂの場合）のチャンネル領域の
不純物濃度ＮAが高くなるのに応じて高くなるような、
第１の絶縁ゲート型トランジスタＭ１または第２の絶縁
ゲート型トランジスタＭ２のチャンネル領域の不純物濃
度依存性を有する。
T の温度係数ｄＶT ／ｄＴが、図８に示すように、上述
したチャンネル領域１３を有する絶縁ゲート型トランジ
スタＭＡを用いる第１の絶縁ゲート型トランジスタＭ１
（図５Ａの場合）または第２の絶縁ゲート型トランジス
タＭ２（図５Ｂの場合）のチャンネル領域の不純物濃度
または上述したチャンネル領域２３を有する絶縁ゲート
型トランジスタＭＢを用いる第２の絶縁ゲート型トラン
ジスタＭ２（図５Ａの場合）または第１の絶縁ゲート型
トランジスタＭ１（図５Ｂの場合）のチャンネル領域の
不純物濃度ＮAが高くなるのに応じて高くなるような、
第１の絶縁ゲート型トランジスタＭ１または第２の絶縁
ゲート型トランジスタＭ２のチャンネル領域の不純物濃
度依存性を有する。
【００１５】ところで、図５Ａ及びＢに示す従来の基準
電圧発生回路の場合、第１及び第２の絶縁ゲート型トラ
ンジスタＭ１及びＭ２のそれぞれの閾値電圧ＶT1及びＶ
T2が、第１の絶縁ゲート型トランジスタＭ１のチャンネ
ル領域の不純物濃度と第２の絶縁ゲート型トランジスタ
Ｍ２のチャンネル領域の不純物濃度とが互に異なること
によって、互に異なり、そして、第１及び第２の絶縁ゲ
ート型トランジスタＭ１及びＭ２のそれぞれの閾値電圧
ＶT1及びＶT2の温度係数が上述したように第１及び第２
の絶縁ゲート型トランジスタＭ１及びＭ２のそれぞれの
チャンネル領域の不純物濃度依存性を有していることか
ら、閾値電圧ＶT1及びＶT2の差である閾値電圧差ΔＶG
に応じた基準電圧出力端子Ｔに得られる基準電圧が、図
９に示すように、温度Ｔが高くなるのに応じて、比較的
大きな割合で大きくなるような温度依存性を有してい
る。
電圧発生回路の場合、第１及び第２の絶縁ゲート型トラ
ンジスタＭ１及びＭ２のそれぞれの閾値電圧ＶT1及びＶ
T2が、第１の絶縁ゲート型トランジスタＭ１のチャンネ
ル領域の不純物濃度と第２の絶縁ゲート型トランジスタ
Ｍ２のチャンネル領域の不純物濃度とが互に異なること
によって、互に異なり、そして、第１及び第２の絶縁ゲ
ート型トランジスタＭ１及びＭ２のそれぞれの閾値電圧
ＶT1及びＶT2の温度係数が上述したように第１及び第２
の絶縁ゲート型トランジスタＭ１及びＭ２のそれぞれの
チャンネル領域の不純物濃度依存性を有していることか
ら、閾値電圧ＶT1及びＶT2の差である閾値電圧差ΔＶG
に応じた基準電圧出力端子Ｔに得られる基準電圧が、図
９に示すように、温度Ｔが高くなるのに応じて、比較的
大きな割合で大きくなるような温度依存性を有してい
る。
【００１６】以上のことから、図５Ａ及びＢに示す従来
の基準電圧発生回路の場合、基準電圧出力端子に、基準
電圧を、温度依存性が無視し得る程度に十分小さいもの
として得ることができない、という欠点を有していた。
の基準電圧発生回路の場合、基準電圧出力端子に、基準
電圧を、温度依存性が無視し得る程度に十分小さいもの
として得ることができない、という欠点を有していた。
【００１７】よって、本発明は、上述した欠点のない、
新規な基準電圧発生回路を提案せんとするものである。
新規な基準電圧発生回路を提案せんとするものである。
【００１８】
【課題を解決するための手段】本発明による基準電圧発
生回路は、（ｉ）ドレインを第１の抵抗回路を通じて第
１の電源端子に接続し、ソースを定電流回路を通じて上
記第１の電源端子と対をなす第２の電源端子に接続し、
ゲートをドレインに接続している第１の絶縁ゲート型ト
ランジスタと、（ｉｉ）ドレインを第２の抵抗回路を通
じて上記第１の電源端子に接続し、ソースを上記定電流
回路を通じて上記第２の電源端子に接続している、上記
第１の絶縁ゲート型トランジスタとは異なる閾値電圧を
有する第２の絶縁ゲート型トランジスタと、（ｉｉｉ）
第１の入力端を上記第１の絶縁ゲート型トランジスタの
ドレインと上記第１の抵抗回路との接続中点に接続し、
第２の入力端を上記第２の絶縁ゲート型トランジスタの
ドレインと上記第２の抵抗回路との接続中点に接続し、
出力端を上記第２の絶縁ゲート型トランジスタのゲート
に接続し且つ基準電圧出力端子に導出している、上記第
１及び第２の入力端間の電圧に応じた電圧を上記出力端
に基準電圧として出力する基準電圧出力回路とを有し、
そして、（ｉｖ）上記第１及び第２の絶縁ゲート型トラ
ンジスタ中のいずれか一方として、第１の導電型を有す
る半導体領域でなるチャンネル領域と、上記第１の導電
型とは逆の第２の導電型を有する半導体領域でなる、当
該絶縁ゲート型トランジスタのソースとしてのソース領
域と、上記第２の導電型を有する半導体領域でなる、当
該絶縁ゲート型トランジスタのドレインとしてのドレイ
ン領域とを、上記ソース領域及び上記ドレイン領域が上
記チャンネル領域にそれを挟んで連接している態様に形
成している第１の半導体層と、その主面上に、上記ソー
ス領域上において、ゲート絶縁膜を介して、当該絶縁ゲ
ート型トランジスタのゲートとして配されているゲート
電極とを有する絶縁ゲート型トランジスタを用い、また
（ｖ）上記第１及び第２の絶縁ゲート型トランジスタ中
の他方として、上記第１の導電型を有する半導体領域で
なるチャンネル領域と、上記第２の導電型を有する半導
体領域でなる、当該絶縁ゲート型トランジスタのソース
としてのソース領域と上記第２の導電型を有する半導体
領域でなる、当該絶縁ゲート型トランジスタのドレイン
としてのドレイン領域とを、上記ソース領域及びドレイ
ン領域が上記チャンネル領域にそれを挟んで連接してい
る態様に形成している第２の半導体層と、その第１の主
面上に、上記ソース領域上において、第１のゲート絶縁
膜を介して、当該絶縁ゲート型トランジスタのゲートと
して配されている第１のゲート電極と、上記第２の半導
体層の第２の主面上に、上記ソース領域上において、第
２のゲート絶縁膜を介して、当該絶縁ゲート型トランジ
スタのゲートとして配されている第２のゲート電極とを
有する絶縁ゲート型トランジスタを用いている。
生回路は、（ｉ）ドレインを第１の抵抗回路を通じて第
１の電源端子に接続し、ソースを定電流回路を通じて上
記第１の電源端子と対をなす第２の電源端子に接続し、
ゲートをドレインに接続している第１の絶縁ゲート型ト
ランジスタと、（ｉｉ）ドレインを第２の抵抗回路を通
じて上記第１の電源端子に接続し、ソースを上記定電流
回路を通じて上記第２の電源端子に接続している、上記
第１の絶縁ゲート型トランジスタとは異なる閾値電圧を
有する第２の絶縁ゲート型トランジスタと、（ｉｉｉ）
第１の入力端を上記第１の絶縁ゲート型トランジスタの
ドレインと上記第１の抵抗回路との接続中点に接続し、
第２の入力端を上記第２の絶縁ゲート型トランジスタの
ドレインと上記第２の抵抗回路との接続中点に接続し、
出力端を上記第２の絶縁ゲート型トランジスタのゲート
に接続し且つ基準電圧出力端子に導出している、上記第
１及び第２の入力端間の電圧に応じた電圧を上記出力端
に基準電圧として出力する基準電圧出力回路とを有し、
そして、（ｉｖ）上記第１及び第２の絶縁ゲート型トラ
ンジスタ中のいずれか一方として、第１の導電型を有す
る半導体領域でなるチャンネル領域と、上記第１の導電
型とは逆の第２の導電型を有する半導体領域でなる、当
該絶縁ゲート型トランジスタのソースとしてのソース領
域と、上記第２の導電型を有する半導体領域でなる、当
該絶縁ゲート型トランジスタのドレインとしてのドレイ
ン領域とを、上記ソース領域及び上記ドレイン領域が上
記チャンネル領域にそれを挟んで連接している態様に形
成している第１の半導体層と、その主面上に、上記ソー
ス領域上において、ゲート絶縁膜を介して、当該絶縁ゲ
ート型トランジスタのゲートとして配されているゲート
電極とを有する絶縁ゲート型トランジスタを用い、また
（ｖ）上記第１及び第２の絶縁ゲート型トランジスタ中
の他方として、上記第１の導電型を有する半導体領域で
なるチャンネル領域と、上記第２の導電型を有する半導
体領域でなる、当該絶縁ゲート型トランジスタのソース
としてのソース領域と上記第２の導電型を有する半導体
領域でなる、当該絶縁ゲート型トランジスタのドレイン
としてのドレイン領域とを、上記ソース領域及びドレイ
ン領域が上記チャンネル領域にそれを挟んで連接してい
る態様に形成している第２の半導体層と、その第１の主
面上に、上記ソース領域上において、第１のゲート絶縁
膜を介して、当該絶縁ゲート型トランジスタのゲートと
して配されている第１のゲート電極と、上記第２の半導
体層の第２の主面上に、上記ソース領域上において、第
２のゲート絶縁膜を介して、当該絶縁ゲート型トランジ
スタのゲートとして配されている第２のゲート電極とを
有する絶縁ゲート型トランジスタを用いている。
【００１９】
【発明の実施の形態】次に、図１Ａ及びＢを伴って本発
明による基準電圧発生回路の実施の形態を述べよう。図
１において、図５Ａ及びＢとの対応部分には同一符号を
付し、詳細説明を省略する。
明による基準電圧発生回路の実施の形態を述べよう。図
１において、図５Ａ及びＢとの対応部分には同一符号を
付し、詳細説明を省略する。
【００２０】図１Ａ及びＢに示す本発明による基準電圧
発生回路は、図１Ａに示す本発明による基準電圧発生回
路については、第１の絶縁ゲート型トランジスタＭ１と
して、図２の左側に示す、図６の左側に示すと同様の絶
縁ゲート型トランジスタＭＡを用いるが、第２の絶縁ゲ
ート型トランジスタＭ２として、図２の右側に示すよう
な、図６の右側に示す絶縁ゲート型トランジスタＭＢに
おいて、その半導体層２６の第２の主面２６ｂ上に、チ
ャンネル領域２３上において、ゲート絶縁膜２７′を介
して、他のゲート電極２８′が配されていることを除い
て、図６の右側に示す絶縁ゲート型トランジスタＭＢと
同様の絶縁ゲート型トランジスタＭＣを用い、また、図
１Ｂに示す本発明による基準電圧発生回路については、
第２の絶縁ゲート型トランジスタＭ２として、図２の左
側に示す、図６の左側に示すと同様の絶縁ゲート型トラ
ンジスタＭＡを用いるが、第１の絶縁ゲート型トランジ
スタＭ１として、上述した絶縁ゲート型トランジスタＭ
Ｃを用い、それによって、後述するところから明らかな
ように、第２の絶縁ゲート型トランジスタＭ２の閾値電
圧ＶT2を第１の絶縁ゲート型トランジスタＭ１の閾値電
圧ＶT1と異ならしめる。以上が、本発明による基準電圧
発生回路の実施の形態の構成である。なお、絶縁ゲート
型トランジスタＭＣのゲート電極２８及び２８′は電気
的に互に接続されている。
発生回路は、図１Ａに示す本発明による基準電圧発生回
路については、第１の絶縁ゲート型トランジスタＭ１と
して、図２の左側に示す、図６の左側に示すと同様の絶
縁ゲート型トランジスタＭＡを用いるが、第２の絶縁ゲ
ート型トランジスタＭ２として、図２の右側に示すよう
な、図６の右側に示す絶縁ゲート型トランジスタＭＢに
おいて、その半導体層２６の第２の主面２６ｂ上に、チ
ャンネル領域２３上において、ゲート絶縁膜２７′を介
して、他のゲート電極２８′が配されていることを除い
て、図６の右側に示す絶縁ゲート型トランジスタＭＢと
同様の絶縁ゲート型トランジスタＭＣを用い、また、図
１Ｂに示す本発明による基準電圧発生回路については、
第２の絶縁ゲート型トランジスタＭ２として、図２の左
側に示す、図６の左側に示すと同様の絶縁ゲート型トラ
ンジスタＭＡを用いるが、第１の絶縁ゲート型トランジ
スタＭ１として、上述した絶縁ゲート型トランジスタＭ
Ｃを用い、それによって、後述するところから明らかな
ように、第２の絶縁ゲート型トランジスタＭ２の閾値電
圧ＶT2を第１の絶縁ゲート型トランジスタＭ１の閾値電
圧ＶT1と異ならしめる。以上が、本発明による基準電圧
発生回路の実施の形態の構成である。なお、絶縁ゲート
型トランジスタＭＣのゲート電極２８及び２８′は電気
的に互に接続されている。
【００２１】このような構成を有する本発明による基準
電圧発生回路の実施の形態によれば、それが上述した事
項を除いて、図５Ａ及びＢに示す従来の基準電圧発生回
路の場合と同様の構成を有するので、詳細説明は省略す
るが、図５Ａ及びＢに示す従来の基準電圧発生回路の場
合と同様に、基準電圧出力端子Ｔに、第２の電源端子Ｅ
２を基準として、第１及び第２の絶縁ゲート型トランジ
スタＭ１及びＭ２のそれぞれの閾値電圧ＶT1及びＶT2間
の差（ＶT1〜ＶT2）である閾値電圧差ΔＶG に応じた電
圧を基準電圧として得ることができることは明らかであ
る。
電圧発生回路の実施の形態によれば、それが上述した事
項を除いて、図５Ａ及びＢに示す従来の基準電圧発生回
路の場合と同様の構成を有するので、詳細説明は省略す
るが、図５Ａ及びＢに示す従来の基準電圧発生回路の場
合と同様に、基準電圧出力端子Ｔに、第２の電源端子Ｅ
２を基準として、第１及び第２の絶縁ゲート型トランジ
スタＭ１及びＭ２のそれぞれの閾値電圧ＶT1及びＶT2間
の差（ＶT1〜ＶT2）である閾値電圧差ΔＶG に応じた電
圧を基準電圧として得ることができることは明らかであ
る。
【００２２】しかしながら、図１Ａ及びＢに示す本発明
による基準電圧発生回路の場合、絶縁ゲート型トランジ
スタＭＣを用いている第２の絶縁ゲート型トランジスタ
Ｍ２（図１Ａの場合）または第１の絶縁ゲート型トラン
ジスタＭ１（図１Ｂの場合）のゲート容量が、絶縁ゲー
ト型トランジスタＭＡを用いている第１の絶縁ゲート型
トランジスタＭ１（図１Ａの場合）または第２の絶縁ゲ
ート型トランジスタＭ２（図１Ｂの場合）に比し、絶縁
ゲート型トランジスタＭＣのゲート電極２８′がゲート
絶縁膜２７′を介してチャンネル領域２３に対向してい
る分、大きいことで、絶縁ゲート型トランジスタＭＣを
用いている第２の絶縁ゲート型トランジスタＭ２の閾値
電圧ＶT2（図１Ａの場合）または第１の絶縁ゲート型ト
ランジスタＭ１の閾値電圧ＶT1（図１Ｂの場合）が、絶
縁ゲート型トランジスタＭＡを用いている第１の絶縁ゲ
ート型トランジスタＭ１Ｋ閾値電圧ＶT1（図１Ａの場
合）または第２の絶縁ゲート型トランジスタＭ２の閾値
電圧ＶT2（図１Ｂの場合）に比し高いことで、図３に示
すように、第１及び第２の絶縁ゲート型トランジスタＭ
１及びＭ２の閾値電圧ＶT1及びＶT2間の差を得ており、
そして、それらが図７の場合に準じて温度依存性を有し
ていても、図５Ａ及びＢに示す従来の基準電圧発生回路
の場合のように第１及び第２の絶縁ゲート型トランジス
タＭ１及びＭ２のチャンネル領域の不純物濃度の差によ
って第１及び第２の絶縁ゲート型トランジスタＭ１及び
Ｍ２の閾値電圧ＶT1及びＶT2間の差を得るようにしてい
ず、第１及び第２の絶縁ゲート型トランジスタＭ１及び
Ｍ２のゲート容量の差によって第１及び第２の絶縁ゲー
ト型トランジスタＭ１及びＭ２の閾値電圧ＶT1及びＶT2
間の差を得るようにしており、そして、第１及び第２の
絶縁ゲート型トランジスタＭ１及びＭ２のゲート容量が
温度依存性をほとんど有しないので、閾値電圧差ΔＶG
が、図４に示すように、従来の基準電圧発生回路の場合
に比し十分小さな温度依存性しか有していない。
による基準電圧発生回路の場合、絶縁ゲート型トランジ
スタＭＣを用いている第２の絶縁ゲート型トランジスタ
Ｍ２（図１Ａの場合）または第１の絶縁ゲート型トラン
ジスタＭ１（図１Ｂの場合）のゲート容量が、絶縁ゲー
ト型トランジスタＭＡを用いている第１の絶縁ゲート型
トランジスタＭ１（図１Ａの場合）または第２の絶縁ゲ
ート型トランジスタＭ２（図１Ｂの場合）に比し、絶縁
ゲート型トランジスタＭＣのゲート電極２８′がゲート
絶縁膜２７′を介してチャンネル領域２３に対向してい
る分、大きいことで、絶縁ゲート型トランジスタＭＣを
用いている第２の絶縁ゲート型トランジスタＭ２の閾値
電圧ＶT2（図１Ａの場合）または第１の絶縁ゲート型ト
ランジスタＭ１の閾値電圧ＶT1（図１Ｂの場合）が、絶
縁ゲート型トランジスタＭＡを用いている第１の絶縁ゲ
ート型トランジスタＭ１Ｋ閾値電圧ＶT1（図１Ａの場
合）または第２の絶縁ゲート型トランジスタＭ２の閾値
電圧ＶT2（図１Ｂの場合）に比し高いことで、図３に示
すように、第１及び第２の絶縁ゲート型トランジスタＭ
１及びＭ２の閾値電圧ＶT1及びＶT2間の差を得ており、
そして、それらが図７の場合に準じて温度依存性を有し
ていても、図５Ａ及びＢに示す従来の基準電圧発生回路
の場合のように第１及び第２の絶縁ゲート型トランジス
タＭ１及びＭ２のチャンネル領域の不純物濃度の差によ
って第１及び第２の絶縁ゲート型トランジスタＭ１及び
Ｍ２の閾値電圧ＶT1及びＶT2間の差を得るようにしてい
ず、第１及び第２の絶縁ゲート型トランジスタＭ１及び
Ｍ２のゲート容量の差によって第１及び第２の絶縁ゲー
ト型トランジスタＭ１及びＭ２の閾値電圧ＶT1及びＶT2
間の差を得るようにしており、そして、第１及び第２の
絶縁ゲート型トランジスタＭ１及びＭ２のゲート容量が
温度依存性をほとんど有しないので、閾値電圧差ΔＶG
が、図４に示すように、従来の基準電圧発生回路の場合
に比し十分小さな温度依存性しか有していない。
【００２３】以上のことから、図１Ａ及びＢに示す本発
明による基準電圧発生回路によれば、基準電圧出力端子
Ｔに、閾値電圧差ΔＶG に応じた基準電圧を、温度依存
性が無視し得る程度に十分小さいものとして容易に得る
ことができる。
明による基準電圧発生回路によれば、基準電圧出力端子
Ｔに、閾値電圧差ΔＶG に応じた基準電圧を、温度依存
性が無視し得る程度に十分小さいものとして容易に得る
ことができる。
【００２４】なお、上述においては、第１及び第２の絶
縁ゲート型トランジスタＭ１及びＭ２のいずれか一方に
用いる絶縁ゲート型トランジスタＭＣが、他方に用いる
絶縁ゲート型トランジスタＭＡとゲート絶縁膜２７′及
びゲート電極２８′を有することを除いて同様である場
合として述べたが、要は、２つのゲート電極を有してい
て、ゲート容量が絶縁ゲート型トランジスタＭＡに比し
大きければ、上述したと同様の作用・効果が得られるこ
とは明らかであろう。
縁ゲート型トランジスタＭ１及びＭ２のいずれか一方に
用いる絶縁ゲート型トランジスタＭＣが、他方に用いる
絶縁ゲート型トランジスタＭＡとゲート絶縁膜２７′及
びゲート電極２８′を有することを除いて同様である場
合として述べたが、要は、２つのゲート電極を有してい
て、ゲート容量が絶縁ゲート型トランジスタＭＡに比し
大きければ、上述したと同様の作用・効果が得られるこ
とは明らかであろう。
【００２５】
【発明の効果】本発明による基準電圧発生回路によれ
ば、基準電圧出力端子に、第１及び第２の絶縁ゲート型
トランジスタの閾値電圧の差である閾値電圧差に応じた
基準電圧を、温度依存性が無視し得る程度に十分小さい
ものとして容易に得ることができる。
ば、基準電圧出力端子に、第１及び第２の絶縁ゲート型
トランジスタの閾値電圧の差である閾値電圧差に応じた
基準電圧を、温度依存性が無視し得る程度に十分小さい
ものとして容易に得ることができる。
【図面の簡単な説明】
【図１】本発明による基準電圧発生回路の実施の形態を
示す接続図である。
示す接続図である。
【図２】図１に示す本発明による基準電圧発生回路の実
施の形態の第１及び第２の絶縁ゲート型トランジスタと
して用いている絶縁ゲート型トランジスタを示す略線的
断面図である。
施の形態の第１及び第２の絶縁ゲート型トランジスタと
して用いている絶縁ゲート型トランジスタを示す略線的
断面図である。
【図３】図１に示す本発明による基準電圧発生回路の実
施の形態の第１及び第２の絶縁ゲート型トランジスタと
して用いている絶縁ゲート型トランジスタの閾値電圧の
温度依存性を示す図である。
施の形態の第１及び第２の絶縁ゲート型トランジスタと
して用いている絶縁ゲート型トランジスタの閾値電圧の
温度依存性を示す図である。
【図４】図１に示す本発明による基準電圧発生回路の実
施の形態の第１及び第２の絶縁ゲート型トランジスタの
閾値電圧の差の温度依存性を示す図である。
施の形態の第１及び第２の絶縁ゲート型トランジスタの
閾値電圧の差の温度依存性を示す図である。
【図５】従来の基準電圧発生回路を示す接続図である。
【図６】図５に示す従来の基準電圧発生回路の第１及び
第２の絶縁ゲート型トランジスタとして用いている絶縁
ゲート型トランジスタを示す示す略線的断面図である。
第２の絶縁ゲート型トランジスタとして用いている絶縁
ゲート型トランジスタを示す示す略線的断面図である。
【図７】図５に示す従来の基準電圧発生回路の第１及び
第２の絶縁ゲート型トランジスタとして用いている絶縁
ゲート型トランジスタの閾値電圧の温度依存性を示す図
である。
第２の絶縁ゲート型トランジスタとして用いている絶縁
ゲート型トランジスタの閾値電圧の温度依存性を示す図
である。
【図８】図５に示す従来の基準電圧発生回路の第１及び
第２の絶縁ゲート型トランジスタとして用いている絶縁
ゲート型トランジスタの閾値電圧の温度依存性の、チャ
ンネル領域の不純物濃度依存性を示す図である。
第２の絶縁ゲート型トランジスタとして用いている絶縁
ゲート型トランジスタの閾値電圧の温度依存性の、チャ
ンネル領域の不純物濃度依存性を示す図である。
【図９】図５に示す従来の基準電圧発生回路の第１及び
第２の絶縁ゲート型トランジスタの閾値電圧の差の温度
依存性を示す図である。
第２の絶縁ゲート型トランジスタの閾値電圧の差の温度
依存性を示す図である。
１１ 基板 １２ 絶縁膜 １３ チャンネル領域 １４ ソース領域 １５ ドレイン領域 １６ 半導体層 １８ ゲート電極 ＡＭ 基準電圧出力回路 Ｅ１、Ｅ２ 電源端子 Ｈ 定電流回路 Ｍ１、Ｍ２ 絶縁ゲート型トランジスタ Ｒ１、Ｒ２ 抵抗回路 Ｔ 基準電圧出力端子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 谷内 利明 東京都新宿区西新宿３丁目19番２号 日本 電信電話株式会社内
Claims (1)
- 【請求項１】ドレインを第１の抵抗回路を通じて第１の
電源端子に接続し、ソースを定電流回路を通じて上記第
１の電源端子と対をなす第２の電源端子に接続し、ゲー
トをドレインに接続している第１の絶縁ゲート型トラン
ジスタと、 ドレインを第２の抵抗回路を通じて上記第１の電源端子
に接続し、ソースを上記定電流回路を通じて上記第２の
電源端子に接続している、上記第１の絶縁ゲート型トラ
ンジスタとは異なる閾値電圧を有する第２の絶縁ゲート
型トランジスタと、 第１の入力端を上記第１の絶縁ゲート型トランジスタの
ドレインと上記第１の抵抗回路との接続中点に接続し、
第２の入力端を上記第２の絶縁ゲート型トランジスタの
ドレインと上記第２の抵抗回路との接続中点に接続し、
出力端を上記第２の絶縁ゲート型トランジスタのゲート
に接続し且つ基準電圧出力端子に導出している、上記第
１及び第２の入力端間の電圧に応じた電圧を上記出力端
に基準電圧として出力する基準電圧出力回路とを有し、 上記第１及び第２の絶縁ゲート型トランジスタ中のいず
れか一方として、第１の導電型を有する半導体領域でな
るチャンネル領域と、上記第１の導電型とは逆の第２の
導電型を有する半導体領域でなる、当該絶縁ゲート型ト
ランジスタのソースとしてのソース領域と、上記第２の
導電型を有する半導体領域でなる、当該絶縁ゲート型ト
ランジスタのドレインとしてのドレイン領域とを、上記
ソース領域及び上記ドレイン領域が上記チャンネル領域
にそれを挟んで連接している態様に形成している第１の
半導体層と、その主面上に、上記ソース領域上におい
て、ゲート絶縁膜を介して、当該絶縁ゲート型トランジ
スタのゲートとして配されているゲート電極とを有する
絶縁ゲート型トランジスタを用い、 上記第１及び第２の絶縁ゲート型トランジスタ中の他方
として、上記第１の導電型を有する半導体領域でなるチ
ャンネル領域と、上記第２の導電型を有する半導体領域
でなる、当該絶縁ゲート型トランジスタのソースとして
のソース領域と上記第２の導電型を有する半導体領域で
なる、当該絶縁ゲート型トランジスタのドレインとして
のドレイン領域とを、上記ソース領域及びドレイン領域
が上記チャンネル領域にそれを挟んで連接している態様
に形成している第２の半導体層と、その第１の主面上
に、上記ソース領域上において、第１のゲート絶縁膜を
介して、当該絶縁ゲート型トランジスタのゲートとして
配されている第１のゲート電極と、上記第２の半導体層
の第２の主面上に、上記ソース領域上において、第２の
ゲート絶縁膜を介して、当該絶縁ゲート型トランジスタ
のゲートとして配されている第２のゲート電極とを有す
る絶縁ゲート型トランジスタを用いていることを特徴と
する基準電圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9305005A JPH11127041A (ja) | 1997-10-20 | 1997-10-20 | 基準電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9305005A JPH11127041A (ja) | 1997-10-20 | 1997-10-20 | 基準電圧発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11127041A true JPH11127041A (ja) | 1999-05-11 |
Family
ID=17939943
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9305005A Pending JPH11127041A (ja) | 1997-10-20 | 1997-10-20 | 基準電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11127041A (ja) |
-
1997
- 1997-10-20 JP JP9305005A patent/JPH11127041A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3339128A (en) | Insulated offset gate field effect transistor | |
| US7741670B2 (en) | Semiconductor decoupling capacitor | |
| US3135926A (en) | Composite field effect transistor | |
| JP2012083340A (ja) | 電流検出回路 | |
| US4712124A (en) | Complementary lateral insulated gate rectifiers with matched "on" resistances | |
| GB2172143A (en) | Semiconductor integrated circuit device | |
| US4599554A (en) | Vertical MOSFET with current monitor utilizing common drain current mirror | |
| JPS6349908B2 (ja) | ||
| US3448397A (en) | Mos field effect transistor amplifier apparatus | |
| US7816212B2 (en) | Method of high voltage operation of a field effect transistor | |
| JPH0558670B2 (ja) | ||
| JP3401918B2 (ja) | 半導体装置 | |
| JPH11127041A (ja) | 基準電圧発生回路 | |
| TW296505B (ja) | ||
| JPS6062153A (ja) | 抵抗性ゲ−ト型電界効果トランジスタ論理回路 | |
| EP0272753B1 (en) | Complementary silicon-on-insulator lateral insulated gate rectifiers | |
| US4896201A (en) | Semiconductor detector having integrated coupling capacitors and intergrated dc biasing structures | |
| JPH01268049A (ja) | 拡散抵抗素子 | |
| JP5395137B2 (ja) | 高電圧動作電界効果トランジスタとそのバイアス回路およびその高電圧動作回路要素 | |
| JPH0666670B2 (ja) | 相補型ｍｏｓアナログスイッチ | |
| JPH02129960A (ja) | 半導体メモリ | |
| JPH01268050A (ja) | 拡散抵抗素子 | |
| JPH02132854A (ja) | エミッタカップルドロジック回路 | |
| JPH0578847B2 (ja) | ||
| JPH02312281A (ja) | 伝導度変調型ｍｏｓｆｅｔ |