JPH11126904A - Thin film transistor device and its manufacture - Google Patents

Thin film transistor device and its manufacture

Info

Publication number
JPH11126904A
JPH11126904A JP28949297A JP28949297A JPH11126904A JP H11126904 A JPH11126904 A JP H11126904A JP 28949297 A JP28949297 A JP 28949297A JP 28949297 A JP28949297 A JP 28949297A JP H11126904 A JPH11126904 A JP H11126904A
Authority
JP
Japan
Prior art keywords
region
layer
source
insulating film
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28949297A
Other languages
Japanese (ja)
Inventor
Ryota Azuma
良太 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP28949297A priority Critical patent/JPH11126904A/en
Publication of JPH11126904A publication Critical patent/JPH11126904A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To prevent ultraviolet rays from reaching an LDD area by providing an island-shaped light shielding layer, which is formed on an interlayer insulating film layer on a region equivalent to the upper region of a low impurity concentration region to cover the entire low impurity concentration region. SOLUTION: On a transparent insulating board 11, a channel region 12a, LDD regions 12b and 12c whereupon low-dose phosphorus ions are to be doped, a source region 12d whereupon a high dose phosphorus ions are to be doped and a semiconductor layer 12 having a drain region 12e are pattern-formed. Island-shaped light shielding layers 21 and 22 covering the upper parts of the LDD regions 12b and 12c are formed of the same material as a drain wiring 17 and a source wiring 18 in the region equivalent to the upper regions of the LDD regions 12b and 12c on the interlayer insulating film 16. Since the LDD regions 12b and 12c are covered with the light shielding layers 21 and 22, ultraviolet rays are prevented from reaching the LDD regions 12b and 12c even when a ultraviolet ray irradiation process is performed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、ポリシリコンから
なる半導体層を有し、液晶表示装置等の駆動回路に用い
られる薄膜トランジスタ装置及び薄膜トランジスタ装置
の製造方法に関する。
[0001] 1. Field of the Invention [0002] The present invention relates to a thin film transistor device having a semiconductor layer made of polysilicon and used for a drive circuit of a liquid crystal display device or the like, and a method of manufacturing the thin film transistor device.

【0002】[0002]

【従来の技術】液晶表示装置の駆動回路に用いる薄膜ト
ランジスタ装置(以下TFTと略称する。)として、高
移動度であリ、良好な半導体特性を有することから、従
来ポリシリコン(P−Si)からなる半導体層を有する
ポリシリコンTFTが開発されている。このポリシリコ
ンTFTは、ソース・ドレイン領域端近傍における電界
強度を抑制し、リーク電流を低減する事によりTFTの
性能及び信頼性を向上し良好な特性を得るため、一般
に、チャネル領域及び高濃度の不純物を有するソース・
ドレイン領域との間に、ソース・ドレイン領域よりも不
純物濃度が低くされる低不純物濃度領域(以下LDD領
域と略称する。)が形成されている。但しこのLDD領
域は、ポリシリコンTFTにて良好な半導体特性を得る
ために、精密な抵抗値制御が要求されている。
2. Description of the Related Art A thin film transistor device (hereinafter abbreviated as TFT) used for a driving circuit of a liquid crystal display device has a high mobility and good semiconductor characteristics. Polysilicon TFTs having different semiconductor layers have been developed. This polysilicon TFT generally suppresses the electric field intensity near the end of the source / drain region and reduces the leak current to improve the performance and reliability of the TFT and obtain good characteristics. Source with impurities
A low impurity concentration region (hereinafter abbreviated as an LDD region) whose impurity concentration is lower than that of the source / drain region is formed between the drain region and the drain region. However, in the LDD region, precise resistance value control is required in order to obtain good semiconductor characteristics with a polysilicon TFT.

【0003】一方、ポリシリコンTFTにあっては、ポ
リシリコン層に対し水素(H)プラズマ処理を行い、ポ
リシリコン層中の結晶粒界及び結晶粒内のポリシリコン
の未結合手を水素で終端させることによっても、その半
導体性能の向上を図っている。
On the other hand, in the case of a polysilicon TFT, hydrogen (H) plasma processing is performed on the polysilicon layer to terminate the crystal grain boundaries in the polysilicon layer and the dangling bonds of the polysilicon in the crystal grains with hydrogen. By doing so, the semiconductor performance is improved.

【0004】[0004]

【発明が解決しようとする課題】しかしながら上記従来
のポリシリコンTFTにおいて、ポリシリコン層中のポ
リシリコンの未結合手を水素で終端させた場合、シリコ
ン−水素(Si−H)の結合は、紫外線の照射により破
壊されてしまうという事が、スティブラー・ブロンスキ
ー効果として良く知られている。
However, in the above-described conventional polysilicon TFT, when the dangling bonds of the polysilicon in the polysilicon layer are terminated with hydrogen, the silicon-hydrogen (Si-H) bond is formed by ultraviolet rays. It is well known that it is destroyed by the irradiation of the stirrer Bronski effect.

【0005】しかもポリシリコンTFTを用い、液晶表
示装置等を製造する過程にあっては、画素電極が各種配
線の形成時あるいは、液晶セルの組み立てのための、現
像工程、剥離工程、洗浄工程等において、ポリシリコン
TFTに紫外線を照射する工程が多数存在する。
In the process of manufacturing a liquid crystal display device and the like using a polysilicon TFT, a pixel electrode is used for forming various wirings or for developing, peeling, and cleaning steps for assembling a liquid crystal cell. , There are many steps of irradiating the polysilicon TFT with ultraviolet rays.

【0006】このため、液晶表示素子等を製造する間の
紫外線照射により、ポリシリコンTFTにあっては、ソ
ース・ドレイン領域や低不純物濃度領域のシリコン−水
素(Si−H)結合が破壊され、ソース・ドレイン領域
や低不純物濃度領域の抵抗値が増大されてしまい、精密
な抵抗値の制御が必要であるにも拘わらずLDD領域の
抵抗値が変動され、ポリシリコンTFTの特性が劣化さ
れると言う問題を生じていた。
For this reason, in a polysilicon TFT, a silicon-hydrogen (Si-H) bond in a source / drain region or a low impurity concentration region is destroyed by ultraviolet irradiation during manufacture of a liquid crystal display element or the like. The resistance value of the source / drain region or the low impurity concentration region increases, and the resistance value of the LDD region fluctuates and the characteristics of the polysilicon TFT are degraded despite the necessity of precise control of the resistance value. Had the problem of saying.

【0007】そこで本発明は上記課題を除去するもの
で、水素プラズマ処理によりポリシリコンの未結合手を
終端化した後に、ポリシリコンTFTに紫外線が照射さ
れるにも拘わらず、LDD領域にてシリコン−水素(S
i−H)結合が破壊されることなく、液晶表示素子等の
製造過程においてLDD領域における抵抗値が増大され
るのを防止し、良好な半導体特性を保持することができ
る薄膜トランジスタ装置及び薄膜トランジスタ装置の製
造方法を提供することを目的とする。
In view of the above, the present invention has been made to solve the above-described problem. After terminating dangling bonds of polysilicon by hydrogen plasma treatment, the silicon TFT is irradiated with ultraviolet rays to the polysilicon TFT even though the polysilicon TFT is irradiated with ultraviolet rays. -Hydrogen (S
iH) A thin film transistor device and a thin film transistor device capable of preventing a resistance value in an LDD region from being increased in a manufacturing process of a liquid crystal display element or the like without breaking a bond and maintaining good semiconductor characteristics. It is intended to provide a manufacturing method.

【0008】[0008]

【課題を解決するための手段】本発明は上記課題を解決
するため、絶縁性基板と、この絶縁性基板上に形成さ
れ、ポリシリコンからなるチャネル領域及びこのチャネ
ル領域を挟み前記ポリシリコンを低抵抗化してなるソー
ス・ドレイン領域並びに前記チャネル領域の両側にて前
記チャネル領域及び前記ソース・ドレイン領域の間に介
在される低不純物濃度領域からなる半導体層と、ゲート
絶縁膜層を介し前記チャネル領域上方に形成されるゲー
ト電極層と、このゲート電極層上方にて前記絶縁性基板
を被覆する層間絶縁膜層と、前記ゲート絶縁膜層及び前
記層間絶縁膜層に形成される開口部を介し前記ソース・
ドレイン領域に接続されるソース・ドレイン配線層と、
前記層間絶縁膜層上にて前記低不純物濃度領域上方に相
当する領域に形成され前記低不純物濃度領域全体を覆う
島状の遮光層とを設けるものである。
In order to solve the above-mentioned problems, the present invention provides an insulating substrate, a channel region formed on the insulating substrate and made of polysilicon, and a low-profile polysilicon film sandwiching the channel region. A semiconductor layer comprising a source / drain region formed into a resistance, a low impurity concentration region interposed between the channel region and the source / drain region on both sides of the channel region, and the channel region via a gate insulating film layer A gate electrode layer formed above, an interlayer insulating film layer covering the insulating substrate above the gate electrode layer, and an opening formed in the gate insulating film layer and the interlayer insulating film layer; Source·
A source / drain wiring layer connected to the drain region,
An island-shaped light-shielding layer formed in a region above the low impurity concentration region on the interlayer insulating film layer and covering the entire low impurity concentration region.

【0009】又本発明は上記課題を解決するため、絶縁
性基板上に島状のポリシリコン層を形成する工程と、こ
のポリシリコン層上方にて前記絶縁性基板上にゲート絶
縁膜層を成膜する工程と、このゲート絶縁膜層を介し前
記ポリシリコン層上方にゲート電極層を形成する工程
と、このゲート電極層をマスクに前記ポリシリコン層に
イオンドーピングし低不純物濃度領域を形成する工程
と、この低不純物濃度領域上方を覆うマスクを介し前記
ポリシリコン層にイオンドーピングしソース・ドレイン
領域を形成する工程と、前記低不純物濃度領域及び前記
ソース・ドレイン領域を水素終端化する工程と、この水
素終端化工程終了後前記絶縁性基板上に層間絶縁膜層を
成膜する工程と、前記ソース・ドレイン領域にて前記ゲ
ート絶縁膜層及び前記層間絶縁膜層に開口部を形成する
工程と、前記層間絶縁膜層上にソース・ドレイン配線材
料を成膜する工程と、前記ソース・ドレイン配線材料を
エッチング加工して前記開口部を介し前記ソース・ドレ
イン領域に接続されるソース・ドレイン配線層及び前記
低不純物濃度領域上方全体を覆う島状の遮光層とを同時
に形成する工程とを実施するものである。
According to another aspect of the present invention, an island-shaped polysilicon layer is formed on an insulating substrate, and a gate insulating film layer is formed on the insulating substrate above the polysilicon layer. Forming a film, forming a gate electrode layer above the polysilicon layer through the gate insulating film layer, and forming a low impurity concentration region by ion-doping the polysilicon layer using the gate electrode layer as a mask. Forming a source / drain region by ion-doping the polysilicon layer via a mask covering above the low impurity concentration region; and terminating the low impurity concentration region and the source / drain region with hydrogen. A step of forming an interlayer insulating film layer on the insulating substrate after the hydrogen termination step, and the step of forming the gate insulating film layer and the Forming an opening in the interlayer insulating film layer, forming a source / drain wiring material on the interlayer insulating film layer, and etching the source / drain wiring material to form the source through the opening. Simultaneously forming a source / drain wiring layer connected to the drain region and an island-shaped light-shielding layer covering the entire upper portion of the low impurity concentration region.

【0010】上記構成により、水素プラズマ処理により
ポリシリコンの未結合手が水素により終端化されてなる
ポリシリコンTFTにおいて、液晶表示素子等を製造す
る際に、紫外線照射工程が為されても、LDD領域への
紫外線の照射を阻止することにより、製造中にLDD領
域の抵抗値が増大するのを防止し、ポリシリコンTFT
製造時に精密に制御されたLDD領域における抵抗値を
保持することにより、より高性能のポリシリコンTFT
を得るものである。
With the above structure, in a polysilicon TFT in which dangling bonds of polysilicon are terminated with hydrogen by hydrogen plasma treatment, even if an ultraviolet irradiation step is performed in manufacturing a liquid crystal display element or the like, even if an LDD process is performed, By preventing the region from being irradiated with ultraviolet light, it is possible to prevent the resistance value of the LDD region from increasing during manufacturing, and to prevent the polysilicon TFT from being increased.
Higher performance polysilicon TFT by maintaining resistance in LDD region precisely controlled during manufacturing
Is what you get.

【0011】[0011]

【発明の実施の形態】以下、本発明の実施の形態を図1
及び図2を参照して説明する。10は、液晶表示装置
(図示せず)の駆動回路として用いられるポリシリコン
TFTであり、ガラスあるいは石英等からなる透明な絶
縁基板11上には、ポリシリコンからなりチャネル領域
12a、低ドーズのリン(P+ )イオンがドーピングさ
れるLDD領域12b、12c、高ドースのリン
(P+ )イオンがドーピングされるソース領域12d、
ドレイン領域12eを有する半導体層12がパターン形
成されている。この半導体層12上には酸化シリコン膜
(SiO2 )からなるゲート絶縁膜13を介しモリブデ
ン−タングステン合金(以下MoWと略称する。)等か
らなるゲート電極14が形成され、更に酸化シリコン膜
(SiO2 )からなる層間絶縁膜16にて被覆されてい
る。
FIG. 1 is a block diagram showing an embodiment of the present invention.
This will be described with reference to FIG. Reference numeral 10 denotes a polysilicon TFT used as a driving circuit of a liquid crystal display device (not shown). On a transparent insulating substrate 11 made of glass or quartz, a channel region 12a made of polysilicon and a low-dose phosphorus are provided. (P +) LDD region 12b which ions are doped, 12c, the high-dose phosphorus (P +) source region 12d which ions are doped,
A semiconductor layer 12 having a drain region 12e is patterned. A gate electrode 14 made of a molybdenum-tungsten alloy (hereinafter abbreviated as MoW) or the like is formed on the semiconductor layer 12 via a gate insulating film 13 made of a silicon oxide film (SiO 2 ). It is covered with an interlayer insulating film 16 made of 2 ).

【0012】層間絶縁膜16上には、モリブデン−アル
ミニウム−モリブデン(Mo−Al−Mo)の3層構造
からなりコンタクトホール20a、20bを介しそれぞ
れドレイン領域12e及び信号線(図示せず)を接続す
るドレイン配線17、ソース領域12d及び画素電極
(図示せず)を接続するソース配線18が形成されてい
る。又層間絶縁膜16上のLDD領域12b、12c上
方に相当する領域には、ドレイン配線17及びソース配
線18と同一材料からなり、LDD領域12b、12c
上方を覆う、島状の遮光層21、22が形成されてい
る。
A drain region 12e and a signal line (not shown) are formed on the interlayer insulating film 16 through a contact hole 20a, 20b, which has a three-layer structure of molybdenum-aluminum-molybdenum (Mo-Al-Mo). A source line 18 connecting the drain line 17, the source region 12d, and the pixel electrode (not shown) is formed. A region corresponding to the upper part of the LDD regions 12b and 12c on the interlayer insulating film 16 is made of the same material as that of the drain wiring 17 and the source wiring 18, and the LDD regions 12b and 12c
Island-shaped light-shielding layers 21 and 22 that cover the upper part are formed.

【0013】次にポリシリコンTFT10の製造方法に
ついて述べる。
Next, a method of manufacturing the polysilicon TFT 10 will be described.

【0014】図2(イ)に示す様に先ず絶縁基板11
上にポリシリコン膜を成膜した後エッチングし半導体層
12をマトリクス状にパターニングする。
First, as shown in FIG.
After a polysilicon film is formed thereon, the film is etched to pattern the semiconductor layer 12 in a matrix.

【0015】図2(ロ)に示す様にプラスマCVD法
によりゲート絶縁膜13を形成する。
As shown in FIG. 2B, a gate insulating film 13 is formed by a plasma CVD method.

【0016】図2(ハ)に示す様にゲート電極14を
形成し、このゲート電極14をマスクにして、半導体層
12に低ドーズにてリン(P+ )イオンをドーピング
し、LDD領域12b、12cを形成する。
As shown in FIG. 2C, a gate electrode 14 is formed. Using the gate electrode 14 as a mask, the semiconductor layer 12 is doped with phosphorus (P.sup. + ) Ions at a low dose, and the LDD region 12b, 12c is formed.

【0017】図2(ニ)に示す様にマスク23を形成
し、半導体層12に高ドーズにてリン(P+ )イオンを
ドーピングし、ソース領域12d、ドレイン領域12e
を形成する。
As shown in FIG. 2D, a mask 23 is formed, and the semiconductor layer 12 is doped with phosphorus (P.sup. + ) Ions at a high dose to form a source region 12d and a drain region 12e.
To form

【0018】図2(ホ)に示す様にマスク23を除去
し、更に加熱活性化した後水素プラズマ中に晒し、ポリ
シリコン中のシリコン(Si)未結合手を水素(H)と
結合し終端化し、更に層間絶縁膜16を形成した後、コ
ンタクトホール20a、20aを形成する。
As shown in FIG. 2 (e), the mask 23 is removed, heated and activated, and then exposed to hydrogen plasma to bond unbonded silicon (Si) bonds in polysilicon with hydrogen (H) and terminate. After forming the interlayer insulating film 16, contact holes 20 a and 20 a are formed.

【0019】図2(ヘ)に示す様にモリブデン−アル
ミニウム−モリブデン(Mo−Al−Mo)の3層構造
を被膜した後エッチングし、ドレイン配線17、ソース
配線18、遮光層21、22、を同時に形成し、ポリシ
リコンTFT10を完成する。
As shown in FIG. 2F, a three-layer structure of molybdenum-aluminum-molybdenum (Mo-Al-Mo) is coated and then etched to form a drain wiring 17, a source wiring 18, and light shielding layers 21 and 22. Simultaneously, the polysilicon TFT 10 is completed.

【0020】このようにしてなるポリシリコンTFT1
0を用いて液晶表示素子を形成したところ、良好なポリ
シリコンTFT10の駆動特性を得られた。
The polysilicon TFT 1 thus constructed
When 0 was used to form a liquid crystal display element, good driving characteristics of the polysilicon TFT 10 were obtained.

【0021】又遮光層21、22が島状で有り、ソース
配線18及びドレイン配線17と接触していないので、
遮光層21、22によるゲート・ソース間及びゲート・
ドレイン間の容量結合の増大も抑えられる。
Since the light-shielding layers 21 and 22 are island-shaped and do not contact the source wiring 18 and the drain wiring 17,
Between the gate and the source and between the gate and the source by the light shielding layers 21 and 22
An increase in capacitance coupling between the drains can also be suppressed.

【0022】この様に構成すれば、シリコン−水素(S
i−H)結合を有するLDD領域12b、12cが遮光
層21、22で覆われており、ポリシリコンTFT10
形成後の液晶表示素子形成工程等にて紫外線照射工程が
実施されても、紫外線はLDD領域12b、12cに到
達されず、LDD領域12b、12c中のシリコン−水
素(Si−H)結合は紫外線により破壊される事が無
い。従って液晶表示素子等を形成する間にLDD領域1
2b、12cの抵抗値が増大される事も無く、ポリシリ
コンTFT10は、良好な半導体特性を保持出来、ひい
てはより高性能な液晶表示装置等への適用が可能とな
る。又、本実施の形態にあっては、遮光層21、22
が、ソース配線18及びドレイン配線17と同一材料且
つ同一工程にて形成される事から、製造時間の短縮及び
製造コストの低減も図られる。
With this configuration, silicon-hydrogen (S
iD) LDD regions 12b and 12c having a bond are covered with light-shielding layers 21 and 22, and the polysilicon TFT 10
Even if an ultraviolet irradiation step is performed in the liquid crystal display element forming step or the like after the formation, the ultraviolet light does not reach the LDD regions 12b and 12c, and the silicon-hydrogen (Si-H) bond in the LDD regions 12b and 12c is There is no destruction by. Therefore, during the formation of the liquid crystal display element and the like, the LDD region 1
The polysilicon TFT 10 can maintain good semiconductor characteristics without increasing the resistance values of 2b and 12c, and can be applied to a higher-performance liquid crystal display device and the like. Further, in the present embodiment, the light shielding layers 21 and 22
Are formed of the same material and in the same process as the source wiring 18 and the drain wiring 17, so that the manufacturing time and the manufacturing cost can be reduced.

【0023】尚本発明は上記実施の形態に限られるもの
でなく、その趣旨を変えない範囲での変更は可能であっ
て、遮光層の材質及びその製造方法等は限定されず、た
とえば、ソース・ドレイン配線層とは異なる材質を用
い、別の製造工程にて形成する等しても良い。
The present invention is not limited to the above embodiment, but can be modified without departing from the spirit of the invention. The material of the light-shielding layer and the manufacturing method thereof are not limited. -A material different from the drain wiring layer may be used and formed in another manufacturing process.

【0024】[0024]

【発明の効果】以上説明したように本発明によれば、水
素プラズマ処理によりシリコン(Si)の未結合手をシ
リコン−水素(Si−H)結合し終端化したポリシリコ
ン半導体のLDD層上方を、遮光層で覆う事により、ポ
リシリコンTFTを用いて液晶表示素子等を製造する際
に紫外線照射が為されても、LDD層への紫外線の到達
が阻止され、LDD層内のシリコン−水素(Si−H)
結合の破壊が防止される。従って、液晶表示素子等の製
造中にポリシリコンTFTのLDD層の抵抗値が増大さ
れることがなく、LDD層の抵抗値は高精度に制御され
た状態で保持され、ポリシリコンTFTの半導体特性を
良好に保持出来、ひいては表示品位が高く、高精細な、
高性能液晶表示装置等への適用が可能とされる。
As described above, according to the present invention, the upper portion of the LDD layer of a polysilicon semiconductor terminated by dangling silicon-hydrogen (Si-H) bonds by dangling silicon (Si) by hydrogen plasma treatment. By covering with a light-shielding layer, even if ultraviolet rays are irradiated when manufacturing a liquid crystal display element or the like using a polysilicon TFT, the ultraviolet rays can be prevented from reaching the LDD layer, and silicon-hydrogen (LD) in the LDD layer can be prevented. Si-H)
Breakage of the bond is prevented. Therefore, the resistance value of the LDD layer of the polysilicon TFT does not increase during the manufacture of the liquid crystal display element and the like, and the resistance value of the LDD layer is maintained in a state controlled with high precision, and the semiconductor characteristics of the polysilicon TFT are maintained. Can be held satisfactorily, and as a result, display quality is high, high definition,
It can be applied to high-performance liquid crystal display devices and the like.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態のポリシリコンTFTを示
す概略断面図である。
FIG. 1 is a schematic sectional view showing a polysilicon TFT according to an embodiment of the present invention.

【図2】本発明の実施の形態のポリシリコンTFTの製
造方法を示し、(イ)はその半導体層のパターニング
時、(ロ)はそのゲート絶縁膜の形成時、(ハ)はその
LDD領域形成時、(ニ)はそのソース領域、ドレイン
領域形成時、(ホ)はそのポリシリコン終端化後のコン
タクトホール形成時、(ヘ)はそのソース配線、ドレイ
ン配線、遮光層形成時を示す概略説明図である。
FIGS. 2A and 2B show a method of manufacturing a polysilicon TFT according to an embodiment of the present invention. FIG. 2A shows the patterning of the semiconductor layer, FIG. 2B shows the formation of the gate insulating film, and FIG. (D) schematically shows the formation of the source and drain regions, (e) shows the formation of the contact holes after termination of the polysilicon, and (f) shows the formation of the source wiring, drain wiring and light-shielding layer. FIG.

【符号の説明】[Explanation of symbols]

10…ポリシリコンTFT 11…絶縁基板 12…半導体層 12a…チャネル領域 12b、12c…LDD領域 12d…ソース領域 12e…ドレイン領域 13…ゲート絶縁膜 14…ゲート電極 16…層間絶縁膜 17…ドレイン配線 18…ソース配線 21、22…遮光層 DESCRIPTION OF SYMBOLS 10 ... Polysilicon TFT 11 ... Insulating substrate 12 ... Semiconductor layer 12a ... Channel region 12b, 12c ... LDD region 12d ... Source region 12e ... Drain region 13 ... Gate insulating film 14 ... Gate electrode 16 ... Interlayer insulating film 17 ... Drain wiring 18 ... Source wiring 21, 22 ... Light shielding layer

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 絶縁性基板と、この絶縁性基板上に形成
され、ポリシリコンからなるチャネル領域及びこのチャ
ネル領域を挟み前記ポリシリコンを低抵抗化してなるソ
ース・ドレイン領域並びに前記チャネル領域の両側にて
前記チャネル領域及び前記ソース・ドレイン領域の間に
介在される低不純物濃度領域からなる半導体層と、ゲー
ト絶縁膜層を介し前記チャネル領域上方に形成されるゲ
ート電極層と、このゲート電極層上方にて前記絶縁性基
板を被覆する層間絶縁膜層と、前記ゲート絶縁膜層及び
前記層間絶縁膜層に形成される開口部を介し前記ソース
・ドレイン領域に接続されるソース・ドレイン配線層
と、前記層間絶縁膜層上にて前記低不純物濃度領域上方
に相当する領域に形成され前記低不純物濃度領域全体を
覆う島状の遮光層とを具備する事を特徴とする薄膜トラ
ンジスタ装置。
1. An insulating substrate, a channel region formed on the insulating substrate and made of polysilicon, a source / drain region formed by lowering the polysilicon with the channel region interposed therebetween, and both sides of the channel region. A semiconductor layer comprising a low impurity concentration region interposed between the channel region and the source / drain region; a gate electrode layer formed above the channel region via a gate insulating film layer; An interlayer insulating film layer covering the insulating substrate above, and a source / drain wiring layer connected to the source / drain region through an opening formed in the gate insulating film layer and the interlayer insulating film layer. An island-shaped light-shielding layer formed in a region above the low impurity concentration region on the interlayer insulating film layer and covering the entire low impurity concentration region. A thin film transistor device comprising:
【請求項2】 絶縁性基板と、この絶縁性基板上に形成
され、ポリシリコンからなるチャネル領域及びこのチャ
ネル領域を挟み前記ポリシリコンを低抵抗化してなるソ
ース・ドレイン領域並びに前記チャネル領域の両側にて
前記チャネル領域及び前記ソース・ドレイン領域の間に
介在される低不純物濃度領域からなる半導体層と、ゲー
ト絶縁膜層を介し前記チャネル領域上方に形成されるゲ
ート電極層と、このゲート電極層上方にて前記絶縁性基
板を被覆する層間絶縁膜層と、前記ゲート絶縁膜層及び
前記層間絶縁膜層に形成される開口部を介し前記ソース
・ドレイン領域に接続されるソース・ドレイン配線層
と、前記層間絶縁膜層上にて前記低不純物濃度領域上方
に相当する領域に形成されソース・ドレイン配線層と同
一材料からなる前記低不純物濃度領域全体を覆う島状の
遮光層とを具備する事を特徴とする薄膜トランジスタ装
置。
2. An insulative substrate, a channel region formed on the insulative substrate and made of polysilicon, a source / drain region formed by lowering the polysilicon with the channel region interposed therebetween, and both sides of the channel region. A semiconductor layer comprising a low impurity concentration region interposed between the channel region and the source / drain region; a gate electrode layer formed above the channel region via a gate insulating film layer; An interlayer insulating film layer covering the insulating substrate above, and a source / drain wiring layer connected to the source / drain region through an opening formed in the gate insulating film layer and the interlayer insulating film layer. Forming the source / drain wiring layer on the interlayer insulating film layer in a region corresponding to a region above the low impurity concentration region; A thin film transistor device comprising: an island-shaped light-shielding layer covering the entire impurity concentration region.
【請求項3】 絶縁性基板上に島状のポリシリコン層を
形成する工程と、このポリシリコン層上方にて前記絶縁
性基板上にゲート絶縁膜層を成膜する工程と、このゲー
ト絶縁膜層を介し前記ポリシリコン層上方にゲート電極
層を形成する工程と、このゲート電極層をマスクに前記
ポリシリコン層にイオンドーピングし低不純物濃度領域
を形成する工程と、この低不純物濃度領域上方を覆うマ
スクを介し前記ポリシリコン層にイオンドーピングしソ
ース・ドレイン領域を形成する工程と、前記低不純物濃
度領域及び前記ソース・ドレイン領域を水素終端化する
工程と、この水素終端化工程終了後前記絶縁性基板上に
層間絶縁膜層を成膜する工程と、前記ソース・ドレイン
領域にて前記ゲート絶縁膜層及び前記層間絶縁膜層に開
口部を形成する工程と、前記層間絶縁膜層上にソース・
ドレイン配線材料を成膜する工程と、前記ソース・ドレ
イン配線材料をエッチング加工して前記開口部を介し前
記ソース・ドレイン領域に接続されるソース・ドレイン
配線層及び前記低不純物濃度領域上方全体を覆う島状の
遮光層とを同時に形成する工程とを具備する事を特徴と
する薄膜トランジスタ装置の製造方法。
3. A step of forming an island-shaped polysilicon layer on an insulating substrate; a step of forming a gate insulating film layer on the insulating substrate above the polysilicon layer; Forming a gate electrode layer above the polysilicon layer via a layer, ion-doping the polysilicon layer using the gate electrode layer as a mask to form a low impurity concentration region, Forming a source / drain region by ion-doping the polysilicon layer through a covering mask; hydrogen terminating the low impurity concentration region and the source / drain region; Forming an interlayer insulating film layer on a conductive substrate, and forming openings in the gate insulating film layer and the interlayer insulating film layer in the source / drain regions And a source material on the interlayer insulating film layer.
Forming a drain wiring material, and etching the source / drain wiring material to cover the entire source / drain wiring layer connected to the source / drain region through the opening and the upper portion of the low impurity concentration region; Forming a light-shielding layer in the form of an island at the same time.
JP28949297A 1997-10-22 1997-10-22 Thin film transistor device and its manufacture Pending JPH11126904A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28949297A JPH11126904A (en) 1997-10-22 1997-10-22 Thin film transistor device and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28949297A JPH11126904A (en) 1997-10-22 1997-10-22 Thin film transistor device and its manufacture

Publications (1)

Publication Number Publication Date
JPH11126904A true JPH11126904A (en) 1999-05-11

Family

ID=17743984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28949297A Pending JPH11126904A (en) 1997-10-22 1997-10-22 Thin film transistor device and its manufacture

Country Status (1)

Country Link
JP (1) JPH11126904A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8653528B2 (en) 2010-03-17 2014-02-18 Samsung Display Co., Ltd. Thin film transistor, display device thereof, and manufacturing method thereof
US9536907B2 (en) 2014-06-23 2017-01-03 Japan Display Inc. Thin film semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8653528B2 (en) 2010-03-17 2014-02-18 Samsung Display Co., Ltd. Thin film transistor, display device thereof, and manufacturing method thereof
US9536907B2 (en) 2014-06-23 2017-01-03 Japan Display Inc. Thin film semiconductor device

Similar Documents

Publication Publication Date Title
KR100540947B1 (en) Display device and method of manufacturing the same
JP2004151546A (en) Active matrix substrate and display apparatus
JPH10189998A (en) Thin-film semiconductor device for display and its manufacture
JPH0945930A (en) Thin film transistor and its manufacture
US7407853B2 (en) Display device and manufacturing method of the same
KR100501706B1 (en) Gate-body contact TFT
US7173675B2 (en) LCD display with contact hole and insulation layer above pixel electrode
JP4413573B2 (en) Semiconductor device and manufacturing method thereof
JP2002033481A (en) Thin-film semiconductor device
JP2001177097A (en) Thin-film transistor and its manufacturing method
US6921685B2 (en) Method of fabricating thin film transistor
JP2002176179A (en) Electro-optical device, manufacturing method thereof, and semiconductor device
US20190333944A1 (en) Ltps type tft and method for manufacturing same
JPH11126904A (en) Thin film transistor device and its manufacture
JPH08279615A (en) Manufacture of thin display film semiconductor device
JP3311850B2 (en) Method for manufacturing thin film transistor
JP2000036602A (en) Thin-film transistor, manufacture of it, and display device
JPH10200125A (en) Thin-film transistor and its manufacture
JP3395470B2 (en) Method for manufacturing thin film semiconductor device
JPH0945774A (en) Film semiconductor device
JPH0778996A (en) Fabrication of semiconductor device for display element substrate
JP3816623B2 (en) Active matrix liquid crystal display device
JP3536518B2 (en) Polycrystalline semiconductor TFT, manufacturing method thereof, and TFT substrate
JP2000332258A (en) Manufacture of thin-film transistor
JPH10135474A (en) Insulated gate field effect transistor and its manufacture