JPH11122269A - 伝送装置のパス切替え装置 - Google Patents
伝送装置のパス切替え装置Info
- Publication number
- JPH11122269A JPH11122269A JP28590697A JP28590697A JPH11122269A JP H11122269 A JPH11122269 A JP H11122269A JP 28590697 A JP28590697 A JP 28590697A JP 28590697 A JP28590697 A JP 28590697A JP H11122269 A JPH11122269 A JP H11122269A
- Authority
- JP
- Japan
- Prior art keywords
- alarm
- frame
- circuit
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 113
- 230000005540 biological transmission Effects 0.000 claims description 58
- 238000000034 method Methods 0.000 claims description 21
- 238000012544 monitoring process Methods 0.000 claims description 5
- 102100040338 Ubiquitin-associated and SH3 domain-containing protein B Human genes 0.000 abstract description 74
- 101710143616 Ubiquitin-associated and SH3 domain-containing protein B Proteins 0.000 abstract description 74
- 230000002457 bidirectional effect Effects 0.000 abstract description 16
- 239000013307 optical fiber Substances 0.000 description 74
- 238000010586 diagram Methods 0.000 description 38
- 230000003287 optical effect Effects 0.000 description 34
- 102100022582 (3R)-3-hydroxyacyl-CoA dehydrogenase Human genes 0.000 description 26
- 101001045206 Homo sapiens (3R)-3-hydroxyacyl-CoA dehydrogenase Proteins 0.000 description 26
- 101001095815 Homo sapiens E3 ubiquitin-protein ligase RING2 Proteins 0.000 description 26
- 208000032825 Ring chromosome 2 syndrome Diseases 0.000 description 26
- 102100031438 E3 ubiquitin-protein ligase RING1 Human genes 0.000 description 22
- 101000707962 Homo sapiens E3 ubiquitin-protein ligase RING1 Proteins 0.000 description 22
- 208000035217 Ring chromosome 1 syndrome Diseases 0.000 description 22
- 208000011317 telomere syndrome Diseases 0.000 description 12
- 230000001360 synchronised effect Effects 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 101001053708 Homo sapiens Inhibitor of growth protein 2 Proteins 0.000 description 3
- 102100024067 Inhibitor of growth protein 2 Human genes 0.000 description 3
- 108090000191 Inhibitor of growth protein 1 Proteins 0.000 description 2
- 102000003781 Inhibitor of growth protein 1 Human genes 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 238000002416 scanning tunnelling spectroscopy Methods 0.000 description 2
- 102100031470 Homeobox protein ARX Human genes 0.000 description 1
- 101000923090 Homo sapiens Homeobox protein ARX Proteins 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000009432 framing Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
- H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
- H04J2203/0028—Local loop
- H04J2203/0039—Topology
- H04J2203/0042—Ring
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
- H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
- H04J2203/0057—Operations, administration and maintenance [OAM]
- H04J2203/006—Fault tolerance and recovery
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
- H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
- H04J2203/0089—Multiplexing, e.g. coding, scrambling, SONET
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Small-Scale Networks (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
機能又はサービスセレクタを具備するバイディレクショ
ナルラインスイッチリング機能を有するADM装置等に
おけるアラームの処理技術に関し、そのハード規模の削
減にある。 【解決手段】 PSR機能を実現するPSW1604を
制御するためのアラーム検出部として従来必要であった
2つのアラーム検出部が無くなり、その代わりに、従来
のBLSR機能のためのアラーム検出部2201(E−
THRU)が出力するアラーム検出結果がアラームTS
A装置103(E−DROP)によってSTS−1フレ
ーム単位でクロスコネクトされ、同様に、アラーム検出
部2201(W−THRU)が出力するアラーム検出結
果がアラームTSA装置103(W−DROP)によっ
てSTS−1フレーム単位でクロスコネクトされ、これ
ら2つのクロスコネクトされたアラームが比較部170
2(DROP)で比較され、その比較結果に基づいてP
SW102が制御される。
Description
備するパススイッチリング機能又はサービスセレクタを
具備するバイディレクショナルラインスイッチリング機
能を有するADM装置等の伝送装置におけるアラームの
処理技術に関する。
ワークの大規模化及び都市型化に伴って、それらに柔軟
に対応できるリング型ネットワークを構築することので
きるADM(Add Drop Multiplexer装置)の実現が要請
されている。
クには、伝送形態及び障害救済の形態で分類した場合
に、パススイッチリング((ユニディレクショナル)パ
ススイッチリング)(以下、PSRと呼ぶ)とバイディ
レクショナルラインスイッチリング(BLSR)とが知
られているが、顧客が最適なネットワークを構築できる
ように、1つのADM装置によって両方のリングを実現
することが求められている。
される一般的な光伝送(Optical Transmission)ネット
ワークの構成を示す図である。このネットワークを実現
するために、ITU−TではSDH伝送方式が制定さ
れ、北米では、これに順序したSONET(Synchronou
s Optical Network)と呼ばれる伝送インタフェースが
使用される。
1(Synchronous Transport Signal-Level 1)又はOC
−1(Optical Carrier-Level 1 )と呼ばれる、51.84
Mb/s(メガビット/秒)の伝送レートを有する信号を基
本として、その信号の伝送レートのN倍(整数倍)の伝
送レートを有する信号OC−N(又はSTS−N)が使
用される。図12の例においては、STS−1(OC−
1)信号の伝送レートの3倍、12倍、及び48倍の各
伝送レートを有する、OC−3(又はSTS−3)、O
C−12(又はSTS−12)、及びOC−48(又は
STS−48)が使用されている。
ーマットを示す図である。STS−N(OC−N)信号
は、図13に示されるSTS−1(OC−1)信号がバ
イト多重によりN個多重された構成を有する。
ームは、オーバヘッド情報を伝送するためのトランスポ
ートオーバヘッドと呼ばれる領域と、ペイロード情報を
伝送するためのシンクロナスペイロードエンベロープと
呼ばれる領域に分けられる。シンクロナスペイロードエ
ンベロープは、ユーザ情報であるインフォメーションペ
イロードの他に、パスオーバヘッドと呼ばれるオーバヘ
ッド情報も伝送する。トランスポートオーバヘッドは、
セクションオーバヘッドと呼ばれる領域と、ラインオー
バヘッドと呼ばれる領域とから構成される。オーバヘッ
ド領域は、ネットワークを構成する伝送装置(ADM装
置等)間で各種制御情報やアラームを伝送するために使
用される。
その図の上端の行から下端の行に向かって、また1つの
行内では左端から右端に向かって、順次1バイトずつ伝
送される。
のユーザのディジタル信号が多重されている。一方、オ
ーバヘッドを分類するセクション、ライン、及びパス
は、SONETネットワークを構成する通信区間を識別
するための概念である。
する伝送装置とそれを終端する伝送装置との間のエンド
対エンド(end-to-end)コネクションを規定し、パスオ
ーバヘッドは、そのエンド対エンドコネクションを用い
て上記両伝送装置間で通信されるオーバヘッド情報を伝
送する。1つのSTS−1フレームは、途中の種々の物
理媒体(OC−1、OC−3、OC−12、OC−4
8)を介して伝送されるが、その1つのSTS−1信号
に対応するパスは、それらの物理媒体からは独立して規
定される。
ン、具体的には伝送レートが同一である光ファイバ区間
のコネクションを規定し、ラインオーバヘッドは、その
連続する物理コネクションの両端の伝送装置間で通信さ
れるオーバヘッド情報を伝送する。
光信号再生器(Lightwave Regenerator )等のネットワ
ークエレメント間のコネクションを規定し、セクション
オーバヘッドは、そのネットワークエレメント間で通信
されるオーバヘッド情報を伝送する。
ては、オーバヘッド情報がその通信範囲及び通信特性に
応じたオーバヘッド領域に階層化(レイヤ化)して格納
され伝送されることにより、各ネットワーク装置は自分
自身に関係するオーバヘッド情報のみを処理すればよい
ため、効率的な通信制御が実現される。
のセクションオーバヘッド及びラインオーバヘッド、並
びにシンクロナスペイロードエンベロープ内のパスオー
バヘッドの各オーバヘッドバイトの構成を示す図であ
る。これらの各オーバヘッドバイトのうち、本発明に特
に関連するものについては後述する。
は、相互に異なる伝送レートのOC(又はSTS)信号
をADD/DROP伝送する光ファイバ同士を接続する
機能を有する装置である。図12に示される1つのAD
M装置1201は、例えばOC−48信号を伝送する光
ファイバとOC−12信号を伝送する光ファイバとを接
続している。
DM装置1201は、TSA(TimeSlot Assignning)
装置1202と、多重装置(THRU/ADD装置)1
203とを有する。
TS)信号中に多重されている任意のSTS−1フレー
ムを、出力側のOC信号中の任意のSTS−1フレーム
タイミングに多重させる機能を有し、例えば図15に示
される構成を有する。
らなるOC−48主信号であり、出力側主信号がNチャ
ネルからなるOC−N信号である場合の例を示してい
る。入力側主信号のチャネル1〜48(各チャネルは1
つのSTS−1信号に対応する)は、#1〜#NのN個
のスイッチ1501に入力する。各スイッチ1501
は、TSA制御信号によって、それぞれがどのチャネル
を選択して出力するかを指定されており、指定された1
つのSTS−1チャネルを、そのスイッチ1501が割
り当てられている出力側主信号のSTS−1フレームタ
イミングで送出する。
P)は、高次群側であるOC−48信号中に多重されて
いる任意のSTS−1フレームを、低次群側であるOC
−12信号中の任意のSTS−1フレームタイミングに
多重(ドロップ)させる。
低次群側であるOC−12信号中に多重されている任意
のSTS−1フレームを、高次群側であるOC−48信
号中の任意のSTS−1フレームタイミングに多重(ア
ッド)させ、この結果得られるADD信号はTHRU/
ADD装置1203によってOC−48信号と混合させ
られる。
は、PSRの構成図である。PSR構成で使用されるA
DM装置1601は、低次群側光ファイバからのADD
信号1605を、高次群側光ファイバに多重(ADD)
させるための、TSA装置1602(E−ADD)、1
602(W−ADD)、及びTHRU/ADD(T/
A)装置1603(E)、1603(W)と、高次群側
光ファイバからのDROP信号1606を、低次群側光
ファイバに多重(DROP)させるための、TSA装置
1602(E−DROP)、1602(W−DROP)
と、パススイッチ(PSW)1604とを有する。
低次群側光ファイバからのADD信号1605(#1)
は、TSA装置1602(E−ADD)及びTHRU/
ADD装置1603(E)により、外回りの光ファイバ
1607(OUTER)にADDされると共に、TSA
装置1602(W−ADD)及びTHRU/ADD装置
1603(W)により、内回りの光ファイバ1607
(INNER)にADDされる。このようにして、光フ
ァイバ1607(OUTER)上と光ファイバ1607
(INNER)上とを、同じ光信号が伝送されることに
なる。
れ、2重リング上を冗長的に伝送された光信号は、例え
ば#2のADM装置1601でDROPされる。即ち、
#2のADM装置において、光ファイバ1607(OU
TER)からの光信号は、TSA装置1602(W−D
ROP)によってDROPされ、光ファイバ1607
(INNER)からの光信号は、TSA装置1602
(E−DROP)によってDROPされる。TSA装置
1602(W−DROP)及びTSA装置1602(E
−DROP)は、基本的には同じ信号をDROPするこ
とになる。
示されるように、TSA装置1602(W−DROP)
によってDROPされた信号中に設けられている1つ以
上のSTS−1フレームのそれぞれのオーバヘッド領域
(図13及び図14参照)から、アラームを検出するア
ラーム検出部1701(W−DROP)と、TSA装置
1602(E−DROP)によってDROPされた信号
中に設けられている1つ以上のSTS−1フレームのそ
れぞれのオーバヘッド領域から、アラームを検出するア
ラーム検出部1701(E−DROP)と、各STS−
1フレームタイミング毎に、W−DROP側で検出され
たアラームとE−DROP側で検出されたアラームとを
比較する比較部1702(DROP)を有する。
される構成を有するが、その場合、図18に示されるよ
うに、主信号とアラーム情報を含むオーバヘッド領域と
が混在させられた形態で信号のクロスコネクトが行わ
れ、アラーム検出部1701は、その出力から主信号と
アラーム情報を含むオーバヘッド領域とを分離すること
により、アラームを検出することになる。
イッチ(PSW)1604は、低次群側信号中のSTS
−1フレームタイミング毎に、TSA装置1602(W
−DROP)及びTSA装置1602(E−DROP)
の各出力のうち、比較部1702(DROP)によりア
ラームが検出されていない方(両方検出されていない場
合にはデフォルトの方)の出力を選択して、DROP信
号1606として低次群側光ファイバに出力する。
1は、STS−1フレーム単位で、外回りの光ファイバ
1607(OUTER)上を伝送されてきたSTS−1
信号又は内回りの光ファイバ1607(INNER)上
を伝送されてきたSTS−1信号のうち異常が検出され
ない方即ち正常な方を選択して、低次群側の光ファイバ
にDROPさせることができる。即ち、PSR構成のA
DM装置1601は、1つのネットワーク内の2重の光
ファイバリングをSTS−1フレーム単位で現用パス及
び予備パスとして選択することを可能にするネットワー
ク構成を実現することができるという特徴を有する。
601に接続される低次群側光ファイバから#1のAD
M装置1601に接続される低次群側光ファイバに向け
て伝送される光信号については、上述の#1と#2の各
ADM装置1601が上述の場合とは逆の動作を実行す
ることにより、PSRを構成する各光ファイバ1607
(OUTER)及び1607(INNER)に対するA
DD/DROPが実現される。
01は、図17に示されるように、PSW1604を制
御するために、TSA装置1602(W−DROP)及
び1602(E−DROP)のそれぞれの出力からそれ
ぞれのアラームを検出する2つのアラーム検出部170
1(W−DROP)及び1701(E−DROP)が必
要なことに留意する。
9は、BLSRを構成するADM装置1901を使用し
た複数リングのブリッジ構成を示す図であり、図20及
び図21は、それによって構成される障害復旧の説明図
である。
つのリングネットワークを冗長に接続することを容易に
実現するものである。即ち、今、図20に示される2つ
のネットワークRING1とRING2が、RING1
を構成するPRIMARY ADM装置1901とRI
NG2を構成するPRIMARY ADM装置1901
とによって相互に接続されていたときに、その接続回線
上を伝送されるOC(STS)信号中の何れかのSTS
−1フレームに障害等が発生したとする。
RING1及びRING2内の各PRIMARY AD
M装置1901は、サービスセレクタ(SS)1903
と呼ばれる装置を制御することによって、障害等が発生
したSTS−1フレームタイミングのみにつき、両PR
IMARY ADM装置1901間の接続を切断し、各
リング内の光ファイバ1902(OUTER)及び19
02(INNER)をスルー状態にする。なお、障害等
が発生していないSTS−1フレームタイミングについ
ては、現状の接続が維持される。
ING1及びRING2内の各SECONDARY A
DM装置1901は、SS1903を制御することによ
り、上述の障害が発生したSTS−1フレームタイミン
グのみについて、各リング内の光ファイバ1902(O
UTER)及び1902(INNER)に対するスルー
制御を変更し、両SECONDARY ADM装置19
01間の接続を確立する。
置1901は、2つのネットワーク間で、STS−1フ
レーム単位で、ワークラインとプロテクションラインと
を切替えることができる。
901の具体的な動作について、図19及び図22に基
づいて以下に説明する。まず、RING1とRING2
の各PRIMARY ADM装置1901間で接続が確
立される場合の動作について説明する。
1901において、セレクタ(E/W SEL)190
4は、TSA装置1602(E−DROP)がRING
1の内回りの光ファイバ1902(INNER)からD
ROPした光信号と、TSA装置1602(W−DRO
P)がRING1の外回りの光ファイバ1902(OU
TER)からDROPした光信号のうち、前者の光信号
を選択してRING2側へ出力する。
ARY ADM装置1901において、SS1903
(W)は、TSA装置1602(W−ADD)がADD
したRING1からの光信号と、RING2の内回りの
光ファイバ1902(INNER)から入力する光信号
のうち、前者の光信号を選択してRING2の光ファイ
バ1902(INNER)に出力する。
M装置1901において、セレクタ(E/W SEL)
1904は、TSA装置1602(W−DROP)がR
ING2の外回りの光ファイバ1902(OUTER)
からDROPした光信号と、TSA装置1602(E−
DROP)がRING2の内回りの光ファイバ1902
(INNER)からDROPした光信号のうち、前者の
光信号を選択してRING1側へ出力する。
ADM装置1901において、SS1903(E)
は、TSA装置1602(E−ADD)がADDしたR
ING2からの光信号と、RING1の光ファイバ19
02(OUTER)から入力する光信号のうち、前者の
光信号を選択してRING1の光ファイバ1902(O
UTER)に出力する。
M装置1901において、SS1903(W)は、TS
A装置1602(W−ADD)がADDしたRING2
からの光信号と、RING1の光ファイバ1902(I
NNER)から入力する光信号のうち、後者の光信号を
選択してRING1の光ファイバ1902(INNE
R)上の各STS−1フレームをスルー状態とする。
DM装置1901において、SS1903(E)は、T
SA装置1602(E−ADD)がADDしたRING
1からの光信号と、RING2の光ファイバ1902
(OUTER)から入力する光信号のうち、後者の光信
号を選択してRING2の光ファイバ1902(OUT
ER)上の各STS−1フレームをスルー状態とする。
の各PRIMARY ADM装置1901間で、図20
に示される接続が確立される。この場合における、RI
NG1とRING2の各SECONDARY ADM装
置1901の動作について、以下に説明する。
装置1901において、セレクタ(E/W SEL)1
904は、TSA装置1602(E−DROP)がRI
NG1の内回りの光ファイバ1902(INNER)か
らDROPした光信号と、TSA装置1602(W−D
ROP)がRING1の外回りの光ファイバ1902
(OUTER)からDROPした光信号のうち、前者の
光信号を選択してRING2側へ出力する。
Y ADM装置1901において、SS1903(W)
は、TSA装置1602(W−ADD)がADDしたR
ING1からの光信号と、RING2の内回りの光ファ
イバ1902(INNER)から入力する光信号のう
ち、後者の光信号を選択してRING2の光ファイバ1
902(INNER)上の各STS−1フレームをスル
ー状態とする。
ADM装置1901において、セレクタ(E/W SE
L)1904は、TSA装置1602(W−DROP)
がRING2の外回りの光ファイバ1902(OUTE
R)からDROPした光信号と、TSA装置1602
(E−DROP)がRING2の内回りの光ファイバ1
902(INNER)からDROPした光信号のうち、
前者の光信号を選択してRING1側へ出力する。
ARY ADM装置1901において、SS1903
(E)は、TSA装置1602(E−ADD)がADD
したRING2からの光信号と、RING1の光ファイ
バ1902(OUTER)から入力する光信号のうち、
後者の光信号を選択してRING1の光ファイバ190
2(OUTER)上の各STS−1フレームをスルー状
態とする。
の各SECONDARY ADM装置1901におい
て、図20に示されるスルー接続が実現される。上述し
た図20に示される接続状態において、RING1とR
ING2の各PRIMARY ADM装置1901間の
接続回線上を伝送されるOC(STS)信号中の何れか
のSTS−1フレームに障害等が発生したとする。
レームタイミングについてのみ、各PRIMARY A
DM装置1901と各SECONDARY ADM装置
1901とで、上述した制御と全く逆の制御が実行され
ることによって、そのSTS−1フレームタイミングに
ついてのみ、図21に示される接続制御状態が実現され
る。
した障害回避制御を実現するために、同装置は、図22
に示されるようなアラーム検出機構を有する。まず、A
DM装置1901は、TSA装置1602(E−AD
D)によってADD信号2203からクロスコネクトさ
れ光ファイバ2205(OUTER)にADDされるO
C(STS)信号中に多重されている1つ以上のSTS
−1フレームのそれぞれのオーバヘッド領域(図13及
び図14参照)から、アラームを検出するアラーム検出
部2201(E−ADD)と、光ファイバ2205(O
UTER)から入力するOC(STS)信号中に多重さ
れている1つ以上のSTS−1フレームのそれぞれのオ
ーバヘッド領域から、アラームを検出するアラーム検出
部2201(W−THRU)と、各STS−1フレーム
タイミング毎に、E−ADD側で検出されたアラームと
W−THRU側で検出されたアラームとを比較する比較
部2202(E)を有する。
1フレームタイミング毎に、TSA装置1602(E−
ADD)の出力及び光ファイバ2205(OUTER)
からの入力のうち、比較部2205(E)によりアラー
ムが検出されていない方(両方検出されていない場合に
はデフォルトの方)の出力を選択して、光ファイバ22
05(OUTER)に出力する。
置1602(W−ADD)によってADD信号2203
からクロスコネクトされ光ファイバ2205(INNE
R)にADDされるOC(STS)信号中に多重されて
いる1つ以上のSTS−1フレームのそれぞれのオーバ
ヘッド領域から、アラームを検出するアラーム検出部2
201(W−ADD)と、光ファイバ2205(INN
ER)から入力するOC(STS)信号中に多重されて
いる1つ以上のSTS−1フレームのそれぞれのオーバ
ヘッド領域から、アラームを検出するアラーム検出部2
201(E−THRU)と、各STS−1フレームタイ
ミング毎に、W−ADD側で検出されたアラームとE−
THRU側で検出されたアラームとを比較する比較部2
202(W)を有する。
1フレームタイミング毎に、TSA装置1602(W−
ADD)の出力及び光ファイバ2205(INNER)
からの入力のうち、比較部2205(W)によりアラー
ムが検出されていない方(両方検出されていない場合に
はデフォルトの方)の出力を選択して、光ファイバ22
05(INNER)に出力する。
2内の各PRIMARY ADM装置1901間の接続
と、RING1及びRING2内の各SECONDAR
YADM装置1901間の接続とをSTS−1フレーム
単位で切り替えることができる。即ち、BLSR機能を
有するADM装置1901は、2つのネットワーク間に
STS−1フレーム単位でワークライン及びプロテクシ
ョンラインを確保することを可能にするネットワーク構
成を実現することができるという特徴を有する。
1601は、図22に示されるように、2つのSS19
03を制御するために、TSA装置1602(E−AD
D)及び1602(W−ADD)の各出力及び光ファイ
バ2205(OUTER)及び2205(INNER)
からの各入力からそれぞれのアラームを検出する4つの
アラーム検出部2201(E−ADD)、2201(W
−ADD)、2201(W−THRU)、及び2201
(E−THRU)が必要であることに留意する。
PSR機能を有するものと、BLSR機能を有するもの
の2種類のものが知られていたが、顧客がそれぞれの目
的に応じた最適なネットワークを構築できるように、1
つのADM装置によって両方のリングを実現することが
求められている。
SR機能を有するADM装置1601の構成と、図22
に示されるBLSR機能を有するADM装置1901の
構成とを統合することを考える。図23は、従来考えら
れる、PSR機能とBLSR機能とを有するADM装置
の構成図である。
装置1602(E−ADD)、1602(W−AD
D)、1602(E−DROP)、及び1602(W−
DROP)は、同じ構成であるため、これらは、図23
に示されるように、PSR機能用とBLSR機能用に共
通に使用できる。
置1603(E)と図22におけるSS1903(E)
は、それぞれの適用位置が同じである。このため、図2
3に示されるように、両方の装置の機能を有する1つの
装置を実現することにより、その装置をPSR機能用と
BLSR機能用に共通に使用できる。図17におけるT
HRU/ADD装置1603(W)と図22におけるS
S1903(W)についても同様である。
22におけるE/W SEL1904は、それぞれの適
用位置が同じである。このため、図23に示されるよう
に、両方の装置の機能を有する1つの装置を実現するこ
とにより、その装置をPSR機能用とBLSR機能用に
共通に使用できる。
る。アラーム検出部としては、まず、PSR機能を実現
するためのPSW1604を制御するために、TSA装
置1602(W−DROP)及び1602(E−DRO
P)のそれぞれの出力からそれぞれのアラームを検出す
る2つのアラーム検出部1701(W−DROP)及び
1701(E−DROP)、並びに1つの比較部170
2(DROP)が必要である。これらのアラーム検出部
1701は、DROPされた後のOC(STS)信号中
に多重されている1つ以上のSTS−1フレームのそれ
ぞれのオーバヘッド領域からアラームを検出する必要が
あるため、TSA装置1602(W−DROP)及び1
602(E−DROP)の各出力側に配置される必要が
ある。
のSS1903を制御するために、TSA装置1602
(E−ADD)及び1602(W−ADD)の各出力及
び光ファイバ2205(OUTER)及び2205(I
NNER)からの各入力からそれぞれのアラームを検出
する4つのアラーム検出部2201(E−ADD)、2
201(W−ADD)、2201(W−THRU)、及
び2201(E−THRU)、並びに2つの比較部22
02(E)及び2202(W)が必要である。これらの
うち、2つのアラーム検出部2201(E−ADD)及
び2201(W−ADD)は、ADDされた後のOC
(STS)信号に多重されている1つ以上のSTS−1
フレームのそれぞれのオーバヘッド領域からアラームを
検出する必要があるため、TSA装置1602(E−A
DD)及び1602(W−ADD)の各出力側に配置さ
れる必要がある。また、2つのアラーム検出部2201
(W−THRU)及び2201(E−THRU)は、光
ファイバ2205上のOC(STS)信号に多重されて
いる1つ以上のSTS−1フレームのそれぞれのオーバ
ヘッド領域からアラームを検出する必要があるため、そ
れらの光ファイバ2205の各入力側に配置される必要
がある。
とBLSR機能とを有するADM装置においては、合計
で6つのアラーム検出部が必要となることがわかる。
部は、対象とするOC(STS)信号中の、図13に示
される構成を有する各STS−1フレーム毎に、そのフ
レーム中のセクションオーバヘッド、ラインオーバヘッ
ド、及びパスオーバヘッドの各領域から、所定のバイト
値を検出して判定・演算する処理を実行する必要がある
ため、回路規模が大きい。
アラーム検出部を備えることは、ADM装置の大規模化
を招いてしまい、ひいてはADM装置のコストアップに
つながるという問題点を有している。
ードウエア規模を削減することにある。
アラームを表示する領域を含むフレームが1つ以上多重
された第1の回線(光ファイバ106(INNER))
上の第1の伝送信号中の全ての又は一部のフレーム(S
TS−1フレーム)のそれぞれについて第1のフレーム
入替え処理を実行する第1の主信号フレーム入替え回路
(TSA装置1602(E−DROP))と、アラーム
を表示する領域を含むフレームが1つ以上多重された第
2の回線(光ファイバ106(OUTER))上の第2
の伝送信号中の全ての又は一部のフレームのそれぞれに
ついて第2のフレーム入替え処理を実行する第2の主信
号フレーム入替え回路(TSA装置1602(W−DR
OP))と、第1又は第2の主信号フレーム入替え処理
の出力の何れかをフレーム単位で選択して第3の回線に
出力するスイッチ回路(PSW102)と、アラームを
表示する領域を含むフレームが1つ以上多重された第4
の回線上の第4の伝送信号中の全ての又は一部のフレー
ムのそれぞれについて第3及び第4のフレーム入替え処
理を実行する第3及び第4の主信号フレーム入替え回路
(TSA装置1602(W−ADD)、1602(E−
ADD))と、第3の主信号フレーム入替え回路の出力
又は第1の回線の入力の何れかをフレーム単位で選択し
て第1の回線に出力する第1のサービスセレクタ回路
(SS101(W))と、第4の主信号フレーム入替え
回路の出力又は第2の回線の入力の何れかをフレーム単
位で選択して第2の回線に出力する第2のサービスセレ
クタ回路(SS101(E))とを有する伝送装置を前
提とする。このような伝送装置は、一般に、パススイッ
チリング機能とバイディレクショナルラインスイッチリ
ング機能とを共有するADM装置として実現される。
検出回路(アラーム検出部2201(E−THRU))
は、第1の伝送信号の入力側から、それに含まれる各フ
レームに対応する各アラームを検出する。
2201(W−THRU))は、第2の伝送信号の入力
側から、それに含まれる各フレームに対応する各アラー
ムを検出する。
ームTSA装置103(E−DROP)、103(W−
DROP))は、第1及び第2のアラーム検出回路がそ
れぞれ出力する各フレーム毎のアラームに対して、それ
ぞれ第1及び第2の主信号フレーム入替え処理と同じフ
レーム順の入替え処理を実行する。
P))は、第1及び第2のアラーム入替え回路がそれぞ
れ出力する各フレーム毎のアラームを比較することによ
り、スイッチ回路に対して第1又は第2の主信号フレー
ム入替え処理の出力の何れかをフレーム単位で選択させ
る。
107(ADD))は、第4の伝送信号から、それに含
まれる各フレームに対応する各アラームを検出する。第
3及び第4のアラーム入替え回路(アラームTSA装置
103(W−ADD)、103(E−ADD))は、第
3のアラーム検出回路が出力する各フレーム毎のアラー
ムに対して、それぞれ第3及び第4の主信号フレーム入
替え処理と同じフレーム順の入替え処理を実行する。
(W)、2202(E))は、第3及び第4のアラーム
入替え回路がそれぞれ出力する各フレーム毎のアラーム
と第1及び第2のアラーム検出回路が検出する各フレー
ム毎のアラームとをそれぞれ比較することにより、第1
及び第2のサービスセレクタ回路を制御する。
リング機能とバイディレクショナルラインスイッチリン
グ機能とを共有するADM装置等の伝送装置において、
従来技術に比較して、回路規模が大きいアラーム検出回
路の数を削減することが可能となり、ハードウエア規模
を大幅に縮小させることが可能となる。
のアラーム入替え回路、又は第3及び第4のアラーム入
替え回路がそれぞれ出力する各フレーム毎のアラーム
と、各フレーム毎に回線設定が未接続であることを示す
信号とで、論理和演算を実行し、その演算出力を第1の
比較回路、又は第2及び第3の比較回路に入力させるよ
うに構成することができる。
設定未接続状態を簡単に設定することが可能となる。ま
た、上述の発明の構成において、第1及び第2のアラー
ム入替え回路がそれぞれ出力する各フレーム毎のアラー
ム、又は第3及び第4のアラーム入替え回路と第1及び
第2のアラーム検出回路がそれぞれ出力する各フレーム
毎のアラームを、アラーム監視情報として通知するアラ
ーム通知回路を更に含むように構成することができる。
ラームの検出状態を、外部から簡単に監視することがで
きる。更に、上述の発明の構成において、第1及び第2
のアラーム入替え回路への各アラーム入力、又は第3及
び第4のアラーム入替え回路への各アラーム入力をそれ
ぞれコード化するコード化回路と、第1及び第2のアラ
ーム入替え回路からの各コード化されたアラーム出力、
又は第3及び第4のアラーム入替え回路からの各コード
化されたアラーム出力をそれぞれデコード化するデコー
ド化回路とを更に含むように構成することができる。
理される各アラーム検出結果信号のビット数を更に削減
することが可能となって、伝送装置のハードウエア規模
を更に縮小させることが可能となる。
の各実施の形態について詳細に説明する。第1の実施の形態 図1は、本発明による、PSR機能とBLSR機能とを
有するADM装置の第1の実施の形態の構成図であり、
また、図2は、図1の構成からPSR(パススイッチ)
機能に関する部分のみを抽出した図、更に、図3は、図
1の構成からBLSR(バイディレクショナルラインス
イッチリング)機能に関する部分のみを抽出した図であ
る。
7、図19、図22、及び図23に示される各従来のA
DM装置の場合と同じ番号が付された部分は、それらの
場合と同じ機能を有する。
A装置1602(E−DROP)、1602(W−DR
OP)、1602(E−ADD)、及び1602(W−
ADD)は、それぞれ、図16に示されるTSA装置1
602(E−DROP)、1602(W−DROP)、
1602(E−ADD)、及び1602(W−ADD)
と同一であり、48チャネル分のSTS−1フレームを
含むOC−48主信号をクロスコネクトさせる機能を具
備する。
は、それぞれ、図16に示される従来のTHRU/AD
D装置1603(E)及び1603(W)の機能と、図
19に示される従来のSS1903(E)及び1903
(W)の機能の両方を具備する。
従来のPSW1604の機能と、図19に示される従来
のE/W SEL1904の機能の両方を具備する。ま
た、光ファイバ106(OUTER)及び106(IN
NER)は、それぞれ、図16に示される光ファイバ1
607(OUTER)及び1607(INNER)、又
は図19に示される光ファイバ1902(OUTER)
及び1902(INNER)と同一である。
は、それぞれ、図16に示されるADD信号1605及
びDROP信号1606と同一である。第1の実施の形
態の構成が図23に示される従来考えられる構成と異な
る第1の点は、図2に示されるように、PSR機能を実
現するPSW1604を制御するためのアラーム検出部
として従来必要であった2つのアラーム検出部1701
(E−DROP)及び1701(W−DROP)が無く
なり、その代わりに、従来のBLSR機能のためのアラ
ーム検出部2201(E−THRU)が出力するアラー
ム検出結果がアラームTSA装置103(E−DRO
P)によってSTS−1フレーム単位でクロスコネクト
され、同様に、アラーム検出部2201(W−THR
U)が出力するアラーム検出結果がアラームTSA装置
103(W−DROP)によってSTS−1フレーム単
位でクロスコネクトされ、これら2つのクロスコネクト
されたアラームが比較部1702(DROP)で比較さ
れる点である。
る従来考えられる構成と異なる第2の点は、図3に示さ
れるように、BLSR機能を実現するSS101(E)
及び101(W)を制御するためのアラーム検出部とし
て従来必要であった2つのアラーム検出部2201(E
−ADD)及び2201(W−ADD)が無くなり、そ
の代わりに、主信号TSA装置1602(E−ADD)
の入力側に、1つのアラーム検出部107(ADD)が
配置され、それが出力するアラーム検出結果がアラーム
TSA装置103(E−ADD)及び103(W−AD
D)によって個別にSTS−1フレーム単位でクロスコ
ネクトされ、これら2つのクロスコネクトされたアラー
ムが比較部2202(E)及び2202(W)に入力す
る点である。
構成を図23に示される従来考えられる構成と比較する
と、アラーム検出部が3つ減った代わりに、4つのアラ
ームTSA装置103が新たに加わっている。
模が大きい。これに対して、各アラーム検出結果信号の
ビット数は主信号のビット数に比較して少ないため、ア
ラームTSA装置103(E−DROP)、103(W
−DROP)、103(E−ADD)、及び103(W
−ADD)は、それぞれ、主信号TSA装置1602
(E−DROP)、1602(W−DROP)、160
2(E−ADD)、及びビット1602(W−ADD)
のLSIチップで共用することができる。この結果、図
1〜図3に示される第1の実施の形態の構成のハードウ
エア規模は、図23に示される従来考えられる構成のハ
ードウエア規模に比較して、大幅に縮小させることが可
能となる。第2の実施の形態 図4及び図5は、それぞれ、本発明による、PSR機能
とBLSR機能とを有するADM装置の第2の実施の形
態において、PSR機能に関する部分のみを抽出した
図、及びBLSR機能に関する部分のみを抽出した図で
ある。
の構成では、図2及び図3(又はこれらを合わせた構成
を示す図1)に示される第1の実施の形態の構成に対し
て、更に、各チャネル(各STS−1フレームタイミン
グ)毎に、回線設定未接続信号401(E−DRO
P)、401(W−DROP)、501(E−AD
D)、及び501(W−ADD)のそれぞれと、アラー
ムTSA装置103(E−DROP)、103(W−D
ROP)、103(E−ADD)、及び103(W−A
DD)のそれぞれが出力する各アラーム検出結果信号と
について、論理和演算を実行する論理和演算部402
(E−DROP)、402(W−DROP)、502
(E−ADD)、及び502(W−ADD)が追加され
ている。
に対して回線設定未接続信号401(E−DROP)が
アクティブにされると、そのチャネルに対してアラーム
TSA装置103(E−DROP)が出力するアラーム
検出結果信号の状態にかかわらず、アクティブな回線設
定未接続信号401(E−DROP)が比較部1702
(DROP)に入力される。この結果、比較部1702
(DROP)は、PSW102に対して、主信号TSA
装置1602(E−DROP)の出力を選択させないよ
うな比較結果ビットを出力する。
ADM装置に対して、回線設定未接続状態を簡単に設定
することが可能となる。第3の実施の形態 図6及び図7は、それぞれ、本発明による、PSR機能
とBLSR機能とを有するADM装置の第3の実施の形
態において、PSR機能に関する部分のみを抽出した
図、及びBLSR機能に関する部分のみを抽出した図で
ある。
の構成では、図2及び図3(又はこれらを合わせた構成
を示す図1)に示される第1の実施の形態の構成に対し
て、更に、アラームTSA装置103(E−DROP)
及び103(W−DROP)が出力するアラーム検出結
果を、それぞれPSW監視制御通知602(E−DRO
P)及び602(W−DROP)として外部に通知す
る、アラーム通知処理部601(E−DROP)及び6
01(W−DROP)が追加され、また、アラーム検出
部2201(E−THRU)及びアラームTSA装置1
03(W−ADD)が出力するアラーム検出結果を、そ
れぞれSS監視制御情報702(E−THRU)及び7
02(W−ADD)として外部に通知する、アラーム通
知処理部701(E−THRU)及び701(W−AD
D)が追加され、更に、アラーム検出部2201(W−
THRU)及びアラームTSA装置103(E−AD
D)が出力するアラーム検出結果を、それぞれSS監視
制御情報702(W−THRU)及び702(E−AD
D)として外部に通知する、アラーム通知処理部701
(W−THRU)及び701(E−ADD)が追加され
ている。
ADM装置における各種アラームの検出状態を、外部か
ら簡単に監視することができる。第4の実施の形態 図8及び図9は、それぞれ、本発明による、PSR機能
とBLSR機能とを有するADM装置の第4の実施の形
態において、PSR機能に関する部分のみを抽出した
図、及びBLSR機能に関する部分のみを抽出した図で
ある。
の構成では、図2及び図3(又はこれらを合わせた構成
を示す図1)に示される第1の実施の形態の構成に対し
て、更に、アラーム検出部2201(E−THRU)及
び2201(W−THRU)が検出する各アラーム検出
結果をそれぞれコード化して、アラームTSA装置10
3(E−DROP)及び103(W−DROP)に入力
させるコード化部801(E−THRU)及び801
(W−THRU)と、アラームTSA装置103(E−
DROP)及び103(W−DROP)が出力するコー
ド化されている各アラーム検出結果信号をそれぞれデコ
ード化して、共に比較部1702(DROP)に入力さ
せるデコード化部802(E−DROP)及び802
(W−DROP)が追加され、また、アラーム検出部1
07(ADD)が検出するアラーム検出結果をコード化
して、アラームTSA装置103(E−ADD)及び1
03(W−ADD)に入力させるコード化部901(A
DD)と、アラームTSA装置103(E−ADD)及
び103(W−ADD)が出力するコード化されている
各アラーム検出結果信号をそれぞれデコード化して、そ
れぞれ比較部2202(E)及び2202(W)に入力
させるデコード化部902(E−ADD)及び902
(W−ADD)が追加されている。このようにして、第
4の実施の形態では、アラームTSA装置103(E−
DROP)、103(W−DROP)、103(E−A
DD)、及び103(W−ADD)で処理される各アラ
ーム検出結果信号のビット数を更に削減することが可能
となって、ADM装置のハードウエア規模を更に縮小さ
せることが可能となる。
SR機能とを有するADM装置の具体的な実施例の回路
構成であって、特にアラームを処理する回路部分の構成
を示した図である。
1001(E−THRU)及びLSIチップD内の第2
アラーム検出回路1002(E−THRU)は、図1の
アラーム検出部2201(E−THRU)に対応する。
LSIチップB内の第1アラーム検出回路1001(W
−THRU)及びLSIチップD内の第2アラーム検出
回路1002(W−THRU)は、図1のアラーム検出
部2201(W−THRU)に対応する。そして、LS
IチップC内の第1アラーム検出回路1001(AD
D)及びLSIチップD内の第2アラーム検出回路10
02(ADD)は、図1のアラーム検出部2201(A
DD)に対応する。
(E−THRU)は、内回りの光ファイバ(INNE
R)(図1の106に対応する)の入力側を伝送される
48チャネル分のSTS−1フレームのそれぞれから、
PAISアラーム及びLOPアラームを検出する。これ
らの検出されたアラームは、シリアルインタフェースに
多重されてチップE内のDMUX回路1028(E−T
HRU)に転送され、そこで再び分離される。これらの
アラームの詳細については、後述する。
(W−THRU)は、外回りの光ファイバ(OUTE
R)(図1の106に対応する)の入力側を伝送される
48チャネル分のSTS−1フレームのそれぞれから、
PAISアラーム及びLOPアラームを検出する。これ
らの検出されたアラームは、シリアルインタフェースに
多重されてチップE内のDMUX回路1028(W−T
HRU)に転送され、そこで再び分離される。
(ADD)は、低次群側からのADD信号(図1の10
4に対応する)上を伝送される48チャネル分のSTS
−1フレームのそれぞれから、PAISアラーム及びL
OPアラームを検出する。これらの検出されたアラーム
は、シリアルインタフェースに多重されてチップE内の
DMUX回路1028(ADD)に転送され、そこで再
び分離される。
検出回路1002(E−THRU)は、内回りの光ファ
イバ(INNER)(図1の106に対応する)の入力
側を伝送される48チャネル分のSTS−1フレームの
それぞれからLSIチップAによって検出され、シリア
ルインタフェース経由で送られてくる48チャネル分の
B3バイトデータ及びC2バイトデータから、48チャ
ネル分のB3 MAJアラーム、B3 MINアラー
ム、UNEQアラーム、PDIアラーム、及びPLMア
ラームを検出する。これらのアラームの詳細について
は、後述する。
2(E−THRU)において、DMUX回路1019
は、LSIチップAからシリアルインタフェース経由で
送られてくる48チャネル分のB3バイトデータ及びC
2バイトデータを分離する。
8チャネル分のB3バイトデータが示す各パリティエラ
ーを検出する。この各検出結果を受けて、B3 MAJ
アラーム検出回路1022が48チャネル分のB3 M
AJアラームを、また、B3 MINアラーム検出回路
1023が48チャネル分のB3 MINアラームを、
それぞれ検出する。
ネル分のC2バイトデータをそれぞれ判定する。この各
判定結果を受けて、UNEQアラーム検出回路1024
が48チャネル分のUNEQアラームを、また、PDI
アラーム検出回路1025が48チャネル分のPDIア
ラームを、更に、PLMアラーム検出回路1026が4
8チャネル分のPLMアラームを、それぞれ検出する。
RU)内の各アラーム検出回路1022〜1025の各
48チャネル分の出力は、MUX回路1027によりシ
リアルインタフェースに多重化され、LSIチップE内
のコード化回路1003(E−THRU)内のDMUX
回路1029に転送され、そこで再び分離される。
検出回路1002(W−THRU)は、外回りの光ファ
イバ(OUTER)(図1の106に対応する)の入力
側を伝送される48チャネル分のSTS−1フレームの
それぞれからLSIチップAによって検出され、シリア
ルインタフェース経由で送られてくる48チャネル分の
B3バイトデータ及びC2バイトデータから、48チャ
ネル分のB3 MAJアラーム、B3 MINアラー
ム、UNEQアラーム、PDIアラーム、及びPLMア
ラームを検出する。そして、これら各48チャネル分の
アラーム出力は、シリアルインタフェースに多重化さ
れ、LSIチップE内のコード化回路1003(W−T
HRU)内のDMUX回路1029に転送され、そこで
再び分離される。
検出回路1002(ADD)は、低次群側からのADD
信号(図1の104に対応する)上を伝送される48チ
ャネル分のSTS−1フレームのそれぞれからLSIチ
ップAにより検出され、シリアルインタフェース経由で
送られてくる48チャネル分のB3バイトデータ及びC
2バイトデータから、48チャネル分のB3 MAJア
ラーム、B3 MINアラーム、UNEQアラーム、P
DIアラーム、及びPLMアラームを検出する。そし
て、これら各48チャネル分のアラーム出力は、シリア
ルインタフェースに多重化され、LSIチップE内のコ
ード化回路1003(ADD)内のDMUX回路102
9に転送され、そこで再び分離される。
1003(E−THRU)、1003(W−THR
U)、及び1003(ADD)は、それぞれ図8のコー
ド化部801(E−THRU)、801(W−THR
U)、及び図9のコード化部901(ADD)に対応す
る。
003(E−THRU)内のエンコード回路1030
は、内回りの光ファイバ(INNER)の入力側を伝送
される48チャネル分のSTS−1フレームのそれぞれ
から検出された各種アラームを48チャネル分の各3ビ
ットデータにコード化する回路であり、DMUX回路1
028(E−THRU)からのそれぞれ48チャネル分
のLOPアラーム、PAISアラームと、コード化回路
1003(E−THRU)内のDMUX回路1029か
らのそれぞれ48チャネル分のB3 MAJアラーム、
B3 MINアラーム、UNEQアラーム、PDIアラ
ーム、及びPLMアラームをチャネル毎に3ビットデー
タにエンコードし、48チャネル分の3ビットアラーム
信号1004(E−THRU)を生成する。エンコード
形式については、後述する(図11参照)。
RU)内の特には図示しないエンコード回路1030
は、外回りの光ファイバ(OUTER)の入力側を伝送
される48チャネル分のSTS−1フレームのそれぞれ
から検出された各種アラームを48チャネル分の各3ビ
ットデータにコード化する回路であり、DMUX回路1
028(W−THRU)からのそれぞれ48チャネル分
のLOPアラーム、PAISアラームと、コード化回路
1003(W−THRU)内の特には図示しないDMU
X回路1029からのそれぞれ48チャネル分のB3
MAJアラーム、B3 MINアラーム、PDIアラー
ム、及びPLMアラームをチャネル毎に3ビットデータ
にエンコードして、48チャネル分の3ビットアラーム
信号1004(W−THRU)を生成する。
内の特には図示しないエンコード回路1030は、低次
群側のADD信号上を伝送される48チャネル分のST
S−1フレームのそれぞれから検出された各種アラーム
を48チャネル分の各3ビットデータにコード化する回
路であり、DMUX回路1028(ADD)からのそれ
ぞれ48チャネル分のLOPアラーム、PAISアラー
ムと、コード化回路1003(ADD)内の特には図示
しないDMUX回路1029からのそれぞれ48チャネ
ル分のB3 MAJアラーム、B3 MINアラーム、
PDIアラーム、及びPLMアラームをチャネル毎に3
ビットデータにエンコードして、48チャネル分の3ビ
ットアラーム信号1004(ADD)を生成する。
ら出力される48チャネル分の3ビットアラーム信号1
004(E−THRU)と、コード化回路1003(W
−THRU)から出力される48チャネル分の3ビット
アラーム信号1004(W−THRU)と、コード化回
路1003(ADD)から出力される48チャネル分の
3ビットアラーム信号1004(ADD)は、MUX回
路1005でシリアルインタフェースに多重され、LS
IチップF内のDMUX回路1006に転送され、そこ
で再び分離される。
07(E−DROP)は、図1の主信号TSA装置16
02(E−DROP)とアラームTSA装置103(E
−DROP)に対応し、図10では、内回りの光ファイ
バ(INNER)の入力側を伝送される48チャネル分
のSTS−1フレームのそれぞれから検出されDMUX
回路1006から出力される48チャネル分の3ビット
アラーム信号1004(E−THRU)に対し、クロス
コネクト処理を実行することにより、クロスコネクトさ
れた48チャネル分の3ビットアラーム信号1011
(E−DROP)を生成する。
P)は、図1の主信号TSA装置1602(W−DRO
P)とアラームTSA装置103(W−DROP)に対
応し、図10では、外回りの光ファイバ(OUTER)
の入力側を伝送される48チャネル分のSTS−1フレ
ームのそれぞれから検出されDMUX回路1006から
出力される48チャネル分の3ビットアラーム信号10
04(W−THRU)に対し、クロスコネクト処理を実
行することにより、クロスコネクトされた48チャネル
分の3ビットアラーム信号1011(W−DROP)を
生成する。
D)は、図1の主信号TSA装置1602(E−AD
D)とアラームTSA装置103(E−ADD)に対応
し、図10では、低次群側のADD信号上を伝送される
48チャネル分のSTS−1フレームのそれぞれから検
出されDMUX回路1006から出力される48チャネ
ル分の3ビットアラーム信号1004(ADD)に対
し、クロスコネクト処理を実行することにより、クロス
コネクトされた48チャネル分の3ビットアラーム信号
1014(E−ADD)を生成する。
D)は、図1の主信号TSA装置1602(W−AD
D)とアラームTSA装置103(W−ADD)に対応
し、図10では、低次群側のADD信号上を伝送される
48チャネル分のSTS−1フレームのそれぞれから検
出されDMUX回路1006から出力される48チャネ
ル分の3ビットアラーム信号1004(ADD)に対
し、クロスコネクト処理を実行することにより、クロス
コネクトされた48チャネル分の3ビットアラーム信号
1014(W−ADD)を生成する。
出力されるクロスコネクトされた48チャネル分の3ビ
ットアラーム信号1011(E−DROP)と、TSA
装置1007(W−DROP)から出力されるクロスコ
ネクトされた48チャネル分の3ビットアラーム信号1
011(W−DROP)と、TSA装置1007(E−
ADD)から出力されるクロスコネクトされた48チャ
ネル分の3ビットアラーム信号1014(E−ADD)
と、TSA装置1007(E−ADD)から出力される
クロスコネクトされた48チャネル分の3ビットアラー
ム信号1014(W−ADD)は、MUX回路1009
でシリアルインタフェースに多重され、LSIチップE
内のDMUX回路1010に転送されて、そこで再び分
離される。
010で分離されたそれぞれ48チャネル分の3ビット
アラーム信号1011(E−DROP)と1011(W
−DROP)は、比較回路(COMP)1012(DR
OP)において各チャネル毎に比較され、その結果得ら
れる48チャネル分の比較結果ビットは、セレクタ10
13に入力する。この比較回路(COMP)1012
(DROP)は、図1の比較部1702(DROP)に
対応するセレクタ1013に入力するPSW MODE
信号がPSR機能を指定している場合に、比較回路10
12(DROP)が出力する48チャネル分の比較結果
ビットは、MUX回路1005でシリアルインタフェー
スに多重化され、LSIチップF内のDMUX回路10
06に転送され、そこで再び分離され、PSW1008
に入力する。LSIチップF内のPSW1008は、図
1のPSW102に対応し、上述の48チャネル分の比
較結果ビットに基づいて、各チャネル毎(各STS−1
フレームタイミング毎)に、TSA装置1007(E−
DROP)から出力される主信号及びTSA装置100
7(W−DROP)から出力される主信号のうち何れか
一方を選択してDROP信号(図1の105に対応す
る)として出力する。
13に入力するPSW MODE信号がPSR機能を指
定していない場合、即ちBLSR機能を指定している場
合には、比較回路1012(DROP)が出力する48
チャネル分の比較結果ビットはMUX回路1005には
転送されず、PSW1008に対して、TSA装置10
07(E−DROP)から出力される全チャネル分の主
信号及びTSA装置1007(W−DROP)から出力
される全チャネル分の主信号のうち何れか一方を一括し
て選択させるためのTSA DROP信号が、MUX回
路1005に転送される。この信号は、MUX回路10
05からLSIチップF内のDMUX回路1006を経
由してPSW1008に転送される。この場合には、P
SW1008は、BLSR機能におけるE/W SEL
として機能し、上記TSA DROP信号に基づいて、
TSA装置1007(E−DROP)から出力される全
チャネル分の主信号及びTSA装置1007(W−DR
OP)から出力される全チャネル分の主信号のうち何れ
か一方を一括して選択し、DROP信号(図1の105
に対応する)として出力する。
MP)1015(E)は、図1の比較部2202(E)
に対応し、コード化回路1003(W−THRU)から
出力される48チャネル分の3ビットアラーム信号10
04(W−THRU)と、DMUX回路1010から出
力されるクロスコネクトされた48チャネル分の3ビッ
トアラーム信号1014(E−ADD)とを、各チャネ
ル毎に比較する。
果ビットは、MUX回路1016(E)でシリアルイン
タフェースに多重されてLSIチップF内のDMUX回
路1017(E)に転送され、そこで再び分離されてS
S1018(E)に入力する。
(E)は、図1のSS101(E)に対応し、上述の4
8チャネル分の比較結果ビットに基づいて、各チャネル
毎(各STS−1フレームタイミング毎)に、TSA装
置1007(E−ADD)から出力される主信号及び特
には図示しない外回りの光ファイバ(OUTER)(図
1の106に対応する)から入力する主信号のうち何れ
か一方を選択して外回りの光ファイバ(OUTER)に
出力する。
路(COMP)1015(W)は、図1の比較部220
2(W)に対応し、コード化回路1003(E−THR
U)から出力される48チャネル分の3ビットアラーム
信号1004(E−THRU)と、DMUX回路101
0から出力されるクロスコネクトされた48チャネル分
の3ビットアラーム信号1014(W−ADD)とを、
各チャネル毎に比較する。
果ビットは、MUX回路1016(W)でシリアルイン
タフェースに多重されてLSIチップF内のDMUX回
路1017(W)に転送され、そこで再び分離されてS
S1018(W)に入力する。
(W)は、図1のSS101(W)に対応し、上述の4
8チャネル分の比較結果ビットに基づいて、各チャネル
毎(各STS−1フレームタイミング毎)に、TSA装
置1007(W−ADD)から出力される主信号及び特
には図示しない内回りの光ファイバ(INNER)(図
1の106に対応する)から入力する主信号のうち何れ
か一方を選択して内回りの光ファイバ(INNER)に
出力する。
る3ビットアラーム信号1004、1011、及び10
14のフラグ内容を示す図である。LOP(Loss Of Po
inter )アラームは、STS−1フレームにおいて、そ
の先頭を指し示すポインタが失われたことが検出された
場合に、発生する。STS−1フレーム中の図13に示
されるセクションオーバヘッド内の図14に示されるA
1バイトとA2バイトがSTS−1フレームのフレーミ
ングパターンを示しており、図10の第1アラーム検出
回路1001が、このパターンを検出できなくなったと
きに、上記LOPアラームを発生する。
l)アラームは、図10の第1アラーム検出回路100
1が、STS−1フレーム中の図13に示されるライン
オーバヘッド内の図14に示されるH1バイト及びH2
バイトの全ビットが“1”になってしまったことを検出
した場合に、発生する。
図10の第2アラーム検出回路1002内のUNEQア
ラーム検出回路1024が、第2アラーム検出回路10
02内のC2バイト検出回路1021が検出した、ST
S−1フレーム中の図13に示されるパスオーバヘッド
内の図14に示されるC2バイトの全ビットが“0”に
なってしまったことを検出した場合に、発生する。この
UNEQアラームは、そのSTS−1フレーム内のイン
フォメーションペイロード(図13参照)が未使用状態
又は空き状態になったことを指し示す。
ラームは、図10の第2アラーム検出回路1002内の
PDIアラーム検出回路1025が、第2アラーム検出
回路1002内のC2バイト検出回路1021が検出し
たC2バイトがインフォメーションペイロードにおいて
障害が発生したことを示す値になったことを検出した場
合に、発生する。
ムは、図10の第2アラーム検出回路1002内のPL
Mアラーム検出回路1026が、第2アラーム検出回路
1002内のC2バイト検出回路1021が検出したC
2バイトが示すラベル値がADM装置が期待していた値
と異なっていることを検出した場合に、発生する。
ラーム検出回路1002内のB3MAJアラーム検出回
路1022が、第2アラーム検出回路1002内のB3
エラー検出回路1020が検出した、STS−1フレー
ム中の図13に示されるパスオーバヘッド内の図14に
示されるB3バイトに基づいて、10-3オーダーのパリ
ティエラーを検出した場合に、発生する。
ラーム検出回路1002内のB3MINアラーム検出回
路1023が、第2アラーム検出回路1002内のB3
エラー検出回路1020が検出した、STS−1フレー
ム中の図13に示されるパスオーバヘッド内の図14に
示されるB3バイトに基づいて、10-6オーダーのパリ
ティエラーを検出した場合に、発生する。
類の状態の計8種類の状態が、図11に示されるように
3ビットにエンコードされることにより、図10に示さ
れるTSA装置1007でのクロスコネクト処理の負荷
を軽減することができる。
P)1012(DROP)、1015(E)、及び10
15(W)は、図8の802(E−DROP)、802
(W−DROP)、及び図9の902(W−ADD)に
相当する機能である、上述のエンコードされた3ビット
アラーム信号をデコードする機能を、それぞれの内部に
有している。
能とバイディレクショナルラインスイッチリング機能と
を共有するADM装置等の伝送装置において、従来技術
に比較して、回路規模が大きいアラーム検出回路の数を
削減することが可能となり、ハードウエア規模を大幅に
縮小させることが可能となる。
状態を簡単に設定することが可能となる。更に、伝送装
置における各種アラームの検出状態を、外部から簡単に
監視することが可能となる。
ーム入替え回路で処理される各アラーム検出結果信号の
ビット数を更に削減することが可能となって、伝送装置
のハードウエア規模を更に縮小させることが可能とな
る。
ルラインスイッチリング機能とを共有する本発明による
ADM装置の第1の実施の形態の構成図である。
イッチリング機能の構成図である。
ィレクショナルラインスイッチリング機能の構成図であ
る。
イッチリング機能の構成図である。
ィレクショナルラインスイッチリング機能の構成図であ
る。
イッチリング機能の構成図である。
ィレクショナルラインスイッチリング機能の構成図であ
る。
イッチリング機能の構成図である。
ィレクショナルラインスイッチリング機能の構成図であ
る。
回路構成図である。
1信号のフレームフォーマット図である。
図である。
M装置の構成図である。
による複数リングのブリッジ構成を示す図である。
による複数リングのブリッジ構成の説明図(その1)で
ある。
による複数リングのブリッジ構成の説明図(その2)で
ある。
機能を有する従来のADM装置の構成図である。
ナルラインスイッチリング機能とを共有する従来のAD
M装置の構成図である。
Claims (6)
- 【請求項1】 アラームを表示する領域を含むフレーム
が1つ以上多重された第1の回線上の第1の伝送信号中
の全ての又は一部の前記フレームのそれぞれについて第
1のフレーム入替え処理を実行する第1の主信号フレー
ム入替え回路と、アラームを表示する領域を含むフレー
ムが1つ以上多重された第2の回線上の第2の伝送信号
中の全ての又は一部の前記フレームのそれぞれについて
第2のフレーム入替え処理を実行する第2の主信号フレ
ーム入替え回路と、前記第1又は第2の主信号フレーム
入替え処理の出力の何れかを前記フレーム単位で選択し
て第3の回線に出力するスイッチ回路とを有する伝送装
置であって、 前記第1の伝送信号の入力側から、それに含まれる各フ
レームに対応する各アラームを検出する第1のアラーム
検出回路と、 前記第2の伝送信号の入力側から、それに含まれる各フ
レームに対応する各アラームを検出する第2のアラーム
検出回路と、 前記第1及び第2のアラーム検出回路がそれぞれ出力す
る前記各フレーム毎のアラームに対して、それぞれ前記
第1及び第2の主信号フレーム入替え処理と同じフレー
ム順の入替え処理を実行する第1及び第2のアラーム入
替え回路と、 該第1及び第2のアラーム入替え回路がそれぞれ出力す
る前記各フレーム毎のアラームを比較することにより、
前記スイッチ回路に対して前記第1又は第2の主信号フ
レーム入替え処理の出力の何れかを前記フレーム単位で
選択させる第1の比較回路と、 を含むことを特徴とする伝送装置のパス切替え装置。 - 【請求項2】 アラームを表示する領域を含むフレーム
が1つ以上多重された第4の回線上の第4の伝送信号中
の全ての又は一部の前記フレームのそれぞれについて第
3及び第4のフレーム入替え処理を実行する第3及び第
4の主信号フレーム入替え回路と、前記第3の主信号フ
レーム入替え回路の出力又は第1の回線の入力の何れか
を前記フレーム単位で選択して前記第1の回線に出力す
る第1のサービスセレクタ回路と、前記第4の主信号フ
レーム入替え回路の出力又は第2の回線の入力の何れか
を前記フレーム単位で選択して前記第2の回線に出力す
る第2のサービスセレクタ回路とを有する伝送装置であ
って、 前記第1の伝送信号の入力側から、それに含まれる各フ
レームに対応する各アラームを検出する第1のアラーム
検出回路と、 前記第2の伝送信号の入力側から、それに含まれる各フ
レームに対応する各アラームを検出する第2のアラーム
検出回路と、 前記第4の伝送信号から、それに含まれる各フレームに
対応する各アラームを検出する第3のアラーム検出回路
と、 該第3のアラーム検出回路が出力する前記各フレーム毎
のアラームに対して、それぞれ前記第3及び第4の主信
号フレーム入替え処理と同じフレーム順の入替え処理を
実行する第3及び第4のアラーム入替え回路と、 該第3及び第4のアラーム入替え回路がそれぞれ出力す
る前記各フレーム毎のアラームと前記第1及び第2のア
ラーム検出回路が検出する前記各フレーム毎のアラーム
とをそれぞれ比較することにより、前記第1及び第2の
サービスセレクタ回路を制御する第2及び第3の比較回
路と、 を含むことを特徴とする伝送装置のパス切替え装置。 - 【請求項3】 アラームを表示する領域を含むフレーム
が1つ以上多重された第1の回線上の第1の伝送信号中
の全ての又は一部の前記フレームのそれぞれについて第
1のフレーム入替え処理を実行する第1の主信号フレー
ム入替え回路と、アラームを表示する領域を含むフレー
ムが1つ以上多重された第2の回線上の第2の伝送信号
中の全ての又は一部の前記フレームのそれぞれについて
第2のフレーム入替え処理を実行する第2の主信号フレ
ーム入替え回路と、前記第1又は第2の主信号フレーム
入替え処理の出力の何れかを前記フレーム単位で選択し
て第3の回線に出力するスイッチ回路と、アラームを表
示する領域を含むフレームが1つ以上多重された第4の
回線上の第4の伝送信号中の全ての又は一部の前記フレ
ームのそれぞれについて第3及び第4のフレーム入替え
処理を実行する第3及び第4の主信号フレーム入替え回
路と、前記第3の主信号フレーム入替え回路の出力又は
前記第1の回線の入力の何れかを前記フレーム単位で選
択して前記第1の回線に出力する第1のサービスセレク
タ回路と、前記第4の主信号フレーム入替え回路の出力
又は前記第2の回線の入力の何れかを前記フレーム単位
で選択して前記第2の回線に出力する第2のサービスセ
レクタ回路とを有する伝送装置であって、 前記第1の伝送信号の入力側から、それに含まれる各フ
レームに対応する各アラームを検出する第1のアラーム
検出回路と、 前記第2の伝送信号の入力側から、それに含まれる各フ
レームに対応する各アラームを検出する第2のアラーム
検出回路と、 前記第1及び第2のアラーム検出回路がそれぞれ出力す
る前記各フレーム毎のアラームに対して、それぞれ前記
第1及び第2の主信号フレーム入替え処理と同じフレー
ム順の入替え処理を実行する第1及び第2のアラーム入
替え回路と、 該第1及び第2のアラーム入替え回路がそれぞれ出力す
る前記各フレーム毎のアラームを比較することにより、
前記スイッチ回路に対して前記第1又は第2の主信号フ
レーム入替え処理の出力の何れかを前記フレーム単位で
選択させる第1の比較回路と、 前記第4の伝送信号から、それに含まれる各フレームに
対応する各アラームを検出する第3のアラーム検出回路
と、 該第3のアラーム検出回路が出力する前記各フレーム毎
のアラームに対して、それぞれ前記第3及び第4の主信
号フレーム入替え処理と同じフレーム順の入替え処理を
実行する第3及び第4のアラーム入替え回路と、 該第3及び第4のアラーム入替え回路がそれぞれ出力す
る前記各フレーム毎のアラームと前記第1及び第2のア
ラーム検出回路が検出する前記各フレーム毎のアラーム
とをそれぞれ比較することにより、前記第1及び第2の
サービスセレクタ回路を制御する第2及び第3の比較回
路と、 を含むことを特徴とする伝送装置のパス切替え装置。 - 【請求項4】 請求項1乃至3の何れか1項に記載の装
置であって、 前記第1及び第2のアラーム入替え回路、又は前記第3
及び第4のアラーム入替え回路がそれぞれ出力する前記
各フレーム毎のアラームと、前記各フレーム毎に回線設
定が未接続であることを示す信号とで、論理和演算を実
行し、その演算出力を前記第1の比較回路、又は前記第
2及び第3の比較回路に入力させる、 ことを特徴とする伝送装置のパス切替え装置。 - 【請求項5】 請求項1乃至3の何れか1項に記載の装
置であって、 前記第1及び第2のアラーム入替え回路がそれぞれ出力
する前記各フレーム毎のアラーム、又は前記第3及び第
4のアラーム入替え回路と前記第1及び第2のアラーム
検出回路がそれぞれ出力する前記各フレーム毎のアラー
ムを、アラーム監視情報として通知するアラーム通知回
路を更に含む、 ことを特徴とする伝送装置のパス切替え装置。 - 【請求項6】 請求項1乃至3の何れか1項に記載の装
置であって、 前記第1及び第2のアラーム入替え回路への各アラーム
入力、又は前記第3及び第4のアラーム入替え回路への
各アラーム入力をそれぞれコード化するコード化回路
と、 前記第1及び第2のアラーム入替え回路からの各コード
化されたアラーム出力、又は前記第3及び第4のアラー
ム入替え回路からの各コード化されたアラーム出力をそ
れぞれデコード化するデコード化回路と、 を更に含むことを特徴とする伝送装置のパス切替え装
置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28590697A JP3280894B2 (ja) | 1997-10-17 | 1997-10-17 | 伝送装置のパス切替え装置 |
US09/042,966 US6337848B1 (en) | 1997-10-17 | 1998-03-17 | Path switching device for transmission apparatus |
CN98108443A CN1110931C (zh) | 1997-10-17 | 1998-05-15 | 用于传输设备的路径交换装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28590697A JP3280894B2 (ja) | 1997-10-17 | 1997-10-17 | 伝送装置のパス切替え装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11122269A true JPH11122269A (ja) | 1999-04-30 |
JP3280894B2 JP3280894B2 (ja) | 2002-05-13 |
Family
ID=17697558
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28590697A Expired - Fee Related JP3280894B2 (ja) | 1997-10-17 | 1997-10-17 | 伝送装置のパス切替え装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6337848B1 (ja) |
JP (1) | JP3280894B2 (ja) |
CN (1) | CN1110931C (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8355318B2 (en) | 2008-11-18 | 2013-01-15 | Fujitsu Limited | Node apparatus interconnecting ring network |
JP2013038578A (ja) * | 2011-08-08 | 2013-02-21 | Fujitsu Ltd | 光ネットワーク装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6766482B1 (en) | 2001-10-31 | 2004-07-20 | Extreme Networks | Ethernet automatic protection switching |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60260254A (ja) | 1984-06-06 | 1985-12-23 | Fujitsu Ltd | 暗号処理方式 |
JPS6181043A (ja) | 1984-09-28 | 1986-04-24 | Fujitsu Ltd | パケツト通信における暗号処理方式 |
JP3121693B2 (ja) | 1992-12-02 | 2001-01-09 | 富士通株式会社 | Adm装置 |
JP2821338B2 (ja) | 1993-05-07 | 1998-11-05 | 日本電気株式会社 | 2次アラーム出力制御方法 |
JP3135449B2 (ja) * | 1994-03-18 | 2001-02-13 | 富士通株式会社 | 光伝送装置 |
JPH07264223A (ja) * | 1994-03-18 | 1995-10-13 | Fujitsu Ltd | ネットワークの信号救済方法および装置 |
-
1997
- 1997-10-17 JP JP28590697A patent/JP3280894B2/ja not_active Expired - Fee Related
-
1998
- 1998-03-17 US US09/042,966 patent/US6337848B1/en not_active Expired - Lifetime
- 1998-05-15 CN CN98108443A patent/CN1110931C/zh not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8355318B2 (en) | 2008-11-18 | 2013-01-15 | Fujitsu Limited | Node apparatus interconnecting ring network |
JP2013038578A (ja) * | 2011-08-08 | 2013-02-21 | Fujitsu Ltd | 光ネットワーク装置 |
Also Published As
Publication number | Publication date |
---|---|
CN1215274A (zh) | 1999-04-28 |
JP3280894B2 (ja) | 2002-05-13 |
US6337848B1 (en) | 2002-01-08 |
CN1110931C (zh) | 2003-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7269130B2 (en) | Redundant add/drop multiplexor | |
US7307946B2 (en) | Protection system, virtual concatenation processing block, node and ring network | |
JP3765520B2 (ja) | クロスコネクト方法及びクロスコネクト装置 | |
US5491696A (en) | Synchronous/asynchronous system having function of switching path upon fault | |
JP3796393B2 (ja) | 伝送装置 | |
US9338531B2 (en) | Input-controllable dynamic cross-connect | |
JP3780153B2 (ja) | リング伝送システム用光伝送装置及びリング伝送システム用光伝送方法 | |
US7145882B2 (en) | Multiplexed automatic protection switching channels | |
US6967948B2 (en) | Out-of-band signalling apparatus and method for an optical cross connect | |
US7633858B2 (en) | Providing embedded protection in a network cross-connect device for SONET networks | |
JP3280894B2 (ja) | 伝送装置のパス切替え装置 | |
US7145922B2 (en) | Composite add/drop multiplexor with crisscross loop back | |
US7161965B2 (en) | Add/drop multiplexor with aggregate serializer/deserializers | |
US6973048B2 (en) | Composite add/drop multiplexor | |
JP5035353B2 (ja) | Sonet/sdh伝送装置 | |
US7110424B2 (en) | Bi-directional serializer/deserializer with discretionary loop-back | |
US7792132B2 (en) | Framer/mapper/multiplexor device with 1+1 and equipment protection | |
JP2003101558A (ja) | Sdhリングネットワーク | |
JP4214153B2 (ja) | リング伝送システム用光伝送装置及びリング伝送システム用光伝送方法 | |
KR100602889B1 (ko) | 광섬유 경로의 가상 보호 방법 및 장치 | |
Takatori et al. | A high performance switch for OC-12 SONET self-healing ring networks | |
JP2001501423A (ja) | トランスポートループ―およびカード保護を有するリング回路 | |
JP2000013420A (ja) | リング伝送システム | |
JP2001237793A (ja) | 伝送装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020212 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080222 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090222 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090222 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100222 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140222 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |