JPH11121273A - Electronic component and manufacture thereof - Google Patents

Electronic component and manufacture thereof

Info

Publication number
JPH11121273A
JPH11121273A JP28511697A JP28511697A JPH11121273A JP H11121273 A JPH11121273 A JP H11121273A JP 28511697 A JP28511697 A JP 28511697A JP 28511697 A JP28511697 A JP 28511697A JP H11121273 A JPH11121273 A JP H11121273A
Authority
JP
Japan
Prior art keywords
electronic component
glass
terminal electrode
conductive
component according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP28511697A
Other languages
Japanese (ja)
Inventor
Tomoko Uchida
知子 内田
Katsuhiko Igarashi
克彦 五十嵐
Atsushi Masuda
淳 増田
Yasumichi Tokuoka
保導 徳岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP28511697A priority Critical patent/JPH11121273A/en
Publication of JPH11121273A publication Critical patent/JPH11121273A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide an electronic component with a simple manufacturing process, low production cost and easily controlled ESR, and the manufacture thereof. SOLUTION: Dielectric layers and internal electrodes are laminated alternately to form a laminate. The internal electrodes and the terminal electrodes formed at the end of the laminate electrical components which are connected electrically. The terminal electrode is coated with a conductive glass. A paste containing a vehicle in which conductive materials and conductive glass are dispersed is applied on the laminated chip capacitor, then the capacitor is burnt in a neutral or reducing atmosphere to manufacture the electronic component.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、非磁性セラミック
誘電体層を有する積層型のキャパシタに、抵抗ないしイ
ンピーダンス要素を付加したCR複合電子部品に関す
る。
The present invention relates to a CR composite electronic component in which a resistance or impedance element is added to a multilayer capacitor having a nonmagnetic ceramic dielectric layer.

【0002】[0002]

【従来の技術】従来、電子機器の多くには、電源として
スイッチング電源やDC−DCコンバータが用いられて
いる。これら電源に用いられるコンデンサは電源バイパ
ス用のコンデンサがある。この電源バイパス用のコンデ
ンサは、その電源容量やスイッチング周波数、併用され
る平滑コイル等の回路パラメータに応じて、低容量の積
層セラミックコンデンサと、高容量のアルミあるいはタ
ンタル等の電解コンデンサが用いられてきた。ところ
で、近年の積層セラミックコンデンサでは、誘電体およ
び内部導体の薄層化、積層化技術の進展にともない、積
層セラミックコンデンサの静電容量が電解コンデンサと
同等になってきており、電解コンデンサを積層セラミッ
クコンデンサに置き換えようとする試みがなされてい
る。しかしながら、積層セラミックコンデンサを電解コ
ンデンサに置き換えた場合、積層セラミックコンデンサ
の使用周波数帯におけるインピーダンスが低すぎる、す
なわち等価直列抵抗(ESR)が低すぎるために、三端
子レギュレーションの入力電圧のステップ状の変動によ
り、出力電力の波形の乱れが生じる。また電解コンデン
サを使用した場合、インピーダンスは積層セラミックコ
ンデンサよりも大きいものの、インピーダンスが大きす
ぎるために、発熱が生じやすくなり、また電源ラインの
平滑性も悪くなる。
2. Description of the Related Art Conventionally, switching power supplies and DC-DC converters have been used as power supplies in many electronic devices. These power supply capacitors include a power supply bypass capacitor. For the power supply bypass capacitor, a low-capacity multilayer ceramic capacitor and a high-capacity electrolytic capacitor such as aluminum or tantalum have been used according to the power supply capacity, switching frequency, and circuit parameters such as a smoothing coil used in combination. Was. By the way, in recent multilayer ceramic capacitors, the capacitance of multilayer ceramic capacitors has become equivalent to that of electrolytic capacitors with the progress of thinning of dielectrics and internal conductors and development of lamination technology. Attempts have been made to replace them with capacitors. However, when the multilayer ceramic capacitor is replaced with an electrolytic capacitor, the impedance of the multilayer ceramic capacitor in the operating frequency band is too low, that is, the equivalent series resistance (ESR) is too low, so that the step voltage of the input voltage of the three-terminal regulation changes. As a result, the waveform of the output power is disturbed. When an electrolytic capacitor is used, although the impedance is larger than that of the multilayer ceramic capacitor, heat is easily generated because the impedance is too large, and the smoothness of the power supply line is also deteriorated.

【0003】そこで通常の積層セラミックコンデンサの
等価直列抵抗(ESR)を高めた電子部品が提案されて
いる。例えば、特許第2578264号では、外部電極
の表面に金属酸化膜を形成し、これを抵抗として機能さ
せることにより、ESRを高めており、その酸化膜厚で
抵抗値を制御しようとしている。しかしながら、この方
法では、端子電極の酸化の制御は非常に難しく、酸化の
程度が少しでも大きいと、内部電極も酸化されてしま
い、コンデンサとしての機能を果たすことができなくな
る。また、端子電極のみを酸化することができても、端
子電極が酸化されているために、メッキを行う際に、無
電解メッキでメッキ被膜を形成しているが、この方法で
はメッキの際にセラミック素体をメッキされないように
樹脂等で被覆する必要があり、工程が複雑になるばかり
でなく、酸化物とNi膜間の接着性が著しく低下するた
めに、その間で剥離が生じてしまい、電子部品としての
必要十分な機械的強度が得られないという欠点がある。
[0003] Therefore, there has been proposed an electronic component in which the equivalent series resistance (ESR) of a conventional multilayer ceramic capacitor is increased. For example, in Japanese Patent No. 2578264, a metal oxide film is formed on the surface of an external electrode and this is used as a resistor to increase the ESR, and the resistance value is controlled by the oxide film thickness. However, in this method, it is very difficult to control the oxidation of the terminal electrode, and if the degree of oxidation is a little too large, the internal electrode is also oxidized and cannot function as a capacitor. Also, even if only the terminal electrodes can be oxidized, the plating is formed by electroless plating when plating because the terminal electrodes are oxidized. It is necessary to coat the ceramic body with a resin or the like so as not to be plated, which not only complicates the process, but also significantly reduces the adhesiveness between the oxide and the Ni film, so that peeling occurs between them. There is a drawback that necessary and sufficient mechanical strength as an electronic component cannot be obtained.

【0004】また、例えば特開昭59−225509号
公報に記載されているように、積層セラミックコンデン
サに、酸化ルテニウム等の抵抗耐ペーストを積層し、こ
れを同時焼成して抵抗体を形成している。しかし、これ
ではそのまま端子電極を設けた場合、等価回路がC/
R、または(LC)/Rの並列回路となり、直列回路を
得ることができない。また、直列回路を得るためには、
端子電極形状が複雑となり、製造工程も複雑となる。さ
らに、抵抗体には通常ガラスが含まれており、このガラ
スはメッキ液に容易に溶解してしまう。このためメッキ
をする場合には抵抗体をメッキ液に晒さないように樹脂
等でコーティングする必要があり、工程数も多くなる。
Further, as described in, for example, JP-A-59-225509, a resistance-resistant paste such as ruthenium oxide is laminated on a multilayer ceramic capacitor, and this is simultaneously fired to form a resistor. I have. However, in this case, when the terminal electrode is provided as it is, the equivalent circuit is C /
It becomes a parallel circuit of R or (LC) / R, and a serial circuit cannot be obtained. Also, to obtain a series circuit,
The shape of the terminal electrode is complicated, and the manufacturing process is also complicated. Further, the resistor usually contains glass, and this glass is easily dissolved in the plating solution. Therefore, when plating, it is necessary to coat the resistor with a resin or the like so as not to expose the resistor to the plating solution, and the number of steps is increased.

【0005】[0005]

【発明が解決しようとする課題】本発明はこのような事
情からなされたものであり、本発明の目的は、積層型セ
ラミックコンデンサの内部電極が露出した両端面に、導
電性ガラスであるカルコゲナイドガラスを含有した端子
電極を形成し、該カルコゲナイドガラスを該端子電極表
面に浮かし、カルコゲナイドガラスで端子電極表面を被
覆し、この被覆ガラス層でESRを制御する電子部品お
よびその製造方法を提供することである。
SUMMARY OF THE INVENTION The present invention has been made in view of such circumstances, and it is an object of the present invention to provide a multi-layer ceramic capacitor having chalcogenide glass, which is a conductive glass, provided on both end surfaces where an internal electrode is exposed. Is formed, a chalcogenide glass is floated on the surface of the terminal electrode, the surface of the terminal electrode is covered with the chalcogenide glass, and an electronic component for controlling the ESR with the coated glass layer and a method of manufacturing the same are provided. is there.

【0006】[0006]

【課題を解決するための手段】上記の目的は下記(1)
〜(10)により達成される。
The above object is achieved by the following (1).
(10).

【0007】(1) 誘電体層と内部電極とが交互に積
層されて積層体を形成し、前記内部電極と、前記積層体
の端部に形成された端子電極とが電気的に接続された電
子部品であって、前記端子電極が導電性ガラスで被覆さ
れていることを特徴とする電子部品。
(1) Dielectric layers and internal electrodes are alternately laminated to form a laminate, and the internal electrodes are electrically connected to terminal electrodes formed at the ends of the laminate. An electronic component, wherein the terminal electrode is covered with conductive glass.

【0008】(2) 前記導電性ガラスがカルコゲナイ
ドガラスであることを特徴とする(1)の電子部品。
(2) The electronic component according to (1), wherein the conductive glass is chalcogenide glass.

【0009】(3) 前記端子電極の導電材がCu、N
i、Ag、Pd、PtおよびAuの少なくとも1種以上
よりなることを特徴とする(1)または(2)の電子部
品。
(3) The conductive material of the terminal electrode is Cu, N
The electronic component according to (1) or (2), comprising at least one of i, Ag, Pd, Pt and Au.

【0010】(4) 被覆したガラスの厚みを制御する
ことによって、積層型チップコンデンサのESRを制御
することを特徴とする(1)〜(3)の電子部品。
(4) The electronic component according to (1) to (3), wherein the ESR of the multilayer chip capacitor is controlled by controlling the thickness of the coated glass.

【0011】(5) 等価回路がCRまたは(LC)R
直列回路を含む(1)〜(4)の電子部品。
(5) The equivalent circuit is CR or (LC) R
The electronic component according to any one of (1) to (4), including a series circuit.

【0012】(6) 内部電極がNiを含有することを
特徴とする(1)〜(5)の電子部品。
(6) The electronic component according to any one of (1) to (5), wherein the internal electrode contains Ni.

【0013】(7) メッキ処理が施されていることを
特徴とする(1)〜(6)に記載の電子部品。
(7) The electronic component according to any one of (1) to (6), wherein the electronic component is plated.

【0014】(8) 導電材と導電性ガラスをビヒクル
中に分散させた端子電極用ペーストを積層型チップコン
デンサに塗布形成し、中性もしくは還元性雰囲気で焼成
し、導電材表面を導電性ガラスで被覆することを特徴と
する(1)〜(7)の電子部品の製造方法。
(8) A paste for terminal electrodes, in which a conductive material and conductive glass are dispersed in a vehicle, is applied to a multilayer chip capacitor, baked in a neutral or reducing atmosphere, and the surface of the conductive material is formed of conductive glass. (1) The method for producing an electronic component according to any one of (1) to (7), wherein:

【0015】(9) 前記端子電極用ペースト中の導電
性ガラスの含有量が5〜50重量%であることを特徴と
する(8)の電子部品の製造方法。
(9) The method for producing an electronic component according to (8), wherein the content of the conductive glass in the terminal electrode paste is 5 to 50% by weight.

【0016】(10) 前記端子電極用ペースト中の導
電材および導電性ガラス粒子の平均粒径が0.1〜10
μmである(8)または(9)の電子部品の製造方法。
(10) The average particle diameter of the conductive material and the conductive glass particles in the terminal electrode paste is 0.1 to 10
(8) The method for manufacturing an electronic component according to (8) or (9), wherein

【0017】[0017]

【発明の実施の形態】本発明は、誘電体層と内部電極層
とが交互に積層されたチップコンデンサの端子電極を導
電性ガラスで被覆し、このガラス層の抵抗率と厚みで積
層型チップコンデンサのESRを制御する電子部品およ
びその製造方法に関するものである。このように、端子
電極表面にガラス層を形成することにより、CRまたは
(LC)R直列回路が簡単に得られる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention is directed to a laminated chip having a terminal electrode of a chip capacitor in which dielectric layers and internal electrode layers are alternately laminated, which are covered with conductive glass. The present invention relates to an electronic component for controlling the ESR of a capacitor and a method for manufacturing the same. Thus, by forming a glass layer on the surface of the terminal electrode, a CR or (LC) R series circuit can be easily obtained.

【0018】本発明における導電性ガラスは、半導体的
性質を持つことから、カルコゲナイドガラスを用いるこ
とが好ましい。該カルコゲナイドガラスは、As、S、
Se、Tl、Ge、Cu、Be、Mg、Ca、Zn、C
d、Hg、Ga、I、Sbより選択される少なくとも2
種以上からなる。また、カルコゲナイドガラスは半導体
的性質を持っており、これの組成、形成される厚みによ
って積層型チップコンデンサのESRを制御することが
できる。ガラス層の厚みは特に制限されるものではない
が、通常、0.1〜20μm程度である。また、ガラス
層の厚みは、端子電極に添加するガラス量で制御するこ
とができる。
Since the conductive glass of the present invention has semiconductor properties, it is preferable to use chalcogenide glass. The chalcogenide glass is As, S,
Se, Tl, Ge, Cu, Be, Mg, Ca, Zn, C
at least 2 selected from d, Hg, Ga, I and Sb
Consists of more than species. In addition, chalcogenide glass has semiconductor properties, and the ESR of the multilayer chip capacitor can be controlled by its composition and thickness to be formed. The thickness of the glass layer is not particularly limited, but is usually about 0.1 to 20 μm. The thickness of the glass layer can be controlled by the amount of glass added to the terminal electrode.

【0019】ESRは特に限定されるものではないが、
1〜2000mΩ程度であり、好ましくは10〜100
0mΩである。この範囲のESRを有することで、電源
回路の電源バイパス用コンデンサとして、十分な特性を
発揮することができる。
Although the ESR is not particularly limited,
About 1 to 2000 mΩ, preferably 10 to 100 mΩ.
0 mΩ. By having an ESR in this range, sufficient characteristics can be exhibited as a power supply bypass capacitor of the power supply circuit.

【0020】ハンダ濡れ性およびハンダ食われ性を改善
するために、端子電極上にメッキ層を形成することが好
ましい。このとき、本発明によって得られる電子部品の
ガラス層表面は、導電性を持つために電解メッキ法が可
能であり、端子電極とメッキ層間の接着性が大きくな
る。また、無電界メッキ法、あるいは乾式メッキ法、例
えば、スパッタ、蒸着等、いわゆる真空薄膜形成技術を
用いた方法でも、メッキ層が形成できることは言うまで
もない。 メッキ層は特に限定されないが、特にハンダ
濡れ性等を向上させることから、Ni、およびSn/P
b合金のメッキ層を設けることが好ましい。また、メッ
キ層の厚みは、特に限定されるものではないが、通常
0.1〜10μm程度である。
In order to improve solder wettability and solder erosion, it is preferable to form a plating layer on the terminal electrode. At this time, since the surface of the glass layer of the electronic component obtained by the present invention has conductivity, the electroplating method is possible, and the adhesion between the terminal electrode and the plating layer is increased. It is needless to say that a plating layer can be formed by an electroless plating method or a dry plating method, for example, a method using a so-called vacuum thin film forming technique such as sputtering or vapor deposition. Although the plating layer is not particularly limited, Ni and Sn / P are preferably used to improve solder wettability and the like.
It is preferable to provide a plating layer of b alloy. The thickness of the plating layer is not particularly limited, but is usually about 0.1 to 10 μm.

【0021】また、本発明の電子部品は、誘電体層と内
部電極層とが交互に積層された積層型チップコンデンサ
の内部電極の露出した端面に、導電材とカルコゲナイド
ガラスをビヒクル中に分散させたペーストを塗布形成
し、中性、もしくは還元性雰囲気で焼成することにより
製造することが好ましい。このようにして得られた電子
部品は、カルコゲナイドガラスが端子電極表面で浮くよ
うになり、最終的には端子電極全体をカルコゲナイドガ
ラスで被覆された状態となる。
Further, in the electronic component of the present invention, a conductive material and a chalcogenide glass are dispersed in a vehicle on an exposed end face of an internal electrode of a multilayer chip capacitor in which dielectric layers and internal electrode layers are alternately stacked. It is preferable that the paste is formed by applying and forming a paste in a neutral or reducing atmosphere. In the electronic component thus obtained, the chalcogenide glass floats on the surface of the terminal electrode, and finally the terminal electrode is entirely covered with the chalcogenide glass.

【0022】以下に、本発明の製造方法についてさらに
詳細に説明する。
Hereinafter, the production method of the present invention will be described in more detail.

【0023】<誘電体層用ペースト>誘電体層を構成す
る誘電体材料としては、特に限定されるものではなく、
種々の誘電体材料を用いてよいが、例えば、酸化チタ
ン、チタン酸系複合酸化物、あるいはこれらの混合物等
が好ましい。酸化チタン系としては、必要に応じてNi
O、CuO、Mn34、Al23、MgO、SiO2
を総計0.001〜30wt%程度含むTiO2系が、
チタン酸系複合酸化物としては、チタン酸バリウムBa
TiO3等が挙げられる。Ba/Tiの原子比は0.9
5〜1.20程度がよく、BaTiO3には、MgO、
CaO、Mn34、Y23、V25、ZnO、Zr
2、Nb25、Cr23、Fe23、P25、Na
2O、K2O等が総計0.001〜30wt%程度含有さ
れていてもよい。また、焼成温度、線膨張率の調整のた
め、(BaCa)SiO2ガラス等のガラスが含有され
ていてもよい。
<Paste for Dielectric Layer> The dielectric material constituting the dielectric layer is not particularly limited.
Although various dielectric materials may be used, for example, titanium oxide, a titanate-based composite oxide, or a mixture thereof is preferable. As the titanium oxide type, if necessary, Ni
TiO 2 containing O, CuO, Mn 3 O 4 , Al 2 O 3 , MgO, SiO 2, etc.
Barium titanate Ba is used as the titanate-based composite oxide.
TiO 3 and the like. The atomic ratio of Ba / Ti is 0.9
About 5 to 1.20 is good, the BaTiO 3, MgO,
CaO, Mn 3 O 4, Y 2 O 3, V 2 O 5, ZnO, Zr
O 2 , Nb 2 O 5 , Cr 2 O 3 , Fe 2 O 3 , P 2 O 5 , Na
2 O, K 2 O and the like may be contained in a total amount of about 0.001 to 30 wt%. Further, a glass such as (BaCa) SiO 2 glass may be contained for adjusting the firing temperature and the coefficient of linear expansion.

【0024】誘電体原料の製造方法は特に限定されず、
例えばチタン酸系酸化物とチタン酸バリウムを用いる場
合、水熱合成したBaTiO3に、副成分原料を混合す
る方法を用いることができる。また、BaCO3とTi
2と副成分原料との混合物を仮焼して固相反応させる
乾式合成法を用いてもよい。また、共沈法、ゾル・ゲル
法、アルカリ加水分解法、沈殿混合法等により得た沈殿
物と副成分原料との混合物を仮焼して合成してもよい。
なお、副成分には、酸化物や、焼成により酸化物となる
各種化合物、例えば、炭酸塩、シュウ酸塩、硝酸塩、水
酸化物、有機金属化合物等の少なくとも1種を用いるこ
とができる。
The method for producing the dielectric material is not particularly limited.
For example, when a titanate-based oxide and barium titanate are used, a method of mixing a subcomponent material with hydrothermally synthesized BaTiO 3 can be used. BaCO 3 and Ti
A dry synthesis method in which a mixture of O 2 and the auxiliary component raw material is calcined to cause a solid phase reaction may be used. Further, a mixture of a precipitate obtained by a coprecipitation method, a sol-gel method, an alkali hydrolysis method, a precipitation mixing method, and the like and a subcomponent material may be calcined to synthesize.
In addition, as an auxiliary component, an oxide or various compounds that become an oxide upon firing, for example, at least one of a carbonate, an oxalate, a nitrate, a hydroxide, an organometallic compound, and the like can be used.

【0025】誘電体材料の平均粒径は、目的とする誘電
体層の平均結晶粒径に応じて決定すればよいが、通常、
平均粒子径0.3〜1.0μm程度の粉末を用いる。
The average particle size of the dielectric material may be determined according to the target average crystal grain size of the dielectric layer.
A powder having an average particle diameter of about 0.3 to 1.0 μm is used.

【0026】誘電体用ペーストは、誘電体原料と有機ビ
ヒクルとを混練して製造される。
The dielectric paste is produced by kneading a dielectric material and an organic vehicle.

【0027】有機ビヒクルは、バインダーを有機溶剤中
に溶解したものである。有機ビヒクルに用いるバインダ
ーは特に限定されず、エチルセルロース等の通常の各種
バインダーから適宜選択すればよい。また、用いる有機
溶剤も特に限定されず、印刷法やシート法、利用する方
法に応じて、ターピネオール、ブチルカルビトール、ア
セトン、トルエン等の各種有機溶剤から適宜選択すれば
よい。
The organic vehicle is obtained by dissolving a binder in an organic solvent. The binder used for the organic vehicle is not particularly limited, and may be appropriately selected from ordinary various binders such as ethyl cellulose. The organic solvent to be used is not particularly limited, and may be appropriately selected from various organic solvents such as terpineol, butyl carbitol, acetone, and toluene according to a printing method, a sheet method, and a method to be used.

【0028】誘電体層の一層あたりの厚さは特に限定さ
れないが、通常5〜20μm程度である。また、誘電体
層の積層数は、通常、2〜300程度とする。
The thickness of one dielectric layer is not particularly limited, but is usually about 5 to 20 μm. The number of stacked dielectric layers is usually about 2 to 300.

【0029】<内部電極用ペースト>内部電極用ペース
トの導電材は特に限定されないが、Ag、Pd、Pt、
Ni、Cu、Auより選ばれる少なくとも一種以上から
なることが好ましい。また、誘電体層構成材料に耐還元
性を有するものを使用することで、安価な卑金属を用い
ることができる。このため導電材としては、特にNiあ
るいはNi合金が好ましい。Ni合金としては、Mn、
Cr、Co、Al等から選択される1種以上の元素とN
iの合金が好ましく、合金中のNi含有量は95wt%
以上であることが好ましい。なお、NiまたはNi合金
中には、P等の各種微量成分が0.1wt%程度以下含
まれていてもよい。
<Paste for Internal Electrode> The conductive material of the internal electrode paste is not particularly limited, but may be Ag, Pd, Pt,
It is preferable that it be made of at least one selected from Ni, Cu, and Au. In addition, by using a material having reduction resistance as the dielectric layer constituting material, an inexpensive base metal can be used. Therefore, Ni or Ni alloy is particularly preferable as the conductive material. As the Ni alloy, Mn,
One or more elements selected from Cr, Co, Al, etc. and N
i is preferable, and the Ni content in the alloy is 95 wt%.
It is preferable that it is above. In addition, various trace components such as P may be contained in Ni or Ni alloy in an amount of about 0.1 wt% or less.

【0030】上記した各種導電性金属や合金、あるいは
焼成後に上記した導電材となる各種酸化物、有機金属化
合物、レジネート等と上記した有機ビヒクルとを混練し
て調整する。
The above-mentioned organic vehicles are adjusted by kneading the above-mentioned various conductive metals and alloys, or the above-mentioned various oxides, organometallic compounds, resinates, etc. which become the above-mentioned conductive materials after firing.

【0031】内部電極層の厚さは用途に応じて適宜決定
すればよいが、通常、0.5〜5μm程度であることが
好ましい。
The thickness of the internal electrode layer may be appropriately determined according to the application, but is usually preferably about 0.5 to 5 μm.

【0032】<端子電極用ペースト>端子電極用ペース
トは、導電材とガラスフリットと有機ビヒクルから構成
される。端子電極用ペーストの導電材はAg、Au、P
t、Pd、Cu、Niから少なくとも一種以上から選ば
れ、好ましくは、安価であることからCu、Ni、ある
いは、それら合金を用いた方がよく、特にCuがより好
ましい。これら導電材に、焼結助剤、あるいはチップ素
体との接着を確保するためにガラスフリットが添加され
る。導電材の平均粒径は0.01〜10μmとする。こ
れよりも粒径が小さい場合、導電材粒子の凝集が激しく
なり、端子電極ペーストの塗布、乾燥時に、あるいは焼
成時に、端子電極にクラックが生じやすくなり、これよ
りも粒径が大きい場合、ペースト化が困難となる。ま
た、ガラスフリットの平均粒径は0.01〜30μmと
する。これよりも粒径が小さいとガラスのクラックを発
生させる原因となり、これよりも大きいと、ガラスの分
散が悪くなり、端子電極と素体との接着性が低下する。
<Paste for Terminal Electrode> The paste for terminal electrode is composed of a conductive material, a glass frit, and an organic vehicle. The conductive material of the terminal electrode paste is Ag, Au, P
At least one is selected from t, Pd, Cu, and Ni. Preferably, Cu, Ni, or an alloy thereof is used because it is inexpensive, and Cu is more preferable. A sintering aid or a glass frit is added to these conductive materials to ensure adhesion to the chip body. The average particle size of the conductive material is 0.01 to 10 μm. When the particle size is smaller than this, the conductive material particles are strongly agglomerated, and the terminal electrode is easily cracked during application, drying, or firing of the terminal electrode paste. Becomes difficult. The average particle size of the glass frit is 0.01 to 30 μm. If the particle size is smaller than this, cracks of the glass may be caused. If the particle size is larger than this, the dispersion of the glass becomes worse, and the adhesion between the terminal electrode and the element body is reduced.

【0033】これら導電材およびガラスフリットをビヒ
クル中に分散して端子電極ペーストを得る。
The conductive material and the glass frit are dispersed in a vehicle to obtain a terminal electrode paste.

【0034】ガラスフリット組成は、特に限定されるも
のではないが、中性、あるは還元性雰囲気で端子電極を
焼成する必要上、それら雰囲気下でもガラスの機能を果
たすものであれば何でもよい。例えば、珪酸ガラス、ホ
ウケイ酸ガラス、アルミナ珪酸ガラスから選択されるガ
ラスフリットから一種または二種以上を用い、これに必
要に応じて、CaO、SrO、BaO、MgO、Zn
O、PbO、Na2O、K2O、MnO2等の添加物を所
定の組成比になるように混合したものを用いればよい。
ガラスの含有量は、特に限定されるものではないが、通
常、金属成分に対して、0.5〜15重量%程度であ
る。
The composition of the glass frit is not particularly limited, but any material may be used as long as the terminal electrode can be fired in a neutral or reducing atmosphere, and the glass frit can also function under these atmospheres. For example, one or two or more of glass frit selected from silicate glass, borosilicate glass, and alumina silicate glass are used, and if necessary, CaO, SrO, BaO, MgO, Zn
A mixture of additives such as O, PbO, Na 2 O, K 2 O, and MnO 2 so as to have a predetermined composition ratio may be used.
The content of glass is not particularly limited, but is usually about 0.5 to 15% by weight based on the metal component.

【0035】有機ビヒクルとしては上述のものを用いれ
ばよい。
As the organic vehicle, those described above may be used.

【0036】<有機ビヒクルの含有量>上記した各ペー
スト中の有機ビヒクルの含有量に特に制限はなく、通常
の含有量、例えばバインダーは1〜5wt%程度、溶剤
は10〜50wt%とすればよい。また、各ペースト中
には、必要に応じて各種分散剤、可塑剤、誘電体、絶縁
体等から選択される添加物が含有されていてもよい。こ
れらの総含有量は、10wt%以下とすることが好まし
い。
<Content of Organic Vehicle> The content of the organic vehicle in each of the above-mentioned pastes is not particularly limited. If the usual content is, for example, about 1 to 5 wt% for the binder and 10 to 50 wt% for the solvent. Good. Further, each paste may contain additives selected from various dispersants, plasticizers, dielectrics, insulators, and the like, as necessary. The total content of these is preferably set to 10 wt% or less.

【0037】<グリーンチップの作製>印刷法を用いる
場合、誘電体層用ペーストおよび内部電極用ペースト
を、PET等の基板上に印刷する。これらを交互に積み
重ね、熱圧着し、所定形状に切断してチップ化した後、
基板から剥離してグリーンチップとする。
<Preparation of Green Chip> When a printing method is used, a paste for a dielectric layer and a paste for an internal electrode are printed on a substrate such as PET. These are alternately stacked, thermocompression bonded, cut into a predetermined shape and made into chips,
Peeled from the substrate to form a green chip.

【0038】また、シート法を用いる場合、誘電体層用
ペーストを用いてグリーンシートを形成し、このグリー
ンシート上に内部電極層用ペーストを印刷し、これらを
交互に繰り返して積層し、所定形状に切断して、グリー
ンチップとする。
When the sheet method is used, a green sheet is formed using a dielectric layer paste, an internal electrode layer paste is printed on the green sheet, and these are alternately and repeatedly laminated to form a predetermined shape. Into green chips.

【0039】<脱バインダー工程>焼成前に行う脱バイ
ンダー処理の条件は、通常のものであってもよいが、内
部電極層の導電材にNiやNi合金等の卑金属を用いる
場合、特に下記の条件で行うことが好ましい。
<Binder Removal Step> The conditions for the binder removal treatment performed before firing may be ordinary conditions. However, when a base metal such as Ni or a Ni alloy is used as the conductive material of the internal electrode layer, the following conditions are particularly preferred. It is preferable to carry out under conditions.

【0040】昇温速度:5〜300℃/時間、特に10
〜100℃/時間 保持温度:200〜400℃、特に250〜300℃ 温度保持時間:0.5〜24時間、特に5〜20時間 雰囲気:空気中 <焼成工程>グリーンチップの焼成時の雰囲気は、内部
電極用のペーストの導電材の種類に応じて適宜選択すれ
ばよいが、導電材としてNiやNi合金等の卑金属を用
いる場合、焼成雰囲気はN2を主成分とし、H2を1〜1
0%と、10〜35℃における水蒸気圧によって得られ
るH2Oガスを混合したものが好ましい。酸素分圧は1
-8〜10-12気圧とすることが好ましい。酸素分圧が
前記範囲未満であると、内部電極の導電材が異常焼結を
起こし、途切れてしまうことがある。また、酸素分圧が
前記範囲を超えると、内部電極が酸化してしまう。
Heating rate: 5 to 300 ° C./hour, especially 10
100100 ° C./hour Holding temperature: 200 to 400 ° C., especially 250 to 300 ° C. Temperature holding time: 0.5 to 24 hours, especially 5 to 20 hours Atmosphere: in air <Firing step> It may be appropriately selected according to the type of the conductive material of the paste for the internal electrode. However, when a base metal such as Ni or a Ni alloy is used as the conductive material, the firing atmosphere is mainly composed of N 2 , and H 2 is 1 to 2 . 1
A mixture of 0% and H 2 O gas obtained by a steam pressure at 10 to 35 ° C. is preferable. Oxygen partial pressure is 1
The pressure is preferably from 0 -8 to 10 -12 atm. If the oxygen partial pressure is less than the above range, the conductive material of the internal electrode may be abnormally sintered and may be interrupted. If the oxygen partial pressure exceeds the above range, the internal electrodes will be oxidized.

【0041】焼成時の保持温度は、1100〜1400
℃、特に1200〜1300℃とすることが好ましい。
保持温度が前記範囲未満であると緻密化が不十分であ
り、前記範囲を超えると、内部電極が途切れやすくな
る。また、焼成時の温度保持時間は、0.5〜8時間、
特に1〜3時間が好ましい。
The holding temperature during firing is 1100 to 1400
° C, particularly preferably 1200 to 1300 ° C.
When the holding temperature is lower than the above range, the densification is insufficient, and when the holding temperature is higher than the above range, the internal electrode is easily broken. Further, the temperature holding time during firing is 0.5 to 8 hours,
Particularly, 1 to 3 hours is preferable.

【0042】<アニール工程>還元雰囲気で焼成した場
合、積層セラミックコンデンサにはアニールを施すこと
が好ましい。アニールは、誘電体層を再酸化するための
処理であり、これにより、絶縁抵抗の加速寿命を著しく
長くすることができる。
<Annealing Step> When firing in a reducing atmosphere, it is preferable to anneal the multilayer ceramic capacitor. Annealing is a process for reoxidizing the dielectric layer, which can significantly increase the accelerated life of the insulation resistance.

【0043】アニール雰囲気の酸素分圧は、10-6気圧
以上、特に10-6〜10-8気圧とすることが好ましい。
酸素分圧が前記範囲未満であると誘電体層の再酸化が困
難であり、前記範囲を超えると内部電極が酸化する。
The oxygen partial pressure of the annealing atmosphere is preferably 10 −6 atm or more, particularly preferably 10 −6 to 10 −8 atm.
When the oxygen partial pressure is less than the above range, it is difficult to reoxidize the dielectric layer, and when the oxygen partial pressure exceeds the above range, the internal electrode is oxidized.

【0044】アニールの際の保持温度は、1100℃以
下、特に500〜1000℃とすることが好ましい。保
持温度が前記範囲未満であると、誘電体層の酸化が不十
分となり、絶縁抵抗の加速寿命が短くなる傾向を示し、
前記範囲を超えると内部電極が酸化し、容量が低下する
だけでなく、誘電体素地と反応し、加速寿命も短くな
る。なお、アニール工程は昇温および降温だけから構成
してもよい。この場合、温度保持時間をとる必要はな
く、保持温度は最高温度と同義である。また、温度保持
時間は、0〜20時間、特に2〜10時間が好ましい。
雰囲気ガスには、加湿したN2ガスを用いることが好ま
しい。
The holding temperature at the time of annealing is preferably 1100 ° C. or less, particularly preferably 500 to 1000 ° C. When the holding temperature is less than the above range, the oxidation of the dielectric layer becomes insufficient, and the accelerated life of the insulation resistance tends to be shortened,
If the ratio exceeds the above range, the internal electrodes are oxidized, and not only the capacity is reduced, but also reacts with the dielectric base material, and the accelerated life is shortened. Note that the annealing step may be configured only by raising and lowering the temperature. In this case, it is not necessary to take a temperature holding time, and the holding temperature is synonymous with the maximum temperature. Further, the temperature holding time is preferably 0 to 20 hours, particularly preferably 2 to 10 hours.
It is preferable to use a humidified N 2 gas as the atmosphere gas.

【0045】なお、上記した脱バインダー処理、焼成お
よびアニールの各工程において、N2とH2とOや混合ガ
ス等を加湿するには、例えば、ウエッター等を使用すれ
ばよい。この場合の水温は、5〜75℃程度が好まし
い。
In each of the above-described steps of the binder removal treatment, baking, and annealing, for example, a wetter may be used to humidify N 2 , H 2 , O, or a mixed gas. The water temperature in this case is preferably about 5 to 75C.

【0046】脱バインダー処理工程、焼成工程およびア
ニール工程は、連続して行っても、独立して行ってもよ
い。
The binder removal step, the firing step, and the annealing step may be performed continuously or independently.

【0047】これらを連続して行う場合、脱バインダー
処理後、冷却せず雰囲気を変更、独立して行ってもよ
い。これらを連続して行う場合、脱バインダー処理後、
冷却せず雰囲気を変更し、続いて焼成の保持温度まで昇
温して焼成を行い、ついで冷却し、アニール工程での保
持温度に達したときに雰囲気を変更してアニールを行う
ことが好ましい。
When these steps are performed continuously, the atmosphere may be changed without cooling after the binder removal treatment, and the steps may be performed independently. When performing these continuously, after debinding,
It is preferable that the atmosphere is changed without cooling, then the temperature is raised to the holding temperature for firing to perform firing, then the cooling is performed, and the annealing is performed by changing the atmosphere when the temperature reaches the holding temperature in the annealing step.

【0048】また、これらを独立して行う場合は、脱バ
インダー処理工程は、所定の保持温度まで昇温し、所定
時間保持した後室温まで降温する。その際の脱バインダ
ー雰囲気は連続して行う場合と同様なものとする。さら
にアニール工程は、所定の保持温度にまで昇温し所定時
間保持した後、室温にまで降温する。その際のアニール
雰囲気は、連続して行う場合と同様なものとする。ま
た、脱バインダー工程と、焼成工程とを連続して行い、
アニール工程だけを独立して行うようにしてもよく、脱
バインダー工程だけを独立して行い、焼成工程とアニー
ル工程を連続して行うようにしてもよい。
In the case where these steps are performed independently, in the binder removal treatment step, the temperature is raised to a predetermined holding temperature, held for a predetermined time, and then lowered to room temperature. At that time, the debinding atmosphere is the same as in the case where the debinding is performed continuously. Further, in the annealing step, the temperature is raised to a predetermined holding temperature, held for a predetermined time, and then lowered to room temperature. The annealing atmosphere at that time is the same as in the case of performing the annealing continuously. Also, the binder removal step and the firing step are performed continuously,
Only the annealing step may be performed independently, or only the binder removal step may be performed independently, and the firing step and the annealing step may be performed continuously.

【0049】<端子電極層用ペーストの塗布工程>上記
により作製したした端子電極ペーストを焼結体チップに
塗布する。塗布の工程としては特に限定されるものでは
ないが、ディップ法等によればよい。端子電極ペースト
の塗布量は、特に限定されるものでなく、塗布する焼結
体チップの大きさなどにより適宜調整すればよいが、通
常、5〜100μm程度である。端子電極ペーストの塗
布後、乾燥する。乾燥は60〜150℃程度で、10分
〜1時間程度行うことが好ましい。
<Step of Applying Terminal Electrode Layer Paste> The terminal electrode paste prepared as described above is applied to a sintered chip. The application step is not particularly limited, but may be a dip method or the like. The amount of the terminal electrode paste applied is not particularly limited, and may be appropriately adjusted depending on the size of the sintered chip to be applied, but is usually about 5 to 100 μm. After applying the terminal electrode paste, it is dried. Drying is preferably performed at about 60 to 150 ° C. for about 10 minutes to 1 hour.

【0050】<端子電極層の焼き付け>上記のようにし
て端子電極層用ペーストを塗布、乾燥した後、チップ素
体への焼き付け(焼成)を行う。焼き付け条件は、例え
ば、N2の中性雰囲気あるいは、N2とH2との混合ガス
等の還元雰囲気中にて600〜1000℃にて0〜1時
間程度とすることが好ましい。
<Baking of Terminal Electrode Layer> After the terminal electrode layer paste is applied and dried as described above, baking (firing) to the chip element is performed. Baking conditions, for example, a neutral atmosphere of N 2 or is preferably set to 0 to 1 hour or so at 600 to 1000 ° C. at a reducing atmosphere such as a mixed gas of N 2 and H 2.

【0051】<導電性ガラス層の形成>焼成後の端子電
極上に導電性ガラスペーストをディッピング等で塗布形
成し、焼成することによって端子電極表面にガラス層を
形成する。ガラス層の厚みは特に限定されないが、通常
0.1〜20μm程度である。導電性ガラスペースト
は、導電性ガラス粉末を上記したような有機ビヒクル中
に分散して得ればよい。このペースト中の導電性ガラス
粉末の含有量は特に限定されないが、通常30〜90w
t%程度である。
<Formation of Conductive Glass Layer> A conductive glass paste is applied on the terminal electrode after baking by dipping or the like, and then fired to form a glass layer on the surface of the terminal electrode. The thickness of the glass layer is not particularly limited, but is usually about 0.1 to 20 μm. The conductive glass paste may be obtained by dispersing the conductive glass powder in the organic vehicle as described above. The content of the conductive glass powder in the paste is not particularly limited, but is usually 30 to 90 watts.
It is about t%.

【0052】または、下記の方法によりガラス層を形成
してもよい。
Alternatively, a glass layer may be formed by the following method.

【0053】端子電極用ペーストとして、導電材と導電
性ガラスおよび有機ビヒクルとを混練したものを用意す
る。必要に応じて、ガラスフリットを添加してもよい。
導電材、ガラスフリットおよび有機ビヒクルは前記のも
のを用いればよい。この端子電極用ペーストを、前記焼
結体チップに塗布形成し、前記方法により端子電極層の
焼き付け(焼成)を行う。この方法により、焼成中に導
電性ガラスが端子電極の表面に浮きだし、最終的に端子
電極表面全体を覆うようになる。ガラス層の厚みは端子
電極用ペーストの導電性ガラス量により制御する。該導
電性ガラスの含有量は、5〜50重量%が好ましく、よ
り好ましくは、10〜40重量%である。前記範囲未満
であると、完全に端子電極表面を被覆することができ
ず、前記範囲を超えると、コンデンサとしての設計容量
が得られなくなる。また、端子電極用ペースト中の導電
材および導電性ガラス粒子の平均粒径は通常0.1〜1
0μm程度である。
A paste obtained by kneading a conductive material, conductive glass and an organic vehicle is prepared as a terminal electrode paste. If necessary, glass frit may be added.
The conductive material, the glass frit, and the organic vehicle may be those described above. This paste for terminal electrodes is applied and formed on the sintered chip, and the terminal electrode layer is baked (fired) by the method described above. By this method, the conductive glass floats on the surface of the terminal electrode during firing, and eventually covers the entire surface of the terminal electrode. The thickness of the glass layer is controlled by the amount of conductive glass in the terminal electrode paste. The content of the conductive glass is preferably from 5 to 50% by weight, and more preferably from 10 to 40% by weight. If it is less than the above range, the terminal electrode surface cannot be completely covered, and if it exceeds the above range, the design capacity as a capacitor cannot be obtained. The average particle diameter of the conductive material and the conductive glass particles in the terminal electrode paste is usually 0.1 to 1.
It is about 0 μm.

【0054】この場合も、端子電極およびガラス層の厚
みは前述の通りである。
Also in this case, the thicknesses of the terminal electrode and the glass layer are as described above.

【0055】このようして形成されたガラス層は導電性
があり、しかも比較的高い抵抗を示すため、抵抗層とし
て機能する。
The glass layer thus formed is conductive and has a relatively high resistance, and thus functions as a resistance layer.

【0056】<メッキ層>必要に応じて、Ni、Sn、
ハンダ等、特にNi、Snの金属メッキ層を設けること
ができる。金属メッキ層を設けることにより、ハンダ濡
れ性およびハンダ食われ性が改善される。金属メッキ層
は1層または2層以上設けてもよく、特に好ましくはN
i、Snの順に層に形成したものが好ましい。
<Plating layer> If necessary, Ni, Sn,
A metal plating layer of solder or the like, in particular, Ni or Sn can be provided. Providing the metal plating layer improves solder wettability and solder erosion. The metal plating layer may be provided as one layer or two or more layers.
Those formed in layers in the order of i and Sn are preferred.

【0057】上記したような方法により、好ましい範囲
のESRが付加されたCR複合電子部品を得ることがで
きる。
By the above-described method, a CR composite electronic component to which a preferable range of ESR is added can be obtained.

【0058】[0058]

【実施例】次に実施例を示し、本発明をより具体的に説
明する。
EXAMPLES Next, the present invention will be described more specifically with reference to examples.

【0059】[実施例1]誘電体層の主原料としてBa
CO3(平均粒径:2.0μm)およびTiO2(平均粒
径:2.0μm)を用意した。Ba/Tiの原子比は
1.00である。また、これに加えて、BaTiO3
対し、添加物としてMnCO3を0.2wt%、MgC
3を0.2wt%、Y23を2.1wt%、(BaC
a)SiO3を2.2wt%用意した。各原料粉末を水
中ボールミルで混合し、乾燥した。得られた混合粉を1
250℃で2時間仮焼した。この仮焼粉を水中ボールミ
ルで粉砕し、乾燥した。得られた仮焼粉に、有機バイン
ダーとしてアクリル樹脂と有機溶剤として塩化メチレン
とアセトンを加えてさらに混合し、誘電体スラリーとし
た。得られた誘電体スラリーとドクターブレード法を用
いて誘電体グリーンシートとした。
Example 1 Ba was used as a main material of the dielectric layer.
CO 3 (average particle size: 2.0 μm) and TiO 2 (average particle size: 2.0 μm) were prepared. The atomic ratio of Ba / Ti is 1.00. In addition to this, 0.2 wt% of MnCO 3 as an additive to BaTiO 3 and MgC
O 3 and 0.2 wt%, 2.1 wt% of Y 2 O 3, (Bac
a) 2.2 wt% of SiO 3 was prepared. Each raw material powder was mixed with an underwater ball mill and dried. The obtained powder mixture is 1
Calcination was performed at 250 ° C. for 2 hours. This calcined powder was pulverized with an underwater ball mill and dried. To the obtained calcined powder, an acrylic resin as an organic binder and methylene chloride and acetone as an organic solvent were added and mixed to obtain a dielectric slurry. A dielectric green sheet was obtained using the obtained dielectric slurry and a doctor blade method.

【0060】内部電極材料として、卑金属のNi粉末
(平均粒径0.8μm)を用意し、これに有機バインダ
ーとしてエチルセルロースと、有機溶剤としてターピネ
オールを加え三本ロールを用いて混練し、内部電極ペー
ストとした。
As an internal electrode material, a base metal Ni powder (average particle size: 0.8 μm) was prepared, and ethyl cellulose as an organic binder and terpineol as an organic solvent were added and kneaded using a three-roll mill. And

【0061】端子電極材料として、卑金属のCu粉末
(平均粒径3.0μm)とCu粉末に対して、カルコゲ
ナイドガラスAs−S(As:50wt%、S:50w
t%)を2、4、5、10、20、30、40、50、
55wt%添加したものを用意し、これに有機バインダ
ーとしてアクリル樹脂と有機溶剤としてターピネオール
を加え、三本ロールを用いて混練し、端子電極用ペース
トとした。
As a terminal electrode material, chalcogenide glass As-S (As: 50 wt%, S: 50 w) was used for the base metal Cu powder (average particle size: 3.0 μm) and Cu powder.
t%) is 2, 4, 5, 10, 20, 30, 40, 50,
55 wt% was added, and an acrylic resin as an organic binder and terpineol as an organic solvent were added thereto, and kneaded using a three-roll mill to obtain a terminal electrode paste.

【0062】所定の厚みを得るために誘電体グリーンシ
ートを数枚積層し、その上にスクリーン印刷法により内
部電極ペーストを印刷、その上にグリーンシートを積
層、このように内部電極の印刷されたシートとグリーン
シートを交互に積層して、最後にグリーンシートを所定
枚数積層し、熱圧着し、所定のチップ形状が焼成後に縦
×横×厚みが3.2×1.6×1.0mmになるように
切断し、グリーンチップを得た。
In order to obtain a predetermined thickness, several dielectric green sheets are laminated, an internal electrode paste is printed thereon by a screen printing method, and a green sheet is laminated thereon, and thus the internal electrodes are printed. Sheets and green sheets are alternately stacked, and finally, a predetermined number of green sheets are stacked and thermocompression bonded, and a predetermined chip shape is fired to a height of 3.2 × 1.6 × 1.0 mm after baking. To obtain a green chip.

【0063】得られたグリーンチップを加湿したN2
2(N23%)還元雰囲気中、1300℃にて3時間保
持して焼成し、さらに加湿したN2酸素分圧10-7気圧
の雰囲気にて1000℃で2時間保持し、焼結体を得
た。
The obtained green chips were humidified with N 2 +
In a H 2 (N 2 3%) reducing atmosphere, baking is carried out at 1300 ° C. for 3 hours, and further kept at 1000 ° C. for 2 hours in a humidified N 2 oxygen partial pressure of 10 −7 atm. I got a body.

【0064】得られた焼結体の両端部に上記端子電極用
ペーストを塗布、乾燥を行い、N2−H2雰囲気中、65
0℃で10分間保持して焼成し、端子電極表面にガラス
層を形成した。
The above-mentioned terminal electrode paste was applied to both ends of the obtained sintered body, dried, and then dried in an N 2 -H 2 atmosphere at 65 ° C.
The glass was held at 0 ° C. for 10 minutes and fired to form a glass layer on the terminal electrode surface.

【0065】上記ガラス層表面に、Ni層、Sn/Pb
合金層を電解メッキ法で順次形成し、電子部品を得た。
得られた試料の静電容量は1μFであった。これらの電
子部品の厚みおよびESRを測定して得られた結果を表
1に示す。なお、厚みは試料を任意に10個研磨してS
EM観察することにより測定し、それらの平均値を用い
た。また、ESRは試料40個の平均値を用いた。
On the surface of the glass layer, a Ni layer, Sn / Pb
An alloy layer was sequentially formed by an electrolytic plating method to obtain an electronic component.
The capacitance of the obtained sample was 1 μF. Table 1 shows the results obtained by measuring the thickness and ESR of these electronic components. The thickness is determined by polishing 10 samples arbitrarily.
It was measured by EM observation, and their average value was used. For the ESR, an average value of 40 samples was used.

【0066】[0066]

【表1】 [Table 1]

【0067】表から明らかなように、端子電極中のカル
コゲナイドガラスの含有量を調整することによりガラス
層の厚みが制御され、これによってESRも制御されて
いることが分かる。また、カルコゲナイドガラスの組成
を調整することで、異なった抵抗率を持つガラス層を形
成することができるのは言うまでもない。
As is clear from the table, it is found that the thickness of the glass layer is controlled by adjusting the content of the chalcogenide glass in the terminal electrode, and the ESR is also controlled. Further, it is needless to say that by adjusting the composition of the chalcogenide glass, glass layers having different resistivity can be formed.

【0068】これらのESRを付加した電子部品をDC
−DCコンバータのバイパスコンデンサとして用い、ス
イッチング周波数を100kHz〜40MHzに変化さ
せて動作させたところ、発振等による入力電圧の電圧変
動現象を生じることなく、正常に動作することが確認さ
れた。
These electronic parts with the added ESR are DC
-When used as a bypass capacitor of a DC converter and operated while changing the switching frequency from 100 kHz to 40 MHz, it was confirmed that the operation was normal without causing a voltage fluctuation phenomenon of the input voltage due to oscillation or the like.

【0069】[0069]

【発明の効果】以上のように本発明によれば、製造工程
がも簡単で、生産コストが安く、ESRの制御も容易な
電子部品およびその製造方法を実現できる。
As described above, according to the present invention, an electronic component whose manufacturing process is simple, its production cost is low, and its ESR control is easy, and its manufacturing method can be realized.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 徳岡 保導 東京都中央区日本橋一丁目13番1号ティー ディーケイ株式会社内 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Yasunori Tokuoka 1-13-1 Nihonbashi, Chuo-ku, Tokyo Inside TDK Corporation

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 誘電体層と内部電極とが交互に積層され
て積層体を形成し、前記内部電極と、前記積層体の端部
に形成された端子電極とが電気的に接続された電子部品
であって、前記端子電極が導電性ガラスで被覆されてい
ることを特徴とする電子部品。
An electronic device in which dielectric layers and internal electrodes are alternately laminated to form a laminate, and wherein the internal electrodes are electrically connected to terminal electrodes formed at ends of the laminate. An electronic component, wherein the terminal electrode is covered with conductive glass.
【請求項2】 前記導電性ガラスがカルコゲナイドガラ
スであることを特徴とする請求項1の電子部品。
2. The electronic component according to claim 1, wherein said conductive glass is chalcogenide glass.
【請求項3】 前記端子電極の導電材がCu、Ni、A
g、Pd、PtおよびAuの少なくとも1種以上よりな
ることを特徴とする請求項1または2の電子部品。
3. The conductive material of said terminal electrode is Cu, Ni, A
3. The electronic component according to claim 1, comprising at least one of g, Pd, Pt, and Au.
【請求項4】 被覆したガラスの厚みを制御することに
よって、積層型チップコンデンサのESRを制御するこ
とを特徴とする請求項1〜3の電子部品。
4. The electronic component according to claim 1, wherein the ESR of the multilayer chip capacitor is controlled by controlling the thickness of the coated glass.
【請求項5】 等価回路がCRまたは(LC)R直列回
路を含む請求項1〜4の電子部品。
5. The electronic component according to claim 1, wherein the equivalent circuit includes a CR or (LC) R series circuit.
【請求項6】 内部電極がNiを含有することを特徴と
する請求項1〜5の電子部品。
6. The electronic component according to claim 1, wherein the internal electrode contains Ni.
【請求項7】 メッキ処理が施されていることを特徴と
する請求項1〜6に記載の電子部品。
7. The electronic component according to claim 1, wherein a plating process is performed.
【請求項8】 導電材と導電性ガラスをビヒクル中に分
散させた端子電極用ペーストを積層型チップコンデンサ
に塗布形成し、中性もしくは還元性雰囲気で焼成し、導
電材表面を導電性ガラスで被覆することを特徴とする請
求項1〜7の電子部品の製造方法。
8. A terminal electrode paste in which a conductive material and a conductive glass are dispersed in a vehicle, applied to a multilayer chip capacitor, baked in a neutral or reducing atmosphere, and the conductive material surface is made of a conductive glass. The method of manufacturing an electronic component according to claim 1, wherein the electronic component is coated.
【請求項9】 前記端子電極用ペースト中の導電性ガラ
スの含有量が5〜50重量%であることを特徴とする請
求項8の電子部品の製造方法。
9. The method according to claim 8, wherein the content of the conductive glass in the terminal electrode paste is 5 to 50% by weight.
【請求項10】 前記端子電極用ペースト中の導電材お
よび導電性ガラス粒子の平均粒径が0.1〜10μmで
ある請求項8または9の電子部品の製造方法。
10. The method for manufacturing an electronic component according to claim 8, wherein the conductive material and the conductive glass particles in the terminal electrode paste have an average particle size of 0.1 to 10 μm.
JP28511697A 1997-10-17 1997-10-17 Electronic component and manufacture thereof Withdrawn JPH11121273A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28511697A JPH11121273A (en) 1997-10-17 1997-10-17 Electronic component and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28511697A JPH11121273A (en) 1997-10-17 1997-10-17 Electronic component and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH11121273A true JPH11121273A (en) 1999-04-30

Family

ID=17687333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28511697A Withdrawn JPH11121273A (en) 1997-10-17 1997-10-17 Electronic component and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH11121273A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9530560B2 (en) 2013-07-10 2016-12-27 Murata Manufacturing Co., Ltd. Ceramic electronic component with low equivalent series resistance and method for manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9530560B2 (en) 2013-07-10 2016-12-27 Murata Manufacturing Co., Ltd. Ceramic electronic component with low equivalent series resistance and method for manufacturing the same

Similar Documents

Publication Publication Date Title
US6124769A (en) Electronic device, and its fabrication method
JP5230429B2 (en) COG dielectric composition used for copper electrodes
JP3326513B2 (en) Multilayer ceramic chip capacitors
JP3874041B2 (en) CR composite electronic component and manufacturing method thereof
JP4682426B2 (en) Electronic component and manufacturing method thereof
JP4097900B2 (en) Manufacturing method of electronic parts
JP4501143B2 (en) Electronic device and manufacturing method thereof
JP2762427B2 (en) Multilayer ceramic chip capacitors
JP2004128328A (en) Electronic component and its manufacturing method
JP3831497B2 (en) CR composite electronic component and manufacturing method thereof
JPH11283867A (en) Electronic component and manufacture thereof
JPH11126731A (en) R-c composite electronic component and manufacture thereof
JP4496639B2 (en) Electronic component and manufacturing method thereof
JP2001052952A (en) Layered ceramic capacitor and its manufacture
JP3831537B2 (en) Electronic device and manufacturing method thereof
JP2001230148A (en) Laminated ceramic capacitor and method of manufacturing it
JPH11121276A (en) Electronic component and manufacturing method therefor
JPH1154368A (en) Composite electronic parts and its manufacture
JPH11283866A (en) Electronic component and manufacture therefor
JP2001307939A (en) Laminated ceramic capacitor and its manufacturing method
JP2975459B2 (en) Multilayer ceramic chip capacitors
JP3520075B2 (en) Manufacturing method of multilayer ceramic electronic component
JPH11144998A (en) Cr composite electronic component and method for manufacturing the same
JP3822714B2 (en) CR composite electronic component and manufacturing method thereof
JPH11121273A (en) Electronic component and manufacture thereof

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050104