JP4496639B2 - Electronic component and manufacturing method thereof - Google Patents

Electronic component and manufacturing method thereof Download PDF

Info

Publication number
JP4496639B2
JP4496639B2 JP2000349209A JP2000349209A JP4496639B2 JP 4496639 B2 JP4496639 B2 JP 4496639B2 JP 2000349209 A JP2000349209 A JP 2000349209A JP 2000349209 A JP2000349209 A JP 2000349209A JP 4496639 B2 JP4496639 B2 JP 4496639B2
Authority
JP
Japan
Prior art keywords
conductive layer
electronic component
conductive
paste
glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000349209A
Other languages
Japanese (ja)
Other versions
JP2001223132A (en
Inventor
克彦 五十嵐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2000349209A priority Critical patent/JP4496639B2/en
Publication of JP2001223132A publication Critical patent/JP2001223132A/en
Application granted granted Critical
Publication of JP4496639B2 publication Critical patent/JP4496639B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、端子電極へのメッキ処理によっても抵抗の変動が少なく、等価直列抵抗(ESR)を正確に制御することができ、抵抗の経時変化が少なく信頼性が高い積層セラミックコンデンサなどの電子部品およびその製造方法に関する。
【0002】
【従来の技術】
情報通信の発達にともない、電子機器の小型化が非常に進んでおり、特に携帯電話の市場は驚異的な伸びを示している。これら携帯電話には、レギュレータICが組み込まれているが、これには積層セラミックコンデンサが出力平滑化回路を構成するように接続してある。
【0003】
しかしながら、積層セラミックコンデンサは、等価直列抵抗(ESR)が非常に低く、回路内の信号がループし発振現象が生じ、その結果、会話時の雑音となり易い。つまり、レギュレータICの二次側回路では、平滑回路のESRが帰還ループの位相特性に大きな影響を与え、特にESRが極端に低くなると問題を生じる。すなわち、平滑用コンデンサとしてESRの低い積層セラミックコンデンサを使用した場合、二次側平滑回路が等価的にLとC成分のみで構成されてしまい、回路内に存在する位相成分が±90°および0°のみとなり、位相の余裕がなくなって容易に発振してしまう。
【0004】
この発振を抑制するためには、ESRの大きなコンデンサが必要となる。ESRの大きなコンデンサとしては、タンタルあるいはアルミニウムを用いた電解コンデンサがあるが、液漏れ等の信頼性上の決定的な問題があるために、携帯電話には使用できない。そのため、平滑化回路用コンデンサに起因する携帯電話使用時の雑音は放置されたままであるのが現状である。
【0005】
このような問題点を解消するために、積層セラミックコンデンサのESRを高めた電子部品が提案されている。たとえば、特許第2578264号には、積層セラミックコンデンサの外部端子電極の表面に金属酸化膜を形成し、これを抵抗として機能させることによりESRを高めており、その酸化膜厚で抵抗値を制御しようとしている。
【0006】
しかしながら、その特許に開示されたコンデンサを実際に製造する際に、端子電極の酸化の制御が難しく、酸化の程度が少しでも大きいと内部電極も酸化されてしまい、コンデンサとしての機能を果たすことができなくなってしまうという課題を有する。また、仮に端子電極のみを酸化することができても、端子電極が酸化されているために不都合が生じる。
【0007】
すなわち、端子電極が酸化されているために、端子電極の表面にメッキを行う際に、無電解メッキでメッキ皮膜を形成する必要があり、そのメッキの際にセラミック素体までもがメッキされないように樹脂等で被覆する必要がある。このため、工程が複雑になるばかりでなく、酸化物膜とメッキ膜(Ni膜)との間の接着性が著しく低下し、その間で剥離が生じてしまい、電子部品としての必要十分な機械的強度が得られないという欠点がある。すなわち、端子電極のニッケルメッキ膜にリード線を設けた場合、このリード線が容易に剥離してしまう。
【0008】
また、たとえば、特開昭59−225509号公報に記載されているように、積層セラミックコンデンサに、酸化ルテニウム等の抵抗体ペーストを積層し、これを同時焼成して抵抗体としたものも知られている。しかしながら、これにそのまま端子電極を設けた場合、等価回路がC/Rまたは(LC/R)の並列回路となり、直列回路を得ることができない。また、直列回路を得るためには端子電極の形状が複雑となり、製造工程も複雑なものとなってしまう。
また、上記の従来のコンデンサの構造では、ESRの制御が非常に難しく、所望の抵抗値を容易に得ることができない。
【0009】
最近では、コンデンサは、電源を含む種々の装置、または電気機器、電子機器が様々な環境下で使用されることから、過酷な使用条件下でも特性の変化のないことが求められている。特にESRは経時に対して安定していることが重要である。
【0010】
【発明が解決しようとする課題】
この発明の目的は、端子電極部へのメッキ処理によっても抵抗の変動が少なく、等価直列抵抗(ESR)を正確に制御することができ、抵抗の経時変化が少なく信頼性が高い積層セラミックコンデンサなどの電子部品およびその製造方法を提供することである。
【0011】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る電子部品は、
誘電体層と内部電極層とが交互に積層された素子本体と、
前記素子本体の外面に形成される外部端子電極とを有する電子部品であって、
前記外部端子電極が、
前記内部電極の少なくとも一部と電気的に接続するように前記素子本体の外面に直接に形成され、難酸化性の材質で構成される第1導電層と、
前記第1導電層の外面に形成され、導電性物質と絶縁性物質の混合物を主として含む第2導電層と、
前記第2導電層の外面に形成され、難酸化性の材質で構成される第3導電層とを有する。
【0012】
前記第1導電層および第3導電層が、Pd,Ag,Pt,Au,Rh,Ir,Ruから選択される1種以上の金属を含むことが好ましい。さらに好ましくは、前記第1導電層および第3導電層が、これらの2種以上の合金を含むことが好ましい。特に好ましくは、前記第1導電層が、AgおよびPdの合金を含むことが好ましい。
【0013】
前記導電性物質としては、特に限定されないが、たとえば金属酸化物などの導電性酸化物あるいは金属などが用いられる。導電性酸化物としては、酸化ルテニウム、酸化ルテニウム化合物および黒鉛から選択される少なくとも1種以上の酸化物を含むことが好ましい。前記絶縁性物質としては、特に限定されないが、たとえば絶縁性酸化物が例示され、特に、ガラスおよび金属酸化物を含むことが好ましい。
【0014】
前記第2導電層が、前記第1導電層および第3導電層の抵抗よりも高い抵抗する抵抗体として機能することが好ましい。
【0015】
前記第1導電層および第3導電層を形成する粒子の平均粒子径が0.1〜30μmであることが好ましい。
【0016】
前記第2導電層を形成する導電性物質の粒子の平均粒子径が0.01〜10μmであり、前記絶縁性物質の粒子の平均粒子径が0.01〜10μmであることが好ましい。
【0017】
前記第1導電層および第3導電層がガラスを含有していることが好ましい。この場合、前記第1導電層および第3導電層のガラスが、酸化マンガンを含有していることが好ましい。また、前記酸化マンガンを含むガラスにおける酸化マンガンの含有量が、ガラス全体を100重量%として、0〜40重量%(0%を含まない)であることがさらに好ましい。さらに、前記ガラスの粒子の平均粒子径が0.01〜30μmであることが好ましい。
【0018】
前記第3導電層の外面には、メッキ層が形成されているが好ましい。
前記内部電極層としては、特に限定されないが、Niなどの卑金属を含有することが好ましい。
【0019】
上記目的を達成するために、本発明の第1の観点に係る電子部品の製造方法は、
誘電体層と内部電極層とが交互に積層された素子本体を形成する工程と、
前記素子本体の外面に、難酸化性の材質を含む第1導電層用ペーストを塗布して焼き付け、第1導電層を形成する工程と、
前記第1導電層の外面に、導電性物質と絶縁性物質の混合物を主として含む第2導電層用ペーストを塗布して焼き付け、第2導電層を形成する工程と、
前記第2導電層の外面に、難酸化性の材質を含む第3導電層用ペーストを塗布して焼き付け、第3導電層を形成する工程とを有する。
本発明の第2の観点に係る電子部品の製造方法は、
誘電体層と内部電極層とが交互に積層された素子本体を形成する工程と、
前記素子本体の外面に、難酸化性の材質を含む第1導電層用ペーストを塗布して焼き付け、第1導電層を形成する工程と、
前記第1導電層の外面に、導電性物質と絶縁性物質の混合物を主として含む第2導電層用ペーストを塗布する工程と、
前記第2導電層用ペーストの外面に、難酸化性の材質を含む第3導電層用ペーストを塗布し、その後焼き付け処理を行い、第2導電層および第3導電層を形成する工程とを有する。
【0020】
前記第1導電層用ペーストの焼き付けを、酸化性雰囲気ではない雰囲気(中性、もしくは還元性雰囲気)で行い、前記第2導電層用ペーストおよび前記第3導電層用ペーストの焼き付けを酸化性雰囲気で行うことが好ましい。
【0021】
本発明に係る電子部品としては、積層セラミックコンデンサに限らず、コンデンサ素子部分とインダクタ素子部分とを有するCR複合電子部品などの複合電子部品なども含む。CR複合電子部品では、素子本体が、コンデンサ素子部分とインダクタ素子部分とから成り、これらの素子部分の共通外部電極端子が、本発明における外部端子構造となる。
【0022】
【作用】
本発明は、積層セラミックコンデンサなどの電子部品における端子電極に抵抗機能を設けたものであり、これによりESRの調節を可能にしている。しかも、本発明では、難酸化性(実質的に酸化されない)第1導電層および第3導電層の間に、酸化ルテニウムなどを導電材として含有する第2導電層から成る抵抗体を形成することにより、端子電極部へのメッキ処理によっても抵抗の変動が少なく、等価直列抵抗(ESR)を正確に制御することができ、抵抗の経時変化が少なく信頼性が高い電子部品を実現することができる。
【0023】
【発明の実施の形態】
以下、本発明を、図面に示す実施形態に基づき説明する。
図1は本発明の一実施形態に係る電子部品としての積層セラミックコンデンサの要部断面図である。
【0024】
図1に示すように、本発明の一実施形態に係る積層セラミックコンデンサ2は、誘電体層4と内部電極層6,8とが交互に積層された構成のコンデンサ素子本体10を有する。このコンデンサ素子本体10のX方向両端部には、素子本体10の内部で交互に配置された内部電極層6,8と各々導通する一対の外部端子電極12,14が形成してある。コンデンサ素子本体10の形状に特に制限はないが、通常、直方体状とされる。また、その寸法にも特に制限はなく、用途に応じて適当な寸法とすればよいが、通常、(0.6〜5.6mm)×(0.3〜5.0mm)×(0.3〜1.9mm)程度である。
【0025】
外部端子電極12および14は、各々、内部電極層6または8の端部と電気的接続される側から順に第1導電層20、第2導電層22および第3導電層24が積層される3層構造で構成してあり、第3導電層24の外面には、メッキ層26が形成してある。
【0026】
第1導電層20は、難酸化性の金属(合金も含む)で構成される。好ましい難酸化性の金属としては、たとえばPd,Ag,Au,Pt,Rh,Ru,Irの少なくとも1種以上の金属、または、AgとPdとの合金、あるいは、その他の合金とすることが好ましい。特に好ましくは、前記第1導電層20は、AgおよびPdの合金を含むことが好ましい。合金とすることで、金属成分(AgまたはPdなど)が第2導電層22中の絶縁性酸化物(抵抗体ガラス成分)へ拡散することが少なくなり、ESRのばらつきをさらに低減することができる。
【0027】
第2導電層22は、導電性酸化物と絶縁性酸化物とを含む材質で構成される。導電性酸化物としては、導電性を示す酸化物であれば特に限定する必要はないが、酸化ルテニウム、酸化ルテニウム化合物、および黒鉛から選択される少なくとも1種以上を含むことが好ましい。酸化ルテニウム化合物としては、たとえばBiRu,SrRuO,CaRuO,PbRu,BaRuO等が挙げられるが、これらに限定されるものではない。ただし、これらの中でも、BiRuが特に好ましい。BiRuを選択することにより、特に耐湿負荷試験後でも安定したESRを得ることができる。
また、黒鉛としては、好ましくはグラファイト・カーボンとすることがより好ましい。
【0028】
また、絶縁性酸化物は、特に限定する必要はないが、抵抗値の制御および導電材の焼結性と第1導電層20との接着性を確保する観点から、ガラスを選択することが好ましい。ガラスの組成は、特に制限する必要はないが、抵抗値の制御を行うためなどに、必要とする特性に応じて、適宜、任意のガラス組成を選択することができる。また抵抗値の調整、あるいはその他、抵抗体に必要な電気特性を制御するために、それら要求特性に応じて金属酸化物を添加することができる。また、これら電気特性を調整するためには、酸化物に限定する必要はなく、用途に応じて金属を添加しても良く、0.1Ω程度以下の抵抗を必要とする場合には、金属と絶縁性酸化物で構成しても良い。
【0029】
抵抗値の制御は、導電性酸化物と絶縁性酸化物の混合比で制御することができ、また膜厚によっても制御することができる。さらには、ガラス組成によっても抵抗値を制御することができる。
【0030】
第3導電層24は、Pd,Ag,Au,Pt,Rh,Ru,Rh,Irの少なくとも1種以上の金属(合金含む)からなり、Ag系合金とすることが好ましく、Agがより好ましい。
【0031】
また、第1導電層20および第3導電層24には、導電材の焼結性を向上させるためと、素体10あるいは各導電層20〜24間の接着性を確保するために、ガラスが含有される。このガラスの組成は、特に限定する必要はないが、酸化マンガンを含有することが好ましい。酸化マンガンの含有量は、ガラス全体の0〜40重量%とすることが好ましく、0.01〜20重量%とすることがより好ましい。
【0032】
酸化マンガンをガラス中に含有させることにより、第1導電層20および第3導電層24の焼結性が著しく向上し、メッキ層26等を形成する際、メッキ液が端子内部への侵入を抑制することを確実にすることができる。その結果、メッキ前後での抵抗の変動を抑制することが可能となる。
【0033】
また、本実施形態では、必要に応じて、第3導電層24上にメッキ層26が形成される。メッキ層26は、スパッタ等に代表されるような乾式法、あるいはメッキ液中で行う湿式法のいずれを用いてもかまわないが、従来より公知の湿式法、具体的には電解メッキ法、あるいは無電解メッキ法を用いることができ、電解メッキ法が好ましい。
【0034】
電解メッキ法により端子電極上にメッキ層を形成する場合、通常、端子電極上からNiおよびSnの順、あるいはNiおよびSn−Pbはんだメッキの順に形成されるが、特に環境への配慮から、NiおよびSnの順でメッキ層を形成することが好ましい。メッキ層の厚みは特に限定されないが、通常、総計0.1〜20μm程度である。
【0035】
本実施形態の積層セラミックコンデンサ2は、端子電極における第3導電層24が金属の焼結体層であるために、電解メッキ工程において容易にメッキをすることができ、端子電極内へのメッキ液の浸透を抑制することもできる。そのため、メッキ前後において、第2導電層の抵抗値の変動を抑制することができる。同様な理由から、耐湿負荷試験においても水分の浸透が抑制することができるため、経時に対しても極めて安定である。
【0036】
本実施形態の積層セラミックコンデンサ2は、以下のようにして製造される。まず、積層セラミックコンデンサの素体本体10である焼結体チップを作製する。焼結体チップの製造方法は、常法に従い、誘電体層4および内部電極層6,8の積層体を、印刷法あるいはグリーンシート法により得た後、脱バインダ後に焼結することにより得られる。
【0037】
その後、素子本体10における内部電極層6,8の端部が露出している両端面に、外部端子電極12および14を形成する。外部端子電極12および14の形成に際しては、まず、素子本体10の両端面に第1導電層用ペーストを塗布、乾燥し、バインダーの除去(脱バインダ)を行う。脱バインダ条件は、特に限定されるものではないが、通常、300〜600℃程度、1〜60分程度、空気中で行うことが好ましい。この脱バイ中に、内部電極層6および8であるNiが酸化するため、この酸化したNiを還元するために、還元処理を行う。還元は、特に限定されるものではないが、250〜600℃程度、1〜60分程度、NとHの混合雰囲気中で行うことが好ましい。
【0038】
その後、中性、あるいはNとHの混合気体である還元性雰囲気中で素体本体10への焼き付けを行う。焼き付け温度は、特に限定されるものではなく、600〜1200℃程度、1〜60分程度とすることが好ましい。
【0039】
次に、この第1導電層20上に第2導電層用ペーストを塗布、乾燥し、焼き付けを行う。焼き付け条件は、特に限定されるものではなく、600〜1000℃程度、1〜60分程度とすることが好ましく、雰囲気は、酸化性雰囲気、特に空気中が好ましい。
【0040】
次に、該第2導電層22上に第3導電層用ペーストを塗布、乾燥し、焼き付けを行う。焼き付け条件は、第2導電層22と同様な条件で良い。なお、第2導電層用ペーストの塗布および乾燥後に直ちに焼き付けを行うことなく、第3導電層用ペーストの塗布および乾燥後に、同時に焼き付け処理を行っても良い。この場合の焼き付け処理は、酸化性雰囲気、特に空気中で行われる。
【0041】
また、第1導電層20と第2導電層22とを同時に焼き付ける、または第1〜第3導電層を同時に焼き付けても同様な効果を得ることができる。この場合の焼き付け処理は、還元性雰囲気中で行われる。
以下、製造方法の詳細について説明する。
【0042】
[誘電体層用ペースト]
誘電体層用ペーストは、誘電体原料と有機ビヒクルとを混練して製造される。誘電体原料には、誘電体層の組成に応じた粉末を用いる。誘電体材料としては特に限定されるものではなく、種々の誘電体材料を用いて良いが、たとえば、酸化チタン系酸化物、チタン系複合酸化物、あるいはこれらの混合物等が好ましい。酸化チタン系酸化物としては、必要に応じてNiO,CuO,Mn,Al,MgO,SiO等を総計0.001〜30重量%程度添加したTiO系酸化物が例示され、チタン系複合酸化物としては、チタン酸バリウムBaTiO等が挙げられる。Ba/Tiの原子比は、0.95〜1.20程度が良く、BaTiOには、MgO,CaO,Mn,Y,V,ZnO,ZrO,Nb,Cr,Fe,P,NaO,KO等が総計0.001〜30重量%程度添加されていても良い。また、焼成温度、線膨張率の調整のため、(BaCa)SiOガラス等のガラスが、誘電体層用ペースト中に添加されていても良い。
【0043】
誘電体原料の製造方法は、特に限定されず、たとえばチタン酸バリウムを用いる場合、水熱合成したBaTiOに、副成分原料を混合する方法を用いることができる。また、BaCOとTiOと副成分原料との混合物を仮焼して固相反応させる乾式合成法を用いても良い。また共沈法、ゾル・ゲル法、アルカリ加水分解法、沈殿混合法等により得た沈殿物と副成分原料との混合物を仮焼して合成しても良い。なお、副成分としては、酸化物や、焼成により酸化物となる各種化合物、たとえば、炭酸塩、シュウ酸塩、水酸化物、有機金属化合物等の少なくとも一種以上を用いることができる。
誘電体材料の平均粒径は、目的とする誘電体層の平均結晶粒径に応じて決定すれば良いが、通常、平均粒子径0.3〜1.0μm程度の粉末を用いる。
誘電体層用ペーストは、誘電体原料とを有機ビヒクルとを混練して製造される。
【0044】
有機ビヒクルは、バインダーを有機溶剤中に溶解したものである。有機ビヒクルに用いるバインダーは特に限定されず、エチルセルロース等の通常の各種バインダーから適宜選択すれば良い。また、用いる有機溶剤も特に限定されず、印刷法やシート法、利用する方法に応じて、ターピネオール、ブチルカルビトール、アセトン、トルエン等の各種有機溶剤から適宜選択すれば良い。
【0045】
誘電体層の一層あたりの厚さは特に限定されないが、通常1.5〜20μm程度である。また誘電体層の積層数は、通常、100〜300程度である。
【0046】
[内部電極層用ペースト]
内部電極層用ペーストの導電材は、特に限定されないが、Ni,Cuより選ばれる少なくとも一種以上からなることが好ましい。また、誘電体層構成材料に耐還元性を有するものを使用することで、安価な卑金属を用いることができる。このため、導電材としては、特にNiあるいはNi合金が好ましい。Ni合金としては、Mn,Cr,Co,Al等から選択される一種以上の元素とNiの合金が好ましく、合金中のNi含有量は95重量%以上であることが好ましい。なお、NiまたはNi合金中には、P等の各種微量成分が0.1重量%程度以下含まれていても良い。
【0047】
内部電極層用ペーストは、上記各種導電性金属や合金、あるいは焼成後に上記した導電材となる各種酸化物、有機金属化合物、レジネート等と上記した有機ビヒクルとを混練して調整する。
内部電極の厚さは用途に応じて、適宜決定すれば良いが、0.5〜5μm程度であることが好ましい。
【0048】
[第1導電層用ペースト]
第1導電層用ペーストは、導電材とガラスフリットと有機ビヒクルとを含む。前記導電材は、Ag,Au,Pt,Pd,Ru,Ir,Rhから少なくとも一種以上から選ばれるが、Ag,Pdあるいはそれら合金が好ましく、特にAgとPdを選択することが好ましい。これら導電材に、焼結助剤、あるいはチップ素体との接着を確保するためにガラスフリットが添加される。
【0049】
導電材の平均粒径は、0.01〜30μmとする。これよりも粒径が小さい場合、導電材粒子の凝集が激しくなり、第1導電層層用ペーストの塗布、乾燥時に、あるいは焼き付け時に、第1導電層にクラックが生じやすくなり、これよりも粒径が大きい場合、ペースト化が困難になる。
【0050】
また、ガラスフリットの平均粒径は0.01〜30μmとする。これよりも粒径が小さいと導電材の焼結が不均一となり、端子電極にクラックを発生させる原因となり、これよりも大きいと、ガラスの分散が悪くなり、第1導電層20と素体10との接着性が低下する。
【0051】
これら導電材およびガラスフリットをビヒクル中に分散して第1導電層用ペーストを得る。
ガラスフリット組成は、特に限定されるものではない。ただし中性、あるいは還元性雰囲気で焼き付ける必要上、それら雰囲気下でもガラスとしての機能を果たすものであることが必要である。このようなものとしては、たとえば、ケイ酸ガラス{(SiO:20〜80重量%,NaO:80〜20重量%)や(SiO:7〜63重量%,ZnO:37〜93重量%)}、ホウケイ酸ガラス(B:5〜50重量%,SiO:5〜70重量%,PbO:1〜10重量%,KO:1〜15重量%)、アルミナケイ酸ガラス(Al:1〜30重量%,SiO:10〜60重量%,NaO:5〜15重量%,CaO:1〜20重量%,B:5〜30重量%)から選択されるガラスフリットの一種または二種以上を用いれば良い。
【0052】
このようなガラスには、必要に応じて、CaO:0.01〜50重量%,BaO:0.01〜50重量%,MgO:0.01〜5重量%,ZnO:0.01〜70重量%,PbO:0.01〜5重量%,NaO:0.01〜10重量%,KO:0.01〜10重量%,MnO:0.01〜40重量%等の添加物を所定の組成になるように混合しても良い。
導電材である金属成分に対するガラスの含有量は、特に限定されるものではないが、通常、金属成分を100重量%として、0.5〜15重量%程度である。
有機ビヒクルとしては上述のものを用いれば良い。
【0053】
[第2導電層用ペースト]
第2導電層用ペーストは、導電材とガラスフリットと有機ビヒクルとを含む。この導電材は、酸化ルテニウムおよび、酸化ルテニウム化合物および黒鉛から少なくとも一種以上から選ばれるが、酸化ルテニウム(RuO)とすることが好ましい。抵抗値の制御、導電材の焼結助剤、あるいは素体本体10と第1導電層20との接着を確保するために、この第2導電層用ペーストには、ガラスフリットが添加される。
【0054】
導電材の平均粒径は、0.01〜30μmとすることが好ましい。これよりも粒径が小さい場合、導電材粒子の凝集が激しくなり、第1導電層用ペーストの塗布、乾燥時に、あるいは焼き付け時に、第2導電層にクラックが生じやすくなり、これよりも粒径が大きい場合、ペースト化が困難になる。また、ガラスフリットの平均粒径は0.01〜30μmとする。これよりも粒径が小さいと導電材の焼結が不均一となり、第2導電層にクラックを発生させる原因となるばかりでなく、抵抗値のばらつきが大きくなり、これよりも大きくても、ガラスの分散が悪くなり、同様に抵抗値のばらつきが大きくなる。
これら導電材およびガラスフリットをビヒクル中に分散して第2導電層用ペーストを得る。
【0055】
ガラスフリット組成は、特に限定されるものではなく、第1導電層と同一のものを用いても良く、所望の抵抗値によっては、上記ガラス組成を適宜選択することができる。
有機ビヒクルとしては上述のものを用いれば良い。
【0056】
[第3導電層用ペースト]
第3導電層用ペーストは、導電材とガラスフリットと有機ビヒクルとを含む。前記導電材は、Ag,Au,Pt,Pd,Ru,Ir,Rhから少なくとも一種以上から選ばれるが、AgもしくはAg系合金が好ましく、特にAgとすることが好ましい。これら導電材に、焼結助剤、あるいはチップ素体および第2導電層との接着を確保するためにガラスフリットが添加される。
【0057】
導電材の平均粒径は0.01〜30μmとする。これよりも粒径が小さい場合、導電材粒子の凝集が激しくなり、第3導電層用ペーストの塗布、乾燥時に、あるいは焼き付け時に、第3導電層にクラックが生じやすくなり、これよりも粒径が大きい場合、ペースト化が困難になる。また、ガラスフリットの平均粒径は0.01〜30μmとする。これよりも粒径が小さいと導電材の焼結が不均一となり、端子電極にクラックを発生させる原因となり、これよりも大きいと、ガラスの分散が悪くなり、第2導電層22および/または素体本体10との接着性が低下する。
【0058】
これら導電材およびガラスフリットをビヒクル中に分散して第3導電層用ペーストを得る。
ガラスフリット組成は、特に限定されるものではないが、酸化マンガンを含有することがより好ましい。
【0059】
[有機ビヒクルの含有量]
上記した各ペースト中の有機ビヒクルの含有量に特に制限はなく、通常の含有量、たとえばバインダーは1〜5重量%程度、溶剤は10〜50重量%とすれば良い。また、各ペースト中には、必要に応じて各種分散剤、可塑剤、誘電体、絶縁体等から選択される添加剤が含有されていても良い。これらの総含有量は、10重量%とすることが好ましい。
【0060】
[グリーンチップの作製]
印刷法を用いる場合、誘電体用ペーストおよび内部電極用ペーストをPET等の基板上に印刷する。このとき内部電極用ペーストの端部の一方が誘電体ペーストの端部より交互に外部に露出するように積層する。その後、熱圧着し、所定形状に切断してチップ化した後、基板から剥離してグリーンチップとする。
【0061】
また、シート法を用いる場合、誘電体層用ペーストを用いてグリーンシートを形成し、このグリーンシート上に内部電極層用ペーストを印刷し、これらを交互に繰り返して積層し、所定形状に切断してグリーンチップとする。
【0062】
[脱バインダー工程]
焼成前に行う脱バインダー処理の条件は、通常のものであっても良いが、内部電極層の導電材にNiやNi合金等の卑金属を用いる場合、特に下記の条件で行うことが好ましい。
【0063】
昇温速度:5〜300℃/時間、特に10〜100℃/時間、
保持温度:200〜400℃/時間、特に250〜300℃/時間、
温度保持時間:0.5〜24時間、特に5〜20時間、
雰囲気:空気中。
【0064】
[焼成工程]
グリーンチップの焼成時の雰囲気は、内部電極用ペーストの導電材の種類に応じて適宜選択すれば良いが、導電材としてNiやNi合金等の卑金属を用いる場合、焼成雰囲気はNを主成分とし、Hを1〜10容積%と、10〜35℃における水蒸気圧によって得られるHOガスとを混合したものが好ましい。酸素分圧は10−3〜10−8 Paとすることが好ましい。酸素分圧が前記範囲未満であると、内部電極層中の導電材が異常焼結を起こし、途切れてしまうことがある。また、酸素分圧が前記範囲を越えると、内部電極層が酸化してしまう傾向にある。
【0065】
焼成時の保持温度は、1100〜1400℃、特に1200〜1300℃とすることが好ましい。保持温度が前記範囲未満であると緻密化が不十分であり、前記範囲を越えると、内部電極層が途切れやすくなる。また、焼成時の温度保持時間は、0.5〜8時間、特に1〜3時間が好ましい。
【0066】
[アニール工程]
還元雰囲気で焼成した場合、積層コンデンサの素体本体10にはアニールを施すことが好ましい。アニールは、誘電体層4を再酸化するための処理であり、これにより絶縁抵抗の加速寿命を著しく長くすることができる。
【0067】
アニール雰囲気の酸素分圧は、10−3Pa以上、特に10−3〜10−1Paとすることが好ましい。酸素分圧が前記範囲未満であると、誘電体層の再酸化が困難であり、前記範囲を越えると内部電極層が酸化する。
【0068】
アニールの保持温度は、1100℃以下、特に500〜1000℃とすることが好ましい。保持温度が前記範囲未満であると、誘電体層の酸化が不十分となり、絶縁抵抗の加速寿命が短くなる傾向を示し、前記範囲を越えると内部電極が酸化し、容量が低下するだけでなく、誘電体素地と反応し、加速寿命も短くなる。なお、アニール工程は昇温および降温だけから構成しても良い。この場合、温度保持時間をとる必要なく、保持温度は最高温度と同義である。また、温度保持時間は、0〜20時間、特に2〜10時間が好ましい。雰囲気ガスには、Nと加湿したHガスを用いることが好ましい。
【0069】
なお、上記した脱バインダー処理、焼成およびアニールの各工程において、N,Hや混合ガス等を加湿するには、たとえば、ウエッター等を使用すれば良い。この場合の水温は、5〜75℃程度が好ましい。
【0070】
脱バインダー工程、焼成工程およびアニール工程は、連続して行っても、独立して行っても良い。
これらを連続して行う場合、脱バインダー処理後、冷却せず雰囲気を変更、独立して行っても良い。これらを連続して行う場合、脱バインダー処理後、冷却せず雰囲気を変更し、続いて焼成の保持温度まで昇温して焼成を行い、ついで冷却し、アニール工程での保持温度に達したときに雰囲気を変更してアニールを行うことが好ましい。
【0071】
また、これらを独立して行う場合は、脱バインダー処理工程では、所定の保持温度まで昇温し、所定時間保持した後、室温まで降温する。その際の脱バインダー雰囲気は、連続して行う場合と同様なものとする。また、脱バインダー工程と焼成工程とを連続して行い、アニール工程だけを独立して行うようにしても良く、または、脱バインダー工程だけを独立して行い、焼成工程とアニール工程を連続して行うようにしても良い。
【0072】
[第1導電層の形成]
第1導電層用ペーストを焼結体チップに塗布する。塗布工程としては、特に限定されるものではないが、ディップ法等によれば良い。第1導電層用ペーストの塗布量は、特に限定されるものではなく、塗布する焼結体チップの大きさなどにより適宜調整すれば良いが、通常、5〜100μm程度である。端子電極用ペーストを塗布後、乾燥する。乾燥は60〜150℃程度で、10分〜1時間程度行うことが好ましい。
【0073】
上記のようにして第1導電層用ペーストを塗布、乾燥した後、チップ素体への焼き付けを行う。焼き付け条件は、たとえば、Nの中性雰囲気、あるいはNとHとの混合ガス等の還元雰囲気中にて600℃〜1200℃で、0〜1時間程度保持することにより行うことが好ましい。
【0074】
[第2導電層の形成]
前記のようにして形成された第1導電層上に、第2導電層用ペーストを、第1導電層を完全に被覆するように塗布する。塗布工程としては、特に限定されるものではないが、ディップ法等によれば良い。第2導電層用ペーストの塗布量は、特に限定されるものではなく、所望の抵抗値が得られる範囲で適宜調整すれば良いが、通常、5〜100μm程度である。第2導電層用ペーストを塗布後、乾燥する。乾燥は、60〜150℃程度で、10分〜1時間程度行うことが好ましい。
【0075】
上記のようにして第2導電層用ペーストを塗布、乾燥した後、焼き付けを行う。焼き付け条件は、たとえば、空気中にて600℃〜1000℃で、0〜1時間程度保持することにより行うことが好ましい。
【0076】
[第3導電層の形成]
このようにして形成された第2導電層上に、第3導電層用ペーストを塗布する。塗布工程としては、特に限定されるものではないが、ディップ法等によれば良い。第3導電層用ペーストの塗布量は、特に限定されるものではなく、素体本体10の大きさにより適宜調整すれば良いが、通常、5〜100μm程度である。第3導電層用ペーストを塗布後、乾燥する。乾燥は、60〜150℃程度で、10分〜1時間程度行うことが好ましい。
【0077】
上記のようにして第3導電層用ペーストを塗布、乾燥した後、焼き付けを行う。焼き付け条件は、たとえば、空気中にて600℃〜1000℃で、0〜1時間程度保持することにより行うことが好ましい。なお、第2導電層用ペーストの塗布および乾燥後に直ちに焼き付けを行うことなく、第3導電層用ペーストの塗布および乾燥後に、同時に焼き付け処理を行っても良い。
【0078】
[メッキ層]
必要に応じて、各端子電極12,14上には、NiとSn層、またはSn−Pb合金層を電解メッキ法にて形成する。メッキ層26の厚みは特に限定されないが、通常、0.1〜20μm程度である。
【0079】
このような構成により、抵抗値、すなわちESRを制御することができる。ESRは、特に限定されるものではないが、0.5Ω〜10Ω程度であり、好ましくは0.5〜5Ωである。この範囲のESRを有することで、レギュレータIC用のコンデンサとして十分な性能を発揮することができる。
なお、本発明は、上述した実施形態に限定されるものではなく、本発明の範囲内で種々に改変することができる。
【0080】
たとえば、上述した実施形態では、端子電極中の第2導電層22である抵抗体を、酸化性雰囲気で形成することに主眼を置いているが、第1導電層20から第3導電層24のすべてを、中性、あるいは還元性雰囲気で焼き付けて形成することもできる。この場合、第2導電層22中の抵抗体材料としては、各種の抵抗体材料を用いることができる。この場合の抵抗体としては、たとえば、TaN,TaN,LaB,WC,MoSi,TaSi,SnO,Ta等を例として挙げることができる。
【0081】
【実施例】
以下、本発明を、さらに詳細な実施例に基づき説明するが、本発明は、これら実施例に限定されない。
実施例1
誘電体層の主原料としてBaCO(平均粒径:2.0μm)およびTiO(平均粒径:2.0μm)を用意した。Ba/Tiの原子比は1.00である。また、これに加えて、100重量%のBaTiOに対し、添加物としてMnCOを0.2重量%、MgCOを0.2重量%、Yを2.1重量%、(BaCa)SiOを2.2重量%、それぞれ準備した。
【0082】
これら原料粉末を水中ボールミルで混合し、乾燥した。得られた混合粉を1250℃で2時間仮焼した。この仮焼粉を水中ボールミルで粉砕し、乾燥した。得られた仮焼粉に、有機バインダーとしてアクリル樹脂と、有機溶剤として塩化メチレンとアセトンを加えてさらに混合し、誘電体スラリーとした。得られた誘電体スラリーをドクターブレード法にて誘電体グリーンシートとした。
【0083】
内部電極材料としてNi粉末(平均粒径:0.8μm)を用意し、これに有機バインダーとしてエチルセルロースと、有機溶剤としてターピネオールを加え、三本ロールを用いて混練し、内部電極ペーストとした。
【0084】
第1導電層の導電材料として、30重量%のAg粉末(平均粒径:5.0μm)と70重量%のPd粉末(平均粒径:1.0μm)を選択し、それら導電粉末100重量%に対して、平均粒径2.0μmの亜鉛系ガラスフリットあるいは亜鉛系マンガン含有ガラスを5重量%添加し、これに有機バインダーとしてアクリル樹脂と有機溶剤としてターピネオールを加え、三本ロールを用いて混練し、第1導電層用ペーストとした。
【0085】
第2導電層の導電材として、RuO(平均粒径:1.0μm)を用い、主として抵抗値の調整のために、100重量%の導電材に対して、絶縁性酸化物として、平均粒径2.0μmの亜鉛系ガラス(ZnO:65重量%,B:22重量%,SiO:13重量%)を50〜500重量%添加し、これに有機バインダーとアクリル樹脂と有機溶剤としてターピネオールを加え、三本ロールを用いて混練し、第2導電層用ペーストとした。
【0086】
第3導電層の導電材として、Ag粉末(平均粒径:0.5μm)を選択し、その導電粉末100重量%に対して、平均粒径2.0μmの亜鉛系ガラスフリットあるいは亜鉛系マンガン含有ガラスを5重量%添加し、これに有機バインダーとしてアクリル樹脂と有機溶剤としてターピネオールを加え、三本ロールを用いて混練し、第3導電層用ペーストとした。
【0087】
所定の厚みを得るために誘電体グリーンシートを数枚積層し、その上にスクリーン印刷法により内部電極用ペーストの端部が誘電体層用グリーンシートの端部から交互に外部に露出するように印刷されたグリーンシートを200枚積層し、熱圧着した。次いで焼成後のチップ形状が、縦2.0mm×横1.2mm×厚み1.2mmになるように切断し、グリーンチップを得た。
【0088】
得られたグリーンチップを、加湿したN+H(H:3容積%)雰囲気中、1300℃にて3時間保持して焼成し、さらに加湿したHガスを含む酸素分圧10−2Paの雰囲気にて1000℃で2時間保持し、チップ焼結体を得た。得られた焼結体の両端部に、上記第1導電層用ペーストを塗布、乾燥を行い、空気中で脱バインダを行い、Niを還元するために還元処理をした後に、N−H雰囲気中、950℃で10分間保持して第1導電層を得た。形成された第1導電層上に上記第2導電層用ペーストを塗布、乾燥を行い、空気中、850℃で10分間保持して、第2導電層を得た。
形成された第2導電層上に上記第3導電層用ペーストを塗布、乾燥を行い、空気中、650℃で10分間保持して、第3導電層を得た。
【0089】
その後、該第3導電層上に、Ni,Snの順に電解メッキ法にてメッキ膜を形成した。得られた試料の静電容量は設計通り、2.0μFであった。
【0090】
上記のようにして作製した電子部品のESRの値を、表1に示す。それぞれ測定した個数は50個であり、その平均値を示す。第1導電層および第3導電層中のガラスとしては、亜鉛系ガラス(ZnO:65重量%,B:22重量%,SiO:13重量%)を用い、第2導電層の導電材としては、RuOを用い、第2導電層中のガラスとしては、上記の亜鉛系ガラスを用いた。メッキ前後のESRの変化は、メッキ前に素体本体に予め番号付けしており、メッキ前後にESRを測定し、±1.0mΩ以上の変動があった場合に変動ありと判断し、その個数を測定した。
【0091】
【表1】

Figure 0004496639
【0092】
表1に示す結果から、第2導電層中のガラスとRuOとの重量比を調整することで、ESRの制御が可能であることが確認できた。また、メッキ前後のESRの変動も少ないことが確認できた。
【0093】
また、本実施例の試料を、レギュレータICの平滑用コンデンサとして用い、100kHzで動作させたところ、発振等の電圧変動を生じることなく正常に動作した。
【0094】
また、本実施例の試料について、コンデンサの加速試験である高温負荷試験(85℃、定格の2倍の電圧印加)および耐湿負荷試験(85℃、85%、定格電圧印加)を行ったところ、ESRの変動およびその他の電気特性に変化は認められなかった。
【0095】
実施例2
第2導電層用ペーストの塗布および乾燥後に直ちに焼き付けを行うことなく、第3導電層用ペーストの塗布および乾燥後に、空気中で同時に焼き付け処理を行った以外は、実施例1と同様にしてコンデンサ試料を作製し、同様な試験を行った。結果を表2に示す。
【0096】
【表2】
Figure 0004496639
【0097】
表2に示すように、実施例1に比較して、メッキ前後のESR変動個数がさらに少なくなり、ESRの制御特性がおよび安定性がさらに増大することが確認できた。
【0098】
比較例1
図1に示す第3導電層24を形成しない以外は、前記実施例1と同様にしてコンデンサ試料を作製しようとしたが、第2導電層22が酸化物で構成されるために、その外面にメッキ層26を形成することができなかった。なお、無電解メッキを用いることにより、メッキ層を形成することは可能ではあるが、抵抗のばらつきが大きくなってしまい、実用的でない。
比較例2
図1に示す第1導電層20を形成しない以外は、前記実施例1と同様にしてコンデンサ試料を作製し、同様な試験を行った。
【0099】
コンデンサ素体10に対して、第1導電層20を形成しないで、直接に第2導電層22を形成しようとしたので、内部電極であるNiと電気的な接続が確保できなくなり設計通りの静電容量およびその他の電気特性を得ることができなかった。
【0100】
実施例3
第2導電層中のガラス組成として、ストロンチウム系ガラスを用いた以外は、実施例1と同様にしてコンデンサ試料を作製し、同様な試験を行った場合も、同様な傾向が認められた。
【0101】
実施例4
第2導電層中の導電材として、BiRuを用いた以外は、実施例1と同様にしてコンデンサ試料を作製し、同様な試験を行った場合も、同様な傾向が認められた。
しかも、本実施例のコンデンサ試料について、耐湿負荷試験(85℃/85%RH: 定格電圧印加)を1000時間行い、その前後におけるESRの変動率を測定したところ、±0.5%以内であり、安定したESRが得られることが確認できた。なお、第2導電層中の導電材としてRuOを用いた実施例1のコンデンサ試料についても、同様な耐湿負荷試験を行ったところ、ESRの変動率は±3%であった。
【0102】
実施例5
第1導電層および第3導電層のガラスとして、亜鉛系マンガン含有ガラス(ZnO:60重量%,B:20重量%,SiO:10重量%,MnO:10重量%)を用いた以外は、実施例1と同様にしてコンデンサ試料を作製し、同様な試験を行った結果を、表3に示す。
【0103】
【表3】
Figure 0004496639
【0104】
表3に示すように、亜鉛系マンガン含有ガラスを用いることで、実施例1に比較して、メッキ前後のESR変動個数がさらに少なくなり、ESRの制御特性がおよび安定性がさらに増大することが確認できた。
【0105】
実施例6
第2導電層中の導電性物質として、グラファイト・カーボン(平均粒径:1.1μm)を用いた以外は、実施例1と同様にしてコンデンサ試料を作製し、同様な試験を行った結果を、表4に示す。
【0106】
【表4】
Figure 0004496639
【0107】
実施例7
第1導電層の導電材料として、AgとPdとの組成比が30:70であるAg−Pd(平均粒径:0.8μm)の合金粉末を用いた以外は、実施例1と同様にしてコンデンサ試料を作製し、同様な試験を行った場合も、同様な傾向が認められた。
しかも、本実施例7のコンデンサ試料では、ESRのばらつき(CV値)が5.5%であり、CV値が13%であった実施例1(AgとPdとの混合粉末)に比較して、さらに小さくできることが確認できた。なお、実施例1および実施例7において、ESRのCV値は、第2導電層中のガラスとRuOとの重量比を、3.0とした場合において、メッキ前の試料を50個準備し、それらのESRを測定し、そのばらつきを求めることにより測定した。
【0108】
【発明の効果】
以上説明してきたように、本発明によれば、積層セラミックコンデンサなどの電子部品の外部端子電極部に抵抗機能を付与し、メッキ処理による抵抗の変動がなく、抵抗の経時変化のない極めて高い信頼性を持つ電子部品、より具体的にはCR複合電子部品を実現することができる。
【図面の簡単な説明】
【図1】 図1は本発明の一実施形態に係る電子部品としての積層セラミックコンデンサの要部断面図である。
【符号の説明】
2… 積層セラミックコンデンサ
4… 誘電体層
6,8… 内部電極層
10… 素子本体
12,14… 外部電極端子
20… 第1導電層
22… 第2導電層
24… 第3導電層
26… メッキ層[0001]
BACKGROUND OF THE INVENTION
The present invention is an electronic component such as a monolithic ceramic capacitor that has little resistance variation even by plating on the terminal electrode, can accurately control the equivalent series resistance (ESR), has little resistance change with time, and has high reliability. And a manufacturing method thereof.
[0002]
[Prior art]
With the development of information communication, electronic devices are becoming increasingly smaller, especially in the mobile phone market. These cellular phones incorporate a regulator IC, to which a multilayer ceramic capacitor is connected so as to form an output smoothing circuit.
[0003]
However, the multilayer ceramic capacitor has a very low equivalent series resistance (ESR), and a signal in the circuit loops to cause an oscillation phenomenon. As a result, it tends to be a noise during conversation. That is, in the secondary side circuit of the regulator IC, the ESR of the smoothing circuit greatly affects the phase characteristics of the feedback loop, and a problem arises particularly when the ESR becomes extremely low. That is, when a multilayer ceramic capacitor having a low ESR is used as the smoothing capacitor, the secondary side smoothing circuit is equivalently composed of only the L and C components, and the phase components existing in the circuit are ± 90 ° and 0 It becomes only °, and it oscillates easily with no phase margin.
[0004]
In order to suppress this oscillation, a capacitor with a large ESR is required. As a capacitor having a large ESR, there is an electrolytic capacitor using tantalum or aluminum, but it cannot be used in a mobile phone because of a critical problem in terms of reliability such as liquid leakage. For this reason, the current situation is that the noise at the time of using the mobile phone due to the capacitor for the smoothing circuit is left unattended.
[0005]
In order to solve such a problem, an electronic component having an increased ESR of a multilayer ceramic capacitor has been proposed. For example, in Japanese Patent No. 2578264, a metal oxide film is formed on the surface of an external terminal electrode of a multilayer ceramic capacitor, and this is used as a resistor to increase ESR, and the resistance value is controlled by the oxide film thickness. It is said.
[0006]
However, when actually manufacturing the capacitor disclosed in the patent, it is difficult to control the oxidation of the terminal electrode, and if the degree of oxidation is as large as possible, the internal electrode is also oxidized, and it can function as a capacitor. There is a problem that it becomes impossible. Even if only the terminal electrode can be oxidized, there is a problem because the terminal electrode is oxidized.
[0007]
That is, since the terminal electrode is oxidized, when plating the surface of the terminal electrode, it is necessary to form a plating film by electroless plating, and even the ceramic body is not plated during the plating. It is necessary to coat with resin or the like. For this reason, not only the process becomes complicated, but also the adhesion between the oxide film and the plating film (Ni film) is remarkably lowered, and peeling occurs between them, which is necessary and sufficient mechanical as an electronic component. There is a disadvantage that strength cannot be obtained. That is, when a lead wire is provided on the nickel plating film of the terminal electrode, the lead wire is easily peeled off.
[0008]
Also, for example, as described in Japanese Patent Application Laid-Open No. 59-225509, there is also known a laminate in which a resistor paste such as ruthenium oxide is laminated on a multilayer ceramic capacitor, and this is simultaneously fired to form a resistor. ing. However, when the terminal electrode is provided as it is, the equivalent circuit becomes a C / R or (LC / R) parallel circuit, and a series circuit cannot be obtained. Further, in order to obtain a series circuit, the shape of the terminal electrode becomes complicated, and the manufacturing process becomes complicated.
Further, in the above conventional capacitor structure, it is very difficult to control ESR, and a desired resistance value cannot be easily obtained.
[0009]
Recently, since various devices including a power source, or electric devices and electronic devices are used in various environments, the capacitor is required to have no change in characteristics even under severe use conditions. In particular, it is important that the ESR is stable over time.
[0010]
[Problems to be solved by the invention]
The object of the present invention is to provide a highly reliable multilayer ceramic capacitor that is less susceptible to resistance fluctuations even by plating on the terminal electrode portion, can accurately control the equivalent series resistance (ESR), has little resistance change with time, and the like. It is providing the electronic component and its manufacturing method.
[0011]
[Means for Solving the Problems]
In order to achieve the above object, an electronic component according to the present invention includes:
An element body in which dielectric layers and internal electrode layers are alternately laminated;
An electronic component having an external terminal electrode formed on the outer surface of the element body,
The external terminal electrode is
A first conductive layer formed directly on the outer surface of the element body so as to be electrically connected to at least a part of the internal electrode, and made of a hardly oxidizable material;
A second conductive layer formed on an outer surface of the first conductive layer and mainly including a mixture of a conductive material and an insulating material;
A third conductive layer formed on the outer surface of the second conductive layer and made of a hardly oxidizable material.
[0012]
The first conductive layer and the third conductive layer preferably include one or more metals selected from Pd, Ag, Pt, Au, Rh, Ir, and Ru. More preferably, the first conductive layer and the third conductive layer preferably contain these two or more kinds of alloys. Particularly preferably, the first conductive layer preferably contains an alloy of Ag and Pd.
[0013]
The conductive material is not particularly limited, and for example, a conductive oxide such as a metal oxide or a metal is used. The conductive oxide preferably contains at least one oxide selected from ruthenium oxide, ruthenium oxide compounds and graphite. Although it does not specifically limit as said insulating substance, For example, an insulating oxide is illustrated and it is preferable that glass and a metal oxide are included especially.
[0014]
It is preferable that the second conductive layer functions as a resistor that resists higher resistance than the first conductive layer and the third conductive layer.
[0015]
The average particle diameter of the particles forming the first conductive layer and the third conductive layer is preferably 0.1 to 30 μm.
[0016]
It is preferable that the average particle size of the conductive material particles forming the second conductive layer is 0.01 to 10 μm, and the average particle size of the insulating material particles is 0.01 to 10 μm.
[0017]
It is preferable that the first conductive layer and the third conductive layer contain glass. In this case, it is preferable that the glass of the said 1st conductive layer and the 3rd conductive layer contains manganese oxide. Moreover, it is more preferable that the content of manganese oxide in the glass containing manganese oxide is 0 to 40% by weight (not including 0%) with 100% by weight of the entire glass. Furthermore, it is preferable that the average particle diameter of the glass particles is 0.01 to 30 μm.
[0018]
A plating layer is preferably formed on the outer surface of the third conductive layer.
The internal electrode layer is not particularly limited, but preferably contains a base metal such as Ni.
[0019]
In order to achieve the above object, a method of manufacturing an electronic component according to the first aspect of the present invention includes:
Forming a device body in which dielectric layers and internal electrode layers are alternately laminated;
Applying and baking a first conductive layer paste containing a hardly oxidizable material on the outer surface of the element body to form a first conductive layer;
Applying and baking a second conductive layer paste mainly containing a mixture of a conductive material and an insulating material on the outer surface of the first conductive layer to form a second conductive layer;
Applying a third conductive layer paste containing a hardly oxidizable material to the outer surface of the second conductive layer and baking it to form a third conductive layer.
An electronic component manufacturing method according to a second aspect of the present invention includes:
Forming a device body in which dielectric layers and internal electrode layers are alternately laminated;
Applying and baking a first conductive layer paste containing a hardly oxidizable material on the outer surface of the element body to form a first conductive layer;
Applying a second conductive layer paste mainly containing a mixture of a conductive material and an insulating material to the outer surface of the first conductive layer;
Applying a third conductive layer paste containing a hardly oxidizable material to the outer surface of the second conductive layer paste, followed by baking to form a second conductive layer and a third conductive layer. .
[0020]
The first conductive layer paste is baked in an atmosphere (neutral or reducing atmosphere) that is not an oxidizing atmosphere, and the second conductive layer paste and the third conductive layer paste are baked in an oxidizing atmosphere. It is preferable to carry out with.
[0021]
The electronic component according to the present invention is not limited to a multilayer ceramic capacitor, and also includes a composite electronic component such as a CR composite electronic component having a capacitor element portion and an inductor element portion. In the CR composite electronic component, the element body is composed of a capacitor element portion and an inductor element portion, and the common external electrode terminal of these element portions is the external terminal structure in the present invention.
[0022]
[Action]
In the present invention, a resistance function is provided to a terminal electrode in an electronic component such as a multilayer ceramic capacitor, thereby enabling adjustment of ESR. In addition, in the present invention, a resistor composed of the second conductive layer containing ruthenium oxide or the like as a conductive material is formed between the hardly oxidizable (substantially not oxidized) first conductive layer and the third conductive layer. As a result, the resistance variation is small even by the plating process on the terminal electrode portion, the equivalent series resistance (ESR) can be accurately controlled, and a highly reliable electronic component with little change in resistance with time can be realized. .
[0023]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the present invention will be described based on embodiments shown in the drawings.
FIG. 1 is a cross-sectional view of a main part of a multilayer ceramic capacitor as an electronic component according to an embodiment of the present invention.
[0024]
As shown in FIG. 1, a multilayer ceramic capacitor 2 according to an embodiment of the present invention includes a capacitor element body 10 having a configuration in which dielectric layers 4 and internal electrode layers 6 and 8 are alternately stacked. At both ends in the X direction of the capacitor element body 10, a pair of external terminal electrodes 12 and 14 are formed which are electrically connected to the internal electrode layers 6 and 8 that are alternately arranged inside the element body 10. The shape of the capacitor element body 10 is not particularly limited, but is usually a rectangular parallelepiped shape. Also, there is no particular limitation on the dimensions, and it may be an appropriate dimension according to the application. Usually, (0.6 to 5.6 mm) × (0.3 to 5.0 mm) × (0.3 ˜1.9 mm).
[0025]
In the external terminal electrodes 12 and 14, the first conductive layer 20, the second conductive layer 22, and the third conductive layer 24 are stacked in order from the side electrically connected to the end of the internal electrode layer 6 or 8, respectively. A plated layer 26 is formed on the outer surface of the third conductive layer 24.
[0026]
The first conductive layer 20 is made of a hardly oxidizable metal (including an alloy). As the preferred hardly oxidizable metal, for example, at least one metal of Pd, Ag, Au, Pt, Rh, Ru, Ir, an alloy of Ag and Pd, or another alloy is preferable. . Particularly preferably, the first conductive layer 20 includes an alloy of Ag and Pd. By using an alloy, the metal component (Ag or Pd or the like) is less likely to diffuse into the insulating oxide (resistor glass component) in the second conductive layer 22, and the variation in ESR can be further reduced. .
[0027]
The second conductive layer 22 is made of a material containing a conductive oxide and an insulating oxide. The conductive oxide is not particularly limited as long as it is an oxide exhibiting conductivity, but preferably includes at least one selected from ruthenium oxide, a ruthenium oxide compound, and graphite. Examples of the ruthenium oxide compound include Bi.2Ru2O7, SrRuO3, CaRuO3, Pb2Ru2O6, BaRuO3However, it is not limited to these. However, among these, Bi2Ru2O7Is particularly preferred. Bi2Ru2O7By selecting, stable ESR can be obtained even after the moisture resistance load test.
The graphite is preferably graphite / carbon.
[0028]
Further, the insulating oxide is not particularly limited, but it is preferable to select glass from the viewpoint of controlling the resistance value and securing the sinterability of the conductive material and the adhesiveness with the first conductive layer 20. . The composition of the glass is not particularly limited, but any glass composition can be appropriately selected according to the required properties for controlling the resistance value. Further, in order to adjust the resistance value or to control other electrical characteristics required for the resistor, a metal oxide can be added according to the required characteristics. Moreover, in order to adjust these electrical characteristics, it is not necessary to limit to an oxide, and a metal may be added depending on the application. When a resistance of about 0.1Ω or less is required, An insulating oxide may be used.
[0029]
The resistance value can be controlled by the mixing ratio of the conductive oxide and the insulating oxide, and can also be controlled by the film thickness. Furthermore, the resistance value can also be controlled by the glass composition.
[0030]
The third conductive layer 24 is made of at least one metal (including alloy) of Pd, Ag, Au, Pt, Rh, Ru, Rh, and Ir, preferably an Ag-based alloy, and more preferably Ag.
[0031]
The first conductive layer 20 and the third conductive layer 24 are made of glass to improve the sinterability of the conductive material and to secure the adhesion between the element body 10 or each of the conductive layers 20 to 24. Contained. The composition of this glass need not be particularly limited, but preferably contains manganese oxide. The content of manganese oxide is preferably 0 to 40% by weight of the whole glass, and more preferably 0.01 to 20% by weight.
[0032]
By containing manganese oxide in the glass, the sinterability of the first conductive layer 20 and the third conductive layer 24 is remarkably improved, and the plating solution suppresses penetration into the terminal when forming the plating layer 26 and the like. Can be sure to do. As a result, it is possible to suppress fluctuations in resistance before and after plating.
[0033]
In the present embodiment, the plating layer 26 is formed on the third conductive layer 24 as necessary. The plating layer 26 may use either a dry method represented by sputtering or the like, or a wet method performed in a plating solution, but a conventionally known wet method, specifically, an electrolytic plating method, An electroless plating method can be used, and an electrolytic plating method is preferable.
[0034]
When the plating layer is formed on the terminal electrode by the electrolytic plating method, it is usually formed in the order of Ni and Sn or Ni and Sn—Pb solder plating from the terminal electrode. It is preferable to form a plating layer in the order of Sn and Sn. Although the thickness of a plating layer is not specifically limited, Usually, it is about 0.1-20 micrometers in total.
[0035]
In the multilayer ceramic capacitor 2 of the present embodiment, since the third conductive layer 24 in the terminal electrode is a sintered metal layer, it can be easily plated in the electrolytic plating process, and the plating solution into the terminal electrode Can also be suppressed. Therefore, the fluctuation of the resistance value of the second conductive layer can be suppressed before and after plating. For the same reason, since moisture penetration can be suppressed even in the moisture resistance load test, it is extremely stable over time.
[0036]
The multilayer ceramic capacitor 2 of this embodiment is manufactured as follows. First, a sintered body chip that is the element body 10 of the multilayer ceramic capacitor is manufactured. The method for producing a sintered body chip is obtained by obtaining a laminate of the dielectric layer 4 and the internal electrode layers 6 and 8 by a printing method or a green sheet method and then sintering after removing the binder according to a conventional method. .
[0037]
Thereafter, external terminal electrodes 12 and 14 are formed on both end surfaces of the element body 10 where the end portions of the internal electrode layers 6 and 8 are exposed. In forming the external terminal electrodes 12 and 14, first, the first conductive layer paste is applied to both end faces of the element body 10 and dried to remove the binder (binder removal). The binder removal conditions are not particularly limited, but it is usually preferable to carry out in air for about 300 to 600 ° C. for about 1 to 60 minutes. During this removal, Ni which is the internal electrode layers 6 and 8 is oxidized. Therefore, a reduction treatment is performed to reduce the oxidized Ni. The reduction is not particularly limited, but about 250 to 600 ° C., about 1 to 60 minutes, N2And H2It is preferable to carry out in a mixed atmosphere.
[0038]
Then neutral or N2And H2Baking is performed on the element body 10 in a reducing atmosphere, which is a mixed gas. The baking temperature is not particularly limited, and is preferably about 600 to 1200 ° C. and about 1 to 60 minutes.
[0039]
Next, a second conductive layer paste is applied onto the first conductive layer 20, dried, and baked. The baking conditions are not particularly limited, and are preferably about 600 to 1000 ° C. and about 1 to 60 minutes, and the atmosphere is preferably an oxidizing atmosphere, particularly in the air.
[0040]
Next, a third conductive layer paste is applied onto the second conductive layer 22, dried, and baked. The baking conditions may be the same as those for the second conductive layer 22. Note that the baking process may be performed simultaneously after the application and drying of the third conductive layer paste, without baking immediately after the application and drying of the second conductive layer paste. The baking process in this case is performed in an oxidizing atmosphere, particularly in air.
[0041]
Also, the same effect can be obtained by baking the first conductive layer 20 and the second conductive layer 22 at the same time, or baking the first to third conductive layers at the same time. The baking process in this case is performed in a reducing atmosphere.
Details of the manufacturing method will be described below.
[0042]
[Dielectric layer paste]
The dielectric layer paste is manufactured by kneading a dielectric material and an organic vehicle. As the dielectric material, a powder corresponding to the composition of the dielectric layer is used. The dielectric material is not particularly limited, and various dielectric materials may be used. For example, a titanium oxide-based oxide, a titanium-based composite oxide, or a mixture thereof is preferable. As the titanium oxide-based oxide, NiO, CuO, Mn are optionally used.3O4, Al2O3, MgO, SiO2TiO to which a total of 0.001 to 30% by weight is added2-Based oxides are exemplified, and titanium-based composite oxides include barium titanate BaTiO.3Etc. The atomic ratio of Ba / Ti is preferably about 0.95 to 1.20, and BaTiO3Includes MgO, CaO, Mn3O4, Y2O3, V2O5, ZnO, ZrO2, Nb2O5, Cr2O3, Fe2O3, P2O5, Na2O, K2O or the like may be added in a total amount of about 0.001 to 30% by weight. In addition, (BaCa) SiO for adjusting the firing temperature and the linear expansion coefficient2Glass such as glass may be added to the dielectric layer paste.
[0043]
The method for producing the dielectric material is not particularly limited. For example, when barium titanate is used, hydrothermally synthesized BaTiO 3 is used.3In addition, a method of mixing the subcomponent raw materials can be used. BaCO3And TiO2Alternatively, a dry synthesis method may be used in which a mixture of a raw material and a subcomponent raw material is calcined to cause a solid phase reaction. Further, a mixture of a precipitate obtained by a coprecipitation method, a sol-gel method, an alkali hydrolysis method, a precipitation mixing method and the like and a subcomponent material may be calcined and synthesized. In addition, as a subcomponent, at least 1 or more types, such as an oxide and various compounds which become an oxide by baking, for example, carbonate, an oxalate, a hydroxide, an organometallic compound, etc., can be used.
The average particle size of the dielectric material may be determined according to the average crystal particle size of the target dielectric layer, but usually a powder having an average particle size of about 0.3 to 1.0 μm is used.
The dielectric layer paste is manufactured by kneading a dielectric material and an organic vehicle.
[0044]
The organic vehicle is obtained by dissolving a binder in an organic solvent. The binder used for the organic vehicle is not particularly limited, and may be appropriately selected from usual various binders such as ethyl cellulose. Further, the organic solvent to be used is not particularly limited, and may be appropriately selected from various organic solvents such as terpineol, butyl carbitol, acetone, and toluene depending on the printing method, the sheet method, and the method to be used.
[0045]
The thickness per layer of the dielectric layer is not particularly limited, but is usually about 1.5 to 20 μm. Moreover, the number of laminated dielectric layers is usually about 100 to 300.
[0046]
[Internal electrode layer paste]
The conductive material of the internal electrode layer paste is not particularly limited, but is preferably composed of at least one selected from Ni and Cu. Moreover, an inexpensive base metal can be used by using a material having a reduction resistance as the dielectric layer constituent material. For this reason, Ni or Ni alloy is particularly preferable as the conductive material. The Ni alloy is preferably an alloy of Ni and one or more elements selected from Mn, Cr, Co, Al, etc., and the Ni content in the alloy is preferably 95% by weight or more. In addition, in Ni or Ni alloy, various trace components, such as P, may be contained by about 0.1 wt% or less.
[0047]
The internal electrode layer paste is prepared by kneading the above-mentioned various conductive metals and alloys, or various oxides, organometallic compounds, resinates, and the like that become the above-described conductive material after firing and the above-described organic vehicle.
The thickness of the internal electrode may be appropriately determined according to the use, but is preferably about 0.5 to 5 μm.
[0048]
[First conductive layer paste]
The first conductive layer paste includes a conductive material, glass frit, and an organic vehicle. The conductive material is selected from at least one of Ag, Au, Pt, Pd, Ru, Ir, and Rh, preferably Ag, Pd, or an alloy thereof, and particularly preferably Ag and Pd. Glass frit is added to these conductive materials in order to ensure adhesion to the sintering aid or chip body.
[0049]
The average particle size of the conductive material is 0.01 to 30 μm. When the particle size is smaller than this, the aggregation of the conductive material particles becomes severe, and the first conductive layer is liable to crack when the first conductive layer layer paste is applied, dried, or baked. When the diameter is large, pasting becomes difficult.
[0050]
The average particle size of the glass frit is 0.01 to 30 μm. If the particle size is smaller than this, sintering of the conductive material becomes non-uniform, causing cracks in the terminal electrode. If it is larger than this, the dispersion of the glass deteriorates, and the first conductive layer 20 and the element body 10 are deteriorated. Adhesiveness with is reduced.
[0051]
The conductive material and glass frit are dispersed in a vehicle to obtain a first conductive layer paste.
The glass frit composition is not particularly limited. However, since it is necessary to bake in a neutral or reducing atmosphere, it is necessary to perform the function as glass even in such an atmosphere. For example, silicate glass {(SiO2: 20-80% by weight, Na2O: 80 to 20% by weight) and (SiO2: 7 to 63% by weight, ZnO: 37 to 93% by weight)}, borosilicate glass (B2O3: 5 to 50% by weight, SiO2: 5-70 wt%, PbO: 1-10 wt%, K2O: 1 to 15% by weight), alumina silicate glass (Al2O3: 1 to 30% by weight, SiO2: 10 to 60% by weight, Na2O: 5 to 15% by weight, CaO: 1 to 20% by weight, B2O3: One to two or more kinds of glass frit selected from 5 to 30% by weight may be used.
[0052]
For such glass, if necessary, CaO: 0.01 to 50 wt%, BaO: 0.01 to 50 wt%, MgO: 0.01 to 5 wt%, ZnO: 0.01 to 70 wt% %, PbO: 0.01 to 5% by weight, Na2O: 0.01 to 10% by weight, K2O: 0.01 to 10% by weight, MnO2: An additive such as 0.01 to 40% by weight may be mixed so as to have a predetermined composition.
The content of the glass with respect to the metal component which is a conductive material is not particularly limited, but is usually about 0.5 to 15% by weight with the metal component being 100% by weight.
The organic vehicle described above may be used as the organic vehicle.
[0053]
[Second conductive layer paste]
The second conductive layer paste includes a conductive material, glass frit, and an organic vehicle. This conductive material is selected from at least one of ruthenium oxide, ruthenium oxide compounds and graphite, but ruthenium oxide (RuO).2) Is preferable. Glass frit is added to the second conductive layer paste to control the resistance value, to ensure the adhesion of the conductive material sintering aid, or the element body 10 and the first conductive layer 20.
[0054]
The average particle diameter of the conductive material is preferably 0.01 to 30 μm. When the particle diameter is smaller than this, the aggregation of the conductive material particles becomes intense, and the second conductive layer is likely to crack when the first conductive layer paste is applied, dried, or baked. When is large, pasting becomes difficult. The average particle size of the glass frit is 0.01 to 30 μm. If the particle size is smaller than this, sintering of the conductive material becomes non-uniform, which not only causes cracks in the second conductive layer, but also increases the variation in resistance value. The dispersion of the resistance becomes worse, and the variation of the resistance value also increases.
The conductive material and glass frit are dispersed in a vehicle to obtain a second conductive layer paste.
[0055]
The glass frit composition is not particularly limited, and the same glass frit composition as that of the first conductive layer may be used, and the glass composition can be appropriately selected depending on a desired resistance value.
The organic vehicle described above may be used as the organic vehicle.
[0056]
[Third conductive layer paste]
The third conductive layer paste includes a conductive material, glass frit, and an organic vehicle. The conductive material is selected from at least one of Ag, Au, Pt, Pd, Ru, Ir, and Rh, but is preferably Ag or an Ag-based alloy, and particularly preferably Ag. Glass frit is added to these conductive materials in order to ensure adhesion between the sintering aid or the chip body and the second conductive layer.
[0057]
The average particle diameter of the conductive material is 0.01 to 30 μm. When the particle size is smaller than this, the aggregation of the conductive material particles becomes severe, and the third conductive layer is liable to crack when the third conductive layer paste is applied, dried, or baked. When is large, pasting becomes difficult. The average particle size of the glass frit is 0.01 to 30 μm. If the particle size is smaller than this, sintering of the conductive material becomes non-uniform, causing cracks in the terminal electrode, and if it is larger than this, the dispersion of the glass is deteriorated, and the second conductive layer 22 and / or the raw material is not. Adhesiveness with the body main body 10 falls.
[0058]
The conductive material and glass frit are dispersed in a vehicle to obtain a third conductive layer paste.
The glass frit composition is not particularly limited, but more preferably contains manganese oxide.
[0059]
[Content of organic vehicle]
There is no restriction | limiting in particular in content of the organic vehicle in each above-mentioned paste, What is necessary is just to set normal content, for example, about 1 to 5 weight% for a binder, and 10 to 50 weight% for a solvent. Each paste may contain an additive selected from various dispersants, plasticizers, dielectrics, insulators, and the like as necessary. The total content of these is preferably 10% by weight.
[0060]
[Production of green chip]
When using the printing method, the dielectric paste and the internal electrode paste are printed on a substrate such as PET. At this time, lamination is performed so that one of the end portions of the internal electrode paste is alternately exposed to the outside from the end portion of the dielectric paste. Thereafter, thermocompression bonding is performed, cutting into a predetermined shape to form a chip, and then peeling from the substrate to obtain a green chip.
[0061]
When using the sheet method, a dielectric layer paste is used to form a green sheet, the internal electrode layer paste is printed on the green sheet, and these layers are alternately stacked, and cut into a predetermined shape. Use green chips.
[0062]
[Debinding process]
The conditions for the debinding treatment performed before firing may be normal, but when a base metal such as Ni or Ni alloy is used for the conductive material of the internal electrode layer, it is particularly preferable to perform under the following conditions.
[0063]
Temperature increase rate: 5 to 300 ° C./hour, particularly 10 to 100 ° C./hour,
Holding temperature: 200 to 400 ° C./hour, in particular 250 to 300 ° C./hour,
Temperature holding time: 0.5 to 24 hours, especially 5 to 20 hours,
Atmosphere: in the air.
[0064]
[Baking process]
The atmosphere during firing of the green chip may be appropriately selected according to the type of the conductive material of the internal electrode paste, but when a base metal such as Ni or Ni alloy is used as the conductive material, the firing atmosphere is N.2As the main component and H21 to 10% by volume and H obtained by water vapor pressure at 10 to 35 ° C.2What mixed O gas is preferable. Oxygen partial pressure is 10-3-10-8Pa is preferable. When the oxygen partial pressure is less than the above range, the conductive material in the internal electrode layer may be abnormally sintered and may be interrupted. Further, when the oxygen partial pressure exceeds the above range, the internal electrode layer tends to be oxidized.
[0065]
The holding temperature during firing is preferably 1100 to 1400 ° C, particularly preferably 1200 to 1300 ° C. If the holding temperature is less than the above range, the densification is insufficient, and if it exceeds the above range, the internal electrode layer tends to be interrupted. The temperature holding time during firing is preferably 0.5 to 8 hours, particularly 1 to 3 hours.
[0066]
[Annealing process]
When firing in a reducing atmosphere, it is preferable to anneal the element body 10 of the multilayer capacitor. Annealing is a process for re-oxidizing the dielectric layer 4, whereby the accelerated life of the insulation resistance can be significantly prolonged.
[0067]
The oxygen partial pressure in the annealing atmosphere is 10-3Pa or more, especially 10-3-10-1Pa is preferable. If the oxygen partial pressure is less than the above range, reoxidation of the dielectric layer is difficult, and if it exceeds the above range, the internal electrode layer is oxidized.
[0068]
The annealing holding temperature is preferably 1100 ° C. or lower, particularly 500 to 1000 ° C. When the holding temperature is lower than the above range, the dielectric layer is not sufficiently oxidized, and the accelerated lifetime of the insulation resistance tends to be shortened. It reacts with the dielectric substrate and shortens the accelerated life. Note that the annealing step may be composed only of temperature rise and temperature drop. In this case, it is not necessary to take a temperature holding time, and the holding temperature is synonymous with the maximum temperature. The temperature holding time is preferably 0 to 20 hours, particularly 2 to 10 hours. The atmosphere gas is N2And humidified H2It is preferable to use a gas.
[0069]
In each process of debinding, firing and annealing described above, N2, H2For example, a wetter or the like may be used to wet the gas or the mixed gas. The water temperature in this case is preferably about 5 to 75 ° C.
[0070]
The binder removal step, the firing step, and the annealing step may be performed continuously or independently.
When these are performed continuously, the atmosphere may be changed independently without cooling after the binder removal treatment. When performing these continuously, after debinding, change the atmosphere without cooling, then raise the temperature to the firing holding temperature, perform firing, then cool and reach the holding temperature in the annealing process It is preferable to perform annealing by changing the atmosphere.
[0071]
Moreover, when performing these independently, in a binder removal process, it heats up to predetermined | prescribed holding | maintenance temperature, and after holding | maintaining for predetermined time, it falls to room temperature. The binder removal atmosphere at that time is the same as in the case of continuous operation. Alternatively, the debinding step and the firing step may be performed continuously, and only the annealing step may be performed independently, or only the debinding step may be performed independently, and the firing step and the annealing step performed continuously. You may make it do.
[0072]
[Formation of first conductive layer]
The first conductive layer paste is applied to the sintered body chip. Although it does not specifically limit as an application | coating process, The dipping method etc. should just be used. The application amount of the first conductive layer paste is not particularly limited, and may be appropriately adjusted depending on the size of the sintered body chip to be applied, but is usually about 5 to 100 μm. After applying the terminal electrode paste, it is dried. Drying is preferably performed at about 60 to 150 ° C. for about 10 minutes to 1 hour.
[0073]
After the first conductive layer paste is applied and dried as described above, the chip body is baked. The baking condition is, for example, N2Neutral atmosphere or N2And H2It is preferable to carry out by maintaining at 600 to 1200 ° C. for about 0 to 1 hour in a reducing atmosphere such as a mixed gas.
[0074]
[Formation of second conductive layer]
On the first conductive layer formed as described above, the second conductive layer paste is applied so as to completely cover the first conductive layer. Although it does not specifically limit as an application | coating process, The dipping method etc. should just be used. The coating amount of the second conductive layer paste is not particularly limited and may be appropriately adjusted within a range in which a desired resistance value can be obtained, but is usually about 5 to 100 μm. After applying the second conductive layer paste, it is dried. Drying is preferably performed at about 60 to 150 ° C. for about 10 minutes to 1 hour.
[0075]
After applying and drying the second conductive layer paste as described above, baking is performed. It is preferable to perform baking conditions by hold | maintaining for about 0 to 1 hour at 600 to 1000 degreeC in the air, for example.
[0076]
[Formation of third conductive layer]
A third conductive layer paste is applied on the second conductive layer thus formed. Although it does not specifically limit as an application | coating process, The dipping method etc. should just be used. The application amount of the third conductive layer paste is not particularly limited, and may be appropriately adjusted depending on the size of the element body 10, but is usually about 5 to 100 μm. After applying the third conductive layer paste, it is dried. Drying is preferably performed at about 60 to 150 ° C. for about 10 minutes to 1 hour.
[0077]
After applying and drying the third conductive layer paste as described above, baking is performed. It is preferable to perform baking conditions by hold | maintaining for about 0 to 1 hour at 600 to 1000 degreeC in the air, for example. Note that the baking process may be performed simultaneously after the application and drying of the third conductive layer paste, without baking immediately after the application and drying of the second conductive layer paste.
[0078]
[Plating layer]
If necessary, Ni and Sn layers or Sn—Pb alloy layers are formed on the terminal electrodes 12 and 14 by electrolytic plating. The thickness of the plating layer 26 is not particularly limited, but is usually about 0.1 to 20 μm.
[0079]
With such a configuration, the resistance value, that is, the ESR can be controlled. The ESR is not particularly limited, but is about 0.5Ω to 10Ω, preferably 0.5 to 5Ω. By having an ESR within this range, sufficient performance as a capacitor for a regulator IC can be exhibited.
The present invention is not limited to the above-described embodiment, and can be variously modified within the scope of the present invention.
[0080]
For example, in the above-described embodiment, the main object is to form the resistor, which is the second conductive layer 22 in the terminal electrode, in an oxidizing atmosphere, but the first conductive layer 20 to the third conductive layer 24 are formed. All can be formed by baking in a neutral or reducing atmosphere. In this case, various resistor materials can be used as the resistor material in the second conductive layer 22. As the resistor in this case, for example, TaN, Ta2N, LaB6, WC, MoSi2, TaSi2, SnO2, Ta2O5Etc. can be mentioned as examples.
[0081]
【Example】
Hereinafter, although this invention is demonstrated based on a more detailed Example, this invention is not limited to these Examples.
Example 1
BaCO as the main raw material for the dielectric layer3(Average particle size: 2.0 μm) and TiO2(Average particle diameter: 2.0 μm) was prepared. The atomic ratio Ba / Ti is 1.00. In addition to this, 100% by weight of BaTiO.3In contrast, MnCO as an additive30.2 wt%, MgCO30.2% by weight, Y2O32.1 wt%, (BaCa) SiO3Of 2.2% by weight were prepared.
[0082]
These raw material powders were mixed in an underwater ball mill and dried. The obtained mixed powder was calcined at 1250 ° C. for 2 hours. The calcined powder was pulverized with an underwater ball mill and dried. To the obtained calcined powder, an acrylic resin as an organic binder and methylene chloride and acetone as an organic solvent were added and further mixed to obtain a dielectric slurry. The obtained dielectric slurry was made into a dielectric green sheet by a doctor blade method.
[0083]
Ni powder (average particle size: 0.8 μm) was prepared as an internal electrode material, and ethyl cellulose as an organic binder and terpineol as an organic solvent were added thereto, and the mixture was kneaded using three rolls to obtain an internal electrode paste.
[0084]
As the conductive material of the first conductive layer, 30% by weight of Ag powder (average particle size: 5.0 μm) and 70% by weight of Pd powder (average particle size: 1.0 μm) are selected, and these conductive powders are 100% by weight. In contrast, 5% by weight of zinc-based glass frit or zinc-based manganese-containing glass having an average particle size of 2.0 μm is added, acrylic resin as an organic binder and terpineol as an organic solvent are added thereto, and kneaded using three rolls The first conductive layer paste was obtained.
[0085]
As the conductive material of the second conductive layer, RuO2(Average particle diameter: 1.0 μm), and mainly for adjusting the resistance value, as an insulating oxide, a zinc-based glass (ZnO: 65% by weight, B2O3: 22% by weight, SiO2: 13 wt%) was added in an amount of 50 to 500 wt%, and an organic binder, an acrylic resin, and terpineol as an organic solvent were added thereto, and the mixture was kneaded using three rolls to obtain a second conductive layer paste.
[0086]
As the conductive material of the third conductive layer, Ag powder (average particle size: 0.5 μm) is selected, and zinc-based glass frit or zinc-based manganese containing an average particle size of 2.0 μm is contained with respect to 100% by weight of the conductive powder. 5% by weight of glass was added, acrylic resin as an organic binder and terpineol as an organic solvent were added thereto, and the mixture was kneaded using three rolls to obtain a third conductive layer paste.
[0087]
In order to obtain a predetermined thickness, several dielectric green sheets are laminated, and the ends of the internal electrode paste are alternately exposed to the outside from the ends of the dielectric layer green sheets by screen printing. 200 printed green sheets were laminated and thermocompression bonded. Next, the chip shape after firing was cut so as to be 2.0 mm long × 1.2 mm wide × 1.2 mm thick to obtain a green chip.
[0088]
The obtained green chip was humidified with N2+ H2(H2: 3% by volume) H kept in an atmosphere at 1300 ° C. for 3 hours, fired, and further humidified2Partial pressure of oxygen containing gas 10-2The chip was held at 1000 ° C. for 2 hours in an atmosphere of Pa to obtain a chip sintered body. After applying the first conductive layer paste to both ends of the obtained sintered body, drying, removing the binder in the air, and performing a reduction treatment to reduce Ni, N2-H2The first conductive layer was obtained by holding at 950 ° C. for 10 minutes in the atmosphere. The second conductive layer paste was applied onto the formed first conductive layer, dried, and held in air at 850 ° C. for 10 minutes to obtain a second conductive layer.
The third conductive layer paste was applied onto the formed second conductive layer, dried, and held in air at 650 ° C. for 10 minutes to obtain a third conductive layer.
[0089]
Thereafter, a plating film was formed on the third conductive layer by electrolytic plating in the order of Ni and Sn. The capacitance of the obtained sample was 2.0 μF as designed.
[0090]
Table 1 shows the ESR values of the electronic parts manufactured as described above. The number of each measured is 50 and the average value is shown. As the glass in the first conductive layer and the third conductive layer, zinc-based glass (ZnO: 65 wt%, B2O3: 22% by weight, SiO2: 13 wt%) and the conductive material of the second conductive layer is RuO2As the glass in the second conductive layer, the above zinc-based glass was used. Changes in ESR before and after plating are numbered in advance on the body before plating. ESR is measured before and after plating, and if there is a fluctuation of ± 1.0 mΩ or more, it is judged that there is a fluctuation. Was measured.
[0091]
[Table 1]
Figure 0004496639
[0092]
From the results shown in Table 1, glass and RuO in the second conductive layer2It was confirmed that the ESR can be controlled by adjusting the weight ratio. It was also confirmed that there was little fluctuation in ESR before and after plating.
[0093]
Further, when the sample of this example was used as a smoothing capacitor of the regulator IC and operated at 100 kHz, it operated normally without causing voltage fluctuations such as oscillation.
[0094]
In addition, the sample of this example was subjected to a high-temperature load test (85 ° C., voltage application twice as high as the rating) and a moisture resistance load test (85 ° C., 85%, rated voltage application), which are capacitor acceleration tests. There was no change in ESR variation or other electrical characteristics.
[0095]
Example 2
Capacitor in the same manner as in Example 1 except that baking was performed simultaneously in air after application and drying of the third conductive layer paste, without baking immediately after application and drying of the second conductive layer paste. Samples were prepared and subjected to similar tests. The results are shown in Table 2.
[0096]
[Table 2]
Figure 0004496639
[0097]
As shown in Table 2, as compared with Example 1, it was confirmed that the number of ESR fluctuations before and after plating was further reduced, and the control characteristics and stability of ESR were further increased.
[0098]
Comparative Example 1
A capacitor sample was prepared in the same manner as in Example 1 except that the third conductive layer 24 shown in FIG. 1 was not formed. However, since the second conductive layer 22 is composed of oxide, The plating layer 26 could not be formed. Although it is possible to form a plating layer by using electroless plating, the resistance variation becomes large, which is not practical.
Comparative Example 2
Except not forming the 1st conductive layer 20 shown in FIG. 1, the capacitor | condenser sample was produced similarly to the said Example 1, and the same test was done.
[0099]
Since the second conductive layer 22 is formed directly on the capacitor body 10 without forming the first conductive layer 20, electrical connection with Ni as the internal electrode cannot be ensured, and the static electricity as designed. Capacitance and other electrical characteristics could not be obtained.
[0100]
Example 3
A similar tendency was observed when a capacitor sample was prepared in the same manner as in Example 1 except that strontium-based glass was used as the glass composition in the second conductive layer, and a similar test was performed.
[0101]
Example 4
Bi as a conductive material in the second conductive layer2Ru2O7A similar tendency was also observed when a capacitor sample was prepared in the same manner as in Example 1 and the same test was performed, except that was used.
Moreover, the capacitor sample of this example was subjected to a moisture resistance load test (85 ° C./85% RH: rated voltage application) for 1000 hours, and the rate of change of ESR before and after that was measured, and was within ± 0.5% It was confirmed that stable ESR was obtained. As a conductive material in the second conductive layer, RuO2When the same moisture resistance load test was performed on the capacitor sample of Example 1 using the same, the variation rate of ESR was ± 3%.
[0102]
Example 5
As glass of the first conductive layer and the third conductive layer, zinc-based manganese-containing glass (ZnO: 60% by weight, B2O3: 20% by weight, SiO2Table 3 shows the results of producing a capacitor sample in the same manner as in Example 1 except that: 10 wt% and MnO: 10 wt% were used.
[0103]
[Table 3]
Figure 0004496639
[0104]
As shown in Table 3, the use of zinc-based manganese-containing glass further reduces the number of ESR fluctuations before and after plating, and further increases the control characteristics and stability of ESR. It could be confirmed.
[0105]
Example 6
A capacitor sample was prepared in the same manner as in Example 1 except that graphite / carbon (average particle size: 1.1 μm) was used as the conductive material in the second conductive layer. Table 4 shows.
[0106]
[Table 4]
Figure 0004496639
[0107]
Example 7
As in Example 1, except that an alloy powder of Ag—Pd (average particle size: 0.8 μm) having a composition ratio of Ag and Pd of 30:70 was used as the conductive material of the first conductive layer. The same tendency was observed when a capacitor sample was prepared and the same test was performed.
Moreover, in the capacitor sample of Example 7, the ESR variation (CV value) was 5.5%, compared with Example 1 (mixed powder of Ag and Pd) in which the CV value was 13%. It was confirmed that it could be further reduced. In Examples 1 and 7, the CSR value of ESR is the same as that of glass in the second conductive layer and RuO.2When the weight ratio is 3.0, 50 samples before plating were prepared, their ESR was measured, and the variation was determined.
[0108]
【The invention's effect】
As described above, according to the present invention, a resistance function is imparted to an external terminal electrode portion of an electronic component such as a multilayer ceramic capacitor, resistance does not vary due to plating, and resistance does not change with time. It is possible to realize an electronic component having a property, more specifically, a CR composite electronic component.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of a main part of a multilayer ceramic capacitor as an electronic component according to an embodiment of the present invention.
[Explanation of symbols]
2 ... Multilayer ceramic capacitor
4 ... Dielectric layer
6, 8 ... Internal electrode layer
10 ... Element body
12, 14 ... External electrode terminals
20 ... 1st conductive layer
22 ... Second conductive layer
24 ... Third conductive layer
26 ... Plating layer

Claims (14)

誘電体層と内部電極層とが交互に積層された素子本体と、
前記素子本体の外面に形成される外部端子電極とを有する電子部品であって、
前記外部端子電極が、
前記内部電極の少なくとも一部と電気的に接続するように前記素子本体の外面に直接に形成され、難酸化性の材質からなる第1導電層と、
前記第1導電層の外面に形成され、導電性物質と絶縁性物質の混合物を主として含む第2導電層と、
前記第2導電層の外面に形成され、難酸化性の材質で構成される第3導電層とを有し、
前記難酸化性の材質はPd,Ag,Pt,Au,Rh,Ir,Ruから選択される1種以上の金属、またはこれらの2種以上の合金からなり、
前記導電性物質が黒鉛を含むことを特徴とする電子部品。
An element body in which dielectric layers and internal electrode layers are alternately laminated;
An electronic component having an external terminal electrode formed on the outer surface of the element body,
The external terminal electrode is
The directly formed on the outer surface of the device body so as to at least partially electrically connected to the internal electrodes, a first conductive layer made of a material hardly oxidizable,
A second conductive layer formed on an outer surface of the first conductive layer and mainly including a mixture of a conductive material and an insulating material;
Formed on the outer surface of the second conductive layer, it has a third conductive layer formed of a material of the hardly oxidizable,
The hardly oxidizable material is composed of one or more metals selected from Pd, Ag, Pt, Au, Rh, Ir, and Ru, or an alloy of two or more thereof.
An electronic component, wherein the conductive material includes graphite .
前記絶縁性物質が、ガラスおよび金属酸化物を含むことを特徴とする請求項1に記載の電子部品。The electronic component according to claim 1 , wherein the insulating substance includes glass and a metal oxide . 前記第2導電層が、前記第1導電層および第3導電層の抵抗よりも高い抵抗する抵抗体として機能することを特徴とする請求項1または2のいずれかに記載の電子部品。The second conductive layer, the electronic component according to claim 1 or 2, characterized in that functions as a resistor to a higher resistance than the resistance of the first conductive layer and the third conductive layer. 前記第1導電層および第3導電層を形成する粒子の平均粒子径が0.1〜30μmであることを特徴とする請求項1〜のいずれかに記載の電子部品。Electronic component according to any one of claims 1 to 3 having an average particle diameter of the particles forming the first conductive layer and the third conductive layer is characterized in that it is a 0.1 to 30 [mu] m. 前記第2導電層を形成する導電性物質の粒子の平均粒子径が0.01〜10μmであり、前記絶縁性物質の粒子の平均粒子径が0.01〜10μmであることを特徴とする請求項1〜のいずれかに記載の電子部品。The conductive material particles forming the second conductive layer have an average particle size of 0.01 to 10 μm, and the insulating material particles have an average particle size of 0.01 to 10 μm. Item 5. The electronic component according to any one of Items 1 to 4 . 前記第1導電層および第3導電層がガラスを含有していることを特徴とする請求項1〜のいずれかに記載の電子部品。Electronic component according to any one of claims 1 to 5, wherein the first conductive layer and the third conductive layer is characterized by containing the glass. 前記第1導電層および第3導電層のガラスが、酸化マンガンを含有していることを特徴とする請求項に記載の電子部品。The electronic component according to claim 6 , wherein the glass of the first conductive layer and the third conductive layer contains manganese oxide. 前記酸化マンガンを含むガラスにおける酸化マンガンの含有量が、ガラス全体を100重量%として、0〜40重量%(0%を含まない)であることを特徴とする請求項に記載の電子部品。8. The electronic component according to claim 7 , wherein the content of manganese oxide in the glass containing manganese oxide is 0 to 40% by weight (excluding 0%) with 100% by weight of the entire glass. 前記ガラスの粒子の平均粒子径が0.01〜30μmであることを特徴とする請求項のいずれかに記載の電子部品。Electronic component according to any of claims 6-8 having an average particle diameter of the particles of the glass is characterized by a 0.01 to 30. 前記第3導電層の外面にメッキ層が形成されていることを特徴とする請求項1〜のいずれかに記載の電子部品。Electronic component according to any one of claims 1 to 9, characterized in that the plating layer is formed on an outer surface of the third conductive layer. 前記内部電極層がNiを含有することを特徴とする請求項1〜10のいずれかに記載の電子部品。Electronic component according to any one of claims 1 to 10, wherein the inner electrode layer is characterized by containing Ni. 誘電体層と内部電極層とが交互に積層された素子本体を形成する工程と、
前記素子本体の外面に、難酸化性の材質を含む第1導電層用ペーストを塗布して焼き付け、難酸化性の材質からなる第1導電層を形成する工程と、
前記第1導電層の外面に、導電性物質と絶縁性物質の混合物を主として含む第2導電層用ペーストを塗布して焼き付け、第2導電層を形成する工程と、
前記第2導電層の外面に、難酸化性の材質を含む第3導電層用ペーストを塗布して焼き付け、第3導電層を形成する工程とを有し、
前記難酸化性の材質はPd,Ag,Pt,Au,Rh,Ir,Ruから選択される1種以上の金属、またはこれらの2種以上の合金からなり、
前記導電性物質が黒鉛を含むことを特徴とする電子部品の製造方法。
Forming a device body in which dielectric layers and internal electrode layers are alternately laminated;
Applying and baking a first conductive layer paste containing a hardly oxidizable material on the outer surface of the element body to form a first conductive layer made of a hardly oxidizable material ;
Applying and baking a second conductive layer paste mainly containing a mixture of a conductive material and an insulating material on the outer surface of the first conductive layer to form a second conductive layer;
The outer surface of the second conductive layer, baking is applied to the third conductive layer paste containing the material for the hardly oxidizable, have a forming a third conductive layer,
The hardly oxidizable material is composed of one or more metals selected from Pd, Ag, Pt, Au, Rh, Ir, and Ru, or an alloy of two or more thereof.
The method for manufacturing an electronic component, wherein the conductive material includes graphite .
誘電体層と内部電極層とが交互に積層された素子本体を形成する工程と、
前記素子本体の外面に、難酸化性の材質を含む第1導電層用ペーストを塗布して焼き付け、難酸化性の材質からなる第1導電層を形成する工程と、
前記第1導電層の外面に、導電性物質と絶縁性物質の混合物を主として含む第2導電層用ペーストを塗布する工程と、
前記第2導電層用ペーストの外面に、難酸化性の材質を含む第3導電層用ペーストを塗布し、その後焼き付け処理を行い、第2導電層および第3導電層を形成する工程とを有し、
前記難酸化性の材質はPd,Ag,Pt,Au,Rh,Ir,Ruから選択される1種以上の金属、またはこれらの2種以上の合金からなり、
前記導電性物質が黒鉛を含むことを特徴とする電子部品の製造方法。
Forming a device body in which dielectric layers and internal electrode layers are alternately laminated;
Applying and baking a first conductive layer paste containing a hardly oxidizable material on the outer surface of the element body to form a first conductive layer made of a hardly oxidizable material ;
Applying a second conductive layer paste mainly containing a mixture of a conductive material and an insulating material to the outer surface of the first conductive layer;
Applying a third conductive layer paste containing a hardly oxidizable material to the outer surface of the second conductive layer paste, followed by baking to form a second conductive layer and a third conductive layer. And
The hardly oxidizable material is composed of one or more metals selected from Pd, Ag, Pt, Au, Rh, Ir, and Ru, or an alloy of two or more thereof.
The method for manufacturing an electronic component, wherein the conductive material includes graphite .
前記第1導電層用ペーストの焼き付けを、酸化性雰囲気ではない雰囲気で行い、前記第2導電層用ペーストおよび前記第3導電層用ペーストの焼き付けを酸化性雰囲気で行うことを特徴とする請求項12または13に記載の電子部品の製造方法。The baking of the first conductive layer paste is performed in an atmosphere other than an oxidizing atmosphere, and the baking of the second conductive layer paste and the third conductive layer paste is performed in an oxidizing atmosphere. 14. A method for producing an electronic component according to 12 or 13 .
JP2000349209A 1999-11-29 2000-11-16 Electronic component and manufacturing method thereof Expired - Lifetime JP4496639B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000349209A JP4496639B2 (en) 1999-11-29 2000-11-16 Electronic component and manufacturing method thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP33772399 1999-11-29
JP11-337723 1999-11-29
JP2000349209A JP4496639B2 (en) 1999-11-29 2000-11-16 Electronic component and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2001223132A JP2001223132A (en) 2001-08-17
JP4496639B2 true JP4496639B2 (en) 2010-07-07

Family

ID=26575894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000349209A Expired - Lifetime JP4496639B2 (en) 1999-11-29 2000-11-16 Electronic component and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4496639B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006022060A1 (en) 2004-08-27 2006-03-02 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor and method for adjusting equivalent series resistance thereof
CN1993784B (en) * 2004-08-27 2011-04-13 株式会社村田制作所 Multilayer ceramic capacitor and method for controlling equivalent series resistance
EP2065908B1 (en) 2006-09-22 2018-09-12 Murata Manufacturing Co. Ltd. Laminated ceramic capacitor
KR101912263B1 (en) * 2011-10-04 2018-10-30 삼성전기 주식회사 Multilayer Ceramic Electronic Component and Manufacturing Method thereof
US9892815B2 (en) * 2015-09-25 2018-02-13 Samsung Electronics Co., Ltd. Electrical conductors, electrically conductive structures, and electronic devices including the same
KR102059441B1 (en) 2017-01-02 2019-12-27 삼성전기주식회사 Capacitor Component
KR102076153B1 (en) 2018-05-02 2020-02-11 삼성전기주식회사 Multi-layered capacitor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09162002A (en) * 1995-12-07 1997-06-20 Koa Corp Chip-shaped electronic component and fabrication thereof
JPH10303065A (en) * 1997-04-30 1998-11-13 Sumitomo Metal Ind Ltd Chip-type cr composite component and its manufacture
JPH11111564A (en) * 1997-10-06 1999-04-23 Tdk Corp Cr composite electronic component and its production

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09162002A (en) * 1995-12-07 1997-06-20 Koa Corp Chip-shaped electronic component and fabrication thereof
JPH10303065A (en) * 1997-04-30 1998-11-13 Sumitomo Metal Ind Ltd Chip-type cr composite component and its manufacture
JPH11111564A (en) * 1997-10-06 1999-04-23 Tdk Corp Cr composite electronic component and its production

Also Published As

Publication number Publication date
JP2001223132A (en) 2001-08-17

Similar Documents

Publication Publication Date Title
JP2998639B2 (en) Multilayer ceramic capacitors
JP3918372B2 (en) Dielectric ceramic composition and multilayer ceramic capacitor
JP3282520B2 (en) Multilayer ceramic capacitors
JP3874041B2 (en) CR composite electronic component and manufacturing method thereof
JP4682426B2 (en) Electronic component and manufacturing method thereof
JP4097900B2 (en) Manufacturing method of electronic parts
JPH10199748A (en) Laminated ceramic capacitor
JP4501143B2 (en) Electronic device and manufacturing method thereof
JP2004128328A (en) Electronic component and its manufacturing method
JP3935089B2 (en) Manufacturing method of composite electronic component
JP4496639B2 (en) Electronic component and manufacturing method thereof
JP3831497B2 (en) CR composite electronic component and manufacturing method thereof
JP2001052952A (en) Layered ceramic capacitor and its manufacture
JP2003165768A (en) Dielectric ceramic composition and laminated ceramic electronic part
JP4048808B2 (en) Dielectric ceramic composition and multilayer ceramic electronic component
JPH11283867A (en) Electronic component and manufacture thereof
JP3831537B2 (en) Electronic device and manufacturing method thereof
JPH11126731A (en) R-c composite electronic component and manufacture thereof
JP4114434B2 (en) Dielectric ceramic and multilayer ceramic capacitor using the same
JP4506090B2 (en) Dielectric ceramic and multilayer ceramic capacitors
JPH11121276A (en) Electronic component and manufacturing method therefor
JP3675076B2 (en) Multilayer ceramic capacitor
JP2952062B2 (en) Non-reducing dielectric porcelain composition
JPH11283866A (en) Electronic component and manufacture therefor
JPH11102835A (en) Laminated ceramic electronic component and manufacture thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070319

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091013

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100323

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100405

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4496639

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140423

Year of fee payment: 4

EXPY Cancellation because of completion of term