JPH11112583A - 周波数オフセット検出回路 - Google Patents
周波数オフセット検出回路Info
- Publication number
- JPH11112583A JPH11112583A JP5147598A JP5147598A JPH11112583A JP H11112583 A JPH11112583 A JP H11112583A JP 5147598 A JP5147598 A JP 5147598A JP 5147598 A JP5147598 A JP 5147598A JP H11112583 A JPH11112583 A JP H11112583A
- Authority
- JP
- Japan
- Prior art keywords
- rotation speed
- circuit
- value
- digital signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【課題】 受信ＦＳＫ変調波における２種のシンボルの
発生割合に偏りが生じた場合でも、正確に周波数オフセ
ットを検出でき、かつ小型化、ＩＣ化に適した周波数オ
フセット検出回路を提供する。 【解決手段】 ベースバンド信号のそれぞれ同相成分信
号ｉおよび直交成分信号ｑを入力するコンパレータ３お
よび４の出力であるディジタル信号ＩおよびＱを用い
て、回転速度検出回路５で、ディジタル信号ＩとＱで規
定される位相ベクトルの回転速度対応値Ｄを得て、回転
方向判定回路５で上記位相ベクトルの回転方向を判断
し、平均回路７および８では、上記位相ベクトルのそれ
ぞれ正および負回転時の回転速度対応値Ｄ１およびＤ２
の各平均値ＦｐおよびＦｍを出し、加算回路１０で平均
値Ｆｍから平均値Ｆｐを減じて周波数オフセット対応値
Ｆｏｕｔを求める。
発生割合に偏りが生じた場合でも、正確に周波数オフセ
ットを検出でき、かつ小型化、ＩＣ化に適した周波数オ
フセット検出回路を提供する。 【解決手段】 ベースバンド信号のそれぞれ同相成分信
号ｉおよび直交成分信号ｑを入力するコンパレータ３お
よび４の出力であるディジタル信号ＩおよびＱを用い
て、回転速度検出回路５で、ディジタル信号ＩとＱで規
定される位相ベクトルの回転速度対応値Ｄを得て、回転
方向判定回路５で上記位相ベクトルの回転方向を判断
し、平均回路７および８では、上記位相ベクトルのそれ
ぞれ正および負回転時の回転速度対応値Ｄ１およびＤ２
の各平均値ＦｐおよびＦｍを出し、加算回路１０で平均
値Ｆｍから平均値Ｆｐを減じて周波数オフセット対応値
Ｆｏｕｔを求める。
Description
【０００１】
【発明の属する技術分野】本発明は、２値ディジタル信
号で周波数変調（すなわちＦＳＫ）されている受信変調
波を直交検波するＦＳＫ直交検波回路の局部発振周波数
と搬送波周波数とのずれ、すなわち周波数オフセット
を、自動周波数制御に供するために、検出する周波数オ
フセット検出回路に関する。
号で周波数変調（すなわちＦＳＫ）されている受信変調
波を直交検波するＦＳＫ直交検波回路の局部発振周波数
と搬送波周波数とのずれ、すなわち周波数オフセット
を、自動周波数制御に供するために、検出する周波数オ
フセット検出回路に関する。
【０００２】なお、本発明にかかる周波数オフセット検
出回路は、例えば選択呼出受信機等の様に、小型化が求
められている受信機での利用に好適なものである。
出回路は、例えば選択呼出受信機等の様に、小型化が求
められている受信機での利用に好適なものである。
【０００３】
【従来の技術】ＦＳＫ（Ｆｒｅｑｕｅｎｃｙ Ｓｈｉｆ
ｔ Ｋｅｙｉｎｇ）検波回路に用いられている従来の周
波数オフセット検出回路の回路構成を図６に示す。すな
わち、周波数ディスクリミネータ３０は、入力信号Ｉ
Ｎ、すなわち受信ＦＳＫ変調波を所定の帯域制限フィル
ターを通して得られた信号、を入力し、この入力信号Ｉ
Ｎの周波数変動を直流電圧変動に変換し、当該直流電圧
変動にかかる直流電圧信号を出力する回路部である。そ
して、平均回路３１は、周波数ディスクリミネータ３０
からの上記直流電圧信号を入力して、この平均出力を得
て、これを出力する回路部である。加算回路３２は、上
記平均回路３１からの出力と予め設定されている基準値
出力とを入力し、両者の差を得て、これを周波数オフセ
ット値ＦOFFSETとして出力する回路部である。すなわ
ち、上記従来例では、入力信号ＩＮの周波数の変動を直
流電圧の変動に変換し、さらにその平均値（入力信号Ｉ
Ｎの中心周波数に対応する）を得て、この平均値と予め
設定されている基準値との差を取ることにより、周波数
オフセットを検出している。
ｔ Ｋｅｙｉｎｇ）検波回路に用いられている従来の周
波数オフセット検出回路の回路構成を図６に示す。すな
わち、周波数ディスクリミネータ３０は、入力信号Ｉ
Ｎ、すなわち受信ＦＳＫ変調波を所定の帯域制限フィル
ターを通して得られた信号、を入力し、この入力信号Ｉ
Ｎの周波数変動を直流電圧変動に変換し、当該直流電圧
変動にかかる直流電圧信号を出力する回路部である。そ
して、平均回路３１は、周波数ディスクリミネータ３０
からの上記直流電圧信号を入力して、この平均出力を得
て、これを出力する回路部である。加算回路３２は、上
記平均回路３１からの出力と予め設定されている基準値
出力とを入力し、両者の差を得て、これを周波数オフセ
ット値ＦOFFSETとして出力する回路部である。すなわ
ち、上記従来例では、入力信号ＩＮの周波数の変動を直
流電圧の変動に変換し、さらにその平均値（入力信号Ｉ
Ｎの中心周波数に対応する）を得て、この平均値と予め
設定されている基準値との差を取ることにより、周波数
オフセットを検出している。
【０００４】
【発明が解決しようとする課題】ところで、上記のよう
な従来の周波数オフセット検出回路では、入力信号ＩＮ
における二種のシンボル（すなわちマークとスペース）
の発生の割合に偏りが生じた場合には、上記平均回路３
１からの出力は、発生の割合が高いシンボル側にずれて
しまい、入力信号ＩＮの真の中心周波数に応じたもので
はなくなってしまう。このため加算回路３２から出力さ
れる周波数オフセット値ＦOFFSETも真の周波数オフセッ
トを表すものではなくなり、結局、正確な周波数オフセ
ットの検出が行えなくなる。
な従来の周波数オフセット検出回路では、入力信号ＩＮ
における二種のシンボル（すなわちマークとスペース）
の発生の割合に偏りが生じた場合には、上記平均回路３
１からの出力は、発生の割合が高いシンボル側にずれて
しまい、入力信号ＩＮの真の中心周波数に応じたもので
はなくなってしまう。このため加算回路３２から出力さ
れる周波数オフセット値ＦOFFSETも真の周波数オフセッ
トを表すものではなくなり、結局、正確な周波数オフセ
ットの検出が行えなくなる。
【０００５】また、上記従来の周波数オフセット検出回
路における回路動作は、アナログ処理に基づくものであ
るから、温度変化等により、例えば上記周波数ディスク
リミネータ３０の中心周波数の変動等が発生することも
考えられる。このため上記従来の周波数オフセット検出
回路には、温度を含む環境変化に対応できる補償機能等
をも付加しておく必要があり、結局、上記従来の周波数
オフセット検出回路は、小型化、ＩＣ化に適さないもの
と考えられる。
路における回路動作は、アナログ処理に基づくものであ
るから、温度変化等により、例えば上記周波数ディスク
リミネータ３０の中心周波数の変動等が発生することも
考えられる。このため上記従来の周波数オフセット検出
回路には、温度を含む環境変化に対応できる補償機能等
をも付加しておく必要があり、結局、上記従来の周波数
オフセット検出回路は、小型化、ＩＣ化に適さないもの
と考えられる。
【０００６】本発明は上記の如き事情に鑑みてなされた
ものであり、受信ＦＳＫ変調波におけるシンボルの発生
割合に偏りが生じた場合であっても、正確に周波数オフ
セットを検出でき、かつ小型化、ＩＣ化に適した周波数
オフセット検出回路の提供を目的とする。
ものであり、受信ＦＳＫ変調波におけるシンボルの発生
割合に偏りが生じた場合であっても、正確に周波数オフ
セットを検出でき、かつ小型化、ＩＣ化に適した周波数
オフセット検出回路の提供を目的とする。
【０００７】
【課題を解決するための手段】請求項１の発明では、２
値ディジタル信号で周波数変調されている受信変調波を
直交検波するＦＳＫ直交検波回路の周波数オフセットを
検出する周波数オフセット検出回路を以下のように構成
した。すなわち、上記ＦＳＫ検波回路から出力される同
相成分信号ｉを入力して、この同相成分信号ｉの正負に
応じたディジタル信号Ｉを出力する第１コンパレータ
と、上記ＦＳＫ検波回路から出力される直交成分信号ｑ
を入力して、この直交成分信号ｑの正負に応じたディジ
タル信号Ｑを出力する第２コンパータと、上記ディジタ
ル信号ＩおよびＱを取込み、これら両ディジタル信号の
変化より、ディジタル信号ＩおよびＱで表現される位相
ベクトルの回転速度に対応する回転速度対応値を検出し
て当該回転速度対応値を送出する回転速度検出回路と、
上記ディジタル信号ＩおよびＱを取込み、当該ディジタ
ル信号ＩとＱとで示される位相ベクトルの回転方向を判
断し、回転方向に応じた２値ディジタル信号を出力する
回転方向判定回路と、上記回転速度検出回路から回転速
度対応値が送られてくる度に、上記回転方向判定回路よ
りの上記２値ディジタル信号を入力して、その時点にお
いて当該２値ディジタル信号は上記位相ベクトルの正回
転および負回転の何れを示すものになっているかを判断
し、正回転を示すものになっているときは、送られてき
た回転速度対応値を回転速度対応値Ｄ１として出力し、
他方、負回転を示すものになっているときは、送られて
きた回転速度対応値を回転速度対応値Ｄ２として出力す
る切替器と、上記回転速度対応値Ｄ１が上記切替器より
送出される度に当該回転速度対応値Ｄ１を入力し、回転
速度対応値Ｄ１の平均値を得て、この平均値を出力する
第１平均回路と、上記回転速度対応値Ｄ２が上記切替器
より送出される度に当該回転速度対応値Ｄ２を入力し、
回転速度対応値Ｄ２の平均値を得て、この平均値を出力
する第２平均回路と、上記第１平均回路よりの平均値と
上記第２平均回路よりの平均値とを取込み、これら両平
均値より、前記周波数オフセットに比例しているとみな
せる値を算出して、当該値を周波数オフセット対応値と
して出力する算出回路とを備える構成とした。
値ディジタル信号で周波数変調されている受信変調波を
直交検波するＦＳＫ直交検波回路の周波数オフセットを
検出する周波数オフセット検出回路を以下のように構成
した。すなわち、上記ＦＳＫ検波回路から出力される同
相成分信号ｉを入力して、この同相成分信号ｉの正負に
応じたディジタル信号Ｉを出力する第１コンパレータ
と、上記ＦＳＫ検波回路から出力される直交成分信号ｑ
を入力して、この直交成分信号ｑの正負に応じたディジ
タル信号Ｑを出力する第２コンパータと、上記ディジタ
ル信号ＩおよびＱを取込み、これら両ディジタル信号の
変化より、ディジタル信号ＩおよびＱで表現される位相
ベクトルの回転速度に対応する回転速度対応値を検出し
て当該回転速度対応値を送出する回転速度検出回路と、
上記ディジタル信号ＩおよびＱを取込み、当該ディジタ
ル信号ＩとＱとで示される位相ベクトルの回転方向を判
断し、回転方向に応じた２値ディジタル信号を出力する
回転方向判定回路と、上記回転速度検出回路から回転速
度対応値が送られてくる度に、上記回転方向判定回路よ
りの上記２値ディジタル信号を入力して、その時点にお
いて当該２値ディジタル信号は上記位相ベクトルの正回
転および負回転の何れを示すものになっているかを判断
し、正回転を示すものになっているときは、送られてき
た回転速度対応値を回転速度対応値Ｄ１として出力し、
他方、負回転を示すものになっているときは、送られて
きた回転速度対応値を回転速度対応値Ｄ２として出力す
る切替器と、上記回転速度対応値Ｄ１が上記切替器より
送出される度に当該回転速度対応値Ｄ１を入力し、回転
速度対応値Ｄ１の平均値を得て、この平均値を出力する
第１平均回路と、上記回転速度対応値Ｄ２が上記切替器
より送出される度に当該回転速度対応値Ｄ２を入力し、
回転速度対応値Ｄ２の平均値を得て、この平均値を出力
する第２平均回路と、上記第１平均回路よりの平均値と
上記第２平均回路よりの平均値とを取込み、これら両平
均値より、前記周波数オフセットに比例しているとみな
せる値を算出して、当該値を周波数オフセット対応値と
して出力する算出回路とを備える構成とした。
【０００８】請求項２の発明では、２値ディジタル信号
で周波数変調されている受信変調波を直交検波するＦＳ
Ｋ直交検波回路の周波数オフセットを検出する周波数オ
フセット検出回路を以下のように構成した。すなわち、
上記ＦＳＫ検波回路から出力される同相成分信号ｉを入
力して、この同相成分信号ｉの正負に応じたディジタル
信号Ｉを出力する第１コンパレータと、上記ＦＳＫ検波
回路から出力される直交成分信号ｑを入力して、この直
交成分信号ｑの正負に応じたディジタル信号Ｑを出力す
る第２コンパータと、上記ディジタル信号ＩおよびＱを
取込み、これら両ディジタル信号の変化より、ディジタ
ル信号ＩおよびＱで表現される位相ベクトルの回転速度
に対応する回転速度対応値を検出して当該回転速度対応
値を送出する回転速度検出回路と、上記ディジタル信号
ＩおよびＱを取込み、当該ディジタル信号ＩとＱとで示
される位相ベクトルの回転方向を判断し、回転方向に応
じた２値ディジタル信号を出力する回転方向判定回路
と、上記回転速度検出回路から回転速度対応値が送られ
てくる度に、上記回転方向判定回路よりの上記２値ディ
ジタル信号を入力して、その時点において当該２値ディ
ジタル信号は上記位相ベクトルの正回転および負回転の
何れを示すものになっているかを判断し、正回転を示す
ものになっているときは、送られてきた回転速度対応値
を回転速度対応値Ｄ１として出力し、他方、負回転を示
すものになっているときは、送られてきた回転速度対応
値を回転速度対応値Ｄ２として出力する切替器と、上記
回転速度対応値Ｄ１が上記切替器より送出される度に当
該回転速度対応値Ｄ１を入力し、回転速度対応値Ｄ１の
平均値を得て、この平均値を出力する第１平均回路と、
上記回転速度対応値Ｄ２が上記切替器より送出される度
に当該回転速度対応値Ｄ２を入力し、回転速度対応値Ｄ
２の平均値を得て、この平均値を出力する第２平均回路
と、上記第１平均回路よりの平均値と上記第２平均回路
よりの平均値とを取込み、第２平均回路よりの平均値か
ら第１平均回路よりの平均値を減じて、得られた差を周
波数オフセット対応値として出力する加算回路とを備え
る構成とした。
で周波数変調されている受信変調波を直交検波するＦＳ
Ｋ直交検波回路の周波数オフセットを検出する周波数オ
フセット検出回路を以下のように構成した。すなわち、
上記ＦＳＫ検波回路から出力される同相成分信号ｉを入
力して、この同相成分信号ｉの正負に応じたディジタル
信号Ｉを出力する第１コンパレータと、上記ＦＳＫ検波
回路から出力される直交成分信号ｑを入力して、この直
交成分信号ｑの正負に応じたディジタル信号Ｑを出力す
る第２コンパータと、上記ディジタル信号ＩおよびＱを
取込み、これら両ディジタル信号の変化より、ディジタ
ル信号ＩおよびＱで表現される位相ベクトルの回転速度
に対応する回転速度対応値を検出して当該回転速度対応
値を送出する回転速度検出回路と、上記ディジタル信号
ＩおよびＱを取込み、当該ディジタル信号ＩとＱとで示
される位相ベクトルの回転方向を判断し、回転方向に応
じた２値ディジタル信号を出力する回転方向判定回路
と、上記回転速度検出回路から回転速度対応値が送られ
てくる度に、上記回転方向判定回路よりの上記２値ディ
ジタル信号を入力して、その時点において当該２値ディ
ジタル信号は上記位相ベクトルの正回転および負回転の
何れを示すものになっているかを判断し、正回転を示す
ものになっているときは、送られてきた回転速度対応値
を回転速度対応値Ｄ１として出力し、他方、負回転を示
すものになっているときは、送られてきた回転速度対応
値を回転速度対応値Ｄ２として出力する切替器と、上記
回転速度対応値Ｄ１が上記切替器より送出される度に当
該回転速度対応値Ｄ１を入力し、回転速度対応値Ｄ１の
平均値を得て、この平均値を出力する第１平均回路と、
上記回転速度対応値Ｄ２が上記切替器より送出される度
に当該回転速度対応値Ｄ２を入力し、回転速度対応値Ｄ
２の平均値を得て、この平均値を出力する第２平均回路
と、上記第１平均回路よりの平均値と上記第２平均回路
よりの平均値とを取込み、第２平均回路よりの平均値か
ら第１平均回路よりの平均値を減じて、得られた差を周
波数オフセット対応値として出力する加算回路とを備え
る構成とした。
【０００９】請求項３の発明では、請求項１及び請求項
２の発明における回転速度検出回路を、所定周波数のク
ロック信号を送出するクロック発生回路と、前記ディジ
タル信号ＩおよびＱを取込み、これら両ディジタル信号
の何れかが変化する度に、その時点から、次にこれら両
ディジタル信号の何れかが変化するまでの時間経過に係
るデータを、上記クロック発生回路よりのクロック信号
を計数することにより得て、得られた上記データを送出
する移動時間カウンタとを備えるものにした。
２の発明における回転速度検出回路を、所定周波数のク
ロック信号を送出するクロック発生回路と、前記ディジ
タル信号ＩおよびＱを取込み、これら両ディジタル信号
の何れかが変化する度に、その時点から、次にこれら両
ディジタル信号の何れかが変化するまでの時間経過に係
るデータを、上記クロック発生回路よりのクロック信号
を計数することにより得て、得られた上記データを送出
する移動時間カウンタとを備えるものにした。
【００１０】請求項４の発明では、請求項１及び請求項
２の発明における回転速度検出回路を、所定周波数のク
ロック信号を送出するクロック発生回路と、前記ディジ
タル信号ＩおよびＱを取込み、これら両ディジタル信号
の何れかが変化する度に、その時点から、次にこれら両
ディジタル信号の何れかが変化するまでの時間経過に係
るデータを、上記クロック発生回路よりのクロック信号
を計数することにより得ると共に、このようにして得ら
れた上記データが、ディジタル信号Ｉの変化からその直
後のディジタル信号Ｑの変化までの時間経過に係るも
の、又はディジタル信号Ｑの変化からその直後のディジ
タル信号Ｉの変化までの時間経過に係るものであるとき
に、当該データを送出する移動時間カウンタとを備える
ものにした。
２の発明における回転速度検出回路を、所定周波数のク
ロック信号を送出するクロック発生回路と、前記ディジ
タル信号ＩおよびＱを取込み、これら両ディジタル信号
の何れかが変化する度に、その時点から、次にこれら両
ディジタル信号の何れかが変化するまでの時間経過に係
るデータを、上記クロック発生回路よりのクロック信号
を計数することにより得ると共に、このようにして得ら
れた上記データが、ディジタル信号Ｉの変化からその直
後のディジタル信号Ｑの変化までの時間経過に係るも
の、又はディジタル信号Ｑの変化からその直後のディジ
タル信号Ｉの変化までの時間経過に係るものであるとき
に、当該データを送出する移動時間カウンタとを備える
ものにした。
【００１１】
【発明の実施の形態】以下、図面に示す実施の形態に基
づいて本発明を具体的に説明する。図１は、本願発明の
第１の実施の形態の回路構成を、局部発振器１を備える
直交検波回路２との関係で示すものである。上記直交検
波回路２は、従来例を示す図６に示されている入力信号
ＩＮ（所定の帯域制限フィルターを通した受信ＦＳＫ変
調波）と同一信号を取込み、これを局部発振器１よりの
局部発振周波数信号Ｌ０ＣＡＬ（周波数は上記入力信号
ＩＮに係る搬送波周波数とほぼ同一）で直交検波して同
相成分信号ｉおよび直交成分信号ｑを得て、これらを送
出する回路部である。なお上記ＦＳＫにおいては、マー
クに対して＋Ｆｄｅｖ（Ｈｚ）、スペースに対して−Ｆ
ｄｅｖ（Ｈｚ）の周波数偏移が与えられている。
づいて本発明を具体的に説明する。図１は、本願発明の
第１の実施の形態の回路構成を、局部発振器１を備える
直交検波回路２との関係で示すものである。上記直交検
波回路２は、従来例を示す図６に示されている入力信号
ＩＮ（所定の帯域制限フィルターを通した受信ＦＳＫ変
調波）と同一信号を取込み、これを局部発振器１よりの
局部発振周波数信号Ｌ０ＣＡＬ（周波数は上記入力信号
ＩＮに係る搬送波周波数とほぼ同一）で直交検波して同
相成分信号ｉおよび直交成分信号ｑを得て、これらを送
出する回路部である。なお上記ＦＳＫにおいては、マー
クに対して＋Ｆｄｅｖ（Ｈｚ）、スペースに対して−Ｆ
ｄｅｖ（Ｈｚ）の周波数偏移が与えられている。
【００１２】コンパレータ３は、上記同相成分信号ｉを
入力し、この同相成分信号ｉの正負に応じた２値のディ
ジタル信号Ｉ（同相成分信号ｉが、正のときに１、負の
時に−１となる信号）を出力する回路である。また、コ
ンパレータ４は、上記直交成分信号ｑを入力し、この直
交成分信号ｑの正負に応じた２値のディジタル信号Ｑ
（同相成分信号ｑが、正のときに１、負の時に−１とな
る信号）を出力する回路である。
入力し、この同相成分信号ｉの正負に応じた２値のディ
ジタル信号Ｉ（同相成分信号ｉが、正のときに１、負の
時に−１となる信号）を出力する回路である。また、コ
ンパレータ４は、上記直交成分信号ｑを入力し、この直
交成分信号ｑの正負に応じた２値のディジタル信号Ｑ
（同相成分信号ｑが、正のときに１、負の時に−１とな
る信号）を出力する回路である。
【００１３】回転速度検出回路５は、上記ディジタル信
号ＩおよびＱを取込み、これらの変化よりディジタル信
号ＩおよびＱの各値で表される位相ベクトルの回転速度
に対応する回転速度対応値Ｄを切替器７へ送出する回路
であり、具体的には、例えば図２に示すような構成とな
っている。すなわち、同図に示す回転速度検出回路の場
合、移動時間カウンタ１４とクロック発生回路１３とか
らなり、当該移動時間カウンタ１４は、上記ディジタル
信号ＩおよびＱの何れかが変化してから次にまた両者の
何れかが変化するまでの時間経過を、上記クロック発生
回路１３からの基準クロック信号ＣＬＫ（周期はＴｃと
なっている）を計数することにより計測し、この際の計
数値を上記回転速度対応値Ｄとして、上記変化がある度
に送出していく。
号ＩおよびＱを取込み、これらの変化よりディジタル信
号ＩおよびＱの各値で表される位相ベクトルの回転速度
に対応する回転速度対応値Ｄを切替器７へ送出する回路
であり、具体的には、例えば図２に示すような構成とな
っている。すなわち、同図に示す回転速度検出回路の場
合、移動時間カウンタ１４とクロック発生回路１３とか
らなり、当該移動時間カウンタ１４は、上記ディジタル
信号ＩおよびＱの何れかが変化してから次にまた両者の
何れかが変化するまでの時間経過を、上記クロック発生
回路１３からの基準クロック信号ＣＬＫ（周期はＴｃと
なっている）を計数することにより計測し、この際の計
数値を上記回転速度対応値Ｄとして、上記変化がある度
に送出していく。
【００１４】なお、上記移動時間カウンタ１４の具体的
構成例としては、図３に示すようなものが考えられる。
すなわち、同図に示す移動時間カウンタにおいて、排他
的論理和回路１６には、上記ディジタル信号Ｉがハイレ
ベルからローレベルに又はその逆に変化したときに、遅
延回路１５が与える遅延時間（ディジタル信号Ｉがハイ
レベル又はローレベルを保持する時間に比較して十分に
短い）の間だけ、異なったレベルの入力が与えられる。
従って、その間のみ、当該排他的論理和回路１６から
は、ハイレベルの出力が送出され、当該ハイレベルの出
力は、論理和回路１９を介してリセット付きカウンタ２
１にリセット信号として与えられる。また排他的論理和
回路１８には、上記ディジタル信号Ｑがハイレベルから
ローレベルに又はその逆に変化したときに、遅延回路１
７が与える遅延時間（ディジタル信号Ｑがハイレベル又
はローレベルを保持する時間に比較して十分に短い）の
間だけ、異なったレベルの入力が与えられる。従って、
その間のみ、当該排他的論理和回路１８からは、ハイレ
ベルの出力が送出され、当該ハイレベルの出力は、論理
和回路１９を介してリセット付きカウンタ２１にリセッ
ト信号として与えられる。すなわち、リセット付きカウ
ンタ２１へは、ディジタル信号ＩおよびＱの何れが変化
したときも、その変化の瞬間に、極短時間の間、リセッ
ト信号が与えられることになる。そして、当該リセット
付きカウンタ２１は、上記リセット信号が送られて来る
度に、前記クロック発生回路１３からの基準クロック信
号ＣＬＫを計数して得た計数値を回転速度対応値Ｄとし
送出して、その後に、当該計数値を０に戻した上で、再
度上記計数を開始するという動作を行う。
構成例としては、図３に示すようなものが考えられる。
すなわち、同図に示す移動時間カウンタにおいて、排他
的論理和回路１６には、上記ディジタル信号Ｉがハイレ
ベルからローレベルに又はその逆に変化したときに、遅
延回路１５が与える遅延時間（ディジタル信号Ｉがハイ
レベル又はローレベルを保持する時間に比較して十分に
短い）の間だけ、異なったレベルの入力が与えられる。
従って、その間のみ、当該排他的論理和回路１６から
は、ハイレベルの出力が送出され、当該ハイレベルの出
力は、論理和回路１９を介してリセット付きカウンタ２
１にリセット信号として与えられる。また排他的論理和
回路１８には、上記ディジタル信号Ｑがハイレベルから
ローレベルに又はその逆に変化したときに、遅延回路１
７が与える遅延時間（ディジタル信号Ｑがハイレベル又
はローレベルを保持する時間に比較して十分に短い）の
間だけ、異なったレベルの入力が与えられる。従って、
その間のみ、当該排他的論理和回路１８からは、ハイレ
ベルの出力が送出され、当該ハイレベルの出力は、論理
和回路１９を介してリセット付きカウンタ２１にリセッ
ト信号として与えられる。すなわち、リセット付きカウ
ンタ２１へは、ディジタル信号ＩおよびＱの何れが変化
したときも、その変化の瞬間に、極短時間の間、リセッ
ト信号が与えられることになる。そして、当該リセット
付きカウンタ２１は、上記リセット信号が送られて来る
度に、前記クロック発生回路１３からの基準クロック信
号ＣＬＫを計数して得た計数値を回転速度対応値Ｄとし
送出して、その後に、当該計数値を０に戻した上で、再
度上記計数を開始するという動作を行う。
【００１５】また、図１の回転方向判定回路６は、コン
パレータ３からのディジタル信号Ｉおよびコンパレータ
４からのディジタル信号Ｑを入力し、ディジタル信号Ｉ
とディジタル信号Ｑとで示される位相ベクトルの回転方
向を判定し、回転方向に応じた２値ディジタル信号であ
る回転方向信号ＳＷを切替器７に送出する回路であり、
具体的な構成は、図４に示すようなものになっている。
すなわち、象限デコーダ２５と位相角差分回路２６とよ
りなり、象限デコーダ２５は、上記２値ディジタル信号
ＩおよびＱを入力して、ディジタル信号ＩまたはＱが変
化する度に、入力されたディジタル信号ＩおよびＱの値
の組（ディジタル信号ＩおよびＱの値は、前記のよう
に、それぞれ＋１または−１となるから、４通りの組が
存在し、その内の１つの組となる）に対応して数１で得
られる位相角もしくは当該位相角に対応する象限（以
下、これらを位相角等という）を送出する回路である。
また上記位相角差分回路２６は、象限デコーダ２５から
の位相角等を入力して、当該位相角等が変化する度に、
変化の前後の位相角等を比較して上記位相ベクトルの回
転方向を判定し、回転方向に応じた２値ディジタル信号
である上記回転方向信号ＳＷを送出する回路である。
パレータ３からのディジタル信号Ｉおよびコンパレータ
４からのディジタル信号Ｑを入力し、ディジタル信号Ｉ
とディジタル信号Ｑとで示される位相ベクトルの回転方
向を判定し、回転方向に応じた２値ディジタル信号であ
る回転方向信号ＳＷを切替器７に送出する回路であり、
具体的な構成は、図４に示すようなものになっている。
すなわち、象限デコーダ２５と位相角差分回路２６とよ
りなり、象限デコーダ２５は、上記２値ディジタル信号
ＩおよびＱを入力して、ディジタル信号ＩまたはＱが変
化する度に、入力されたディジタル信号ＩおよびＱの値
の組（ディジタル信号ＩおよびＱの値は、前記のよう
に、それぞれ＋１または−１となるから、４通りの組が
存在し、その内の１つの組となる）に対応して数１で得
られる位相角もしくは当該位相角に対応する象限（以
下、これらを位相角等という）を送出する回路である。
また上記位相角差分回路２６は、象限デコーダ２５から
の位相角等を入力して、当該位相角等が変化する度に、
変化の前後の位相角等を比較して上記位相ベクトルの回
転方向を判定し、回転方向に応じた２値ディジタル信号
である上記回転方向信号ＳＷを送出する回路である。
【００１６】
【数１】 切替器７は、上記回転速度検出回路５から回転速度対応
値Ｄが送られてくる度に、その時点に上記回転方向判定
回路６から送られてきている回転方向信号ＳＷが、正回
転を示すものになっているか、負回転を示すものになっ
ているかを判断し、前者のときは、送られてきた回転速
度対応値Ｄを回転速度対応値Ｄ１として平均回路８に送
り、他方、後者のときは、送られてきた回転速度対応値
Ｄを回転速度対応値Ｄ２として平均回路９に送る回路で
ある。
値Ｄが送られてくる度に、その時点に上記回転方向判定
回路６から送られてきている回転方向信号ＳＷが、正回
転を示すものになっているか、負回転を示すものになっ
ているかを判断し、前者のときは、送られてきた回転速
度対応値Ｄを回転速度対応値Ｄ１として平均回路８に送
り、他方、後者のときは、送られてきた回転速度対応値
Ｄを回転速度対応値Ｄ２として平均回路９に送る回路で
ある。
【００１７】平均回路８は、送られてくる上記回転速度
対応値Ｄ１を、順次、入力して、所定個数（例えば５
個）の回転速度対応値Ｄ１をＦＩＦＯ（Ｆｉｒｓｔ Ｉ
ｎ Ｆｉｒｓｔ Ｏｕｔ ）で記憶して、この記憶して
いる所定個数の回転速度対応値Ｄ１の平均値即ち移動平
均値Ｆｐを得て、この移動平均値Ｆｐを送出する回路で
ある。また、平均回路９は、送られてくる上記回転速度
対応値Ｄ２を、順次、入力して、所定個数の回転速度対
応値Ｄ２をＦＩＦＯで記憶して、この記憶している所定
個数の回転速度対応値Ｄ２の平均値即ち移動平均値Ｆｍ
を得て、この移動平均値Ｆｍを送出する回路である。
対応値Ｄ１を、順次、入力して、所定個数（例えば５
個）の回転速度対応値Ｄ１をＦＩＦＯ（Ｆｉｒｓｔ Ｉ
ｎ Ｆｉｒｓｔ Ｏｕｔ ）で記憶して、この記憶して
いる所定個数の回転速度対応値Ｄ１の平均値即ち移動平
均値Ｆｐを得て、この移動平均値Ｆｐを送出する回路で
ある。また、平均回路９は、送られてくる上記回転速度
対応値Ｄ２を、順次、入力して、所定個数の回転速度対
応値Ｄ２をＦＩＦＯで記憶して、この記憶している所定
個数の回転速度対応値Ｄ２の平均値即ち移動平均値Ｆｍ
を得て、この移動平均値Ｆｍを送出する回路である。
【００１８】加算回路１０は、上記平均回路９よりの移
動平均値Ｆｍと上記平均回路８よりの移動平均値Ｆｐと
を取込み、移動平均値Ｆｍから移動平均値Ｆｐを減じた
差を得て、この差を周波数オフセット対応値Ｆｏｕｔと
して出力する回路である。
動平均値Ｆｍと上記平均回路８よりの移動平均値Ｆｐと
を取込み、移動平均値Ｆｍから移動平均値Ｆｐを減じた
差を得て、この差を周波数オフセット対応値Ｆｏｕｔと
して出力する回路である。
【００１９】次に、以上のように構成された本実施の形
態の動作について説明する。受信ＦＳＫ変調波の搬送波
周波数と、直交検波回路の局部発振周波数（局部発振器
１よりの局部発振周波数信号Ｌ０ＣＡＬの周波数）とが
同一でなく、両者間の差すなわち周波数オフセットＦが
発生しているときは、ベースバンド信号の同相および直
交成分である前記同相成分信号ｉおよび直交成分信号ｑ
は、それぞれ数２および数３で表わされる。ただし、Ａ
はベースバンド信号の振幅であり、ｆｍ（ｔ）はＦＳＫ
による瞬時周波数偏移であり、マークの場合の周波数偏
移をＦｄｅｖとし、スペースの場合をの周波数偏移を−
Ｆｄｅｖとすると−Ｆｄｅｖ≦ｆｍ≦Ｆｄｅｖである。
態の動作について説明する。受信ＦＳＫ変調波の搬送波
周波数と、直交検波回路の局部発振周波数（局部発振器
１よりの局部発振周波数信号Ｌ０ＣＡＬの周波数）とが
同一でなく、両者間の差すなわち周波数オフセットＦが
発生しているときは、ベースバンド信号の同相および直
交成分である前記同相成分信号ｉおよび直交成分信号ｑ
は、それぞれ数２および数３で表わされる。ただし、Ａ
はベースバンド信号の振幅であり、ｆｍ（ｔ）はＦＳＫ
による瞬時周波数偏移であり、マークの場合の周波数偏
移をＦｄｅｖとし、スペースの場合をの周波数偏移を−
Ｆｄｅｖとすると−Ｆｄｅｖ≦ｆｍ≦Ｆｄｅｖである。
【００２０】
【数２】
【数３】 上記数２および数３は、以下のことを意味する。すなわ
ち、周波数オフセットＦが０でないときには、同相成分
信号ｉおよび直交成分信号ｑが有する周波数は、本来持
っているべきＦＳＫによる瞬時周波数（−Ｆｄｅｖから
Ｆｄｅｖ）ではなく、周波数オフセットＦ分だけずれた
周波数（−Ｆｄｅｖ＋ＦからＦｄｅｖ＋Ｆ）であること
を意味している。
ち、周波数オフセットＦが０でないときには、同相成分
信号ｉおよび直交成分信号ｑが有する周波数は、本来持
っているべきＦＳＫによる瞬時周波数（−Ｆｄｅｖから
Ｆｄｅｖ）ではなく、周波数オフセットＦ分だけずれた
周波数（−Ｆｄｅｖ＋ＦからＦｄｅｖ＋Ｆ）であること
を意味している。
【００２１】コンパレータ３およびコンパレータ４か
ら、それぞれ出力されるディジタル信号Ｉおよびディジ
タル信号Ｑの周期は、上記数２および数３で示される同
相成分信号ｉおよび直交成分信号ｑの周期と等しくな
る。また、スペースからマーク或いはマークからスペー
スへの反転がないときには（即ち、同相成分信号ｉおよ
び直交成分信号ｑで表される位相ベクトルの回転に反転
がないときには）、ディジタル信号Ｉおよびディジタル
信号Ｑの何れかが変化してから、次に他の何れかが変化
するまでの間の時間は、上記周期の４分の１と考えられ
る。いま、ＦＳＫによる瞬時周波数偏移を数４で示すよ
うな矩形波に近似すると、回転速度検出回路５から出力
される前記回転速度対応値Ｄ（すなわち前記回転速度対
応値Ｄ１およびＤ２）は、数５で表される。
ら、それぞれ出力されるディジタル信号Ｉおよびディジ
タル信号Ｑの周期は、上記数２および数３で示される同
相成分信号ｉおよび直交成分信号ｑの周期と等しくな
る。また、スペースからマーク或いはマークからスペー
スへの反転がないときには（即ち、同相成分信号ｉおよ
び直交成分信号ｑで表される位相ベクトルの回転に反転
がないときには）、ディジタル信号Ｉおよびディジタル
信号Ｑの何れかが変化してから、次に他の何れかが変化
するまでの間の時間は、上記周期の４分の１と考えられ
る。いま、ＦＳＫによる瞬時周波数偏移を数４で示すよ
うな矩形波に近似すると、回転速度検出回路５から出力
される前記回転速度対応値Ｄ（すなわち前記回転速度対
応値Ｄ１およびＤ２）は、数５で表される。
【００２２】
【数４】
【数５】 但し、数５においてＴｃは基準クロック信号ＣＬＫの周
期であり、また当該数５の右辺の上式はマークのときの
回転速度対応値Ｄ１で、下式はスペースのときの回転速
度対応値Ｄ２を表している。なお、数５の右辺の下式の
１／４の前に−の符号が付いているのは、周波数オフセ
ットＦは上記Ｆｄｅｖより十分に小さく、分母中のＦ−
Ｆｄｅｖは負であるにもかかわらず、回転速度検出回路
５から出力される前記回転速度対応値Ｄは物理的に負に
はなりえないからである。
期であり、また当該数５の右辺の上式はマークのときの
回転速度対応値Ｄ１で、下式はスペースのときの回転速
度対応値Ｄ２を表している。なお、数５の右辺の下式の
１／４の前に−の符号が付いているのは、周波数オフセ
ットＦは上記Ｆｄｅｖより十分に小さく、分母中のＦ−
Ｆｄｅｖは負であるにもかかわらず、回転速度検出回路
５から出力される前記回転速度対応値Ｄは物理的に負に
はなりえないからである。
【００２３】上記回転速度対応値Ｄすなわち回転速度対
応値Ｄ１およびＤ２は、それぞれ平均回路８および９に
振り分けられるが、数５から考えて、当該平均回路８お
よび９からそれぞれ出力される前記移動平均値Ｆｐおよ
びＦｍは、それぞれ数６および数７で表される。
応値Ｄ１およびＤ２は、それぞれ平均回路８および９に
振り分けられるが、数５から考えて、当該平均回路８お
よび９からそれぞれ出力される前記移動平均値Ｆｐおよ
びＦｍは、それぞれ数６および数７で表される。
【００２４】
【数６】
【数７】 加算回路１０は、前述のように、上記移動平均値Ｆｐお
よびＦｍを取込み、後者から前者を減じた差を周波数オ
フセット対応値Ｆｏｕｔとして出力するが、上記Ｆｄｅ
ｖは周波数オフセットＦより十分に大きいことを考慮す
ると、上記周波数オフセット対応値Ｆｏｕｔは数８で表
される。
よびＦｍを取込み、後者から前者を減じた差を周波数オ
フセット対応値Ｆｏｕｔとして出力するが、上記Ｆｄｅ
ｖは周波数オフセットＦより十分に大きいことを考慮す
ると、上記周波数オフセット対応値Ｆｏｕｔは数８で表
される。
【００２５】
【数８】 当該数８から分かるように、加算回路１０から出力され
る周波数オフセット対応値Ｆｏｕｔは、当該周波数オフ
セットＦに比例する。加算回路１０から上記のような周
波数オフセット対応値Ｆｏｕｔが出力されることは、当
該周波数オフセットＦを検出できたことと同等となる。
る周波数オフセット対応値Ｆｏｕｔは、当該周波数オフ
セットＦに比例する。加算回路１０から上記のような周
波数オフセット対応値Ｆｏｕｔが出力されることは、当
該周波数オフセットＦを検出できたことと同等となる。
【００２６】次に、本願発明の第２の実施の形態につい
て説明する。当該実施の形態の構成は、概ね前記第１の
実施の形態の構成と同様で、前記図１で示される。但
し、同図の回転速度検出回路５及び回転方向判定回路６
に関しては、第１の実施の形態と第２の実施の形態で、
若干、構成機能を異にしている。第１の実施の形態にお
ける回路部と同じになっている回路部の説明は省略し、
異なっている上記２つの回路について説明する。
て説明する。当該実施の形態の構成は、概ね前記第１の
実施の形態の構成と同様で、前記図１で示される。但
し、同図の回転速度検出回路５及び回転方向判定回路６
に関しては、第１の実施の形態と第２の実施の形態で、
若干、構成機能を異にしている。第１の実施の形態にお
ける回路部と同じになっている回路部の説明は省略し、
異なっている上記２つの回路について説明する。
【００２７】先ず、回転速度検出回路５の方から説明す
る。当該回転速度検出回路５も概略的には前記図２に示
す構成になっているが、同図の移動時間カウンタ１４
は、前記図３（第１の実施の形態における移動時間カウ
ンタ１４の構成を示す図）に示すようなものではなく、
例えば図５に示すようなものになっている。但し、図５
の移動時間カウンタは、図３の移動時間カウンタにＲＳ
フリップフロップ４０、論理積回路４１及び４２、論理
和回路４３、レジスタ４４が追加された構成になってい
る（なお、図５においては、図３に示す各回路部と同一
の構成及び機能を有する回路部に対しては、図３におけ
る各回路部の符号と同一の符号を付している）。そし
て、図３の移動時間カウンタと共通する回路部では、前
記同様の動作がなされる。すなわち、図５に示す移動時
間カウンタにおいて、排他的論理和回路１６には、上記
ディジタル信号Ｉがハイレベルからローレベルに又はそ
の逆に変化したときに、遅延回路１５が与える遅延時間
（ディジタル信号Ｉがハイレベル又はローレベルを保持
する時間に比較して十分に短い）の間だけ、異なったレ
ベルの入力が与えられる。従って、その間のみ、当該排
他的論理和回路１６からは、ハイレベルの出力が送出さ
れ、当該ハイレベルの出力は、論理和回路１９を介して
リセット付きカウンタ２１にリセット信号として与えら
れる。また排他的論理和回路１８には、上記ディジタル
信号Ｑがハイレベルからローレベルに又はその逆に変化
したときに、遅延回路１７が与える遅延時間（ディジタ
ル信号Ｑがハイレベル又はローレベルを保持する時間に
比較して十分に短い）の間だけ、異なったレベルの入力
が与えられる。従って、その間のみ、当該排他的論理和
回路１８からは、ハイレベルの出力が送出され、当該ハ
イレベルの出力は、論理和回路１９を介してリセット付
きカウンタ２１にリセット信号として与えられる。すな
わち、リセット付きカウンタ２１へは、ディジタル信号
ＩおよびＱの何れが変化したときも、その変化の瞬間
に、極短時間の間、リセット信号が与えられることにな
る。そして、当該リセット付きカウンタ２１は、上記リ
セット信号が送られて来る度に、前記クロック発生回路
１３からの基準クロック信号ＣＬＫを計数して得た計数
値を回転速度対応値Ｄとし送出して、その後に、当該計
数値を０に戻した上で、再度上記計数を開始するという
動作を行う。
る。当該回転速度検出回路５も概略的には前記図２に示
す構成になっているが、同図の移動時間カウンタ１４
は、前記図３（第１の実施の形態における移動時間カウ
ンタ１４の構成を示す図）に示すようなものではなく、
例えば図５に示すようなものになっている。但し、図５
の移動時間カウンタは、図３の移動時間カウンタにＲＳ
フリップフロップ４０、論理積回路４１及び４２、論理
和回路４３、レジスタ４４が追加された構成になってい
る（なお、図５においては、図３に示す各回路部と同一
の構成及び機能を有する回路部に対しては、図３におけ
る各回路部の符号と同一の符号を付している）。そし
て、図３の移動時間カウンタと共通する回路部では、前
記同様の動作がなされる。すなわち、図５に示す移動時
間カウンタにおいて、排他的論理和回路１６には、上記
ディジタル信号Ｉがハイレベルからローレベルに又はそ
の逆に変化したときに、遅延回路１５が与える遅延時間
（ディジタル信号Ｉがハイレベル又はローレベルを保持
する時間に比較して十分に短い）の間だけ、異なったレ
ベルの入力が与えられる。従って、その間のみ、当該排
他的論理和回路１６からは、ハイレベルの出力が送出さ
れ、当該ハイレベルの出力は、論理和回路１９を介して
リセット付きカウンタ２１にリセット信号として与えら
れる。また排他的論理和回路１８には、上記ディジタル
信号Ｑがハイレベルからローレベルに又はその逆に変化
したときに、遅延回路１７が与える遅延時間（ディジタ
ル信号Ｑがハイレベル又はローレベルを保持する時間に
比較して十分に短い）の間だけ、異なったレベルの入力
が与えられる。従って、その間のみ、当該排他的論理和
回路１８からは、ハイレベルの出力が送出され、当該ハ
イレベルの出力は、論理和回路１９を介してリセット付
きカウンタ２１にリセット信号として与えられる。すな
わち、リセット付きカウンタ２１へは、ディジタル信号
ＩおよびＱの何れが変化したときも、その変化の瞬間
に、極短時間の間、リセット信号が与えられることにな
る。そして、当該リセット付きカウンタ２１は、上記リ
セット信号が送られて来る度に、前記クロック発生回路
１３からの基準クロック信号ＣＬＫを計数して得た計数
値を回転速度対応値Ｄとし送出して、その後に、当該計
数値を０に戻した上で、再度上記計数を開始するという
動作を行う。
【００２８】一方、新たに追加されたＲＳフリップフロ
ップ４０は、排他的論理和回路１６からの信号がハイレ
ベルになったときに（即ちディジタル信号Ｉが変化した
ときに）、これをセット信号として入力してセット状態
となり、以後は出力Ｑ１を論理積回路４２に与え、これ
をイネーブル状態とし、また排他的論理和回路１８から
の信号がハイレベルになったときに（即ちディジタル信
号Ｑが変化したときに）、これをリセット信号として入
力してリセット状態となり、以後は反転出力Ｑ２を論理
積回路４１に与え、これをイネーブル状態とする。即
ち、論理積回路４２は、ディジタル信号Ｉが変化した時
から次にディジタル信号Ｑが変化する時までの間、イネ
ーブル状態となり、論理積回路４１の方は、ディジタル
信号Ｑが変化した時から次にディジタル信号Ｉが変化す
る時までの間、イネーブル状態となる。
ップ４０は、排他的論理和回路１６からの信号がハイレ
ベルになったときに（即ちディジタル信号Ｉが変化した
ときに）、これをセット信号として入力してセット状態
となり、以後は出力Ｑ１を論理積回路４２に与え、これ
をイネーブル状態とし、また排他的論理和回路１８から
の信号がハイレベルになったときに（即ちディジタル信
号Ｑが変化したときに）、これをリセット信号として入
力してリセット状態となり、以後は反転出力Ｑ２を論理
積回路４１に与え、これをイネーブル状態とする。即
ち、論理積回路４２は、ディジタル信号Ｉが変化した時
から次にディジタル信号Ｑが変化する時までの間、イネ
ーブル状態となり、論理積回路４１の方は、ディジタル
信号Ｑが変化した時から次にディジタル信号Ｉが変化す
る時までの間、イネーブル状態となる。
【００２９】そして、論理積回路４２がイネーブル状態
のときに（ＲＳフリップフロップ４０の出力Ｑ１が送出
されているときに）、ディジタル信号Ｑが変化すると、
排他的論理和回路１８からの信号が当該論理積回路４２
及び論理和回路４３を経てレジスタ４４に与えられる
（なお、このとき上記排他的論理和回路１８からの信号
によりＲＳフリップフロップ４０はリセット状態とな
り、上記出力Ｑ１が送出されなくなるが、しかしＲＳフ
リップフロップ４０でのタイムラグのために、少なくて
も排他的論理和回路１８からの上記信号が論理積回路４
２を通過するまでの間は出力Ｑ１が送出され、論理積回
路４２はイネーブル状態を保持する）。他方、論理積回
路４１がイネーブル状態のときに（ＲＳフリップフロッ
プ４０の反転出力Ｑ２が送出されているときに）、ディ
ジタル信号Ｉが変化すると、排他的論理和回路１６から
の信号が当該論理積回路４１及び論理和回路４３を経て
レジスタ４４に与えられる（なお、このとき上記排他的
論理和回路１６からの信号によりＲＳフリップフロップ
４０はセット状態となり、上記反転出力Ｑ２が送出され
なくなるが、しかしＲＳフリップフロップ４０でのタイ
ムラグのために、少なくても排他的論理和回路１６から
の上記信号が論理積回路４１を通過するまでの間は反転
出力Ｑ２が送出され、論理積回路４１はイネーブル状態
を保持する）。結局、ディジタル信号Ｉの変化の後に引
続いてディジタル信号Ｉが変化したとき及びディジタル
信号Ｑの変化の後に引続いてディジタル信号Ｑが変化し
たときには、論理和回路４３を介しての信号はレジスタ
４４に与えられず、他方、ディジタル信号Ｉの変化の後
に変化したのがディジタル信号Ｑであるとき及びディジ
タル信号Ｑの変化の後に変化したのがディジタル信号Ｉ
であるときに、論理和回路４３を介しての前記信号はレ
ジスタ４４に与えられる。
のときに（ＲＳフリップフロップ４０の出力Ｑ１が送出
されているときに）、ディジタル信号Ｑが変化すると、
排他的論理和回路１８からの信号が当該論理積回路４２
及び論理和回路４３を経てレジスタ４４に与えられる
（なお、このとき上記排他的論理和回路１８からの信号
によりＲＳフリップフロップ４０はリセット状態とな
り、上記出力Ｑ１が送出されなくなるが、しかしＲＳフ
リップフロップ４０でのタイムラグのために、少なくて
も排他的論理和回路１８からの上記信号が論理積回路４
２を通過するまでの間は出力Ｑ１が送出され、論理積回
路４２はイネーブル状態を保持する）。他方、論理積回
路４１がイネーブル状態のときに（ＲＳフリップフロッ
プ４０の反転出力Ｑ２が送出されているときに）、ディ
ジタル信号Ｉが変化すると、排他的論理和回路１６から
の信号が当該論理積回路４１及び論理和回路４３を経て
レジスタ４４に与えられる（なお、このとき上記排他的
論理和回路１６からの信号によりＲＳフリップフロップ
４０はセット状態となり、上記反転出力Ｑ２が送出され
なくなるが、しかしＲＳフリップフロップ４０でのタイ
ムラグのために、少なくても排他的論理和回路１６から
の上記信号が論理積回路４１を通過するまでの間は反転
出力Ｑ２が送出され、論理積回路４１はイネーブル状態
を保持する）。結局、ディジタル信号Ｉの変化の後に引
続いてディジタル信号Ｉが変化したとき及びディジタル
信号Ｑの変化の後に引続いてディジタル信号Ｑが変化し
たときには、論理和回路４３を介しての信号はレジスタ
４４に与えられず、他方、ディジタル信号Ｉの変化の後
に変化したのがディジタル信号Ｑであるとき及びディジ
タル信号Ｑの変化の後に変化したのがディジタル信号Ｉ
であるときに、論理和回路４３を介しての前記信号はレ
ジスタ４４に与えられる。
【００３０】レジスタ４４は、前記リセット付きカウン
タ２１より前記回転速度対応値Ｄが送られてくる度に、
当該新たな回転速度対応値Ｄで記憶を更新し、その時点
から所定の微小時間以内に、前記論理和回路４３を介し
ての信号が送られてきたとき記憶しておいた上記回転速
度対応値Ｄを送出する回路である（なお、上記所定の微
小時間は、論理積回路４１でのタイムラグに論理和回路
４３でのタイムラグを加算した時間或いは論理積回路４
２でのタイムラグに論理和回路４３でのタイムラグを加
算した時間より、若干、長いものとなっている）。結
局、回転速度検出回路５からは、ディジタル信号Ｉの変
化の直後にディジタル信号Ｑが変化したとき及びディジ
タル信号Ｑの変化の直後にディジタル信号Ｉが変化した
ときのみ（ディジタル信号ＩおよびＱの各値で表される
位相ベクトルの回転に反転がなく、右回転又は左回転を
続けているときのみ）、上記２つの変化の間の時間（上
記位相ベクトルが４分の１回転するのに要した時間）に
対応する回転速度対応値Ｄが送出されることになる。
タ２１より前記回転速度対応値Ｄが送られてくる度に、
当該新たな回転速度対応値Ｄで記憶を更新し、その時点
から所定の微小時間以内に、前記論理和回路４３を介し
ての信号が送られてきたとき記憶しておいた上記回転速
度対応値Ｄを送出する回路である（なお、上記所定の微
小時間は、論理積回路４１でのタイムラグに論理和回路
４３でのタイムラグを加算した時間或いは論理積回路４
２でのタイムラグに論理和回路４３でのタイムラグを加
算した時間より、若干、長いものとなっている）。結
局、回転速度検出回路５からは、ディジタル信号Ｉの変
化の直後にディジタル信号Ｑが変化したとき及びディジ
タル信号Ｑの変化の直後にディジタル信号Ｉが変化した
ときのみ（ディジタル信号ＩおよびＱの各値で表される
位相ベクトルの回転に反転がなく、右回転又は左回転を
続けているときのみ）、上記２つの変化の間の時間（上
記位相ベクトルが４分の１回転するのに要した時間）に
対応する回転速度対応値Ｄが送出されることになる。
【００３１】次に、本実施の形態における回転方向判定
回路６について説明する。図１に示すように、回転方向
判定回路６は、コンパレータ３からのディジタル信号Ｉ
およびコンパレータ４からのディジタル信号Ｑを入力
し、ディジタル信号Ｉとディジタル信号Ｑとで示される
位相ベクトルの回転方向を判定し、回転方向に応じた２
値ディジタル信号である回転方向信号ＳＷを切替器７に
送出する回路であり、具体的な構成は、本実施の形態に
おける回転方向判定回路６も前記図４に示すようなもの
になっている。但し、図４に示す各回路の機能構成は、
第１の実施の形態におけるものと異なっている。すなわ
ち、象限デコーダ２５と位相角差分回路２６とよりなっ
ているが、象限デコーダ２５は、上記２値ディジタル信
号ＩおよびＱを入力して、ディジタル信号ＩまたはＱが
変化する度に、入力されたディジタル信号ＩおよびＱの
値の組（ディジタル信号ＩおよびＱの値は、前記のよう
に、それぞれ＋１または−１となるから、４通りの組が
存在し、その内の１つの組となる）より、その時点に上
記位相ベクトルが存在する象限を得て、これを送出する
回路である。また上記位相角差分回路２６は、象限デコ
ーダ２５からの象限を入力して、当該象限が変化する度
に、変化の前後の象限を比較して上記位相ベクトルの回
転方向を判定し、回転方向に応じた２値ディジタル信号
である上記回転方向信号ＳＷを送出する回路である。
回路６について説明する。図１に示すように、回転方向
判定回路６は、コンパレータ３からのディジタル信号Ｉ
およびコンパレータ４からのディジタル信号Ｑを入力
し、ディジタル信号Ｉとディジタル信号Ｑとで示される
位相ベクトルの回転方向を判定し、回転方向に応じた２
値ディジタル信号である回転方向信号ＳＷを切替器７に
送出する回路であり、具体的な構成は、本実施の形態に
おける回転方向判定回路６も前記図４に示すようなもの
になっている。但し、図４に示す各回路の機能構成は、
第１の実施の形態におけるものと異なっている。すなわ
ち、象限デコーダ２５と位相角差分回路２６とよりなっ
ているが、象限デコーダ２５は、上記２値ディジタル信
号ＩおよびＱを入力して、ディジタル信号ＩまたはＱが
変化する度に、入力されたディジタル信号ＩおよびＱの
値の組（ディジタル信号ＩおよびＱの値は、前記のよう
に、それぞれ＋１または−１となるから、４通りの組が
存在し、その内の１つの組となる）より、その時点に上
記位相ベクトルが存在する象限を得て、これを送出する
回路である。また上記位相角差分回路２６は、象限デコ
ーダ２５からの象限を入力して、当該象限が変化する度
に、変化の前後の象限を比較して上記位相ベクトルの回
転方向を判定し、回転方向に応じた２値ディジタル信号
である上記回転方向信号ＳＷを送出する回路である。
【００３２】次に、この第２の実施の形態の動作につい
て説明する。この第２の実施の形態の動作は、第１の実
施の形態の動作と概ね同様になる。但し、上記のように
回転速度検出回路５が、ディジタル信号ＩおよびＱの各
値で表される位相ベクトルの回転に反転がなく、右回転
又は左回転を続けているときのみ選択的に、回転速度対
応値Ｄ（上記位相ベクトルが４分の１回転するのに要し
た時間に対応する）を送出するものになっているので、
送られてくる前記入力信号ＩＮが、マークおよびスペー
スの混在するものであっても（即ち上記位相ベクトルの
回転に反転がある場合であっても）、当該回転速度検出
回路５より切替器７に送出される回転速度対応値Ｄは、
正確に、上記位相ベクトルが４分の１回転するのに要し
た時間となる。従って、この第２の実施の形態は、一般
のデータ受信中においても、その受信データを利用して
周波数オフセットを検出できることになる。
て説明する。この第２の実施の形態の動作は、第１の実
施の形態の動作と概ね同様になる。但し、上記のように
回転速度検出回路５が、ディジタル信号ＩおよびＱの各
値で表される位相ベクトルの回転に反転がなく、右回転
又は左回転を続けているときのみ選択的に、回転速度対
応値Ｄ（上記位相ベクトルが４分の１回転するのに要し
た時間に対応する）を送出するものになっているので、
送られてくる前記入力信号ＩＮが、マークおよびスペー
スの混在するものであっても（即ち上記位相ベクトルの
回転に反転がある場合であっても）、当該回転速度検出
回路５より切替器７に送出される回転速度対応値Ｄは、
正確に、上記位相ベクトルが４分の１回転するのに要し
た時間となる。従って、この第２の実施の形態は、一般
のデータ受信中においても、その受信データを利用して
周波数オフセットを検出できることになる。
【００３３】以上のように、第１の実施の形態は、例え
ば一般のデータ受信に先立ち、送信側からプレアンブル
信号として、スペース又はマークの何れかが続く信号を
送ってもらい、これにより周波数オフセットを検出し、
検波器の局部発信周波数を修正するといった場合の利用
に適している。他方、第２の実施の形態は、上記のよう
に一般のデータ受信中においても、その受信データを利
用して周波数オフセットを検出できるので、受信中の刻
々の周波数オフセットを検出し、これに基づいて、検波
器の局部発信周波数を刻々修正するといった場合の利用
に適している。
ば一般のデータ受信に先立ち、送信側からプレアンブル
信号として、スペース又はマークの何れかが続く信号を
送ってもらい、これにより周波数オフセットを検出し、
検波器の局部発信周波数を修正するといった場合の利用
に適している。他方、第２の実施の形態は、上記のよう
に一般のデータ受信中においても、その受信データを利
用して周波数オフセットを検出できるので、受信中の刻
々の周波数オフセットを検出し、これに基づいて、検波
器の局部発信周波数を刻々修正するといった場合の利用
に適している。
【００３４】なお、本発明は、上記２つの実施の形態に
限定されず、本発明を逸脱しない範囲で種々変形応用が
可能である。
限定されず、本発明を逸脱しない範囲で種々変形応用が
可能である。
【００３５】
【発明の効果】以上詳述したように、本発明によれば、
受信ＦＳＫ変調波における２種のシンボルの発生割合に
偏りが生じた場合でも、正確に周波数オフセットが検出
でき、かつ小型化、ＩＣ化に適した周波数オフセット検
出回路の提供を可能とする。
受信ＦＳＫ変調波における２種のシンボルの発生割合に
偏りが生じた場合でも、正確に周波数オフセットが検出
でき、かつ小型化、ＩＣ化に適した周波数オフセット検
出回路の提供を可能とする。
【図１】本願発明の第１の実施の形態の回路構成を示す
図である。
図である。
【図２】上記図１中の回転速度検出回路の構成例を示し
た図である。
た図である。
【図３】上記図２中の移動時間カウンタの構成例を示し
た図である。
た図である。
【図４】上記図１中の回転方向判定回路の構成例を示し
た図である。
た図である。
【図５】本願発明の第２の実施の形態の移動時間カウン
タの構成例を示した図である。
タの構成例を示した図である。
【図６】従来例を示す図である。
３ コンパレータ ４ コンパレータ ５ 回転速度検出回路 ６ 回転方向判定回路 ７ 切替器 ８ 平均回路 ９ 平均回路 １０ 加算回路 ｉ 同相成分信号 ｑ 直交成分信号 Ｉ ディジタル信号 Ｑ ディジタル信号 ＳＷ 回転方向信号
Claims (4)
- 【請求項１】 ２値ディジタル信号で周波数変調されて
いる受信変調波を直交検波するＦＳＫ直交検波回路の周
波数オフセットを検出する周波数オフセット検出回路に
おいて、 上記ＦＳＫ検波回路から出力される同相成分信号ｉを入
力して、この同相成分信号ｉの正負に応じたディジタル
信号Ｉを出力する第１コンパレータと、 上記ＦＳＫ検波回路から出力される直交成分信号ｑを入
力して、この直交成分信号ｑの正負に応じたディジタル
信号Ｑを出力する第２コンパータと、 上記ディジタル信号ＩおよびＱを取込み、これら両ディ
ジタル信号の変化より、ディジタル信号ＩおよびＱで表
現される位相ベクトルの回転速度に対応する回転速度対
応値を検出して当該回転速度対応値を送出する回転速度
検出回路と、 上記ディジタル信号ＩおよびＱを取込み、当該ディジタ
ル信号ＩとＱとで示される位相ベクトルの回転方向を判
断し、回転方向に応じた２値ディジタル信号を出力する
回転方向判定回路と、 上記回転速度検出回路から回転速度対応値が送られてく
る度に、上記回転方向判定回路よりの上記２値ディジタ
ル信号を入力して、その時点において当該２値ディジタ
ル信号は上記位相ベクトルの正回転および負回転の何れ
を示すものになっているかを判断し、正回転を示すもの
になっているときは、送られてきた回転速度対応値を回
転速度対応値Ｄ１として出力し、他方、負回転を示すも
のになっているときは、送られてきた回転速度対応値を
回転速度対応値Ｄ２として出力する切替器と、 上記回転速度対応値Ｄ１が上記切替器より送出される度
に当該回転速度対応値Ｄ１を入力し、回転速度対応値Ｄ
１の平均値を得て、この平均値を出力する第１平均回路
と、 上記回転速度対応値Ｄ２が上記切替器より送出される度
に当該回転速度対応値Ｄ２を入力し、回転速度対応値Ｄ
２の平均値を得て、この平均値を出力する第２平均回路
と、 上記第１平均回路よりの平均値と上記第２平均回路より
の平均値とを取込み、これら両平均値より、前記周波数
オフセットに比例しているとみなせる値を算出して、当
該値を周波数オフセット対応値として出力する算出回路
とを備えることを特徴とする周波数オフセット検出回
路。 - 【請求項２】 ２値ディジタル信号で周波数変調されて
いる受信変調波を直交検波するＦＳＫ直交検波回路の周
波数オフセットを検出する周波数オフセット検出回路に
おいて、 上記ＦＳＫ検波回路から出力される同相成分信号ｉを入
力して、この同相成分信号ｉの正負に応じたディジタル
信号Ｉを出力する第１コンパレータと、 上記ＦＳＫ検波回路から出力される直交成分信号ｑを入
力して、この直交成分信号ｑの正負に応じたディジタル
信号Ｑを出力する第２コンパータと、 上記ディジタル信号ＩおよびＱを取込み、これら両ディ
ジタル信号の変化より、ディジタル信号ＩおよびＱで表
現される位相ベクトルの回転速度に対応する回転速度対
応値を検出して当該回転速度対応値を送出する回転速度
検出回路と、 上記ディジタル信号ＩおよびＱを取込み、当該ディジタ
ル信号ＩとＱとで示される位相ベクトルの回転方向を判
断し、回転方向に応じた２値ディジタル信号を出力する
回転方向判定回路と、 上記回転速度検出回路から回転速度対応値が送られてく
る度に、上記回転方向判定回路よりの上記２値ディジタ
ル信号を入力して、その時点において当該２値ディジタ
ル信号は上記位相ベクトルの正回転および負回転の何れ
を示すものになっているかを判断し、正回転を示すもの
になっているときは、送られてきた回転速度対応値を回
転速度対応値Ｄ１として出力し、他方、負回転を示すも
のになっているときは、送られてきた回転速度対応値を
回転速度対応値Ｄ２として出力する切替器と、 上記回転速度対応値Ｄ１が上記切替器より送出される度
に当該回転速度対応値Ｄ１を入力し、回転速度対応値Ｄ
１の平均値を得て、この平均値を出力する第１平均回路
と、 上記回転速度対応値Ｄ２が上記切替器より送出される度
に当該回転速度対応値Ｄ２を入力し、回転速度対応値Ｄ
２の平均値を得て、この平均値を出力する第２平均回路
と、 上記第１平均回路よりの平均値と上記第２平均回路より
の平均値とを取込み、第２平均回路よりの平均値から第
１平均回路よりの平均値を減じて、得られた差を周波数
オフセット対応値として出力する加算回路とを備えるこ
とを特徴とする周波数オフセット検出回路。 - 【請求項３】 前記回転速度検出回路は、 所定周波数のクロック信号を送出するクロック発生回路
と、 前記ディジタル信号ＩおよびＱを取込み、これら両ディ
ジタル信号の何れかが変化する度に、その時点から、次
にこれら両ディジタル信号の何れかが変化するまでの時
間経過に係るデータを、上記クロック発生回路よりのク
ロック信号を計数することにより得て、得られた上記デ
ータを送出する移動時間カウンタとを備えることを特徴
とする請求項１又は請求項２記載の周波数オフセット検
出回路。 - 【請求項４】 前記回転速度検出回路は、 所定周波数のクロック信号を送出するクロック発生回路
と、 前記ディジタル信号ＩおよびＱを取込み、これら両ディ
ジタル信号の何れかが変化する度に、その時点から、次
にこれら両ディジタル信号の何れかが変化するまでの時
間経過に係るデータを、上記クロック発生回路よりのク
ロック信号を計数することにより得ると共に、このよう
にして得られた上記データが、ディジタル信号Ｉの変化
からその直後のディジタル信号Ｑの変化までの時間経過
に係るもの、又はディジタル信号Ｑの変化からその直後
のディジタル信号Ｉの変化までの時間経過に係るもので
あるときに、当該データを送出する移動時間カウンタと
を備えることを特徴とする請求項１又は請求項２記載の
周波数オフセット検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5147598A JPH11112583A (ja) | 1997-08-05 | 1998-02-17 | 周波数オフセット検出回路 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9-223127 | 1997-08-05 | ||
| JP22312797 | 1997-08-05 | ||
| JP5147598A JPH11112583A (ja) | 1997-08-05 | 1998-02-17 | 周波数オフセット検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11112583A true JPH11112583A (ja) | 1999-04-23 |
Family
ID=26392015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5147598A Pending JPH11112583A (ja) | 1997-08-05 | 1998-02-17 | 周波数オフセット検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11112583A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010026268A (ko) * | 1999-09-03 | 2001-04-06 | 서민호 | 주파수편이-키잉 복조시스템 |
| JP2006319897A (ja) * | 2005-05-16 | 2006-11-24 | Oki Electric Ind Co Ltd | 復調回路及び復調方法 |
-
1998
- 1998-02-17 JP JP5147598A patent/JPH11112583A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010026268A (ko) * | 1999-09-03 | 2001-04-06 | 서민호 | 주파수편이-키잉 복조시스템 |
| JP2006319897A (ja) * | 2005-05-16 | 2006-11-24 | Oki Electric Ind Co Ltd | 復調回路及び復調方法 |
| JP4560440B2 (ja) * | 2005-05-16 | 2010-10-13 | Ｏｋｉセミコンダクタ株式会社 | 復調回路及び復調方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5097220A (en) | Circuit for demodulating psk modulated signal by differential-defection | |
| US6240147B1 (en) | Auto frequency control apparatus | |
| EP0316878B1 (en) | Pll circuit for generating output signal synchronized with input signal by switching frequency dividing ratio | |
| US6259997B1 (en) | Signal power detection apparatus | |
| US5317602A (en) | Base-band delayed detector with synchronizing circuit | |
| EP0259867B1 (en) | Demodulator for psk-modulated signals | |
| JPH11313117A (ja) | 周波数制御方法及び直交検波回路及びｆｓｋ受信機 | |
| CA2242075A1 (en) | 4-level fsk demodulator | |
| US5450032A (en) | FSK data demodulator using mixing of quadrature baseband signals | |
| JPH11112583A (ja) | 周波数オフセット検出回路 | |
| JPH09149089A (ja) | 回線品質監視回路 | |
| FI94818B (fi) | Menetelmä digitaalisesti moduloidun signaalin demoduloimiseksi sekä demodulaattori | |
| US4486715A (en) | Frequency shift key demodulator | |
| US5783967A (en) | Frequency shift keying demodulation circuit using logic circuitry | |
| JP3029394B2 (ja) | Ｆｓｋ復調装置 | |
| US4499425A (en) | Phase velocity sign detector for frequency shift key demodulation | |
| US5822378A (en) | Receiver, a demodulator, and a demodulation method | |
| JP3833259B2 (ja) | Ｆｓｋ受信器における周波数制御信号の生成 | |
| JPH10257110A (ja) | 直交検波回路及びそれにおける周波数制御方法 | |
| JPH08251242A (ja) | 周波数オフセット検出回路 | |
| US7088790B2 (en) | Circuit for detecting a center level of a FSK demodulated signal to correct same | |
| US11757686B2 (en) | Device for compensating a frequency shift | |
| JP2871932B2 (ja) | 周波数安定化回路 | |
| JP3595478B2 (ja) | 周波数偏差検出器および周波数偏差検出方法 | |
| JPH08251241A (ja) | 周波数オフセット検出回路 |