JPH11109416A

JPH11109416A - 液晶表示装置の製造方法

Info

Publication number: JPH11109416A
Application number: JP27316197A
Authority: JP
Inventors: Akihiro Hata; 明宏畑; Masahiro Adachi; 昌浩足立
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1997-10-06
Filing date: 1997-10-06
Publication date: 1999-04-23
Anticipated expiration: 2017-10-06
Also published as: JP3295025B2

Abstract

(57)【要約】【課題】基板作製中の静電気による静電破壊を防ぐと
共に液晶工程前に基板の検査および修正を行い、液晶工
程中においても静電破壊を防ぐ。【解決手段】走査配線４および信号配線６を短絡配線
６ｃを介して電気的に接続することにより、その後のＴ
ＦＴの保護膜成膜工程等での静電破壊を防ぐ。この保護
膜に開口部と再接続用コンタクトホール１３ｂとを形成
し、開口部下の短絡配線６ｃ部分を除去することによ
り、各配線４、６を電気的に切り離した状態で電気的検
査を行う。検査後、再接続用コンタクトホール１３ｂの
上に短絡配線８ａを形成して切り離された各配線４、６
を再度接続することにより、その後の液晶工程での静電
破壊を防ぐ。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば、テレビジ
ョンセット、パーソナルコンピュータ、ワードプロセッ
サまたはＯＡ（ＯｆｆｉｃｅＡｕｔｏｍａｔｉｏｎ）
機器などに用いられる液晶表示装置の製造方法に関す
る。

【０００２】

【従来の技術】近年、平面ディスプレイ等の画像表示素
子に応用することを目的とした薄膜トランジスタ（ＴＦ
Ｔ）の開発が活発に行われている。そのうち、アクティ
ブマトリクス型の液晶表示装置に用いられるＴＦＴに
は、移動度が高いこと、ＯＮ電流／ＯＦＦ電流比が高い
こと、耐電圧が高いこと、素子サイズが小さいこと等が
要求される。

【０００３】一般に、多結晶半導体膜を用いたＴＦＴで
は非晶質半導体膜を用いたＴＦＴに比べてコンダクタン
スが大きいという長所を有しているが、プロセス温度が
１００℃以上と高くなる。そこで、６００℃以下のプロ
セス温度で多結晶半導体膜を得ることができる、レーザ
アニール技術を用いた結晶化技術の研究および応用が盛
んに行われている。

【０００４】以下に、従来技術の一例として多結晶半導
体膜を用いた液晶表示装置の製造工程について説明す
る。図６は従来の液晶表示装置におけるアクティブマト
リクス基板の平面図であり、図７は図６のＤ−Ｄ’線に
おける断面図であり、図８はＴＦＴの製造工程を示す断
面図である。

【０００５】このアクティブマトリクス基板は、図６に
示すように、ガラス板などからなる透光性の基板２１上
に、画像信号を供給するための複数の走査配線（ゲート
配線）２４および複数のデータ信号配線（ソース配線）
２６が絶縁膜を介して互いに交差して設けられている。
各ゲート配線２４は後述するゲート電極２４ａと一体的
に形成され、各ソース配線２６は後述するソース電極２
６ａおよびドレイン電極２６ｂと一体的に形成されてい
る。ソース配線２６の片方の端部およびゲート配線２４
の片方の端部はマトリクス状の表示領域の周辺まで延び
ており、各々駆動回路と接続するための回路用コンタク
トホール３４ｂ、３４ａが設けられて信号入力用の端子
部となっている。

【０００６】各ゲート配線２４と各ソース配線２６との
交差部近傍にはＴＦＴが設けられている。ＴＦＴは、マ
トリクス状に配された画素電極２８に供給する画像信号
を制御するスイッチング素子として設けられ、ゲート配
線２４およびソース配線２６と画素電極２８とは各ＴＦ
Ｔを介して接続されている。

【０００７】ＴＦＴは、図７に示すように、ガラス基板
２１上にチャネル領域３０ｃ、ソース領域３０ａおよび
ドレイン領域３０ｂを有する多結晶半導体膜２２が設け
られ、その上を覆ってゲート絶縁膜２３が設けられてい
る。ゲート絶縁膜２３の上にはチャネル領域と対向する
ようにゲート電極２４ａが設けられ、その上を覆って層
間絶縁膜２５が設けられている。層間絶縁膜２５の上に
はソース電極２６ａおよびドレイン電極２６ｂが設けら
れ、ソース電極２６ａは層間絶縁膜２５に設けられたソ
ースコンタクトホール３１ａを介してソース領域３０ａ
と接続され、ドレイン電極２６ｂは層間絶縁膜２５に設
けられたドレインコンタクトホール３１ｂを介してドレ
イン領域３０ｂと接続されている。その上を覆ってＴＦ
Ｔの保護膜２７が設けられ、その上に画素電極２８が設
けられている。この画素電極２８は保護膜２７に設けら
れたコンタクトホール３３ａを介してＴＦＴのドレイン
電極２６ｂと接続されている。

【０００８】このアクティブマトリクス基板の製造にお
いては、まず、図８（Ａ）に示すようにガラス基板２１
上に非晶質半導体膜（ａ−Ｓｉ）２２ａを成膜し、図８
（Ｂ）に示すようにエキシマレーザの照射等により非晶
質半導体膜２２ａを多結晶半導体膜（Ｐ−Ｓｉ）２２ｂ
に成長させた後、図８（Ｃ）に示すように多結晶半導体
膜２２ｂを所定の形状にパターニングしてアイランド化
した多結晶半導体膜２２を得る。

【０００９】次に、図８（Ｄ）に示すようにゲート絶縁
膜２３を成膜し、より高い耐圧を得るために６００℃で
１２時間程度加熱することによりゲート絶縁膜２３の緻
密化を行う。なお、ゲート絶縁膜２３を成膜する直前に
はチャネル領域とゲート絶縁膜との界面をＲＣＡ洗浄等
により洗浄しておく。その後、その上に金属膜を成膜
し、図８（Ｅ）に示すように上記金属膜を所定の形状に
パターニングしてゲート電極２４ａを形成する。

【００１０】続いて、図８（Ｆ）に示すようにゲート電
極２４ａを不純物注入マスクとして不純物を注入し、多
結晶半導体膜２２に不純物注入領域２９ａ、２９ｂを形
成する。その後、図８（Ｇ）に示すようにエキシマレー
ザの照射等により不純物注入領域２９ａ、２９ｂの活性
化を行い、ソース領域３０ａおよびドレイン領域３０ｂ
を形成する。このとき、ソース領域３０ａおよびドレイ
ン領域３０ｂの間の不純物が注入されなかった領域はチ
ャネル領域３０ｃとなる。

【００１１】その後、図８（Ｈ）に示すように層間絶縁
膜２５を成膜し、層間絶縁膜２５およびゲート絶縁膜２
３を同時に所定の形状にパターニングしてソースコンタ
クトホール３１ａ、ドレインコンタクトホール３１ｂを
形成する。

【００１２】次に、図８（Ｉ）に示すように金属膜を成
膜し、図８（Ｊ）に示すように金属膜を所定の形状にパ
ターニングしてソース電極２６ａおよびドレイン電極２
６ｂを形成する。続いて、基板全面にＴＦＴの保護膜２
７をＣＶＤ等の装置を用いて成膜する。

【００１３】その後、図８（Ｋ）に示すように保護膜２
７上にフォトレジストパターン３２を形成し、ＴＦＴ近
傍の保護膜２７部分にドレイン電極２６ｂまで達するよ
うに画像信号入力用のコンタクトホール３３ａを形成す
る。

【００１４】次に、図８（Ｌ）に示すようにＩＴＯ等の
透明導電膜等を形成し、図８（Ｍ）に示すように所定の
形状にパターニングして画素電極２８を形成する。その
後、液晶工程を経ることにより従来の液晶表示装置を得
ることができる。

【００１５】

【発明が解決しようとする課題】上述した液晶表示装置
の製造方法では、製造工程で誘発される静電気がゲート
配線やソース配線の端子部に印加され、各配線の電位に
差が生じて静電破壊を招くおそれがある。このような静
電気が発生する工程としては、例えばプラズマＣＶＤ法
による絶縁膜（ＴＦＴの保護膜等）の成膜工程やラビン
グ処理工程、各製造装置間や製造装置内での基板の搬送
工程等が挙げられる。

【００１６】この問題を解決する方法としては、例えば
特開平１−２３０００２０号、特開平４−１２０５号や
特開平２−６１６１８号に開示されているような方法が
検討されているが、これらの方法には以下のような問題
がある。

【００１７】まず、特開平１−２３０００２０号に開示
されている方法では、液晶表示装置の基板を作製後、検
査および修正を行い、その後、各配線を電気的に接続す
ることにより静電破壊を防ごうとしている。しかし、こ
の方法では、基板の作製後に各配線を電気的に接続して
いるので基板の作製中に静電破壊を起こしてしまうおそ
れがある。また、基板の作製中に各配線を接続してしま
うと検査および修正を行えなくなってしまう。

【００１８】次に、特開平４−１２０５号に開示されて
いる方法では、ドライバー（駆動回路）駆動用入力配線
群の少なくとも２本以上の配線間を半導体膜で電気的に
接続することにより静電破壊を防ごうとしている。しか
し、この方法では、ドライバーを接続した後では静電破
壊を防ぐことができるが、液晶表示装置の作製中には対
策がないため静電破壊を起こしてしまうおそれがある。
また、配線間を電気的に接続した半導体膜は製品完成後
も接続されたままなので、逆に配線間リークを起こして
しまうおそれがある。

【００１９】最後に、特開平２−６１６１８号に開示さ
れている方法では、液晶表示装置の作製中に各配線間を
半導体膜により電気的に接続することにより静電破壊を
防ごうとしており、この方法によれば液晶表示装置の作
製中に静電破壊を起こすことはない。また、光を照射す
れば抵抗値が低減するという半導体膜のフォトコンタク
ト作用を利用して、基板の検査中は半導体膜に光を照射
しないことにより基板の検査を行うことができ、その
後、液晶工程中に半導体膜に光を照射することにより液
晶工程での静電破壊を防ぐこともできる。しかし、半導
体膜に光が照射されなければ各配線間の抵抗が高くなっ
て電気的に接続されないため、ＴＦＴの保護膜の形成中
や液晶工程中において、絶えず基板に光を照射していな
ければならない。

【００２０】本発明は、このような従来技術の課題を解
決するためになされたものであり、液晶表示装置作製中
の静電気による静電破壊を防ぐと共に液晶工程前に基板
の検査および修正を行うことができ、さらに、液晶工程
中においても静電破壊を防ぐことができる液晶表示装置
の製造方法を提供することを目的とする。

【００２１】

【課題を解決するための手段】本発明の液晶表示装置の
製造方法は、表示媒体を挟んで対向配置される一対の基
板のうちの一方の基板上に、複数の信号配線と複数の走
査配線とが絶縁膜を介して互いに交差して設けられ、各
信号配線と各走査配線との交差部近傍に、両配線に電気
的に接続されている薄膜トランジスタを有する液晶表示
装置を製造する方法であって、該一方の基板に該走査配
線、該信号配線および該スイッチング素子を形成すると
共に、各信号配線と各走査配線とを配線端部近傍におい
て電気的に接続する第１接続部材を形成する工程と、該
走査配線、該信号配線および該スイッチング素子を覆う
保護膜を形成する工程と、該薄膜トランジスタ近傍上の
保護膜部分に該薄膜トランジスタのドレイン電極まで達
するように画像信号入力用コンタクトホールを形成する
と共に、該第１接続部材上の保護膜部分に各第１接続部
材まで達するように接続切り離し用開口部を形成する工
程と、各接続切り離し用開口部から露出している第１接
続部材部分を除去して各信号配線と各走査配線とを電気
的に切り離し、該一方の基板に対して電気的検査を行う
工程とを含み、そのことにより上記目的が達成される。

【００２２】前記接続切り離し用開口部を形成する工程
において、該接続切り離し用開口部の両側の前記保護膜
部分に前記各第１接続部材まで達するように再接続用コ
ンタクトホールを形成し、前記一方の基板に対して電気
的特性の検査を行った後、該接続切り離し用開口部の両
側の再接続用コンタクトホールにわたって第２接続部材
を形成し、該再接続用コンタクトホールを介して該第１
接続部材部分と該第２接続部材とを電気的に接続して各
走査配線と各信号配線を再度電気的に接続してもよい。

【００２３】以下に、本発明の作用について説明する。

【００２４】請求項１に記載の本発明にあっては、走査
配線および信号配線の配線端部近傍において、低抵抗な
金属膜等からなる第１接続部材により各配線を電気的に
接続しており、半導体膜を用いた従来技術のようにフォ
トコンタクト作用を利用したものではないので、基板に
光を照射しなくても接続された配線間を常に低抵抗にし
て静電破壊を防ぐことが可能である。また、配線間を電
気的に接続しているため、その後にプラズマＣＶＤ法等
でＴＦＴの保護膜を成膜しても、静電破壊を防ぐことが
できる。さらに、この第１接続部材上の保護膜部分に、
第１接続部材まで達するように接続切り離し用開口部を
形成し、各接続切り離し用開口部から露出している第１
接続部材部分を除去することにより各配線を電気的に切
り離すことができるので、画面内の電気的特性の検査を
行って良品判別を行うことができる。この接続切り離し
用開口部は、ＴＦＴ近傍上の保護膜部分にＴＦＴのドレ
イン電極まで達する画像信号入力用コンタクトホールを
形成する際に同時に形成することができるので、製造工
程が煩雑になることはない。

【００２５】請求項２に記載の本発明にあっては、接続
切り離し用開口部の両側の保護膜部分に、第１接続部材
まで達するように再接続用コンタクトホールを形成し、
各配線を電気的に切り離して電気的特性の検査を行った
後で、接続切り離し用開口部の両側の再接続用コンタク
トホールにわたって第２接続部材を形成しているので、
再接続用コンタクトホールを介して第１接続部材と第２
接続部材とを電気的に接続することができる。これによ
り、切り離された第１接続部材同士を第２接続部材でつ
ないで、走査配線と信号配線とを再度電気的に接続する
ことができるので、その後の液晶工程においても、静電
破壊を防ぐことができる。この再接続用コンタクトホー
ルは、ＴＦＴ近傍上の保護膜部分にＴＦＴのドレイン電
極まで達する画像信号入力用コンタクトホールを形成す
る際に同時に形成することができるので、製造工程が煩
雑になることはない。

【００２６】請求項３に記載の本発明にあっては、第１
接続部材をウェットエッチング可能な材料により形成し
ているので、接続切り離し用開口部から露出している第
１接続部材部分の除去をウェットエッチングにより行う
ことができる。よって、ドライエッチング時のプラズマ
ダメージやガラス分断時の静電気等による静電破壊を防
ぐことができる。また、第２接続部材をウェットエッチ
ング可能な材料により形成しているので、液晶工程終了
後に電気的に接続されている各配線の切り離しもウェッ
トエッチングで容易に行うことができ、製品完成後の配
線間のリークを防ぐことができる。

【００２７】請求項４に記載の本発明にあっては、第２
接続部材を透明導電膜により形成しており、透明導電膜
の成膜およびパターニングを画素電極の形成工程と同時
に行うことができるので、製造工程を簡略化することが
できる。

【００２８】

【発明の実施の形態】以下、本発明の実施形態につい
て、図面を参照しながら説明する。

【００２９】図１は本実施形態の液晶表示装置における
アクティブマトリクス基板の平面図であり、図２（Ａ）
は図１のＡ−Ａ’線における断面図であり、図２（Ｂ）
は図１のＢ−Ｂ’線における断面図であり、図２（Ｃ）
は図１のＣ−Ｃ’線における断面図である。また、図３
（Ａ−１）〜（Ｅ−１）、図４（Ａ−１）〜（Ｆ−１）
および図５（Ａ−１）〜（Ｃ−１）は図１のＡ−Ａ’線
部分の製造工程を示す断面図であり、図３（Ａ−２）〜
（Ｅ−２）、図４（Ａ−２）〜（Ｆ−２）および図５
（Ａ−２）〜（Ｃ−２）は図１のＢ−Ｂ’線部分の製造
工程を示す断面図であり、図３（Ａ−３）〜（Ｅ−
３）、図４（Ａ−３）〜（Ｆ−３）および図５（Ａ−
３）〜（Ｃ−３）は図１のＣ−Ｃ’線部分の製造工程を
示す断面図である。

【００３０】このアクティブマトリクス基板は、図１に
示すように、ガラス板などからなる透光性の基板１上
に、画像信号を供給するための複数の走査配線（ゲート
配線）４および複数のデータ信号配線（ソース配線）６
が絶縁膜を介して互いに交差して設けられている。各ゲ
ート配線４は後述するゲート電極４ａと一体的に形成さ
れ、各ソース配線６は後述するソース電極６ａおよびド
レイン電極６ｂと一体的に形成されている。ゲート配線
４の片方の端部およびソース配線６の片方の端部はマト
リクス状の表示領域の周辺まで延びており、各々駆動回
路と接続するための回路用コンタクトホール１４ｂ、１
４ａが設けられて信号入力用の端子部となっている。ま
た、各ゲート配線４と各ソース配線６の端部近傍には、
各配線を接続するための第１接続部材としての短絡配線
６ｃと第２接続部材としての短絡配線８ａとが設けられ
ている。ここで、ゲート配線４は短絡配線用コンタクト
ホール１１ｃを介して短絡配線６ｃに電気的に接続さ
れ、この短絡配線６ｃはコンタクトホール１３ｂを介し
て短絡配線８ａに電気的に接続され、これにより各ゲー
ト配線４が電気的に接続されている。また、ソース配線
６の一部は短絡配線６ｃとなっており、この短絡配線６
ｃはコンタクトホール１３ｂを介して短絡配線８ａに電
気的に接続され、これにより各ソース配線６が電気的に
接続されている。基板の角部（この図では左上の角部）
にある短絡配線８ａは短絡配線用コンタクトホール１３
ｂを介してゲート配線側の短絡配線６ｃとソース配線側
の短絡配線６ｃとに電気的に接続され、これにより各ゲ
ート配線４および各ソース配線６が短絡されている。

【００３１】各ゲート配線４と各ソース配線６との交差
部近傍にはＴＦＴが設けられている。ＴＦＴは、マトリ
クス状に配された画素電極８に供給する画像信号を制御
するスイッチング素子として設けられ、ゲート配線４お
よびソース配線６と画素電極８とは各ＴＦＴを介して接
続されている。

【００３２】ＴＦＴは、図２、図３、図４および図５に
示すように、ガラス基板１上にチャネル領域１０ｃ、ソ
ース領域１０ａおよびドレイン領域１０ｂを有する多結
晶半導体膜２が設けられ、その上を覆ってゲート絶縁膜
３が設けられている。ゲート絶縁膜３の上にはチャネル
領域と対向するようにゲート電極４ａが設けられ、その
上を覆って層間絶縁膜５が設けられている。層間絶縁膜
の上にはソース電極６ａおよびドレイン電極６ｂが設け
られ、ソース電極６ａは層間絶縁膜５に設けられたソー
スコンタクトホール１１ａを介してソース領域１０ａと
接続され、ドレイン電極６ｂは層間絶縁膜５に設けられ
たドレインコンタクトホール１１ｂを介してドレイン領
域１０ｂと接続されている。その上を覆ってＴＦＴの保
護膜７が設けられ、その上に画素電極８が設けられてい
る。この画素電極８は保護膜７に設けられたコンタクト
ホール１３ａを介してＴＦＴのドレイン電極６ｂと接続
されている。

【００３３】このアクティブマトリクス基板の製造にお
いては、まず、図３（Ａ−１）、（Ａ−２）および（Ａ
−３）に示すようにガラス基板または絶縁膜を成膜した
基板１上に膜厚３０ｎｍ〜１５０ｎｍ程度の非晶質半導
体膜（ａ−Ｓｉ）２ａを成膜する。

【００３４】次に、図３（Ｂ−１）、（Ｂ−２）および
（Ｂ−３）に示すようにエキシマレーザの照射等により
非晶質半導体膜２ａを多結晶半導体膜（Ｐ−Ｓｉ）２ｂ
に成長させる。

【００３５】続いて、図３（Ｃ−１）、（Ｃ−２）およ
び（Ｃ−３）に示すように多結晶半導体膜２ｂを所定の
形状にパターニングしてＴＦＴ部分にアイランド化した
多結晶半導体膜２を得る。

【００３６】その後、図３（Ｄ−１）、（Ｄ−２）およ
び（Ｄ−３）に示すようにＴＥＯＳ、ＣＶＤまたはスパ
ッタリング等によりＳｉＯ₂等からなる膜厚１００ｎｍ
程度のゲート絶縁膜３を成膜し、より高い耐圧を得るた
めに６００℃で１２時間程度加熱することによりゲート
絶縁膜３の緻密化を行う。なお、ゲート絶縁膜３を成膜
する直前にはチャネル領域とゲート絶縁膜との界面をＲ
ＣＡ洗浄等により洗浄しておく。

【００３７】次に、ゲート絶縁膜３の上にＴａ、Ｎｂ、
Ａｌ等の金属膜またはＩＴＯ等の導電性材料を用いて膜
厚２００ｎｍ程度の膜を成膜し、図３（Ｅ−１）、（Ｅ
−２）および（Ｅ−３）に示すように所定の形状にパタ
ーニングしてゲート配線４およびゲート電極４ａを形成
する。

【００３８】続いて、図４（Ａ−１）、（Ａ−２）およ
び（Ａ−３）に示すようにゲート電極４ａを不純物注入
マスクとしてリンに代表される５価の元素またはボロン
に代表される３価の元素をドーパントとして、加速電圧
１０ｋＶ程度、ドーズ量１×１０¹⁵／ｃｍ²〜１×１０
¹⁷／ｃｍ²の条件で不純物を注入し、多結晶半導体膜２
に不純物注入領域９ａ、９ｂを形成する。

【００３９】その後、図４（Ｂ−１）、（Ｂ−２）およ
び（Ｂ−３）に示すようにエキシマレーザの照射等によ
り不純物注入領域９ａ、９ｂの活性化を行い、ソース領
域１０ａおよびドレイン領域１０ｂを形成する。このと
き、ソース領域１０ａおよびドレイン領域１０ｂの間の
不純物が注入されなかった領域はチャネル領域１０ｃと
なる。

【００４０】次に、図４（Ｃ−１）、（Ｃ−２）および
（Ｃ−３）に示すようにＴＥＯＳ、ＣＶＤまたはスパッ
タリング等によりＳｉＮ_xまたはＳｉＯ₂等からなる膜厚
３００ｎｍ〜４００ｎｍ程度の層間絶縁膜５を基板全体
に成膜し、この層間絶縁膜５およびゲート絶縁膜３を同
時に所定の形状にパターニングしてソースコンタクトホ
ール１１ａ、ドレインコンタクトホール１１ｂを形成す
る。このとき同時に、ゲート配線４の端部にも短絡配線
用のコンタクトホール１１ｃを形成する。

【００４１】続いて、図４（Ｄ−１）、（Ｄ−２）およ
び（Ｄ−３）に示すようにＡｌ、Ｍｏ等の金属膜または
ＩＴＯ等のウェットエッチング可能な導電性材料を用い
て膜厚５００ｎｍ〜６００ｎｍ程度の膜を成膜し、図４
（Ｅ−１）、（Ｅ−２）および（Ｅ−３）に示すように
所定の形状にパターニングしてソース配線６、ソース電
極６ａおよびドレイン電極６ｂを形成する。このとき同
時に、短絡配線６ｃを形成し、ゲート配線４の先端に設
けられた短絡配線用コンタクトホール１１ｃを介してゲ
ート配線４と電気的に接続する。また、各ソース配線６
はパターニング時に短絡配線６ｃでつながった状態に形
成しておく。

【００４２】次に、基板全面にＴＦＴの保護膜７をＣＶ
Ｄ等の装置を用いて成膜する。

【００４３】その後、図４（Ｆ−１）、（Ｆ−２）およ
び（Ｆ−３）に示すように保護膜７上にフォトレジスト
パターン１２ａを形成し、ＴＦＴ近傍の保護膜７部分に
ドレイン電極６ｂまで達するように画像信号入力用のコ
ンタクトホール１３ａを形成する。このとき同時に、画
面内の電気的特性を測定するためにゲート配線４とソー
ス配線６とを一次的に切り離すための開口部１３ｃを形
成すると共に、画面内の電気特性測定後に再度ゲート配
線４とソース配線６とを接続するための短絡配線用コン
タクトホール１３ｂを形成する。

【００４４】続いて、図５（Ａ−１）、（Ａ−２）およ
び（Ａ−３）に示すように開口部１３ｃ以外の部分を覆
うフォトレジストパターン１２ｂを形成し、短絡配線６
ｃをエッチングすることにより、ゲート配線４とソース
配線６とを切り離す。このときの短絡配線６ｃのエッチ
ングは、ドライエッチング時のプラズマダメージによる
静電破壊を防ぐためにウェットエッチングにより行う。

【００４５】その後、画面内の電気特性の検査を行う。
この検査方法としては、バスライン断線リーク検査や、
モノリシックドライバを駆動してドライバの出力信号を
モニタする検査や、モノリシックドライバを利用してス
イッチング素子としてのＴＦＴを順次オンオフさせて画
素からの信号をサンプリングすることにより画素欠陥の
有無を検査する方法等が挙げられる。これらの検査によ
り良品の判別や欠陥修正等を行った後、図６（Ｂ−
１）、（Ｂ−２）および（Ｂ−３）に示すようにＩＴＯ
等の透明導電膜等を形成し、図６（Ｃ−１）、（Ｃ−
２）および（Ｃ−３）に示すように所定の形状にパター
ニングすることにより、予めドレイン電極６ｂの近傍に
形成したドレインコンタクトホール１１ｂを介してドレ
イン電極６ｂとつながるように画素電極８を形成する。
このとき同時に、透明導電膜からなる短絡配線８ａを再
接続用のコンタクトホール１３ｂにわたって形成するこ
とにより、コンタクトホール１３ｂを介して短絡配線６
ａと短絡配線８ａとを電気的に接続し、一時的に切り離
したゲート配線４とソース配線６とを短絡配線８ａを介
して再度電気的に接続（短絡）する。その後、液晶工程
を経ることにより本実施形態の液晶表示装置を得ること
ができる。なお、液晶工程終了後のゲート配線４とソー
ス配線６との切り離しは、短絡配線をウェットエッチン
グすることにより容易に行うことができる。

【００４６】なお、本発明は上記実施形態に限定される
ものではなく、例えばドライバモノリシック液晶表示装
置等にも本発明を適用することは可能である。

【００４７】

【発明の効果】以上詳述したように、本発明による場合
には、走査配線および信号配線が低抵抗な金属膜等によ
り電気的に接続されているので、半導体膜を用いた従来
技術のように基板に光を照射しなくても配線間を常に低
抵抗に接続して静電破壊を防ぐことができる。その後、
プラズマＣＶＤ法等でＴＦＴの保護膜を成膜しても、走
査配線および信号配線が電気的に接続されているので、
静電破壊を防ぐことができる。

【００４８】さらに、各配線の接続部分を一時的に切り
離すことにより、画面内の電気的特性の検査を行って良
品判別を行ったり、欠陥修正を行うことができる。接続
切り離し用の開口部は、画像信号入力用コンタクトホー
ルを形成する際に同時に形成することができる。

【００４９】また、請求項２に記載の本発明によれば、
画面内の電気的特性の検査を行った後で、走査配線と信
号配線とを再度電気的に接続することができるので、そ
の後の液晶工程においても、静電破壊を防ぐことができ
る。再接続用コンタクトホールは、画像信号入力用コン
タクトホールを形成する際に同時に形成することができ
る。

【００５０】また、請求項３に記載の本発明によれば、
走査配線と信号配線との接続部分を一時的に切り離す際
にウェットエッチングを用いることができるので、ドラ
イエッチングで切り離した場合に生じるようなプラズマ
ダメージによる静電破壊やガラスを分断して切り離した
場合に生じるような静電気等による静電破壊を防ぐこと
ができる。また、液晶工程終了後に電気的に接続されて
いる各配線の切り離しもウェットエッチングにより行う
ことができる。

【００５１】さらに、請求項４に記載の本発明によれ
ば、走査配線と信号配線とを再度電気的に接続する際に
透明導電膜を用いることにより、画素電極の形成工程と
同時に行うことができる。

【図面の簡単な説明】

【図１】本発明に係る液晶表示装置におけるアクティブ
マトリクス基板の平面図である。

【図２】（Ａ）は図１のＡ−Ａ’線における断面図であ
り、（Ｂ）は図１のＢ−Ｂ’線における断面図であり、
（Ｃ）は図１のＣ−Ｃ’線における断面図である。

【図３】（Ａ−１）〜（Ｅ−１）は図１のＡ−Ａ’線部
分の製造工程を示す断面図であり、（Ａ−２）〜（Ｅ−
２）は図１のＢ−Ｂ’線部分の製造工程を示す断面図で
あり、（Ａ−３）〜（Ｅ−３）は図１のＣ−Ｃ’線部分
の製造工程を示す断面図である。

【図４】（Ａ−１）〜（Ｆ−１）は図１のＡ−Ａ’線部
分の製造工程を示す断面図であり、（Ａ−２）〜（Ｆ−
２）図１のＢ−Ｂ’線部分の製造工程を示す断面図であ
り、（Ａ−３）〜（Ｆ−３）は図１のＣ−Ｃ’線部分の
製造工程を示す断面図である。

【図５】（Ａ−１）〜（Ｃ−１）は図１のＡ−Ａ’線部
分の製造工程を示す断面図であり、（Ａ−２）〜（Ｃ−
２）は図１のＢ−Ｂ’線部分の製造工程を示す断面図で
あり、（Ａ−３）〜（Ｃ−３）は図１のＣ−Ｃ’線部分
の製造工程を示す断面図である。

【図６】従来の液晶表示装置におけるアクティブマトリ
クス基板の平面図である。

【図７】図６のＤ−Ｄ’線における断面図である。

【図８】従来の液晶表示装置におけるＴＦＴの製造工程
を示す断面図である。

【符号の説明】

１ガラス基板２多結晶半導体膜３ゲート絶縁膜４ゲート配線４ａゲート電極５層間絶縁膜６ソース配線６ａソース電極６ｂドレイン電極６ｃ、８ａ短絡配線７ＴＦＴの保護膜８画素電極９ａ、９ｂ不純物注入領域１０ａソース領域１０ｂドレイン領域１０ｃチャネル領域１１ａソースコンタクトホール１１ｂドレインコンタクトホール１１ｃゲート配線側の短絡配線用コンタクトホール１２ａ、１２ｂフォトレジストパターン１３ａ画像信号入力用コンタクトホール１３ｂ再接続のための短絡配線用コンタクトホール１３ｃ接続切り離し用の開口部１４ａ、１４ｂ回路用コンタクトホール

Claims

【特許請求の範囲】

【請求項１】表示媒体を挟んで対向配置される一対の
基板のうちの一方の基板上に、複数の信号配線と複数の
走査配線とが絶縁膜を介して互いに交差して設けられ、
各信号配線と各走査配線との交差部近傍に、両配線に電
気的に接続されている薄膜トランジスタを有する液晶表
示装置を製造する方法であって、該一方の基板に該走査配線、該信号配線および該スイッ
チング素子を形成すると共に、各信号配線と各走査配線
とを配線端部近傍において電気的に接続する第１接続部
材を形成する工程と、該走査配線、該信号配線および該スイッチング素子を覆
う保護膜を形成する工程と、該薄膜トランジスタ近傍上の保護膜部分に該薄膜トラン
ジスタのドレイン電極まで達するように画像信号入力用
コンタクトホールを形成すると共に、該第１接続部材上
の保護膜部分に各第１接続部材まで達するように接続切
り離し用開口部を形成する工程と、各接続切り離し用開口部から露出している第１接続部材
部分を除去して各信号配線と各走査配線とを電気的に切
り離し、該一方の基板に対して電気的検査を行う工程と
を含む液晶表示装置の製造方法。
【請求項２】前記接続切り離し用開口部を形成する工
程において、該接続切り離し用開口部の両側の前記保護
膜部分に前記各第１接続部材まで達するように再接続用
コンタクトホールを形成し、前記一方の基板に対して電気的特性の検査を行った後、
該接続切り離し用開口部の両側の再接続用コンタクトホ
ールにわたって第２接続部材を形成し、該再接続用コン
タクトホールを介して該第１接続部材部分と該第２接続
部材とを電気的に接続して各走査配線と各信号配線を再
度電気的に接続する請求項１に記載の液晶表示装置の製
造方法。
【請求項３】前記走査配線と前記信号配線とを接続す
る第１接続部材および第２接続部材をウェットエッチン
グ可能な材料により形成する請求項１または２に記載の
液晶表示装置の製造方法。
【請求項４】前記第２接続部材を透明導電膜により形
成する請求項２または３に記載の液晶表示装置の製造方
法。