JPH11109408A - 駆動回路内蔵型表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 原画信号が印可される原画信号ライン上から
導電性の遮光膜を除去することにより、原画信号の減衰
を緩和する。 【解決手段】 一方の基板２１の内側表面にゲートライ
ンＧＬとドレインラインＤＬを交差するように配置し、
交差部に表示画素２５を形成する。これらを駆動する為
のドレインドライバＤＤ、ゲートドライバＧＬを基板２
１の周辺部分に形成する。基板２１の端部に形成した接
続端子２６からは原画信号ライン２７が基板２１周辺に
沿って延在し、且つドレインドライバＤＤに沿ってその
両側に第１の延在部２９と第２の延在部３０を形成す
る。少なくとも第２の延在部の上方から、導電性の遮光
膜３２を除去する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、多結晶半導体層を
用いた薄膜トランジスタ（ＴＦＴ：Thin Film Transist
or）を、表示部にマトリクス状に配置すると共に、周縁
部にも薄膜トランジスタによる駆動回路を配置した、駆
動回路内蔵型の液晶表示装置に関する。

【０００２】

【従来の技術】近年、ＴＦＴのチャネル層として多結晶
（ポリ）シリコン（ｐ−Ｓｉ）を用いることによって、
マトリクス表示部と周辺駆動回路とを同一基板上に形成
した駆動回路内蔵型のＬＣＤが開発されている。図４は
ＬＣＤの回路構成を示す回路図である。中央のマトリク
ス回路は表示部である。走査線であるゲートライン（Ｇ
Ｌ）と信号線であるドレインライン（ＤＬ）が縦横に配
置され、その交差部にはＴＦＴ（ＳＥ）が形成されてい
る。ＴＦＴ（ＳＥ）には、液晶駆動用の画素容量（Ｌ
Ｃ）の一方の電極（表示電極）及び電荷保持用の補助容
量（ＳＣ）の一方の電極が接続されている。画素容量
（ＬＣ）の他方の電極（対向電極）は、液晶層を挟んで
対向配置された別の基板上に全面的に形成された共通電
極から成る。すなわち、画素容量（ＬＣ）は表示電極に
より液晶及び共通電極が区画され、これにスイッチング
用のＴＦＴ（ＳＥ）が接続されて表示画素が構成されて
いる。

【０００３】表示部の周辺には、ゲートライン（ＧＤ）
に走査信号電圧を印加するゲートドライバー（ＧＤ）
と、ドレインライン（ＤＬ）に画素信号電圧を印加する
ドレインドライバー（ＤＤ）が配置されている。ゲート
ドライバー（ＧＤ）は主に垂直シフトレジスタから成
り、垂直クロック信号ＶＣＫ、その反転クロック信号＊
ＶＣＫ、及び垂直スタートパルスＶＳＴが供給されてい
る。ドレインドライバー（ＤＤ）は、主に水平シフトレ
ジスタと、サンプリング用トランスファゲートよりな
り、外部集積回路にて作成された原画信号ＶＤＳ、水平
クロック信号ＨＣＫ、その反転クロック信号＊ＨＣＫ、
及び水平スタートパルスＨＳＴが供給されている。そし
て、走査信号に応じてゲートドライバー（ＧＤ）により
１本のゲートライン（ＧＬ）が選択され、且つドレイン
ドライバ（ＤＤ）により点順次的に１本のドレインライ
ン（ＤＬ）が選択され、これら選択されたラインの交差
部に位置する表示画素３に原画信号ＶＤＳを供給するよ
うになっている。

【０００４】これらのゲートドライバー（ＧＤ）及びド
レインドライバー（ＤＤ）は、ＴＦＴのＣＭＯＳ回路に
より構成されており、画素部のＴＦＴ（ＳＥ）と同様、
ｐ−Ｓｉを用いて同一基板上に一体的に形成されてい
る。図５は、ＬＣＤパネルの外観を示す平面図である。
基板１中央の表示部２にゲートライン（ＧＬ）とドレイ
ンライン（ＤＬ）がマトリクス状に配置され、その交差
部にＴＦＴ（ＳＥ）と画素容量（ＬＣ）等から成る表示
画素３が配置される。表示部２の周辺には基板１の周縁
部に沿うようにしてゲートドライバー（ＧＤ）、ドレイ
ンドライバー（ＤＤ）が配置され、基板１の周縁部の１
辺に設けた接続端子４から各種の信号を伝達する電極配
線が各ドライバー回路へと延在する。その中の原画信号
ＶＤＳを伝達する原画信号ライン５は、接続端子４から
基板１の周縁に沿うようにしてドレインドライバー（Ｄ
Ｄ）まで延在し、更にドレインドライバー（ＤＤ）と表
示部２との間にドレインドライバー（ＤＤ）に沿うよう
にして表示部２の端から端まで延在している。尚、符号
６はドレインドライバー（ＤＤ）のトランスファゲー
ト、符号７はドレインライン（ＤＬ）のプリチャージド
ライバーを示している。

【０００５】そして、ＬＣＤパネルの背面から照射され
るバックライトの漏れをなくすように、各駆動回路を被
う遮光膜８が配置されている。基板１周縁部に枠状に配
置した遮光膜８は、主としてＬＣＤパネルを電子機器の
筐体に開けられた表示窓に固定する際に、表示窓の枠体
に対して位置あわせの余裕を持たせるために配置したも
のであり、例えば２．０〜５．０ｍｍの線幅を有してい
る。

【０００６】図６は、基板１端部の構造を示す断面図で
ある。ＴＦＴ（ＳＥ）等表示画素が形成される第１の基
板１ａと、画素容量（ＬＣ）の対向電極９及び遮光膜８
が形成される第２の基板１ｂとがシール材１０によって
間隔を介して接合され、これらの間隔内に液晶が封入・
保持される。１１は平坦化膜、１２はカラーフィルタを
各々示す。そして、原画信号ライン５が、第１の基板１
ａの表示部２とドレインドライバ（ＤＤ）との間に配置
されている。

【０００７】

【発明が解決しようとする課題】しかしながら、液晶は
定常状態で誘電率が４程度であるものの、表示電極によ
り電圧を印加した状態では誘電率が１３程度にまで上昇
するという性質を持っている。その為、原画信号ライン
５と遮光膜８あるは原画信号ライン５と対向電極９との
間に不可避的に形成される寄生容量Ｃ１、Ｃ２が無視で
きなくなる程大きくなるという問題点を有している。

【０００８】その為、原画信号ライン５自体の持つ抵抗
成分と寄生容量Ｃ１、Ｃ２、それに選択されたドレイン
ラインＤＬの配線容量と選択された表示画素３の画素容
量（ＬＣ）と補助容量（ＳＣ）の全容量とによって積分
回路が形成され、原画信号ＶＤＳの供給源（接続端子
４）から離れるに従って前記寄生容量が大きくなるため
に入力された原画信号ＶＤＳの遅延・減衰量が大きくな
り、供給源から遠いドレインライン（ＤＬ）に接続され
た表示画素３においてコントラスト比の低下や輝度の低
下、画像が２重表示されるゴースト現象を招くという欠
点があった。当然ながら、この現象は基板１のサイズを
大きくするほど、原画信号ライン５を引き回す距離が長
くなるのでクローズアップされることになる 尚、遮光膜８自体は積極的に接地電位（ＶＳＳ）や電源
電位（ＶＤＤ）が供給されるものではないにしろ、遮光
膜８の下部を延在する接地（ＶＳＳ）ライン等に対して
容量結合している為に、何らかの電位状態となって原画
信号ライン５との電位差を生じるものと考えられる。

【０００９】

【課題を解決するための手段】本発明は、前述の課題に
鑑み成されたもので、ドレインドライバに沿って延在す
る原画信号ラインの少なくとも一部の上方から遮光膜を
除去することにより、遮光膜との寄生容量を減じること
を第１の骨子とする。また、本発明は、原画信号ライン
を、ドレインドライバと表示部との間を延在する第１の
延在部とドレインドライバと基板の端部との間を延在す
る第２の延在部分とに分岐せしめ、第１の延在部に対し
て複数カ所から原画信号を供給すると共に、第２の延在
部の上方から遮光膜を除去することにより、原画信号の
最大遅延量を従来の半分とし、更に第２の延在部による
寄生容量の増大を防止する事を第２の骨子とする。

【００１０】

【発明の実施の形態】以下に、本発明の一実施の形態を
詳細に説明する。図１は、本発明の液晶表示装置（ＬＣ
Ｄパネル）の構成を示す平面図である。基板２１は、石
英又はノンアルカリガラスから成る２枚の透明基板を間
隔を隔てて重ねたものであり、短辺２２×長辺２３が例
えば６８ｍｍ×９０ｍｍの長方形を成している。基板２
１の中央部分に表示部２４が設けられ、該表示部２４に
走査信号が印可されるゲートラインＧＬと原画信号が印
可されるドレインラインＤＬがマトリクス状にほぼ同一
ピッチで配置されている。ゲートラインＧＬとドレイン
ラインＤＬとの交差部に、ポリシリコン半導体膜を活性
層とするＴＦＴと、ＩＴＯ（Indium-Tin-Oxide）膜等か
ら成る透明な表示電極、及び補助容量等から成る表示画
素２５が配置されている。基板２１の周縁部、即ち表示
部２４の周辺には、基板２１の長辺２３に沿うようにし
てＴＦＴのＣＭＯＳ回路から成るドレインドライバーＤ
Ｄが配置され、基板２１の短辺２２に沿うようにして同
じくＴＦＴのＣＭＯＳ回路から成るゲートドライバーＧ
Ｄが対向する２辺に配置されている。基板２１の残る１
辺には、ドレインラインＤＬをプリチャージするための
プリチャージドライバＰＤや、各種制御回路（図示せ
ず）が配置される。

【００１１】基板２１の１辺にはＴＦＴのゲート用金属
であるクロム（Ｃｒ）から成る接続端子２６が配置され
る。接続端子２６からは各ドライバ回路に各種の信号と
電源電圧を供給するためのアルミニウム電極配線が、基
板２１の周縁部に沿うようにして延在している。この様
に延在する電極配線のうち、原画信号ＶＤＳを伝達する
原画信号ライン２７は、接続端子２６から基板２１の短
辺２２に沿ってドレインドライバーＤＤの近傍まで延在
し、更に基板２１の長辺２３に平行にドレインドライバ
ーＤＤに沿うように表示部２４の端から端まで延在して
いる。原画信号ライン２７は、カラーＬＣＤの場合は少
なくともＲ、Ｇ、Ｂ用に３本平行に延在している。そし
て、原画信号ライン２７はドレインドライバＤＤの一端
近傍（図示２８）で第１と第２の延在部２９、３０に分
岐し、分岐した第１の延在部２９はドレインドライバＤ
Ｄより表示部２４側で表示部２４の端から端まで延在
し、分岐した第２の延在部３０はドレインドライバＤＤ
の反対側即ちドレインドライバＤＤと基板２１の端部と
の間の領域を表示部２４の端から端まで延在する。ドレ
インドライバＤＤを迂回した第２の延在部３０は、ドレ
インドライバＤＤの他端近傍（図示３１）で第１の延在
部２９に再び接続される。

【００１２】而して、基板２１の周縁部には、各ドライ
バ回路を被う遮光膜３２が配置され、ＬＣＤパネルの背
面から照射されるバックライトの光が漏れないようにし
ている。尚、遮光膜３２は表示画素２５の透明電極部分
を除いて無用な箇所を被覆するように、表示部２４内部
にも格子状に配置されている（図示せず）。そして、遮
光膜３２はドレインドライバＤＤと原画信号ライン２７
の第１の延在部２９を被い、原画信号ライン２７の第２
の延在部３０は被わないようにその端を後退している。
この結果、原画信号ライン２７の第２の延在部３０は、
遮光膜３２の端から基板２１の端までの間の領域を延在
する。

【００１３】図２は、基板２１端部の概略構造を示す断
面図である。基板２１は対向接着された第１の基板２１
ａと第２の基板２１ｂとからなり、両者が基板２１の周
縁部を囲むシール材３３によって間隔を隔てて接合さ
れ、その間隔内に液晶が封入・保持される。シール材３
３は基板２１周縁部に沿って４辺に配置される。第１の
基板２１ａの対向面３４表面には、ゲートとポリシリコ
ン半導体層によってＴＦＴ素子が形成され、ＩＴＯ膜等
によって表示電極が形成され、これらがアルミ電極など
によって回路接続されている。尚、符号３５は前記ＴＦ
Ｔ等を被覆して表面を平坦化するアクリル樹脂などから
成る平坦化膜を示しており、該平坦化膜３５上に前記表
示電極が形成される、。そして、対向面３４のドレイン
ドライバを配置した領域とシール材３３との間の領域に
原画信号ライン２７の第２の延在部３０がアルミ電極に
よって形成され、ドレインドライバを配置した領域と表
示部２４との間の領域に原画信号ライン２７の第１の延
在部２９がアルミ電極によって１０〜３０μｍの線幅で
形成されている。

【００１４】基板２１の第２の基板２１ｂの対向面３６
の表面には、表示画素２５の表示電極に対応する箇所
に、Ｒ、Ｇ、Ｂの各々に対応するカラーフィルタ３７が
形成され、これらのカラーフィルタ３７と境を接すよう
にして遮光膜３２（ＢＭ）が被着する。遮光膜３２とカ
ラーフィルタ３７の上部はアクリル樹脂等から成る平坦
化膜３８が被い、平坦化膜３８の上にＩＴＯから成る対
向電極３９を形成している。対向電極３９は表示部２４
のほぼ全面に形成されており、遮光膜３２の端近傍で終
端する。そして、遮光膜３２はドレインドライバＤＤと
第１の延在部２９の上を被覆し、第２の延在部３０の上
は被覆しないようにその端部を表示部２４側に後退させ
ている。

【００１５】ＬＣＤパネルの回路構成は、基本的に従来
例で説明した図４のものと同様であるので割愛する。こ
こで、図３を用いてドレインドライバーＤＤ近傍の詳細
な回路を説明する。このドレインドライバーＤＤは、水
平シフトレジスタ４０を具備し、水平シフトレジスタ４
０の各出力段（Ｓ／Ｒ）から順次出力される制御信号
は、下段に配置されたサンプリング用トランスファーゲ
ート４１の制御端子に供給され、トランスファーゲート
４１のオン／オフを制御する。トランスファーゲート４
１の一方の端子には原画信号ライン２７の第１の延在部
２９に接続され、各ラインに外部集積回路で作成された
Ｒ、Ｇ、Ｂの原画信号ＶＤＲ、ＶＤＧ、ＶＤＢが供給さ
れている。他方の端子には、Ｒ、Ｇ、Ｂの各表示画素２
５が配列された表示部２４の、各列に対応するドレイン
ラインＤＬが接続されている。水平シフトレジスタ４０
の各出力段（Ｓ／Ｒ）の出力は、同時に連続するＲ、
Ｇ、Ｂの各画素に供給する画素信号電圧をサンプリング
すべく、Ｒ、Ｇ、Ｂの各原画信号ライン２９に接続した
３個のトランスファーゲート４１に供給されている。即
ち、外部で作成されて同時的に与えられたＲ、Ｇ、Ｂの
各原画信号ＶＤＲ、ＶＤＧ、ＶＤＢは、同時にサンプリ
ングされて、各画素信号電圧として各ドレインラインＤ
Ｌへと供給される。

【００１６】この様に、原画信号ライン２７とドレイン
ラインＤＬとの間に、水平シフトレジスタ４０によって
制御されるトランスファーゲート４１が接続されるとい
う制約から、原画信号ライン２７の第１の延在部２９
は、ドレインドライバＤＤ（正確にはドレインドライバ
ＤＤの水平シフトレジスタ４０）よりも表示部２４側に
配置させるという制約が生まれる。トランスファーゲー
ト４１の位置を明確にするために、図１にもトランスフ
ァーゲート４１を示した。

【００１７】ここで、トランスファーゲート４１及びド
レインドライバＤＤ（水平シフトレジスタ４０）を被覆
し第１の延在部２９の上方から部分的に遮光膜３２を除
去すれば、原画信号ライン２７が持つ寄生容量を最小に
できる。而して、以上に説明した本実施の形態によれ
ば、以下の作用効果を得ることができる。 （１）原画信号ライン２７の上部から導電性の遮光膜３
２を除去したことにより、両者間の寄生容量を減じるこ
とができる。その為、原画信号ライン２７が形成する積
分回路の容量成分を減じることができ、これによって原
画信号ライン２７を長く引き回したときに生じる原画信
号の遅延・減衰を緩和することができる。 （２）原画信号ライン２７を第１と第２の延在部２９、
３０に分岐した構成とし、第２の延在部３０の上方から
遮光膜３２を排除することにより、第２の延在部３０に
は寄生容量が生じないので、原画信号の遅延・減衰量を
小さくすることができる。この時第１の延在部２９のほ
ぼ中央（図１符号４２）付近で信号の遅延・減衰が最大
となるが、第２の延在部３０によってその最大減衰量は
従来のものより約半分となる。そして、第１の延在部２
９を遮光膜３２で被覆し、第２の延在部３０を被覆しな
いことにより、パターン設計に無理を強いることなく、
また電子機器の表示窓に対する位置あわせの余裕を保つ
ことができる。

【００１８】尚、第１の延在部２９の線幅に対して第２
の延在部３０の線幅を太くするなどの手法で第２の延在
部３０の抵抗分を減じれば、本願の作用効果を更に増大
できる。

【００１９】

【発明の効果】以上の説明からも明らかなように、原画
信号ライン２７の上部から導電性の遮光膜３２を除去す
ることにより、寄生容量を減じて原画信号の遅延・減衰
を防止し、もって表示画面全域にわたって表示品位を向
上できる利点を有する。さらに原画信号ライン２７を第
１と第２の延在部２９、３０で分岐することにより原画
信号の最大減衰量を半減させるとともに、第２の延在部
３０上方から遮光膜３２を排除することにより、第２の
延在部３０を設けたことによる寄生容量の増大を防止で
きる。よって、表示画面の全域にわたってコントラスト
比、輝度が均一となり、ゴースト現象を防止し、表示品
位を向上できる利点を有する。

【図面の簡単な説明】

【図１】本発明の液晶表示装置を示す平面図である。

【図２】基板２１端部の断面構造を示す断面図である。

【図３】ドレインドライバ回路を示す回路図である。

【図４】液晶表示装置の回路構成を示す回路図である。

【図５】従来の液晶表示装置を示す平面図である。

【図６】従来の液晶表示装置の基板端部を示す断面図で
ある。

【符号の説明】

ＧＬ ゲートライン ＤＬ ドレインライン ＤＤ ドレインドライバ ２１ 基板 ２４ 表示部 ２６ 接続端子 ２７ 原画信号ライン ２９ 原画信号ラインの第１の延在
部 ３０ 原画信号ラインの第２の延在
部 ３２ 遮光膜

Claims (4)

【特許請求の範囲】
1. 【請求項１】 液晶を挟んで第１と第２の基板を対向配
   置し、 前記第１の基板の対向面の表示部に、複数のゲートライ
   ン及びドレインラインを互いに交差するように配置し、 前記ゲートラインとドレインラインとの各交差部に表示
   画素を形成して行列状に配置し、 前記対向面の周縁部に、前記ドレインラインに原画信号
   を印加するドレインドライバーを配置し、 前記第１の基板の対向面の周縁部に設けた接続端子から
   前記周縁部に沿って延在し、更に前記ドレインドライバ
   ーに沿って前記表示部の端から端まで延在する原画信号
   ラインとを配置し、 前記第２の基板の対向面に、少なくとも前記第１の基板
   の周縁部を被覆する遮光膜を配置し、 前記原画信号ラインの、前記ドレインドライバーに沿っ
   て延在する部分の少なくとも一部の上方から、前記遮光
   膜を排除したことを特徴とする駆動回路内蔵型表示装
   置。
2. 【請求項２】 前記原画信号ラインが、前記表示部の近
   傍を延在する第１の延在部と、前記ドレインドライバー
   と前記基板の端部との間を延在する第２の延在部とに分
   岐し、前記第２の延在部が前記ドレインドライバーを迂
   回して前記第１の延在部に再び接続され、 前記第１の延在部の上方を前記遮光膜で被い、前記第２
   の延在部の上方から前記遮光膜を除去したことを特徴と
   する請求項１記載の駆動回路内蔵型表示装置。
3. 【請求項３】 前記遮光膜がクロム（Ｃｒ）であること
   を特徴とする請求項１記載の駆動回路内蔵型表示装置。
4. 【請求項４】 液晶を挟んで第１と第２の基板を対向配
   置し、 前記第１の基板の対向面の表示部に、複数のゲートライ
   ン及びドレインラインを互いに交差するように配置し、 前記ゲートラインとドレインラインとの各交差部に表示
   画素を形成して行列状に配置し、 前記対向面の周縁部に、前記ドレインラインに原画信号
   を印加するドレインドライバーを配置し、 前記第１の基板の対向面の周縁部に設けた接続端子から
   前記周縁部に沿って延在し、更に前記ドレインドライバ
   ーに沿って前記表示部の端から端まで延在する原画信号
   ラインとを配置し、 前記第２の基板の対向面に、少なくとも前記第１の基板
   の周縁部を被覆する遮光膜を配置した液晶表示装置にお
   いて、 前記原画信号ラインの、前記ドレインドライバーに沿っ
   て延在する部分の少なくとも一部を、前記遮光膜の端か
   ら前記基板の端までの間の領域に延在させたことを特徴
   とする駆動回路内蔵型表示装置。