JPH11109002A - Semiconductor resin sealed device - Google Patents

Semiconductor resin sealed device

Info

Publication number
JPH11109002A
JPH11109002A JP9274897A JP27489797A JPH11109002A JP H11109002 A JPH11109002 A JP H11109002A JP 9274897 A JP9274897 A JP 9274897A JP 27489797 A JP27489797 A JP 27489797A JP H11109002 A JPH11109002 A JP H11109002A
Authority
JP
Japan
Prior art keywords
switching
measured
switching transistor
signal
semiconductor resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9274897A
Other languages
Japanese (ja)
Inventor
Fumihiro Okabe
文洋 岡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9274897A priority Critical patent/JPH11109002A/en
Publication of JPH11109002A publication Critical patent/JPH11109002A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

PROBLEM TO BE SOLVED: To obtain a semiconductor resin sealed device in which the characteristics can be measured for a larger number of unit device elements. SOLUTION: The semiconductor resin sealed device comprises a power supply terminal 14 led out from a package, a GND terminal 15, a built-in element 11 to be measured, at least one switching transistor 16, and a signal switching circuit 12 connected with the switching transistor 16 to switch the switching transistor. The element 11 to be measured is connected in series with the switching transistor 16 and the series circuit is connected between the power supply terminal 14 and the GND terminal 15. Switching is made by connecting the output signal from the signal switching circuit 12 with the gate of the switching transistor 16. According to the circuitry, characteristics of the element 11 can be measured from the outside of the package by controlling the switching transistor 16. The element 11 to be measured includes a resistor element, a sampling transistor, or the like.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体樹脂封止装
置に関し、特に、半導体集積回路を構成する回路素子の
電気的特性の評価手段を含む半導体樹脂封止装置に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor resin encapsulating apparatus, and more particularly to a semiconductor resin encapsulating apparatus including means for evaluating electrical characteristics of circuit elements constituting a semiconductor integrated circuit.

【0002】[0002]

【従来の技術】従来、半導体樹脂封止装置は一般に、図
4に示す形態に構成される。図4は、特開平3−255
968号公報に示された従来の構成例である。本従来例
では、もともと集積回路5の動作に必要な外部接地端子
1、外部入力端子2を備えている。外部接地端子1は、
内部接地線9を介して、集積回路5に接続されている。
2. Description of the Related Art Conventionally, a semiconductor resin sealing device is generally configured as shown in FIG. FIG.
968 discloses a conventional configuration example. In this conventional example, an external ground terminal 1 and an external input terminal 2 which are necessary for the operation of the integrated circuit 5 are provided. External ground terminal 1
The internal ground line 9 is connected to the integrated circuit 5.

【0003】図4において、第1の外部入力端子2a
は、第1の保護抵抗3aと第1の内部入力信号線4aを
介して、集積回路5中の第1の入力回路5aに接続され
ている。同様に、第2の外部入力端子2bは、第2の保
護抵抗3bと第2の内部信号線4bを介して、集積回路
5中の第2の入力回路5bに接続されている。第1と第
2の保護抵抗3a、3bは、それぞれ第1と第2の外部
入力端子2a、2bへ過大の静電ノイズが不測的に加わ
っても、集積回路5の内部回路の破損を防止し得るよう
に設けられている。
In FIG. 4, a first external input terminal 2a
Is connected to a first input circuit 5a in the integrated circuit 5 via a first protection resistor 3a and a first internal input signal line 4a. Similarly, the second external input terminal 2b is connected to a second input circuit 5b in the integrated circuit 5 via a second protection resistor 3b and a second internal signal line 4b. The first and second protection resistors 3a and 3b prevent damage to the internal circuit of the integrated circuit 5 even if excessive electrostatic noise is unexpectedly applied to the first and second external input terminals 2a and 2b, respectively. It is provided to be able to do.

【0004】第1の入力信号線4aと内部接地線9との
間に、nチャネル型MOSFETからなるスイッチング
素子6aと、集積回路に組み込まれているnチャネル型
MOSFETと同等に形成されたサンプルMOSFET
7aとが直列に接続されている。スイッチング素子6a
のゲート電極は外部テスト端子10に接続されており、
サンプルMOSFET7aのゲート電極は第2の内部入
力信号線4bに接続されている。
[0004] Between the first input signal line 4a and the internal ground line 9, a switching element 6a composed of an n-channel MOSFET and a sample MOSFET formed equivalently to an n-channel MOSFET incorporated in an integrated circuit.
7a are connected in series. Switching element 6a
Is connected to the external test terminal 10,
The gate electrode of the sample MOSFET 7a is connected to the second internal input signal line 4b.

【0005】従って、高レベルである信号「1」をテス
ト信号として外部テスト端子10に与えれば、スイッチ
ング素子6aが導通状態となる。この状態により、もと
もと集積回路5に必要な外部接地端子1と第1および第
2の外部入力端子2a、2bとを介して、サンプルMO
SFET7aの非飽和領域と飽和領域における、閾値電
圧Vthや電流伝達係数βなどの電気的特性をあらわす
色々なパラメータを、測定することが可能になる。な
お、スイッチング素子6aは、サンプルMOSFET7
aの測定に影響を与えないようにするために、例えば、
そのサンプルMOSFET7aのゲート幅の約10倍以
上のゲート幅を有するような、比較的大きなトランジス
タサイズで形成する必要がある。
Therefore, when the high-level signal "1" is supplied to the external test terminal 10 as a test signal, the switching element 6a is turned on. In this state, the sample MO is connected via the external ground terminal 1 originally required for the integrated circuit 5 and the first and second external input terminals 2a and 2b.
In the non-saturated region and the saturated region of the SFET 7a, it is possible to measure various parameters representing electrical characteristics such as the threshold voltage Vth and the current transfer coefficient β. Note that the switching element 6a is a sample MOSFET 7
In order not to affect the measurement of a, for example,
It is necessary to form the sample MOSFET 7a with a relatively large transistor size such that the gate width is about 10 times or more the gate width.

【0006】この必要性のため、図4に示されたサンプ
ル素子測定回路において、複数のサンプル素子を回路内
に組み込む場合、パッケージに付属する測定ピン数が限
られている関係上、取り付けられるサンプル素子数に制
限が加えられる。
Due to this necessity, when a plurality of sample elements are incorporated in the circuit in the sample element measurement circuit shown in FIG. 4, the number of measurement pins attached to the package is limited, and the sample to be mounted is limited. The number of elements is limited.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、サンプ
ル素子測定において、高精度、高信頼性、高速度等の測
定特性を追求すると、多数の回路素子、十分な余裕度を
有するサイズの回路素子を組み込む必要が生じる。これ
らの要求には上記の制限により、集積回路に使用される
各配線層で形成された、それぞれの抵抗素子、各種単体
トランジスタ等の評価に、十分な種類の単体デバイスを
挿入することが困難となる問題を伴う。
However, when pursuing high-precision, high-reliability, high-speed measurement characteristics in sample element measurement, a large number of circuit elements and circuit elements having a sufficient margin are incorporated. Need arises. Due to the above-mentioned limitations, it is difficult to insert a sufficient number of simple devices for evaluating each resistor element, various simple transistors, etc. formed in each wiring layer used for the integrated circuit. With problems.

【0008】本発明は、より多くの単体デバイス素子の
特性の測定を可能とした半導体樹脂封止装置を提供する
ことを目的とする。
It is an object of the present invention to provide a semiconductor resin sealing device capable of measuring the characteristics of more single device elements.

【0009】[0009]

【課題を解決するための手段】かかる目的を達成するた
め、本発明の半導体樹脂封止装置は、パッケージから引
き出された電源端子、GND端子、および内蔵された被
測定素子、少なくとも1のスイッチングトランジスタ、
およびスイッチングトランジスタと接続されこのスイッ
チングトランジスタのオン/オフの切替えを行う信号切
替回路とを有して構成され、信号切替回路によるスイッ
チングトランジスタの切替制御により、パッケージ外部
より被測定素子の特性の測定を可能としている。
In order to achieve the above object, a semiconductor resin sealing device according to the present invention comprises a power supply terminal, a GND terminal, a built-in device to be measured, and at least one switching transistor. ,
And a signal switching circuit connected to the switching transistor for switching on / off of the switching transistor. By controlling the switching of the switching transistor by the signal switching circuit, the characteristics of the device under test can be measured from outside the package. It is possible.

【0010】また、上記の被測定素子はスイッチングト
ランジスタと直列に接続されて電源端子およびGND端
子間に接続され、スイッチングトランジスタのゲートは
信号切替回路の出力信号と接続されて切替えを行うとよ
い。
The device under test may be connected in series with the switching transistor and connected between the power supply terminal and the GND terminal, and the gate of the switching transistor may be connected to the output signal of the signal switching circuit for switching.

【0011】さらに、上記の半導体樹脂封止装置は、信
号切替回路の動作を制御する信号を入力する信号入力端
子を有し、電源端子およびGND端子間にスイッチング
トランジスタのみが直列に接続され、この直列接続中に
被測定素子を含まないリファレンス回路を構成し、被測
定素子としては抵抗素子、またはサンプルトランジスタ
とするとよい。
Further, the above semiconductor resin sealing device has a signal input terminal for inputting a signal for controlling the operation of the signal switching circuit, and only a switching transistor is connected in series between a power supply terminal and a GND terminal. It is preferable that a reference circuit not including the element to be measured be configured in series connection, and the element to be measured be a resistance element or a sample transistor.

【0012】[0012]

【発明の実施の形態】次に添付図面を参照して本発明に
よる半導体樹脂封止装置の実施の形態を詳細に説明す
る。図1〜図3を参照すると本発明の半導体樹脂封止装
置の一実施形態が示されている。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a perspective view of a semiconductor resin sealing device according to an embodiment of the present invention. 1 to 3 show one embodiment of the semiconductor resin sealing device of the present invention.

【0013】<第1の実施形態>図1は、本発明による
半導体樹脂封止装置の第1の実施形態の構成ブロック図
である。本実施形態の半導体樹脂封止装置は、サンプル
素子11、信号切替回路12、信号入力端子13、電源
(Vcc)端子14、GND端子15、スイッチングト
ランジスタ16、集積回路17、リファレンス配線18
の各部で構成される。
<First Embodiment> FIG. 1 is a block diagram showing a configuration of a first embodiment of a semiconductor resin sealing device according to the present invention. The semiconductor resin sealing device of this embodiment includes a sample element 11, a signal switching circuit 12, a signal input terminal 13, a power supply (Vcc) terminal 14, a GND terminal 15, a switching transistor 16, an integrated circuit 17, and a reference wiring 18.
It consists of each part.

【0014】集積回路のVcc端子14は、集積回路1
7とは独立な端子であり、サンプル素子11と接続され
ている。またスイッチングトランジスタ16は、信号切
替回路12の信号によりオン/オフが切り替わる。
The Vcc terminal 14 of the integrated circuit is connected to the integrated circuit 1
Reference numeral 7 denotes an independent terminal, which is connected to the sample element 11. The switching transistor 16 is turned on / off by a signal from the signal switching circuit 12.

【0015】本実施形態の半導体樹脂封止装置は、デバ
イスパラメータの測定を行いたい封止済み集積回路にお
いて、Vcc端子14とGND端子15との間に接続さ
れ、半導体基板上に形成された異なる配線層を用いたサ
ンプル素子11a、11b、11cを、スイッチングト
ランジスタ16および信号切替回路12により選択す
る。この選択切替えにより、端子14および15の間の
サンプル素子11a、11b、11cのそれぞれの抵抗
値の測定が可能となる。またリファレンス配線18によ
り、サンプル素子11が含まれている配線と電流電圧特
性とを比較する。このことにより、サンプル素子11
a、11b、11cのそれぞれの、より正確な抵抗値を
測定することが可能となる。
The semiconductor resin sealing device of the present embodiment is connected between the Vcc terminal 14 and the GND terminal 15 in a sealed integrated circuit whose device parameters are to be measured, and is formed on a semiconductor substrate. The sample elements 11a, 11b and 11c using the wiring layer are selected by the switching transistor 16 and the signal switching circuit 12. By this selection switching, the resistance values of the sample elements 11a, 11b, 11c between the terminals 14 and 15 can be measured. Further, a current including the sample element 11 and a current-voltage characteristic are compared by the reference wiring 18. As a result, the sample element 11
A more accurate resistance value of each of a, 11b, and 11c can be measured.

【0016】図2は、第1の実施形態によりサンプル素
子11の電流−電圧相互の関連の測定を行った場合の、
I−V特性例を示した特性図である。本図2の各特性曲
線21、22において、一方の符号21がサンプル抵抗
+スイッチングトランジスタのI−V特性を、また、他
方の符号22がスイッチングトランジスタのI−V特性
を、それぞれ表している。つまり、サンプル素子11が
接続されていないスイッチングトランジスタのみの状態
のI−V特性22であり、この特性22と同じ寸法のト
ランジスタにサンプル素子11を直列に接続した場合の
測定特性例21である。なお、サンプル素子11の抵抗
値は、それぞれの特性21、22の差によって算出する
ことができる。
FIG. 2 shows the relationship between the current-voltage relationship of the sample element 11 measured according to the first embodiment.
FIG. 9 is a characteristic diagram showing an example of an IV characteristic. In each of the characteristic curves 21 and 22 of FIG. 2, one symbol 21 represents the sample resistor + IV characteristic of the switching transistor, and the other symbol 22 represents the IV characteristic of the switching transistor. That is, this is an IV characteristic 22 in a state where only the switching transistor to which the sample element 11 is not connected is a measurement characteristic example 21 in a case where the sample element 11 is connected in series to a transistor having the same dimensions as the characteristic 22. Note that the resistance value of the sample element 11 can be calculated from the difference between the respective characteristics 21 and 22.

【0017】<第2の実施形態>図3は、本発明による
半導体樹脂封止装置の第2の実施形態の構成ブロック図
である。本第2の実施形態の半導体樹脂封止装置は、信
号切替回路12、信号入力端子13、電源(Vcc)端
子14、GND端子15、リファレンス配線18、サン
プルトランジスタ19、共通ゲート電圧印加用端子20
の各部により構成される。本実施形態では、上記の第1
の実施形態の抵抗素子を被測定素子としているのと相違
して、サンプルトランジスタ素子19a〜19cを被測
定素子としている。
<Second Embodiment> FIG. 3 is a block diagram showing the configuration of a second embodiment of the semiconductor resin sealing device according to the present invention. The semiconductor resin sealing device of the second embodiment includes a signal switching circuit 12, a signal input terminal 13, a power supply (Vcc) terminal 14, a GND terminal 15, a reference wiring 18, a sample transistor 19, and a common gate voltage application terminal 20.
It consists of each part of. In the present embodiment, the first
The sample transistor elements 19a to 19c are used as devices to be measured, in contrast to the case where the resistance device of the embodiment is used as the device to be measured.

【0018】本図3において、それぞれのトランジスタ
素子19a〜19cのゲート電極が別に設けられた電圧
印加用端子20と接続されている。第1の実施形態と同
様の信号切替回路12により、測定を行うサンプルトラ
ンジスタ素子19a〜19cのドレイン端子を選択し、
Vcc端子14と接続して測定可能な状態とする。
In FIG. 3, the gate electrodes of the respective transistor elements 19a to 19c are connected to a separately provided voltage applying terminal 20. By the same signal switching circuit 12 as in the first embodiment, the drain terminals of the sample transistor elements 19a to 19c to be measured are selected,
It is connected to the Vcc terminal 14 to make it measurable.

【0019】上記の各実施形態によれば、限られたパッ
ケージの外部端子でより多くのサンプル素子11の電気
的特性の測定を可能にするため、内部に信号切替等のた
めの2本以上の入力ピンと、この入力ピン数の以下の出
力信号線をもつ。また、信号出力線がパッケージ外部に
引き出されている端子とサンプル測定素子とが直列に接
続され、スイッチングトランジスタと接続された信号切
替回路12を設けている。この信号切替回路に入力する
信号の組み合わせにより、測定を行うサンプル素子11
のみ外部端子と接続され、電気的特性の測定を行う。こ
のことにより、限られた外部端子でより多くのサンプル
素子11の特性を測定することが可能となる。
According to each of the above embodiments, in order to enable measurement of more electrical characteristics of the sample element 11 with a limited number of external terminals of the package, two or more of the internal elements for signal switching and the like are internally provided. It has input pins and the following output signal lines of the number of input pins. In addition, a terminal from which a signal output line is drawn out of the package and a sample measuring element are connected in series, and a signal switching circuit 12 connected to a switching transistor is provided. The sample element 11 to be measured is determined by a combination of signals input to the signal switching circuit.
Only the external terminals are connected, and the electrical characteristics are measured. This makes it possible to measure more characteristics of the sample element 11 with a limited number of external terminals.

【0020】尚、上述の実施形態は本発明の好適な実施
の一例である。但し、これに限定されるものではなく、
本発明の要旨を逸脱しない範囲内において種々変形実施
が可能である。
The above embodiment is an example of a preferred embodiment of the present invention. However, it is not limited to this.
Various modifications can be made without departing from the spirit of the present invention.

【0021】[0021]

【発明の効果】以上の説明より明かなように、本発明の
半導体樹脂封止装置は、信号切替回路によるスイッチン
グトランジスタのオン/オフの切替制御により、パッケ
ージ外部より被測定素子の特性の測定を可能としてい
る。よって、半導体基板上に形成された集積回路を封止
したパッケージより取り出した端子を用いてパッケージ
を破壊することなく、より多くの単体デバイス素子の特
性の測定を行うことが可能となる。
As is clear from the above description, the semiconductor resin sealing device of the present invention measures the characteristics of the device under test from outside the package by controlling the on / off switching of the switching transistor by the signal switching circuit. It is possible. Therefore, it is possible to measure the characteristics of a larger number of single device elements without breaking the package using the terminals taken out of the package in which the integrated circuit formed on the semiconductor substrate is sealed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の半導体樹脂封止装置の第1の実施形態
を示す回路構成図である。
FIG. 1 is a circuit configuration diagram showing a first embodiment of a semiconductor resin sealing device of the present invention.

【図2】本発明の第1の実施形態の電気的特性例を表し
た図である。
FIG. 2 is a diagram illustrating an example of electrical characteristics according to the first embodiment of the present invention.

【図3】本発明の半導体樹脂封止装置の第2の実施形態
を示す回路構成図である。
FIG. 3 is a circuit configuration diagram showing a second embodiment of the semiconductor resin sealing device of the present invention.

【図4】従来の半導体樹脂封止装置の構成例を示す回路
図である。
FIG. 4 is a circuit diagram showing a configuration example of a conventional semiconductor resin sealing device.

【符号の説明】[Explanation of symbols]

1 外部接地端子 2 外部入力端子 3 保護抵抗 4 内部信号線 5 集積回路 6 スイッチング素子 7 サンプルMOSトランジスタ 10 外部TEST端子 11 サンプル素子 12 信号切替回路 13 信号入力端子 14 電源(Vcc)端子 15 GND端子 16 スイッチングトランジスタ 17 集積回路 18 リファレンス配線 19 サンプルトランジスタ 20 共通ゲート電圧印加用端子 21 サンプル抵抗+スイッチングトランジスタのI−
V特性 22 スイッチングトランジスタのI−V特性
REFERENCE SIGNS LIST 1 external ground terminal 2 external input terminal 3 protection resistor 4 internal signal line 5 integrated circuit 6 switching element 7 sample MOS transistor 10 external TEST terminal 11 sample element 12 signal switching circuit 13 signal input terminal 14 power supply (Vcc) terminal 15 GND terminal 16 Switching transistor 17 Integrated circuit 18 Reference wiring 19 Sample transistor 20 Terminal for applying common gate voltage 21 Sample resistance + I− of switching transistor
V characteristics 22 IV characteristics of switching transistors

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 パッケージから引き出された電源端子、
GND端子、および内蔵された被測定素子、少なくとも
1のスイッチングトランジスタ、および前記スイッチン
グトランジスタと接続され該スイッチングトランジスタ
のオン/オフの切替えを行う信号切替回路とを有して構
成され、 該信号切替回路による前記スイッチングトランジスタの
切替制御により、パッケージ外部より前記被測定素子の
特性の測定を可能としたことを特徴とする半導体樹脂封
止装置。
A power supply terminal extracted from a package;
A signal switching circuit configured to include a GND terminal, a built-in device to be measured, at least one switching transistor, and a signal switching circuit connected to the switching transistor for switching on / off of the switching transistor. Wherein the characteristics of the device to be measured can be measured from outside the package by the switching control of the switching transistor.
【請求項2】 前記被測定素子は前記スイッチングトラ
ンジスタと直列に接続されて前記電源端子およびGND
端子間に接続され、前記スイッチングトランジスタのゲ
ートは前記信号切替回路の出力信号と接続されて構成さ
れ、前記切替えを行うことを特徴とする請求項1記載の
半導体樹脂封止装置。
2. The device under test is connected in series with the switching transistor, and is connected to the power supply terminal and GND.
2. The semiconductor resin sealing device according to claim 1, wherein the switching is performed between the terminals, and a gate of the switching transistor is connected to an output signal of the signal switching circuit to perform the switching.
【請求項3】 前記半導体樹脂封止装置は、さらに、前
記信号切替回路の動作を制御する信号を入力する信号入
力端子を有することを特徴とする請求項1または2記載
の半導体樹脂封止装置。
3. The semiconductor resin sealing device according to claim 1, wherein the semiconductor resin sealing device further has a signal input terminal for inputting a signal for controlling an operation of the signal switching circuit. .
【請求項4】 前記電源端子およびGND端子間に前記
スイッチングトランジスタのみが直列に接続され、該直
列接続中に前記被測定素子を含まないリファレンス回路
が構成されたことを特徴とする請求項1から3の何れか
1項に記載の半導体樹脂封止装置。
4. The reference circuit according to claim 1, wherein only the switching transistor is connected in series between the power supply terminal and the GND terminal, and a reference circuit not including the device under test is configured during the series connection. 4. The semiconductor resin sealing device according to claim 3.
【請求項5】 前記被測定素子は抵抗素子であることを
特徴とする請求項1から4の何れか1項に記載の半導体
樹脂封止装置。
5. The semiconductor resin sealing device according to claim 1, wherein the element to be measured is a resistance element.
【請求項6】 前記被測定素子はサンプルトランジスタ
であることを特徴とする請求項1から4の何れか1項に
記載の半導体樹脂封止装置。
6. The semiconductor resin sealing device according to claim 1, wherein the device to be measured is a sample transistor.
JP9274897A 1997-10-08 1997-10-08 Semiconductor resin sealed device Pending JPH11109002A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9274897A JPH11109002A (en) 1997-10-08 1997-10-08 Semiconductor resin sealed device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9274897A JPH11109002A (en) 1997-10-08 1997-10-08 Semiconductor resin sealed device

Publications (1)

Publication Number Publication Date
JPH11109002A true JPH11109002A (en) 1999-04-23

Family

ID=17548058

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9274897A Pending JPH11109002A (en) 1997-10-08 1997-10-08 Semiconductor resin sealed device

Country Status (1)

Country Link
JP (1) JPH11109002A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019176774A1 (en) * 2018-03-12 2019-09-19 ローム株式会社 Semiconductor device and semiconductor device identification method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019176774A1 (en) * 2018-03-12 2019-09-19 ローム株式会社 Semiconductor device and semiconductor device identification method
JPWO2019176774A1 (en) * 2018-03-12 2021-03-25 ローム株式会社 Semiconductor device and method for identifying semiconductor device
US11735599B2 (en) 2018-03-12 2023-08-22 Rohm Co., Ltd. Semiconductor device and semiconductor device identification method

Similar Documents

Publication Publication Date Title
US4970454A (en) Packaged semiconductor device with test circuits for determining fabrication parameters
US5006809A (en) Apparatus for measuring the electrical resistance of a test specimen
EP0746905B1 (en) A power semiconductor switch
US5973977A (en) Poly fuses in CMOS integrated circuits
JP3277914B2 (en) Integrated circuit device having a process parameter measuring circuit
JP2746172B2 (en) Semiconductor integrated circuit device
US7439796B2 (en) Current mirror with circuitry that allows for over voltage stress testing
JPH11109002A (en) Semiconductor resin sealed device
JPH01321382A (en) Test circuit for mos transistor
JPH11261064A (en) Power mosfet circuit
US6215170B1 (en) Structure for single conductor acting as ground and capacitor plate electrode using reduced area
JP2004317382A (en) Semiconductor device
JP2614017B2 (en) Semiconductor integrated circuit
WO2024014084A1 (en) Semiconductor device and product identification method
JP2968642B2 (en) Integrated circuit device
US6100747A (en) Device for selecting design options in an integrated circuit
JP2665054B2 (en) Semiconductor integrated circuit
JP3194740B2 (en) Semiconductor integrated circuit capable of measuring leak current
EP0685887B1 (en) A device for selecting design options in an integrated circuit
KR20010110157A (en) Monitoring resistor element and measuring method of relative preciseness of resistor elements
JPH03255968A (en) Circuit for evaluating and measuring characteristic of circuit element
KR960001423Y1 (en) Esd improvement circuit
US6175137B1 (en) Monolithic resistor having dynamically controllable impedance and method of manufacturing the same
JP5194585B2 (en) Semiconductor device testing method
JP2001091599A (en) Semiconductor integrated circuit

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20000229