JPH11103252A - Ｄａ変換器の評価装置 - Google Patents
Ｄａ変換器の評価装置Info
- Publication number
- JPH11103252A JPH11103252A JP26380997A JP26380997A JPH11103252A JP H11103252 A JPH11103252 A JP H11103252A JP 26380997 A JP26380997 A JP 26380997A JP 26380997 A JP26380997 A JP 26380997A JP H11103252 A JPH11103252 A JP H11103252A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- converter
- sine wave
- digital signal
- amplitude
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 複合した故障要因を評価でき、試験周波数に
関係なく、少ない演算量で有効ビット数を高い精度で測
定できる。 【解決手段】 デジタル信号のサイン波パターンを被試
験ＤＡ変換器１２へ供給し、その変換出力を、ＤＡ変換
器１２よりも変換精度が１０倍程度高いＡＤ変換器１３
でデジタル信号に変換して、メモリに記憶し、この記憶
した信号の正弦波成分と余弦波成分との極値をそろえ
て、各サンプルの二乗和を開平して瞬時振幅を求め（２
１）、その瞬時振幅の系列に対し、サイン波パターンの
振幅値を１つおきに挿入し（インターリーブ）（２
０）、このインターリーブされた瞬時振幅系列に対する
差分系列をデジタル移動差分手段２２でとるか、ウエイ
ブレット変換し、その最大振幅数をピーク検出器２３で
検出し、その検出値を推定有効ビット数として出力す
る。
関係なく、少ない演算量で有効ビット数を高い精度で測
定できる。 【解決手段】 デジタル信号のサイン波パターンを被試
験ＤＡ変換器１２へ供給し、その変換出力を、ＤＡ変換
器１２よりも変換精度が１０倍程度高いＡＤ変換器１３
でデジタル信号に変換して、メモリに記憶し、この記憶
した信号の正弦波成分と余弦波成分との極値をそろえ
て、各サンプルの二乗和を開平して瞬時振幅を求め（２
１）、その瞬時振幅の系列に対し、サイン波パターンの
振幅値を１つおきに挿入し（インターリーブ）（２
０）、このインターリーブされた瞬時振幅系列に対する
差分系列をデジタル移動差分手段２２でとるか、ウエイ
ブレット変換し、その最大振幅数をピーク検出器２３で
検出し、その検出値を推定有効ビット数として出力す
る。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体集積回路
やそれらを組み合わせて実現したデジタル信号をアナロ
グ信号に変換するＤＡ変換器の有効ビット数を評価する
性能評価装置に関する。
やそれらを組み合わせて実現したデジタル信号をアナロ
グ信号に変換するＤＡ変換器の有効ビット数を評価する
性能評価装置に関する。
【０００２】
【従来の技術】ＤＡ変換器（以下ＤＡＣと記す）の性能
を評価する方法は、静的特性評価法と動的特性評価法に
わけられる。静的特性評価法では、ランプ波のデジタル
信号パターンを被試験対象（ＤＵＴ）であるＤＡＣへ印
加し、応答を観測しコンピュータなどで微分直線性誤差
Differential nonliniarity（ＤＮＬ）などをもちいて
“実際のＤＡＣの遷移電圧と理想ＤＡＣの遷移電圧の
差”を推定する手法である。ここで、ＤＮＬとは、隣り
合うデジタルコードを入力した時のアナログ出力間の差
（実際のステップ幅）を１ＬＳＢに対応する理想ステッ
プ幅と比較したものであり、ある特定のコードに依存す
る局在した欠陥を検出できる。すなわち、ＤＡＣのＤＮ
Ｌは ＤＮＬ＝Ｓou（Ｃm+1 ）−Ｓou（Ｃm ）−１［ＬＳＢ］ （１） と定義される。ここで、Ｃm+1 とＣm は２つの隣り合う
デジタルコードであり、ＤＡＣへ入力する。Ｓ
ou（Ｃn ）は、デジタルコードＣn に対応するアナログ
の出力である。たとえば、すべての‘隣り合うデジタル
コードのアナログ出力間の差’が一定で、１ＬＳＢに対
応するステップサイズと等しければ、ＤＮＬはゼロとな
る。しかし、静的特性評価法では、印加する信号の周波
数に依存する被試験対象ＤＡＣの非線形性を測定できな
い。
を評価する方法は、静的特性評価法と動的特性評価法に
わけられる。静的特性評価法では、ランプ波のデジタル
信号パターンを被試験対象（ＤＵＴ）であるＤＡＣへ印
加し、応答を観測しコンピュータなどで微分直線性誤差
Differential nonliniarity（ＤＮＬ）などをもちいて
“実際のＤＡＣの遷移電圧と理想ＤＡＣの遷移電圧の
差”を推定する手法である。ここで、ＤＮＬとは、隣り
合うデジタルコードを入力した時のアナログ出力間の差
（実際のステップ幅）を１ＬＳＢに対応する理想ステッ
プ幅と比較したものであり、ある特定のコードに依存す
る局在した欠陥を検出できる。すなわち、ＤＡＣのＤＮ
Ｌは ＤＮＬ＝Ｓou（Ｃm+1 ）−Ｓou（Ｃm ）−１［ＬＳＢ］ （１） と定義される。ここで、Ｃm+1 とＣm は２つの隣り合う
デジタルコードであり、ＤＡＣへ入力する。Ｓ
ou（Ｃn ）は、デジタルコードＣn に対応するアナログ
の出力である。たとえば、すべての‘隣り合うデジタル
コードのアナログ出力間の差’が一定で、１ＬＳＢに対
応するステップサイズと等しければ、ＤＮＬはゼロとな
る。しかし、静的特性評価法では、印加する信号の周波
数に依存する被試験対象ＤＡＣの非線形性を測定できな
い。
【０００３】一方、動的特性評価法は、被試験対象ＤＡ
Ｃへ周期信号パターンを印加し、応答を観測し、コンピ
ュータなどで“実際のＤＡＣの遷移電圧と理想ＤＡＣの
遷移電圧の差”を推定する手法である。この手法の長所
は、被試験対象ＤＡＣの実動作に近い特性を推定できる
ことである。特に、サイン波を入力信号として利用する
動的特性評価法としては、つぎのヒストグラム法、ＦＦ
Ｔ法、カーブ・フィット法が知られている。 （ａ）ヒストグラム法では、応答のアナログ波形を高精
度ＡＤＣによりデジタル化し、各コードに対するヒスト
グラムをもとめる。つぎに、実際のＤＡＣのヒストグラ
ムと理想ＤＡＣのヒストグラムの差をもとめ、さらに理
想ＤＡＣのヒストグラムで割算し、ＤＮＬを推定する。
ここで、ヒストグラムの差を理想ＤＡＣのヒストグラム
で規格化するのは、サイン波のヒストグラムが一様分布
でないからである。 （ｂ）ＦＦＴ法では、応答のアナログ波形を高精度ＡＤ
Ｃによりデジタル化し、そのデジタル信号をＦＦＴ（高
速フーリエ変換）などによりフーリエ変換し、周波数領
域で信号（すなわち‘印加したサイン波の周波数のスペ
クトラム’）と雑音（すなわち‘印加サイン波の周波数
以外のスペクトルの和’）に分離し、信号対雑音比（Ｓ
ＮＲ）をもとめる。
Ｃへ周期信号パターンを印加し、応答を観測し、コンピ
ュータなどで“実際のＤＡＣの遷移電圧と理想ＤＡＣの
遷移電圧の差”を推定する手法である。この手法の長所
は、被試験対象ＤＡＣの実動作に近い特性を推定できる
ことである。特に、サイン波を入力信号として利用する
動的特性評価法としては、つぎのヒストグラム法、ＦＦ
Ｔ法、カーブ・フィット法が知られている。 （ａ）ヒストグラム法では、応答のアナログ波形を高精
度ＡＤＣによりデジタル化し、各コードに対するヒスト
グラムをもとめる。つぎに、実際のＤＡＣのヒストグラ
ムと理想ＤＡＣのヒストグラムの差をもとめ、さらに理
想ＤＡＣのヒストグラムで割算し、ＤＮＬを推定する。
ここで、ヒストグラムの差を理想ＤＡＣのヒストグラム
で規格化するのは、サイン波のヒストグラムが一様分布
でないからである。 （ｂ）ＦＦＴ法では、応答のアナログ波形を高精度ＡＤ
Ｃによりデジタル化し、そのデジタル信号をＦＦＴ（高
速フーリエ変換）などによりフーリエ変換し、周波数領
域で信号（すなわち‘印加したサイン波の周波数のスペ
クトラム’）と雑音（すなわち‘印加サイン波の周波数
以外のスペクトルの和’）に分離し、信号対雑音比（Ｓ
ＮＲ）をもとめる。
【０００４】即ち図１７Ａに示すようにパターン発生器
１１からのサイン波のデジタル信号が被試験ＤＡＣ１２
へ供給され、そのＤＡＣ１２の出力は高精度ＡＤＣ１３
でデジタル信号とされ、このデジタル信号はＦＦＴ１４
で周波数領域に変換され、ＳＮＲ評価器１５で図１７Ｂ
に示すようなＦＦＴの結果から印加サイン波信号成分Ｇ
ss（ｆo ）を、雑音成分Σf Ｇnn（ｆ）（ただしｆ≠
ｆo ）で割算した値ＳＮＲを求める。
１１からのサイン波のデジタル信号が被試験ＤＡＣ１２
へ供給され、そのＤＡＣ１２の出力は高精度ＡＤＣ１３
でデジタル信号とされ、このデジタル信号はＦＦＴ１４
で周波数領域に変換され、ＳＮＲ評価器１５で図１７Ｂ
に示すようなＦＦＴの結果から印加サイン波信号成分Ｇ
ss（ｆo ）を、雑音成分Σf Ｇnn（ｆ）（ただしｆ≠
ｆo ）で割算した値ＳＮＲを求める。
【０００５】故障のためにＤＡＣ１２の変換化雑音や変
換誤差が大きくなると、信号対雑音比ＳＮＲは小とな
り、ＤＡＣ１２の全ビット数のうち変換化雑音や変換誤
差の影響をうけるビット数も大きくなる。したがって、
観測した信号対雑音比から被試験対象ＤＡＣの有効ビッ
ト数（Effective Number of Bits ENOB)を推定できる。 ＥＮＯＢ＝（ＳＮＲ［ｄＢ］−１．７６）／６．０２［bits］ （２） このとき、サイン波の周波数ｆo を変えることにより、
有効ビット数の周波数依存性を測定できる。 （ｃ）サイン波によるカーブ・フィット法では、サンプ
ルしたデジタル信号と理想サイン波の間の２乗誤差を最
小になるように、理想サイン波のパラメータ（すなわち
周波数、位相、振幅、オフセット）を決める。このよう
にしてもとめたｒｍｓ誤差を、同じビット数の理想的Ｄ
ＡＣの誤差と比較することにより有効ビット数を推定す
る。
換誤差が大きくなると、信号対雑音比ＳＮＲは小とな
り、ＤＡＣ１２の全ビット数のうち変換化雑音や変換誤
差の影響をうけるビット数も大きくなる。したがって、
観測した信号対雑音比から被試験対象ＤＡＣの有効ビッ
ト数（Effective Number of Bits ENOB)を推定できる。 ＥＮＯＢ＝（ＳＮＲ［ｄＢ］−１．７６）／６．０２［bits］ （２） このとき、サイン波の周波数ｆo を変えることにより、
有効ビット数の周波数依存性を測定できる。 （ｃ）サイン波によるカーブ・フィット法では、サンプ
ルしたデジタル信号と理想サイン波の間の２乗誤差を最
小になるように、理想サイン波のパラメータ（すなわち
周波数、位相、振幅、オフセット）を決める。このよう
にしてもとめたｒｍｓ誤差を、同じビット数の理想的Ｄ
ＡＣの誤差と比較することにより有効ビット数を推定す
る。
【０００６】サイン波などのデジタル信号を発生する手
段については、たとえば、LawrenceR. Rabiner, Bernar
d Gold, Theory and Application of Digital Signal P
rocessing, Prentice-Hall, 1975 の9.12 Hardware rea
lization of a Digital Frequency Synthesizerに詳し
く説明されている。この文献のアナログ・フィルタをデ
ジタル・フィルタに置き換えれば、サイン波の歪み成分
を取り除くことが可能となる。
段については、たとえば、LawrenceR. Rabiner, Bernar
d Gold, Theory and Application of Digital Signal P
rocessing, Prentice-Hall, 1975 の9.12 Hardware rea
lization of a Digital Frequency Synthesizerに詳し
く説明されている。この文献のアナログ・フィルタをデ
ジタル・フィルタに置き換えれば、サイン波の歪み成分
を取り除くことが可能となる。
【０００７】
（ａ）ヒストグラム法をもちいて高い精度でＤＮＬを推
定しようとすると、非常に長い測定時間を必要とする。
たとえば、８ビットのＤＡＣのＤＮＬを、９９％の信頼
度をもって区間幅０．０１ビットで推定できるには、２
６８０００サンプル必要である。１２ビットのＤＡＣに
なると、４２０００００サンプル必要となる［Joey Doe
rnberg, Hae-Seung Lee, David A. Hodges, 1984］．ま
た、被試験対象のＤＡＣがヒステリシスをもつと、故障
があってもヒストグラム法では検出できない可能性があ
る。ここで入力信号があるレベルを正の傾きでクロス
（横切る）ときには対応するコード幅が拡がり（観測度
数が大きくなり）、逆に入力信号があるレベルを負の傾
きでクロスするときには対応するコード幅が縮む（観測
度数が小となり）と仮定する。ヒストグラム法では入力
信号の変化の方向を区別しないで、正の傾きの度数も負
の傾きの度数も観測度数に加算する。この結果、度数の
大小は打ち消し合いコード幅は故障のない理想ＤＡＣに
近い値となってしまう［Ray K. Ushani, 1991 ］．この
手法で推定できるＤＮＬは、ある出力コード幅の平均値
の差を、１ＬＳＢに対応する理想ステップ幅と比べたも
のである。さらに、入力のサイン波の周波数とＤＡＣの
サンプリング周波数は、非整数倍の関係でなければなら
ない［Joey Doernberg, Hae-Seung Lee, David A. Hodg
es,1984］． （ｂ）ＦＦＴをもちいた有効ビット数推定法の課題を説
明する。ＦＦＴ法をもちいて被試験対象ＤＡＣの雑音ス
ペクトラムを正確に観測するには、基準化標準誤差ε
［Ｇ＾nn］≒１／√Ｎを十分小とする必要がある［J.
S. Bendat and A. G.Piersol, 1986］．すなわちサンプ
ル数Ｎを大きくしなければならない。サンプル数を４倍
とするとノイズレベルは６ｄＢ小となる。またＦＦＴの
計算にはＮlog2（Ｎ／２）−４回の実数乗算、（３／
２）Ｎ（log2Ｎ＋１）−１２回の実数加算を必要とす
る。
定しようとすると、非常に長い測定時間を必要とする。
たとえば、８ビットのＤＡＣのＤＮＬを、９９％の信頼
度をもって区間幅０．０１ビットで推定できるには、２
６８０００サンプル必要である。１２ビットのＤＡＣに
なると、４２０００００サンプル必要となる［Joey Doe
rnberg, Hae-Seung Lee, David A. Hodges, 1984］．ま
た、被試験対象のＤＡＣがヒステリシスをもつと、故障
があってもヒストグラム法では検出できない可能性があ
る。ここで入力信号があるレベルを正の傾きでクロス
（横切る）ときには対応するコード幅が拡がり（観測度
数が大きくなり）、逆に入力信号があるレベルを負の傾
きでクロスするときには対応するコード幅が縮む（観測
度数が小となり）と仮定する。ヒストグラム法では入力
信号の変化の方向を区別しないで、正の傾きの度数も負
の傾きの度数も観測度数に加算する。この結果、度数の
大小は打ち消し合いコード幅は故障のない理想ＤＡＣに
近い値となってしまう［Ray K. Ushani, 1991 ］．この
手法で推定できるＤＮＬは、ある出力コード幅の平均値
の差を、１ＬＳＢに対応する理想ステップ幅と比べたも
のである。さらに、入力のサイン波の周波数とＤＡＣの
サンプリング周波数は、非整数倍の関係でなければなら
ない［Joey Doernberg, Hae-Seung Lee, David A. Hodg
es,1984］． （ｂ）ＦＦＴをもちいた有効ビット数推定法の課題を説
明する。ＦＦＴ法をもちいて被試験対象ＤＡＣの雑音ス
ペクトラムを正確に観測するには、基準化標準誤差ε
［Ｇ＾nn］≒１／√Ｎを十分小とする必要がある［J.
S. Bendat and A. G.Piersol, 1986］．すなわちサンプ
ル数Ｎを大きくしなければならない。サンプル数を４倍
とするとノイズレベルは６ｄＢ小となる。またＦＦＴの
計算にはＮlog2（Ｎ／２）−４回の実数乗算、（３／
２）Ｎ（log2Ｎ＋１）−１２回の実数加算を必要とす
る。
【０００８】ＤＡＣは、入力のデジタルコードをアナロ
グ信号に変換して出力する。このＤＡＣの変換特性を評
価するとき、出力信号をフーリエ変換する方法をもちい
ても、それぞれの入力コードにローカライズしている局
所的に存在している非理想性を分離することはできな
い。というのは、異なるコードにのみ対応する欠陥も、
雑音としてｒｍｓ誤差に加算されてしまうからである。
すなわち、欠陥の間に相関がなく影響をあたえる出力の
アナログ信号値が異なっても、“同じアナログ信号値に
コヒーレントに影響をあたえる雑音の一部”として欠陥
を評価してしまう。この結果、有効ビット数を過小評価
する可能性がある［Robert E. Leonard Jr. ］。同様
に、有効ビット数を小さくする要因（ＤＮＬ，積分直線
性誤差 Integral nonliniarity(INL),グリッチ，ノイ
ズ）を個別に解析できない。すなわち、この手法で推定
できる有効ビット数は、各入力コードに対応する瞬時値
ではなく、入力コード全体にわたる平均値である。さら
に、入力サイン波の周波数とＤＡＣのサンプリング周波
数を非整数倍の関係にして、変換誤差をランダマイズす
る必要がある［Plassche, 1994］． （ｃ）最後に、カーブ・フィッティング法の課題を説明
する。この手法では理想サイン波のパラメータを最小２
乗法によって推定する必要がある。（１）理想サイン波
の周波数の推定には、仮定している単一周波数について
のみフーリエ変換をおこない、パワーをもとめる。この
パワーが極大になったとき、周波数が推定される。少な
くとも３回周波数推定をおこなわないと、極大値をみつ
けられない。したがって９Ｎ回の実数乗算、６Ｎ−３回
の実数加算をおこなう必要がある。（２）位相の推定に
は２Ｎ回の実数乗算、２Ｎ−２回の実数加算、１回の実
数除算と１回の逆正接計算が必要である。（３）振幅の
推定には２Ｎ回の実数乗算、２Ｎ−２回の実数加算、１
回の実数除算が必要である。
グ信号に変換して出力する。このＤＡＣの変換特性を評
価するとき、出力信号をフーリエ変換する方法をもちい
ても、それぞれの入力コードにローカライズしている局
所的に存在している非理想性を分離することはできな
い。というのは、異なるコードにのみ対応する欠陥も、
雑音としてｒｍｓ誤差に加算されてしまうからである。
すなわち、欠陥の間に相関がなく影響をあたえる出力の
アナログ信号値が異なっても、“同じアナログ信号値に
コヒーレントに影響をあたえる雑音の一部”として欠陥
を評価してしまう。この結果、有効ビット数を過小評価
する可能性がある［Robert E. Leonard Jr. ］。同様
に、有効ビット数を小さくする要因（ＤＮＬ，積分直線
性誤差 Integral nonliniarity(INL),グリッチ，ノイ
ズ）を個別に解析できない。すなわち、この手法で推定
できる有効ビット数は、各入力コードに対応する瞬時値
ではなく、入力コード全体にわたる平均値である。さら
に、入力サイン波の周波数とＤＡＣのサンプリング周波
数を非整数倍の関係にして、変換誤差をランダマイズす
る必要がある［Plassche, 1994］． （ｃ）最後に、カーブ・フィッティング法の課題を説明
する。この手法では理想サイン波のパラメータを最小２
乗法によって推定する必要がある。（１）理想サイン波
の周波数の推定には、仮定している単一周波数について
のみフーリエ変換をおこない、パワーをもとめる。この
パワーが極大になったとき、周波数が推定される。少な
くとも３回周波数推定をおこなわないと、極大値をみつ
けられない。したがって９Ｎ回の実数乗算、６Ｎ−３回
の実数加算をおこなう必要がある。（２）位相の推定に
は２Ｎ回の実数乗算、２Ｎ−２回の実数加算、１回の実
数除算と１回の逆正接計算が必要である。（３）振幅の
推定には２Ｎ回の実数乗算、２Ｎ−２回の実数加算、１
回の実数除算が必要である。
【０００９】被試験対象のＤＡＣの動作が正常動作から
大きく隔たっているときや、ＤＡＣからのアナログ波形
のサンプル数が小さいときには、サイン波のパラメータ
を変えて２乗誤差を計算しても、２乗誤差がある一定値
に近づかない。すなわち、誤差が収束せずに発散してし
まう。たとえば周波数推定値の分散は１／Ｎ3 に比例す
るから、分散を小さくするには４０９６以上の十分大き
なサンプル数が必要である。この手法で推定できる有効
ビット数も、入力コード全体にわたる平均値に対応す
る。この結果、有効ビット数を小さくする要因（高調波
ひずみ、ノイズ、グリッチ）を個別に解析できない。さ
らに、入力のサイン波の周波数とＤＡＣのサンプリング
周波数は、非整数倍の関係でなければならない。サンプ
リング周波数が入力のサイン波の周波数の整数倍である
と、入力信号がサンプリングにコヒーレントになる。こ
の結果、ある特定のコードのみ試験することになってし
まう［Ray K Ushani, 1991］。従来のＤＡＣの動的特性
を評価する方法の課題を次ぎにまとめる。どの手法でも
推定するＤＮＬや有効ビット数は、瞬時値でなく平均値
である。このため、複合した故障要因を独立に推定する
のは困難である。サイン波を入力信号として利用するＤ
ＡＣの有効ビット数推定法では、入力サイン波の周波数
とＤＡＣのサンプリング周波数を非整数倍の関係にしな
ければならない。このため、任意の周波数を試験周波数
に選択できない。さらに、どの手法も非常に多いサンプ
ルが必要である。サンプル数を５１２とすると、必要な
計算量は、 ＦＦＴ法 ４０９２ 実数乗算， ７６６８ 実数加算 カーブフィット法 ６６５６ 実数乗算， ４０９２ 実数加算 となる。
大きく隔たっているときや、ＤＡＣからのアナログ波形
のサンプル数が小さいときには、サイン波のパラメータ
を変えて２乗誤差を計算しても、２乗誤差がある一定値
に近づかない。すなわち、誤差が収束せずに発散してし
まう。たとえば周波数推定値の分散は１／Ｎ3 に比例す
るから、分散を小さくするには４０９６以上の十分大き
なサンプル数が必要である。この手法で推定できる有効
ビット数も、入力コード全体にわたる平均値に対応す
る。この結果、有効ビット数を小さくする要因（高調波
ひずみ、ノイズ、グリッチ）を個別に解析できない。さ
らに、入力のサイン波の周波数とＤＡＣのサンプリング
周波数は、非整数倍の関係でなければならない。サンプ
リング周波数が入力のサイン波の周波数の整数倍である
と、入力信号がサンプリングにコヒーレントになる。こ
の結果、ある特定のコードのみ試験することになってし
まう［Ray K Ushani, 1991］。従来のＤＡＣの動的特性
を評価する方法の課題を次ぎにまとめる。どの手法でも
推定するＤＮＬや有効ビット数は、瞬時値でなく平均値
である。このため、複合した故障要因を独立に推定する
のは困難である。サイン波を入力信号として利用するＤ
ＡＣの有効ビット数推定法では、入力サイン波の周波数
とＤＡＣのサンプリング周波数を非整数倍の関係にしな
ければならない。このため、任意の周波数を試験周波数
に選択できない。さらに、どの手法も非常に多いサンプ
ルが必要である。サンプル数を５１２とすると、必要な
計算量は、 ＦＦＴ法 ４０９２ 実数乗算， ７６６８ 実数加算 カーブフィット法 ６６５６ 実数乗算， ４０９２ 実数加算 となる。
【００１０】この発明の第１の目的は、複合した故障要
因を独立にあつかえる瞬時有効ビット数推定を可能とす
るＤＡ変換器の評価装置を提供することである。この発
明の第２の目的は、試験周波数を任意に選択できるＤＡ
変換器の有効ビット数評価装置を提供することである。
この発明の第３の目的は、簡単なハードウェアで実現で
きる有効ビット数評価装置を提供することである。
因を独立にあつかえる瞬時有効ビット数推定を可能とす
るＤＡ変換器の評価装置を提供することである。この発
明の第２の目的は、試験周波数を任意に選択できるＤＡ
変換器の有効ビット数評価装置を提供することである。
この発明の第３の目的は、簡単なハードウェアで実現で
きる有効ビット数評価装置を提供することである。
【００１１】この発明の第４の目的は、試験時間を長く
しなくても高い測定精度で有効ビット数推定を可能とす
るＤＡ変換器の評価装置を提供することである。この発
明の第５の目的は、時間−瞬時有効ビット数を観測でき
るＤＡ変換器の評価装置を提供することである。
しなくても高い測定精度で有効ビット数推定を可能とす
るＤＡ変換器の評価装置を提供することである。この発
明の第５の目的は、時間−瞬時有効ビット数を観測でき
るＤＡ変換器の評価装置を提供することである。
【００１２】
Ａ．瞬時振幅計算手段 ２乗平均推定器であるフーリエ変換をもちいる方法や最
小２乗法をもちいるカーブ・フィット法では、第１の目
的、第２の目的、第３の目的を達成することはできな
い。このためには、ＤＡＣの各入力コードにローカライ
ズしている非理想性を分離できるあたらしい手段が必要
である。この点から、図１に示すようにこの発明では、
ＤＡＣ１２の出力を高精度ＡＤＣでデジタル化し、この
デジタル信号を入力とする瞬時振幅計算手段２１を用い
る。ＡＤＣ１３の変換精度はＤＡＣ１２の変換精度より
１０倍程度高く、つまり３〜４ビット程度多くすればよ
い。 Ｂ．瞬時振幅計算手段とデジタル移動差分手段 従来はフーリエ変換手段とＳＮＲ推定器の組み合わせに
より被試験対象ＤＡＣの平均有効ビット数を間接的に推
定していた。この発明では、フーリエ変換手段とＳＮＲ
推定器の組み合わせを、瞬時振幅計算手段２１、インタ
リーブ信号生成手段２０、デジタル移動差分手段または
ウエーブレット（ｗａｖｅｌｅｔ）変換手段２２と、極
値検出手段または最大値検出手段２３の組み合わせに置
き換える。
小２乗法をもちいるカーブ・フィット法では、第１の目
的、第２の目的、第３の目的を達成することはできな
い。このためには、ＤＡＣの各入力コードにローカライ
ズしている非理想性を分離できるあたらしい手段が必要
である。この点から、図１に示すようにこの発明では、
ＤＡＣ１２の出力を高精度ＡＤＣでデジタル化し、この
デジタル信号を入力とする瞬時振幅計算手段２１を用い
る。ＡＤＣ１３の変換精度はＤＡＣ１２の変換精度より
１０倍程度高く、つまり３〜４ビット程度多くすればよ
い。 Ｂ．瞬時振幅計算手段とデジタル移動差分手段 従来はフーリエ変換手段とＳＮＲ推定器の組み合わせに
より被試験対象ＤＡＣの平均有効ビット数を間接的に推
定していた。この発明では、フーリエ変換手段とＳＮＲ
推定器の組み合わせを、瞬時振幅計算手段２１、インタ
リーブ信号生成手段２０、デジタル移動差分手段または
ウエーブレット（ｗａｖｅｌｅｔ）変換手段２２と、極
値検出手段または最大値検出手段２３の組み合わせに置
き換える。
【００１３】つまりこの発明では図１に示すようにパタ
ーン発生器１１よりのサイン波パターンを被試験ＤＡＣ
１２へ供給し、そのＤＡＣ１２の出力アナログ波形を高
精度ＡＤＣ１３によりデジタル化し、波形メモリ（図示
せず）に記憶し、その記憶した波形の瞬時振幅を瞬時振
幅計算手段２１で計算し、つぎに、その瞬時振幅と入力
サイン波の既知の振幅値をインタリーブ信号生成手段２
０に入力し、インタリーブ信号を生成し、そのインタリ
ーブ信号を移動差分手段またはウエイブレット変換手段
２２で処理し、その出力の絶対振幅値と最大値をピーク
検出部２５でもとめ、これより瞬時有効ビット数を求め
る。
ーン発生器１１よりのサイン波パターンを被試験ＤＡＣ
１２へ供給し、そのＤＡＣ１２の出力アナログ波形を高
精度ＡＤＣ１３によりデジタル化し、波形メモリ（図示
せず）に記憶し、その記憶した波形の瞬時振幅を瞬時振
幅計算手段２１で計算し、つぎに、その瞬時振幅と入力
サイン波の既知の振幅値をインタリーブ信号生成手段２
０に入力し、インタリーブ信号を生成し、そのインタリ
ーブ信号を移動差分手段またはウエイブレット変換手段
２２で処理し、その出力の絶対振幅値と最大値をピーク
検出部２５でもとめ、これより瞬時有効ビット数を求め
る。
【００１４】
Ａ．瞬時振幅計算手段 ＦＦＴ法やカーブ・フィット法は、被試験対象ＤＡＣの
各入力コードにローカライズしている非理想性を直接測
定できない。たとえばＦＦＴ法では、ＤＡＣの出力信号
からなるデジタル信号をフーリエ変換し、周波数領域で
理想サイン波に対応する線スペクトラムを推定する。つ
ぎに、フーリエ変換によりもとめたスペクトルからこの
線スペクトラムを除いた差スペクトルをもとめる。最後
に、この差スペクトルを被試験対象ＤＡＣの非理想性に
対応させる。同様に、カーブ・フィット法では、サンプ
ルしたデジタル波形と理想サイン波の間の２乗誤差を最
小になるように繰り返し計算をおこない、理想サイン波
を推定する。被試験対象ＤＡＣの非理想性は、サンプル
したデジタル波形ベクトルと理想サイン波ベクトルの差
ベクトルにより推定する。
各入力コードにローカライズしている非理想性を直接測
定できない。たとえばＦＦＴ法では、ＤＡＣの出力信号
からなるデジタル信号をフーリエ変換し、周波数領域で
理想サイン波に対応する線スペクトラムを推定する。つ
ぎに、フーリエ変換によりもとめたスペクトルからこの
線スペクトラムを除いた差スペクトルをもとめる。最後
に、この差スペクトルを被試験対象ＤＡＣの非理想性に
対応させる。同様に、カーブ・フィット法では、サンプ
ルしたデジタル波形と理想サイン波の間の２乗誤差を最
小になるように繰り返し計算をおこない、理想サイン波
を推定する。被試験対象ＤＡＣの非理想性は、サンプル
したデジタル波形ベクトルと理想サイン波ベクトルの差
ベクトルにより推定する。
【００１５】一方、この発明では瞬時振幅計算手段２１
をもちいており、被試験対象ＤＡＣの各入力コードにロ
ーカライズしている非理想性を直接測定できる。ここで
は簡単のため、入力信号をコサイン波とする。被試験対
象ＤＡＣからの応答デジタル波形Ｘ＾［ｎ］は、入力の
コサイン波と被試験対象ＤＡＣの変換誤差などの非理想
性ｅ［ｎ］の和になる。
をもちいており、被試験対象ＤＡＣの各入力コードにロ
ーカライズしている非理想性を直接測定できる。ここで
は簡単のため、入力信号をコサイン波とする。被試験対
象ＤＡＣからの応答デジタル波形Ｘ＾［ｎ］は、入力の
コサイン波と被試験対象ＤＡＣの変換誤差などの非理想
性ｅ［ｎ］の和になる。
【００１６】 Ｘ＾［ｎ］＝Ａ cos（２πｆ0 ｎ＋Φ）＋ｅ［ｎ］ （３） コサイン波の入力に対応する被試験対象ＤＡＣの応答デ
ジタル信号のなかには、コサイン波とＨｉｌｂｅｒｔ変
換の関係をもつサイン波Ｘ＾［ｍ］が必ず存在する。 Ｘ＾［ｍ］＝Ｈ（Ｘ［ｎ］）＋ｅ［ｍ］＝Ａ sin(2πｆ0 ｎ＋Φ）＋ｅ［ｍ］ （４） 瞬時振幅計算手段へＸ＾［ｎ］とＸ＾［ｍ］を入力する
と、瞬時振幅ｚ（ｎ）が計算され出力される。
ジタル信号のなかには、コサイン波とＨｉｌｂｅｒｔ変
換の関係をもつサイン波Ｘ＾［ｍ］が必ず存在する。 Ｘ＾［ｍ］＝Ｈ（Ｘ［ｎ］）＋ｅ［ｍ］＝Ａ sin(2πｆ0 ｎ＋Φ）＋ｅ［ｍ］ （４） 瞬時振幅計算手段へＸ＾［ｎ］とＸ＾［ｍ］を入力する
と、瞬時振幅ｚ（ｎ）が計算され出力される。
【００１７】 ｚ（ｎ）≡√（Ｘ＾［ｎ］2 ＋Ｘ＾［ｍ］2 ）≒ Ａ＋（ｅ［ｎ］ cos（２πｆ0 ｎ＋Φ） ＋ｅ［ｍ］ sin（２πｆ0 ｎ＋Φ）） （５） 無限のビット数をもつ理想ＤＡＣのときはｅ［ｎ］やｅ
［ｍ］がゼロであるから、一定振幅Ａの包絡線となる。
逆に有限ビット数の被試験対象ＤＡＣは、図２Ａに示し
た誤差信号の包絡線をもつ。すなわち、入力信号のコサ
イン波とサイン波を搬送波とし、これらの搬送波の振幅
が被試験対象ＤＡＣの非理想性ｅ［ｎ］やｅ［ｍ］によ
り変調させられているとみなされる。したがって、被試
験対象ＤＡＣの故障情報は、式（５）の振幅変調信号項
にあらわれる。
［ｍ］がゼロであるから、一定振幅Ａの包絡線となる。
逆に有限ビット数の被試験対象ＤＡＣは、図２Ａに示し
た誤差信号の包絡線をもつ。すなわち、入力信号のコサ
イン波とサイン波を搬送波とし、これらの搬送波の振幅
が被試験対象ＤＡＣの非理想性ｅ［ｎ］やｅ［ｍ］によ
り変調させられているとみなされる。したがって、被試
験対象ＤＡＣの故障情報は、式（５）の振幅変調信号項
にあらわれる。
【００１８】被試験対象ＤＡＣの動的性能試験では、有
効ビット数の平均値より最悪値を評価することが重要で
ある。有効ビット数の最悪値推定には、式（５）であた
えられる振幅変調信号の最大値または最小値を利用すれ
ばよい。 −Δ／２＜ｅ［ｎ］＜Δ／２ (6.2) であるから、振幅変調信号の範囲は Ａ−√２（Δ／２）＜ｚ（ｎ）＜Ａ＋√２（Δ／２） (6.1) となる。さらに、被試験対象ＤＡＣの有効ビット数の最
悪値を評価するとき、式（５）であたえられる振幅変調
信号の極大値と極小値を利用すれば、入力サイン波の周
期に対応した有効ビット数の瞬時値を測定できる。たと
えば、グリッチは、ＤＡＣへの入力デジタルコードの大
きな遷移により発生する。一方、ノイズは入力デジタル
信号とは無相関に発生する。したがって、振幅変調信号
にあらわれる故障が、周期的であるか、ほぼ一定か、あ
るいはほぼ一定のノイズに周期的パターンが重畳してい
るかにより、単一故障か複合した故障かを判断できる。
すなわち、この発明で用いる瞬時振幅計算手段は、被試
験対象ＤＡＣの各入力コードにローカライズしている非
理想性を直接測定可能とする。
効ビット数の平均値より最悪値を評価することが重要で
ある。有効ビット数の最悪値推定には、式（５）であた
えられる振幅変調信号の最大値または最小値を利用すれ
ばよい。 −Δ／２＜ｅ［ｎ］＜Δ／２ (6.2) であるから、振幅変調信号の範囲は Ａ−√２（Δ／２）＜ｚ（ｎ）＜Ａ＋√２（Δ／２） (6.1) となる。さらに、被試験対象ＤＡＣの有効ビット数の最
悪値を評価するとき、式（５）であたえられる振幅変調
信号の極大値と極小値を利用すれば、入力サイン波の周
期に対応した有効ビット数の瞬時値を測定できる。たと
えば、グリッチは、ＤＡＣへの入力デジタルコードの大
きな遷移により発生する。一方、ノイズは入力デジタル
信号とは無相関に発生する。したがって、振幅変調信号
にあらわれる故障が、周期的であるか、ほぼ一定か、あ
るいはほぼ一定のノイズに周期的パターンが重畳してい
るかにより、単一故障か複合した故障かを判断できる。
すなわち、この発明で用いる瞬時振幅計算手段は、被試
験対象ＤＡＣの各入力コードにローカライズしている非
理想性を直接測定可能とする。
【００１９】サンプル数を５１２とすると、必要な計算
量は、 ＦＦＴ法 ４０９２ 実数乗算， ７６６８ 実数加算 カーブフィット法 ６６５６ 実数乗算， ４０９２ 実数加算 瞬時振幅計算手段 １０２４ 実数乗算， ０５１２ 実数加算 となる。
量は、 ＦＦＴ法 ４０９２ 実数乗算， ７６６８ 実数加算 カーブフィット法 ６６５６ 実数乗算， ４０９２ 実数加算 瞬時振幅計算手段 １０２４ 実数乗算， ０５１２ 実数加算 となる。
【００２０】このように、この発明における瞬時振幅計
算手段は、第１の目的、第２の目的、第３の目的を実現
する方法と装置を提供する。 Ｂ．デジタル移動差分手段 デジタル移動差分手段の作用と効果について説明する。
出力ステップ幅Δの振幅の単一パルス信号１−Δδ（ｔ
−τＴ）（図２Ｂ）をこのデジタル移動差分手段へ入力
し、５１２サンプルだけサンプリングする。この出力ス
テップ幅の振幅のインパルス信号は、ＤＡＣからの最小
出力信号に対応する。図２Ｃに示すように、ＤＡＣの出
力ステップ幅に比例した−２０ log10（Δ／２）を観測
可能である。
算手段は、第１の目的、第２の目的、第３の目的を実現
する方法と装置を提供する。 Ｂ．デジタル移動差分手段 デジタル移動差分手段の作用と効果について説明する。
出力ステップ幅Δの振幅の単一パルス信号１−Δδ（ｔ
−τＴ）（図２Ｂ）をこのデジタル移動差分手段へ入力
し、５１２サンプルだけサンプリングする。この出力ス
テップ幅の振幅のインパルス信号は、ＤＡＣからの最小
出力信号に対応する。図２Ｃに示すように、ＤＡＣの出
力ステップ幅に比例した−２０ log10（Δ／２）を観測
可能である。
【００２１】同様に、出力ステップ幅Δの振幅の単一パ
ルス信号１−Δδ（ｔ−τ）をウエイブレット変換手段
へ入力し、５１２サンプルだけサンプリングする。図３
に示すように、ＤＡＣの出力ステップ幅に比例した−２
０ log10（Δ／２），−２０log10（Δ／４），…，−
２０ log10（Δ／２５６）を８スケールの多重解像度で
観測可能である。スケールとは周波数の逆数であり、こ
の例では２8 から２1へと変化している。逆に、時間軸
にそって２1 個から２8 個のウエイブレットが存在する
ことがわかる。この周波数に対応するウエイブレットの
個数、すなわち２m のｍをレベルと呼ぶ。ただし、Ｍａ
ｒｔｉｎ Ｖｅｔｔｅｒｌｉらは周期に対応するスケー
ル、すなわち２j のｊをレベルと呼んでいる。図３Ｂ
は、ウエイブレット変換結果を各スケール・レベルで観
測したものである。２つでΔ＝ＶRE F ／２B ，Ｂ＝ＤＲ
／２０ log10２である。したがって、デジタル移動差分
手段またはウエイブレット変換手段をもちいれば、ＤＡ
Ｃの出力ステップ幅が正しく動作しているかどうかを検
出できる。一方、この単一パルス信号をフーリエ変換す
ると、観測周波数帯域全体にスペクトラムが拡散してし
まうため、ＤＡＣの出力ステップ幅が正しく動作してい
るかどうかを検知できない。なお、図３Ｂの各対数周波
数区間（例えば（０，１），（１，２）…，（６，
７），（７，８））内では全時間範囲（０〜２５０）を
それぞれ圧縮して観測していることになる。
ルス信号１−Δδ（ｔ−τ）をウエイブレット変換手段
へ入力し、５１２サンプルだけサンプリングする。図３
に示すように、ＤＡＣの出力ステップ幅に比例した−２
０ log10（Δ／２），−２０log10（Δ／４），…，−
２０ log10（Δ／２５６）を８スケールの多重解像度で
観測可能である。スケールとは周波数の逆数であり、こ
の例では２8 から２1へと変化している。逆に、時間軸
にそって２1 個から２8 個のウエイブレットが存在する
ことがわかる。この周波数に対応するウエイブレットの
個数、すなわち２m のｍをレベルと呼ぶ。ただし、Ｍａ
ｒｔｉｎ Ｖｅｔｔｅｒｌｉらは周期に対応するスケー
ル、すなわち２j のｊをレベルと呼んでいる。図３Ｂ
は、ウエイブレット変換結果を各スケール・レベルで観
測したものである。２つでΔ＝ＶRE F ／２B ，Ｂ＝ＤＲ
／２０ log10２である。したがって、デジタル移動差分
手段またはウエイブレット変換手段をもちいれば、ＤＡ
Ｃの出力ステップ幅が正しく動作しているかどうかを検
出できる。一方、この単一パルス信号をフーリエ変換す
ると、観測周波数帯域全体にスペクトラムが拡散してし
まうため、ＤＡＣの出力ステップ幅が正しく動作してい
るかどうかを検知できない。なお、図３Ｂの各対数周波
数区間（例えば（０，１），（１，２）…，（６，
７），（７，８））内では全時間範囲（０〜２５０）を
それぞれ圧縮して観測していることになる。
【００２２】サンプル数を５１２とすると、必要な計算
量は、 デジタル移動差分手段 １０２２ 実数乗算， ０５１１ 実数加算 Daubechies -Wavelet変換手段 ４０８８ 実数乗算， ３０６６ 実数加算 となる。 Ｃ．インタリーブ信号生成手段とデジタル移動差分手段 インタリーブ信号生成手段の作用と効果について説明す
る。式（５）であたえられる振幅変調信号ｚ（ｎ）と印
加しているコサイン波の振幅Ａをインタリーブ信号生成
手段へ入力すると、つぎの信号ｆが出力される。
量は、 デジタル移動差分手段 １０２２ 実数乗算， ０５１１ 実数加算 Daubechies -Wavelet変換手段 ４０８８ 実数乗算， ３０６６ 実数加算 となる。 Ｃ．インタリーブ信号生成手段とデジタル移動差分手段 インタリーブ信号生成手段の作用と効果について説明す
る。式（５）であたえられる振幅変調信号ｚ（ｎ）と印
加しているコサイン波の振幅Ａをインタリーブ信号生成
手段へ入力すると、つぎの信号ｆが出力される。
【００２３】ｆ≡（Ａ，ｚ（１），Ａ，ｚ（２），…，
Ａ，ｚ（ｎ），…） 信号ｆは（Ａ，ｚ（ｎ））というサブ信号の列になって
いる。すなわち、高さＡ−ｚ（ｎ）のインパルス列から
構成されている。前節の単一パルス信号の理論から、デ
ジタル移動差分手段またはウエイブレット変換手段に信
号ｆを入力すると、インパルス列の高さを推定できるこ
とになる。
Ａ，ｚ（ｎ），…） 信号ｆは（Ａ，ｚ（ｎ））というサブ信号の列になって
いる。すなわち、高さＡ−ｚ（ｎ）のインパルス列から
構成されている。前節の単一パルス信号の理論から、デ
ジタル移動差分手段またはウエイブレット変換手段に信
号ｆを入力すると、インパルス列の高さを推定できるこ
とになる。
【００２４】デジタル移動差分手段またはウエイブレッ
ト変換手段の出力の最大値が、被試験対象ＤＡＣのダイ
ナミック・レンジＤＲをあたえる。 ＤＲ≡−20 log10［（１／√２）（Δ／２）］ ＝−20 log10［1/2 B+0.5 ］（ｄＢ） （７） 逆に観測しているＤＲから、被試験対象ＤＡＣの瞬時有
効ビット数Ｂを推定可能である。
ト変換手段の出力の最大値が、被試験対象ＤＡＣのダイ
ナミック・レンジＤＲをあたえる。 ＤＲ≡−20 log10［（１／√２）（Δ／２）］ ＝−20 log10［1/2 B+0.5 ］（ｄＢ） （７） 逆に観測しているＤＲから、被試験対象ＤＡＣの瞬時有
効ビット数Ｂを推定可能である。
【００２５】 Ｂ＝（ＤＲ／２０ log10 2 ）−０．５（bit ） （８） 式（５）であたえられる振幅変調信号をデジタル移動差
分手段またはウエイブレット変換手段（図１）へ入力す
ると、図４Ａに示すように時間−瞬時有効ビット数を観
測できる。さらに、デジタル移動差分手段またはウエイ
ブレット変換手段の出力の絶対値振幅をもとめ、最大値
検出手段へ入力し、出力される最大値から式（８）をも
ちいて瞬時有効ビット数を推定することも可能である。
被試験対象ＤＡＣのビット数を２から２２まで変えて、
瞬時有効ビット数の推定法を検証した。結果を図４Ｂに
あたえる。“＋”は、単一パルス信号を入力し推定した
瞬時有効ビット数をあらわす。“Ｏ”は、サイン波パタ
ーンを被試験対象ＤＡＣへ入力し、瞬時振幅計算手段と
デジタル移動差分手段またはＨａａｒ−Ｗａｖｅｌｅｔ
変換手段、さらに最大値検出手段を組み合わせて推定し
た瞬時有効ビット数をあらわす。“×”は、サイン波パ
ターンを被試験対象ＤＡＣへ入力し、瞬時振幅計算手段
とＤａｕｂｅｃｈｉｅｓ−Ｗａｖｅｌｅｔ変換手段、最
大値検出手段を組み合わせて推定した瞬時有効ビット数
をあらわす。どの手法も、被試験対象ＤＡＣのビット数
に対応した瞬時有効ビット数を推定していることがわか
る。
分手段またはウエイブレット変換手段（図１）へ入力す
ると、図４Ａに示すように時間−瞬時有効ビット数を観
測できる。さらに、デジタル移動差分手段またはウエイ
ブレット変換手段の出力の絶対値振幅をもとめ、最大値
検出手段へ入力し、出力される最大値から式（８）をも
ちいて瞬時有効ビット数を推定することも可能である。
被試験対象ＤＡＣのビット数を２から２２まで変えて、
瞬時有効ビット数の推定法を検証した。結果を図４Ｂに
あたえる。“＋”は、単一パルス信号を入力し推定した
瞬時有効ビット数をあらわす。“Ｏ”は、サイン波パタ
ーンを被試験対象ＤＡＣへ入力し、瞬時振幅計算手段と
デジタル移動差分手段またはＨａａｒ−Ｗａｖｅｌｅｔ
変換手段、さらに最大値検出手段を組み合わせて推定し
た瞬時有効ビット数をあらわす。“×”は、サイン波パ
ターンを被試験対象ＤＡＣへ入力し、瞬時振幅計算手段
とＤａｕｂｅｃｈｉｅｓ−Ｗａｖｅｌｅｔ変換手段、最
大値検出手段を組み合わせて推定した瞬時有効ビット数
をあらわす。どの手法も、被試験対象ＤＡＣのビット数
に対応した瞬時有効ビット数を推定していることがわか
る。
【００２６】このように、この発明の瞬時振幅計算手段
とデジタル移動差分手段またはウエイブレット変換手段
の組み合わせは、第４の目的と第５の目的を実現する装
置を提供する。 Ｄ．まとめ この発明における瞬時振幅計算手段は、（１）複合した
故障要因を独立にあつかえる瞬時有効ビット数推定装
置、（２）試験周波数を任意に選択できる有効ビット数
推定装置、（３）簡単なハードウェアで実現できる有効
ビット数推定装置を提供する。
とデジタル移動差分手段またはウエイブレット変換手段
の組み合わせは、第４の目的と第５の目的を実現する装
置を提供する。 Ｄ．まとめ この発明における瞬時振幅計算手段は、（１）複合した
故障要因を独立にあつかえる瞬時有効ビット数推定装
置、（２）試験周波数を任意に選択できる有効ビット数
推定装置、（３）簡単なハードウェアで実現できる有効
ビット数推定装置を提供する。
【００２７】さらに、この発明における瞬時振幅計算手
段とデジタル移動差分手段またはウエイブレット変換手
段の組み合わせは、（４）試験時間を長くしなくても高
い測定精度を得られる有効ビット数推定装置、（５）時
間−瞬時有効ビット数を観測できる装置を提供する。
段とデジタル移動差分手段またはウエイブレット変換手
段の組み合わせは、（４）試験時間を長くしなくても高
い測定精度を得られる有効ビット数推定装置、（５）時
間−瞬時有効ビット数を観測できる装置を提供する。
【００２８】
【発明の実施の形態】つぎに図面を参照してこの発明の
好ましい実施例を詳述する。図５はこの発明にもとづく
有効ビット数推定装置の構成図である。入出力や計算を
おこなうＣＰＵ３１と浮動小数点演算チップ３２、パラ
メータや命令を入力するためのキーボードまたはフロン
トパネル３３と、ユーザの選択メニューや測定結果を表
示する表示装置３４、ユーザ入力やデータを記憶するＲ
ＯＭ３５やＲＡＭ３６やディスクを備えている。さら
に、インタリーブ手段２０、デジタル移動差分手段３７
を内蔵している。デジタル信号を発生するパターン発生
器１１は、サイン波パターンを発生する。このサイン波
パターンは、ＤＵＴであるＤＡＣ１２へ印加される。タ
イミング制御器３８はクロックを発生する。このクロッ
クは高精度ＡＤ変換器１３へ供給され、ＤＡＣ１２から
出力されるアナログ信号をＡＤ変換するタイミングをあ
たえる。波形メモリ（ＲＡＭ．Ｓｉｇｎａｌ）３９は、
たとえばＡＤＣ１３からの変換終了信号に同期して、Ａ
ＤＣ１３の出力に接続されているバッファ４１からこれ
に蓄積されているデジタル信号を読み込む。波形メモリ
３９のサイズは例えば１０２４（メモリの番地は０−１
０２３）であるとする。パターン発生器１１があたえる
トリガー信号により、残留サンプルカウンタ４２が起動
され、残留サンプルカウンタ４２の計数値が例えばゼロ
になったときに、バッファ４１を波形メモリ３９に結合
しているスイッチ４３がオープンとなり波形メモリ３９
に対するデジタル信号の書き込みが停止する。このとき
波形メモリ３９への最終書き込み番地が５００（１０２
３）であったとすると、この最終書き込み番地をアドレ
ス発生器４４から読みだし、剰余演算で＋１すると５０
１（０）番地となる。この番地には、最も古い標本点が
記憶されている。すなわち、波形メモリ３９への最終書
き込み番地をアドレス発生器４４から読みだし剰余演算
で＋１すると、最も古い標本点から順番に各標本点を読
みだせる。
好ましい実施例を詳述する。図５はこの発明にもとづく
有効ビット数推定装置の構成図である。入出力や計算を
おこなうＣＰＵ３１と浮動小数点演算チップ３２、パラ
メータや命令を入力するためのキーボードまたはフロン
トパネル３３と、ユーザの選択メニューや測定結果を表
示する表示装置３４、ユーザ入力やデータを記憶するＲ
ＯＭ３５やＲＡＭ３６やディスクを備えている。さら
に、インタリーブ手段２０、デジタル移動差分手段３７
を内蔵している。デジタル信号を発生するパターン発生
器１１は、サイン波パターンを発生する。このサイン波
パターンは、ＤＵＴであるＤＡＣ１２へ印加される。タ
イミング制御器３８はクロックを発生する。このクロッ
クは高精度ＡＤ変換器１３へ供給され、ＤＡＣ１２から
出力されるアナログ信号をＡＤ変換するタイミングをあ
たえる。波形メモリ（ＲＡＭ．Ｓｉｇｎａｌ）３９は、
たとえばＡＤＣ１３からの変換終了信号に同期して、Ａ
ＤＣ１３の出力に接続されているバッファ４１からこれ
に蓄積されているデジタル信号を読み込む。波形メモリ
３９のサイズは例えば１０２４（メモリの番地は０−１
０２３）であるとする。パターン発生器１１があたえる
トリガー信号により、残留サンプルカウンタ４２が起動
され、残留サンプルカウンタ４２の計数値が例えばゼロ
になったときに、バッファ４１を波形メモリ３９に結合
しているスイッチ４３がオープンとなり波形メモリ３９
に対するデジタル信号の書き込みが停止する。このとき
波形メモリ３９への最終書き込み番地が５００（１０２
３）であったとすると、この最終書き込み番地をアドレ
ス発生器４４から読みだし、剰余演算で＋１すると５０
１（０）番地となる。この番地には、最も古い標本点が
記憶されている。すなわち、波形メモリ３９への最終書
き込み番地をアドレス発生器４４から読みだし剰余演算
で＋１すると、最も古い標本点から順番に各標本点を読
みだせる。
【００２９】サイン波の周波数ｆ0 、振幅Ａ、サンプリ
ング周波数ｆs やトリガー条件の残留サンプル数Ｌは、
ユーザ（利用者）がキーボード３３またはフロントパネ
ルから入力し選択できる。これらのパラメータは、ディ
スクに保存されているファイルに書き込まれていて、試
験開始のときにこのファイルから読みだしてもよい。Ｃ
ＰＵ３１は、これらのパラメータを信号発生器１１や低
域通過フィルタ１２や波形メモリ３９などの制御レジス
タへ書き込む。
ング周波数ｆs やトリガー条件の残留サンプル数Ｌは、
ユーザ（利用者）がキーボード３３またはフロントパネ
ルから入力し選択できる。これらのパラメータは、ディ
スクに保存されているファイルに書き込まれていて、試
験開始のときにこのファイルから読みだしてもよい。Ｃ
ＰＵ３１は、これらのパラメータを信号発生器１１や低
域通過フィルタ１２や波形メモリ３９などの制御レジス
タへ書き込む。
【００３０】図６はこの発明にもとづく有効ビット数推
定装置の他の構成図であり、図５と対応する部分に同一
符号を付けてあり、図５中のデジタル移動差分手段３７
の代りにウエイブレット変換手段４６が用いられている
点が図５と異なる。図７はこの発明にもとづく有効ビッ
ト数推定装置の他の構成図であり、図５、図６との相違
は制御用コンピュータ４８により有効ビット数推定装置
を操作し制御するようにしたものであり、たとえば、サ
ン・マイクロシステズ社（ＳｕｎＭｉｃｒｏｓｙｓｔｅ
ｍｓ）のスパーク・コンピュータ（ＳＰＡＲＣ Ｃｏｍ
ｐｕｔｅｒ）を用いることができ、図５，図６中のＣＰ
Ｕ３１と浮動少数点演算チップ３２、キーボード３３と
表示器３４、ＲＯＭ３５やＲＡＭ３６と、インタリーブ
信号生成手段２０やデジタル移動差分手段３７又はウエ
イブレット変換手段４６との機能を有する。
定装置の他の構成図であり、図５と対応する部分に同一
符号を付けてあり、図５中のデジタル移動差分手段３７
の代りにウエイブレット変換手段４６が用いられている
点が図５と異なる。図７はこの発明にもとづく有効ビッ
ト数推定装置の他の構成図であり、図５、図６との相違
は制御用コンピュータ４８により有効ビット数推定装置
を操作し制御するようにしたものであり、たとえば、サ
ン・マイクロシステズ社（ＳｕｎＭｉｃｒｏｓｙｓｔｅ
ｍｓ）のスパーク・コンピュータ（ＳＰＡＲＣ Ｃｏｍ
ｐｕｔｅｒ）を用いることができ、図５，図６中のＣＰ
Ｕ３１と浮動少数点演算チップ３２、キーボード３３と
表示器３４、ＲＯＭ３５やＲＡＭ３６と、インタリーブ
信号生成手段２０やデジタル移動差分手段３７又はウエ
イブレット変換手段４６との機能を有する。
【００３１】実施例１ 図８Ａはこの発明にもとづく有効ビット数推定装置の概
略図である。デジタル信号を発生するパターン発生器１
１は、サイン波パターンを発生する。このサイン波パタ
ーンは、ＤＵＴであるＡＤＣ１２へ印加される。タイミ
ング制御器３８はクロックを発生する。このクロックは
高精度ＡＤＣ１３へ供給され、ＤＡＣ１２の出力をＡＤ
Ｃ１３がＡＤ変換する動作タイミングをあたえる。波形
メモリＲＡＭ３９は、たとえばＡＤＣ１３からの変換終
了信号に同期して、ＡＤＣ１３からのデジタル信号を蓄
積する。瞬時振幅計算手段２１は、取り込んだデジタル
波形配列の適当なデータＸ＾［ｎ］とＸ＾［ｍ］をペア
ーとして、式（５）にしたがい二乗和をもとめ、さらに
二乗和を開平し瞬時振幅ｚ（ｎ）を計算する。
略図である。デジタル信号を発生するパターン発生器１
１は、サイン波パターンを発生する。このサイン波パタ
ーンは、ＤＵＴであるＡＤＣ１２へ印加される。タイミ
ング制御器３８はクロックを発生する。このクロックは
高精度ＡＤＣ１３へ供給され、ＤＡＣ１２の出力をＡＤ
Ｃ１３がＡＤ変換する動作タイミングをあたえる。波形
メモリＲＡＭ３９は、たとえばＡＤＣ１３からの変換終
了信号に同期して、ＡＤＣ１３からのデジタル信号を蓄
積する。瞬時振幅計算手段２１は、取り込んだデジタル
波形配列の適当なデータＸ＾［ｎ］とＸ＾［ｍ］をペア
ーとして、式（５）にしたがい二乗和をもとめ、さらに
二乗和を開平し瞬時振幅ｚ（ｎ）を計算する。
【００３２】インタリーブ信号生成手段２０へは、この
瞬時振幅配列が入力としてあたえられる。インタリーブ
信号生成手段２０は、サイン波の振幅Ａと瞬時振幅配列
からインタリーブ信号を生成する。デジタル移動差分手
段３７へは、このインタリーブ信号が入力としてあたえ
られる。デジタル移動差分手段３７は、インタリーブ信
号の移動差分を計算する。現入力値とその直前の入力値
との差を順次出力する。入力インタリーブ信号は（…，
Ａ，ｚ（ｎ），Ａ，…）という順番になっているから、
同じ絶対値｜Ａ−ｚ（ｎ）｜の差が２回連続して出力し
てしまう。ここでは、デジタル移動差分手段３７は出力
のとき２サンプル毎に１サンプル出力するとする：絶対
値｜Ａ−ｚ（ｎ）｜の差は１回しか出力されない。まと
めると、Ｍサンプルからなる瞬時振幅をインタリーブ信
号生成手段２０へ入力し、出力をデジタル移動差分手段
３７で処理すると、出力のサンプル数はＭとなる。最大
値（ピーク）検出手段２３は差信号配列を入力とし、最
大振幅を検出し出力する。さらに、この検出された最大
振幅の対数をとり、ｄＢ値として、式（８）に代入する
ことより瞬時有効ビット数Ｂを推定できる。図中に括弧
書で示すように移動差分手段３７の代りにウエイブレッ
ト変換手段４６を用いてもよい。
瞬時振幅配列が入力としてあたえられる。インタリーブ
信号生成手段２０は、サイン波の振幅Ａと瞬時振幅配列
からインタリーブ信号を生成する。デジタル移動差分手
段３７へは、このインタリーブ信号が入力としてあたえ
られる。デジタル移動差分手段３７は、インタリーブ信
号の移動差分を計算する。現入力値とその直前の入力値
との差を順次出力する。入力インタリーブ信号は（…，
Ａ，ｚ（ｎ），Ａ，…）という順番になっているから、
同じ絶対値｜Ａ−ｚ（ｎ）｜の差が２回連続して出力し
てしまう。ここでは、デジタル移動差分手段３７は出力
のとき２サンプル毎に１サンプル出力するとする：絶対
値｜Ａ−ｚ（ｎ）｜の差は１回しか出力されない。まと
めると、Ｍサンプルからなる瞬時振幅をインタリーブ信
号生成手段２０へ入力し、出力をデジタル移動差分手段
３７で処理すると、出力のサンプル数はＭとなる。最大
値（ピーク）検出手段２３は差信号配列を入力とし、最
大振幅を検出し出力する。さらに、この検出された最大
振幅の対数をとり、ｄＢ値として、式（８）に代入する
ことより瞬時有効ビット数Ｂを推定できる。図中に括弧
書で示すように移動差分手段３７の代りにウエイブレッ
ト変換手段４６を用いてもよい。
【００３３】実施例２ 図８Ｂは図８Ａにデグリッチ回路サンプル保持回路４９
を追加した実施例である。パターン発生器１１からのサ
イン波パターンは、クロック発生器３８からあたえられ
るクロックに同期してＤＵＴであるＤＡＣ１２へ印加さ
れる。ＤＡＣ１２の出力アナログ信号はデグリッチ回路
４９により、グリッチ除去されて、ＡＤＣ１３へ供給さ
れる。波形メモリＲＡＭ３９は、ＡＤＣ１３からのデジ
タル信号を蓄積する。ＡＤＣ１３の変換動作は、サンプ
ル保持器（デグリッチ回路）４９のサンプル保持の安定
した状態で行うように遅延素子５１でクロックが遅延さ
せる。その他は図８Ａに示したものと同様であり、従っ
て移動差分手段３７の代りにウエイブレット変換手段４
６を用いてもよい。
を追加した実施例である。パターン発生器１１からのサ
イン波パターンは、クロック発生器３８からあたえられ
るクロックに同期してＤＵＴであるＤＡＣ１２へ印加さ
れる。ＤＡＣ１２の出力アナログ信号はデグリッチ回路
４９により、グリッチ除去されて、ＡＤＣ１３へ供給さ
れる。波形メモリＲＡＭ３９は、ＡＤＣ１３からのデジ
タル信号を蓄積する。ＡＤＣ１３の変換動作は、サンプ
ル保持器（デグリッチ回路）４９のサンプル保持の安定
した状態で行うように遅延素子５１でクロックが遅延さ
せる。その他は図８Ａに示したものと同様であり、従っ
て移動差分手段３７の代りにウエイブレット変換手段４
６を用いてもよい。
【００３４】実施例３ 図９はこの発明の装置における波形メモリの周辺を詳し
く示している。パターン発生器１１からのサイン波パタ
ーンは、ＤＵＴであるＤＡＣ１２へ印加される。波形メ
モリ３９は、ＡＤＣ１３からのデジタル信号を蓄積す
る。 ［Ａ．トリガーによる信号捕捉］パターン発生器１１が
あたえるトリガー信号により、残留サンプル数Ｌが設定
されている残留サンプルカウンタ４２が起動される。さ
らに、サンプルを取り込む毎に残留サンプルカウンタ４
２の計数値は−１される。残留サンプルカウンタ４２の
計数値がゼロになると、波形メモリ３９に結合されてい
るスイッチ４３がオープンとなり波形メモリ３９に対す
るデジタル信号の書き込みが停止する。 ［Ｂ．内部タイミングによる信号捕捉］図５または図６
のＣＰＵ３１や、図７の制御用コンピュータ４８は、ユ
ーザのコマンド選択またはディスクから読みだしたファ
イルのコマンドをサブシステムとともに実行する。「入
力信号をホールドしろ」というコマンドがあたえられる
と、ＣＰＵまたは制御用コンピュータは、波形メモリ３
９に結合されているスイッチ４３をオープンとし波形メ
モリ３９に対するデジタル信号の書き込みを停止する。
く示している。パターン発生器１１からのサイン波パタ
ーンは、ＤＵＴであるＤＡＣ１２へ印加される。波形メ
モリ３９は、ＡＤＣ１３からのデジタル信号を蓄積す
る。 ［Ａ．トリガーによる信号捕捉］パターン発生器１１が
あたえるトリガー信号により、残留サンプル数Ｌが設定
されている残留サンプルカウンタ４２が起動される。さ
らに、サンプルを取り込む毎に残留サンプルカウンタ４
２の計数値は−１される。残留サンプルカウンタ４２の
計数値がゼロになると、波形メモリ３９に結合されてい
るスイッチ４３がオープンとなり波形メモリ３９に対す
るデジタル信号の書き込みが停止する。 ［Ｂ．内部タイミングによる信号捕捉］図５または図６
のＣＰＵ３１や、図７の制御用コンピュータ４８は、ユ
ーザのコマンド選択またはディスクから読みだしたファ
イルのコマンドをサブシステムとともに実行する。「入
力信号をホールドしろ」というコマンドがあたえられる
と、ＣＰＵまたは制御用コンピュータは、波形メモリ３
９に結合されているスイッチ４３をオープンとし波形メ
モリ３９に対するデジタル信号の書き込みを停止する。
【００３５】いずれのときも、波形メモリ３９からのデ
ジタル波形の読みだしはつぎのようになる。ここで波形
メモリ３９のサイズは１０２４（メモリの番地は０−１
０２３）とする。波形メモリ３９への最終書き込み番地
が５００（１０２３）であったとすると、この最終書き
込み番地をアドレス発生器４４から読みだし、剰余演算
で＋１すると５０１（０）番地となる。この番地には、
最も古い標本点が記憶されている。すなわち、波形メモ
リ３９への最終書き込み番地をアドレス発生器４４から
読みたし剰余演算で＋１すると、最も古い標本点から順
番に各標本点を読みだせる。
ジタル波形の読みだしはつぎのようになる。ここで波形
メモリ３９のサイズは１０２４（メモリの番地は０−１
０２３）とする。波形メモリ３９への最終書き込み番地
が５００（１０２３）であったとすると、この最終書き
込み番地をアドレス発生器４４から読みだし、剰余演算
で＋１すると５０１（０）番地となる。この番地には、
最も古い標本点が記憶されている。すなわち、波形メモ
リ３９への最終書き込み番地をアドレス発生器４４から
読みたし剰余演算で＋１すると、最も古い標本点から順
番に各標本点を読みだせる。
【００３６】コサイン波とサイン波に対応する‘位相差
９０度のデジタル波形を記録している波形メモリ間のオ
フセット・サンプル数’を計算する手段５３は、サイン
波の周波数ｆ0 とＡＤＣ１３のサンプリング周波数ｆs
をあたえられると、‘位相差９０度のデジタル波形を記
録している波形メモリ３９間のオフセット・サンプル数
ｋ’を算出する。
９０度のデジタル波形を記録している波形メモリ間のオ
フセット・サンプル数’を計算する手段５３は、サイン
波の周波数ｆ0 とＡＤＣ１３のサンプリング周波数ｆs
をあたえられると、‘位相差９０度のデジタル波形を記
録している波形メモリ３９間のオフセット・サンプル数
ｋ’を算出する。
【００３７】 ｋ＝［ｆs ／（４ｆ0 ）］ （９） ここで、［ｙ］はｙ以下の最大の整数をあらわす。瞬時
振幅計算手段２１は波形メモリ３９から、（Ｍ＋ｋ）サ
ンプルのデジタル波形を取り込む。ここで、Ｍは‘有効
ビット数推定のために選択されたサンプル数’である。
ｋは、オフセット・サンプル数計算手段５３によりあた
えられた‘オフセット・サンプル数’である。つぎに、
瞬時振幅計算手段２１は、剰余演算で＋１して取り込ん
だデジタル波形配列のＸ＾［０］とＸ＾［ｋ］，Ｘ＾
［１］とＸ＾［ｋ＋１］，…，Ｘ＾［Ｍ］とＸ＾［Ｍ＋
１］を対として、式（５）にしたがい２乗和をもとめ、
さらに２乗和を開平し瞬時振幅ｚ（ｎ）を計算する。
振幅計算手段２１は波形メモリ３９から、（Ｍ＋ｋ）サ
ンプルのデジタル波形を取り込む。ここで、Ｍは‘有効
ビット数推定のために選択されたサンプル数’である。
ｋは、オフセット・サンプル数計算手段５３によりあた
えられた‘オフセット・サンプル数’である。つぎに、
瞬時振幅計算手段２１は、剰余演算で＋１して取り込ん
だデジタル波形配列のＸ＾［０］とＸ＾［ｋ］，Ｘ＾
［１］とＸ＾［ｋ＋１］，…，Ｘ＾［Ｍ］とＸ＾［Ｍ＋
１］を対として、式（５）にしたがい２乗和をもとめ、
さらに２乗和を開平し瞬時振幅ｚ（ｎ）を計算する。
【００３８】インタリーブ信号生成手段２０へは、この
瞬時振幅配列が入力としてあたえられる。インタリーブ
信号生成手段は、サイン波の振幅Ａと瞬時振幅配列から
インタリーブ信号を生成する。デジタル移動差分手段３
７に、インタリーブ信号生成手段２０によりもとめられ
たインタリーブ信号を入力する。デジタル移動差分手段
３７は、インタリーブ信号の移動差分を計算する。最大
値検出手段２３は、差信号配列を入力とし、最大振幅を
検出し出力する。さらに、この検出された最大振幅の対
数をとり、式（８）に代入することにより瞬時有効ビッ
ト数Ｂを推定できる。
瞬時振幅配列が入力としてあたえられる。インタリーブ
信号生成手段は、サイン波の振幅Ａと瞬時振幅配列から
インタリーブ信号を生成する。デジタル移動差分手段３
７に、インタリーブ信号生成手段２０によりもとめられ
たインタリーブ信号を入力する。デジタル移動差分手段
３７は、インタリーブ信号の移動差分を計算する。最大
値検出手段２３は、差信号配列を入力とし、最大振幅を
検出し出力する。さらに、この検出された最大振幅の対
数をとり、式（８）に代入することにより瞬時有効ビッ
ト数Ｂを推定できる。
【００３９】あるいは、デジタル移動差分手段３７に
は、瞬時振幅計算手段２１によりもとめられた瞬時振幅
ｚ（ｎ）を時間の順番に入力し、ひとつまえの瞬時振幅
ｚ（ｎ−１）との移動差分を計算してもよい。最大値検
出手段２３は、移動差分値を入力とし、記憶しているい
ままでの最大値とこの移動差分値を比較し大きい値を最
大振幅として記憶し出力する。さらに、この検出された
最大振幅の対数をとると、式（８）により瞬時有効ビッ
ト数Ｂを推定できる。この場合も括弧書で示すように移
動差分手段３７の代りにウエイブレット変換手段４６を
用いてもよい。この場合前記Ｍはウエイブレット変換サ
ンプル数である。
は、瞬時振幅計算手段２１によりもとめられた瞬時振幅
ｚ（ｎ）を時間の順番に入力し、ひとつまえの瞬時振幅
ｚ（ｎ−１）との移動差分を計算してもよい。最大値検
出手段２３は、移動差分値を入力とし、記憶しているい
ままでの最大値とこの移動差分値を比較し大きい値を最
大振幅として記憶し出力する。さらに、この検出された
最大振幅の対数をとると、式（８）により瞬時有効ビッ
ト数Ｂを推定できる。この場合も括弧書で示すように移
動差分手段３７の代りにウエイブレット変換手段４６を
用いてもよい。この場合前記Ｍはウエイブレット変換サ
ンプル数である。
【００４０】実施例４ 図１０はこの発明装置における波形メモリ３９の周辺を
詳しく示している。実部波形メモリ３９Ｒの残留サンプ
ルカウンタ４２Ｒには残留サンプル数Ｌが設定されてい
るとする。コサイン波とサイン波に対応する‘位相差９
０度のデジタル波形のオフセット・サンプル数’を計算
する手段は、サイン波の周波数ｆ0 とＡＤＣ１３のサン
プリング周波数ｆs をあたえられると、‘位相差９０度
のデジタル波形のオフセット・サンプル数ｋ’を式
（９）をもちいて算出する。虚部波形メモリ３９Ｉの残
留サンプルカウンタ４２ＩにはＬ＋ｋが設定される。さ
らに、波形メモリ３９の選択スイッチ４３は、実部波形
メモリ３９Ｒを選択しているとする。デジタル信号を発
生するパターン発生器１１は、コサイン波を発生する。
このコサイン波は、ＤＵＴであるＤＡＣ１２へ印加され
る。実部波形メモリ３９Ｒは、ＡＤＣ１３からのデジタ
ル信号を蓄積する。パターン発生器１１があたえるトリ
ガー信号により、残留サンプルカウンタ４２Ｒ，４２Ｉ
が起動され、残留サンプルカウンタ４２Ｒが例えばゼロ
になったときに、実部波形メモリ３９Ｒに結合されてい
るスイッチ４３Ｒがオープンとなり実部波形メモリ３９
Ｒに対するデジタル信号の書き込みが停止する。つぎ
に、波形メモリ３９の選択スイッチ４３Ｉは、虚部波形
メモリ３９Ｉを選択する。デジタル信号を発生するパタ
ーン発生器１１は、コサイン波を発生する。このコサイ
ン波は、ＤＵＴであるＤＡＣ１２へ印加される。虚部波
形メモリ４９Ｉは、ＡＤＣ１３からのデジタル信号を蓄
積する。同様に、パターン発生器１１があたえるトリガ
ー信号により、残留サンプルカウンタ４２Ｉが起動さ
れ、残留サンプルカウンタ４２Ｉが例えばゼロになった
ときに、虚部波形メモリ４９Ｉに結合されているスイッ
チ４３Ｉがオープンとなり虚部波形メモリ３９Ｉに対す
るデジタル信号の書き込みが停止する。オフセット・サ
ンプル数ｋのため、虚部に対応するサイン波が波形メモ
リ３９Ｉに記録される。
詳しく示している。実部波形メモリ３９Ｒの残留サンプ
ルカウンタ４２Ｒには残留サンプル数Ｌが設定されてい
るとする。コサイン波とサイン波に対応する‘位相差９
０度のデジタル波形のオフセット・サンプル数’を計算
する手段は、サイン波の周波数ｆ0 とＡＤＣ１３のサン
プリング周波数ｆs をあたえられると、‘位相差９０度
のデジタル波形のオフセット・サンプル数ｋ’を式
（９）をもちいて算出する。虚部波形メモリ３９Ｉの残
留サンプルカウンタ４２ＩにはＬ＋ｋが設定される。さ
らに、波形メモリ３９の選択スイッチ４３は、実部波形
メモリ３９Ｒを選択しているとする。デジタル信号を発
生するパターン発生器１１は、コサイン波を発生する。
このコサイン波は、ＤＵＴであるＤＡＣ１２へ印加され
る。実部波形メモリ３９Ｒは、ＡＤＣ１３からのデジタ
ル信号を蓄積する。パターン発生器１１があたえるトリ
ガー信号により、残留サンプルカウンタ４２Ｒ，４２Ｉ
が起動され、残留サンプルカウンタ４２Ｒが例えばゼロ
になったときに、実部波形メモリ３９Ｒに結合されてい
るスイッチ４３Ｒがオープンとなり実部波形メモリ３９
Ｒに対するデジタル信号の書き込みが停止する。つぎ
に、波形メモリ３９の選択スイッチ４３Ｉは、虚部波形
メモリ３９Ｉを選択する。デジタル信号を発生するパタ
ーン発生器１１は、コサイン波を発生する。このコサイ
ン波は、ＤＵＴであるＤＡＣ１２へ印加される。虚部波
形メモリ４９Ｉは、ＡＤＣ１３からのデジタル信号を蓄
積する。同様に、パターン発生器１１があたえるトリガ
ー信号により、残留サンプルカウンタ４２Ｉが起動さ
れ、残留サンプルカウンタ４２Ｉが例えばゼロになった
ときに、虚部波形メモリ４９Ｉに結合されているスイッ
チ４３Ｉがオープンとなり虚部波形メモリ３９Ｉに対す
るデジタル信号の書き込みが停止する。オフセット・サ
ンプル数ｋのため、虚部に対応するサイン波が波形メモ
リ３９Ｉに記録される。
【００４１】瞬時振幅計算手段２１は実部波形メモリ３
９Ｒと虚部波形メモリ３９Ｉから、それぞれＭサンプル
のデジタル波形を取り込む。ここで、Ｍは‘有効ビット
数推定のために選択されたサンプル数’である。つぎ
に、瞬時振幅計算手段２１は、剰余演算で＋１して取り
込んだデジタル波形配列のＸ＾．ｒｅ［０］とＸ＾．ｉ
ｍ［０］，Ｘ＾．ｒｅ［１］とＸ＾．ｉｍ［１］，…，
Ｘ＾．ｒｅ［Ｍ］とＸ＾．ｉｍ［Ｍ］をペアーとして二
乗和をもとめる。さらに、二乗和の開平を計算し瞬時振
幅配列をもとめる。
９Ｒと虚部波形メモリ３９Ｉから、それぞれＭサンプル
のデジタル波形を取り込む。ここで、Ｍは‘有効ビット
数推定のために選択されたサンプル数’である。つぎ
に、瞬時振幅計算手段２１は、剰余演算で＋１して取り
込んだデジタル波形配列のＸ＾．ｒｅ［０］とＸ＾．ｉ
ｍ［０］，Ｘ＾．ｒｅ［１］とＸ＾．ｉｍ［１］，…，
Ｘ＾．ｒｅ［Ｍ］とＸ＾．ｉｍ［Ｍ］をペアーとして二
乗和をもとめる。さらに、二乗和の開平を計算し瞬時振
幅配列をもとめる。
【００４２】 ｚ（ｎ）＝√（Ｘ＾．ｒｅ［ｎ］2 ＋Ｘ＾．ｉｍ［ｎ］2 ） （10） インタリーブ信号生成手段２０へは、この瞬時振幅配列
が入力としてあたえられる。インタリーブ信号生成手段
２０は、サイン波の振幅Ａと瞬時振幅配列からインタリ
ーブ信号を生成する。デジタル移動差分手段３７、最大
値検出手段２３の動作は先に述べた場合と同様である。
この図において、括弧書きで示すように移動差分手段３
７の代りにウエイブレット変換手段４６を用いてもよ
い。この場合は、前記Ｍはウエイブレット変換サンプル
数となる。
が入力としてあたえられる。インタリーブ信号生成手段
２０は、サイン波の振幅Ａと瞬時振幅配列からインタリ
ーブ信号を生成する。デジタル移動差分手段３７、最大
値検出手段２３の動作は先に述べた場合と同様である。
この図において、括弧書きで示すように移動差分手段３
７の代りにウエイブレット変換手段４６を用いてもよ
い。この場合は、前記Ｍはウエイブレット変換サンプル
数となる。
【００４３】図１１にデジタル移動差分手段３７の具体
例を示す。これは次式で表わせる非巡回型フィルタであ
る。 y(n)=h(N)x(n-N)+h(N-1)x(n-N+1)＋…+h(1)x(n-1)+h(0)x(n) (11.1) ここで、ｈ（０）＝１／２，ｈ（１）＝−１／２ほかの
フィルタ係数はｈ（２）＝…＝ｈ（Ｎ）＝０とすると ｙ（ｎ）＝−（１／２）ｘ（ｎ−１）＋（１／２）ｘ（ｎ） (11.2) なる差分フィルタとなる。つまりｘ（ｎ）は乗算器６１
と１サンプル周期遅延素子６２へ供給され、遅延素子６
２の出力は乗算器６３へ供給される。乗算器６１，６３
ではその入力に対し、それぞれｈ（０）＝１／２，ｈ
（１）＝−１／２が乗算され、その乗算結果は加算器６
４で加算され出力ｙ（ｎ）となる。すなわち、入力信号
のいまの値ｘ（ｎ）とひとつまえの値ｘ（ｎ−１）との
差が出力信号になる。さらに、最適なフィルタ係数をも
とめる手順は、たとえば、Alan V.Oppenheim,Ronald W.
Schafer,Discrete-Time Signal Processing,Prentice-H
all,1989の7.5.2 Discrete-Time Differentiators に説
明されている。この差分フィルタは、図１６に示したデ
ジタル・フィルタでも、式（11.2）を計算するデジタル
移動差分手段でも、どちらでも実現可能である。
例を示す。これは次式で表わせる非巡回型フィルタであ
る。 y(n)=h(N)x(n-N)+h(N-1)x(n-N+1)＋…+h(1)x(n-1)+h(0)x(n) (11.1) ここで、ｈ（０）＝１／２，ｈ（１）＝−１／２ほかの
フィルタ係数はｈ（２）＝…＝ｈ（Ｎ）＝０とすると ｙ（ｎ）＝−（１／２）ｘ（ｎ−１）＋（１／２）ｘ（ｎ） (11.2) なる差分フィルタとなる。つまりｘ（ｎ）は乗算器６１
と１サンプル周期遅延素子６２へ供給され、遅延素子６
２の出力は乗算器６３へ供給される。乗算器６１，６３
ではその入力に対し、それぞれｈ（０）＝１／２，ｈ
（１）＝−１／２が乗算され、その乗算結果は加算器６
４で加算され出力ｙ（ｎ）となる。すなわち、入力信号
のいまの値ｘ（ｎ）とひとつまえの値ｘ（ｎ−１）との
差が出力信号になる。さらに、最適なフィルタ係数をも
とめる手順は、たとえば、Alan V.Oppenheim,Ronald W.
Schafer,Discrete-Time Signal Processing,Prentice-H
all,1989の7.5.2 Discrete-Time Differentiators に説
明されている。この差分フィルタは、図１６に示したデ
ジタル・フィルタでも、式（11.2）を計算するデジタル
移動差分手段でも、どちらでも実現可能である。
【００４４】瞬時有効ビット数の極大値の時間分布を観
測する方法を説明する。Ｍサンプルをデジタル移動差分
手段に入力すると、（Ｍ−１）の差分が出力される。し
たがって、差分出力の周期は入力の周期に対応する。サ
イン波の周波数ｆ0 とＡＤＣ１３のサンプリング周波数
ｆs を入力として、‘周期当たりのサンプル数ｐ’を算
出する。
測する方法を説明する。Ｍサンプルをデジタル移動差分
手段に入力すると、（Ｍ−１）の差分が出力される。し
たがって、差分出力の周期は入力の周期に対応する。サ
イン波の周波数ｆ0 とＡＤＣ１３のサンプリング周波数
ｆs を入力として、‘周期当たりのサンプル数ｐ’を算
出する。
【００４５】 ｐ＝［ｆs ／ｆ0 ］ （12） この‘周期当たりのサンプル数ｐ’をピーク検出器の制
御入力とする。ｐ個の絶対値の差分サンプルが入力する
と、（ａ）極大値のみ、その絶対値の対数をとり、式
（８）により瞬時有効ビット数Ｂを推定し出力する。
（ｂ）残り（ｐ−１）個のデータは代わりにゼロを出力
する処理をおこなう。このような処理を加えると、時間
−極大瞬時有効ビット数を観測できる。
御入力とする。ｐ個の絶対値の差分サンプルが入力する
と、（ａ）極大値のみ、その絶対値の対数をとり、式
（８）により瞬時有効ビット数Ｂを推定し出力する。
（ｂ）残り（ｐ−１）個のデータは代わりにゼロを出力
する処理をおこなう。このような処理を加えると、時間
−極大瞬時有効ビット数を観測できる。
【００４６】図１２にウエイブレット変換手段４６の処
理の流れの例を示す。ここでは、基底関数としてハー
（Ｈａａｒ）をもちいている。さらに、この図では正規
化係数として１／２をもちいている。この正規化係数
も、たとえばよく利用される１／√２でもよい。まずＭ
個の入力信号ｆ（ｉ），（ｉ＝１，２，…，Ｍ）よりｎ
＝ｌｏｇ2 Ｍを演算し、入力信号ｆ（ｉ）を中間結果と
出力信号に対応するａ（ｉ）にコピーする。ｋ＝ｎ，ｎ
−１，…，２，１とし、ｍ＝２k-1 について、低域通過
フィルタ処理としてｘ（ｉ）＝｛ａ（２ｉ−１）＋ａ
（２ｉ）｝／２（ｉ＝１，２，…，ｍ）を演算し、高域
通過フィルタ処理としてｙ（ｉ）＝｛−ａ（２ｉ−１）
＋ａ（２ｉ）｝／２（ｉ＝１，２，…，ｍ）を演算す
る。この演算結果を中間結果ａ（ｉ）へコピーする。ａ
（ｉ）＝ｘ（ｉ），（ｉ＝１，…，ｍ）を、ａ（ｉ）＝
ｙ（ｉ−ｍ），（ｉ＝ｍ＋１，…，２ｍ）を出力する。
理の流れの例を示す。ここでは、基底関数としてハー
（Ｈａａｒ）をもちいている。さらに、この図では正規
化係数として１／２をもちいている。この正規化係数
も、たとえばよく利用される１／√２でもよい。まずＭ
個の入力信号ｆ（ｉ），（ｉ＝１，２，…，Ｍ）よりｎ
＝ｌｏｇ2 Ｍを演算し、入力信号ｆ（ｉ）を中間結果と
出力信号に対応するａ（ｉ）にコピーする。ｋ＝ｎ，ｎ
−１，…，２，１とし、ｍ＝２k-1 について、低域通過
フィルタ処理としてｘ（ｉ）＝｛ａ（２ｉ−１）＋ａ
（２ｉ）｝／２（ｉ＝１，２，…，ｍ）を演算し、高域
通過フィルタ処理としてｙ（ｉ）＝｛−ａ（２ｉ−１）
＋ａ（２ｉ）｝／２（ｉ＝１，２，…，ｍ）を演算す
る。この演算結果を中間結果ａ（ｉ）へコピーする。ａ
（ｉ）＝ｘ（ｉ），（ｉ＝１，…，ｍ）を、ａ（ｉ）＝
ｙ（ｉ−ｍ），（ｉ＝ｍ＋１，…，２ｍ）を出力する。
【００４７】図１３、図１４はドウブチーズ（Ｄａｕｂ
ｅｃｈｉｅｓ）などの基底関数をもちいたときのウエイ
ブレット変換手段の処理の流れを示している。これらの
フローチャートでは、周期に対応するスケール、すなわ
ち２k-1 のｋを［レベルｋ］としている。ウエイブレッ
ト変換のアルゴリズムについては、たとえば、MathinVe
tterli,Jelena Kovacevic,Wavelets and Subband Codin
g,Prentice-Hall,1995 に詳しく説明されている。ま
た、ウエイブレット変換のＶＬＳＩ化は、たとえばAlek
sander Grezeszczakらが、つぎの論文で報告している：
Aleksander Grezeszczak,Mrinal K.Mandal,Sethuraman
Panchanathan,Tet Yeap,“VLSI Implementation of Dis
crete Wavelet Transform,”IEEE Trans.Very Large Sc
ale Integration(VLSI)Systems,vol.4,no.4,1996。した
がって、このウエイブレット変換器は図１２、図１３に
示したウエイブレット変換手段でも、ＶＬＳＩ化された
ウエイブレット変換器でも、どちらでも実現可能であ
る。
ｅｃｈｉｅｓ）などの基底関数をもちいたときのウエイ
ブレット変換手段の処理の流れを示している。これらの
フローチャートでは、周期に対応するスケール、すなわ
ち２k-1 のｋを［レベルｋ］としている。ウエイブレッ
ト変換のアルゴリズムについては、たとえば、MathinVe
tterli,Jelena Kovacevic,Wavelets and Subband Codin
g,Prentice-Hall,1995 に詳しく説明されている。ま
た、ウエイブレット変換のＶＬＳＩ化は、たとえばAlek
sander Grezeszczakらが、つぎの論文で報告している：
Aleksander Grezeszczak,Mrinal K.Mandal,Sethuraman
Panchanathan,Tet Yeap,“VLSI Implementation of Dis
crete Wavelet Transform,”IEEE Trans.Very Large Sc
ale Integration(VLSI)Systems,vol.4,no.4,1996。した
がって、このウエイブレット変換器は図１２、図１３に
示したウエイブレット変換手段でも、ＶＬＳＩ化された
ウエイブレット変換器でも、どちらでも実現可能であ
る。
【００４８】図１５Ａは、ドウブチーズウエイブレット
変換と高速フーリエ変換の実数乗算回数を比較したもの
である。１回のドウブチーズウエイブレット変換は、ほ
ぼハーウエイブレット変換を２回おこなった演算量に相
当する。５１２サンプルでは、ドウブチーズウエイブレ
ット変換と高速フーリエ変換の実数乗算回数はほぼ同じ
である。１０２４サンプル以上のとき、ドウブチーズウ
エイブレット変換の実数乗算回数は高速フーリエ変換の
実数乗算回数より小となる。
変換と高速フーリエ変換の実数乗算回数を比較したもの
である。１回のドウブチーズウエイブレット変換は、ほ
ぼハーウエイブレット変換を２回おこなった演算量に相
当する。５１２サンプルでは、ドウブチーズウエイブレ
ット変換と高速フーリエ変換の実数乗算回数はほぼ同じ
である。１０２４サンプル以上のとき、ドウブチーズウ
エイブレット変換の実数乗算回数は高速フーリエ変換の
実数乗算回数より小となる。
【００４９】瞬時有効ビット数の極大値の時間分布を観
測する方法を説明する。Ｍサンプルをウエイブレット変
換手段に入力すると、最大（一般）のスケール・レベル
ＫMA X （ＫMAX −ｉ）に対してＭ／２（Ｍ／２i+1 ）個
のウエイブレット変換結果が出力される。したがって、
ウエイブレット変換結果の周期は、入力の周期の１／２
（１＋２i+1 ）に対応する。サイン波の周波数ｆ0 とＤ
ＡＣのサンプリング周波数ｆs を入力として、‘スケー
ル・レベル（ＫMAX −ｉ）に対する周期当たりのサンプ
ル数ｐi ’を算出する。
測する方法を説明する。Ｍサンプルをウエイブレット変
換手段に入力すると、最大（一般）のスケール・レベル
ＫMA X （ＫMAX −ｉ）に対してＭ／２（Ｍ／２i+1 ）個
のウエイブレット変換結果が出力される。したがって、
ウエイブレット変換結果の周期は、入力の周期の１／２
（１＋２i+1 ）に対応する。サイン波の周波数ｆ0 とＤ
ＡＣのサンプリング周波数ｆs を入力として、‘スケー
ル・レベル（ＫMAX −ｉ）に対する周期当たりのサンプ
ル数ｐi ’を算出する。
【００５０】 ｐi ＝１／２i+1 ［ｆs ／ｆ0 ］ （13） この‘周期当たりのサンプル数ｐi ’をピーク検出器２
３の制御入力とする。“ｐ i ＞１”なら、極大値処理を
おこなう、スケール・レベル（ＫMAX −ｉ）に対応して
ｐi 個のウエイブレット変換結果の絶対値が入力した
ら、（ａ）極大値のみ、その絶対値の対数をとり、式
（８）により瞬時有効ビット数Ｂを推定し出力する。
（ｂ）残り（ｐi −１）個のデータは代わりにゼロを出
力する処理をおこなう。“ｐi ＜１”なら、入力データ
をゼロに換えて出力する。この処理を加えると、時間−
極大瞬時有効ビット数を観測できる。図１６に１０周期
のサイン波を２５６サンプリングし、極大値処理をおこ
なった結果を示す。
３の制御入力とする。“ｐ i ＞１”なら、極大値処理を
おこなう、スケール・レベル（ＫMAX −ｉ）に対応して
ｐi 個のウエイブレット変換結果の絶対値が入力した
ら、（ａ）極大値のみ、その絶対値の対数をとり、式
（８）により瞬時有効ビット数Ｂを推定し出力する。
（ｂ）残り（ｐi −１）個のデータは代わりにゼロを出
力する処理をおこなう。“ｐi ＜１”なら、入力データ
をゼロに換えて出力する。この処理を加えると、時間−
極大瞬時有効ビット数を観測できる。図１６に１０周期
のサイン波を２５６サンプリングし、極大値処理をおこ
なった結果を示す。
【図１】この発明の瞬時振幅計算手段とデジタル移動差
分手段またはウエイブレット変換手段の組み合わせの原
理図。
分手段またはウエイブレット変換手段の組み合わせの原
理図。
【図２】Ａは４ビットＤＡＣの出力から推定した瞬時振
幅を示す図、Ｂは単一パルス信号を示す図、Ｃはその単
一パルス信号を入力したときのデジタル移動差分手段の
出力を示す図である。
幅を示す図、Ｂは単一パルス信号を示す図、Ｃはその単
一パルス信号を入力したときのデジタル移動差分手段の
出力を示す図である。
【図３】単一パルス信号とそのウエイブレット変換（Ｈ
ａａｒ基底をもちいている）の結果を示す図。
ａａｒ基底をもちいている）の結果を示す図。
【図４】Ａは４ビットＤＡＣの出力から推定した瞬時振
幅をウエイブレット変換（Ｈａａｒ基底をもちいてい
る）した結果を示す図、Ｂはこの発明の方法による瞬時
有効ビット数の推定結果を示す図である。
幅をウエイブレット変換（Ｈａａｒ基底をもちいてい
る）した結果を示す図、Ｂはこの発明の方法による瞬時
有効ビット数の推定結果を示す図である。
【図５】この発明にもとづくＤＡ変換器評価装置の機能
構成図。
構成図。
【図６】この発明にもとづくＤＡ変換器評価装置の他の
例を示す機能構成図。
例を示す機能構成図。
【図７】この発明にもとづくＤＡ変換器評価装置の更に
他の実施例を示す機能構成図。
他の実施例を示す機能構成図。
【図８】この発明と装置の概略機能構成例を示す図。
【図９】この発明装置のメモリ付近を詳細に示す機能構
成図。
成図。
【図１０】この発明装置におけるメモリ付近の他の例の
機能構成図。
機能構成図。
【図１１】デジタル移動差分手段の具体例を示す図。
【図１２】ハーウエイブレット変換手段の処理の流れを
示すフローチャート。
示すフローチャート。
【図１３】ドウブチーズウエイブレット変換手段の処理
の流れの一部を示すフローチャート。
の流れの一部を示すフローチャート。
【図１４】図１３の処理の流れの続きを示す図。
【図１５】Ａは実数乗算回数の比較（高速フーリエ変
換，Daubechies-Wavelet変換）を示す図、Ｂは実数加算
回数の比較（高速フーリエ変換，Daubechies-Wavelet変
換）を示す図である。
換，Daubechies-Wavelet変換）を示す図、Ｂは実数加算
回数の比較（高速フーリエ変換，Daubechies-Wavelet変
換）を示す図である。
【図１６】時間−極大瞬時ＤＮＬの関係例を示す図。
【図１７】ＡはＦＦＴ法をもちいた有効ビット数推定装
置のブロック図、ＢはＦＦＴ法をもちいた有効ビット数
推定法の原理図である。
置のブロック図、ＢはＦＦＴ法をもちいた有効ビット数
推定法の原理図である。
Claims (10)
- 【請求項１】 デジタル信号のサイン波パターンを発生
するパターン発生器と、 そのサイン波パターンを被試験ＤＡ変換器へ供給するた
めのクロックを発生するタイミング制御器と、 上記ＤＡ変換器から出力されるアナログ信号をデジタル
信号に変換する上記ＤＡ変換器より高い変換精度のＡＤ
変換器と、 上記ＡＤ変換器よりのデジタル信号を蓄積記憶する波形
メモリと、 上記波形メモリから記憶されたデジタル信号を取りだし
瞬時振幅をもとめる瞬時振幅計算手段と、 上記瞬時振幅と上記サイン波の振幅値を入力として瞬時
振幅とサイン波振幅をインタリーブしたインタリーブ信
号を生成するインタリーブ信号生成手段と、 上記インタリーブ信号を入力として移動差分を計算する
デジタル移動差分手段と、 を備えたことを特徴とするＤＡ変換器の評価装置。 - 【請求項２】 デジタル信号のサイン波パターンを発生
するパターン発生器と、 上記サイン波パターンを被試験ＤＡ変換器へ供給するた
めのクロックを発生するタイミング制御器と、 上記ＤＡ変換器から出力されるアナログ信号をデジタル
信号に変換する上記ＤＡ変換器よりも高い変換精度のＡ
Ｄ変換器と、 上記ＡＤ変換器よりのデジタル信号を蓄積記憶する波形
メモリと、 上記波形メモリから記憶されたデジタル信号を取りだし
瞬時振幅をもとめる瞬時振幅計算手段と、 上記瞬時振幅と上記サイン波の振幅値を入力として瞬時
振幅とサイン波振幅をインタリーブしたインタリーブ信
号を生成するインタリーブ信号生成手段と、上記インタ
リーブ信号を入力としてウエイブレット変換するウエイ
ブレット変換手段と、 を備えたことを特徴とするＤＡ変換器の評価装置。 - 【請求項３】 請求項１及び請求項２のいずれかの評価
装置において、上記波形メモリから、印加信号パターン
がコサイン波に対応するデジタル信号またはサイン波に
対応するデジタル信号の何れかを選択して取り出すデジ
タル信号選択手段、 を備えたことを特徴とするＤＡ変換器の評価装置。 - 【請求項４】 請求項１又は２記載の評価装置におい
て、 上記波形メモリは、上記デジタル信号を蓄積記憶するた
めの複数の波形メモリと、 コサイン波に対応するデジタル信号パターンまたはサイ
ン波に対応するデジタル信号パターンを蓄積記憶する波
形メモリを選択する選択手段と、 波形メモリを選択し蓄積記憶しているデジタル信号を取
り出す読みだし手段、 を備えたことを特徴とするＤＡ変換器の評価装置。 - 【請求項５】 請求項４に記載の評価装置において、 上記波形メモリの書き込み回路と結合された入力デジタ
ル信号パターンの特定条件でトリガ信号を発生するトリ
ガ回路と、 そのトリガ回路からのトリガ信号を基準としてデジタル
信号を所定量取り込む制御手段、 を備えたことを特徴とするＤＡ変換器の評価装置。 - 【請求項６】 請求項１乃至５の何れかに記載の評価装
置において、 上記瞬時振幅計算手段は、上記波形メモリから複数のデ
ジタル信号を読みだし、コサイン波に対応するデジタル
信号の２乗信号とサイン波に対応するデジタル信号の２
乗信号をもとめる乗算手段と、 これら複数の２乗信号を加算し２乗振幅信号をもとめる
加算手段と、 ２乗振幅信号を開平して瞬時振幅信号をもとめる開平手
段とよりなることを特徴とするＤＡ変換器の評価装置。 - 【請求項７】 請求項１，３乃至６の何れかに記載の評
価装置において、 上記デジタル移動差分手段は、差信号の絶対値をもとめ
る絶対値計算手段と、上記絶対値信号を入力として、そ
の最大値を検出する最大値検出手段との組み合わせをさ
らに備えたことを特徴とするＤＡ変換器の評価装置。 - 【請求項８】 請求項１，３乃至６の何れかに記載の評
価装置において、 上記デジタル移動差分手段はさらに、上記ＤＡ変換器へ
印加しているサイン波の周期を記憶する周期メモリをも
ち、 上記差信号の絶対値をもとめる絶対値計算手段と、 絶対値信号を入力として、その極大値をサイン波の周期
に対応して検出する極大値検出手段、 との組み合わせをさらに備えたことを特徴とするＤＡ変
換器の評価装置。 - 【請求項９】 請求項２，３乃至６の何れかに記載の評
価装置において、 上記ウエイブレット変換手段はさらに、 ウエイブレット変換結果の信号の絶対値をもとめる絶対
値計算手段と、 その絶対値信号を入力として、その最大値を検出する最
大値検出手段との組み合わせをさらに備えたことを特徴
とするＤＡ変換器の評価装置。 - 【請求項１０】 請求項２，３乃至６の何れかに記載の
評価装置において、 上記ウエイブレット変換手段はさらに、 ＤＡ変換器へ印加しているサイン波の周期を記憶する周
期メモリをもち、 ウエイブレット変換結果の信号の絶対値をもとめる絶対
値計算手段と、 その絶対値信号を入力として、その極大値をサイン波の
周期に対応して検出する極大値検出手段、 との組み合わせをさらに備えたことを特徴とするＤＡ変
換器の評価装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26380997A JP3257770B2 (ja) | 1997-09-29 | 1997-09-29 | Ｄａ変換器の評価装置 |
| US09/157,272 US6326909B1 (en) | 1997-09-18 | 1998-09-18 | Evaluation system for analog-digital or digital-analog converter |
| US09/925,230 US6476742B2 (en) | 1997-09-18 | 2001-08-08 | Evaluation system for analog-digital or digital-analog converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26380997A JP3257770B2 (ja) | 1997-09-29 | 1997-09-29 | Ｄａ変換器の評価装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11103252A true JPH11103252A (ja) | 1999-04-13 |
| JP3257770B2 JP3257770B2 (ja) | 2002-02-18 |
Family
ID=17394550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26380997A Expired - Fee Related JP3257770B2 (ja) | 1997-09-18 | 1997-09-29 | Ｄａ変換器の評価装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3257770B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009077450A (ja) * | 2009-01-14 | 2009-04-09 | Advantest Corp | 信号処理装置およびその装置を用いた半導体デバイス試験装置 |
| JPWO2021075351A1 (ja) * | 2019-10-15 | 2021-04-22 | ||
| JP2022080163A (ja) * | 2020-11-17 | 2022-05-27 | 本田技研工業株式会社 | センサシステム、及び、センサシステムの故障検知方法 |
-
1997
- 1997-09-29 JP JP26380997A patent/JP3257770B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009077450A (ja) * | 2009-01-14 | 2009-04-09 | Advantest Corp | 信号処理装置およびその装置を用いた半導体デバイス試験装置 |
| JP4635091B2 (ja) * | 2009-01-14 | 2011-02-16 | 株式会社アドバンテスト | 信号処理装置およびその装置を用いた半導体デバイス試験装置 |
| JPWO2021075351A1 (ja) * | 2019-10-15 | 2021-04-22 | ||
| JP2022080163A (ja) * | 2020-11-17 | 2022-05-27 | 本田技研工業株式会社 | センサシステム、及び、センサシステムの故障検知方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3257770B2 (ja) | 2002-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6326909B1 (en) | Evaluation system for analog-digital or digital-analog converter | |
| JP3819589B2 (ja) | Ａｄ変換器の評価装置 | |
| US8290032B2 (en) | Distortion identification apparatus, test system, recording medium and distortion identification method | |
| JP4076553B2 (ja) | 校正装置及び線形補正器校正方法 | |
| US20100312515A1 (en) | Test apparatus, performance board and calibration board | |
| JP5448452B2 (ja) | スペクトル・トレースを発生するデータ圧縮 | |
| US8358682B2 (en) | Signal processing apparatus, test system, distortion detecting apparatus, signal compensation apparatus, analytic signal generating apparatus, recording medium and analytic signal generating method | |
| US20080158029A1 (en) | Efficient, selective error reduction for parallel, time-interleaved analog-to-digital converter | |
| JP2773088B2 (ja) | デルタ−シグマ変調器テスト方法及び装置 | |
| JP3257769B2 (ja) | Ａｄ変換器の評価装置 | |
| CN114966373A (zh) | 一种集成电路模数转换芯片参数测试方法与测试系统 | |
| JP3257770B2 (ja) | Ｄａ変換器の評価装置 | |
| US7610178B2 (en) | Noise reduction filter for trigger circuit | |
| Flores et al. | A noise generator for analog-to-digital converter testing | |
| CN111970003A (zh) | Adc频谱测试中非相干采样信号恢复方法 | |
| JP3167472B2 (ja) | アナログ−ディジタルコンバータのｓｎ比測定方法 | |
| JP3692405B2 (ja) | アナログ／デジタル変換器の性能測定システム及び性能測定方法、並びに、デジタル／アナログ変換器の性能測定システム及び性能測定方法 | |
| Jenq | Discrete-time method for signal-to-noise power ratio measurement | |
| Mishra et al. | Determination of Nonlinearity and Effective Resolution of an A/D Converter for Arbitrary Application Input | |
| JP2004061415A (ja) | デバイスの特性試験方法 | |
| JPH0634681A (ja) | Ｆｆｔアナライザ | |
| Rabijns et al. | Using multisines to measure state-of-the-art analog to digital converters | |
| Ben-Hamida et al. | Testing of embedded A/D converters in mixed-signal circuit | |
| Simoes et al. | Determining the effective number of bits of high resolution digitizers | |
| Kester | Designer's Guide to Flash-ADC Testing Part 2 DSP Test Techniques Keep Rash ADCs in Check |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011030 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071207 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081207 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081207 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091207 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091207 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131207 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |