JPH11103228A - 弾性表面波素子の製造方法 - Google Patents

弾性表面波素子の製造方法

Info

Publication number
JPH11103228A
JPH11103228A JP26182397A JP26182397A JPH11103228A JP H11103228 A JPH11103228 A JP H11103228A JP 26182397 A JP26182397 A JP 26182397A JP 26182397 A JP26182397 A JP 26182397A JP H11103228 A JPH11103228 A JP H11103228A
Authority
JP
Japan
Prior art keywords
acoustic wave
surface acoustic
block
electrode
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP26182397A
Other languages
English (en)
Other versions
JP3332823B2 (ja
Inventor
Hiroshi Okano
寛 岡野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP26182397A priority Critical patent/JP3332823B2/ja
Publication of JPH11103228A publication Critical patent/JPH11103228A/ja
Application granted granted Critical
Publication of JP3332823B2 publication Critical patent/JP3332823B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

(57)【要約】 【課題】 高い歩留りと生産能率を実現出来るパッケー
ジレス型の弾性表面波素子の製造方法を提供する。 【解決手段】 第1ブロック半体7aを作製する工程と、
第2ブロック半体7bを作製する工程と、弾性表面波素子
ブロック7を作製する工程とを有する。第1ブロック半
体7aの作製工程は、圧電体基板21の表面に弾性表面波励
振用の電極22を形成する第1工程と、圧電体基板21の電
極22に陽極酸化法による酸化を施して、酸化被膜8を形
成する第2工程とを有する。第2ブロック半体7bの作製
工程では、固定基板20に外部回路との接続のためのリー
ド26を形成する。弾性表面波素子ブロックの作製工程で
は、第1ブロック半体7aの電極端子部25と第2ブロック
半体7bのリード26とを互いに接触させた状態で、両ブロ
ック半体を互いに接合する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、圧電体基板の表面
に弾性表面波励振用の電極を形成してなる弾性表面波素
子に関し、特に、弾性表面波素子を回路基板に実装する
ためのパッケージ化が不要で、生産性の向上にも寄与す
る弾性表面波素子の製造方法に関するものである。
【0002】
【従来の技術】従来より、弾性表面波素子を回路基板上
に実装する場合、図10に示す如く、弾性表面波素子
(5)をパッケージ(6)に収容することが行なわれてい
る。図10において、弾性表面波素子(5)は、圧電体基
板(51)の表面に櫛形電極(52)及び反射器(53)を形成して
構成され、パッケージ(6)の内面に固定されている。パ
ッケージ(6)の底部には複数の電極片(61)(61)が設けら
れ、各電極片(61)と櫛形電極(52)の信号入出力部となる
各パッド(55)とが、ワイヤー(56)によって互いにボンデ
ィングされている。
【0003】ところが、上述の如きパッケージ型の弾性
表面波装置においては、弾性表面波素子(5)をパッケー
ジ(6)内に収容する作業が必要であり、これによって製
造工程が複雑となるばかりでなく、装置の構成も複雑と
なり、パッケージの高いコスト化を招来する。そこで、
出願人は図11及び図12に示す如く、電極形成面を下
向き或いは上向きとして、弾性表面波素子(3)を回路基
板(4)に表面実装することが可能な弾性表面波素子を開
発した。
【0004】図11に示す弾性表面波素子(3)は、圧電
体基板(31)の下面に櫛形電極(32)及び反射器(33)が形成
され、櫛形電極(32)及び反射器(33)は保護膜(35)によっ
て覆われており、保護膜(35)に形成した複数の開口(35
a)(35a)から、櫛形電極(32)の信号入出力部となる複数
のパッド(34)(34)が露出している。一方、回路基板(4)
の表面には、該基板上に設けられた電子回路の信号入出
力部となる複数のパッド(41)が形成され、各パッド(41)
の表面には金からなるバンプ(36)が形成されている。上
記弾性表面波素子(3)は、各パッド(34)が回路基板(4)
上のバンプ(36)に接合されて、回路基板(4)に表面実装
される。
【0005】又、図12に示す弾性表面波素子(1)は、
圧電体基板(11)の上面に櫛形電極(12)及び反射器(13)が
形成され、櫛形電極(12)及び反射器(13)は保護膜(18)に
よって覆われており、櫛形電極(12)の入出力部には、複
数のパッド(15)(15)が形成されている。各パッド(15)の
内側領域(15a)は保護膜(18)によって覆われているが、
外側領域(15b)は保護膜(18)から露出している。そし
て、圧電体基板(11)には、各パッド(15)の外側領域(15
b)の表面から圧電体基板(11)の側面を経て圧電体基板(1
1)の裏面へ伸びる複数の回り込みリード(17)(17)が形成
されている。上記弾性表面波素子(1)は、各回り込みリ
ード(17)の先端部が回路基板(4)上のパッド(41)上に半
田付け(42)されて、回路基板(4)に表面実装される。
【0006】図11及び図12に示す弾性表面波素子に
よれば、圧電体基板(31)(11)の櫛形電極(32)(12)及び反
射器(33)(13)が保護膜(35)(18)によって覆われているの
で、従来の如きパッケージ化は不要である。
【0007】
【発明が解決しようとする課題】ところで、上述の如く
櫛形電極を保護膜で覆った弾性表面波素子においては、
保護膜として、下記の要件が重要となる。 (1) 基板と電極の段差部を十分な厚さで覆うこと(十分
なステップカバーレッジ) (2) 耐環境性が優れていること (3) 基板材料との音速の差が小さいこと これらの条件を考慮して、これまでは、SiO2等の誘電
体材料をスパッタリング法やCVD法によって成膜する
ことが行なわれている。
【0008】しなしながら、スパッタリング法では、均
一な厚さの保護膜が得られず、然も十分なステップカバ
ーレッジを得るためには大きな膜厚が必要となるため、
弾性表面波素子の性能に支障を来たす問題がある。一
方、CVD法では、耐環境性に優れた保護膜を得るため
に、基板温度を200℃以上に上げる必要があり、これ
によって、圧電基板の割れ、電極性能の劣化、生産性の
低下等の問題が生じる。又、スパッタリング法、CVD
法の何れにおいても、基板の全面に保護膜が形成される
ので、基板を素子毎にダイシングする際、ダイシングに
伴う保護膜の剥離を防止するべく、予め、ダイシングラ
インに沿って保護膜を部分的にエッチング除去する必要
があり、更に導通をとるためのパッド上のエッチングも
必要となり、これによって工数の大幅な増加を招来する
問題がある。
【0009】そこで本発明の目的は、所期の性能が得ら
れ、然も高い歩留りと生産能率を実現出来るパッケージ
レス型の弾性表面波素子の製造方法を提供することであ
る。
【0010】
【課題を解決する為の手段】本発明により製造せんとす
る弾性表面波素子は、少なくとも表層部が圧電性を有す
る圧電体基板(21)の表面に弾性表面波励振用の電極(22)
が形成され、該電極(22)の表面は、陽極酸化法により形
成した酸化被膜(8)によって覆われているものである。
【0011】陽極酸化法によって形成した酸化被膜(以
下、陽極酸化被膜という)(8)は、均一な厚さを有して
おり、弾性表面波素子の特性に高い再現性が得られる。
又、陽極酸化被膜(8)は、電極(22)の表層部を酸化させ
て形成されたものであるから、ステップカバーレッジは
良好である。又、陽極酸化被膜(8)は10nm程度の厚
さにおいても耐環境性に優れている。更に、陽極酸化被
膜(8)は、電極(22)の資材(例えばアルミニウム)が酸化
したもの(例えばアルミナAl23)であるから、電極(2
2)が陽極酸化被膜(8)で覆われていても、例えば0.1
μm以下の膜厚であれば、弾性表面波の伝搬特性に悪影
響を与えることはない。従って、上記弾性表面波素子に
よれば、弾性表面波素子をパッケージに収容することな
く、回路基板上に実装することが可能である。
【0012】本発明に係る弾性表面波素子の製造方法
は、上記構成を有する弾性表面波素子を製造するための
方法であって、第1ブロック半体(7a)を作製する工程
と、第2ブロック半体(7b)を作製する工程と、両ブロッ
ク半体を接合して、複数の弾性表面波素子となる弾性表
面波素子ブロックを作製する工程とを有している。第1
ブロック半体(7a)の作製工程は、少なくとも表層部が圧
電性を有する圧電体基板(21)の表面に、複数の弾性表面
波素子の夫々について、弾性表面波励振用の電極(22)を
形成する第1工程と、圧電体基板(21)の電極(22)に対
し、陽極酸化法による酸化を施して、電極(22)の表層部
に酸化被膜(8)を形成する第2工程とを有している。第
2ブロック半体(7b)の作製工程は、固定基板(20)に対
し、複数の弾性表面波素子の夫々について、外部回路と
の接続のためのリード(26)を固定基板(20)の両面に跨っ
て形成する工程を有している。又、弾性表面波素子ブロ
ックの作製工程では、第1ブロック半体(7a)の各電極(2
2)の端部に形成された電極端子部(25)と第2ブロック半
体(7b)の各リード(26)とを互いに接触させた状態で、両
ブロック半体を互いに離間した位置で接合する。
【0013】上記本発明の製造方法において、第1ブロ
ック半体(7a)の作製工程では、第1工程によって得られ
た圧電体基板(21)を、第2工程にて電解液(81)中に浸漬
して、該電解液(81)中に設置した陰極板(82)と圧電体基
板(21)の電極(22)との間に所定の直流電圧を印加する。
これによって、電極(22)の表層部に、印加電圧の大きさ
に応じた均一な厚さの陽極酸化被膜(8)が形成されるこ
とになる。尚、陽極酸化被膜(8)は、電極(22)の表面が
空気と接触によって自然に酸化して形成される酸化被膜
よりも大きな膜厚となる。これに対し、圧電体基板(21)
は絶縁性を有しているので、第2工程によって圧電体基
板(21)の表面に陽極酸化被膜が形成されることはない。
従って、圧電体基板(21)を素子毎にダイシングする際、
ダイシングラインは露出しており、従来の如き保護膜の
エッチング除去は不要である。
【0014】具体的構成において、第1ブロック半体(7
a)の作製工程では、圧電体基板(21)の電極(22)の表面に
陽極酸化法による酸化を施した後、該電極(22)の端部に
形成された電極端子部(25)上にバンプ(27)を形成し、弾
性表面波素子ブロックの作製工程では、圧電体基板(21)
のバンプ(27)を固定基板(20)のリード(26)と接合せしめ
る。該具体的構成においては、陽極酸化法によって、圧
電体基板(21)の電極(22)の全面を覆って陽極酸化膜(8)
が形成されるが、その後、該陽極酸化膜(8)上にバンプ
(27)をボンディングによって形成する過程で、バンプ(2
7)の形成領域に存在する陽極酸化膜(8)は圧潰されて消
失し、バンプ(27)は電極(22)の表面に密着して形成され
ることになる。
【0015】又、弾性表面波素子ブロックの製造工程に
おいては、互いに重ね合わされた第1ブロック半体(7a)
と第2ブロック半体(7b)に対し、超音波による接合力を
加えることによって、第1ブロック半体(7a)のバンプ(2
7)と第2ブロック半体(7b)のリード(26)とが互いに強固
に接合され、両ブロック半体が一体化される。具体的に
は、弾性表面波素子ブロックの作製工程の後、弾性表面
波素子ブロックを弾性表面波素子毎に分断して、複数の
弾性表面波素子チップを作製する工程を有している。
又、弾性表面波素子チップの作製工程の後、弾性表面波
素子チップに対し、固定基板(20)と圧電体基板(21)の間
に形成された内部空間を包囲して、封止樹脂(28)を充填
する封止工程を有している。
【0016】該具体的構成によれば、電極(22)が面する
内部空間は、固定基板(20)、圧電体基板(21)及び封止樹
脂(28)によって周囲が封止され、陽極酸化被膜(8)と共
に、防塵、防湿効果を発揮する。又、封止樹脂(28)によ
って、固定基板(20)と圧電体基板(21)とが強固に連結固
定される。
【0017】
【発明の効果】本発明に係る弾性表面波素子の製造方法
によれば、電極表面が陽極酸化被膜によって覆われた新
規な構造の弾性表面波素子を得ることが出来、これによ
って、回路基板に実装する際のパッケージ化が不要とな
るばかりでなく、所期の性能を有する弾性表面波素子を
高い歩留りと生産能率で製造することが出来る。
【0018】
【発明の実施の形態】以下、本発明の実施の形態につ
き、図面に沿って具体的に説明する。弾性表面波素子(2)の構造 図6及び図7は、本発明の製造方法によって製造せんと
する弾性表面波素子(2)が回路基板(4)上に実装されて
いる状態を表わしており、水晶、タンタル酸リチウム、
ニオブ酸リチウム、ほう酸リチウム、ランガサイト等か
らなる圧電体基板(21)の表面に、アルミニウムからなる
櫛形電極(22)が形成され、該圧電体基板(21)は、電極形
成面を下向きにして、樹脂、セラミックス、ガラス等か
らなる固定基板(20)上に接合されている。尚、圧電体基
板(21)としては、アルミナ、ガラス、シリコン、サファ
イア等の弾性体基板の表面に、酸化亜鉛、窒化アルミニ
ウム等の圧電薄膜を形成したものを採用することも可能
である。
【0019】圧電体基板(21)の櫛形電極(22)には、その
入力部及び出力部に夫々一対の電極端子部(25)(25)が形
成され、各電極端子部(25)の表面には、金からなるバン
プ(27)が形成されている。櫛形電極(22)及び反射器(23)
は、その表面全体が厚さ0.1μmの陽極酸化被膜(8)
によって覆われると共に、電極端子部(25)は、バンプ(2
7)の形成面を除く表領域が同様の陽極酸化被膜(8)によ
って覆われている。尚、図7では、陽極酸化被膜(8)の
図示を省略している。一方、固定基板(20)には、圧電体
基板(21)のバンプ(27)毎に、圧電体基板(21)を貫通して
両面に跨るリード(26)が形成されており、各リード(26)
の基端部は、圧電体基板(21)の対応するバンプ(27)に接
合されると共に、固定基板(20)の裏面に伸びた先端部
は、回路基板(4)上の対応するパッド(41)に半田層(42)
を介して接合されている。
【0020】又、固定基板(20)と圧電体基板(21)の間に
形成された内部空間を包囲して、エポキシ樹脂、アクリ
ル樹脂等からなる熱硬化型或いは紫外線硬化型の封止樹
脂(28)が充填されて、内部空間の周囲が封止されてい
る。尚、図7は、封止樹脂(28)の図示を省略している。
【0021】上記弾性表面波素子(2)は、図1〜5に示
す工程によって製造される。尚、図1及び図2に示す工
程は、これらの図中に示す圧電体基板(21)及び固定基板
(20)がダイシング前のウエハの状態で実施されるが、こ
れらの工程図では、便宜上、ダイシング後の圧電体基板
(21)及び固定基板(20)として描いている。
【0022】第1ブロック半体(7a)の製造工程 図1(a)に示す如く圧電体基板(21)を用意し、該圧電体
基板(21)の表面に、同図(b)の如く、アルミニウムから
なる櫛形電極(22)、反射器(23)及び電極端子部(25)を所
定のパターンに形成する。尚、櫛形電極(22)は、例えば
線幅が4.2μm、配列ピッチが16μmに形成され
る。
【0023】次に、図1(c)に示す如く櫛形電極(22)、
反射器(23)及び電極端子部(25)の表面に、陽極酸化法に
よって、厚さ50nmの陽極酸化被膜(8)を形成する。
陽極酸化法においては、図8に示す如く、電解液(81)が
満たされた容器(80)中に、グラファイトからなる陰極板
(82)と共に、電極パターン(91)が形成された複数枚の圧
電体ウエハ(9)を浸漬し、陰極板(82)と各圧電体ウエハ
(9)の電極パターン(91)との間に、直流電源(83)から所
定の電圧を印加する。電解液(81)としては、例えば、エ
チレングリコール(50%)とホウ酸アンモニウム飽和水
溶液(50%)を混合したものを使用することが出来る。
又、50nmの厚さの陽極酸化被膜(8)を形成するため
には、約50Vの電圧を10時間印加すればよい。
【0024】図9のグラフは、イオンビームエッチング
(IBS)によって形成したアルミニウム電極と、RFス
パッタリング(RFS)によって形成したアルミニウム電
極とを対象として、上記装置により陽極酸化被膜を形成
した場合の印加電圧と膜厚の関係を表わしている。この
グラフから明らかなように、電極形成方法に拘わらず、
印加電圧と膜厚の間には、精度の高い線形関係(10Å
/V)が得られており、印加電圧によって精度の高い膜
厚制御が可能である。
【0025】上述の陽極酸化法によって、図1(c)に示
す如く櫛形電極(22)、反射器(23)及び電極端子部(25)の
全表面を覆って、均一な厚さの陽極酸化被膜(8)が形成
される。ここで、圧電体基板(21)の露出面は、圧電体基
板(21)が非導電性のため、電流が流れず、陽極酸化被膜
は形成されない。尚、陽極酸化法による酸化被膜の形成
に関しては、XPS(光電子分光法)、深さ方向の組成分
析及び電子顕微鏡写真によって、アルミニウム電極の表
層部に、均質で緻密なアルミナが均一な厚さで形成され
ていることを確認した。
【0026】その後、図1(d)に示す様に、各電極端子
部(25)の表面に、周知のボンディングマシンを用いて、
金のバンプ(27)を形成する。ここで、バンプ形成条件と
しては、超音波出力:0.43W、超音波出力時間:5
0msec、ボンド荷重:110gf、トーチタイム:
6.5msec、トーチパワー:2mA、ステージ温
度:200℃を採用することが出来る。尚、バンプ(27)
の形成領域には陽極酸化膜(8)が形成されているが、バ
ンプ(27)をボンディングする過程で該領域の陽極酸化膜
(8)は圧潰されて消失し、バンプ(27)は電極端子部(25)
の表面に密着して形成されることになる。
【0027】第2ブロック半体(7b)の製造工程 図2(a)に示す如くアルミナ製の固定基板(20)を用意
し、該固定基板(20)に同図(b)の如く複数のスルーホー
ル(29)を例えば機械加工によって開設する。尚、これら
のスルーホール(29)の位置は、図1に示す圧電体基板(2
1)上のバンプ(27)の位置に対応している。次に、図2
(c)の如く固定基板(20)の表面にAgやCuの無電解メ
ッキを施して、厚さtが2〜3μmのメッキ層(26a)を
形成する。続いて、前記メッキ層(26a)に対して、例え
ば硫酸を用いたケミカルエッチングを施し、図2(d)の
如くリード(26)をパターニング形成する。そして、該固
定基板(20)に、アルゴンプラズマを用いた洗浄を施す。
プラズマ洗浄のRFパワーは200W、洗浄時間は1〜
2分に設定することが出来る。
【0028】弾性表面波素子ブロック(7)の製造工程 その後、図3に示す如く、圧電体基板(21)の電極形成面
を内向きとして、圧電体基板(21)と固定基板(20)とを重
ね合わせ、圧電体基板(21)の電極端子部(25)と固定基板
(20)のリード(26)とを互いに接触させた状態で、両基板
(21)(20)に対して超音波による接合力を加えて、両基板
を互いに固定する。この際の条件として、超音波出力:
1.0W、超音波出力時間:100msec、ボンド荷
重:500gf、ステージ温度:200℃を採用するこ
とが出来る。これによって、圧電体基板(21)の電極端子
部(25)と固定基板(20)のリード(26)とが互いに接合さ
れ、両基板は強固に固定されることになる。
【0029】ダイシング工程 このようにして得られた弾性表面波素子ブロック(7)を
図中の破線Aに沿ってダイシングし、図4に示す弾性表
面波素子チップ(70)を得る。該弾性表面波素子チップ(7
0)においては、圧電体基板(21)のバンプ(27)と固定基板
(20)のリード(26)が互いに強固に接合されているので、
圧電体基板(21)と固定基板(20)の接合強度は充分なもの
となる。
【0030】その後、必要に応じて、図5に示す如く圧
電体基板(21)と固定基板(20)の間に形成された内部空間
を包囲して、その内部空間の周囲に熱硬化型或いは紫外
線硬化型の封止樹脂(28)を塗布して充填する。そして、
該封止樹脂(28)を加熱或いは紫外線の照射によって硬化
せしめる。これによって、弾性表面波素子(2)が完成す
る。
【0031】上記弾性表面波素子(2)を図6の如く回路
基板(4)上に実装する際は、回路基板(4)の各パッド(4
1)上にクリーム半田を塗布して、固定基板(20)の各リー
ド(26)の先端部を該クレーム半田に圧着せしめ、この状
態でリフロー処理を施して、半田層(42)によって弾性表
面波素子(2)を回路基板(4)上に固定する。
【0032】上述の弾性表面波素子の製造方法によれ
ば、陽極酸化法によって酸化被膜(8)を形成するので、
理論的には膜厚分布は発生せず、均一な厚さの陽極酸化
被膜(8)が得られる。従って、弾性表面波素子の特性に
高い再現性が得られる。又、陽極酸化被膜(8)は櫛形電
極(22)の表層部を酸化させて形成されたものであるか
ら、ステップカバーレッジは良好である。又、陽極酸化
被膜(8)はその形成条件を最適化することによって、1
0nm以下の厚さにおいても優れた耐環境性が得られ
る。更に、陽極酸化被膜(8)は緻密なアルミナによって
形成されているので、耐湿性等の耐環境性に優れてい
る。この点に関しては、本発明の弾性表面波素子を、高
温(60℃)、高湿度(90%)の雰囲気中に1000時間
保持する試験によって、その性能を確認している。
【0033】又、上述の弾性表面波素子の製造方法によ
れば、圧電体基板(21)の表面に陽極酸化被膜は形成され
ないので、圧電体基板(21)を素子毎にダイシングする
際、ダイシングライン上の保護膜をエッチング除去する
従来の工程は不要である。又、基板接合後にダイシング
を施すので、チップ接合する場合と比較して、生産性が
著しく向上する。更に又、陽極酸化法は簡易な装置によ
って容易に実施出来るので、低コストで高い生産性が得
られる。
【0034】又、図3に示す弾性表面波素子ブロック
(7)を半製品として市場に提供することも可能であっ
て、該弾性表面波素子ブロック(7)の供給を受けた実装
業者は、弾性表面波素子ブロック(7)をダイシングする
だけで、図4に示す弾性表面波素子チップ(70)を得るこ
とが可能である。
【0035】尚、本発明の各部構成は上記実施の形態に
限らず、特許請求の範囲に記載の技術的範囲内で種々の
変形が可能である。例えば、図1に示す工程において、
同図(c)に示す陽極酸化膜(8)の形成工程は、同図(d)
に示すバンプ(27)の形成工程の後に行なうことも可能で
ある。この場合、バンプ(27)はイオン化の極めて小さな
金からなるため、陽極酸化法によって酸化されず、陽極
酸化被膜は形成されない。又、図5に示す樹脂封止工程
は省略可能であって、図4に示す弾性表面波素子チップ
(70)を回路基板(4)上に実装して使用することが出来
る。
【図面の簡単な説明】
【図1】本発明に係る弾性表面波素子の製造方法におい
て、第1ブロック半体の製造工程を表わす図である。
【図2】同上の製造方法において、第2ブロック半体の
製造工程を表わす図である。
【図3】弾性表面波素子ブロックの製造工程を表わす図
である。
【図4】弾性表面波素子チップの製造工程を表わす図で
ある。
【図5】樹脂封止工程を表わす図である。
【図6】回路基板上に実装された弾性表面波素子の断面
図である。
【図7】同上素子の一部破断平面図である。
【図8】陽極酸化法による酸化被膜の形成に用いる装置
の概略構成を表わす図である。
【図9】陽極酸化法における印加電圧と膜厚の関係を表
わすグラフである。
【図10】従来のパッケージ型の弾性表面波装置を表わ
す断面図である。
【図11】出願人が以前に開発したパッケージレス型の
弾性表面波素子を表わす断面図である。
【図12】出願人が以前に開発した他のパッケージレス
型の弾性表面波素子を表わす断面図である。
【符号の説明】
(2) 弾性表面波素子 (20) 固定基板 (21) 圧電体基板 (22) 櫛形電極 (23) 反射器 (25) 電極端子部 (26) リード (26a) メッキ層 (27) バンプ (28) 封止樹脂 (29) スルーホール (4) 回路基板 (41) パッド (42) 半田層 (7) 弾性表面波素子ブロック (7a) 第1ブロック半体 (7b) 第2ブロック半体 (8) 陽極酸化被膜 (81) 電解液 (82) 陰極板 (83) 直流電源 (9) 圧電体ウエハ (91) 電極パターン

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 第1ブロック半体(7a)を作製する工程
    と、第2ブロック半体(7b)を作製する工程と、両ブロッ
    ク半体を接合して、複数の弾性表面波素子となる弾性表
    面波素子ブロックを作製する工程とを有し、 第1ブロック半体(7a)の作製工程は、少なくとも表層部
    が圧電性を有する圧電体基板(21)の表面に、前記複数の
    弾性表面波素子の夫々について、弾性表面波励振用の電
    極(22)を形成する第1工程と、圧電体基板(21)の電極(2
    2)に対し、陽極酸化法による酸化を施して、電極(22)の
    表層部に酸化被膜(8)を形成する第2工程とを有し、 第2ブロック半体(7b)の作製工程は、固定基板(20)に対
    し、前記複数の弾性表面波素子の夫々について、外部回
    路との接続のためのリード(26)を固定基板(20)の両面に
    跨って形成する工程を有し、 弾性表面波素子ブロックの作製工程では、第1ブロック
    半体(7a)の各電極(22)の端部に形成された電極端子部(2
    5)と第2ブロック半体(7b)の各リード(26)とを互いに接
    触させた状態で、両ブロック半体を互いに離間した位置
    で接合することを特徴とする弾性表面波素子の製造方
    法。
  2. 【請求項2】 第1ブロック半体(7a)の作製工程では、
    圧電体基板(21)の電極(22)に陽極酸化法による酸化を施
    した後、該電極(22)の端部に形成された電極端子部(25)
    上にバンプ(27)を形成し、弾性表面波素子ブロックの作
    製工程では、圧電体基板(21)のバンプ(27)を固定基板(2
    0)のリード(26)と接合せしめる請求項1に記載の弾性表
    面波素子の製造方法。
  3. 【請求項3】 弾性表面波素子ブロックの作製工程で
    は、互いに重ね合わされた第1ブロック半体(7a)と第2
    ブロック半体(7b)に対し、超音波による接合力を加える
    請求項1又は請求項2に記載の弾性表面波素子の製造方
    法。
  4. 【請求項4】 弾性表面波素子ブロックの作製工程の
    後、弾性表面波素子ブロックを弾性表面波素子毎に分断
    して、複数の弾性表面波素子チップを作製する工程を有
    している請求項1乃至請求項3の何れかに記載の弾性表
    面波素子の製造方法。
  5. 【請求項5】 弾性表面波素子チップの作製工程の後、
    弾性表面波素子チップに対し、固定基板(20)と圧電体基
    板(21)の間に形成された内部空間を包囲して、封止樹脂
    (28)を充填する封止工程を有している請求項4に記載の
    弾性表面波素子の製造方法。
JP26182397A 1997-09-26 1997-09-26 弾性表面波素子の製造方法 Expired - Fee Related JP3332823B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26182397A JP3332823B2 (ja) 1997-09-26 1997-09-26 弾性表面波素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26182397A JP3332823B2 (ja) 1997-09-26 1997-09-26 弾性表面波素子の製造方法

Publications (2)

Publication Number Publication Date
JPH11103228A true JPH11103228A (ja) 1999-04-13
JP3332823B2 JP3332823B2 (ja) 2002-10-07

Family

ID=17367235

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26182397A Expired - Fee Related JP3332823B2 (ja) 1997-09-26 1997-09-26 弾性表面波素子の製造方法

Country Status (1)

Country Link
JP (1) JP3332823B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7554242B2 (en) 2005-01-17 2009-06-30 Seiko Epson Corporation Surface acoustic wave chip, surface acoustic wave device, and manufacturing method for implementing the same
JP2009278654A (ja) * 2009-08-19 2009-11-26 Kyocera Corp 共振器
US7679153B2 (en) 2004-09-13 2010-03-16 Seiko Epson Corporation Sealed surface acoustic wave element package
JP2011172190A (ja) * 2010-02-22 2011-09-01 Kyocera Corp 弾性波装置及びその製造方法
JP2018509305A (ja) * 2015-02-27 2018-04-05 スナップトラック・インコーポレーテッド 高集積密度を有するmems部品

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7679153B2 (en) 2004-09-13 2010-03-16 Seiko Epson Corporation Sealed surface acoustic wave element package
US8227878B2 (en) 2004-09-13 2012-07-24 Seiko Epson Corporation Sealed surface acoustic wave element package
US8492856B2 (en) 2004-09-13 2013-07-23 Seiko Epson Corporation Sealed electric element package
US7554242B2 (en) 2005-01-17 2009-06-30 Seiko Epson Corporation Surface acoustic wave chip, surface acoustic wave device, and manufacturing method for implementing the same
JP2009278654A (ja) * 2009-08-19 2009-11-26 Kyocera Corp 共振器
JP4684343B2 (ja) * 2009-08-19 2011-05-18 京セラ株式会社 弾性表面波装置
JP2011172190A (ja) * 2010-02-22 2011-09-01 Kyocera Corp 弾性波装置及びその製造方法
JP2018509305A (ja) * 2015-02-27 2018-04-05 スナップトラック・インコーポレーテッド 高集積密度を有するmems部品
US10680159B2 (en) 2015-02-27 2020-06-09 Snaptrack, Inc. MEMS component having a high integration density

Also Published As

Publication number Publication date
JP3332823B2 (ja) 2002-10-07

Similar Documents

Publication Publication Date Title
US6710682B2 (en) Surface acoustic wave device, method for producing the same, and circuit module using the same
JP5621155B2 (ja) 3d電子モジュールをビアにより垂直に相互接続する方法
US6452311B1 (en) Piezoelectric device, manufacturing method therefor, and method for manufacturing piezoelectric oscillator
US9099634B2 (en) Elastic-wave filter device and composite device including the same
US8941017B2 (en) Electronic apparatus, method of manufacturing substrate, and method of manufacturing electronic apparatus
JP4221756B2 (ja) 圧電発振器およびその製造方法
JPH0357618B2 (ja)
JP2002261582A (ja) 弾性表面波デバイスおよびその製造方法ならびにそれを用いた回路モジュール
US20170221853A1 (en) Electrode terminal, semiconductor device, and power conversion apparatus
JP2004111792A (ja) 半導体パッケージおよびその製造方法
KR20020075188A (ko) 회로 장치의 제조 방법
US4056681A (en) Self-aligning package for integrated circuits
JP2002300000A (ja) 弾性表面波装置
JP4906557B2 (ja) 弾性表面波装置の製造方法
JPH08279591A (ja) 半導体装置とその製造方法
JP3332823B2 (ja) 弾性表面波素子の製造方法
JP2005269627A (ja) 半導体リレー装置およびその配線基板の製造方法
US6304151B1 (en) Crystal oscillator and method of fabricating the same
JPH10163800A (ja) 弾性表面波装置及びその製造方法
JP2003037344A (ja) 回路装置およびその製造方法
JPH09172339A (ja) 弾性表面波装置及びその製造方法
JP2007335468A (ja) 中空封止素子およびその製造方法
JP2007096526A (ja) 表面実装型弾性表面波デバイス
KR100192845B1 (ko) 기판상에 전극 패턴을 형성하는 방법과 그를 이용한 모듈 패키지
JP2017126865A (ja) 電子部品の製造方法及び電子部品

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080726

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20080726

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20090726

LAPS Cancellation because of no payment of annual fees