JPH11102600A - Test method of ferroelectric memory - Google Patents
Test method of ferroelectric memoryInfo
- Publication number
- JPH11102600A JPH11102600A JP9264409A JP26440997A JPH11102600A JP H11102600 A JPH11102600 A JP H11102600A JP 9264409 A JP9264409 A JP 9264409A JP 26440997 A JP26440997 A JP 26440997A JP H11102600 A JPH11102600 A JP H11102600A
- Authority
- JP
- Japan
- Prior art keywords
- test
- ferroelectric memory
- voltage
- thermal stress
- minimum operating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000015654 memory Effects 0.000 title claims abstract description 149
- 238000010998 test method Methods 0.000 title claims abstract description 40
- 238000012360 testing method Methods 0.000 claims abstract description 144
- 230000008646 thermal stress Effects 0.000 claims abstract description 66
- 238000000034 method Methods 0.000 claims abstract description 45
- 239000003990 capacitor Substances 0.000 claims abstract description 23
- 230000014759 maintenance of location Effects 0.000 claims description 19
- 230000008642 heat stress Effects 0.000 claims description 4
- 230000035882 stress Effects 0.000 abstract description 14
- 230000010287 polarization Effects 0.000 description 61
- 238000005259 measurement Methods 0.000 description 19
- 230000002950 deficient Effects 0.000 description 8
- 230000006866 deterioration Effects 0.000 description 8
- 230000007423 decrease Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000006731 degradation reaction Methods 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 102200091804 rs104894738 Human genes 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- ORFPWVRKFLOQHK-UHFFFAOYSA-N amicarbazone Chemical compound CC(C)C1=NN(C(=O)NC(C)(C)C)C(=O)N1N ORFPWVRKFLOQHK-UHFFFAOYSA-N 0.000 description 1
- 238000007630 basic procedure Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000011056 performance test Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、強誘電体メモリの
試験方法に係り、特に、強誘電体メモリのデータ保持特
性を測定するための強誘電体メモリの試験方法に関す
る。The present invention relates to a method for testing a ferroelectric memory, and more particularly to a method for testing a ferroelectric memory for measuring data retention characteristics of the ferroelectric memory.
【０００２】[0002]
【従来の技術】強誘電体メモリ（ＦＲＡＭ：Ferroelect
ric Random Access Memory）は、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ
3などの強誘電体の分極反転とそのヒステリシス現象を
利用した半導体記憶装置であり、高速性、大容量化、低
電力化などの様々な要求に応えうる特性を保ちつつ不揮
発性をも備えていることから、ＤＲＡＭ（Dinamic Rand
om Access Memory）やハードディスクの代替、その他様
々な応用が期待されている。2. Description of the Related Art Ferroelectric memory (FRAM)
ric Random Access Memory) is Pb (Zr, Ti) O
This is a semiconductor memory device that utilizes the polarization reversal of ferroelectrics such as 3 and its hysteresis phenomenon, and has non-volatility while maintaining characteristics that can respond to various demands such as high speed, large capacity, low power, etc. Because of that, DRAM (Dinamic Rand
om Access Memory), hard disk replacement, and various other applications are expected.
【０００３】強誘電体メモリは、不揮発性メモリである
ことを第１の特徴としており、デバイスの信頼性試験に
おいては、書き込んだデータをどれだけの時間保持する
ことが可能であるかを測定する、いわゆるデータ保持特
性の測定が行われている。強誘電体メモリの実使用状態
等を考慮するとデータの保持特性としては例えば１０年
間のデータ保持時間を補償しなければならないため、信
頼性試験においては、熱ストレスを加えるいわゆる加速
試験を行うことによりデータ保持特性が見積もられてい
る。A first characteristic of a ferroelectric memory is that it is a non-volatile memory. In a reliability test of a device, how long the written data can be held is measured. The so-called data retention characteristics are measured. In consideration of the actual use state of the ferroelectric memory, for example, as a data retention characteristic, it is necessary to compensate for a data retention time of, for example, 10 years. Therefore, in a reliability test, a so-called accelerated test in which thermal stress is applied is performed. Data retention characteristics are estimated.
【０００４】また、強誘電体メモリでは、ある情報を長
期間保持しておくと分極方向が固定して反転しにくくな
る現象、いわゆるインプリントが生じることがある。こ
のようなインプリント特性を評価するために、熱ストレ
スを加えた後に反転情報を書き込み、その情報を読み出
し、反転情報を保持するための分極電荷量を評価してい
る。Further, in a ferroelectric memory, when certain information is stored for a long period of time, a phenomenon in which the polarization direction is fixed and it is difficult to invert the polarization, that is, a so-called imprint may occur. In order to evaluate such imprint characteristics, after applying thermal stress, inversion information is written, the information is read, and the polarization charge amount for retaining the inversion information is evaluated.
【０００５】具体的には、リテンション特性の測定で
は、強誘電体メモリに所定の情報（例えば記憶情報”
１”）を書き込み、次いで所定の熱ストレスを加え、そ
の後に情報を読み出し、熱ストレス前に書き込んだ情報
が読み出せれば良品であると判断していた。また、イン
プリント特性の測定では、リテンション特性の測定の後
に、書き込まれている情報とは逆の情報（例えば記憶情
報”０”）を書き込み、所定の時間をおいてからその情
報を読み出し、書き込んだ情報が読み出せれば良品であ
ると判断していた。Specifically, in the measurement of the retention characteristic, predetermined information (for example, stored information) is stored in a ferroelectric memory.
1 "), then a predetermined thermal stress was applied, and then the information was read out. If the information written before the thermal stress could be read out, it was determined that the product was good. In the measurement of the imprint characteristics, the retention was determined. After the measurement of the characteristics, information opposite to the written information (for example, stored information “0”) is written, and after a predetermined time, the information is read. If the written information can be read, it is determined that the information is good. I was judging.
【０００６】[0006]
【発明が解決しようとする課題】しかしながら、上記従
来の強誘電体メモリの試験方法では、試験測定によって
既に記憶情報を失っている強誘電体メモリをスクリーニ
ングすることはできるが、試験測定の際には依然情報を
保持しているが分極電荷の劣化の速度が速いために補償
すべきデータ保持時間を満足することができない強誘電
体メモリをスクリーニングすることはできなかった。However, in the above-mentioned conventional method for testing a ferroelectric memory, it is possible to screen a ferroelectric memory which has already lost stored information by test measurement. Cannot yet screen a ferroelectric memory that still retains information but cannot satisfy the data retention time to be compensated due to the fast rate of polarization charge degradation.
【０００７】また、劣化の速度を求めればデータ保持時
間を予測することも可能であるが、このためには従来の
試験を複数回繰り返し行う必要があるので、製品試験に
よって過度のストレスを与えることとなり、良品として
残った強誘電体メモリの寿命を短くしてしまうことがあ
った。本発明の目的は、強誘電体メモリに過度のストレ
スを与えることなくデータ保持特性の良否を判断しうる
強誘電体メモリの試験方法を提供することにある。[0007] It is also possible to predict the data retention time by obtaining the rate of deterioration. However, since it is necessary to repeat the conventional test a plurality of times, it is necessary to apply an excessive stress to the product test. As a result, the life of the ferroelectric memory remaining as a good product may be shortened. An object of the present invention is to provide a method of testing a ferroelectric memory that can determine the quality of data retention characteristics without applying excessive stress to the ferroelectric memory.
【０００８】[0008]
【課題を解決するための手段】上記目的は、強誘電体キ
ャパシタを有する強誘電体メモリの試験方法であって、
記憶情報を読み出すために必要な最低動作電圧を測定す
る最低動作電圧測定工程と、第１の記憶情報を書き込む
第１の記憶情報書き込み工程と、前記第１の記憶情報を
書き込んだ状態で所定の熱ストレスを加える熱ストレス
工程と、絶対値が前記最低動作電圧以上であって、前記
最低動作電圧に対して所定の範囲内にある試験電圧によ
り前記記憶情報の読み出し試験を行う試験工程とを有す
ることを特徴とする強誘電体メモリの試験方法によって
達成される。このようにして試験を行うことにより、強
誘電体メモリの劣化速度を考慮しつつ信頼性の評価をす
ることができるので、試験測定の際には依然情報を保持
しているが分極電荷の劣化の速度が速いために補償すべ
きデータ保持時間を満足することができない強誘電体メ
モリであっても容易にスクリーニングすることができ
る。The object of the present invention is to provide a method of testing a ferroelectric memory having a ferroelectric capacitor,
A minimum operating voltage measuring step of measuring a minimum operating voltage required to read the stored information, a first stored information writing step of writing the first stored information, and a predetermined operation in a state where the first stored information is written. A thermal stress step of applying a thermal stress, and a test step of performing a read test of the stored information with a test voltage having an absolute value equal to or higher than the minimum operating voltage and within a predetermined range with respect to the minimum operating voltage. This is achieved by a method for testing a ferroelectric memory. By performing the test in this way, the reliability can be evaluated in consideration of the deterioration speed of the ferroelectric memory. Even if the ferroelectric memory cannot satisfy the data retention time to be compensated for because of the high speed, it can be easily screened.
【０００９】また、上記の強誘電体メモリの試験方法に
おいて、前記熱ストレス工程の後に、前記第１の記憶情
報とは異なる第２の記憶情報を書き込む第２の記憶情報
書き込み工程を更に有し、前記試験工程では、前記試験
電圧により前記第２の記憶情報を読み出すことが望まし
い。熱ストレスを加えた際の記憶情報とは異なる記憶情
報の読み出し特性を評価すれば、インプリントによる強
誘電体メモリの劣化をも評価することができる。Further, in the above-described method of testing a ferroelectric memory, the method further includes a second storage information writing step of writing second storage information different from the first storage information after the thermal stress step. In the test step, it is preferable that the second storage information is read by the test voltage. By evaluating the read characteristics of the stored information different from the stored information when the thermal stress is applied, it is possible to evaluate the deterioration of the ferroelectric memory due to the imprint.
【００１０】また、上記の強誘電体メモリの試験方法に
おいて、前記試験工程では、前記最低動作電圧と等しい
前記試験電圧において読み出し試験を行うことが望まし
い。また、上記の強誘電体メモリの試験方法において、
前記試験工程では、前記最低動作電圧に、前記熱ストレ
スの条件から計算して必要とされる寿命を補償するため
に必要な電圧を加味した前記試験電圧により試験を行う
ことが望ましい。このように試験電圧を設定すれば、良
品を効率よく選別することができる。In the test method for a ferroelectric memory, it is preferable that in the test step, a read test is performed at the test voltage equal to the minimum operating voltage. Further, in the above test method for a ferroelectric memory,
In the test step, it is preferable to perform a test with the test voltage in which a voltage necessary for compensating a required life calculated from the thermal stress condition is added to the minimum operating voltage. By setting the test voltage in this manner, good products can be efficiently sorted.
【００１１】また、上記の強誘電体メモリの試験方法に
おいて、前記試験工程では、前記記憶情報の読み出し試
験を行う代わりに前記熱ストレスを加えた後における前
記記憶情報を読み出すための最低動作電圧を測定し、前
記熱ストレスの前後における前記最低動作電圧の変化分
から前記記憶情報の保持能力を見積もることが望まし
い。このように試験することによっても効率よく良品を
選別することができる。In the test method for a ferroelectric memory, in the test step, a minimum operating voltage for reading the stored information after the thermal stress is applied instead of performing a test for reading the stored information. It is preferable to measure and estimate the storage capacity of the stored information from a change in the minimum operating voltage before and after the thermal stress. By performing such a test, good products can be efficiently selected.
【００１２】また、上記の強誘電体メモリの試験方法に
おいて、前記最低動作電圧測定工程では、前記記憶情報
を判定するためのセンス回路の動作に必要とされる最低
電圧を測定することが望ましい。センス回路の動作に必
要とされる電圧のみを変化することによっても試験測定
を行うことができる。また、上記の強誘電体メモリの試
験方法において、前記試験工程では、前記強誘電体キャ
パシタに印加される電圧を前記試験電圧として前記記憶
情報の読み出し試験を行うことが望ましい。キャパシタ
に印加される電圧のみを変化することによっても試験測
定を行うことができる。In the above-described method for testing a ferroelectric memory, it is preferable that in the minimum operating voltage measuring step, a minimum voltage required for an operation of a sense circuit for determining the stored information is measured. Test measurement can also be performed by changing only the voltage required for the operation of the sense circuit. In the test method for a ferroelectric memory, it is preferable that in the test step, a read test of the stored information is performed using a voltage applied to the ferroelectric capacitor as the test voltage. Test measurements can also be made by changing only the voltage applied to the capacitor.
【００１３】また、上記の強誘電体メモリの試験方法に
おいて、前記熱ストレス工程は、記憶情報が書き込まれ
た状態で加えられる最初の熱工程であることが望まし
い。このようにすることにより、試験測定にかかる時間
を短縮することができる。また、上記の強誘電体メモリ
の試験方法において、前記熱ストレス工程は、強誘電体
メモリの組立工程であることが望ましい。組立工程に必
要とされる熱工程を熱ストレス工程として用いれば別途
熱ストレス工程を設ける必要はないので、強誘電体メモ
リに与えるストレスを少なくすることができ、また、試
験にかかる時間を短縮することができる。Further, in the above-described method for testing a ferroelectric memory, it is preferable that the thermal stress step is a first thermal step applied in a state where stored information is written. By doing so, the time required for test measurement can be reduced. In the above-described method for testing a ferroelectric memory, it is preferable that the thermal stress step is a ferroelectric memory assembling step. If the thermal process required for the assembly process is used as the thermal stress process, there is no need to provide a separate thermal stress process, so that the stress applied to the ferroelectric memory can be reduced and the time required for the test can be reduced. be able to.
【００１４】[0014]
［第１実施形態］本発明の第１実施形態による強誘電体
メモリの試験方法について図１乃至図７を用いて説明す
る。図１は強誘電体メモリの構造及び動作を説明する回
路図、図２は強誘電体のヒステリシス特性を示すグラ
フ、図３はインプリントによる分極電荷ＱOSの変化を示
すグラフ、図４は本実施形態による強誘電体メモリの試
験方法を説明するフローチャート、図５は分極電荷ＱOS
の時間依存性を示すグラフ、図６は試験電圧の決定方法
の一例を示すグラフ、図７はプレート線に印加される電
圧を変化する場合の強誘電体メモリの試験方法を説明す
る図である。[First Embodiment] A method for testing a ferroelectric memory according to a first embodiment of the present invention will be explained with reference to FIGS. Figure 1 is a circuit diagram illustrating the structure and operation of the ferroelectric memory, FIG. 2 is a graph showing the hysteresis characteristics of the ferroelectric, the graph 3 showing the variation of the polarization charge Q OS by the imprint, 4 this flow chart illustrating a test method for a ferroelectric memory according to the embodiment, FIG. 5 is polarized charge Q OS
FIG. 6 is a graph showing an example of a method of determining a test voltage, and FIG. 7 is a diagram for explaining a method of testing a ferroelectric memory when the voltage applied to a plate line is changed. .
【００１５】始めに、一般的な強誘電体メモリの動作と
その特性評価について説明する。代表的な強誘電体メモ
リは、図１に示すように、一つの転送トランジスタＴｒ
と、一つの強誘電体キャパシタＣとにより一つのメモリ
セルが構成される。転送トランジスタのゲートにはワー
ド線が接続され、ソース／ドレインの一方にはビット線
が、ソース／ドレインの他方には強誘電体キャパシタＣ
の一方の電極が接続される。強誘電体キャパシタの他方
の電極はプレート線に接続される。First, the operation of a general ferroelectric memory and its characteristic evaluation will be described. A typical ferroelectric memory is, as shown in FIG.
And one ferroelectric capacitor C constitutes one memory cell. A word line is connected to the gate of the transfer transistor, a bit line is connected to one of the source / drain, and a ferroelectric capacitor C is connected to the other of the source / drain.
Are connected. The other electrode of the ferroelectric capacitor is connected to a plate line.
【００１６】強誘電体メモリに記憶情報”１”を書き込
む場合には、強誘電体キャパシタＣに印加する電圧をプ
ラスとするために、転送トランジスタＴｒをＯＮにした
状態で、ビット線にプラス電位（ＶCC）を、プレート線
にマイナス電位（グラウンド）を印加する。図２（ａ）
に示すａ点を通過させた後に印加電圧を零に戻せば、分
極値は残留分極点ｂ点となり、記憶情報”１”が書き込
まれることとなる。ｂ点における分極値とｃ点における
分極値との差は、一般に分極電荷ＱSSとして表される。When writing the storage information "1" into the ferroelectric memory, in order to make the voltage applied to the ferroelectric capacitor C positive, the positive potential is applied to the bit line with the transfer transistor Tr turned on. (V CC ) and a negative potential (ground) is applied to the plate line. FIG. 2 (a)
If the applied voltage is returned to zero after passing through the point a shown in (1), the polarization value becomes the point b of the remanent polarization, and the stored information "1" is written. The difference between the polarization value at point b and the polarization value at point c is generally represented as polarization charge Q SS .
【００１７】強誘電体メモリに記憶情報”０”を書き込
む場合には、強誘電体キャパシタに印加する電圧をマイ
ナスとするために、転送トランジスタをＯＮにした状態
で、ビット線にマイナス電位を、プレート線にプラス電
位を印加する。図２（ａ）に示すｃ点を通過させた後に
印加電圧を零に戻せば、分極値は残留分極点ｄ点とな
り、記憶情報”０”が書き込まれることとなる。ａ点に
おける分極値とｄ点における分極値との差は、一般に分
極電荷ＱOSとして表される。また、ｂ点とｄ点との電荷
量の差は、スイッチング電荷Ｑswと呼ばれている。When writing the storage information "0" into the ferroelectric memory, in order to make the voltage applied to the ferroelectric capacitor negative, a negative potential is applied to the bit line while the transfer transistor is turned on. Apply a positive potential to the plate line. If the applied voltage is returned to zero after passing through the point c shown in FIG. 2A, the polarization value becomes the remanent polarization point d, and the stored information "0" is written. The difference between the polarization value at point a and the polarization value at point d is generally expressed as polarization charge Q OS . The difference between the charge amounts at the points b and d is called the switching charge Q sw .
【００１８】一方、記憶情報の読み出しは、強誘電体キ
ャパシタＣに電圧を印加した際にビット線上に現れる電
位の変化をセンスアンプにより検出することによって行
う。このとき、記憶情報を正確に読み出すために、メモ
リセルと同型のリファレンスセルが参照される。このと
きの電位の変化量の違いにより、記憶されていた情報
が”１”であったのか”０”であったのかを判定するこ
とができる。On the other hand, reading of stored information is performed by detecting a change in potential appearing on a bit line when a voltage is applied to the ferroelectric capacitor C by a sense amplifier. At this time, a reference cell of the same type as the memory cell is referred to in order to accurately read the stored information. At this time, whether the stored information is “1” or “0” can be determined based on the difference in the amount of change in the potential.
【００１９】前述のように、強誘電体メモリは不揮発性
メモリであることを第１の特徴とするが、強誘電体メモ
リに蓄積された記憶情報は時間とともに徐々に劣化する
ものであり、信頼性試験においては強誘電体メモリが補
償すべきデータ保持特性を有するかを検査する必要があ
る。そこで、いわゆるリテンション特性を評価するため
の判断材料として、所定のストレスを印加した後の分極
電荷ＱSSを評価することが行われている。As described above, the first feature of the ferroelectric memory is that it is a non-volatile memory, but the stored information stored in the ferroelectric memory gradually deteriorates with time. In the performance test, it is necessary to check whether the ferroelectric memory has data holding characteristics to be compensated. Therefore, as a judgment material for evaluating the so-called retention characteristic, evaluation of the polarization charge Q SS after applying a predetermined stress has been performed.
【００２０】一般に、分極電荷ＱSSは、 ＱSS（ｔ）＝ＱSS（０）−ｍ×ｌｎ（ｔ／ｔ0） と表され、時間の対数に比例して減少することが知られ
ている。したがって、分極電荷ＱSSを測定することによ
り、強誘電体メモリが所定のリテンション特性を有して
いるかを評価することができる。Generally, the polarization charge Q SS is expressed as Q SS (t) = Q SS (0) -m × ln (t / t 0 ), and it is known that the charge decreases in proportion to the logarithm of time. I have. Therefore, by measuring the polarization charge Q SS , it is possible to evaluate whether the ferroelectric memory has a predetermined retention characteristic.
【００２１】また、強誘電体メモリでは、ある情報を長
期間保持しておくと分極方向が固定して反転しにくくな
る現象、いわゆるインプリントが生じることがある。イ
ンプリントが生じると、図２（ｂ）に示すようにヒステ
リシスループがマイナス電位側にシフトし、分極電荷Ｑ
OSが劣化することとなる。そこで、いわゆるインプリン
ト特性を評価するための判断材料として、ストレス後に
記憶情報を反転したときの分極電荷ＱOSを評価すること
が行われている。分極電荷ＱSSと同様に、分極電荷ＱOS
についても時間の対数に比例して減少する。したがっ
て、分極電荷ＱOSを測定することにより、強誘電体メモ
リのインプリント特性を評価することができる。Further, in a ferroelectric memory, when certain information is held for a long period of time, a phenomenon in which the polarization direction is fixed and it is difficult to invert the polarization, that is, a so-called imprint may occur. When the imprint occurs, the hysteresis loop shifts to the negative potential side as shown in FIG.
The OS will be degraded. Therefore, as a judgment material for evaluating the so-called imprint characteristics, the polarization charge Q OS when the stored information is inverted after stress has been evaluated. Like the polarization charge Q SS , the polarization charge Q OS
Also decreases in proportion to the logarithm of time. Therefore, the imprint characteristic of the ferroelectric memory can be evaluated by measuring the polarization charge Q OS .
【００２２】図３はインプリントによる分極電荷ＱOSの
劣化を示すグラフである。図示するように、分極電荷Ｑ
OSは保持時間の増加とともに低下しており、時間ととも
に分極特性が劣化していることが判る。かかる観点か
ら、強誘電体メモリの信頼性試験では、まず、記憶情
報”１”を書き込み、次いで所定の熱ストレスを加え、
その後に情報を読み出し、この読み出しの際に分極電荷
ＱSSを測定している（リテンション特性の測定）。更
に、この後に反対の記憶情報”０”を書き込み、次いで
情報を読み出し、この読み出しの際に分極電荷ＱOSを測
定している（インプリント特性の測定）。FIG. 3 is a graph showing the degradation of the polarization charge Q OS due to imprint. As shown, the polarization charge Q
It can be seen that the OS decreases as the retention time increases, and that the polarization characteristics deteriorate with time. From this viewpoint, in the reliability test of the ferroelectric memory, first, the storage information “1” is written, and then a predetermined thermal stress is applied,
Thereafter, information is read, and the polarization charge Q SS is measured at the time of reading (measurement of retention characteristics). Further, after this, the opposite storage information "0" is written, and then the information is read, and at the time of this reading, the polarization charge Q OS is measured (measurement of imprint characteristics).
【００２３】本実施形態による強誘電体メモリの試験方
法は、基本的な手順は上述した一般的な強誘電体メモリ
の試験方法と同様であるが、各段階における評価パラメ
ータやデータ処理の過程において種々の相違点がある。
すなわち、本実施形態による強誘電体メモリの試験方法
は、図４に示すように、強誘電体メモリの最低動作電圧
を測定し（ステップＳ１１）、強誘電体メモリに所定の
情報を書き込み（ステップＳ１２）、所定の熱ストレス
を加え（ステップＳ１３）、書き込まれている情報の反
転情報を書き込み（ステップＳ１４）、ステップＳ１２
において測定した最低動作電圧に対して所定の範囲内に
ある所定の電圧により強誘電体メモリの動作試験を行い
（ステップＳ１５）、強誘電体メモリが動作するか否か
によって良品であるか不良品であるかを検査することに
特徴がある。The basic procedure of the test method of the ferroelectric memory according to the present embodiment is the same as the above-described test method of the general ferroelectric memory. There are various differences.
That is, in the test method of the ferroelectric memory according to the present embodiment, as shown in FIG. 4, the minimum operating voltage of the ferroelectric memory is measured (step S11), and predetermined information is written in the ferroelectric memory (step S11). S12), a predetermined thermal stress is applied (step S13), and inverted information of the written information is written (step S14), and step S12 is performed.
An operation test of the ferroelectric memory is performed by using a predetermined voltage within a predetermined range with respect to the minimum operating voltage measured in (step S15), and whether the ferroelectric memory is good or defective depends on whether or not the ferroelectric memory operates. There is a characteristic in checking whether it is.
【００２４】図５は分極電荷ＱOSの時間依存性を示した
グラフである。図中、４Ｖ動作点、５Ｖ動作点とあるの
は、強誘電体メモリを当該電圧で動作するために必要な
分極電荷ＱOSを示すものである。また、動作試験とある
のは、製品試験を行う時点を示したものである。また、
図中（１）〜（３）は、異なる強誘電体メモリにおいて
測定した分極電荷ＱOSの時間依存性を示したものであ
る。FIG. 5 is a graph showing the time dependence of the polarization charge Q OS . In the figure, 4V operating point, there is 5V operating point shows the polarization charge Q OS required for operating a ferroelectric memory in the voltage. The term "operation test" indicates a point in time when a product test is performed. Also,
In the figure, (1) to (3) show the time dependence of the polarization charge Q OS measured in different ferroelectric memories.
【００２５】図５において、（１）の強誘電体メモリ
は、製品試験を行う段階において既に５Ｖ動作に必要な
分極電荷ＱOSを有しておらず、不良と判断される。
（２）及び（３）の強誘電体メモリは、製品試験を行う
段階において５Ｖ動作に必要な分極電荷ＱOSを有してお
り、少なくとも製品試験を行う段階においては正常に動
作しうる。したがって、従来の強誘電体メモリの試験方
法においては、（２）、（３）の何れもが良品として扱
われることになる。In FIG. 5, the ferroelectric memory (1) does not already have the polarization charge Q OS required for 5 V operation at the stage of performing a product test, and is determined to be defective.
The ferroelectric memories (2) and (3) have a polarization charge Q OS required for 5V operation at the stage of performing a product test, and can operate normally at least at the stage of performing a product test. Therefore, in the conventional ferroelectric memory test method, both (2) and (3) are treated as non-defective products.
【００２６】しかしながら、（３）の強誘電体メモリ
は、分極電荷ＱOSの初期値が大きいため製品試験を行う
段階では５Ｖ動作に必要な分極電荷ＱOSを有している
が、記憶情報の消失速度、すなわち分極電荷ＱOSの減少
する速度が極めて速いため、信頼性を補償するために必
要なデータ保持時間（例えば１０年間）を達成すること
はできない。[0026] However, ferroelectric memory, has the polarization charge Q OS required for 5V operation in performing a product test for the initial value is large polarization charge Q OS, stored information of (3) Since the rate of disappearance, ie, the rate of decrease of the polarization charge Q OS , is extremely fast, the data retention time (eg, 10 years) required to compensate for reliability cannot be achieved.
【００２７】（３）のような特性を有する強誘電体メモ
リをスクリーニングするためには、製品試験の動作条件
を厳しくする、例えば、試験電圧を下げることも考えら
れるが、その基準によっては（２）の強誘電体メモリま
でもがスクリーニングされるため効率的ではない。この
ような問題を避けるため、本実施形態による強誘電体メ
モリの試験方法では、熱ストレスを加える前において各
強誘電体メモリの最低動作電圧を予め測定しておき、熱
ストレスを加える前の最低動作電圧に対して所定の範囲
内にある電圧によって強誘電体メモリが動作しうるかに
よって強誘電体メモリの製品試験を行っている。In order to screen a ferroelectric memory having the characteristics as described in (3), it is conceivable to make the operating conditions for product testing stricter, for example, to lower the test voltage. Since even the ferroelectric memory of the item (1) is screened, it is not efficient. In order to avoid such a problem, in the test method of the ferroelectric memory according to the present embodiment, the minimum operating voltage of each ferroelectric memory is measured before applying the thermal stress, and the minimum operating voltage before applying the thermal stress is measured. A product test of a ferroelectric memory is performed depending on whether the ferroelectric memory can operate at a voltage within a predetermined range with respect to the operating voltage.
【００２８】例えば、図５に示す例において、（２）の
強誘電体メモリの最低動作電圧が５Ｖ、（３）の強誘電
体メモリの最低動作電圧が４Ｖであったとし、熱ストレ
スを加えた後の試験電圧を最低動作電圧と同じにする
と、（２）の強誘電体メモリは動作試験時においても最
低動作電圧である５Ｖで動作するため良品と判断される
が、（３）の強誘電体メモリは動作試験時には最低動作
電圧である４Ｖでは動作せず、不良と判断される。した
がって、このように製品試験を行うことによって、分極
電荷ＱOSの変化が急激な強誘電体メモリについてもスク
リーニングすることが可能となる。For example, in the example shown in FIG. 5, it is assumed that the minimum operation voltage of the ferroelectric memory (2) is 5 V and the minimum operation voltage of the ferroelectric memory (3) is 4 V, and thermal stress is applied. If the test voltage after the test is the same as the minimum operating voltage, the ferroelectric memory of (2) operates at the minimum operating voltage of 5 V even during the operation test, and is determined to be a good product. The dielectric memory does not operate at the minimum operating voltage of 4 V during the operation test, and is determined to be defective. Therefore, by conducting a product test in this way, it is possible to screen a ferroelectric memory in which the polarization charge Q OS changes rapidly.
【００２９】すなわち、本実施形態による強誘電体メモ
リの試験方法は、熱ストレスを加える前の最低動作電圧
と試験電圧とを関連づけることにより、分極電荷ＱOSの
変化が急激な強誘電体メモリをスクリーニングするもの
である。ここで、最低動作電圧の測定、試験電圧の設定
は、例えば以下のようにすることができる。[0029] That is, a method of testing a ferroelectric memory according to the present embodiment, by associating the minimum operating voltage and the test voltage before the application of heat stress, the change in polarization charge Q OS is an abrupt ferroelectric memory To screen. Here, the measurement of the minimum operating voltage and the setting of the test voltage can be performed as follows, for example.
【００３０】［実施例１］最低動作電圧と試験電圧とを
同じ電圧で行う。この場合、最低動作電圧をあまりに細
かく測定すると、熱ストレスによる強誘電体固有の劣化
成分までもが検知されてしまい、良品と判断されるべき
ものまで不良となる虞がある。したがって、最低動作電
圧の測定ステップは粗めに、例えば１Ｖ刻みに設定する
ことが望ましい。[Embodiment 1] The minimum operating voltage and the test voltage are set to the same voltage. In this case, if the minimum operating voltage is measured too finely, even a degradation component unique to the ferroelectric due to thermal stress is detected, and there is a possibility that even a component that should be determined as a non-defective product may be defective. Therefore, it is desirable to set the measurement step of the minimum operating voltage roughly, for example, every 1V.
【００３１】［実施例２］最低動作電圧の測定は測定効
率を下げない範囲でなるべく細かく行い、熱ストレス後
の試験電圧は（最低動作電圧＋α）の電圧にて行う。例
えば、熱ストレス後の試験において、最低動作電圧＋
０．５Ｖの電圧で動作測定を行う。なお、＋αの電圧
は、加えられた熱ストレスから計算して、必要とされる
寿命を補償できる値に設定すればよい。＋αの電圧は測
定条件を緩くする方向にシフトするための電圧であり、
絶対値において最低動作電圧より高くなるように設定す
る。Example 2 The minimum operating voltage is measured as finely as possible without lowering the measurement efficiency, and the test voltage after thermal stress is set at (minimum operating voltage + α). For example, in a test after thermal stress, the minimum operating voltage +
The operation is measured at a voltage of 0.5V. The voltage + α may be calculated from the applied thermal stress and set to a value that can compensate for the required life. The voltage of + α is a voltage for shifting in a direction to loosen the measurement condition,
The absolute value is set to be higher than the minimum operating voltage.
【００３２】例えば、分極電荷ＱOSと時間の対数とは比
例関係にあるので、図６に示すように、分極電荷ＱOSの
初期値ＱOS0と分極電荷ＱOS1とを結ぶ直線から外挿した
直線が、保証期間経過後において記憶情報の読み出しに
必要な最低の分極電荷ＱOS2を上回るように、熱ストレ
ス後の試験電圧が分極電荷ＱOS1に相当する電圧となる
ように設定すればよい。分極電荷ＱOSと最低動作電圧と
の関係を予め調査しておくことにより、容易に＋αの電
圧を求めることができる。[0032] For example, since the logarithm of the polarized charge Q OS and time are in a proportional relationship, as shown in FIG. 6, extrapolated from a straight line connecting the initial value Q OS0 polarization charge Q OS and polarization charge Q OS1 The test voltage after the thermal stress may be set to a voltage corresponding to the polarization charge Q OS1 so that the straight line exceeds the minimum polarization charge Q OS2 required for reading stored information after the elapse of the warranty period. By investigating the relationship between the polarization charge Q OS and the minimum operating voltage in advance, the voltage of + α can be easily obtained.
【００３３】このように試験電圧を設定すれば、データ
保持特性の保証期間を満足しうる強誘電体メモリを効率
よく選別することができる。 ［実施例３］熱ストレス後に動作試験を行う代わりに、
熱ストレス後の最低動作電圧を測定する。By setting the test voltage in this way, it is possible to efficiently select a ferroelectric memory capable of satisfying the data retention characteristic guarantee period. [Example 3] Instead of performing an operation test after thermal stress,
Measure the minimum operating voltage after thermal stress.
【００３４】熱ストレス前後における最低動作電圧を測
定すれば、熱ストレス前後における最低動作電圧の変化
分から強誘電体メモリの寿命を見積もることができる。
これにより、強誘電体メモリの良否を判断することがで
きる。なお、上述のように、分極電荷ＱOSの変化を利用
して強誘電体メモリの寿命を予測するためには、分極電
荷ＱOSと最低動作電圧との関係を明らかにする必要があ
る。しかしながら、キャパシタに印加される電圧を下げ
ると、分極電荷ＱOSと電圧との関係が直線的ではないた
め、寿命の予測が不正確となる。これを避けるために
は、電源電圧が下がってもキャパシタにかかる電圧は常
に一定（例えば５Ｖ）とし、センスアンプの感度のみを
低下させて試験を行うことが望ましい。By measuring the minimum operating voltage before and after the thermal stress, the life of the ferroelectric memory can be estimated from the change in the minimum operating voltage before and after the thermal stress.
Thereby, the quality of the ferroelectric memory can be determined. As described above, in order to predict the polarized charge Q OS ferroelectric lifetime of the memory by using a change in, it is necessary to clarify the relationship between the polarization charge Q OS and the lowest operating voltage. However, when the voltage applied to the capacitor is reduced, the prediction of the lifetime becomes inaccurate because the relationship between the polarization charge Q OS and the voltage is not linear. In order to avoid this, it is desirable that the voltage applied to the capacitor is always kept constant (for example, 5 V) even when the power supply voltage is reduced, and the test is performed by lowering only the sensitivity of the sense amplifier.
【００３５】一方、プレート線にかかる電圧を下げてキ
ャパシタにかかる電圧のみを変化することによっても動
作試験を行うことができる。プレート線にかかる電圧を
下げてキャパシタにかかる電圧を変化すると、分極電荷
ＱOSは図７に示すように低下する。したがって、図７に
示すように（３）の強誘電体メモリの最低動作電圧が４
Ｖである場合にキャパシタにかかる電圧のみを４Ｖに変
化して動作試験を行えば、分極電荷ＱOSが動作点に達し
ていないので（３）の強誘電体メモリは動作せず、不良
と判断することができる。On the other hand, the operation test can be performed by lowering the voltage applied to the plate line and changing only the voltage applied to the capacitor. When the voltage applied to the capacitor is changed by decreasing the voltage applied to the plate line, the polarization charge Q OS decreases as shown in FIG. Therefore, as shown in FIG. 7, the minimum operating voltage of the ferroelectric memory of (3) is 4
If the operation test is performed by changing only the voltage applied to the capacitor to 4 V when the voltage is V, the ferroelectric memory of (3) does not operate because the polarization charge Q OS has not reached the operating point, and is determined to be defective. can do.
【００３６】このようにしてキャパシタやセンス回路の
動作電圧を変化して試験測定するためには、キャパシタ
にかかる電圧とセンス回路の電圧とを別に設定できるよ
うな回路を設け、また、センス回路の駆動電圧と感度と
の関係を予め測定しておけばよい。このように、本実施
形態によれば、熱ストレスを加える前の最低動作電圧と
試験電圧とを関連づけることにより、分極電荷ＱOSの変
化が急激な強誘電体メモリをスクリーニングするので、
強誘電体メモリに過度のストレスを与えることなくデー
タ保持特性の良否を判断することができる。In order to perform the test measurement by changing the operating voltage of the capacitor or the sense circuit in this manner, a circuit is provided which can separately set the voltage applied to the capacitor and the voltage of the sense circuit. The relationship between the drive voltage and the sensitivity may be measured in advance. As described above, according to the present embodiment, by associating the test voltage with the minimum operating voltage before applying the thermal stress, the ferroelectric memory in which the polarization charge Q OS changes rapidly can be screened.
It is possible to judge the quality of the data holding characteristic without giving an excessive stress to the ferroelectric memory.
【００３７】なお、上記実施形態では、インプリント特
性の評価に主眼をおき、分極電荷Ｑ OSに基づいて強誘電
体メモリの良否を判定する場合について説明したが、分
極電荷ＱSSを用いることによっても同様に行うことがで
きる。 ［第２実施形態］本発明の第２実施形態による強誘電体
メモリの試験方法について図８乃至図１０を用いて説明
する。In the above embodiment, the imprint feature
Focusing on the evaluation of the property, the polarization charge Q OSBased on ferroelectric
The case of determining the quality of the body memory has been described.
Extreme charge QSSThe same can be done by using
Wear. [Second Embodiment] Ferroelectric substance according to a second embodiment of the present invention
A memory test method will be described with reference to FIGS.
I do.
【００３８】図８は本実施形態による強誘電体メモリの
試験方法を示すフローチャート、図９は熱ストレス温度
を変化した場合の分極電荷ＱOSの時間依存性を示すグラ
フ、図１０は強誘電体メモリの寿命と熱ストレス温度と
の関係を示すアレニウスプロットである。本実施形態に
よる強誘電体メモリの試験方法は、図８に示すように、
ウェーハ製造プロセス（ステップＳ２１）を経たウェー
ハをウェーハ状態で動作試験を行い最低動作電圧を決定
し（ステップＳ２２〜Ｓ２３）、組立工程における熱工
程により熱ストレスを加え（ステップＳ２４）、第１実
施形態による強誘電体メモリの試験方法と同様にして強
誘電体メモリの良否判断を行う（ステップＳ２５〜Ｓ２
６）ことに特徴がある。FIG. 8 is a flowchart showing the test method of the ferroelectric memory according to the present embodiment, FIG. 9 is a graph showing the time dependence of the polarization charge Q OS when the thermal stress temperature is changed, and FIG. 10 is a ferroelectric memory. 4 is an Arrhenius plot showing a relationship between a memory life and a thermal stress temperature. The test method of the ferroelectric memory according to the present embodiment is as shown in FIG.
An operation test is performed on the wafer that has undergone the wafer manufacturing process (step S21) in a wafer state to determine a minimum operating voltage (steps S22 to S23), and a thermal stress is applied by a heat process in the assembly process (step S24), and the first embodiment The quality of the ferroelectric memory is determined in the same manner as in the ferroelectric memory test method (steps S25 to S2).
6) is characterized.
【００３９】前述したように、分極電荷ＱOSは時間の対
数に対して直線的に変化する。このため、ストレスの初
期に試験を行えば試験に要する時間は短くてすむが、所
定のストレスを受けた後に試験を行えばストレスの初期
に試験を行う場合と比較して試験時間が指数関数的に長
くなる。したがって、強誘電体メモリの製品試験におい
ては、デバイスにかかるストレスの総量を正確に把握し
ておく必要がある。As described above, the polarization charge Q OS changes linearly with the logarithm of time. Therefore, if the test is performed in the early stage of the stress, the time required for the test is short, but if the test is performed after receiving the predetermined stress, the test time is exponential as compared with the case where the test is performed in the early stage of the stress. Become longer. Therefore, in a product test of the ferroelectric memory, it is necessary to accurately grasp the total amount of stress applied to the device.
【００４０】そこで、本実施形態による強誘電体メモリ
の試験方法では、製品試験の前にキャパシタにデータが
書き込まれた状態で熱ストレスがかからないように、強
誘電体メモリに最初にデータが書き込まれる動作試験直
後の熱工程、すなわち組立工程に必要とされる熱工程の
熱ストレスを把握し、この熱工程後における分極電荷Ｑ
OSの劣化から強誘電体メモリの良否判断を行う。Therefore, in the ferroelectric memory test method according to the present embodiment, data is first written to the ferroelectric memory so that thermal stress is not applied in a state where data is written to the capacitor before the product test. The thermal stress of the thermal process immediately after the operation test, that is, the thermal process required for the assembling process is grasped, and the polarization charge Q after this thermal process is determined.
The quality of the ferroelectric memory is determined based on the deterioration of the OS .
【００４１】以下、本実施形態による強誘電体メモリの
試験方法について詳述する。まず、ウェーハ製造プロセ
ス（ステップＳ２１）を経たウェーハについて、ウェー
ハ状態で基本的な動作試験を行うとともに、例えば第１
実施形態による強誘電体メモリの試験方法と同様にして
強誘電体メモリの最低動作電圧を測定する（ステップＳ
２３）。Hereinafter, the method for testing the ferroelectric memory according to the present embodiment will be described in detail. First, a basic operation test is performed on the wafer having undergone the wafer manufacturing process (step S21) in a wafer state.
The minimum operating voltage of the ferroelectric memory is measured in the same manner as the test method of the ferroelectric memory according to the embodiment (Step S
23).
【００４２】次いで、強誘電体メモリに、例えば情報”
１”を書き込む（ステップＳ２２）。続いて、ステップ
Ｓ２３の動作試験をパスしたチップを組み立てる（ステ
ップＳ２４）。組立工程では、チップをステージに貼り
付ける際やプラスチックパッケージに封入する過程で例
えば２００℃程度の熱工程を経る。このため、動作試験
において書き込まれた強誘電体メモリはこの状態のまま
で熱ストレスを受ることとなる。Next, for example, the information “
1 "is written (step S22). Subsequently, a chip that has passed the operation test of step S23 is assembled (step S24). In the assembling process, for example, at 200 ° C. in the process of attaching the chip to the stage or enclosing the chip in a plastic package. Therefore, the ferroelectric memory written in the operation test receives a thermal stress in this state.
【００４３】したがって、組立工程において受ける熱ス
トレスを把握しておけば、組立工程後に別途熱ストレス
を加えて動作試験を行う必要はないので、強誘電体メモ
リに与えるダメージを抑えることができる。また、組立
の際の熱工程は、記憶情報を書き込まれた強誘電体メモ
リが始めて受ける熱ストレスであり、試験時間を短くす
ることもできる。Therefore, if the thermal stress received in the assembling process is grasped, it is not necessary to apply an additional thermal stress after the assembling process to perform an operation test, so that damage to the ferroelectric memory can be suppressed. Further, the thermal process at the time of assembling is the first thermal stress applied to the ferroelectric memory in which the stored information is written, and the test time can be shortened.
【００４４】この後、組立工程において熱ストレスを受
けた強誘電体メモリにつき、第１実施形態による強誘電
体メモリの試験方法と同様にして動作試験を行い、不良
品の排除する（ステップＳ２５〜Ｓ２６）。なお、この
動作試験は、パッケージに完全に封入された状態で行っ
てもよいし、組立工程の途中過程において行ってもよ
い。例えば、組立工程ではまずチップをステージに貼り
付けるが、この工程では例えば２００℃３０分程度の熱
処理が行われるので、プラスチックパッケージに封入す
る前のこの段階で動作試験を行うこともできる。要は、
動作試験前の熱ストレスを正確に把握できれば何れの工
程の後に行ってもよい。Thereafter, an operation test is performed on the ferroelectric memory subjected to the thermal stress in the assembling process in the same manner as in the test method of the ferroelectric memory according to the first embodiment to eliminate defective products (steps S25 to S25). S26). The operation test may be performed in a state where the operation test is completely enclosed in the package, or may be performed in the middle of the assembly process. For example, in the assembling process, a chip is first attached to a stage. In this process, a heat treatment is performed at, for example, about 200 ° C. for about 30 minutes, so that an operation test can be performed at this stage before encapsulation in a plastic package. In short,
The process may be performed after any step as long as the thermal stress before the operation test can be accurately grasped.
【００４５】また、強誘電体メモリに与える熱ストレス
は、例えば以下のように設定することが望ましい。図９
は分極電荷ＱOSの時間変化の温度依存性を示したグラフ
である。ここで、分極電荷ＱOSが零となる時間の対数ｌ
ｎ（ｔ（ＱOS＝０））は、温度の逆数に対して指数関数
的に変化する。It is desirable that the thermal stress applied to the ferroelectric memory be set, for example, as follows. FIG.
Is a graph showing the temperature dependence of the time change of the polarization charge Q OS . Here, the logarithm l of the time when the polarization charge Q OS becomes zero is
n (t (Q OS = 0)) varies exponentially with the inverse of temperature.
【００４６】すなわち、ｌｎ（ｔ（ＱOS＝０）／１ｈ）
は、ｅｘｐ（−Ｅａ／ｋＴ）と比例関係にある。ここ
で、Ｅａは活性化エネルギー、ｋはボルツマン定数、Ｔ
は温度である。活性化エネルギーＥａは、図１０に示す
ようなアレニウスプロットにより求めることができ、図
１０の場合には、活性化エネルギーＥａは約０．２ｅＶ
と求めることができる。That is, ln (t (Q OS = 0) / 1h)
Is proportional to exp (−Ea / kT). Here, Ea is activation energy, k is Boltzmann's constant, T
Is the temperature. The activation energy Ea can be obtained by an Arrhenius plot as shown in FIG. 10, and in the case of FIG. 10, the activation energy Ea is about 0.2 eV
Can be requested.
【００４７】ここで、Ｔ1＝５５℃、Ｔ2＝１５０℃と
し、この温度によるストレスを加えた場合のｔ（ＱOS＝
０）の値をそれぞれｔ1、ｔ2とすると、 ｌｎ（ｔ1／１ｈ）／ｌｎ（ｔ2／１ｈ）＝４．９ となる。したがって、温度Ｔ1で補償すべき期間を１０
年（８７６００時間）とすると、これに相当する時間
は、温度Ｔ2において１０．２時間と求めることができ
る。したがって、１５０℃、１０ｈの熱ストレスによ
り、５５℃１０年の寿命をもつかどうかの判定ができる
こととなる。Here, T 1 = 55 ° C. and T 2 = 150 ° C., and t (Q OS =
Assuming that the values of 0) are t 1 and t 2 , respectively, ln (t 1 / 1h) / ln (t 2 /1h)=4.9. Therefore, the period to be compensated at the temperature T 1 is set to 10
When year (87600 hours), a time corresponding thereto can be determined as 10.2 hours at a temperature T 2. Therefore, it is possible to determine whether or not the life is 55 ° C. for 10 years by the thermal stress of 150 ° C. for 10 hours.
【００４８】しかし、この条件で試験を行ったのでは、
デバイスの寿命を使い果たしてしまうため、ストレスを
かける時間は多くとも寿命に相当する時間の約２０％以
下に設定することが望ましい。上記の例でいえば、１５
０℃、２時間以内の熱ストレスが好適である。一方、熱
ストレスが少なすぎると、上述したｌｎ（ｔ（ＱOS＝
０）／１ｈ）とｅｘｐ（−Ｅａ／ｋＴ）との比例関係が
よく成り立たない。このため、上述の例では、少なくと
も熱ストレスは１時間以上の時間に設定することが望ま
しい。However, when the test was performed under these conditions,
Since the life of the device is used up, it is desirable to set the time for applying the stress to at most about 20% or less of the time corresponding to the life. In the above example, 15
Thermal stress at 0 ° C. within 2 hours is preferred. On the other hand, if the thermal stress is too small, the above-mentioned ln (t (Q OS =
0) / 1h) and exp (-Ea / kT) do not hold well. For this reason, in the above-described example, it is desirable that at least the thermal stress be set to a time of one hour or more.
【００４９】すなわち、１５０℃においてストレスを加
える場合には、１時間以上、２時間以内が適当である。
強誘電体メモリの信頼性試験の際に加える熱ストレス
は、多くとも寿命に相当する時間の２０％以下に設定
し、また、ｌｎ（ｔ（ＱOS＝０）／１ｈ）とｅｘｐ（−
Ｅａ／ｋＴ）との比例関係がよく成り立つに十分な時間
以上に設定することが望ましい。That is, when a stress is applied at 150 ° C., it is appropriate that the heating time is 1 hour or more and 2 hours or less.
The thermal stress applied during the reliability test of the ferroelectric memory is set at most to 20% or less of the time corresponding to the life, and ln (t (Q OS = 0) / 1h) and exp (−
Ea / kT) is desirably set to a time longer than or equal to a value sufficient to establish a good proportional relationship with Ea / kT).
【００５０】このように、本実施形態によれば、組立の
際の熱処理工程を利用して熱ストレスによる分極電荷Ｑ
OSの劣化を見積もり、強誘電体メモリの良否判断を行う
ので、強誘電体メモリに与えるダメージを抑えることが
できる。また、組立の際の熱工程は、記憶情報を書き込
まれた強誘電体メモリが始めて受ける熱ストレスに相当
するので、動作試験に要する時間を短くすることもでき
る。As described above, according to the present embodiment, the polarization charge Q due to thermal stress is utilized by utilizing the heat treatment process during assembly.
Since deterioration of the OS is estimated and the quality of the ferroelectric memory is determined, damage to the ferroelectric memory can be suppressed. Further, since the heat process at the time of assembly corresponds to the first heat stress applied to the ferroelectric memory in which the stored information is written, the time required for the operation test can be shortened.
【００５１】[0051]
【発明の効果】以上の通り、本発明によれば、強誘電体
キャパシタを有する強誘電体メモリの試験方法であっ
て、記憶情報を読み出すために必要な最低動作電圧を測
定する最低動作電圧測定工程と、第１の記憶情報を書き
込む第１の記憶情報書き込み工程と、第１の記憶情報を
書き込んだ状態で所定の熱ストレスを加える熱ストレス
工程と、絶対値が前記最低動作電圧以上であって、前記
最低動作電圧に対して所定の範囲内にある試験電圧によ
り前記記憶情報の読み出し試験を行う試験工程とにより
強誘電体メモリの試験を行うことにより、強誘電体メモ
リの劣化速度を考慮しつつ信頼性の評価をすることがで
きるので、試験測定の際には依然情報を保持しているが
分極電荷の劣化の速度が速いために補償すべきデータ保
持時間を満足することができない強誘電体メモリであっ
ても容易にスクリーニングすることができる。As described above, according to the present invention, there is provided a method for testing a ferroelectric memory having a ferroelectric capacitor, the method comprising: measuring a minimum operating voltage required for reading stored information. A first storage information writing step of writing the first storage information, a heat stress step of applying a predetermined thermal stress in a state where the first storage information is written, and an absolute value not less than the minimum operating voltage. A test step of performing a read test of the stored information with a test voltage that is within a predetermined range with respect to the minimum operating voltage, thereby performing a test of the ferroelectric memory, thereby taking into account the deterioration speed of the ferroelectric memory. Since the reliability can be evaluated while performing the measurement, the information is still retained at the time of the test measurement, but the data retention time to be compensated for must be satisfied because the polarization charge deterioration rate is fast. Even ferroelectric memory which can not can be readily screened.
【００５２】また、上記の強誘電体メモリの試験方法に
おいて、熱ストレス工程の後に、第１の記憶情報とは異
なる第２の記憶情報を書き込む第２の記憶情報書き込み
工程を更に設け、試験工程では、試験電圧により第２の
記憶情報を読み出すこととすれば、インプリントによる
強誘電体メモリの劣化をも評価することができる。ま
た、上記の強誘電体メモリの試験方法において、試験工
程では、最低動作電圧と等しい試験電圧において読み出
し試験を行うことができる。In the method for testing a ferroelectric memory, a second storage information writing step of writing second storage information different from the first storage information after the thermal stress step is further provided. In this case, if the second storage information is read by the test voltage, it is possible to evaluate the deterioration of the ferroelectric memory due to the imprint. Further, in the above-described ferroelectric memory test method, in the test step, a read test can be performed at a test voltage equal to the minimum operating voltage.
【００５３】また、上記の強誘電体メモリの試験方法に
おいて、試験工程では、最低動作電圧に、熱ストレスの
条件から計算して必要とされる寿命を補償するために必
要な電圧を加味した試験電圧により試験を行うことがで
きる。このように試験電圧を設定すれば、良品を効率よ
く選別することができる。また、上記の強誘電体メモリ
の試験方法において、試験工程では記憶情報の読み出し
試験を行う代わりに熱ストレスを加えた後における記憶
情報を読み出すための最低動作電圧を測定し、熱ストレ
スの前後における最低動作電圧の変化分から記憶情報の
保持能力を見積もれば、効率よく良品を選別することが
できる。In the test method for a ferroelectric memory described above, the test step includes a test in which a voltage necessary for compensating a required life calculated from thermal stress conditions is added to the minimum operating voltage. The test can be performed with a voltage. By setting the test voltage in this manner, good products can be efficiently sorted. Further, in the above-described ferroelectric memory test method, in the test step, a minimum operation voltage for reading stored information after applying thermal stress is measured instead of performing a read test of stored information, and before and after the thermal stress, Estimating the ability to hold stored information from the change in the minimum operating voltage enables efficient selection of good products.
【００５４】また、最低動作電圧測定工程では、記憶情
報を判定するためのセンス回路の動作に必要とされる最
低電圧を測定することが望ましい。センス回路の動作に
必要とされる電圧のみを変化することによっても試験測
定を行うことができる。また、上記の強誘電体メモリの
試験方法において、試験工程では、強誘電体キャパシタ
に印加される電圧を試験電圧として記憶情報の読み出し
試験を行うことが望ましい。キャパシタに印加される電
圧のみを変化することによっても試験測定を行うことが
できる。In the minimum operating voltage measuring step, it is desirable to measure a minimum voltage required for operation of the sense circuit for determining stored information. Test measurement can also be performed by changing only the voltage required for the operation of the sense circuit. In the above-described ferroelectric memory test method, in the test step, it is desirable to perform a read test of stored information using a voltage applied to the ferroelectric capacitor as a test voltage. Test measurements can also be made by changing only the voltage applied to the capacitor.
【００５５】また、上記の強誘電体メモリの試験方法に
おいて、熱ストレス工程を、記憶情報が書き込まれた状
態で加えられる最初の熱工程とすれば、試験測定にかか
る時間を短縮することができる。また、上記の強誘電体
メモリの試験方法において、熱ストレス工程を、強誘電
体メモリの組立工程とすれば別途熱ストレス工程を設け
る必要はないので、強誘電体メモリに与えるストレスを
少なくすることができ、また、試験にかかる時間を短縮
することができる。Further, in the above-described ferroelectric memory testing method, if the thermal stress step is the first thermal step applied in a state where the stored information is written, the time required for the test measurement can be reduced. . Further, in the above-described ferroelectric memory test method, if the thermal stress step is a ferroelectric memory assembling step, there is no need to provide a separate thermal stress step, so that the stress applied to the ferroelectric memory can be reduced. And the time required for the test can be reduced.
【図１】強誘電体メモリの構造及び動作を説明する回路
図である。FIG. 1 is a circuit diagram illustrating the structure and operation of a ferroelectric memory.
【図２】強誘電体のヒステリシス特性を示すグラフであ
る。FIG. 2 is a graph showing a hysteresis characteristic of a ferroelectric.
【図３】インプリントによる分極電荷ＱOSの変化を示す
グラフである。FIG. 3 is a graph showing a change in polarization charge Q OS due to imprint.
【図４】本発明の第１実施形態による強誘電体メモリの
試験方法を説明するフローチャートである。FIG. 4 is a flowchart illustrating a test method of the ferroelectric memory according to the first embodiment of the present invention.
【図５】分極電荷ＱOSの時間依存性を示すグラフであ
る。FIG. 5 is a graph showing the time dependence of the polarization charge Q OS .
【図６】試験電圧の決定方法の一例を示すグラフであ
る。FIG. 6 is a graph showing an example of a method of determining a test voltage.
【図７】プレート線に印加する電圧を変化する場合の強
誘電体メモリの試験方法を説明する図である。FIG. 7 is a diagram illustrating a test method of a ferroelectric memory in a case where a voltage applied to a plate line is changed.
【図８】本発明の第２実施形態による強誘電体メモリの
試験方法を説明するフローチャートである。FIG. 8 is a flowchart illustrating a method for testing a ferroelectric memory according to a second embodiment;
【図９】熱ストレス温度を変化した場合の分極電荷ＱOS
の時間依存性を示すグラフである。FIG. 9 shows the polarization charge Q OS when the thermal stress temperature is changed.
5 is a graph showing the time dependence of the graph.
【図１０】強誘電体メモリの寿命と熱ストレス温度との
関係を示すアレニウスプロットである。FIG. 10 is an Arrhenius plot showing the relationship between the lifetime of a ferroelectric memory and the thermal stress temperature.
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｇ１１Ｃ 11/401 Ｇ０１Ｒ 31/28 Ｂ Ｈ０１Ｌ 21/66 Ｇ１１Ｃ 11/34 ３５２Ａ 27/10 ４５１ ３７１Ａ ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 6 Identification code FI G11C 11/401 G01R 31/28 B H01L 21/66 G11C 11/34 352A 27/10 451 371A
Claims (9)
モリの試験方法であって、 記憶情報を読み出すために必要な最低動作電圧を測定す
る最低動作電圧測定工程と、 第１の記憶情報を書き込む第１の記憶情報書き込み工程
と、 前記第１の記憶情報を書き込んだ状態で所定の熱ストレ
スを加える熱ストレス工程と、 絶対値が前記最低動作電圧以上であって、前記最低動作
電圧に対して所定の範囲内にある試験電圧により前記記
憶情報の読み出し試験を行う試験工程とを有することを
特徴とする強誘電体メモリの試験方法。1. A method for testing a ferroelectric memory having a ferroelectric capacitor, comprising: a minimum operating voltage measuring step of measuring a minimum operating voltage required for reading stored information; and writing first stored information. A first storage information writing step, a thermal stress step of applying a predetermined thermal stress in a state where the first storage information is written, and an absolute value equal to or higher than the minimum operating voltage, A test step for performing a read test of the stored information with a test voltage within a predetermined range.
法において、 前記熱ストレス工程の後に、前記第１の記憶情報とは異
なる第２の記憶情報を書き込む第２の記憶情報書き込み
工程を更に有し、 前記試験工程では、前記試験電圧により前記第２の記憶
情報を読み出すことを特徴とする強誘電体メモリの試験
方法。2. The method for testing a ferroelectric memory according to claim 1, wherein, after the heat stress step, a second storage information writing step of writing second storage information different from the first storage information is performed. The method of testing a ferroelectric memory, further comprising: reading out the second storage information with the test voltage in the test step.
試験方法において、 前記試験工程では、前記最低動作電圧と等しい前記試験
電圧において読み出し試験を行うことを特徴とする強誘
電体メモリの試験方法。3. The ferroelectric memory test method according to claim 1, wherein in the test step, a read test is performed at the test voltage equal to the minimum operation voltage. Test method.
試験方法において、 前記試験工程では、前記最低動作電圧に、前記熱ストレ
スの条件から計算して必要とされる寿命を補償するため
に必要な電圧を加味した前記試験電圧により試験を行う
ことを特徴とする強誘電体メモリの試験方法。4. The method for testing a ferroelectric memory according to claim 1, wherein in the test step, the minimum operating voltage is compensated for a required life calculated from the thermal stress condition. A test method for a ferroelectric memory, characterized in that a test is performed with the test voltage in consideration of a voltage required for the ferroelectric memory.
試験方法において、 前記試験工程では、前記記憶情報の読み出し試験を行う
代わりに前記熱ストレスを加えた後における前記記憶情
報を読み出すための最低動作電圧を測定し、前記熱スト
レスの前後における前記最低動作電圧の変化分から前記
記憶情報の保持能力を見積もることを特徴とする強誘電
体メモリの試験方法。5. The method for testing a ferroelectric memory according to claim 1, wherein in the test step, the stored information is read after the thermal stress is applied instead of performing a read test of the stored information. A test method for a ferroelectric memory, comprising: measuring a minimum operating voltage of the memory device; and estimating a retention capacity of the stored information from a change in the minimum operating voltage before and after the thermal stress.
強誘電体メモリの試験方法において、 前記最低動作電圧測定工程では、前記記憶情報を判定す
るためのセンス回路の動作に必要とされる最低電圧を測
定することを特徴とする強誘電体メモリの試験方法。6. The method for testing a ferroelectric memory according to claim 1, wherein the minimum operating voltage measuring step is required for an operation of a sense circuit for determining the storage information. A method for testing a ferroelectric memory, characterized in that a minimum voltage to be measured is measured.
強誘電体メモリの試験方法において、 前記試験工程では、前記強誘電体キャパシタに印加され
る電圧を前記試験電圧として前記記憶情報の読み出し試
験を行うことを特徴とする強誘電体メモリの試験方法。7. The test method for a ferroelectric memory according to claim 1, wherein in the test step, a voltage applied to the ferroelectric capacitor is used as the test voltage as the test information. A test method for a ferroelectric memory, comprising: performing a read test of
強誘電体メモリの試験方法において、 前記熱ストレス工程は、記憶情報が書き込まれた状態で
加えられる最初の熱工程であることを特徴とする強誘電
体メモリの試験方法。8. The test method for a ferroelectric memory according to claim 1, wherein the thermal stress step is a first thermal step applied in a state where stored information is written. A method for testing a ferroelectric memory, comprising:
強誘電体メモリの試験方法において、 前記熱ストレス工程は、強誘電体メモリの組立工程であ
ることを特徴とする強誘電体メモリの試験方法。9. The ferroelectric memory test method according to claim 1, wherein said thermal stress step is an assembling step of a ferroelectric memory. Memory testing method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9264409A JPH11102600A (en) | 1997-09-29 | 1997-09-29 | Test method of ferroelectric memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9264409A JPH11102600A (en) | 1997-09-29 | 1997-09-29 | Test method of ferroelectric memory |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11102600A true JPH11102600A (en) | 1999-04-13 |
Family
ID=17402771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9264409A Withdrawn JPH11102600A (en) | 1997-09-29 | 1997-09-29 | Test method of ferroelectric memory |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11102600A (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6687173B2 (en) | 2001-06-29 | 2004-02-03 | Hynix Semiconductor, Inc. | Circuit for testing ferroelectric capacitor in FRAM |
| JP2005322889A (en) * | 2004-04-05 | 2005-11-17 | Fujitsu Ltd | Measuring method of ferroelectric capacitor and designing method of ferroelectric memory |
| WO2005122180A1 (en) * | 2004-06-08 | 2005-12-22 | Fujitsu Limited | Method for inspecting semiconductor memory |
| US7111210B2 (en) | 2002-08-28 | 2006-09-19 | Matsushita Electric Industrial Co., Ltd. | Accelerated test method for ferroelectric memory device |
| US7203108B2 (en) | 2004-11-12 | 2007-04-10 | Matsushita Electric Industrial Co., Ltd. | Reliability test method for a ferroelectric memory device |
| KR100838639B1 (en) * | 2006-11-07 | 2008-06-16 | 후지쯔 가부시끼가이샤 | Method for inspecting semiconductor memory |
| JP2010040664A (en) * | 2008-08-01 | 2010-02-18 | Fujitsu Microelectronics Ltd | Method of manufacturing of ferroelectric memory and test system of the same |
| US7906349B2 (en) | 2007-11-05 | 2011-03-15 | Fujitsu Semiconductor Limited | Method for manufacturing semiconductor device including ferroelectric capacitor |
-
1997
- 1997-09-29 JP JP9264409A patent/JPH11102600A/en not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6687173B2 (en) | 2001-06-29 | 2004-02-03 | Hynix Semiconductor, Inc. | Circuit for testing ferroelectric capacitor in FRAM |
| US7111210B2 (en) | 2002-08-28 | 2006-09-19 | Matsushita Electric Industrial Co., Ltd. | Accelerated test method for ferroelectric memory device |
| JP2005322889A (en) * | 2004-04-05 | 2005-11-17 | Fujitsu Ltd | Measuring method of ferroelectric capacitor and designing method of ferroelectric memory |
| WO2005122180A1 (en) * | 2004-06-08 | 2005-12-22 | Fujitsu Limited | Method for inspecting semiconductor memory |
| US7982466B2 (en) | 2004-06-08 | 2011-07-19 | Fujitsu Semiconductor Limited | Inspection method for semiconductor memory |
| US7203108B2 (en) | 2004-11-12 | 2007-04-10 | Matsushita Electric Industrial Co., Ltd. | Reliability test method for a ferroelectric memory device |
| KR100838639B1 (en) * | 2006-11-07 | 2008-06-16 | 후지쯔 가부시끼가이샤 | Method for inspecting semiconductor memory |
| US7906349B2 (en) | 2007-11-05 | 2011-03-15 | Fujitsu Semiconductor Limited | Method for manufacturing semiconductor device including ferroelectric capacitor |
| JP2010040664A (en) * | 2008-08-01 | 2010-02-18 | Fujitsu Microelectronics Ltd | Method of manufacturing of ferroelectric memory and test system of the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8472236B2 (en) | Differential plate line screen test for ferroelectric latch circuits | |
| JP3236105B2 (en) | Nonvolatile semiconductor memory device and operation test method thereof | |
| US7729156B2 (en) | Cycling to mitigate imprint in ferroelectric memories | |
| US20060291294A1 (en) | Method for refreshing a flash memory | |
| US6754094B2 (en) | Circuit and method for testing a ferroelectric memory device | |
| US6646905B2 (en) | Ferroelectric storage device | |
| JP2018514891A (en) | Setting of reference voltage for data sensing in ferroelectric memory | |
| JPH11102600A (en) | Test method of ferroelectric memory | |
| JP2004030887A (en) | INTEGRATED CIRCUIT INCLUDING FeRAM CELL AND ITS TESTING METHOD | |
| JP4614689B2 (en) | Dynamic reference voltage calibration built into FeRAM | |
| JP2004039221A (en) | On-chip compression of electric charge distribution data | |
| US7203108B2 (en) | Reliability test method for a ferroelectric memory device | |
| US6584007B2 (en) | Circuit and method for testing a ferroelectric memory device | |
| JP2001085634A (en) | Semiconductor device and test method thereof | |
| US7477536B2 (en) | Ferroelectric random access memory device and method of driving the same | |
| US7982466B2 (en) | Inspection method for semiconductor memory | |
| JP2880695B2 (en) | Method for accelerated test of semiconductor memory device | |
| JP2004310823A (en) | Acceleration test method of ferroelectric memory device | |
| JPH09232398A (en) | Ferroelectric film evaluator and its method | |
| JP3780783B2 (en) | Semiconductor nonvolatile memory device and test method thereof | |
| JP2001077320A (en) | Nonvolatile semiconductor memory device and its sorting method | |
| JP2001067896A (en) | Method for inspecting semiconductor memory and semiconductor memory | |
| JP2002008397A (en) | Test method for semiconductor memory | |
| Tanabe et al. | Individual cell measuring method for FeRAM retention testing | |
| JPS63200400A (en) | Method for testing charge holding characteristic of non-volatile memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041207 |