JPH11101849A - Function check board - Google Patents
Function check boardInfo
- Publication number
- JPH11101849A JPH11101849A JP9281287A JP28128797A JPH11101849A JP H11101849 A JPH11101849 A JP H11101849A JP 9281287 A JP9281287 A JP 9281287A JP 28128797 A JP28128797 A JP 28128797A JP H11101849 A JPH11101849 A JP H11101849A
- Authority
- JP
- Japan
- Prior art keywords
- contact
- pogo pin
- function check
- pin
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、ＩＣ試験装置自
体の機能チェックを行う機能チェックボードに関し、特
に、信号用ポゴピンとロードリレー用ポゴピンの両方に
対して機能チェックボードの金座とのコンタクトチェッ
クを行う機能チェックボードに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a function check board for checking a function of an IC test apparatus itself, and more particularly, to a contact check between a pogo pin for a signal and a pogo pin for a load relay with a metal seat of the function check board. Function check board.
【０００２】[0002]
【従来の技術】図３は、ＩＣ試験装置（以下、テスタ本
体という）の機能チェックを行う従来の機能チェックボ
ードを示すブロック図である。図３で、ピンエレクトロ
ニクス部３にはピンカード２が実装されており、ピンカ
ード２には信号用ポゴピン２ａ、ロードリレー用ポゴピ
ン２ｂおよびＧＮＤ（グランド）用ポゴピン２ｄが立て
てある。信号用ポゴピン２ａとロードリレー用ポゴピン
２ｂはリレー接点２ｃを介して接続されており、ロード
リレー用ポゴピン２ｂの一端に負荷回路（図３では、抵
抗１ｃが示されている）を接続しておけば、リレー接点
２ｃをオンすることにより信号用ポゴピン２ａに対して
負荷回路を接続できる。2. Description of the Related Art FIG. 3 is a block diagram showing a conventional function check board for performing a function check of an IC test apparatus (hereinafter referred to as a tester main body). In FIG. 3, a pin card 2 is mounted on the pin electronics section 3, and the pin card 2 has a signal pogo pin 2a, a load relay pogo pin 2b, and a GND (ground) pogo pin 2d. The signal pogo pin 2a and the load relay pogo pin 2b are connected via a relay contact 2c, and a load circuit (a resistor 1c is shown in FIG. 3) is connected to one end of the load relay pogo pin 2b. For example, by turning on the relay contact 2c, a load circuit can be connected to the signal pogo pin 2a.
【０００３】ピンカード２の信号用ポゴピン２ａとリレ
ー接点２ｃとの接続点はテスタ本体４に実装されている
ＤＣ部４ａに接続されているとともに、ＦＣ部４ｂより
ドライバ２ｅを介して接続されている。さらに、ピンカ
ード２信号用ポゴピン２ａとリレー２ｃとの接続点から
比較器２ｆを通してこのＦＣ部４ｂに接続されている。
テスタ本体４に実装されているＢＳ電源４ｃのＢＳ１は
ピンエレクトロニクス部３のポゴピン３ａに接続されて
おり、ＢＳ電源４ｃのＢＳ２はピンエレクトロニクス部
３のポゴピン３ｂと接続している。The connection point between the signal pogo pin 2a of the pin card 2 and the relay contact 2c is connected to the DC section 4a mounted on the tester main body 4, and is connected to the FC section 4b via the driver 2e. I have. Further, a connection point between the pin card 2 signal pogo pin 2a and the relay 2c is connected to the FC unit 4b through a comparator 2f.
BS1 of the BS power supply 4c mounted on the tester main body 4 is connected to the pogo pin 3a of the pin electronics unit 3, and BS2 of the BS power supply 4c is connected to the pogo pin 3b of the pin electronics unit 3.
【０００４】ピンエレクトロニクス部３の上に置かれる
機能チェックボード１は信号用金座１ｄ、ロードリレー
用金座１ｅ、ＢＳ１用金座１ｆ、ＢＳ２用金座１ｇ、Ｇ
ＮＤ用金座１ｈが設けられている。信号用金座１ｄはピ
ンカード２の信号用ポゴピン２ａとコンタクトしてお
り、ロードリレー用金座１ｅはピンカード２のロードリ
レー用ポゴピン２ｂとコンタクトしている。ＢＳ１用金
座１ｆはピンエレクトロニクス部３のポゴピン３ａとコ
ンタクトしており、ＢＳ２用金座１ｇはピンエレクトロ
ニクス部３のポゴピン３ｂとコンタクトしている。[0004] The function check board 1 placed on the pin electronics unit 3 includes a signal seat 1d, a load relay seat 1e, a BS1 seat 1f, a BS2 seat 1g, and a G2.
An ND metal washer 1h is provided. The signal metal seat 1d is in contact with the signal pogo pin 2a of the pin card 2, and the load relay metal seat 1e is in contact with the load relay pogo pin 2b of the pin card 2. The BS1 metal seat 1f is in contact with the pogo pins 3a of the pin electronics unit 3, and the BS2 metal seat 1g is in contact with the pogo pins 3b of the pin electronics unit 3.
【０００５】また、機能チェックボード１のＧＮＤ用金
座１ｈはピンカード２のＧＮＤ用ポゴピン２ｄとコンタ
クトしている。したがって、機能チェックボード１のこ
れらの信号用金座１ｄ、ロードリレー用金座１ｅ、ＢＳ
１用金座１ｆ、ＢＳ２用金座１ｇ、ＧＮＤ用金座１ｈは
それぞれ、信号用ポゴピン２ａ、ロードリレー用ポゴピ
ン２ｂ、ポゴピン３ａ・３ｂ、ＧＮＤ用ポゴピン２ｄと
の間で信号のやり取りを行う。[0005] The GND seat 1h of the function check board 1 is in contact with the GND pogo pin 2d of the pin card 2. Therefore, the signal check washer 1d, the load relay checker 1e, the BS
The first metal seat 1f, the BS2 metal seat 1g, and the GND metal seat 1h exchange signals with the signal pogo pin 2a, the load relay pogo pin 2b, the pogo pins 3a and 3b, and the GND pogo pin 2d, respectively.
【０００６】ロードリレー用ポゴピン２ｂと機能チェッ
クボードのロードリレー用金座１ｅとのコンタクトチェ
ックを行うために、ロードリレー用金座１ｅとＢＳ１用
金座１ｆとの間に抵抗１ｃが実装されている。このコン
タクトチェックの実行は、テスタ本体４のＤＣ部４ｂの
機能の一つであるＩＦＭ測定（電流印加して、電圧を測
定する）により行う。In order to check the contact between the load relay pogo pin 2b and the load relay seat 1e of the function check board, a resistor 1c is mounted between the load relay seat 1e and the BS1 seat 1f. I have. The execution of this contact check is performed by IFM measurement (current is applied and voltage is measured), which is one of the functions of the DC unit 4b of the tester main body 4.
【０００７】この場合、リレー接点２ｃをオンさせ、Ｄ
Ｃ部４ａ−リレー接点２ｃ−ロードリレー用ポゴピン２
ｂ−ロードリレー用金座１ｅ−抵抗１ｃ−ＢＳ１用金座
１ｆ−ポゴピン３ａ−ＢＳ１の閉回路で抵抗１ｃに電流
を流すことにより、抵抗１ｃに発生する電圧を測定し、
期待する電圧を測定できれば、ロードリレー用ポゴピン
２ｂとロードリレー用金座１ｅは接触していることにな
り、ロードリレー用ポゴピン２ｂのコンタクトチェック
が行われる。In this case, the relay contact 2c is turned on, and D
C part 4a-relay contact 2c-pogo pin 2 for load relay
b- Load relay seat 1e-Resistance 1c-BS1 seat 1f-Pogo pin 3a-By passing a current through resistor 1c in a closed circuit of BS1, a voltage generated in resistor 1c is measured.
If the expected voltage can be measured, the load relay pogo pin 2b is in contact with the load relay podium 1e, and the contact check of the load relay pogo pin 2b is performed.
【０００８】[0008]
【発明が解決しようとする課題】しかし、従来の機能チ
ェックボードは、ロードリレー用ポゴピン２ｂのコンタ
クトチェックは可能であるが、信号用ポゴピン２ａのコ
ンタクトチェックはできない。このため、何らかの理由
で信号用ポゴピン２ａが折れている場合などのコンタク
ト不良の発見に手間取ってしまうという課題があった。However, the conventional function check board can check the contact of the load relay pogo pin 2b, but cannot check the contact of the signal pogo pin 2a. For this reason, there is a problem that it takes time to find a contact failure when the signal pogo pin 2a is broken for some reason.
【０００９】この発明は上記従来の課題を解決するため
になされたもので、機能チェックボードのコンタクトチ
ェックとして、信号用ポゴピンとロードリレー用ポゴピ
ンの両方を行うことができ、コンタクト不良の発見を容
易にすることができる機能チェックボードを提供するこ
とを目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned conventional problems, and it is possible to perform both a signal pogo pin and a load relay pogo pin as a contact check of a function check board, so that it is easy to find a contact failure. An object of the present invention is to provide a function check board that can be used as a function check board.
【００１０】[0010]
【課題を解決するための手段】この目的を達成するため
に、この発明の機能チェックボードは、テスタ本体４と
接続され、信号用ポゴピン２ａとロードリレー用ポゴピ
ン２ｂとが立てられ、かつ信号用ポゴピン２ａとロード
リレー用ポゴピン２ｂとの間に接続されたリレー接点２
ｃとを有するピンカード２と、ピンカード２を実装し、
かつテスタ本体４に接続されるピンエレクトロニクス部
３と、テスタ本体４自体の機能チェックを行うために複
数の金座１ｄ〜１ｇを有する機能チェックボード１と、
機能チェックボード１の金座１ｅと１ｆとの間に接続さ
れてテスタ本体４から通電することによりロードリレー
用ポゴピン２ｂと機能チェックボード１の金座１ｅとコ
ンタクトチェックを行うための抵抗１ｃと、機能チェッ
クボード１の金座１ｄと１ｇとの間に接続されてテスタ
本体４から通電することにより信号用ポゴピン２ａのコ
ンタクトチェックを行うためのコンタクトチェック回路
ＣＣとを備える。In order to achieve this object, a function check board according to the present invention is connected to a tester main body 4, in which a signal pogo pin 2a and a load relay pogo pin 2b are set up, and a signal Relay contact 2 connected between pogo pin 2a and load relay pogo pin 2b
c, and the pin card 2 is mounted,
A pin electronics unit 3 connected to the tester main body 4, a function check board 1 having a plurality of gold seats 1d to 1g for checking the function of the tester main body 4 itself,
A resistor 1c for performing a contact check between the pogo pin 2b for the load relay and the metal seat 1e of the function check board 1 by being connected between the metal seats 1e and 1f of the function check board 1 and being energized from the tester main body 4; A contact check circuit CC is connected between the gold seats 1d and 1g of the function check board 1 and is used to check the contact of the signal pogo pin 2a by energizing from the tester main body 4.
【００１１】[0011]
【発明の実施の形態】次に、この発明の機能チェックボ
ードの実施の形態について図面を参照して説明する。図
１はこの発明の第１の実施の形態の構成を示すブロック
図である。図１で、構成の説明に際して説明の簡略化を
期すために、図３と同一部分には、同一符号を付してそ
の重複説明を避け、図３とは異なる部分を重点的に説明
する。Next, an embodiment of a function check board according to the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing the configuration of the first embodiment of the present invention. In FIG. 1, in order to simplify the description when describing the configuration, the same parts as those in FIG. 3 are denoted by the same reference numerals, and redundant description thereof will be avoided, and parts different from FIG. 3 will be mainly described.
【００１２】図１を図３と比較しても明らかなように、
図１では、図３の構成に新たにコンタクトチェック回路
ＣＣとして、ダイオード１ａとリレー接点１ｂとを機能
チェックボード１に付加したものである。すなわち、機
能チェックボード１の信号用金座１ｄとＢＳ２用金座１
ｇとの間にダイオード１ａとリレー接点１ｂとの直列回
路によるコンタクトチェック回路ＣＣを接続している。
その他の構成は図３と同様である。As apparent from a comparison of FIG. 1 with FIG.
In FIG. 1, a diode 1a and a relay contact 1b are added to the function check board 1 as a contact check circuit CC in addition to the configuration of FIG. That is, the signal washer 1d of the function check board 1 and the BS2 washer 1
g, a contact check circuit CC formed by a series circuit of a diode 1a and a relay contact 1b is connected.
Other configurations are the same as those in FIG.
【００１３】次に、図１の動作について説明する。図１
では、機能チェックボード１のコンタクトチェックとし
て、ロードリレー用ポゴピン２ｂのコンタクトチェック
に加えて、信号用ポゴピン２ａのコンタクトチェックを
行うことができるようにしている。しかし、ロードリレ
ー用ポゴピン２ｂのコンタクトチェック機能に関して
は、図３で説明した通りであり、ここでの再度の説明を
省略して、コンタクトチェック回路ＣＣによる信号用ポ
ゴピン２ａのコンタクトチェックに関する説明を行うこ
とにする。Next, the operation of FIG. 1 will be described. FIG.
Thus, as the contact check of the function check board 1, in addition to the contact check of the load relay pogo pin 2b, the contact check of the signal pogo pin 2a can be performed. However, the contact check function of the pogo pin 2b for the load relay is the same as that described with reference to FIG. 3, and the description of the contact check of the signal pogo pin 2a by the contact check circuit CC will be omitted. I will.
【００１４】信号用ポゴピン２ａのコンタクトチェック
の実行は、テスタ本体４のＤＣ部４ａの機能の一つであ
るＩＦＭ測定（電流印加して、電圧を測定する）により
行う。この場合、リレー接点１ｂをオンさせ、テスタ本
体４のＢＳ２−ピンエレクトロニクス部３のポゴピン３
ｂ−機能チェックボード１のＢＳ２用金座１ｇ−リレー
接点１ｂ−ダイオード１ａ−機能チェックボード１の信
号用金座１ｄ−ピンカード２の信号用ポゴピン２ａ−テ
スタ本体４のＤＣ部４ａの閉回路によりダイオード１ａ
に電流を流してダイオード１ａに発生する電圧を測定
し、期待する電圧を測定できれば、信号用ポゴピン２ａ
と信号用金座１ｄは接触していることになる。したがっ
て、この第１の実施の形態では、ロードリレー用ポゴピ
ン２ｂのコンタクトチェックに加えて、信号用ポゴピン
２ａのコンタクトチェックが行われる。The contact check of the signal pogo pin 2a is performed by IFM measurement (current is applied and voltage is measured), which is one of the functions of the DC section 4a of the tester main body 4. In this case, the relay contact 1b is turned on, and the pogo pin 3 of the BS2-pin electronics section 3 of the tester main body 4 is turned on.
b-Glass for BS2 1g of function check board 1-Relay contact 1b-Diode 1a-Glass for signal 1d of function check board 1-Pogo pin 2a for signal of pin card 2-Closed circuit of DC section 4a of tester body 4 The diode 1a
The voltage generated in the diode 1a is measured by passing a current through the pogo pin 2a if the expected voltage can be measured.
And the signal metal seat 1d are in contact with each other. Therefore, in the first embodiment, the contact check of the signal pogo pin 2a is performed in addition to the contact check of the load relay pogo pin 2b.
【００１５】次に、この発明の第２の実施の形態におけ
る機能チェックボード１について図２を参照して説明す
る。図２の機能チェックボード１の場合は、ピンカード
２Ａ〜２Ｄは１枚で８ピン分の機能があり、テスタ本体
４（図２では図示省略）のピン数が５１２ピンの場合の
機能チェックボードである。各ピンカード２Ａ〜２Ｄに
対する機能チェックボード１に設けられている抵抗１ｃ
の一端は１２８ピン分のロードリレー用金座１ｅに対し
て１個ずつ実装され、各抵抗１ｃの他端はＢＳ１用金座
１ｆに共通に接続されている。Next, a function check board 1 according to a second embodiment of the present invention will be described with reference to FIG. In the case of the function check board 1 of FIG. 2, one pin card 2A to 2D has a function of 8 pins, and the function check board when the number of pins of the tester body 4 (not shown in FIG. 2) is 512 pins. It is. A resistor 1c provided on the function check board 1 for each of the pin cards 2A to 2D.
Is mounted one at a time on the 128-pin load relay metal seat 1e, and the other end of each resistor 1c is commonly connected to the BS1 metal seat 1f.
【００１６】機能チェックボード１に設けられているダ
イオード１ａはピンカード２Ａ〜２Ｄの各信号用ポゴピ
ン２ａとコンタクトする各信号用金座１ｄに対して１個
ずつ実装され、そのカソードが各信号用金座１ｄに接続
され、各ダイオード１ｃのアノードは１２８ピン毎にリ
レー接点１ｂの一方の接点に接続され、リレー接点１ｂ
の他方の接点は共通にしてＢＳ２用金座１ｇに接続され
ている。このように、各ダイオード１ａと各リレー接点
１ｂとの直列回路により、コンタクトチェック回路ＣＣ
が構成されている。One diode 1a provided on the function check board 1 is mounted on each signal metal seat 1d contacting each signal pogo pin 2a of the pin card 2A to 2D, and its cathode is used for each signal. The anode of each diode 1c is connected to one of the relay contacts 1b at every 128 pins, and the anode of each diode 1c is connected to the relay contact 1b.
The other contact is commonly connected to the BS2 metal washer 1g. Thus, the contact check circuit CC is formed by the series circuit of each diode 1a and each relay contact 1b.
Is configured.
【００１７】このように構成することにより、各ピンカ
ード２Ａ〜２Ｄのロードリレー（ＬＤ）用ポゴピン２ｂ
のコンタクトチェックの実行は、テスタ本体のＤＣ部４
ａ（図２では図示省略）の機能の一つであるＩＦＭ測定
（電流印加して、電圧を測定する）により行う。この場
合、図３で説明したのと同様の閉回路で、抵抗１ｃに電
流を流すことにより、抵抗１ｃに発生する電圧を測定
し、期待する電圧を測定できれば、各ピンカード２Ａ〜
２Ｄのロードリレー用ポゴピン２ｂと機能チェックボー
ド１のロードリレー用金座１ｅが接触していることにな
る。これにより、各ピンカード２Ａ〜２Ｄのロードリレ
ー用ポゴピン２ｂのコンタクトチェックを行うことがで
きる。With this configuration, the pogo pin 2b for the load relay (LD) of each of the pin cards 2A to 2D is provided.
Of the contact check is performed by the DC section 4 of the tester main body.
This is performed by IFM measurement (current is applied and voltage is measured), which is one of the functions a (not shown in FIG. 2). In this case, the voltage generated in the resistor 1c is measured by flowing a current through the resistor 1c in a closed circuit similar to that described with reference to FIG. 3, and if the expected voltage can be measured, each of the pin cards 2A to
This means that the 2D load relay pogo pin 2b is in contact with the load relay metal seat 1e of the function check board 1. Thereby, the contact check of the load relay pogo pins 2b of each of the pin cards 2A to 2D can be performed.
【００１８】一方、各ピンカード２Ａ〜２Ｄの信号用ポ
ゴピン２ａのコンタクトチェックの実行は、テスタ本体
４のＤＣ部４ａの機能の一つであるＩＦＭ測定（電流印
加して、電圧を測定する）により行う。すなわち、機能
チェックボード１の各リレー接点１ｂをオンさせ、テス
タ本体４のＢＳ２−ピンエレクトロニクス部３のポゴピ
ン３ｂ（図２では図示せず）−機能チェックボード１の
ＢＳ２用金座１ｇ−各リレー接点１ｂ−機能チェックボ
ード１の各ダイオード１ａ−機能チェックボード１の各
信号用金座１ｄ−各ピンカード２Ａ〜２Ｄの信号用ポゴ
ピン２ａ−テスタ本体４のＤＣ部４ａの閉回路で機能チ
ェックボード１の各ダイオード１ａに電流を流すことに
より、機能チェックボード１の各ダイオード１ａに発生
する電圧を測定し、期待する電圧を測定できれば、各ピ
ンカード２Ａ〜２Ｄの各信号用ポゴピン２ａと機能チェ
ックボード１の各信号用金座１ｄは接触していることに
なる。これにより、各ピンカード２Ａ〜２Ｄの各信号用
ポゴピン２ａのコンタクトチェックが可能となる。On the other hand, the contact check of the signal pogo pins 2a of each of the pin cards 2A to 2D is performed by IFM measurement (current application and voltage measurement) which is one of the functions of the DC section 4a of the tester main body 4. Performed by That is, the relay contacts 1b of the function check board 1 are turned on, and the pogo pins 3b (not shown in FIG. 2) of the BS2-pin electronics unit 3 of the tester main body 4-the metal seats 1g for the BS2 of the function check board 1-the relays A contact check 1b-a diode 1a of the function check board 1-a signal metal seat 1d of the function check board 1-a signal pogo pin 2a of each of the pin cards 2A to 2D-a function check board with a closed circuit of the DC section 4a of the tester body 4. By passing a current through each diode 1a, the voltage generated at each diode 1a of the function check board 1 is measured. If the expected voltage can be measured, the pogo pin 2a for each signal of each pin card 2A to 2D and the function check Each of the signal metal seats 1d of the board 1 is in contact with each other. Thereby, the contact check of each signal pogo pin 2a of each of the pin cards 2A to 2D can be performed.
【００１９】[0019]
【発明の効果】この発明によれば、機能チェックボード
のロードリレー用金座とＢＳ１用金座との間に抵抗を接
続するとともに、信号用金座とＢＳ２用金座との間にコ
ンタクトチェック回路を接続するようにしたので、機能
チェックボードのコンタクトチェックとして、信号用ポ
ゴピンとロードリレー用ポゴピンの両方のコンタクトチ
ェックを行うことができ、信号用ポゴピンとロードリレ
ー用ポゴピンの両方のコンタクトの不良の発見を容易に
行うことができる。According to the present invention, a resistor is connected between the load relay seat and the BS1 seat of the function check board, and a contact check is made between the signal seat and the BS2 seat. Since the circuit is connected, both the signal pogo pin and the load relay pogo pin can be checked as a function check board contact check, and both the signal pogo pin and the load relay pogo pin are defective. Can easily be found.
【図１】この発明による機能チェックボードの第１の実
施の形態の構成を示すブロック図である。FIG. 1 is a block diagram showing a configuration of a first embodiment of a function check board according to the present invention.
【図２】この発明による機能チェックボードの第２の実
施の形態における機能チェックボードとピンカードの部
分の構成を示すブロック図である。FIG. 2 is a block diagram showing a configuration of a function check board and a pin card in a second embodiment of the function check board according to the present invention.
【図３】従来による機能チェックボードの第１の実施の
形態の構成を示すブロック図である。FIG. 3 is a block diagram showing a configuration of a first embodiment of a conventional function check board.
１ 機能チェックボード １ａ ダイオード １ｂ・２ｃ リレー接点 １ｃ 抵抗 １ｄ 信号用金座 １ｅ ロードリレー用金座 １ｆ ＢＳ１用金座 １ｇ ＢＳ２用金座 ２・２Ａ〜２Ｄ ピンカード ２ａ 信号用ポゴピン ２ｂ ロードリレー用ポゴピン ２ｃ リレー接点 ３ ピンエレクトロニクス部 ４ テスタ本体 ４ａ ＤＣ部 ４ｂ ＦＣ部 ４ｃ ＢＳ電源 ＣＣ コンタクトチェック回路 1 Function Check Board 1a Diode 1b ・ 2c Relay Contact 1c Resistance 1d Signal Seat 1e Load Relay Seat 1f BS1 Seat 1g BS2 Seat 2.2A-2D Pin Card 2a Pogo Pin for Signal 2b Pogo Pin for Load Relay 2c relay contact 3 pin electronics section 4 tester body 4a DC section 4b FC section 4c BS power supply CC contact check circuit
Claims (6)
ピン(2a)とロードリレー用ポゴピン(2b)とが立てられ、
かつ前記信号用ポゴピン(2a)とロードリレー用ポゴピン
(2b)との間に接続されたリレー接点(2c)とを有するピン
カード(2) と、 前記ピンカード(2) を実装し、かつ前記テスタ本体(4)
に接続されるピンエレクトロニクス部(3) と、 前記テスタ本体(4) 自体の機能チェックを行うために複
数の金座(1d)〜(1g)を有する機能チェックボード(1)
と、 前記機能チェックボード(1) の金座(1e)と(1f)との間に
接続されて前記テスタ本体(4) から通電することにより
前記ロードリレー用ポゴピン(2b)と前記機能チェックボ
ード(1) の金座(1e)とコンタクトチェックを行うための
抵抗(1c)と、 前記機能チェックボード(1) の金座(1d)と(1g)との間に
接続されて前記テスタ本体(4) から通電することにより
前記信号用ポゴピン(2a)のコンタクトチェックを行うた
めのコンタクトチェック回路(CC)とを備えることを特徴
とする機能チェックボード。1. A pogo pin (2a) for a signal and a pogo pin (2b) for a load relay are connected to the tester body (4),
And the signal pogo pin (2a) and the load relay pogo pin
(2b) a pin card (2) having a relay contact (2c) connected thereto, and the pin card (2) mounted thereon, and the tester body (4)
And a function check board (1) having a plurality of gold seats (1d) to (1g) for performing a function check of the tester body (4) itself.
The load check pogo pin (2b) and the function check board are connected between the metal seats (1e) and (1f) of the function check board (1) and energized from the tester body (4). The tester main body (1) is connected between the metal seat (1e) of (1) and a resistor (1c) for performing a contact check, and the metal seats (1d) and (1g) of the function check board (1). 4) A function check board comprising: a contact check circuit (CC) for performing a contact check of the signal pogo pin (2a) by applying a current from the contact pogo pin.
いて、 前記抵抗(1c)は、前記ピンカード(2) に設けたリレー接
点(2c)のオン時に前記テスタ本体(4) のＤＣ部(4a)とＢ
Ｓ部(4c)との間に通電を行って発生する電圧を測定する
ことにより前記ロードリレー用ポゴピン(2b)と前記金座
(1e)とのコンタクトチェックを行うことを特徴とする機
能チェックボード。2. The function check board according to claim 1, wherein the resistor (1c) is connected to a DC section (4a) of the tester body (4) when a relay contact (2c) provided on the pin card (2) is turned on. ) And B
By measuring the voltage generated by energizing between the S section (4c) and the load relay pogo pin (2b) and the metal washer
(1e) A function check board characterized by performing a contact check with (1).
いて、 前記コンタクトチェック回路(CC)は、リレー接点(1b)と
ダイオード(1a)との直列回路で構成され、前記リレー接
点(1b)のオン時に前記テスタ本体(4) のＤＣ部(4a)とＢ
Ｓ部(4c)との間に通電を行って前記ダイオード(1a)に発
生する電圧を測定することにより前記信号用ポゴピン(2
a)のコンタクトチェックを行うことを特徴とする機能チ
ェックボード。3. The function check board according to claim 1, wherein the contact check circuit (CC) comprises a series circuit of a relay contact (1b) and a diode (1a), and turns on the relay contact (1b). Sometimes the DC part (4a) of the tester body (4) and B
By energizing the S-port (4c) and measuring the voltage generated in the diode (1a), the signal pogo pin (2
A function check board characterized by performing the contact check of a).
いて、 前記ピンカード(2) は、１枚で８ピン分の機能を有し、
前記テスタ本体(4) のピン数が５１２ピンの場合に適用
することを特徴とする機能チェックボード。4. The function check board according to claim 1, wherein the pin card (2) has a function of eight pins in one sheet.
A function check board which is applied when the number of pins of the tester body (4) is 512 pins.
いて、 前記抵抗(2c)は、１２８ピン分のロードリレー用の金座
(1e)に対して１個ずつ実装されて、前記テスタ本体(4)
のＢＳ１用金座(1f)に接続されることを特徴とする機能
チェックボード。5. The function check board according to claim 1, wherein the resistor (2c) is a metal seat for a load relay for 128 pins.
(1e) is mounted one by one, the tester body (4)
A function check board, which is connected to the BS1 metal seat (1f).
いて、 前記ダイオード(1a)は、各信号用金座(1d)に対して１個
ずつ実装されて１２８ピンごとに前記リレー接点(1b)を
介して前記テスタ本体(4) のＢＳ２に接続されることを
特徴とする機能チェックボード。6. The function check board according to claim 3, wherein the diode (1a) is mounted one for each signal washer (1d), and the relay contact (1b) is provided for every 128 pins. A function check board connected to the BS2 of the tester main body (4) via the tester main body (4).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9281287A JPH11101849A (en) | 1997-09-29 | 1997-09-29 | Function check board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9281287A JPH11101849A (en) | 1997-09-29 | 1997-09-29 | Function check board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11101849A true JPH11101849A (en) | 1999-04-13 |
Family
ID=17636975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9281287A Pending JPH11101849A (en) | 1997-09-29 | 1997-09-29 | Function check board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11101849A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6262580B1 (en) * | 1999-10-14 | 2001-07-17 | United Microelectronics Corp | Method and testing system for measuring contact resistance for pin of integrated circuit |
| WO2001079863A2 (en) * | 2000-04-13 | 2001-10-25 | Formfactor, Inc. | Method and apparatus for testing signal paths between an integrated circuit wafer and a wafer tester |
| US6724209B1 (en) | 2000-04-13 | 2004-04-20 | Ralph G. Whitten | Method for testing signal paths between an integrated circuit wafer and a wafer tester |
| US7924035B2 (en) | 2008-07-15 | 2011-04-12 | Formfactor, Inc. | Probe card assembly for electronic device testing with DC test resource sharing |
-
1997
- 1997-09-29 JP JP9281287A patent/JPH11101849A/en active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6262580B1 (en) * | 1999-10-14 | 2001-07-17 | United Microelectronics Corp | Method and testing system for measuring contact resistance for pin of integrated circuit |
| WO2001079863A2 (en) * | 2000-04-13 | 2001-10-25 | Formfactor, Inc. | Method and apparatus for testing signal paths between an integrated circuit wafer and a wafer tester |
| WO2001079863A3 (en) * | 2000-04-13 | 2002-05-16 | Formfactor Inc | Method and apparatus for testing signal paths between an integrated circuit wafer and a wafer tester |
| US6476630B1 (en) | 2000-04-13 | 2002-11-05 | Formfactor, Inc. | Method for testing signal paths between an integrated circuit wafer and a wafer tester |
| US6724209B1 (en) | 2000-04-13 | 2004-04-20 | Ralph G. Whitten | Method for testing signal paths between an integrated circuit wafer and a wafer tester |
| KR100752448B1 (en) | 2000-04-13 | 2007-08-27 | 폼팩터, 인크. | Method and apparatus for testing signal paths between an integrated circuit wafer and a wafer tester |
| US7924035B2 (en) | 2008-07-15 | 2011-04-12 | Formfactor, Inc. | Probe card assembly for electronic device testing with DC test resource sharing |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11077755B2 (en) | Self-test circuit, and corresponding device, vehicle and method | |
| US6593758B2 (en) | Built-in test system for aircraft indication switches | |
| JPH0316626B2 (en) | ||
| JPH11101849A (en) | Function check board | |
| US6541992B2 (en) | Apparatus and method for continuity testing of pogo pins in a probe | |
| JP2919147B2 (en) | Test method for semiconductor integrated circuit | |
| JP5072810B2 (en) | Test plug performance evaluation device | |
| JP2002168914A (en) | Stabilized electric power source unit | |
| JP4061533B2 (en) | IC tester | |
| US20220244306A1 (en) | Semiconductor Component, System and Method for Checking A Soldered Joint | |
| JP2011237349A (en) | Testing device | |
| US7271600B2 (en) | Semiconductor switch circuit | |
| JP2002090414A (en) | Semiconductor testing device | |
| JPH05273298A (en) | Semiconductor integrated circuit device and its test method | |
| JPH06350092A (en) | High-reliability integrated circuit structure for mos power device | |
| JP2001242222A (en) | Test board testing device and test board test method | |
| JP4863048B2 (en) | IC tester | |
| JPH10221402A (en) | Power source current measuring circuit for ic tester | |
| JPH11295385A (en) | Apparatus for verifying contact of electronic circuit element | |
| JPH03282270A (en) | Apparatus for testing semiconductor integrated circuit | |
| JPH11312720A (en) | Semiconductor device and its manufacture | |
| US7141984B2 (en) | Switching circuit for current measurement range resistor and current measurement apparatus including switching circuit | |
| JP2003014676A (en) | Method and apparatus for non-destructively inspecting welded part | |
| JP4635895B2 (en) | Test system | |
| JPH11160389A (en) | Semiconductor testing apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |