JPH1097757A - Digital information transmitter - Google Patents

Digital information transmitter

Info

Publication number
JPH1097757A
JPH1097757A JP9105646A JP10564697A JPH1097757A JP H1097757 A JPH1097757 A JP H1097757A JP 9105646 A JP9105646 A JP 9105646A JP 10564697 A JP10564697 A JP 10564697A JP H1097757 A JPH1097757 A JP H1097757A
Authority
JP
Japan
Prior art keywords
signal
circuit
parity
digital information
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9105646A
Other languages
Japanese (ja)
Other versions
JP3008883B2 (en
Inventor
Hitoaki Owashi
仁朗 尾鷲
Hideo Arai
英雄 新井
Kyoichi Hosokawa
恭一 細川
Keizo Nishimura
恵造 西村
Yoshizumi Wataya
由純 綿谷
Akira Shibata
晃 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP10564697A priority Critical patent/JP3008883B2/en
Publication of JPH1097757A publication Critical patent/JPH1097757A/en
Application granted granted Critical
Publication of JP3008883B2 publication Critical patent/JP3008883B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Television Signal Processing For Recording (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

PROBLEM TO BE SOLVED: To transmit a signal at high speed by time compressing, modulating and transmitting digital information. SOLUTION: Since a running speed of a magnetic tape 1 and a rotational frequency of a cylinder 4 are made usual ten times, an input signal to a demodulation circuit 20 is time compressed by ten times. The signal is returned to the original digital data by the circuit 20, and error data detection and correction are performed by an error correction circuit 21 to be separated to video and audio signals, and since they are bit compressed by compression circuits 22, 23, the total transfer rate of the video, audio signals is reduced to 1/20. Then, this output is inputted to a parity addition circuit 24, and a control signal of recorder operation is inputted to the circuit 24 also by the control signal from a control signal generation circuit 130. Then, a parity for correcting an error caused in a transmission process is added by the circuit 24 to be inputted to a modulation circuit 25, and a serial signal is modulated answering to a characteristic and a frequency band of a transmission line 27. Thus, the signal is transmitted at the speed of usual ten times.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はディジタル情報送信
装置に係り、特にディジタル情報を時間圧縮しビット圧
縮し変調して送信するディジタル情報送信装置に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital information transmitting apparatus, and more particularly, to a digital information transmitting apparatus for time-compressing, bit-compressing, modulating and transmitting digital information.

【0002】[0002]

【従来の技術】従来、情報信号を圧縮し、変調して送信
し、送信された信号を受信する装置に関しては例えば、
特開昭63−28143号公報に記載されている。本公
報には、パケット伝送技術を採用して一定時間単位の番
組を短時間に短縮して放送し、これを受信側で実時間に
伸長して再生し聴取する技術が記載されている。
2. Description of the Related Art Conventionally, an apparatus for compressing, modulating, and transmitting an information signal and receiving the transmitted signal includes, for example,
It is described in JP-A-63-28143. This publication describes a technique in which a program in a fixed time unit is broadcasted in a short time by employing a packet transmission technique, and the broadcast is expanded and reproduced in real time on a receiving side.

【0003】また、テレビジョン学会誌、37巻、第5
号、第366−374頁(1983年5月)には、「衛
星テレビジョン放送の音声信号方式」と題する解説記事
が掲載されている。本解説記事には、音声信号を14/
10ビット準瞬時圧伸(5レンジ)則に基づき圧縮し、
4相DPSK(Differential Phase Shift Keying)して送
信し、その送信信号を受信するテレビジョン放送の音声
信号方式が記載されている。
The Journal of the Institute of Television Engineers of Japan, Vol. 37, No. 5,
No., pages 366-374 (May 1983), a commentary article entitled "Audio Signal System for Satellite Television Broadcasting" is published. In this article, the audio signal
Compress based on the 10-bit quasi-instantaneous companding (5 range) rule,
This document describes an audio signal system of television broadcasting in which four-phase DPSK (Differential Phase Shift Keying) is transmitted and the transmission signal is received.

【0004】[0004]

【発明が解決しようとする課題】しかし、ディジタル情
報を時間圧縮しビット圧縮し変調して送信するディジタ
ル情報送信装置については記載されていない。
However, there is no description of a digital information transmitting apparatus for time-compressing, bit-compressing, modulating, and transmitting digital information.

【0005】本発明の目的は、ディジタル情報を時間圧
縮しビット圧縮し変調して送信するディジタル情報送信
装置を提供することにある。
An object of the present invention is to provide a digital information transmitting apparatus for time-compressing, bit-compressing, modulating and transmitting digital information.

【0006】[0006]

【課題を解決するための手段】前記目的を達成するため
に、本発明は,、以下の手段を備えた。
Means for Solving the Problems In order to achieve the above object, the present invention has the following means.

【0007】ディジタル情報を時間圧縮する時間圧縮手
段と、前記時間圧縮手段の出力信号をビット圧縮するビ
ット圧縮手段と、前記ビット圧縮手段の出力信号に伝送
路で発生する誤りを訂正するためのパリテイ信号を付加
するためのパリテイ信号付加手段と、前記パリテイ信号
付加手段の出力信号を変調する変調手段と、前記変調手
段からの変調された信号を前記伝送路に向けて電波で送
信する送信手段とを備えた。
Time compression means for time-compressing digital information, bit compression means for bit-compressing an output signal of the time compression means, and parity for correcting an error occurring in a transmission line in the output signal of the bit compression means. A parity signal adding unit for adding a signal, a modulating unit for modulating an output signal of the parity signal adding unit, and a transmitting unit for transmitting a modulated signal from the modulating unit to the transmission path by radio waves. With.

【0008】[0008]

【発明の実施の形態】発明の実施の形態を実施例にもと
づき図面を参照して説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described based on embodiments with reference to the drawings.

【0009】図1は本発明の実施例のディジタル情報送
信装置の構成図である。
FIG. 1 is a block diagram of a digital information transmitting apparatus according to an embodiment of the present invention.

【0010】図1において、1は磁気テープ、2,3は
磁気ヘッド、4はシリンダ、5はキャプスタン、10は
サーボ制御回路、20は復調回路、21は誤り訂正回
路、22,23は圧縮回路、130は制御信号発生回
路、24はパリティ付加回路、25は変調回路、26は
送信回路、27は伝送路である。
In FIG. 1, 1 is a magnetic tape, 2 and 3 are magnetic heads, 4 is a cylinder, 5 is a capstan, 10 is a servo control circuit, 20 is a demodulation circuit, 21 is an error correction circuit, and 22 and 23 are compressions. Circuit, 130 is a control signal generation circuit, 24 is a parity addition circuit, 25 is a modulation circuit, 26 is a transmission circuit, and 27 is a transmission line.

【0011】磁気テープ1に記録されたディジタル映像
信号と音声信号は、シリンダ4に搭載された磁気ヘッド
2,3で再生され、復調回路20に入力される。磁気テ
ープ1はキャプスタン5により走行する。磁気テープ1
の走行速度及びシリンダ4の回転周波数は、通常の例え
ば10倍とする。従って、復調回路20に入力される信
号は10倍に時間圧縮されていることになる。例えば、
磁気テープに120分信号が記録されてあれば12分で
再生できることになる。
The digital video signal and audio signal recorded on the magnetic tape 1 are reproduced by the magnetic heads 2 and 3 mounted on the cylinder 4 and input to the demodulation circuit 20. The magnetic tape 1 runs on the capstan 5. Magnetic tape 1
And the rotation frequency of the cylinder 4 are set to, for example, 10 times the normal speed. Therefore, the signal input to the demodulation circuit 20 is time-compressed ten times. For example,
If a signal for 120 minutes is recorded on the magnetic tape, it can be reproduced in 12 minutes.

【0012】一般に、磁気記録媒体にディジタル信号を
記録する場合には、スクランブルドNRZ,M2符号な
どに変調された後記録される。復調回路20では、この
ように変調された信号を元のディジタルデータに戻すた
めの信号処理、すなわち復調が行われる。復調回路20
で復調された信号は、誤り訂正回路21に入力され、磁
気記録再生過程で誤ったデータを検出し、訂正する。
Generally, when a digital signal is recorded on a magnetic recording medium, it is recorded after being modulated into a scrambled NRZ, M2 code or the like. The demodulation circuit 20 performs signal processing for returning the modulated signal to the original digital data, that is, demodulation. Demodulation circuit 20
The signal demodulated in step (1) is input to an error correction circuit 21, which detects and corrects erroneous data in a magnetic recording / reproducing process.

【0013】また、映像信号と音声信号が分離されて、
それぞれ圧縮回路22,23に入力される。映像信号
は、離散余弦変換(DCT)により、ビット圧縮され
る。音声信号は、非直線量子化、差分PCMなどによ
り、ビット圧縮される。その結果、映像信号と音声信号
合計の伝送レートは例えば20分の1に低減される。
Also, the video signal and the audio signal are separated,
The signals are input to the compression circuits 22 and 23, respectively. The video signal is bit-compressed by a discrete cosine transform (DCT). The audio signal is bit-compressed by nonlinear quantization, differential PCM, or the like. As a result, the transmission rate of the total of the video signal and the audio signal is reduced to, for example, 1/20.

【0014】圧縮回路22,23の出力信号は、パリテ
ィ付加回路24に入力される。また、このパリティ付加
回路24には、制御信号発生回路130からの制御信号
も入力される。ここで制御信号都は後述のように少なく
とも記録装置の動作を制御する制御信号を含む。このパ
リティ付加回路24で、伝送中で発生する誤りを訂正す
るための誤り訂正用のパリティ信号が付加され、伝送フ
ォーマットに従って、映像信号と音声信号をシリアルに
出力する等の信号処理が行なわれる。パリティ付加回路
24の出力信号は、変調回路25に入力される。変調回
路25では、伝送路27の特性や周波数帯域に応じて、
シリアル信号を変調する。この場合、伝送路27は空間
であり、例えば電波で伝送する場合には、変調回路25
では4相位相変調(QPSK)で変調する。変調された
信号は、送信回路26に入力され、伝送路27に送信信
号として出力される。このように、通常の10倍の速度
で信号を伝送することができる。
The output signals of the compression circuits 22 and 23 are input to a parity addition circuit 24. Further, a control signal from the control signal generating circuit 130 is also input to the parity adding circuit 24. Here, the control signal includes at least a control signal for controlling the operation of the printing apparatus as described later. The parity addition circuit 24 adds an error correction parity signal for correcting an error occurring during transmission, and performs signal processing such as serially outputting a video signal and an audio signal in accordance with a transmission format. The output signal of the parity adding circuit 24 is input to the modulation circuit 25. In the modulation circuit 25, according to the characteristics of the transmission path 27 and the frequency band,
Modulates a serial signal. In this case, the transmission path 27 is a space.
Then, modulation is performed by four-phase phase modulation (QPSK). The modulated signal is input to the transmission circuit 26 and output to the transmission path 27 as a transmission signal. In this way, signals can be transmitted at a speed ten times that of a normal signal.

【0015】上記の実施例では、VTRから信号が再生
される場合について示したが、信号源として、VTRに
限るものではなく、磁気ディスク装置、光ディスク装置
等いずれでも良い。
In the above embodiment, the case where a signal is reproduced from the VTR has been described. However, the signal source is not limited to the VTR, and may be any of a magnetic disk device and an optical disk device.

【0016】図2はディジタル情報受信装置を含むディ
ジタル情報受信及び記録再生装置の実施例の構成図であ
る。図2において、27は伝送路、30は受信回路、3
1は復調回路、32は誤り訂正回路、82はメモリ回
路、80は切換スイッチ、62は伸長回路、64はD/
A変換回路、70は映像信号の出力端子、131は制御
回路である。
FIG. 2 is a block diagram of an embodiment of a digital information receiving and recording / reproducing apparatus including a digital information receiving apparatus. In FIG. 2, 27 is a transmission line, 30 is a receiving circuit, 3
1 is a demodulation circuit, 32 is an error correction circuit, 82 is a memory circuit, 80 is a changeover switch, 62 is a decompression circuit, and 64 is D / D
A conversion circuit, 70 is a video signal output terminal, and 131 is a control circuit.

【0017】図1のディジタル情報送信装置からの伝送
路27に伝送された送信信号は、受信回路30で受信さ
れる。受信された信号は、復調回路31に入力される。
復調回路31は、図1の変調回路25に対応するもので
あり、元の信号に復調する。復調された信号は、誤り訂
正回路32に入力され、図1のパリティ付加回路24で
付加した誤り訂正用パリティ信号に基づき、伝送路27
で生じた誤りの検出、訂正を行う。この時、伝送系のS
/Nが不十分で、誤りを訂正しきれない場合には、信号
の相関性を用いて信号の置換などにより、修正を行う。
The transmission signal transmitted from the digital information transmitting apparatus of FIG. 1 to the transmission line 27 is received by the receiving circuit 30. The received signal is input to the demodulation circuit 31.
The demodulation circuit 31 corresponds to the modulation circuit 25 in FIG. 1, and demodulates to the original signal. The demodulated signal is input to the error correction circuit 32, and based on the error correction parity signal added by the parity addition circuit 24 in FIG.
Detects and corrects the error generated in. At this time, the transmission system S
If / N is insufficient and the error cannot be corrected, correction is performed by replacing the signal using the correlation of the signal.

【0018】誤り訂正回路32より出力される誤り訂正
された映像信号は、メモリ回路82を介して切換スイッ
チ80の記録時に選択される端子R側に入力される。メ
モリ回路82のメモリ容量は、少なくとも1フィールド
分有し、高速で受信した映像信号はコマおとしでメモリ
に記憶され、メモリから正規の速度で読みだされ、伸長
回路62に入力される。
The error-corrected video signal output from the error correction circuit 32 is input via the memory circuit 82 to the terminal R side selected at the time of recording by the changeover switch 80. The memory circuit 82 has a memory capacity of at least one field. Video signals received at high speed are stored in the memory frame by frame, read out from the memory at a regular speed, and input to the decompression circuit 62.

【0019】伸長回路62は、図1の圧縮回路22に対
応するものであり、離散余弦変換(DCT)に対応し
て、圧縮された映像信号はビット伸長されて、元の映像
信号に復元される。その出力信号は、D/A変換回路6
4に入力され、ディジタルからアナログの映像信号に変
換されて出力端子70より出力される。
The decompression circuit 62 corresponds to the compression circuit 22 of FIG. 1. In accordance with the discrete cosine transform (DCT), the compressed video signal is bit-decompressed and restored to the original video signal. You. The output signal from the D / A conversion circuit 6
4 and converted from digital to analog video signals and output from an output terminal 70.

【0020】また誤り訂正回路32より出力される誤り
訂正された制御信号が、制御回路131で検出され、し
たがって記録装置の動作例えば記録開始を制御すること
が可能となる。
An error-corrected control signal output from the error correction circuit 32 is detected by the control circuit 131, so that the operation of the recording apparatus, for example, the start of recording can be controlled.

【0021】また、図2において、33はパリティ付加
回路、34は変調回路、40は磁気テープ、41,42
は磁気ヘッド、43はシリンダ、44はキャプスタン、
50はサーボ制御回路、60は復調回路、61は誤り訂
正回路、63は伸長回路、65はD/A変換回路、71
は音声信号の出力端子である。
In FIG. 2, 33 is a parity addition circuit, 34 is a modulation circuit, 40 is a magnetic tape, 41 and 42.
Is a magnetic head, 43 is a cylinder, 44 is a capstan,
50 is a servo control circuit, 60 is a demodulation circuit, 61 is an error correction circuit, 63 is a decompression circuit, 65 is a D / A conversion circuit, 71
Is an audio signal output terminal.

【0022】誤り訂正回路32の出力信号は、パリティ
付加回路33に入力される。パリティ付加回路33で
は、記録、再生の過程で生じる誤りを検出、訂正するた
めのパリティ信号を付加する。パリティの付加された信
号は、変調回路34に入力される。変調回路34では、
磁気記録に適した符号に変調する。例えば、前記した、
スクランブルドNRZ,M2符号等である。変調された
信号は、シリンダ43に搭載された磁気ヘッド41,4
2で磁気テープ40に記録される。
The output signal of the error correction circuit 32 is input to a parity addition circuit 33. The parity adding circuit 33 adds a parity signal for detecting and correcting an error occurring in the process of recording and reproducing. The signal to which the parity is added is input to the modulation circuit 34. In the modulation circuit 34,
Modulates to a code suitable for magnetic recording. For example,
It is a scrambled NRZ, M2 code or the like. The modulated signal is supplied to the magnetic heads 41 and 4 mounted on the cylinder 43.
2 is recorded on the magnetic tape 40.

【0023】この時信号は、通常の10倍に時間軸圧縮
されているので、シリンダ43の回転周波数及び、磁気
テープ40の走行速度は、通常の10倍となるように、
サーボ制御回路50でシリンダ43の回転制御及びキャ
プスタン44の制御を行う。また、磁気テープ40の所
定の位置に、所定の信号を記録するために、受信した信
号から同期情報を検出し、その同期情報に基づきシリン
ダ41の回転位相制御を行う。
At this time, the signal is time-compressed to 10 times the normal time axis, so that the rotation frequency of the cylinder 43 and the running speed of the magnetic tape 40 become 10 times the normal time.
The servo control circuit 50 controls the rotation of the cylinder 43 and controls the capstan 44. Further, in order to record a predetermined signal at a predetermined position of the magnetic tape 40, synchronization information is detected from the received signal, and the rotation phase of the cylinder 41 is controlled based on the synchronization information.

【0024】次に、このようにして記録された信号を再
生する動作について説明する。再生時には、磁気テープ
40の走行速度及び、シリンダ43の回転周波数を通常
再生どうりとする。再生された信号は、復調回路60に
入力される。復調回路60は、変調回路34に対応する
ものであり、変調されていた信号を復調して出力する。
復調された信号は、誤り訂正回路61に入力され、磁気
記録再生系で生じた誤りをパリティ付加回路33で付加
したパリティ信号に基づいて、誤りを検出、訂正する。
また、映像信号と音声信号に分離して出力する。
Next, the operation of reproducing the signal recorded in this manner will be described. At the time of reproduction, the running speed of the magnetic tape 40 and the rotation frequency of the cylinder 43 are the same as those for normal reproduction. The reproduced signal is input to the demodulation circuit 60. The demodulation circuit 60 corresponds to the modulation circuit 34, and demodulates and outputs the modulated signal.
The demodulated signal is input to an error correction circuit 61, which detects and corrects an error generated in the magnetic recording / reproducing system based on a parity signal added by a parity addition circuit 33.
In addition, the video signal and the audio signal are separated and output.

【0025】映像信号は切換スイッチ80を介して伸長
回路62に入力される。伸長回路62は、図2の圧縮回
路22に対応するものであり、圧縮された映像信号は伸
長回路62でもとの映像信号に復元される。その出力信
号は、D/A変換回路64に入力され、ディジタルから
アナログの映像信号に変換されて端子70より出力され
る。
The video signal is input to the expansion circuit 62 via the changeover switch 80. The decompression circuit 62 corresponds to the compression circuit 22 in FIG. 2, and the compressed video signal is restored to the original video signal by the decompression circuit 62. The output signal is input to the D / A conversion circuit 64, converted from digital to analog video signal, and output from the terminal 70.

【0026】音声信号は、伸長回路63に入力される。
伸長回路63は、図1の圧縮回路23に対応するもので
あり、圧縮された音声信号は伸長回路63でもとの音声
信号に復元される。その出力信号は、D/A変換回路6
5に入力され、ディジタルからアナログの音声信号に変
換されて端子71より出力される。
The audio signal is input to a decompression circuit 63.
The decompression circuit 63 corresponds to the compression circuit 23 of FIG. 1, and the compressed audio signal is restored to the original audio signal by the decompression circuit 63. The output signal from the D / A conversion circuit 6
5 and is converted from a digital to an analog audio signal and output from a terminal 71.

【0027】図2に示す実施例では、誤り訂正回路32
より出力される映像信号を、メモリ回路82を介して伸
長回路62に入力するようにしたが、変調回路34の出
力信号をメモリ回路を介して復調回路60に入力するよ
うにしても良い。また、復調回路60、誤り訂正回路6
1の動作速度に余裕がある場合には、適宜、メモリ回路
を後置しても良く、あるいは、誤り訂正回路61、伸長
回路62の記憶容量に余裕があれば、それを用いてメモ
リ回路を省略しても良い。
In the embodiment shown in FIG.
The output video signal is input to the expansion circuit 62 via the memory circuit 82, but the output signal of the modulation circuit 34 may be input to the demodulation circuit 60 via the memory circuit. The demodulation circuit 60 and the error correction circuit 6
If there is room in the operation speed of the first circuit, a memory circuit may be appropriately added, or if there is room in the storage capacity of the error correction circuit 61 and the expansion circuit 62, the memory circuit may be used by using it. It may be omitted.

【0028】図1、図2に示す実施例で、伝送系や磁気
記録再生系で生じる誤りを検出したり、訂正するため
に、パリティを付加した。パリティの付加方法の一例と
して、D2フォーマットによる磁気記録再生装置即ちD
2フォーマットVTRの場合について図3に示す。D2
フォーマットVTRでは、1フィールドの信号を複数の
セグメントに分割して信号処理しているが、図3では、
その内の1つのセグメントについて示したものである。
図3において、90は映像データ群、91は外符号パリ
ティ群、92は内符号パリティ群である。まず、マトリ
クス状に整理された映像データ群90の図中、縦方向に
並んでいるデータに対して、外符号パリティが付加され
る。その後、映像データ群90及び外符号パリティ群9
1の図中、水平方向に並んでいるデータに対して、内符
号パリティが付加された形で記録信号を生成する。パリ
ティの生成は、ここでは詳細に説明しないが、生成多項
式G(x)にしたがって作られる。
In the embodiment shown in FIGS. 1 and 2, a parity is added in order to detect or correct an error occurring in the transmission system or the magnetic recording / reproducing system. As an example of the method of adding parity, a magnetic recording / reproducing apparatus using the D2 format,
FIG. 3 shows the case of a two-format VTR. D2
In the format VTR, a signal of one field is divided into a plurality of segments for signal processing.
One of the segments is shown.
In FIG. 3, 90 is a video data group, 91 is an outer code parity group, and 92 is an inner code parity group. First, an outer code parity is added to the data of the video data group 90 arranged in a matrix in the figure in the vertical direction. Thereafter, the video data group 90 and the outer code parity group 9
In FIG. 1, a recording signal is generated in a form in which an inner code parity is added to data arranged in the horizontal direction. The generation of the parity is not described in detail here, but is generated according to a generator polynomial G (x).

【0029】図1、図2に示す実施例で、パリティ付加
回路24,33で、パリティの生成のしかたを同じにす
れば、誤り訂正回路32,61の大部分を共通化でき
る。すなわち、誤り訂正回路32,61はそれぞれ記録
時と再生時に使用される回路なので共通化することで、
回路規模の低減を図ることができる。
In the embodiment shown in FIGS. 1 and 2, if the parity generating circuits 24 and 33 generate parity in the same manner, most of the error correction circuits 32 and 61 can be shared. That is, since the error correction circuits 32 and 61 are circuits used at the time of recording and at the time of reproduction, respectively,
The circuit scale can be reduced.

【0030】以上の実施例では述べなかったが、このよ
うなヘリカルスキャン型の磁気記録再生装置即ちVTR
では、再生時にトラックをジャンプするときに信号が不
連続になるため、信号の先頭部分にアンブル信号を付加
して記録している。アンブル信号の付加は、D2フォー
マットのVTRでも実施されているので、その詳細説明
は省略する。また、信号の始まり位置を定めるために、
同期信号を適宜付加しているが、それについても、例え
ば、D2フォーマットVTRで公知の技術なのでその詳
細説明は、省略する。
Although not described in the above embodiment, such a helical scan type magnetic recording / reproducing apparatus, ie, VTR
In this case, since the signal becomes discontinuous when the track is jumped during reproduction, an amble signal is added to the head of the signal and recorded. Since the addition of the amble signal is also performed in the D2 format VTR, its detailed description is omitted. Also, to determine the starting position of the signal,
Although a synchronization signal is appropriately added, a detailed description thereof is omitted, for example, since it is a known technique in a D2 format VTR.

【0031】図1に示す実施例では、アンブル信号の付
加は、パリティ付加回路24で行うと考えれば良い。あ
るいは、伝送路27の使用効率を高めるために、記録再
生装置側で行うこともできる。この場合に、アンブル信
号の付加は、図2のパリティ付加回路33で行うと考え
れば良い。アンブル信号の付加を、記録再生装置側で行
えば、伝送路27の使用効率を高めることができるが、
デイジタル信号送信装置側で行えば、同時に多数の記録
再生装置即ちVTRに信号を送出する場合に、VTRの
低価格化が図れ、その効果を大きくすることができる。
In the embodiment shown in FIG. 1, it can be considered that the addition of the amble signal is performed by the parity adding circuit 24. Alternatively, in order to increase the use efficiency of the transmission path 27, it can be performed on the recording / reproducing apparatus side. In this case, it can be considered that the addition of the amble signal is performed by the parity adding circuit 33 in FIG. If the recording / reproducing device adds the amble signal, the use efficiency of the transmission path 27 can be increased.
If the digital signal transmission apparatus is used, the cost of the VTR can be reduced and the effect can be enhanced when signals are simultaneously transmitted to a large number of recording / reproducing apparatuses, that is, VTRs.

【0032】本発明の応用実施例として、デイジタル信
号送信装置から伝送路を介して、多数の記録再生装置即
ちVTRに同時に、かつ高速に信号を送信することがで
きる。この時、同時に多数のVTRを制御するのは難し
く、さらに、どのVTRには録画し、どのVTRには記
録させないなどの制御も必要である。このような制御を
実現する技術を次に記述する。
As an application example of the present invention, a signal can be transmitted from a digital signal transmitting apparatus to a number of recording / reproducing apparatuses, that is, VTRs, simultaneously and at high speed via a transmission line. At this time, it is difficult to control a large number of VTRs at the same time, and further, it is necessary to perform control such as recording on any VTR and not recording on any VTR. The technology for realizing such control is described below.

【0033】そのためには、記録するデイジタル信号を
伝送する時に制御信号を送信する。その制御信号の一例
を図4に示す。図4において、110は同期信号、11
1はどのような制御を行うかを示すID信号、112は
どのVTRに対して制御するのかを示すアドレス信号、
113はアドレス信号112で指定したVTRを記録モ
ードとするための制御信号、114は記録停止するため
の制御信号、115,116はブランク信号、120は
実際に記録する信号である。
For this purpose, a control signal is transmitted when transmitting a digital signal to be recorded. FIG. 4 shows an example of the control signal. In FIG. 4, reference numeral 110 denotes a synchronization signal;
1 is an ID signal indicating what kind of control is performed, 112 is an address signal indicating which VTR is to be controlled,
Reference numeral 113 denotes a control signal for setting the VTR designated by the address signal 112 to the recording mode, reference numeral 114 denotes a control signal for stopping recording, reference numerals 115 and 116 denote blank signals, and reference numeral 120 denotes a signal to be actually recorded.

【0034】同期信号110に対し、所定の位置に、ど
のVTRに信号を記録するのかを示すアドレス信号11
2を送信することを示すID信号111を送信し、各V
TRをスタンバイの状態にする。アドレス信号を全て送
信し終わったら、ID信号113を送信することで、指
定したVTRでの記録信号120の記録を開始させるこ
とができる。記録信号120を送信した後記録停止を制
御するID信号114を送信する。信号115,116
はブランク信号であり、他の部分と信号伝送の形式を揃
えるための信号で意味を持たない信号部分である。
An address signal 11 indicating which VTR is to be recorded at a predetermined position with respect to the synchronization signal 110
2 to transmit an ID signal 111 indicating that
Put TR in standby state. When all the address signals have been transmitted, the recording of the recording signal 120 on the designated VTR can be started by transmitting the ID signal 113. After transmitting the recording signal 120, an ID signal 114 for controlling recording stop is transmitted. Signals 115 and 116
Is a blank signal, which is a signal for making the signal transmission format uniform with other parts and has no meaning.

【0035】これらの制御信号は、図1に示す実施例で
は、制御信号発生回路130で作成され、パリティ付加
回路24で伝送中に生じる誤りを訂正するパリティ信号
が付加されて送信される。
In the embodiment shown in FIG. 1, these control signals are generated by the control signal generating circuit 130, and the parity adding circuit 24 adds a parity signal for correcting an error generated during transmission and transmits the control signal.

【0036】図2に示す実施例の装置では、受信回路3
0で受信し、復調回路31で復調し、誤り訂正回路32
で伝送中に使用中に生じた誤りを訂正した後、制御回路
131で制御信号を検出し、記録再生装置を記録、停止
制御する。
In the apparatus of the embodiment shown in FIG.
0, and is demodulated by a demodulation circuit 31 and an error correction circuit 32
After correcting an error occurring during use during transmission, the control circuit 131 detects a control signal and controls recording and playback of the recording / reproducing apparatus.

【0037】以上説明したように、応用本実施例を用い
ることにより、多数のVTRを選択的にしかも同時に制
御することができる。
As described above, a large number of VTRs can be selectively and simultaneously controlled by using the present embodiment.

【0038】[0038]

【発明の効果】以上説明したように、本発明によれば、
ディジタル情報を時間圧縮しビット圧縮し変調して送信
することができる。
As described above, according to the present invention,
Digital information can be time-compressed, bit-compressed, modulated, and transmitted.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例のディジタル情報送信装置の構
成図である。
FIG. 1 is a configuration diagram of a digital information transmitting apparatus according to an embodiment of the present invention.

【図2】ディジタル情報受信装置を含むディジタル情報
受信及び記録再生装置の実施例の構成図である。
FIG. 2 is a configuration diagram of an embodiment of a digital information receiving and recording / reproducing apparatus including a digital information receiving apparatus.

【図3】従来のパリティ付加方法を示す図である。FIG. 3 is a diagram showing a conventional parity adding method.

【図4】制御信号の図である。FIG. 4 is a diagram of a control signal.

【符号の説明】[Explanation of symbols]

1,2,3,4,5,10…時間圧縮手段 22…圧縮回路 23…パリテイ付加回路 25…変調回路 26…送信回路 1, 2, 3, 4, 5, 10 time compression means 22 compression circuit 23 parity addition circuit 25 modulation circuit 26 transmission circuit

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H04L 1/00 H04L 1/00 A H04N 5/92 H04N 5/92 H 7/24 7/13 A (72)発明者 西村 恵造 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所家電研究所内 (72)発明者 綿谷 由純 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所家電研究所内 (72)発明者 柴田 晃 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所家電研究所内────────────────────────────────────────────────── ─── Continued on the front page (51) Int.Cl. 6 Identification symbol FI H04L 1/00 H04L 1/00 A H04N 5/92 H04N 5/92 H 7/24 7/13 A (72) Inventor Keizo Nishimura 292 Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Prefecture, Japan Hitachi Electronics Co., Ltd. 292 Yoshida-cho, Totsuka-ku, Yokohama-shi

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】ディジタル情報を時間圧縮する時間圧縮手
段と、 前記時間圧縮手段の出力信号をビット圧縮するビット圧
縮手段と、 前記ビット圧縮手段の出力信号に伝送路で発生する誤り
を訂正するためのパリテイ信号を付加するためのパリテ
イ信号付加手段と、 前記パリテイ信号付加手段の出力信号を変調する変調手
段と、 前記変調手段からの変調された信号を前記伝送路に向け
て電波で送信する送信手段とを備えたことを特徴とする
ディジタル情報送信装置。
1. A time compression means for time-compressing digital information, a bit compression means for bit-compressing an output signal of the time compression means, and an error occurring in a transmission path in an output signal of the bit compression means. Parity signal adding means for adding the parity signal of the above, modulating means for modulating an output signal of the parity signal adding means, and transmitting the modulated signal from the modulating means toward the transmission line by radio waves. Means for transmitting digital information.
JP10564697A 1997-04-23 1997-04-23 Digital information transmitter Expired - Lifetime JP3008883B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10564697A JP3008883B2 (en) 1997-04-23 1997-04-23 Digital information transmitter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10564697A JP3008883B2 (en) 1997-04-23 1997-04-23 Digital information transmitter

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP19065590A Division JP3011239B2 (en) 1990-07-06 1990-07-20 Digital information receiver

Publications (2)

Publication Number Publication Date
JPH1097757A true JPH1097757A (en) 1998-04-14
JP3008883B2 JP3008883B2 (en) 2000-02-14

Family

ID=14413228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10564697A Expired - Lifetime JP3008883B2 (en) 1997-04-23 1997-04-23 Digital information transmitter

Country Status (1)

Country Link
JP (1) JP3008883B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6501104B2 (en) 2014-12-11 2019-04-17 セイコーエプソン株式会社 Recording apparatus and recording method
KR101667343B1 (en) * 2015-03-02 2016-10-28 장명계 Size adjustable functionality shoes

Also Published As

Publication number Publication date
JP3008883B2 (en) 2000-02-14

Similar Documents

Publication Publication Date Title
US8009375B2 (en) Apparatus and method for receiving and recording digital information
JP3008883B2 (en) Digital information transmitter
JP3011239B2 (en) Digital information receiver
JP3008885B2 (en) Digital information transmitter
JP3039440B2 (en) Digital information recording device, reproducing device and method thereof
JP3008884B2 (en) Digital information receiver
JP3008882B2 (en) Digital information receiving, recording and reproducing device
JP3178467B2 (en) Digital information transmitting apparatus, transmitting method and generating method
JP3025658B2 (en) Digital information recording device, receiving device and method thereof
JP3183289B2 (en) Digital information transmission / reception recording / reproduction system, transmission / reception recording system, transmission apparatus, reception / recording apparatus and method therefor
JP3031285B2 (en) Digital information transmitter
JP3031284B2 (en) Digital information receiver
JP3275917B2 (en) Digital information transmitting device and receiving device
JP3275916B2 (en) Digital information transmitting device and receiving device
JP3615184B2 (en) Digital information transmitting apparatus and transmitting method
JP3555616B2 (en) Digital information transmission / reception apparatus and transmission / reception method
JP3428543B2 (en) Digital information recording device, reproducing device and method thereof
JP3661001B2 (en) Digital information transmitter and receiver
JP4022561B2 (en) Digital information transmitting apparatus, digital information transmitting method, digital information transmitting / receiving apparatus, and digital information transmitting / receiving method
JP3983256B2 (en) Digital information receiver
JP3293600B2 (en) Digital information recording / reproducing apparatus, reception recording / reproducing apparatus and method thereof
JP3793543B2 (en) Receiver
JP4067032B2 (en) Digital information receiver
JP2000156866A (en) Digital information receiver and recording device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071203

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081203

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091203

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101203

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101203

Year of fee payment: 11