JP3011239B2 - Digital information receiver - Google Patents

Digital information receiver

Info

Publication number
JP3011239B2
JP3011239B2 JP19065590A JP19065590A JP3011239B2 JP 3011239 B2 JP3011239 B2 JP 3011239B2 JP 19065590 A JP19065590 A JP 19065590A JP 19065590 A JP19065590 A JP 19065590A JP 3011239 B2 JP3011239 B2 JP 3011239B2
Authority
JP
Japan
Prior art keywords
digital information
bit
signal
error
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP19065590A
Other languages
Japanese (ja)
Other versions
JPH0479588A (en
Inventor
仁朗 尾鷲
英雄 新井
恭一 細川
恵造 西村
由純 綿谷
晃 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP19065590A priority Critical patent/JP3011239B2/en
Priority to US07/727,059 priority patent/US5337199A/en
Publication of JPH0479588A publication Critical patent/JPH0479588A/en
Priority to US08/238,528 priority patent/US5671095A/en
Priority to US08/457,486 priority patent/US5517368A/en
Priority to US08/457,597 priority patent/US5530598A/en
Priority to US08/620,879 priority patent/US5699203A/en
Priority to US08/620,880 priority patent/US5673154A/en
Priority to JP10564597A priority patent/JP3039440B2/en
Priority to US08/917,176 priority patent/US5862004A/en
Priority to US09/188,303 priority patent/US6002536A/en
Priority to US09/326,595 priority patent/US6069757A/en
Application granted granted Critical
Publication of JP3011239B2 publication Critical patent/JP3011239B2/en
Priority to US09/567,005 priority patent/US6278564B1/en
Priority to US09/654,962 priority patent/US6324025B1/en
Priority to US09/809,047 priority patent/US6498691B2/en
Priority to US10/277,830 priority patent/US6590726B2/en
Priority to US10/404,452 priority patent/US7012769B2/en
Priority to US10/603,612 priority patent/US7027240B2/en
Priority to US10/734,302 priority patent/US6952315B2/en
Priority to US11/305,052 priority patent/US7259926B2/en
Priority to US11/305,229 priority patent/US8009375B2/en
Priority to US11/495,464 priority patent/US7286310B2/en
Priority to US11/926,705 priority patent/US7859777B2/en
Priority to US11/926,801 priority patent/US7808733B2/en
Priority to US11/926,647 priority patent/US7952823B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Television Signal Processing For Recording (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明はディジタル情報受信装置に係り、特にビット
圧縮され変調されて送信されたディジタル情報とディジ
タル記録装置からの再生信号を受信するディジタル情報
受信装置に関する。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital information receiving apparatus, and more particularly to a digital information receiving apparatus for receiving digital information transmitted by being bit-compressed and modulated and a reproduction signal from a digital recording apparatus. Related to the device.

[従来の技術] 従来、情報信号を圧縮し、変調して送信し、送信され
た信号を受信する装置に関しては例えば、特開昭63−28
143号公報に記載されている。本公報には、パケット伝
送技術を採用して一定時間単位の番組を短時間に短縮し
て放送し、これを受信側で実時間に伸長して再生し聴取
する技術が記載されている。
2. Description of the Related Art Conventionally, an apparatus for compressing, modulating and transmitting an information signal and receiving the transmitted signal is disclosed in, for example, Japanese Patent Application Laid-Open No.
No. 143 publication. This publication describes a technique in which a program in a fixed time unit is broadcasted in a short time by employing a packet transmission technique, and the broadcast is expanded and reproduced in real time on a receiving side.

また、テレビジョン学会誌、37巻、第5号、第366−3
74頁(1983年5月)には、「衛星テレビジョン放送の音
声信号方式」と題する解説記事が掲載されている。本解
説記事には、音声信号を14/10ビット準瞬時圧伸(5レ
ンジ)則に基づき圧縮し、4相DPSK(Differential Pha
se Shift Keying)して送信し、その送信信号を受信す
るテレビジョン放送の音声信号方式が記載されている。
Also, The Institute of Television Engineers of Japan, Vol. 37, No. 5, 366-3
On page 74 (May 1983), a commentary article titled "Audio Signal System for Satellite Television Broadcasting" is published. This commentary article describes a four-phase DPSK (Differential Pha
A description is given of an audio signal system of television broadcasting in which the transmission signal is transmitted after receiving (se Shift Keying).

[発明が解決しようとする課題] しかし、送信されたビット圧縮ディジタル情報を受信
すると共にディジタル記録再生装置からのビット圧縮デ
ィジタル情報再生信号を受信するディジタル情報受信装
置については記載されていない。
[Problems to be Solved by the Invention] However, there is no description of a digital information receiving apparatus that receives transmitted bit-compressed digital information and receives a bit-compressed digital information reproduction signal from a digital recording / reproducing apparatus.

本発明の目的は、送信されたビット圧縮ディジタル情
報を受信すると共にディジタル記録再生装置からのビッ
ト圧縮ディジタル情報再生信号を受ける際に、前記ビッ
ト圧縮に対応してビット伸長するビット伸長手段を共用
可能なディジタル情報受信装置を提供することにある。
An object of the present invention is to share bit expansion means for expanding a bit corresponding to the bit compression when receiving transmitted bit compressed digital information and receiving a bit compressed digital information reproduction signal from a digital recording / reproducing apparatus. And a digital information receiving apparatus.

[課題を解決するための手段] 前記目的を達成するために、本発明のディジタル情報
受信装置は、 伝送路を介して伝送されたビット圧縮ディジタル情報
を受信する受信手段と、 前記受信手段の出力信号を復調する復調手段と、 前記復調手段の出力信号の誤りを訂正する誤り訂正手
段と、 前記誤り訂正手段により訂正された誤り訂正ビット圧
縮ディジタル情報を記録再生装置に出力する第1出力部
と、 前記記録再生装置からの再生信号を入力する入力部
と、 前記誤り訂正手段により訂正された誤り訂正ビット圧
縮ディジタル情報と前記入力部からの再生信号とを選択
する選択手段と、 前記選択手段の出力信号を前記ビット圧縮ディジタル
情報に対応してビット伸長するビット伸長手段と、 前記ビット伸長手段により伸長されたビット伸長情報
を出力する第2出力部と を備えた。
[Means for Solving the Problems] To achieve the above object, a digital information receiving apparatus of the present invention comprises: a receiving means for receiving bit-compressed digital information transmitted via a transmission line; and an output of the receiving means. Demodulation means for demodulating a signal; error correction means for correcting an error in an output signal of the demodulation means; An input unit for inputting a reproduction signal from the recording / reproducing device; an error correction bit compression digital information corrected by the error correction unit; and a selection unit for selecting a reproduction signal from the input unit; Bit decompression means for bit-expanding an output signal in accordance with the bit-compressed digital information; bit decompression expanded by the bit decompression means And a second output section for outputting a broadcast.

また、伝送路を介して伝送されたビット圧縮ディジタ
ル情報を受信する受信手段と、 前記受信手段の出力信号を復調する復調手段と、 前記復調手段の出力信号の誤りを訂正する誤り訂正手
段と、 情報映出装置への第2出力部と、 記録再生装置への第1出力部と、 記録再生装置からの入力部と、 切換スイッチと、 前記切換スイッチの一方向切換で前記誤り訂正手段に
より訂正された誤り訂正ビット圧縮ディジタル情報を前
記第1出力部に伝達し、かつ前記誤り訂正手段により訂
正された誤り訂正ビット圧縮ディジタル情報を伸長し前
記第2出力部に伝達する第1伝達経路と、 前記切換スイッチの他方切換で前記入力部からの前記
ビット圧縮ディジタル情報を伸長し前記第2出力部に伝
達する第2伝達経路と を備えた。
Further, receiving means for receiving the bit-compressed digital information transmitted via a transmission path, demodulating means for demodulating an output signal of the receiving means, and error correcting means for correcting an error of an output signal of the demodulating means, A second output unit to the information projection device; a first output unit to the recording / reproducing device; an input unit from the recording / reproducing device; a changeover switch; A first transmission path for transmitting the compressed error-corrected bit-compressed digital information to the first output section, and expanding the error-corrected bit-compressed digital information corrected by the error correction means and transmitting the expanded digital information to the second output section; A second transmission path for expanding the bit-compressed digital information from the input section and transmitting the expanded bit-compressed digital information to the second output section by switching the other of the changeover switches.

また、前記受信手段の受信するビット圧縮ディジタル
情報は、該ディジタル情報受信装置の外部の伝送路から
伝送されたものとした。
The bit-compressed digital information received by the receiving means is transmitted from a transmission line outside the digital information receiving device.

また、前記第1出力部は、前記誤り訂正ビット圧縮デ
ィジタル情報を伸長および圧縮することなしに前記記録
再生装置へ出力するようにした。
The first output section outputs the error-corrected bit-compressed digital information to the recording / reproducing apparatus without expanding and compressing the digital information.

また、前記外部の伝送路は、電波で伝送するものとし
た。
Further, the external transmission path is transmitted by radio waves.

[作用] 選択手段がビット圧縮ディジタル情報受信の方を選択
した時、記録再生装置からの再生信号を選択した時、そ
のどちらかを選択しても、選択手段の出力情報は、共通
のビット伸長手段でビット伸長される。
[Operation] When the selection means selects the bit-compressed digital information reception, when the reproduction signal from the recording / reproduction device is selected, and when either of them is selected, the output information of the selection means has the common bit expansion. Bit decompression by means.

[実施例] 本発明を実施例にもとづき図面を参照して説明する。[Examples] The present invention will be described based on examples with reference to the drawings.

第1図は本発明の一実施例のディジタル情報受信装置
を含むディジタル情報受信及び記録再生装置の構成図で
ある。第2図は第1図に向けて送信信号を送信するディ
ジタル情報送信装置の構成図である。
FIG. 1 is a block diagram of a digital information receiving and recording / reproducing apparatus including a digital information receiving apparatus according to one embodiment of the present invention. FIG. 2 is a block diagram of a digital information transmitting apparatus for transmitting a transmission signal toward FIG.

まず、第2図のディジタル情報送信装置について説明
する。第2図において、1は磁気テープ、2,3は磁気ヘ
ッド、4はシリンダ、5はキャプスタン、10はサーボ制
御回路、20は復調回路、21は誤り訂正回路、22,23は圧
縮回路、130は制御信号発生回路、24はパリティ付加回
路、25は変調回路、26は送信回路、27は伝送路である。
First, the digital information transmitting apparatus shown in FIG. 2 will be described. In FIG. 2, 1 is a magnetic tape, 2 and 3 are magnetic heads, 4 is a cylinder, 5 is a capstan, 10 is a servo control circuit, 20 is a demodulation circuit, 21 is an error correction circuit, 22 and 23 are compression circuits, 130 is a control signal generation circuit, 24 is a parity addition circuit, 25 is a modulation circuit, 26 is a transmission circuit, and 27 is a transmission line.

磁気テープ1に記録されたディジタル映像信号と音声
信号は、シリンダ4に搭載された磁気ヘッド2,3で再生
され、復調回路20に入力される。磁気テープ1はキャプ
スタン5により走行する。磁気テープ1の走行速度及び
シリンダ4の回転周波数は、通常の例えば10倍とする。
従って、復調回路20に入力される信号は10倍に時間圧縮
されていることになる。例えば、磁気テープに120分信
号が記録されてあれば12分で再生できることになる。
The digital video signal and audio signal recorded on the magnetic tape 1 are reproduced by the magnetic heads 2 and 3 mounted on the cylinder 4 and input to the demodulation circuit 20. The magnetic tape 1 runs on the capstan 5. The running speed of the magnetic tape 1 and the rotation frequency of the cylinder 4 are set to, for example, ten times the normal speed.
Therefore, the signal input to the demodulation circuit 20 is time-compressed ten times. For example, if a 120-minute signal is recorded on a magnetic tape, it can be reproduced in 12 minutes.

一般に、磁気記録媒体にディジタル信号を記録する場
合には、スクランブルドNRZ,M2符号などに変調された後
記録される。復調回路20では、このように変調された信
号を元のディジタルデータに戻すための信号処理、すな
わち復調が行われる。復調回路20で復調された信号は、
誤り訂正回路21に入力され、磁気記録再生過程で誤った
データを検出し、訂正する。
Generally, when a digital signal is recorded on a magnetic recording medium, it is recorded after being modulated into a scrambled NRZ, M2 code or the like. The demodulation circuit 20 performs signal processing for returning the modulated signal to the original digital data, that is, demodulation. The signal demodulated by the demodulation circuit 20 is
The data is input to the error correction circuit 21 and detects and corrects erroneous data in the magnetic recording / reproducing process.

また、映像信号と音声信号が分離されて、それぞれ圧
縮回路22,23に入力される。映像信号は、離散余弦変換
(DCT)により、ビット圧縮される。音声信号は、非直
線量子化、差分PCMなどにより、ビット圧縮される。そ
の結果、映像信号と音声信号合計の伝送レートは例えば
20分の1に低減される。
The video signal and the audio signal are separated and input to the compression circuits 22 and 23, respectively. The video signal is bit-compressed by a discrete cosine transform (DCT). The audio signal is bit-compressed by nonlinear quantization, differential PCM, or the like. As a result, the transmission rate of the sum of the video signal and the audio signal is, for example,
Reduced by a factor of 20.

圧縮回路22,23の出力信号は、パリティ付加回路24に
入力される。また、このパリティ付加回路24には、制御
信号発生回路130からの制御信号も入力される。ここで
制御信号とは後述のように少なくともディジタル記録装
置の動作を制御する制御信号を含む。このパリティ付加
回路24で、伝送中で発生する誤りを訂正するための誤り
訂正用のパリティ信号が付加され、伝送フォーマットに
従って、映像信号と音声信号をシリアルに出力する等の
信号処理が行なわれる。パリティ付加回路24の出力信号
は、変調回路25に入力される。変調回路25では、伝送路
27の特性や周波数帯域に応じて、シリアル信号を変調す
る。この場合、伝送路27は空間であり、例えば電波で伝
送する場合には、変調回路25では4相位相変調(QPSK)
で変調する。変調された信号は、送信回路26に入力さ
れ、伝送路27に送信信号として出力される。このよう
に、通常の10倍の速度で信号を伝送することができる。
The output signals of the compression circuits 22 and 23 are input to the parity addition circuit 24. Further, a control signal from the control signal generating circuit 130 is also input to the parity adding circuit 24. Here, the control signal includes at least a control signal for controlling the operation of the digital recording apparatus as described later. The parity adding circuit 24 adds an error correcting parity signal for correcting an error occurring during transmission, and performs signal processing such as serially outputting a video signal and an audio signal in accordance with a transmission format. The output signal of the parity adding circuit 24 is input to the modulation circuit 25. In the modulation circuit 25, the transmission path
Modulates serial signals according to 27 characteristics and frequency bands. In this case, the transmission path 27 is a space. For example, when transmitting by radio waves, the modulation circuit 25 uses four-phase phase modulation (QPSK).
Modulate with The modulated signal is input to the transmission circuit 26, and is output to the transmission path 27 as a transmission signal. In this way, signals can be transmitted at 10 times the speed of normal.

上記の実施例では、VTRから信号が再生される場合に
ついて示したが、信号源として、VTRに限るものではな
く、磁気ディスク装置、光ディスク装置等いずれでも良
い。
In the above embodiment, the case where the signal is reproduced from the VTR has been described. However, the signal source is not limited to the VTR, and may be any of a magnetic disk device, an optical disk device, and the like.

次に、第1図のディジタル情報受信装置を含むディジ
タル情報受信及び記録再生装置について説明する。第1
図において、27は伝送路、30は受信回路、31は復調回
路、32は誤り訂正回路、82はメモリ回路、80は切換スイ
ッチ、62は伸長回路、64はD/A変換回路、70は映像信号
の出力端子、131は制御回路である。
Next, a digital information receiving and recording / reproducing apparatus including the digital information receiving apparatus of FIG. 1 will be described. First
In the figure, 27 is a transmission line, 30 is a reception circuit, 31 is a demodulation circuit, 32 is an error correction circuit, 82 is a memory circuit, 80 is a changeover switch, 62 is a decompression circuit, 64 is a D / A conversion circuit, and 70 is video A signal output terminal 131 is a control circuit.

第2図のディジタル情報送信装置からの伝送路27に伝
送された送信信号は、受信回路30で受信される。受信さ
れた信号は、復調回路31に入力される。復調回路31は、
第2図の変調回路25に対応するものであり、元の信号に
復調する。復調された信号は、誤り訂正回路32に入力さ
れ、第2図のパリティ付加回路24で付加した誤り訂正用
パリティ信号に基づき、伝送路27で生じた誤りの検出、
訂正を行う。この時、伝送系のS/Nが不十分で、誤りを
訂正しきれない場合には、信号の相関性を用いて信号の
置換などにより、修正を行う。
The transmission signal transmitted from the digital information transmitting apparatus of FIG. 2 to the transmission path 27 is received by the receiving circuit 30. The received signal is input to the demodulation circuit 31. The demodulation circuit 31
This corresponds to the modulation circuit 25 in FIG. 2, and demodulates to the original signal. The demodulated signal is input to an error correction circuit 32, and based on the error correction parity signal added by the parity addition circuit 24 in FIG.
Make corrections. At this time, if the S / N of the transmission system is insufficient and the error cannot be corrected, the correction is performed by replacing the signal using the correlation of the signal.

誤り訂正回路32より出力される誤り訂正された映像信
号は、メモリ回路82を介して切換スイッチ80の記録時に
選択される端子R側に入力される。メモリ回路82のメモ
リ容量は、少なくとも1フィールド分有し、高速で受信
した映像信号はコマおとしでメモリに記憶され、メモリ
から正規の速度で読みだされ、伸長回路62に入力され
る。
The error-corrected video signal output from the error correction circuit 32 is input via the memory circuit 82 to the terminal R side selected when the changeover switch 80 records. The memory circuit 82 has a memory capacity of at least one field. Video signals received at high speed are stored in the memory frame by frame, read out from the memory at a regular speed, and input to the decompression circuit 62.

伸長回路62は、図2の圧縮回路22に対応するものであ
り、離散余弦変換(DCT)に対応して、圧縮された映像
信号はビット伸長されて、元の映像信号に復元される。
その出力信号は、D/A変換回路64に入力され、ディジタ
ルからアナログの映像信号に変換されて出力端子70より
出力される。
The decompression circuit 62 corresponds to the compression circuit 22 of FIG. 2, and in accordance with the discrete cosine transform (DCT), the compressed video signal is bit-decompressed and restored to the original video signal.
The output signal is input to the D / A conversion circuit 64, converted from digital to analog video signal, and output from the output terminal 70.

また誤り訂正回路32より出力される誤り訂正された制
御信号が、制御回路131で検出され、したがって記録装
置の動作例えば記録開始を制御することが可能となる。
Further, the error-corrected control signal output from the error correction circuit 32 is detected by the control circuit 131, so that the operation of the recording apparatus, for example, the start of recording can be controlled.

また、第1図において、33はパリティ付加回路、34は
変調回路、40は磁気テープ、41,42は磁気ヘッド、43は
シリンダ、44はキャプスタン、50はサーボ制御回路、60
は復調回路、61は誤り訂正回路、63は伸長回路、65はD/
A変換回路、71は音声信号の出力端子である。
In FIG. 1, 33 is a parity addition circuit, 34 is a modulation circuit, 40 is a magnetic tape, 41 and 42 are magnetic heads, 43 is a cylinder, 44 is a capstan, 50 is a servo control circuit, 60
Is a demodulation circuit, 61 is an error correction circuit, 63 is a decompression circuit, 65 is D /
The A conversion circuit 71 is an audio signal output terminal.

誤り訂正回路32の出力信号は、パリティ付加回路33に
入力される。パリティ付加回路33では、記録、再生の過
程で生じる誤りを検出、訂正するためのパリティ信号を
付加する。パリティの付加された信号は、変調回路34に
入力される。変調回路34では、磁気記録に適した符号に
変調する。例えば、前記した、スクランブルドNRZ,M2符
号等である。変調された信号は、シリンダ43に搭載され
た磁気ヘッド41,42で磁気テープ40に記録される。
The output signal of the error correction circuit 32 is input to the parity addition circuit 33. The parity adding circuit 33 adds a parity signal for detecting and correcting an error occurring in the process of recording and reproducing. The signal to which the parity is added is input to the modulation circuit 34. The modulation circuit 34 modulates to a code suitable for magnetic recording. For example, the above-mentioned scrambled NRZ, M2 code and the like are used. The modulated signal is recorded on the magnetic tape 40 by the magnetic heads 41 and 42 mounted on the cylinder 43.

この時信号は、通常の10倍に時間軸圧縮されているの
で、シリンダ43の回転周波数及び、磁気テープ40の走行
速度は、通常の10倍となるように、サーボ制御回路50で
シリンダ43の回転制御及びキャプスタン44の制御を行
う。また、磁気テープ40の所定の位置に、所定の信号を
記録するために、受信した信号から同期情報を検出し、
その同期情報に基づきシリンダ41の回転位相制御を行
う。
At this time, since the signal is time-axis compressed to 10 times the normal time, the servo control circuit 50 controls the rotation frequency of the cylinder 43 and the traveling speed of the magnetic tape 40 to 10 times the normal time. The rotation control and the control of the capstan 44 are performed. Further, in order to record a predetermined signal at a predetermined position on the magnetic tape 40, synchronization information is detected from the received signal,
The rotation phase of the cylinder 41 is controlled based on the synchronization information.

次にこのようにして記録された信号を再生する動作に
ついて説明する。再生時には、磁気テープ40の走行速度
及び、シリンダ43の回転周波数を通常再生どうりとす
る。再生された信号は、復調回路60に入力される。復調
回路60は、変調回路34に対応するものであり、変調され
ていた信号を復調して出力する。復調された信号は、誤
り訂正回路61に入力され、磁気記録再生系で生じた誤り
をパリティ付加回路33で付加したパリティ信号に基づい
て、誤りを検出、訂正する。また、映像信号と音声信号
に分離して出力する。
Next, the operation of reproducing the signal recorded in this manner will be described. At the time of reproduction, the running speed of the magnetic tape 40 and the rotation frequency of the cylinder 43 are the same as those for normal reproduction. The reproduced signal is input to the demodulation circuit 60. The demodulation circuit 60 corresponds to the modulation circuit 34, and demodulates and outputs the modulated signal. The demodulated signal is input to an error correction circuit 61, which detects and corrects the error based on a parity signal to which an error generated in the magnetic recording / reproducing system is added by a parity adding circuit 33. In addition, the video signal and the audio signal are separated and output.

映像信号は切換スイッチ80を介して伸長回路62に入力
される。伸長回路62は、第2図の圧縮回路22に対応する
ものであり、圧縮された映像信号は伸長回路62でもとの
映像信号に復元される。その出力信号は、D/A変換回路6
4に入力され、ディジタルからアナログの映像信号に変
換されて端子70より出力される。
The video signal is input to the expansion circuit 62 via the changeover switch 80. The expansion circuit 62 corresponds to the compression circuit 22 shown in FIG. 2, and the compressed video signal is restored to the original video signal by the expansion circuit 62. The output signal is supplied to the D / A conversion circuit 6
4 and converted from digital to analog video signals and output from terminal 70.

音声信号は、伸長回路63に入力される。伸長回路63
は、第2図の圧縮回路23に対応するものであり、圧縮さ
れた音声信号は伸長回路63でもとの音声信号に復元され
る。その出力信号は、D/A変換回路65に入力され、ディ
ジタルからアナログの音声信号に変換されて端子71より
出力される。
The audio signal is input to the expansion circuit 63. Expansion circuit 63
Corresponds to the compression circuit 23 in FIG. 2, and the compressed audio signal is restored to the original audio signal in the decompression circuit 63. The output signal is input to the D / A conversion circuit 65, converted from digital to analog audio signals, and output from the terminal 71.

第1図に示す実施例では、誤り訂正回路32より出力さ
れる映像信号を、メモリ回路82を介して伸長回路62に入
力するようにしたが、変調回路34の出力を、メモリ回路
を介して復調回路60に入力するようにしても良い。ま
た、復調回路60、誤り訂正回路61の動作速度に余裕があ
る場合には、適宜、メモリ回路を後置しても良く、ある
いは、誤り訂正回路61、伸長回路62の記憶容量に余裕が
あれば、それを用いてメモリ回路を省略しても良い。
In the embodiment shown in FIG. 1, the video signal output from the error correction circuit 32 is input to the expansion circuit 62 via the memory circuit 82, but the output of the modulation circuit 34 is input via the memory circuit. The signal may be input to the demodulation circuit 60. If the demodulation circuit 60 and the error correction circuit 61 have sufficient operation speed, a memory circuit may be appropriately provided afterward, or if there is sufficient storage capacity of the error correction circuit 61 and the expansion circuit 62. If it is used, the memory circuit may be omitted.

第2図、第1図に示す実施例で、伝送系や磁気記録再
生系で生じる誤りを検出したり、訂正するために、パリ
ティを付加した。パリティの付加方法の一例として、D2
フォーマットによる磁気記録再生装置即ちD2フォーマッ
トVTRの場合について第3図に示す。D2フォーマットVTR
では、1フィールドの信号を複数のセグメントに分割し
て信号処理しているが、第3図では、その内の1つのセ
グメントについて示したものである。第3図において、
90は映像データ群、91は外符号パリティ群、92は内符号
パリティ群である。まず、マトリクス状に整理された映
像データ群90の図中、縦方向に並んでいるデータに対し
て、外符号パリティが付加される。その後、映像データ
群90及び外符号パリティ群91の図中、水平方向に並んで
いるデータに対して、内符号パリティが付加された形で
記録信号を生成する。パリティの生成は、ここでは詳細
に説明しないが、生成多項式G(x)にしたがって作ら
れる。
In the embodiment shown in FIGS. 2 and 1, a parity is added to detect or correct an error occurring in the transmission system or the magnetic recording / reproducing system. As an example of the method of adding parity, D2
FIG. 3 shows a magnetic recording / reproducing apparatus using a format, that is, a D2 format VTR. D2 format VTR
In FIG. 3, a signal of one field is divided into a plurality of segments for signal processing, but FIG. 3 shows only one of the segments. In FIG.
90 is a video data group, 91 is an outer code parity group, and 92 is an inner code parity group. First, an outer code parity is added to data arranged in the vertical direction in the figure of the video data group 90 arranged in a matrix. Thereafter, a recording signal is generated in such a manner that an inner code parity is added to the data of the video data group 90 and the outer code parity group 91 which are arranged in the horizontal direction in the drawing. The generation of the parity is not described in detail here, but is generated according to a generator polynomial G (x).

第2図、第1図に示す実施例で、パリティ付加回路2
4,33で、パリティの生成のしかたを同じにすれば、誤り
訂正回路32,61の大部分を共通化できる。すなわち、誤
り訂正回路32,61はそれぞれ記録時と再生時に使用され
る回路なので共通化することで、回路規模の低減を図る
ことができる。
In the embodiment shown in FIG. 2 and FIG.
If the method of generating parity is the same in 4, 33, most of the error correction circuits 32, 61 can be shared. That is, since the error correction circuits 32 and 61 are circuits used at the time of recording and at the time of reproduction, respectively, the circuit scale can be reduced by sharing them.

以上の実施例では述べなかったが、このようなヘリカ
ルスキャン型の磁気記録再生装置即ちVTRでは、再生時
にトラックをジャンプするときに信号が不連続になるた
め、信号の先頭部分にアンブル信号を付加して記録して
いる。アンブル信号の付加は、D2フォーマットのVTRで
も実施されているので、その詳細説明は省略する。ま
た、信号の始まり位置を定めるために、同期信号を適宜
付加しているが、それについても、例えば、D2フォーマ
ットVTRで公知の技術なのでその詳細説明は、省略す
る。
Although not described in the above embodiment, in such a helical scan type magnetic recording / reproducing apparatus, that is, a VTR, an amble signal is added to the head of the signal because a signal is discontinuous when a track is jumped during reproduction. And recorded. Since the addition of the amble signal is also performed in the VTR of the D2 format, the detailed description is omitted. In order to determine the start position of the signal, a synchronizing signal is appropriately added. However, a detailed description of the synchronizing signal will be omitted, for example, since it is a known technique in a D2 format VTR.

第2図に示す実施例では、アンブル信号の付加は、パ
リティ付加回路24で行うと考えれば良い。あるいは、伝
送路27の使用効率を高めるために、記録再生装置側で行
うこともできる。この場合にも、アンブル信号の付加
は、パリティ付加回路33で行うと考えれば良い。アンブ
ル信号の付加を、記録再生装置側で行えば、伝送路27の
使用効率を高めることができるが、デイジタル信号送信
装置側で行えば、同時に多数の記録再生装置即ちVTRに
信号を送出する場合に、VTRの低価格化が図れ、その効
果を大きくすることができる。
In the embodiment shown in FIG. 2, it can be considered that the addition of the amble signal is performed by the parity adding circuit 24. Alternatively, in order to increase the use efficiency of the transmission path 27, it can be performed on the recording / reproducing apparatus side. Also in this case, the addition of the amble signal may be considered to be performed by the parity adding circuit 33. If the addition of the amble signal is performed on the recording / reproducing device side, the use efficiency of the transmission path 27 can be improved. In addition, the price of the VTR can be reduced, and the effect can be enhanced.

本発明の応用実施例として、デイジタル信号送信装置
から伝送路を介して、多数の記録再生装置即ちVTRに同
時に、かつ高速に信号を送信することができる。この
時、同時に多数のVTRを制御するのは難しく、さらに、
どのVTRには録画し、どのVTRには記録させないなどの制
御も必要である。このような制御を実現する技術を次に
記述する。
As an application example of the present invention, a signal can be simultaneously and rapidly transmitted from a digital signal transmitting device to a number of recording / reproducing devices, that is, VTRs, via a transmission path. At this time, it is difficult to control many VTRs at the same time.
Control such as recording on any VTR and not recording on any VTR is also required. The technology for realizing such control is described below.

そのためには、記録するデイジタル信号を伝送する時
に制御信号を送信する。その制御信号の一例を第4図に
示す。第4図において、110は同期信号、111はどのよう
な制御を行うかを示すID信号、112はどのVTRに対して制
御するのかを示すアドレス信号、113はアドレス信号112
で指定したVTRを記録モードとするための制御信号、114
は記録停止するための制御信号、115,116はブランク信
号、120は実際に記録する信号である。
To this end, a control signal is transmitted when transmitting a digital signal to be recorded. FIG. 4 shows an example of the control signal. In FIG. 4, 110 is a synchronization signal, 111 is an ID signal indicating what kind of control is performed, 112 is an address signal indicating which VTR is to be controlled, and 113 is an address signal 112
Control signal for setting the VTR specified in
Is a control signal for stopping recording, 115 and 116 are blank signals, and 120 is a signal to be actually recorded.

同期信号110に対し、所定の位置に、どのVTRに信号を
記録するのかを示すアドレス信号112を送信することを
示すID信号111を送信し、各VTRをスタンバイの状態にす
る。アドレス信号を全て送信し終わったら、ID信号113
を送信することで、指定したVTRでの記録信号120の記録
を開始させることができる。記録信号120を送信した後
記録停止を制御するID信号114を送信する。信号115,116
はブランク信号であり、他の部分と信号伝送の形式を揃
えるための信号で意味を持たない信号部分である。
In response to the synchronization signal 110, an ID signal 111 indicating that an address signal 112 indicating which VTR is to be recorded is transmitted at a predetermined position, and each VTR is set to a standby state. When all address signals have been transmitted, the ID signal 113
, The recording of the recording signal 120 on the designated VTR can be started. After transmitting the recording signal 120, an ID signal 114 for controlling recording stop is transmitted. Signal 115,116
Is a blank signal, which is a signal for making the signal transmission format uniform with other parts and has no meaning.

これらの制御信号は、第2図に示す実施例では、制御
信号発生回路130で作成され、パリティ付加回路24で伝
送中に生じる誤りを訂正するパリティ信号が付加されて
送信される。
In the embodiment shown in FIG. 2, these control signals are created by the control signal generating circuit 130, and the parity adding circuit 24 adds a parity signal for correcting an error occurring during transmission and transmits the control signal.

第1図に示す装置では、受信回路30で受信し、復調回
路31で復調し、誤り訂正回路32で伝送中に使用中に生じ
た誤りを訂正した後、制御回路131で制御信号を検出
し、記録再生装置を記録、停止制御する。
In the device shown in FIG. 1, the signal is received by the receiving circuit 30, demodulated by the demodulation circuit 31, and corrected by the error correction circuit 32 during transmission during use, and then the control circuit 131 detects the control signal. The recording / reproducing device is controlled to be recorded and stopped.

以上説明したように、応用本実施例を用いることによ
り、多数のVTRを選択的にしかも同時に制御することが
できる。
As described above, by using the present embodiment, a large number of VTRs can be selectively and simultaneously controlled.

[発明の効果] 以上説明したように、本発明によれば、送信されたビ
ット圧縮ディジタル情報を受信すると共にディジタル記
録再生装置からのビット圧縮ディジタル情報再生信号を
受信する際に、前記ビット圧縮に対応してビット伸長す
るビット伸長手段を共用とすることが可能である。
[Effects of the Invention] As described above, according to the present invention, when the transmitted bit-compressed digital information is received and the bit-compressed digital information reproduction signal from the digital recording / reproducing apparatus is received, the bit compression is performed. It is possible to share the bit extension means for correspondingly bit extension.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の一実施例のディジタル情報受信装置を
含むディジタル情報受信及び記録再生装置のブロック
図、第2図はディジタル情報送信装置の構成図、第3図
はパリティ付加方法を示す図、第4図は制御信号の図で
ある。 30……受信回路 31……復調回路 32……誤り訂正回路 80……切換スイッチ 62……伸長回路 70……出力端子
FIG. 1 is a block diagram of a digital information receiving and recording / reproducing apparatus including a digital information receiving apparatus according to one embodiment of the present invention, FIG. 2 is a block diagram of a digital information transmitting apparatus, and FIG. FIG. 4 is a diagram of control signals. 30 reception circuit 31 demodulation circuit 32 error correction circuit 80 changeover switch 62 expansion circuit 70 output terminal

フロントページの続き (72)発明者 西村 恵造 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所家電研究所内 (72)発明者 綿谷 由純 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所家電研究所内 (72)発明者 柴田 晃 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所家電研究所内 (56)参考文献 特開 平1−114176(JP,A) (58)調査した分野(Int.Cl.7,DB名) H04N 5/91 - 5/956 H04N 7/24 - 7/68 Continuing on the front page (72) Inventor Keizo Nishimura 292 Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Prefecture Inside the Home Appliances Research Laboratory, Hitachi, Ltd. Inside the Home Appliance Research Laboratory (72) Inventor Akira Shibata 292 Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Prefecture Inside the Home Appliance Research Laboratory, Hitachi, Ltd. (56) References JP-A-1-114176 (JP, A) (58) Int.Cl. 7 , DB name) H04N 5/91-5/956 H04N 7/ 24-7/68

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】伝送路を介して伝送されたビット圧縮ディ
ジタル情報を受信する受信手段と、 前記受信手段の出力信号を復調する復調手段と、 前記復調手段の出力信号の誤りを訂正する誤り訂正手段
と、 前記誤り訂正手段により訂正された誤り訂正ビット圧縮
ディジタル情報を記録再生装置に出力する第1出力部
と、 前記記録再生装置からの再生信号を入力する入力部と、 前記誤り訂正手段により訂正された誤り訂正ビット圧縮
ディジタル情報と前記入力部からの再生信号とを選択す
る選択手段と、 前記選択手段の出力信号を前記ビット圧縮ディジタル情
報に対応してビット伸長するビット伸長手段と、 前記ビット伸長手段により伸長されたビット伸長情報を
出力する第2出力部と を備えたことを特徴とするディジタル情報受信装置。
1. A receiving means for receiving bit-compressed digital information transmitted via a transmission path, a demodulating means for demodulating an output signal of the receiving means, and an error correcting means for correcting an error in an output signal of the demodulating means. Means, a first output section for outputting the error-corrected bit-compressed digital information corrected by the error correction means to a recording / reproducing apparatus, an input section for inputting a reproduction signal from the recording / reproducing apparatus, and Selecting means for selecting the corrected error-corrected bit-compressed digital information and the reproduction signal from the input unit; bit expanding means for expanding the output signal of the selecting means in accordance with the bit-compressed digital information; A second output unit for outputting bit decompression information decompressed by the bit decompression means.
【請求項2】伝送路を介して伝送されたビット圧縮ディ
ジタル情報を受信する受信手段と、 前記受信手段の出力信号を復調する復調手段と、 前記復調手段の出力信号の誤りを訂正する誤り訂正手段
と、 情報映出装置への第2出力部と、 記録再生装置への第1出力部と、 記録再生装置からの入力部と、 切換スイッチと、 前記切換スイッチの一方向切換で前記誤り訂正手段によ
り訂正された誤り訂正ビット圧縮ディジタル情報を前記
第1出力部に伝達し、かつ前記誤り訂正手段により訂正
された誤り訂正ビット圧縮ディジタル情報を伸長し前記
第2出力部に伝達する第1伝達経路と、 前記切換スイッチの他方切換で前記入力部からの前記ビ
ット圧縮ディジタル情報を伸長し前記第2出力部に伝達
する第2伝達経路と を備えたことを特徴とするディジタル情報受信装置。
2. A receiving means for receiving bit-compressed digital information transmitted via a transmission path, a demodulating means for demodulating an output signal of the receiving means, and an error correcting means for correcting an error in an output signal of the demodulating means. Means, a second output unit to the information projection device, a first output unit to the recording / reproducing device, an input unit from the recording / reproducing device, a changeover switch, and the error correction by one-way switching of the changeover switch Means for transmitting the error-corrected bit-compressed digital information corrected by the means to the first output unit, and for expanding the error-corrected bit-compressed digital information corrected by the error correction means and transmitting the expanded digital information to the second output unit And a second transmission path for expanding the bit-compressed digital information from the input section and transmitting the expanded bit-compressed digital information to the second output section by switching the other of the changeover switches. Digital information receiving device.
【請求項3】請求項1または2に記載のディジタル情報
受信装置において、 前記受信手段の受信するビット圧縮ディジタル情報は、
該ディジタル情報受信装置の外部の伝送路から伝送され
たものであることを特徴とするディジタル情報受信装
置。
3. The digital information receiving apparatus according to claim 1, wherein the bit-compressed digital information received by said receiving means is:
A digital information receiving device transmitted from a transmission line outside the digital information receiving device.
【請求項4】請求項1または2に記載のディジタル情報
受信装置において、 前記第1出力部は、前記誤り訂正ビット圧縮ディジタル
情報を伸長および圧縮することなしに前記記録再生装置
へ出力することを特徴とするディジタル情報受信装置。
4. The digital information receiving apparatus according to claim 1, wherein the first output unit outputs the error-corrected bit-compressed digital information to the recording / reproducing apparatus without expanding and compressing the digital information. Digital information receiving device characterized by the following.
【請求項5】請求項3に記載のディジタル情報受信装置
において、 前記外部の伝送路は、電波で伝送するものであることを
特徴とするディジタル情報受信装置。
5. The digital information receiving apparatus according to claim 3, wherein said external transmission path transmits by radio waves.
JP19065590A 1990-07-06 1990-07-20 Digital information receiver Expired - Lifetime JP3011239B2 (en)

Priority Applications (24)

Application Number Priority Date Filing Date Title
JP19065590A JP3011239B2 (en) 1990-07-20 1990-07-20 Digital information receiver
US07/727,059 US5337199A (en) 1990-07-06 1991-07-08 Digital transmission signal processing system and recording/reproducing system
US08/238,528 US5671095A (en) 1990-07-06 1994-05-05 Digital transmission signal processing system and recording/reproducing system
US08/457,486 US5517368A (en) 1990-07-06 1995-06-01 Digital transmission signal processing system and recording/reproducing system
US08/457,597 US5530598A (en) 1990-07-06 1995-06-01 Digital transmission signal processing system and recording/reproducing system
US08/620,880 US5673154A (en) 1990-07-06 1996-03-22 Digital transmission signal processing system and recording/reproducing system
US08/620,879 US5699203A (en) 1990-07-06 1996-03-22 Digital transmission signal processing system and recording reproducing system
JP10564597A JP3039440B2 (en) 1990-07-20 1997-04-23 Digital information recording device, reproducing device and method thereof
US08/917,176 US5862004A (en) 1990-07-06 1997-08-27 Digital transmission signal processing system and recording/reproducing system
US09/188,303 US6002536A (en) 1990-07-06 1998-11-10 Digital transmission signal processing system and recording/reproducing system
US09/326,595 US6069757A (en) 1990-07-06 1999-06-07 Digital transmission signal processing system and recording/reproducing system
US09/567,005 US6278564B1 (en) 1990-07-06 2000-05-09 Digital transmission signal processing system and recording/reproducing system
US09/654,962 US6324025B1 (en) 1990-07-06 2000-09-05 Digital transmission signal processing system and recording/reproducing system
US09/809,047 US6498691B2 (en) 1990-07-06 2001-03-16 Digital transmission signal processing system and recording/reproducing system
US10/277,830 US6590726B2 (en) 1990-07-06 2002-10-23 Apparatus and method for transmitting and receiving digital information
US10/404,452 US7012769B2 (en) 1990-07-06 2003-04-02 Digital information recording/reproducing apparatus
US10/603,612 US7027240B2 (en) 1990-07-06 2003-06-26 Digital information recording/reproducing method and apparatus
US10/734,302 US6952315B2 (en) 1990-07-06 2003-12-15 Digital information recording/reproducing apparatus
US11/305,052 US7259926B2 (en) 1990-07-06 2005-12-19 Digital information recording/reproducing apparatus
US11/305,229 US8009375B2 (en) 1990-07-06 2005-12-19 Apparatus and method for receiving and recording digital information
US11/495,464 US7286310B2 (en) 1990-07-06 2006-07-31 Apparatus for receiving compressed digital information
US11/926,705 US7859777B2 (en) 1990-07-06 2007-10-29 Method and apparatus for transmitting and receiving digital video and audio information
US11/926,801 US7808733B2 (en) 1990-07-06 2007-10-29 Method and apparatus for transmitting and receiving digital video and audio information
US11/926,647 US7952823B2 (en) 1990-07-06 2007-10-29 Method for transmitting digital audio and video information

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19065590A JP3011239B2 (en) 1990-07-20 1990-07-20 Digital information receiver

Related Child Applications (9)

Application Number Title Priority Date Filing Date
JP10564697A Division JP3008883B2 (en) 1997-04-23 1997-04-23 Digital information transmitter
JP10564397A Division JP3025658B2 (en) 1997-04-23 1997-04-23 Digital information recording device, receiving device and method thereof
JP10565097A Division JP3031285B2 (en) 1997-04-23 1997-04-23 Digital information transmitter
JP10564897A Division JP3008885B2 (en) 1997-04-23 1997-04-23 Digital information transmitter
JP10564497A Division JP3008882B2 (en) 1997-04-23 1997-04-23 Digital information receiving, recording and reproducing device
JP10564597A Division JP3039440B2 (en) 1990-07-20 1997-04-23 Digital information recording device, reproducing device and method thereof
JP10564797A Division JP3008884B2 (en) 1997-04-23 1997-04-23 Digital information receiver
JP10564997A Division JP3031284B2 (en) 1997-04-23 1997-04-23 Digital information receiver
JP21837499A Division JP3293600B2 (en) 1999-08-02 1999-08-02 Digital information recording / reproducing apparatus, reception recording / reproducing apparatus and method thereof

Publications (2)

Publication Number Publication Date
JPH0479588A JPH0479588A (en) 1992-03-12
JP3011239B2 true JP3011239B2 (en) 2000-02-21

Family

ID=16261705

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19065590A Expired - Lifetime JP3011239B2 (en) 1990-07-06 1990-07-20 Digital information receiver

Country Status (1)

Country Link
JP (1) JP3011239B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6002536A (en) 1990-07-06 1999-12-14 Hitachi Ltd. Digital transmission signal processing system and recording/reproducing system
JP3058263B2 (en) 1997-07-23 2000-07-04 日本電気株式会社 Data transmission device, data reception device
US7206272B2 (en) 2000-04-20 2007-04-17 Yamaha Corporation Method for recording asynchronously produced digital data codes, recording unit used for the method, method for reproducing the digital data codes, playback unit used for the method and information storage medium

Also Published As

Publication number Publication date
JPH0479588A (en) 1992-03-12

Similar Documents

Publication Publication Date Title
US8009375B2 (en) Apparatus and method for receiving and recording digital information
JP3011239B2 (en) Digital information receiver
JP3008883B2 (en) Digital information transmitter
JP3008884B2 (en) Digital information receiver
JP3008885B2 (en) Digital information transmitter
JP3031285B2 (en) Digital information transmitter
JP3031284B2 (en) Digital information receiver
JP3039440B2 (en) Digital information recording device, reproducing device and method thereof
JP3008882B2 (en) Digital information receiving, recording and reproducing device
JP3275916B2 (en) Digital information transmitting device and receiving device
JP3183289B2 (en) Digital information transmission / reception recording / reproduction system, transmission / reception recording system, transmission apparatus, reception / recording apparatus and method therefor
JP3428543B2 (en) Digital information recording device, reproducing device and method thereof
JP3025658B2 (en) Digital information recording device, receiving device and method thereof
JP3555616B2 (en) Digital information transmission / reception apparatus and transmission / reception method
JP3275917B2 (en) Digital information transmitting device and receiving device
JP3178467B2 (en) Digital information transmitting apparatus, transmitting method and generating method
JP3615184B2 (en) Digital information transmitting apparatus and transmitting method
JP3293600B2 (en) Digital information recording / reproducing apparatus, reception recording / reproducing apparatus and method thereof
JP3661001B2 (en) Digital information transmitter and receiver
JP3983256B2 (en) Digital information receiver
JP4022561B2 (en) Digital information transmitting apparatus, digital information transmitting method, digital information transmitting / receiving apparatus, and digital information transmitting / receiving method
JP3793543B2 (en) Receiver
JP4067032B2 (en) Digital information receiver
JP2000156866A (en) Digital information receiver and recording device
JPH06267010A (en) Rotary head type recording/reproduction device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071210

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081210

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081210

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091210

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101210

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101210

Year of fee payment: 11