JPH1097473A - メモリエラー修復診断装置 - Google Patents
メモリエラー修復診断装置Info
- Publication number
- JPH1097473A JPH1097473A JP8251192A JP25119296A JPH1097473A JP H1097473 A JPH1097473 A JP H1097473A JP 8251192 A JP8251192 A JP 8251192A JP 25119296 A JP25119296 A JP 25119296A JP H1097473 A JPH1097473 A JP H1097473A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- error
- information
- bit
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Memory System (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
【課題】局所的であったメモリエラー修復を全メモリ空
間に対し範囲を広げ、メモリの異常を抑制し稼働の向上
が期待できる信頼性の高いメモリエラー修復診断装置を
提供する。 【解決手段】演算処理装置と１ビットエラー修復機構を
有するメモリコントローラと主記憶装置とこれらをつな
ぐバスとからなるマイクロコンピュータシステムにおい
て、上記主記憶装置のメモリ構成情報と、最新１ビット
エラーのアドレスとエラー回数を検出し、これらをメモ
リエラー情報として具備する主記憶エラー管理機構と、
上記演算処理装置のアイドル時間を利用して、上記主記
憶エラー管理機構から上記主記憶装置の上記メモリエラ
ー情報を取得し、上記メモリ構成情報の実装開始アドレ
スとメモリ容量に従いメモリ空間のデータを読み込むメ
モリアクセス操作手段を設けた。
間に対し範囲を広げ、メモリの異常を抑制し稼働の向上
が期待できる信頼性の高いメモリエラー修復診断装置を
提供する。 【解決手段】演算処理装置と１ビットエラー修復機構を
有するメモリコントローラと主記憶装置とこれらをつな
ぐバスとからなるマイクロコンピュータシステムにおい
て、上記主記憶装置のメモリ構成情報と、最新１ビット
エラーのアドレスとエラー回数を検出し、これらをメモ
リエラー情報として具備する主記憶エラー管理機構と、
上記演算処理装置のアイドル時間を利用して、上記主記
憶エラー管理機構から上記主記憶装置の上記メモリエラ
ー情報を取得し、上記メモリ構成情報の実装開始アドレ
スとメモリ容量に従いメモリ空間のデータを読み込むメ
モリアクセス操作手段を設けた。
Description
【０００１】
【発明の属する技術分野】本発明はマイクロコンピュー
タシステムに係り、特に、メモリの修復が不可能な２ビ
ットエラー発生の危険を診断し、１ビットエラー修復
（以下ＥＣＣ）するメモリエラー修復診断装置に関す
る。
タシステムに係り、特に、メモリの修復が不可能な２ビ
ットエラー発生の危険を診断し、１ビットエラー修復
（以下ＥＣＣ）するメモリエラー修復診断装置に関す
る。
【０００２】
【従来の技術】従来より１ビットのメモリエラーの修復
を図るため、メモリコントローラの内部にＥＣＣ機構を
用いて、プログラムが実行する際に読み出すデータとメ
モリの誤りを修復するものがあった。
を図るため、メモリコントローラの内部にＥＣＣ機構を
用いて、プログラムが実行する際に読み出すデータとメ
モリの誤りを修復するものがあった。
【０００３】ＥＣＣ機構（ＳＥＣ／ＤＥＤ（Single Err
or Correction／Double Error Detectiom ）符号
法）は、図３に示すように、情報ビットｋに対し検査ビ
ットｍを付加し、メモリの内容を読み出した時、情報ビ
ットＫと検査ビットｍからシンドローム（誤り訂正，検
出に用いられるビットパターン）を生成しこのシンドロ
ームの“１”の数が奇数ならば１ビット誤り、偶数なら
ば２ビット誤りとする。１ビット誤りの場合は、シンド
ローム解析回路により、誤りビット位置を特定し、ビッ
ト位置を反転させて誤りを訂正するというものであっ
た。（コンピュータシステムの高信頼化技術入門Ｐ.４
１〜Ｐ.４２（日本規格協会、１９８９年６月３０日発
行））即ち、ＥＣＣ機構は、ＥＣＣ機構を通過して読み
出したデータとメモリの誤りを修復する。
or Correction／Double Error Detectiom ）符号
法）は、図３に示すように、情報ビットｋに対し検査ビ
ットｍを付加し、メモリの内容を読み出した時、情報ビ
ットＫと検査ビットｍからシンドローム（誤り訂正，検
出に用いられるビットパターン）を生成しこのシンドロ
ームの“１”の数が奇数ならば１ビット誤り、偶数なら
ば２ビット誤りとする。１ビット誤りの場合は、シンド
ローム解析回路により、誤りビット位置を特定し、ビッ
ト位置を反転させて誤りを訂正するというものであっ
た。（コンピュータシステムの高信頼化技術入門Ｐ.４
１〜Ｐ.４２（日本規格協会、１９８９年６月３０日発
行））即ち、ＥＣＣ機構は、ＥＣＣ機構を通過して読み
出したデータとメモリの誤りを修復する。
【０００４】従来技術は、プログラムが実行される際に
読み出されるデータとメモリの誤りを修復するものであ
ったため、プログラムの実行時間のみである。このた
め、ＭＰＵのアイドル時間についてのメモリ修復が行わ
れないという問題があった。また、プログラムによって
実行頻度が異なるためメモリ空間内の読みだしは局所的
となる。このため実行頻度の低い領域では読みだしが行
われず１ビットメモリエラー修復が行われないことにな
り、メモリシステムの信頼性の低下をまねく原因ともな
っている。
読み出されるデータとメモリの誤りを修復するものであ
ったため、プログラムの実行時間のみである。このた
め、ＭＰＵのアイドル時間についてのメモリ修復が行わ
れないという問題があった。また、プログラムによって
実行頻度が異なるためメモリ空間内の読みだしは局所的
となる。このため実行頻度の低い領域では読みだしが行
われず１ビットメモリエラー修復が行われないことにな
り、メモリシステムの信頼性の低下をまねく原因ともな
っている。
【０００５】また、従来の方法では、メモリエラーの発
生場所や発生回数に対する測定が行われないため、メモ
リエラーの増加が検出できず、システムダウンとなる２
ビットエラーが発生する危険性について診断がおこなわ
れていないという問題があった。
生場所や発生回数に対する測定が行われないため、メモ
リエラーの増加が検出できず、システムダウンとなる２
ビットエラーが発生する危険性について診断がおこなわ
れていないという問題があった。
【０００６】そのため、２ビットエラーが発生した場合
は、メモリ修復が不可能なためメモリを使用するプログ
ラムは中断されるのが常だった。
は、メモリ修復が不可能なためメモリを使用するプログ
ラムは中断されるのが常だった。
【０００７】この様に、従来の方式では、プログラムの
局所性に対するメモリシステムの信頼性低下と２ビット
エラー発生時のプログラムの継続実行に対する配慮が欠
けていた。
局所性に対するメモリシステムの信頼性低下と２ビット
エラー発生時のプログラムの継続実行に対する配慮が欠
けていた。
【０００８】
【発明が解決しようとする課題】本開発の目的は、従来
局所的であったメモリエラー修復を全メモリ空間に対し
範囲を広げ、メモリの異常を抑制し稼働の向上が期待で
きる信頼性の高いメモリエラー修復診断装置を提供する
ことにある。
局所的であったメモリエラー修復を全メモリ空間に対し
範囲を広げ、メモリの異常を抑制し稼働の向上が期待で
きる信頼性の高いメモリエラー修復診断装置を提供する
ことにある。
【０００９】
【課題を解決するための手段】本発明は、従来局所的で
あったメモリエラー修復を全メモリ空間に対し１ビット
エラー修復を行うため、図１に示すように、演算処理装
置(以下ＭＰＵ)１１０とＥＣＣ機構１７０を有するメモ
リコントローラ１６０と主記憶装置とこれらをつなぐバ
ス１５０とから構成されるマイクロコンピュータシステ
ムにおいて、主記憶装置のメモリ容量，実装開始アドレ
ス等のメモリ構成情報１３０と、最新１ビットエラーの
アドレスとエラー回数を検出し、これらをメモリエラー
情報140として具備する主記憶エラー管理機構１２０
と、ＭＰＵのアイドル時間を利用して主記憶エラー管理
機構から主記憶装置のメモリエラー情報を取得し、メモ
リ構成情報の実装開始アドレスとメモリ容量に従いメモ
リ空間のデータを読み込むメモリアクセス操作手段１９
０を設けた。
あったメモリエラー修復を全メモリ空間に対し１ビット
エラー修復を行うため、図１に示すように、演算処理装
置(以下ＭＰＵ)１１０とＥＣＣ機構１７０を有するメモ
リコントローラ１６０と主記憶装置とこれらをつなぐバ
ス１５０とから構成されるマイクロコンピュータシステ
ムにおいて、主記憶装置のメモリ容量，実装開始アドレ
ス等のメモリ構成情報１３０と、最新１ビットエラーの
アドレスとエラー回数を検出し、これらをメモリエラー
情報140として具備する主記憶エラー管理機構１２０
と、ＭＰＵのアイドル時間を利用して主記憶エラー管理
機構から主記憶装置のメモリエラー情報を取得し、メモ
リ構成情報の実装開始アドレスとメモリ容量に従いメモ
リ空間のデータを読み込むメモリアクセス操作手段１９
０を設けた。
【００１０】また好ましくは、メモリエラー回数の増加
が異常であれば２ビットエラーの危険性があると判断し
異常のあるメモリエリアの特定を行うため、請求項１記
載のメモリアクセス操作手段１９０の読み込みに対しあ
るメモリ領域毎に主記憶エラー管理機構内のメモリエラ
ー情報１４０より１ビットエラー回数の値を取得する１
ビットエラー回数記録手段２１０と、１ビットエラー回
数記録よりエラー回数増加を分析するエラー回数増加分
析手段２２０とエラー回数増加の値を予め設定したエラ
ー回数増加許容値と比較を行う許容増加規準比較手段２
３０とこの比較において許容範囲を越えたとき許容範囲
を越えたメモリ空間のメモリ領域を特定するエラー発生
箇所特定手段２４０とを具備するメモリエラー許容範囲
診断手段２００を設けた。
が異常であれば２ビットエラーの危険性があると判断し
異常のあるメモリエリアの特定を行うため、請求項１記
載のメモリアクセス操作手段１９０の読み込みに対しあ
るメモリ領域毎に主記憶エラー管理機構内のメモリエラ
ー情報１４０より１ビットエラー回数の値を取得する１
ビットエラー回数記録手段２１０と、１ビットエラー回
数記録よりエラー回数増加を分析するエラー回数増加分
析手段２２０とエラー回数増加の値を予め設定したエラ
ー回数増加許容値と比較を行う許容増加規準比較手段２
３０とこの比較において許容範囲を越えたとき許容範囲
を越えたメモリ空間のメモリ領域を特定するエラー発生
箇所特定手段２４０とを具備するメモリエラー許容範囲
診断手段２００を設けた。
【００１１】また更に好ましくは、システムダウンとな
る２ビットエラー発生率の高い危険なメモリ領域を別メ
モリに移し換えることで装置のダウンタイムを抑制し稼
働率の向上を図るため、請求項２記載のメモリエラー許
容範囲診断手段２００が許容範囲を越えたと判断した場
合、許容範囲を越えた危険性のあるメモリ領域を変換テ
ーブル２６０を用いて空きエリアをサーチし、空きエリ
アへデータをコピーするＭＭＵアドレス置換手段２５０
を設けた。
る２ビットエラー発生率の高い危険なメモリ領域を別メ
モリに移し換えることで装置のダウンタイムを抑制し稼
働率の向上を図るため、請求項２記載のメモリエラー許
容範囲診断手段２００が許容範囲を越えたと判断した場
合、許容範囲を越えた危険性のあるメモリ領域を変換テ
ーブル２６０を用いて空きエリアをサーチし、空きエリ
アへデータをコピーするＭＭＵアドレス置換手段２５０
を設けた。
【００１２】またより更に好ましくは、メモリの異常を
報告するため、請求項２記載のモリエラー許容範囲診断
手段２００が許容範囲を越え危険があると判断したメモ
リ領域と請求項３記載のＭＭＵアドレス置換手段２５０
で置き換えたアドレスとを情報機器２８０に報告し、情
報機器がこのメモリエラー情報を画面に表示することに
より、情報機器上でメモリの診断を可能とするエラー報
告手段２７０を設けた。
報告するため、請求項２記載のモリエラー許容範囲診断
手段２００が許容範囲を越え危険があると判断したメモ
リ領域と請求項３記載のＭＭＵアドレス置換手段２５０
で置き換えたアドレスとを情報機器２８０に報告し、情
報機器がこのメモリエラー情報を画面に表示することに
より、情報機器上でメモリの診断を可能とするエラー報
告手段２７０を設けた。
【００１３】メモリアクセス操作手段は、ＭＰＵのアイ
ドル時間を利用して実行され、全メモリ空間に対してＥ
ＣＣ機構を通して読み出しを行い、データとメモリの誤
りを修復する。このように、ＭＰＵのアイドル時間を利
用して常時１ビットメモリエラー修復を行うので１ビッ
トメモリエラーの増大を防ぎ、かつ２ビットメモリエラ
ーの発生を抑制することで２ビットメモリエラーによる
システムダウンの発生を抑制することができる。
ドル時間を利用して実行され、全メモリ空間に対してＥ
ＣＣ機構を通して読み出しを行い、データとメモリの誤
りを修復する。このように、ＭＰＵのアイドル時間を利
用して常時１ビットメモリエラー修復を行うので１ビッ
トメモリエラーの増大を防ぎ、かつ２ビットメモリエラ
ーの発生を抑制することで２ビットメモリエラーによる
システムダウンの発生を抑制することができる。
【００１４】しかも、１ビットメモリエラーの発生場所
と１ビットメモリエラーの発生回数を記録する主記憶エ
ラー管理機構でメモリ空間における特定範囲の１ビット
メモリエラー発生増加分析を行えるようにし、この分析
値と許容増加値との比較を行い２ビットメモリエラーに
よるシステムダウンの予測とそのシステムダウンにつな
がる危険性を持つ特定範囲（メモリ領域）には別メモリ
アドレスを割り与えデータを書き移すことで２ビットメ
モリエラーによるシステムダウンの発生を抑制すること
ができる。
と１ビットメモリエラーの発生回数を記録する主記憶エ
ラー管理機構でメモリ空間における特定範囲の１ビット
メモリエラー発生増加分析を行えるようにし、この分析
値と許容増加値との比較を行い２ビットメモリエラーに
よるシステムダウンの予測とそのシステムダウンにつな
がる危険性を持つ特定範囲（メモリ領域）には別メモリ
アドレスを割り与えデータを書き移すことで２ビットメ
モリエラーによるシステムダウンの発生を抑制すること
ができる。
【００１５】さらに、メモリの異常を画面表示すること
で情報機器上でメモリの診断を可能とすることができ
る。
で情報機器上でメモリの診断を可能とすることができ
る。
【００１６】
【発明の実施の形態】本発明の一実施例は、マイクロコ
ンピュータ内のプログラムで実現できる。図１にブロッ
ク図、図２にフローチャートを示す。以下これらの図を
用いて説明する。
ンピュータ内のプログラムで実現できる。図１にブロッ
ク図、図２にフローチャートを示す。以下これらの図を
用いて説明する。
【００１７】図１において本発明の一実施例の構成を示
す。
す。
【００１８】MPU110とＥＣＣ機構１７０を有するメモリ
コントローラ１６０と主記憶装置１８０とこれらをつな
ぐバス１５０と主記憶装置のメモリ容量，実装開始アド
レス等のメモリ構成情報１３０と、最新１ビットエラー
のアドレスとエラー回数を検出し、これらをメモリエラ
ー情報１４０として具備する主記憶エラー管理機構１２
０から主記憶装置のメモリ構成情報１３０を取得し、メ
モリ情報の実装開始アドレスとメモリ容量に従いメモリ
空間のデータを読み込むメモリアクセス操作手段１９０
とこれらをつなぐバス１５０とから構成され、メモリエ
ラー許容範囲診断手段２００は、メモリアクセス操作手
段１９０の読み込みに対しメモリ領域毎の主記憶エラー
管理機構１２０内メモリエラー情報１４０より１ビット
エラー回数の値を取得する１ビットエラー回数記録手段
２１０と、１ビットエラー回数記録よりエラー回数増加
を分析するエラー回数増加分析手段２２０とエラー回数
増加の値を予め設定したエラー回数増加許容値と比較を
行う許容増加規準比較手段２３０とこの比較で許容範囲
を越えたとき許容範囲を越えたメモリ空間のメモリ領域
を特定するエラー発生箇所特定手段２４０とから構成さ
れ、ＭＭＵアドレス置換手段は、メモリエラー許容範囲
診断手段２００が許容範囲を越えたと判断した場合、変
換テーブル２６０を用い空きエリアをサーチし、空きエ
リアへデータをコピーするＭＭＵアドレス置換手段２５
０から構成され、エラー報告手段は、ＭＭＵアドレス置
換手段２５０からどこのメモリ空間で許容範囲を超え、
どこの別メモリアドレスに書き換えたかのエラー情報を
受け取り、画面に表示する情報機器であり、例えば出力
装置とから構成される。
コントローラ１６０と主記憶装置１８０とこれらをつな
ぐバス１５０と主記憶装置のメモリ容量，実装開始アド
レス等のメモリ構成情報１３０と、最新１ビットエラー
のアドレスとエラー回数を検出し、これらをメモリエラ
ー情報１４０として具備する主記憶エラー管理機構１２
０から主記憶装置のメモリ構成情報１３０を取得し、メ
モリ情報の実装開始アドレスとメモリ容量に従いメモリ
空間のデータを読み込むメモリアクセス操作手段１９０
とこれらをつなぐバス１５０とから構成され、メモリエ
ラー許容範囲診断手段２００は、メモリアクセス操作手
段１９０の読み込みに対しメモリ領域毎の主記憶エラー
管理機構１２０内メモリエラー情報１４０より１ビット
エラー回数の値を取得する１ビットエラー回数記録手段
２１０と、１ビットエラー回数記録よりエラー回数増加
を分析するエラー回数増加分析手段２２０とエラー回数
増加の値を予め設定したエラー回数増加許容値と比較を
行う許容増加規準比較手段２３０とこの比較で許容範囲
を越えたとき許容範囲を越えたメモリ空間のメモリ領域
を特定するエラー発生箇所特定手段２４０とから構成さ
れ、ＭＭＵアドレス置換手段は、メモリエラー許容範囲
診断手段２００が許容範囲を越えたと判断した場合、変
換テーブル２６０を用い空きエリアをサーチし、空きエ
リアへデータをコピーするＭＭＵアドレス置換手段２５
０から構成され、エラー報告手段は、ＭＭＵアドレス置
換手段２５０からどこのメモリ空間で許容範囲を超え、
どこの別メモリアドレスに書き換えたかのエラー情報を
受け取り、画面に表示する情報機器であり、例えば出力
装置とから構成される。
【００１９】次に図１の装置を利用した例と装置の動作
例を図２のソフトウエアで実現した場合のフローチャー
トで示す。
例を図２のソフトウエアで実現した場合のフローチャー
トで示す。
【００２０】例えば、リアルタイムＯＳを使用した一例
を示す。
を示す。
【００２１】まず始めに、３１０でタスクレベルが最下
位のタスクを生成する。タスクレベルが最下位としたの
は、MPU110がアイドル時間にある時は、３１０で生成し
たタスクへ処理を渡し、再開タスクを実行させるためで
ある。
位のタスクを生成する。タスクレベルが最下位としたの
は、MPU110がアイドル時間にある時は、３１０で生成し
たタスクへ処理を渡し、再開タスクを実行させるためで
ある。
【００２２】次に、主記憶エラー管理機構１２０より主
記憶メモリ容量を取得する３２０。次に３３０において
主記憶エラー管理機構を用いて実装メモリの開始位置を
取得する。本タスクが、実装メモリの開始位置からＥＣ
Ｃ機構１７０経由で主記憶のメモリ容量分のデータを読
み込み、メモリの修復を行う。
記憶メモリ容量を取得する３２０。次に３３０において
主記憶エラー管理機構を用いて実装メモリの開始位置を
取得する。本タスクが、実装メモリの開始位置からＥＣ
Ｃ機構１７０経由で主記憶のメモリ容量分のデータを読
み込み、メモリの修復を行う。
【００２３】次にブロック３４０は、動作３５０〜４８
０を無限に繰り返す。ブロック350〜４８０処理では、
実装容量のページをページ毎にメモリの修復とメモリの
診断を行い、MPU110がアイドル時間になる時は常にメモ
リの修復診断処理が行われる。
０を無限に繰り返す。ブロック350〜４８０処理では、
実装容量のページをページ毎にメモリの修復とメモリの
診断を行い、MPU110がアイドル時間になる時は常にメモ
リの修復診断処理が行われる。
【００２４】次に、３５０で指定回数のページの読み出
し３６０〜３７０を指定回数繰り返す。
し３６０〜３７０を指定回数繰り返す。
【００２５】ブロック３７０では、メモリのデータをＥ
ＣＣ機構１７０を経由して読み込み、メモリの修復を行
う。３６０では、メモリ修復動作をページ分繰り返す。
ECC機構１７０を通過してメモリデータを読み込むの
で、１ビットエラーが発生すれば、主記憶エラー管理機
構１２０にエラー情報が蓄積される。３８０〜４００で
は、エラー回数記録手段により主記憶エラー管理機構１
２０からエラー回数を取得し、取得したエラー回数を格
納する。４１０では、１ページ分のエラー回数を指定回
数記録するために主記憶エラー管理機構１２０のエラー
回数をクリアする。
ＣＣ機構１７０を経由して読み込み、メモリの修復を行
う。３６０では、メモリ修復動作をページ分繰り返す。
ECC機構１７０を通過してメモリデータを読み込むの
で、１ビットエラーが発生すれば、主記憶エラー管理機
構１２０にエラー情報が蓄積される。３８０〜４００で
は、エラー回数記録手段により主記憶エラー管理機構１
２０からエラー回数を取得し、取得したエラー回数を格
納する。４１０では、１ページ分のエラー回数を指定回
数記録するために主記憶エラー管理機構１２０のエラー
回数をクリアする。
【００２６】指定回数ページの読み込みが終わると次
に、ページのメモリ診断を行うために４２０で格納した
エラー回数よりエラー回数の増加を分析する。
に、ページのメモリ診断を行うために４２０で格納した
エラー回数よりエラー回数の増加を分析する。
【００２７】ブロック４３０で予め設定した基準値と４
２０で分析した増加を比較し、ブロック４２０で分析し
た増加が基準値以内であれば、次の処理に移る。基準値
以上であれば、読み込みを繰り返したページは、２ビッ
トエラー発生の危険性があると判断する。
２０で分析した増加を比較し、ブロック４２０で分析し
た増加が基準値以内であれば、次の処理に移る。基準値
以上であれば、読み込みを繰り返したページは、２ビッ
トエラー発生の危険性があると判断する。
【００２８】２ビットエラー発生の危険性があると判断
したページは、４４０で別物理アドレスのページを割り
与える。すなわち、ブロック４５０で空きエリアをサー
チし、４６０で空きエリアへデータをコピーする。これ
により、２ビットエラー発生の危険性が高い領域を別メ
モリに移し換えることが可能となり、装置のダウンタイ
ムを抑制しかつ装置の稼働率向上が期待出来る。
したページは、４４０で別物理アドレスのページを割り
与える。すなわち、ブロック４５０で空きエリアをサー
チし、４６０で空きエリアへデータをコピーする。これ
により、２ビットエラー発生の危険性が高い領域を別メ
モリに移し換えることが可能となり、装置のダウンタイ
ムを抑制しかつ装置の稼働率向上が期待出来る。
【００２９】次にブロック４７０でメモリのエラー情報
を画面に表示する。これにより、メモリの異常を画面表
示することで情報機器上でメモリの診断を可能とするこ
とができる。
を画面に表示する。これにより、メモリの異常を画面表
示することで情報機器上でメモリの診断を可能とするこ
とができる。
【００３０】次にこの手順と同様のことを次のページに
対しても実行する。これにより、全領域にわたったメモ
リ修復と診断が実現出来る。
対しても実行する。これにより、全領域にわたったメモ
リ修復と診断が実現出来る。
【００３１】
【発明の効果】メモリデータの読み出しは、ＭＰＵのア
イドル時間を利用して実行され、全メモリ空間に対し読
み出しを行いＥＣＣ機構を通してメモリデータチェック
を行う。このように常時１ビットメモリエラー修復を行
うので１ビットメモリエラーの増大を防ぎ、かつ２ビッ
トメモリエラーの発生を抑制することで２ビットメモリ
エラーによるシステムダウンの発生を抑制することがで
きる。
イドル時間を利用して実行され、全メモリ空間に対し読
み出しを行いＥＣＣ機構を通してメモリデータチェック
を行う。このように常時１ビットメモリエラー修復を行
うので１ビットメモリエラーの増大を防ぎ、かつ２ビッ
トメモリエラーの発生を抑制することで２ビットメモリ
エラーによるシステムダウンの発生を抑制することがで
きる。
【００３２】しかも、１ビットメモリエラーの発生場所
と１ビットメモリエラーの発生回数を記録し、メモリ空
間における特定範囲の１ビットメモリエラー発生増加分
析を行えるようにした。この分析値と許容増加値との比
較を行い、２ビットメモリエラーによるシステムダウン
の予知とそのシステムダウンにつながる危険性を持つ特
定範囲（メモリエリア）には別メモリアドレスを割り与
えデータを書き移すことで２ビットメモリエラーによる
システムダウンの発生を抑制することができる。さら
に、メモリの異常を画面表示することで情報機器上でメ
モリの診断を可能とすることができる。
と１ビットメモリエラーの発生回数を記録し、メモリ空
間における特定範囲の１ビットメモリエラー発生増加分
析を行えるようにした。この分析値と許容増加値との比
較を行い、２ビットメモリエラーによるシステムダウン
の予知とそのシステムダウンにつながる危険性を持つ特
定範囲（メモリエリア）には別メモリアドレスを割り与
えデータを書き移すことで２ビットメモリエラーによる
システムダウンの発生を抑制することができる。さら
に、メモリの異常を画面表示することで情報機器上でメ
モリの診断を可能とすることができる。
【図１】本発明のメモリ修復診断のシステムのブロック
図。
図。
【図２】図１のフローチャート。
【図３】従来メモリ修復方式のブロック図。
１１０…演算処理装置、１２０…主記憶管理機構、１３
０…メモリ構成情報、１４０…メモリエラー情報、１５
０…バス、１６０…メモリコントローラ、170…ＥＣＣ
機構、１８０…主記憶装置、１９０…メモリアクセス操
作手段、２００…メモリエラー許容範囲診断手段、２１
０…エラー回数記録手段、２２０…エラー回数増加分析
手段、２３０…許容増加規準比較手段、２４０…エラー
発生箇所特定手段、２５０…ＭＭＵアドレス置換手段、
２６０…変換テーブル。
０…メモリ構成情報、１４０…メモリエラー情報、１５
０…バス、１６０…メモリコントローラ、170…ＥＣＣ
機構、１８０…主記憶装置、１９０…メモリアクセス操
作手段、２００…メモリエラー許容範囲診断手段、２１
０…エラー回数記録手段、２２０…エラー回数増加分析
手段、２３０…許容増加規準比較手段、２４０…エラー
発生箇所特定手段、２５０…ＭＭＵアドレス置換手段、
２６０…変換テーブル。
Claims (4)
- 【請求項１】演算処理装置と１ビットエラー修復機構を
有するメモリコントローラと主記憶装置とこれらをつな
ぐバスとからなるマイクロコンピュータシステムにおい
て、上記主記憶装置のメモリ構成情報と、最新１ビット
エラーのアドレスとエラー回数を検出し、これらをメモ
リエラー情報として具備する主記憶エラー管理機構と、
上記演算処理装置のアイドル時間を利用して、上記主記
憶エラー管理機構から上記主記憶装置の上記メモリエラ
ー情報を取得し、上記メモリ構成情報の実装開始アドレ
スとメモリ容量に従いメモリ空間のデータを読み込むメ
モリアクセス操作手段を設けたことを特徴とするメモリ
エラー修復診断装置。 - 【請求項２】請求項１において、上記メモリアクセス操
作手段の読み込みに対しエリア毎の主記憶エラー管理機
構内メモリエラー情報より１ビットエラー回数の値を取
得する１ビットエラー回数記録手段と、上記１ビットエ
ラー回数記録よりエラー回数増加を分析するエラー回数
増加分析手段と、上記エラー回数増加の値を予め設定し
たエラー回数増加許容値と比較を行う許容増加規準比較
手段と、この比較で許容範囲を越えたとき許容範囲を越
えたメモリ空間のエリアを特定するエラー発生箇所特定
手段とを具備するメモリエラー許容範囲診断手段を設け
たメモリエラー修復診断装置。 - 【請求項３】請求項２において、上記メモリエラー許容
範囲判断手段が許容範囲を超えたと判断した場合、許容
範囲を超えた危険性のあるメモリ空間を別メモリアドレ
スに書き換える変換テーブルを有するＭＭＵアドレス置
換手段を設けたメモリエラー修復診断装置。 - 【請求項４】請求項３において、どこのメモリ空間で許
容範囲を超え、どこの別メモリアドレスに書き換えたか
を情報機器に報告し、情報機器がこのメモリエラー情報
を画面に表示することにより、情報機器上でメモリの診
断を可能とするエラー報告手段を設けたメモリエラー診
断装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8251192A JPH1097473A (ja) | 1996-09-24 | 1996-09-24 | メモリエラー修復診断装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8251192A JPH1097473A (ja) | 1996-09-24 | 1996-09-24 | メモリエラー修復診断装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1097473A true JPH1097473A (ja) | 1998-04-14 |
Family
ID=17219060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8251192A Pending JPH1097473A (ja) | 1996-09-24 | 1996-09-24 | メモリエラー修復診断装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1097473A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009205212A (ja) * | 2008-02-26 | 2009-09-10 | Nec Corp | メモリ障害処理システム、メモリ障害処理方法、及びメモリ障害処理プログラム |
-
1996
- 1996-09-24 JP JP8251192A patent/JPH1097473A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009205212A (ja) * | 2008-02-26 | 2009-09-10 | Nec Corp | メモリ障害処理システム、メモリ障害処理方法、及びメモリ障害処理プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7971112B2 (en) | Memory diagnosis method | |
| US4922491A (en) | Input/output device service alert function | |
| US20030145257A1 (en) | Method and system for handling multiple bit errors to enhance system reliability | |
| JPH0758474B2 (ja) | デジタルデータ処理システムにおいて複数の構成要素の起こりそうな故障の一つを検出するエキスパートシステム | |
| JP4387968B2 (ja) | 障害検出装置および障害検出方法 | |
| US7574621B2 (en) | Method and system for identifying and recovering a file damaged by a hard drive failure | |
| US7139942B2 (en) | Method and apparatus for memory redundancy and recovery from uncorrectable errors | |
| GB2268295A (en) | Detecting defective memory locations | |
| CN113961478A (zh) | 一种内存故障记录方法以及装置 | |
| JPH1097473A (ja) | メモリエラー修復診断装置 | |
| JP7273669B2 (ja) | ストレージシステム及びその制御方法 | |
| JP3342039B2 (ja) | ファイルを管理する処理装置 | |
| JPH10302485A (ja) | フラッシュ・メモリを有する情報処理装置 | |
| JP2868114B2 (ja) | 監視診断機能付計算機 | |
| JP2806856B2 (ja) | 誤り検出訂正回路の診断装置 | |
| JPH05181617A (ja) | ディスクサブシステムの高信頼化方式 | |
| JPH01156834A (ja) | チェック回路の診断装置 | |
| JPH0793225A (ja) | メモリチェック方式 | |
| JPS60142759A (ja) | Ｌｒｕ決定用記憶装置のエラ−検出方式 | |
| JP2878014B2 (ja) | Ｒａｍ試験方式 | |
| KR950015087A (ko) | 메모리 진단장치 및 방법 | |
| JPH07261989A (ja) | 制御プログラム復旧方式 | |
| CN117609024A (zh) | 自动定位异常部件的方法、装置、电子设备及存储介质 | |
| JPH07306811A (ja) | メモリ故障診断方法 | |
| JPH0254342A (ja) | 論理装置の診断方式 |