JPH1096758A - Electronic circuit substrate with self diagnostic function - Google Patents

Electronic circuit substrate with self diagnostic function

Info

Publication number
JPH1096758A
JPH1096758A JP8273031A JP27303196A JPH1096758A JP H1096758 A JPH1096758 A JP H1096758A JP 8273031 A JP8273031 A JP 8273031A JP 27303196 A JP27303196 A JP 27303196A JP H1096758 A JPH1096758 A JP H1096758A
Authority
JP
Japan
Prior art keywords
electronic circuit
circuit board
program
board
self
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8273031A
Other languages
Japanese (ja)
Inventor
Kenji Obara
賢二 小原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP8273031A priority Critical patent/JPH1096758A/en
Publication of JPH1096758A publication Critical patent/JPH1096758A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an electric circuit substrate with cheaper, smaller, faster self diagnostic function and calibration function, by fitting PLD on each electronic circuit substrate and by preparing various required programs. SOLUTION: A lot of electronic components are contained on an electronic circuit substrate 5. A connector 8i (i=1, 2..., i...p) is connected with other device 9 and a host processor 10. The electronic circuit substrate 5 is equipped with a PLD 40 for changing a circuit configuration and plural programs are prepared which contain a normal operating program and a self diagnostic program for specifying the circuit configuration. These programs are written into the ROM 41, 42 and are placed in the PLD 40. The PLD 40 is also equipped with a pass/ fail indicator 43 using a LED and a controller 39 using a MPU. Because for the electronic circuit substrate 5 the perfect self diagnostic check and easy calibration are performed, and the device contains the ROM into which the normal operating program, the self diagnostic checking program, and calibration program are written, its operation becomes more correct and faster.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は多くの電子部品を
実装し、電子機器に内蔵する電子回路基板であって、特
に自己診断機能を有する電子回路基板(「ボード」とも
いう)に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic circuit board on which many electronic components are mounted and which is built in an electronic device, and more particularly to an electronic circuit board (also referred to as a "board") having a self-diagnosis function.

【0002】[0002]

【従来の技術】現在の電子機器は、電子部品を実装した
電子回路基板や単独の電子部品や機械部品とでもって組
み立てられている。電子機器には大型の物から小型の物
まである。小型の電子機器に用いられる電子回路基板は
比較的小さく、その生産も検査も容易である。小型電子
機器の製品検査は、作動状態にして必要なチェックポイ
ントを検査すると充分な場合が多い。
2. Description of the Related Art At present, electronic devices are assembled with an electronic circuit board on which electronic components are mounted, and individual electronic components and mechanical components. Electronic devices range from large to small. An electronic circuit board used for a small electronic device is relatively small, and its production and inspection are easy. In product inspection of small electronic devices, it is often sufficient to check necessary checkpoints while operating.

【0003】例えば電子計測器の電圧測定器や周波数測
定器のような場合の製品検査では、測定器を組み立てた
後に国家標準に準ずる既知の基準電圧や基準周波数を与
え、その測定結果の表示と与えた基準値とを比較するこ
とにより合否判定を行うができる。不良の場合であって
も、小型であるので不良個所の推定が比較的容易であ
る。
[0003] In a product inspection in the case of a voltage measuring instrument or a frequency measuring instrument of an electronic measuring instrument, for example, a known reference voltage or a reference frequency conforming to a national standard is given after assembling the measuring instrument, and a display of the measurement result is performed. The pass / fail judgment can be made by comparing with the given reference value. Even in the case of failure, it is relatively easy to estimate the location of the failure because of its small size.

【0004】ところが、最近の大型電子機器の電子回路
基板は、実装する電子部品の小型化や低電力化によっ
て、特にLSI(大規模集積回路)のような半導体集積
回路の高集積度、低電力化に伴って、大きな多層プリン
ト基板(本明細書では「電子回路基板」という)に多く
の部品を高密度に実装するようになってきた。従って、
電子部品を実装した1枚の電子回路基板自体が小型電子
機器並の機能を有する物が多数存在するようになってい
る。そこで従来はボードチェッカやボードテスタで先ず
電子回路基板を検査し、大型電子製品に組み立てた後に
特殊なダイアグ用パフォーマンスボード等を接続して製
品の検査を行っていた。
[0004] However, recent electronic circuit boards of large electronic devices have a high degree of integration and low power of semiconductor integrated circuits such as LSIs (large-scale integrated circuits) due to the miniaturization and low power of mounted electronic components. With the increase in the number of components, many components have been mounted on a large multilayer printed circuit board (hereinafter referred to as “electronic circuit board”) at high density. Therefore,
Many electronic circuit boards on which electronic components are mounted have functions equivalent to those of small electronic devices. Therefore, conventionally, an electronic circuit board is first inspected with a board checker or a board tester, and after assembling into a large electronic product, a special diagnostic performance board or the like is connected to inspect the product.

【0005】一例として、LSIテストシステム(以後
「ICテスタ」という)の構成について、図6を用いて
説明する。図6(A)は、ICテスタに用いる電子回路
基板5の例である。ICテスタの高機能化により、回路
規模が大きくなり、かつ高密度化している。通常、10
層程度の多層プリント基板で、面積は600mm×30
0mm程度、大きいのでは1m四方のものもある。この
電子回路基板に、電子部品6i(i=1〜m)を数10
0個程度実装し配線され、このボード以外の他部署
(9)にはコネクタ8i(i=1〜p)を通して接続さ
れている。ボードテスタで検査する電子回路基板5に
は、チェックポイントのチェック・ランド7i(i=1
〜h)が配置され、この多数のチェック・ランド7iに
多数のプローブ針を接触させて回路動作を検査する。ボ
ードテスタでは検査できないボードもある。
As an example, a configuration of an LSI test system (hereinafter referred to as an “IC tester”) will be described with reference to FIG. FIG. 6A shows an example of an electronic circuit board 5 used for an IC tester. The circuit scale has been increased and the density has been increased due to the sophistication of IC testers. Usually 10
Multi-layer printed circuit board of about layer, area is 600mm × 30
Some are as large as about 0 mm and as large as 1 m square. An electronic component 6i (i = 1 to m) is provided on this electronic circuit board by several tens.
Approximately 0 components are mounted and wired, and connected to other modules (9) other than this board through connectors 8i (i = 1 to p). The electronic circuit board 5 to be inspected by the board tester has check lands 7i (i = 1) at check points.
To h) are arranged, and a number of probe needles are brought into contact with the plurality of check lands 7i to check the circuit operation. Some boards cannot be tested with a board tester.

【0006】図6(B)は、ICテスタの概略図であ
る。テストを制御するホスト・プロセッサ10は、主に
CPU(コンピュータ)で構成され、システム全体の制
御を行うためにデータバス15、16、17でもってシ
ステム内の各部とデータ信号の授受を行う。図示してい
ないが、タイミング発生部やパターン発生部等の各部
は、電子回路基板5i(i=1〜n)内に構成され、測
定架14やテストヘッド11の筐体内に組み込まれてい
る。被測定物(DUT)を測定する場合には、テストヘ
ッド11の一面に、指定DUT用のパフォーマンスボー
ド13を取り付けてインターフェースとし、指定DUT
を測定する。
FIG. 6B is a schematic diagram of an IC tester. The host processor 10 for controlling the test is mainly composed of a CPU (computer), and sends and receives data signals to and from each unit in the system by data buses 15, 16, and 17 for controlling the entire system. Although not shown, each unit such as a timing generation unit and a pattern generation unit is configured in the electronic circuit board 5 i (i = 1 to n) and is incorporated in the housing of the measurement rack 14 and the test head 11. When measuring a device under test (DUT), a performance board 13 for the designated DUT is attached to one surface of the test head 11 to serve as an interface, and the designated DUT is used.
Is measured.

【0007】このICテスタの製品検査や定期メンテナ
ンスや故障修理を行う場合には、指定DUT用パフォー
マンスボードをダイアグ用パフォーマンスボードに取り
替えて、ホストプロセッサ10をダイアグで稼働させて
自己診断を行うようにしている。ここで、ダイアグ(Di
agnostics)とはシステム診断プログラムをいい、シス
テムの誤動作、不良個所、誤りなどを検出して、ICテ
スタの保守を援助するプログラムである。
[0007] When performing product inspection, periodic maintenance, or failure repair of the IC tester, the designated DUT performance board is replaced with a diagnostic performance board, and the host processor 10 is operated by the diagnostic to perform a self-diagnosis. ing. Here, the diag (Di
agnostics) refers to a system diagnostic program, which is a program that detects a malfunction, a defective portion, an error, and the like of a system and assists in maintenance of an IC tester.

【0008】[0008]

【発明が解決しようとする課題】ICテスタのような大
型電子機器となると、故障の際や誤動作の際に、どこの
回路部分の故障か、どの電子部品が不良か、等が不明な
場合が多々あり、電子回路基板5を差し替えして各ボー
ド単位で良否判定を行い、不良の電子回路基板5を取り
替え、その後にキャリブレーション( Calibration;微
調整)することが多い。そのためにダイアグ用パフォー
マンスボードのような専用ボードが必要である。また装
置全体のキャリブレーションは各ボードを順番に実行す
るので時間がかかりすぎていた。特に機械式リレー(以
後「メカ・リレー」という)を有する電子回路基板5
は、メカ・リレーの寿命が有限であるので、その故障場
所の発見に手間取ることが多かった。
In the case of a large-sized electronic device such as an IC tester, when a failure or malfunction occurs, it is sometimes unclear which circuit part is defective, which electronic component is defective, and the like. In many cases, the electronic circuit board 5 is replaced, a pass / fail judgment is made for each board, a defective electronic circuit board 5 is replaced, and then calibration (fine adjustment) is often performed. For that purpose, a dedicated board such as a diagnostic performance board is required. In addition, since the calibration of the entire apparatus is performed in order for each board, it takes too much time. In particular, an electronic circuit board 5 having a mechanical relay (hereinafter referred to as "mechanical relay")
Since the mechanical relay has a finite life, it often takes time to find the location of the failure.

【0009】そして、キャリブレーション機能は近年、
益々複雑化し、大規模化し、更にボードは高密度化して
いる。又、特定装置全体のキャリブレーション時に個々
の電子回路基板5の調整を行っても、個々の電子回路基
板5のキャリブレーションでは無く、特定装置全体のキ
ャリブレーションであった。従って、正確にキャリブレ
ーションした電子回路基板5を交換しても、再び特定装
置全体のキャリブレーションを行う必要があった。
In recent years, the calibration function has been
Increasingly complex, larger and more densely populated boards. Further, even when the individual electronic circuit boards 5 are adjusted during the calibration of the entire specific device, the calibration of the entire specific device is performed instead of the calibration of the individual electronic circuit boards 5. Therefore, even if the correctly calibrated electronic circuit board 5 is replaced, it is necessary to calibrate the entire specific device again.

【0010】この発明は、比較的大きな電子回路基板5
において,それぞれのボードに自己診断機能やキャリブ
レーション機能を持たせ、個々にキャリブレーションし
た電子回路基板5を直ちに装置に適用できるようにした
ものである。つまり、1枚1枚のボードをキャリブレー
ションし、それを接続し組み合わせると装置全体が完成
するようにした。又、容易にキャリブレーションができ
る電子回路基板5を提供するものである。それに加え
て、自己診断機能やキャリブレーション機能を低コスト
で小型化でき、しかも高速化したものである。
The present invention provides a relatively large electronic circuit board 5.
In the above, each board has a self-diagnosis function and a calibration function so that the individually calibrated electronic circuit board 5 can be immediately applied to the device. In other words, each board is calibrated and connected and combined to complete the entire device. Another object of the present invention is to provide an electronic circuit board 5 that can be easily calibrated. In addition, the self-diagnosis function and the calibration function can be reduced in size at low cost, and at a higher speed.

【0011】[0011]

【課題を解決するための手段】上記目的を達成するため
に、この発明は、近年発展してきたPLD(Programmab
le Logic Device)を各電子回路基板に装着し、プログ
ラムを切り換えてPLDを通常の動作回路やダイアグ用
の回路やキャリブレーション用の回路に変更して動作さ
せるようにする。つまり、電子機器の通常動作の場合に
は通常動作プログラムをセットして電子機器を通常に稼
働させる。電子回路基板の検査やキャリブレーションの
場合には自動診断プログラムあるいはキャリブレーショ
ンプログラムをセットして電子回路基板の検査やキャリ
ブレーションを行うものである。
In order to achieve the above object, the present invention provides a PLD (Programmab) which has been developed in recent years.
le Logic Device) is mounted on each electronic circuit board, the program is switched, and the PLD is changed to a normal operation circuit, a diagnosis circuit, or a calibration circuit to operate. That is, in the case of the normal operation of the electronic device, the normal operation program is set and the electronic device is operated normally. In the case of inspection and calibration of an electronic circuit board, an automatic diagnosis program or a calibration program is set to perform inspection and calibration of the electronic circuit board.

【0012】ここでPLDについて若干説明する。PL
Dとは、ユーザが任意に論理仕様を書き込む、つまりプ
ログラムすることができるICをいう。基本的にはAN
DアレイとORアレイから構成されるが、メモリも内蔵
したり多様化が進んでいる。メーカによりPLA( Pro
grammable Logic Array)、PAL(Programmable Arra
y Logic )、FPGA( Field Programmable Gate Arr
ay)などとも呼ばれている。よって、この明細書ではこ
れら各メーカの呼称、これらには商標登録出願されてい
るのもあるが、これらの呼称及び今後開発される同類の
PLDの呼称を全て含め、総称してPLDということに
する。
Here, the PLD will be briefly described. PL
D is an IC to which a user can arbitrarily write, that is, program, a logical specification. Basically AN
Although it is composed of a D array and an OR array, a memory is built in and diversified. PLA (Pro
grammable Logic Array), PAL (Programmable Arra)
y Logic), FPGA (Field Programmable Gate Arr)
ay). Therefore, in this specification, although the names of these manufacturers and the applications for trademark registration have been filed, these names and the names of similar PLDs to be developed in the future are collectively referred to as PLDs. I do.

【0013】代表的なものに、米国のザイリンクス(X
ILINX)社のFPGAがある。このFPGAの内部
のロジック・セル・アレイは、高性能な高集積度デジタ
ル集積回路で、I/Oブロック(IOB)とコンフィギ
ャラブル・ロジック・ブロック(CLB)と内部接続の
3種類の回路機能要素から構成されている。そしてそれ
ぞれに設定要素があり、いずれもプログラムが可能にな
っている。IOBは内部ロジック・ブロックとデバイス
のパッケージピンとの間のインターフェースを行ってい
る。CLBのアレイにはメモリも有し、ユーザが指定す
る論理機能を実現する。内部接続要素はブロック間で信
号を伝搬するネットワークを形成する。
A typical example is Xilinx (X
ILINX) FPGAs. The logic cell array inside the FPGA is a high-performance, highly-integrated digital integrated circuit, and has three types of circuit functions: an I / O block (IOB), a configurable logic block (CLB), and an internal connection. Consists of elements. Each has a setting element, and all of them can be programmed. The IOB interfaces between internal logic blocks and device package pins. The CLB array also has a memory, and implements a logical function specified by the user. The interconnect elements form a network that propagates signals between blocks.

【0014】論理機能と内部接続は、内蔵のスタティッ
ク・メモリ・セルに記憶されたコンフィギュレーション
・プログラムによって設定される。このコンフィギュレ
ーション・プログラムはROM(読み出し専用メモリ)
やフロッピイ・ディスクやハード・ディスク等の外部に
保存しておき、電源を投入時あるいはコマンドにより初
期化ロジックが働き、プログラムを自動的にロードする
ようにしている。
The logic functions and internal connections are set by a configuration program stored in built-in static memory cells. This configuration program is ROM (read only memory)
Or a floppy disk or a hard disk, and the initialization logic operates when the power is turned on or when a command is issued, so that the program is automatically loaded.

【0015】この発明は、上述のFPGA、つまりPL
D( Programmable Logic Device)をそれぞれの電子回
路基板に搭載し、通常動作を行うプログラムや自己診断
を行うプログラムやキャリブレーションを行うプログラ
ムを作成して保存しておく。テストプロセッサ側に保存
しておいて、必要なときにFPGAに転送してもよい
が、ボードの種類が多い場合にはそれぞれのボード、つ
まり電子回路基板にそれぞれ自己ボード用のプログラム
をメモリしたROMを搭載して、切換スイッチあるいは
コマンドで初期化させ駆動したほうが間違い無く、しか
も高速になる。
The present invention relates to the above-mentioned FPGA, ie, PL
D (Programmable Logic Device) is mounted on each electronic circuit board, and a program for normal operation, a program for self-diagnosis, and a program for calibration are created and stored. It may be stored on the test processor side and transferred to the FPGA when necessary. However, when there are many types of boards, a ROM in which a program for each board is stored in each board, that is, an electronic circuit board. It is undoubtedly faster to mount and drive with a changeover switch or command.

【0016】電子回路基板に良否を表示する、例えば青
赤のLEDによる合否表示器を搭載しておくと、キャリ
ブレーションのときに、合否表示器を確認しながら微調
整ができるので有効である。また、外部との信号の授受
や当該電子回路基板の制御の高速化のためにコントロー
ラとしてMPU(マイクロプロセッサ)を電子回路基板
に搭載すると益々有効である。
It is effective to mount a pass / fail indicator, such as a blue-red LED, for indicating pass / fail on the electronic circuit board, since fine adjustment can be performed while checking the pass / fail indicator during calibration. Further, it is more and more effective to mount an MPU (microprocessor) as a controller on the electronic circuit board in order to exchange signals with the outside and control the electronic circuit board at high speed.

【0017】自己診断時あるいはキャリブレーション時
には、ボードからの出力信号をデジタル値に変換して、
FPGA内の比較回路で期待値と比較し、合否判定ある
いは良品への微調整を行う。例えば、ボードからの出力
信号が直流電圧である場合にはA/D変換器でデジタル
値に変換し、周波数あるいは一定周期間隔のパルス信号
である場合にはカウンタで周波数や周期をデジタル値に
変換する。A/D変換器やカウンタは当該ボードに組み
込んでいても良いし、外部にデジボル(デジタル電圧
計)やカウンタのデジタル計測器を付加してその結果を
比較回路に与えてもよい。
At the time of self-diagnosis or calibration, the output signal from the board is converted into a digital value,
A comparison circuit in the FPGA compares the value with the expected value, and performs pass / fail judgment or fine adjustment to a non-defective product. For example, if the output signal from the board is a DC voltage, it is converted to a digital value by an A / D converter, and if the signal is a pulse signal at a frequency or a fixed period interval, the frequency or cycle is converted to a digital value by a counter. I do. The A / D converter and the counter may be incorporated in the board, or a digital measuring device such as a digital voltmeter (digital voltmeter) or a counter may be externally provided, and the result may be provided to the comparison circuit.

【0018】第1の発明は基本的な発明で、電子部品を
実装した電子回路基板に他部署との信号の授受を行う1
以上のコネクタと、通常動作回路や自己診断用回路など
に回路構成を変更できるPLDと、この回路構成を指定
する通常動作プログラムと自己診断プログラムを含む複
数のプログラムから構成されている。第2の発明は、第
1発明の電子回路基板に通常動作プログラムと自己診断
プログラムを含む複数のプログラムをROM化してそれ
ぞれのボードに搭載しているものである。PLDの初期
化は手動スイッチでもホスト・プロセッサからのコマン
ドでもよい。
A first aspect of the present invention is a basic aspect of the present invention, in which a signal is transmitted / received to / from another department on an electronic circuit board on which electronic components are mounted.
The connector comprises the above-described connector, a PLD whose circuit configuration can be changed to a normal operation circuit, a self-diagnosis circuit, and the like, and a plurality of programs including a normal operation program and a self-diagnosis program for specifying this circuit configuration. According to a second aspect of the present invention, a plurality of programs including a normal operation program and a self-diagnosis program are stored in a ROM in the electronic circuit board according to the first aspect of the present invention and mounted on each board. The initialization of the PLD may be a manual switch or a command from the host processor.

【0019】第3の発明はこれらの電子回路基板にその
ボードの合否表示器を搭載し、例えば青や赤のLEDで
合否を表示させるものである。自己診断時は一目瞭然に
判定でき、更にキャリブレーション時にその合否表示器
を見ながら微調整を行うと能率が向上する。第4の発明
はそれらの電子回路基板にそのボード専用のコントロー
ラを搭載して、処理の高速化を図ったものである。コン
トローラはMPU(マイクロプロセッサ)でよく、他部
署との信号の授受やそのボードの制御を担当する。
In the third invention, a pass / fail indicator of the board is mounted on these electronic circuit boards, and a pass / fail indication is displayed by, for example, a blue or red LED. At the time of self-diagnosis, the determination can be made at a glance, and the efficiency can be improved by performing fine adjustment while looking at the pass / fail indicator during calibration. In a fourth aspect of the present invention, a controller dedicated to the electronic circuit board is mounted on the electronic circuit board to increase the processing speed. The controller may be an MPU (microprocessor), and is responsible for sending and receiving signals to and from other departments and controlling the board.

【0020】[0020]

【発明の実施の形態】発明の実施の形態を実施例にもと
ずき図面を参照して説明する。図1は、この発明をLC
Dドライバテスタに適用した一実施例の電子回路基板5
である。電子回路基板5には多くの電子部品が実装され
ている。CHi20i(i=1〜16)には図4に示す
RVS( Reference Vias Source)アナログ部が16チ
ャンネル実装されている。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described with reference to the drawings based on embodiments. FIG. 1 illustrates this invention in LC
Electronic circuit board 5 of one embodiment applied to D driver tester
It is. Many electronic components are mounted on the electronic circuit board 5. The CHi 20i (i = 1 to 16) has 16 channels of RVS (Reference Via Source) analog units shown in FIG.

【0021】コネクタ8iは他部署9やホスト・プロセ
ッサ10と接続されている。この電子回路基板5には、
回路構成を変更できるPLD40が搭載され、その回路
構成を指定する通常動作プログラムと自己診断プログラ
ムを含む複数のプログラムが準備されている。図1では
これら複数のプログラムがROM(41、42)に書き
込まれて搭載されている。更にLEDによる合否表示器
43、並びにMPUによるコントローラ39が搭載され
ている。
The connector 8i is connected to another department 9 and the host processor 10. This electronic circuit board 5 includes
A PLD 40 capable of changing the circuit configuration is mounted, and a plurality of programs including a normal operation program for designating the circuit configuration and a self-diagnosis program are prepared. In FIG. 1, the plurality of programs are written in the ROMs (41, 42) and mounted. Further, a pass / fail display 43 using LEDs and a controller 39 using MPU are mounted.

【0022】図2は、図4のRVSアナログ部が図1の
ボードに搭載されて、自己診断プログラムがセットされ
たPLD402 の回路構成図の一例である。この自己診
断プログラムによる回路構成はメカ・リレーやアナログ
・スイッチ等の動作チェックを行うものである。図2で
のデータの伝送は8bit パラレルで行う。タイミング発
生回路44はテストプロセッサ10あるいはこれに準ず
るCPU(コンピュータ)からRD(読み込み)、ST
ART、CLK(クロック)、RESETの信号を受
け、必要な各回路に適切なタイミング信号を伝送する。
アドレス・ラッチ45やアドレスデコーダ46は、BS
EL(ボードセレクト)や8+8の16ビットのデータ
を受け、必要な各回路に伝送する。
[0022] Figure 2, RVS analog part of FIG. 4 is the board of FIG. 1, it is an example of a circuit diagram of a PLD40 self-diagnostic program is set 2. The circuit configuration based on the self-diagnosis program checks the operation of a mechanical relay, an analog switch, and the like. The data transmission in FIG. 2 is performed in 8-bit parallel. The timing generation circuit 44 reads RD (read), ST from the test processor 10 or a CPU (computer) equivalent thereto.
It receives ART, CLK (clock), and RESET signals and transmits appropriate timing signals to necessary circuits.
The address latch 45 and the address decoder 46
It receives 16-bit data of EL (board select) and 8 + 8, and transmits it to necessary circuits.

【0023】アドレスカウンタ50は、タイミング発生
回路44とアドレスデコーダ46からの信号で各メモリ
のアドレス番号を発生し、コントロールデータメモリ5
1、期待値データメモリ52やフェイルメモリ53に出
力する。コントロールデータメモリ51は、各アドレス
内のデータ信号をゲート55を通してRON/ROF
(リファレンスオン/オフ)、出力電圧レンジ、IM電
流(測定電流)レンジ、Calリレー等の信号を出力し
て、当該ボードのRVSアナログ部20iの自己診断を
コントロールする。
The address counter 50 generates an address number of each memory based on signals from the timing generation circuit 44 and the address decoder 46, and
1. Output to the expected value data memory 52 and the fail memory 53. The control data memory 51 transmits the data signal in each address through the gate 55 to the RON / ROF
(Reference on / off), output voltage range, IM current (measurement current) range, Cal relay, and other signals are output to control self-diagnosis of the RVS analog unit 20i of the board.

【0024】アナログ信号の出力電圧はA/D変換器5
8でデジタル化され、比較回路54で期待値データメモ
リ52の期待値と比較され、不良の場合にはフェイル・
メモリ53に記憶される。A/D変換器58はボード内
に構成してもよく、外部にデジボルを設置してもよい。
この他に、ボードからのアナログ信号の出力が周波数や
時間間隔のパルスである場合にはカウンタを用いてデジ
タル化するとよい。フェイル・メモリ53のデータはゲ
ート56を通してホストプロセッサ10に送られると同
時に、合否の結果を当該ボードの合否表示器43に送り
表示する。
The output voltage of the analog signal is supplied to the A / D converter 5
8 and is compared with the expected value in the expected value data memory 52 by the comparing circuit 54.
It is stored in the memory 53. The A / D converter 58 may be configured in a board, or a digital bol may be installed outside.
In addition, when the output of the analog signal from the board is a pulse with a frequency or a time interval, it may be digitized using a counter. The data in the fail memory 53 is sent to the host processor 10 through the gate 56, and at the same time, the result of the pass / fail is sent to the pass / fail indicator 43 of the board and displayed.

【0025】つまり、この回路動作は、リレーの動作を
コントロールデータメモリ51に設定し、当該ボードの
アナログ信号出力の期待値を期待値データメモリ52に
設定しておく。期待値データと実際の動作結果のデータ
が比較回路54で比較され、そのデータがフェイル・メ
モリ53にメモリされ、そのデータでこのボードの合否
が検査されるのである。
That is, in this circuit operation, the operation of the relay is set in the control data memory 51, and the expected value of the analog signal output of the board is set in the expected value data memory 52. The expected value data and the data of the actual operation result are compared by the comparing circuit 54, and the data is stored in the fail memory 53, and the pass / fail of the board is checked with the data.

【0026】図3は、図1のボードで通常動作プログラ
ムがセットされたPLD401 の回路構成図である。図
2と同様に、ホスト・プロセッサ10あるいはこれに準
ずるCPUからのデータは8Bit パラレルの2信号、つ
まり、16ビットで送られ、初めにアドレスデータが送
られ、アドレスデコーダ46からの出力で47〜55の
いずれかのレジスタが指定される。続いて、8+8の1
6ビットのデータが送られて指定されたレジスタに記憶
される。記憶された各データは、タイミング発生回路4
4からのタイミングによって、バッファ57、59を通
して必要な信号が出力される。
[0026] FIG. 3 is a PLD40 circuit diagram of 1 set normal operation program board of FIG. Similarly to FIG. 2, data from the host processor 10 or a CPU equivalent thereto is transmitted in two 8-bit parallel signals, that is, 16 bits. Address data is transmitted first, and the output from the address decoder 46 is One of 55 registers is designated. Then, 8 + 8 1
6-bit data is sent and stored in the designated register. Each stored data is stored in a timing generation circuit 4
At timings from 4, necessary signals are output through buffers 57 and 59.

【0027】図4は図1のボードに搭載されるRVSア
ナログ部20i(i=1〜16)の回路図である。電源
21は基準電圧30を基にD/A変換器で±5Vのアナ
ログ電圧を出力する。フィルタ22、RON/ROFス
イッチ回路23を通し、出力電圧レンジ切換回路24で
±5V、±10Vと±20Vのいずれかの電圧を出力で
きるようにアナログ・スイッチを切り換える。選択され
た電圧は電流クランプ回路25と電流測定回路26の抵
抗を通り、電圧フォロア回路27で電圧を保ちつつ出力
端子29に出力する。この回路に使用するメカ・スイッ
チやアナログ・スイッチの寿命は有限であるため、定期
的に検査する必要がある。
FIG. 4 is a circuit diagram of the RVS analog section 20i (i = 1 to 16) mounted on the board of FIG. The power supply 21 outputs an analog voltage of ± 5 V by a D / A converter based on the reference voltage 30. The analog switches are switched through the filter 22 and the RON / ROF switch circuit 23 so that the output voltage range switching circuit 24 can output any of ± 5 V, ± 10 V, and ± 20 V. The selected voltage passes through the resistances of the current clamp circuit 25 and the current measurement circuit 26, and is output to the output terminal 29 while maintaining the voltage in the voltage follower circuit 27. The mechanical switches and analog switches used in this circuit have a limited life and must be inspected periodically.

【0028】図5は被測定回路の他の例で波形デジタイ
ザ部の回路である。入力電圧をスイッチ回路61で任意
の波形デジタイザ回路に入力させ、レンジ切換回路62
で適切なレンジに切り換え、フィルタ周波数の異なる複
数のフィルタ群63から適切なフィルタを選んで通し、
A/D変換器64でA/D変換してメモり65に記憶さ
せて出力させるものである。この場合も多くのメカ・ス
イッチを用いているので定期的な検査が必要である。こ
れらの検査を各電子回路基板毎にPLDと自己診断プロ
グラムで行うものである。
FIG. 5 shows another example of a circuit under test, which is a circuit of a waveform digitizer. An input voltage is input to an arbitrary waveform digitizer circuit by a switch circuit 61 and a range switching circuit 62
To switch to an appropriate range, select an appropriate filter from a plurality of filter groups 63 having different filter frequencies, and pass it through.
A / D conversion is performed by the A / D converter 64, the data is stored in the memory 65, and output. Also in this case, periodic inspection is necessary because many mechanical switches are used. These inspections are performed by a PLD and a self-diagnosis program for each electronic circuit board.

【0029】[0029]

【発明の効果】以上詳細に説明したように、従来は、多
数の電子部品6iを実装した電子回路基板5の検査をボ
ードチェッカやボードテスタでチェックしたり、製品化
した後にダイアグ用のパフォーマンスボード等を用い、
プロセッサをダイアグで稼働して自己診断やキャリブレ
ーションを行っていた。従って、電子回路基板5単独の
完全な自己診断やキャリブレーションはできなかった。
As described in detail above, conventionally, the inspection of the electronic circuit board 5 on which a large number of electronic components 6i are mounted is checked with a board checker or a board tester, or after the product is commercialized, a performance board for diagnosis is used. Using
The processor was running in diagnostics to perform self-diagnosis and calibration. Therefore, complete self-diagnosis and calibration of the electronic circuit board 5 alone could not be performed.

【0030】この発明は、多数の電子部品6iを実装し
た電子回路基板5にPLD40を実装し、少なくとも通
常動作用プログラムと自己診断用プログラムを準備する
ことにより、単独の電子回路基板5の完全な自己診断や
キャリブレーションが容易になった。そしてこれらの通
常動作用プログラムや自己診断用プログラムやキャリブ
レーションプログラムをROM化して、そのボードに実
装することにより、操作が間違いなく、しかも高速にな
る。
According to the present invention, the PLD 40 is mounted on the electronic circuit board 5 on which a large number of electronic components 6i are mounted, and at least a normal operation program and a self-diagnosis program are prepared. Self-diagnosis and calibration have become easier. The normal operation program, the self-diagnosis program, and the calibration program are stored in a ROM and mounted on the board, so that the operation is definitely performed at a high speed.

【0031】そのボードに、更に合否表示器43を搭載
することにより、自己診断やキャリブレーションが更に
容易になり、そのボードに占有のコントローラ39を搭
載することにより更に高速になる。そして、完全にキャ
リブレーションした個々の電子回路基板5を組み立てる
だけで、装置は直ちに稼働できるようになる。このよう
に、この発明の技術的効果は大である。
By mounting the pass / fail indicator 43 on the board, self-diagnosis and calibration become easier, and by mounting the dedicated controller 39 on the board, the speed is further increased. Then, only by assembling the individual circuits 5 completely calibrated, the apparatus can be operated immediately. Thus, the technical effects of the present invention are great.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の電子回路基板の一実施例の構成図であ
る。
FIG. 1 is a configuration diagram of one embodiment of an electronic circuit board of the present invention.

【図2】本発明のPLDの自己診断機能時の回路構成図
である。
FIG. 2 is a circuit configuration diagram at the time of a self-diagnosis function of the PLD of the present invention.

【図3】本発明のPLDの通常動作時の回路構成図であ
る。
FIG. 3 is a circuit diagram of the PLD of the present invention in a normal operation.

【図4】当該電子機器がLCDドライバテスタ時の図1
のCHiであるRVSアナログ部の回路図である。
FIG. 4 is a diagram showing the electronic device when the LCD driver tester is used.
FIG. 6 is a circuit diagram of an RVS analog unit which is CHi of FIG.

【図5】図1のCHiが波形デジタイザテスタ時の回路
図である。
FIG. 5 is a circuit diagram when CHi in FIG. 1 is a waveform digitizer tester.

【図6】図6(A)は従来装置の電子回路基板の構成図
であり、図6(B)は従来のICテスタの概略図であ
る。
FIG. 6A is a configuration diagram of an electronic circuit board of a conventional device, and FIG. 6B is a schematic diagram of a conventional IC tester.

【符号の説明】[Explanation of symbols]

5、5i 電子回路基板(ボード) 6、6i 電子部品 7、7i チェック・ランド 8、8i コネクタ 9 他部署 10 ホスト・プロセッサ 11 テストヘッド 13 パフォーマンス・ボード 14 測定架 15、16、17 データバス 20、20i RVS(Reference Vias Source)ア
ナログ部 21 電源 22 フィルタ 23 RON/ROFスイッチ回路 24 出力電圧レンジ切換回路 25 電流クランプ回路 26 電流測定回路 27 電圧フォロア回路 28 スイッチ回路 29 出力端子 30 基準電圧源 40、40i PLD(Programmable Logic Devic
e) 41 通常動作用ROM 42 自己診断用ROM 43 合否表示器 60 波形デジタイザ部
5, 5i Electronic circuit board (board) 6, 6i Electronic components 7, 7i Check land 8, 8i Connector 9 Other departments 10 Host processor 11 Test head 13 Performance board 14 Measurement rack 15, 16, 17 Data bus 20, Reference Signs List 20i RVS (Reference Vias Source) analog unit 21 Power supply 22 Filter 23 RON / ROF switch circuit 24 Output voltage range switching circuit 25 Current clamp circuit 26 Current measurement circuit 27 Voltage follower circuit 28 Switch circuit 29 Output terminal 30 Reference voltage source 40, 40i PLD (Programmable Logic Devic)
e) 41 ROM for normal operation 42 ROM for self-diagnosis 43 Pass / fail indicator 60 Waveform digitizer

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 電子部品(6i)を実装した電子回路基
板(5)において、 ホスト・プロセッサ(10)や他部署(9)との間に信
号の授受を行う少なくとも1つ以上のコネクタ(8i)
と、 回路構成を変更できるPLD( Programmable Logic De
vice)(40)と、 回路構成を指定する通常動作プログラムと自己診断プロ
グラムを含む複数のプログラムと、 を具備することを特徴とする自己診断機能を有する電子
回路基板。
An electronic circuit board (5) on which an electronic component (6i) is mounted, at least one connector (8i) for transmitting and receiving signals to and from a host processor (10) and another department (9). )
And PLD (Programmable Logic De
vice) (40), and a plurality of programs including a normal operation program for specifying a circuit configuration and a self-diagnosis program, the electronic circuit board having a self-diagnosis function.
【請求項2】 請求項1記載の回路構成を指定する通常
動作プログラムと自己診断プログラムを含む複数のプロ
グラムは、ROM(41、42)に記憶され当該電子回
路基板(5)に搭載されていることを特徴とする自己診
断機能を有する電子回路基板。
2. A plurality of programs, including a normal operation program and a self-diagnosis program for designating a circuit configuration according to claim 1, are stored in ROMs (41, 42) and mounted on the electronic circuit board (5). An electronic circuit board having a self-diagnosis function.
【請求項3】 請求項1又は2記載の電子回路基板
(5)に良否を表示する合否表示器(43)が搭載され
ていることを特徴とする自己診断機能を有する電子回路
基板。
3. An electronic circuit board having a self-diagnosis function, wherein a pass / fail indicator (43) for indicating pass / fail is mounted on the electronic circuit board (5) according to claim 1.
【請求項4】 請求項1、2又は3記載の電子回路基板
(5)に、ホスト・プロセッサ(10)や他部署(9)
と信号の授受及び当該電子回路基板(5)を制御するコ
ントローラ(39)が搭載されていることを特徴とする
自己診断機能を有する電子回路基板。
4. An electronic circuit board (5) according to claim 1, 2 or 3, further comprising a host processor (10) and another section (9).
An electronic circuit board having a self-diagnosis function, comprising a controller (39) for sending and receiving signals and controlling the electronic circuit board (5).
JP8273031A 1996-09-24 1996-09-24 Electronic circuit substrate with self diagnostic function Withdrawn JPH1096758A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8273031A JPH1096758A (en) 1996-09-24 1996-09-24 Electronic circuit substrate with self diagnostic function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8273031A JPH1096758A (en) 1996-09-24 1996-09-24 Electronic circuit substrate with self diagnostic function

Publications (1)

Publication Number Publication Date
JPH1096758A true JPH1096758A (en) 1998-04-14

Family

ID=17522213

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8273031A Withdrawn JPH1096758A (en) 1996-09-24 1996-09-24 Electronic circuit substrate with self diagnostic function

Country Status (1)

Country Link
JP (1) JPH1096758A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7096396B2 (en) 2002-02-19 2006-08-22 Fujitsu Limited Test system for circuits
US8150647B2 (en) 2007-08-27 2012-04-03 Advantest Corporation Electric device and diagnostic apparatus
WO2019064460A1 (en) * 2017-09-28 2019-04-04 三菱電機株式会社 Signal processing device and testing method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7096396B2 (en) 2002-02-19 2006-08-22 Fujitsu Limited Test system for circuits
US8150647B2 (en) 2007-08-27 2012-04-03 Advantest Corporation Electric device and diagnostic apparatus
WO2019064460A1 (en) * 2017-09-28 2019-04-04 三菱電機株式会社 Signal processing device and testing method
TWI664822B (en) * 2017-09-28 2019-07-01 日商三菱電機股份有限公司 Signal processing apparatus and testing method
JP6537740B1 (en) * 2017-09-28 2019-07-03 三菱電機株式会社 Signal processing apparatus and test method

Similar Documents

Publication Publication Date Title
US6614253B2 (en) On-circuit board continuity tester
US6104198A (en) Testing the integrity of an electrical connection to a device using an onboard controllable signal source
JPH0418793B2 (en)
CN111239593A (en) Test system with embedded tester
CA1290056C (en) Circuit for testing the bus structure of a printed wiring card
JPH1096758A (en) Electronic circuit substrate with self diagnostic function
US20170192056A1 (en) Multi-chassis test device and test signal transmission apparatus of the same
KR20030046801A (en) Parallel logic devices/circuits tester for plural logic devices/circuits and parallel memory chip repairing apparatus
US20100207649A1 (en) In situ and real time monitoring of interconnect reliability using a programmable device
JP3483130B2 (en) Inspection method for integrated circuits
JP5176962B2 (en) Printed board connection test apparatus and method
US7210081B1 (en) Apparatus and methods for assessing reliability of assemblies using programmable logic devices
JPH07159493A (en) Inspection method for semiconductor device
GB2405945A (en) Printed circuit board test apparatus
WO2001015174A1 (en) A memory module test system with reduced driver output impedance
KR20010070252A (en) Reference voltage setting method and apparatus for semiconductor ic tester
US9852036B2 (en) Configurable input/output sub-channels for optimized diagnostics
JPH0843494A (en) Electronic circuit
JPH03211481A (en) Lsi test circuit
JP3698015B2 (en) Self-diagnosis method for motor control system
JP2002139551A (en) Semiconductor testing apparatus
KR100252658B1 (en) device for removing noise in a PCB tester
KR100517604B1 (en) Programming apparatus of programmable device on board and the same method
WO2001053845A1 (en) A printed circuit assembly with configurable boundary scan paths
JPH1183946A (en) Testing apparatus for measured substrate

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20031202