JPH1093863A - 固体撮像素子及びその駆動方法、並びにスチルカメラ - Google Patents

Abstract

(57)【要約】 【課題】 増幅型の固体撮像素子における縦筋状の固定
パターンノイズ（ＦＰＮ）とシェーディングの発生を抑
える。 【解決手段】 複数の画素２２を有し、画素リセット前
の画素２２からの第１の信号と、画素リセット後の画素
２２からの第２の信号との差分を出力信号とする固体撮
像素子であって、同一の信号出力線３０から１水平ライ
ン分の第１の信号と１水平ライン分の第２の信号を交互
に出力する手段（２３，２８，２９，３１）と、１水平
ライン分の第１の信号又は第２の信号のいずれか一方を
遅延させる遅延手段３６と、遅延後に第１の信号と第２
の信号の差分を出力する差動手段３７を備えて成る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、固体撮像素子及び
その駆動方法に関する。

【０００２】さらに、本発明は、固体撮像素子を備えた
スチルカメラに関する。

【０００３】

【従来の技術】近年、固体撮像素子の高解像度化の要求
に従って、スミアが無く、微細画素の実現が可能である
増幅型固体撮像素子が開発されている。

【０００４】この増幅型固体撮像素子は、光電変換で得
られた電荷を画素に蓄積し、この蓄積された電荷による
画素ポテンシャルの変調を信号として取り出すように構
成されている。

【０００５】増幅型固体撮像素子は、能動素子（例えば
ＭＯＳ型トランジスタ）で画素を構成しているため、能
動素子のバラツキがそのまま映像信号に乗ってしまう。
このバラツキは、画素それぞれに固定の値を持つため撮
像画での固定パターンノイズ（これ以降ＦＰＮと称す
る）として現われる。

【０００６】このＦＰＮは、入射光に対する感度のバラ
ツキではなく、画素のしきい値のバラツキが入射光に応
じた信号量に加算される性質のものである。

【０００７】

【発明が解決しようとする課題】このようなＦＰＮをど
のように除去するか、図８の比較例に係る増幅型固体撮
像素子１を用いて説明する。

【０００８】図８において、２は単位画素（セル）を構
成する受光素子、本例では画素ＭＯＳトランジスタを示
し、複数の画素ＭＯＳトランジスタ２が行列状に配列さ
れる。３は各行毎の画素ＭＯＳトランジスタ２の制御電
極、即ちゲートに接続された垂直選択線、４は垂直選択
線３に垂直走査信号、即ち垂直走査パルスφＶ〔φ
Ｖ₁ ，‥‥φＶ_m ，φＶ_m+1 ，‥‥〕を順次与える垂直
走査回路である。

【０００９】画素ＭＯＳトランジスタ２の一方の主電
極、即ちソースは各列毎に垂直信号線５に接続され、他
方の主電極、即ちそのドレインが電源Ｖ_D に接続され
る。

【００１０】各垂直信号線５には、第１の動作ＭＯＳス
イッチ７を介して信号電圧（電荷）を保持する第１の負
荷容量素子８が接続され、その接続点が第１の水平ＭＯ
Ｓスイッチ９を介して第１の信号出力線、即ち水平出力
線１０に接続される。さらに、上記同じ列の垂直信号線
５に第２の動作ＭＯＳスイッチ７′を介して第２の負荷
容量素子８′が接続され、その接続点が第２の水平ＭＯ
Ｓスイッチ９′を介して第２の信号出力線、即ち水平出
力線１１に接続される。各負荷容量素子８，８′は垂直
信号線５と接地電位との間に接続される。

【００１１】第１の動作ＭＯＳスイッチ７のゲートには
第１の動作パルスφ_OPS が印加され、第２の動作ＭＯＳ
スイッチ７′のゲートには第２の動作パルスφ_OPN が印
加される。

【００１２】第１の水平ＭＯＳスイッチ９及び第２の水
平ＭＯＳスイッチ９′のゲートは、共通接続されて水平
走査回路１２に接続され、この水平走査回路１２より水
平ＭＯＳスイッチ９，９′に順次水平走査信号、即ち水
平走査パルスφＨ〔φＨ₁ ，‥‥φＨ_n ，φＨ_n+1 ，‥
‥〕が供給される。

【００１３】尚、図示せざるも、垂直信号線５には、負
荷容量素子８，８′及び垂直信号線５を初期電圧にリセ
ットするためのリセットＭＯＳスイッチが接続される。
即ち、このリセットＭＯＳスイッチのソースが垂直信号
線５に接続され、そのドレインにリセットバイアス電圧
Ｖ_RBが与えられ、そのゲートにリセットパルスφ_VRSTが
供給されるようになされる。

【００１４】第１及び第２の水平出力線１０及び１１の
出力端には出力回路（例えば電荷検出回路）１３及び１
３′が接続されると共に、第１の出力回路１３及び第２
の出力回路１３′の各出力端、即ち信号用の出力端ｔ_S
とノイズ用の出力端ｔ_N が減算処理するための差動増幅
器等からなる差動回路１４に接続される。

【００１５】この図８の増幅型固体撮像素子１では、入
射光により蓄積された信号電荷に応じて画素ＭＯＳトラ
ンジスタの主電極から出てくる信号（即ち、画素リセッ
ト前の信号＝光電変換による信号＋画素の固定パターン
ノイズ）が、垂直信号線５から第１の動作ＭＯＳスイッ
チを介して第１の負荷容量素子８に送られ保持される。

【００１６】さらに、同様に同じ画素ＭＯＳトランジス
タ２をリセットした後、画素ＭＯＳトランジスタ２の主
電極から出てくる信号（即ち、画素リセット後の信号＝
画素の固定パターンノイズのみ）が垂直信号線５から第
２の動作ＭＯＳスイッチ７′を介して第２の負荷容量素
子８′に送られ保持される。

【００１７】第１の負荷容量素子８と第２の負荷容量素
子８′に夫々保持された画素リセット前の信号と画素リ
セット後の信号は、第１の水平ＭＯＳスイッチ９と第２
の水平ＭＯＳスイッチ９′を導通状態にすることで、夫
々第１の水平出力線１０と第２の水平出力線１１を通じ
て、第１の出力回路１３と第２の出力回路１３′から出
力端ｔ_S と出力端ｔ_N に出力される。即ち、この時、水
平出力線１０及び１１は、ある同一水平ライン上にある
画素からの画素リセット前の信号と、画素リセット後の
信号を同時に出力する。その後、差動回路１４の減算処
理によりＦＰＮを除去し、出力端子ｔ_out から出力信号
を得ていた。

【００１８】しかし乍ら、このような構成の増幅型固体
撮像素子１においては、画素ＭＯＳトランジスタ２から
発生するＦＰＮは除去できても、画素リセット前と後の
信号を出力させる水平出力線１０及び１１が互いに別々
のものであるため、これら２本の水平出力線１０及び１
１の間の微妙な特性の違いにより、撮像画面上で縦筋状
のＦＰＮとシェーディングが発生する問題があった。

【００１９】ここで、これら２本の水平出力線１０及び
１１間で特性が微妙に異なる原因としては、２本の水平
出力線１０及び１１に別々に各垂直信号線５、即ち、動
作スイッチ７、負荷容量素子８、水平スイッチ９のライ
ンと、動作スイッチ７′、負荷容量素子８′、水平スイ
ッチ９′のラインが別々につながっていることに起因し
ていると考えられる。そして、撮像特性上問題の無いレ
ベルまで、これら２本の水平出力線１０及び１１の特性
を同じにすることは、実際の固体撮像素子の製作上困難
と考えられる。

【００２０】本発明は、上述の点に鑑み、撮像画面上で
縦筋状のＦＰＮとシェーディングを取り除くことができ
る増幅型の固体撮像素子及びその駆動方法を提供するも
のである。

【００２１】また、本発明は、かかる固体撮像素子を備
えたスチルカメラを提供するものである。

【００２２】

【課題を解決するための手段】本発明は、同一の信号出
力線から１水平ライン分の画素リセット前の信号と１水
平ライン分の画素リセット後の信号を交互に出力し、そ
のいずれか一方の信号を遅延して後、上記両信号の差分
を出力するようにする。

【００２３】画素リセット前の信号と画素リセット後の
信号を同一の信号出力線により出力するので、比較例で
示した２本の信号出力線の微妙な特性差に起因した縦筋
状のＦＰＮとシェーディングを抑えることができる。

【００２４】

【発明の実施の形態】本発明に係る固体撮像素子は、複
数の画素を有し、画素リセット前の画素からの第１の信
号と、画素リセット後の画素からの第２の信号との差分
を出力信号とする固体撮像素子であって、同一の信号出
力線から１水平ライン分の上記第１の信号と、１水平ラ
イン分の上記第２の信号を交互に出力する手段と、１水
平ライン分の第１の信号又は第２の信号のいずれか一方
を遅延させる遅延手段と、遅延後に第１の信号と第２の
信号の差分を出力する差動手段を備えた構成とする。

【００２５】本発明は、上記固体撮像素子において、信
号出力線を１本のみとした構成とする。

【００２６】本発明に係る固体撮像素子の駆動方法は、
画素リセット前の画素からの第１の信号と、画素リセッ
ト後の画素からの第２の信号の差分を出力信号とする駆
動方法であって、同一の信号出力線から１水平ライン分
の第１の信号と、１水平ライン分の第２の信号を交互に
出力し、１水平ライン分の第１の信号又は第２の信号の
いずれか一方を遅延させて後、第１の信号と第２の信号
の差を出力信号とする。

【００２７】本発明に係るスチルカメラは、上記の固体
撮像素子を備えた構成とする。

【００２８】以下、図面を参照して本発明の実施例につ
いて説明する。

【００２９】図１は、本発明による増幅型固体撮像素子
の一実施例を示す。

【００３０】図１において、２２は単位画素（セル）を
構成する画素トランジスタ、例えば画素ＭＯＳトランジ
スタを示し、複数の画素ＭＯＳトランジスタ２２が行列
状に配列される。２３は同一行の画素ＭＯＳトランジス
タ２２を制御し選択するためのシフトレジスタ等から構
成される垂直走査回路、２４はその同一行の画素ＭＯＳ
トランジスタ２２の制御電極、即ちゲートを共通に接続
した垂直選択線を示す。各行の垂直選択線２４には垂直
走査回路２３から順次垂直選択パルスφＶ〔φＶ₁ ，‥
‥φＶ_m ，φＶ_m+1 ，‥‥〕が印加される。

【００３１】同一列の画素ＭＯＳトランジスタ２２の一
方の主電極、例えばソースは垂直信号線２５に接続さ
れ、その他方の主電極、例えばドレインは電源Ｖ_D が供
給される電源線２６に接続される。

【００３２】垂直信号線２５には、動作パルスφ_OPS に
より制御される動作スイッチ（例えばＭＯＳスイッチ）
２８を介して画素ＭＯＳトランジスタ２２からの信号を
保持する負荷容量素子２９が接続される。負荷容量素子
２９は垂直信号線２５と接地間に接続される。

【００３３】負荷容量素子２９と信号出力線、即ち水平
出力線３０との間にシフトレジスタ等からなる水平走査
回路３１からの水平走査パルスφＨ〔φＨ₁ ，‥‥φＨ
_n ，φＨ_n+1 ，‥‥〕により制御される水平スイッチ
（例えばＭＯＳスイッチ）３２が接続される。

【００３４】尚、垂直信号線２５には、垂直信号線２５
のリセットと負荷容量素子２９のリセットを兼ねるリセ
ットスイッチ（例えばＭＯＳスイッチ）３３が接続され
る。リセットスイッチ３３のソースは、垂直信号線２５
に接続され、そのドレインにリセットバイアス電圧φ
_VRB が与えられ、そのゲートにリセットパルスφ_RST が
与えられるようになされる。

【００３５】本例においては、特に、水平出力線３０を
１本のみとする。そして、この水平出力線３０の出力端
に出力回路（例えば電荷検出回路等）３５が接続される
と共に、その出力回路３５の出力端子Ｔ_OLが切換スイッ
チＳ_W の一方のスイッチＳ_Sを介して遅延回路３６に接
続され、さらに遅延回路３６の出力端子Ｔ_S が差動増幅
器等からなる差動回路３７に接続される。また出力回路
３５の出力端子Ｔ_OLは切換スイッチＳ_W の他方のスイッ
チＳ_N を介して差動回路３７に接続される。

【００３６】図２は、単位画素（即ち画素ＭＯＳトラン
ジスタ）２２の半導体構造を示す断面図である。

【００３７】この画素ＭＯＳトランジスタ２２は、第１
導電型例えばｐ型のシリコン半導体基板５２上に第２導
電型即ちｎ型の半導体領域、即ちオーバーフローバリア
領域５３及びｐ型の半導体ウエル領域５４が形成され、
このｐ型半導体ウエル領域５４上に例えばＳｉＯ₂ 等に
よるゲート絶縁膜５５を介して光を透過しうる環状のゲ
ート電極５６が形成され、その環状のゲート電極５６の
内側及び外側に対応するｐ型半導体ウエル領域５４にゲ
ート電極５６をマスクとするセルファラインにて夫々ｎ
型のソース領域５７及びドレイン領域５８が形成されて
成る。

【００３８】この画素ＭＯＳトランジスタ２２では、図
示するように、環状のゲート電極５６を透過した光がシ
リコン中で光電変換して電子−ホールを発生し、このう
ちの一方の電荷、この例ではホールｈが信号電荷として
環状のゲート電極５６下のｐ型半導体ウエル領域５４に
蓄積される。この蓄積されたホールｈによって、読み出
し動作時における表面チャネル電位が変調を受けるの
で、その表面チャネル電位の変化量が信号出力となる。

【００３９】本実施例の増幅型固体撮像素子２１の基本
的な動作は、同一の水平出力線３０から１水平ライン分
の画素リセット前の信号と同じ画素における１水平ライ
ン分の画素リセット後の信号を交互に、即ち線順次に出
力し、画素リセット前の信号又は画素リセット後の信号
のいずれか一方の信号を１水平ライン分遅延させた上
で、画素リセット前の信号と画素リセット後の差分信号
を出力させる。

【００４０】この場合、１水平ライン分の同一画素ＭＯ
Ｓトランジスタ２２からの画素リセット前の信号と画素
リセット後の信号を合わせた線順次信号を１水平繰り返
し周期内で出力するようになされる。

【００４１】本実施例の動作に係る駆動タイミングの一
例を図３に示す。

【００４２】各画素ＭＯＳトランジスタ２２において
は、入射光により光電変換が行われ、この光電変換によ
り得られた信号電荷が蓄積される。

【００４３】図３に示すように、水平ブランキング期間
Ｈ_BLK で例えばｍ行目の水平ラインの画素ＭＯＳトラン
ジスタ２２が垂直選択パルスφＶ_m によって選択され
る。そして、水平ブランキング期間Ｈ_BLK 内のリセット
期間Ｔ₁ でリセットパルスφ_RST が高レベルになり、リ
セットスイッチ３３がオンし、また動作パルスφ_OPS が
高レベルとなり動作スイッチ２８がオン状態となる。こ
れにより、負荷容量素子２９はリセットバイアス電圧Ｖ
_RBにリセットされ、同時に垂直信号線２５がリセットバ
イアス電圧Ｖ_RBにリセットされる。

【００４４】次に、動作スイッチ２８がオン状態にある
第１の読み出し期間Ｔ₂ において、画素ＭＯＳトランジ
スタ２２の蓄積電荷に応じた信号電圧（即ち画素リセッ
ト前の信号）が負荷容量素子２９に保持される。

【００４５】次いで、動作スイッチ２８がオフした後、
負荷容量素子に保持された１水平ライン分の信号電圧が
水平有効走査期間Ｔ_A の前半の期間Ｔ_A1中に水平走査パ
ルスφＨ〔φＨ₁ ，‥‥φＨ_n ，φＨ_n+1 ，‥‥〕で順
次水平スイッチ３２がオンされることにより、信号電荷
として水平出力線３０に流れ、出力回路３５を通じてそ
の出力端子Ｔ_OLに１水平ライン分の画素リセット前の信
号（以下Ｓ信号という）が出力される。

【００４６】このとき、切換スイッチＳ_W が一方のスイ
ッチＳ₁ 側がスイッチオンされていることによって、こ
の１水平ライン分のＳ信号が遅延回路３６を通じてさら
に差動回路３７に供給される。

【００４７】次に、水平有効期間Ｔ_A の中間の期間Ｔ_B
（これは水平ブランキング期間に相当する期間）で、再
びｍ行目の水平ラインの画素ＭＯＳトランジスタが垂直
走査パルスφＶ_m によってオンされる。この期間Ｔ_B に
おける前段の画素リセット期間Ｔ₃ で基板パルスφＶ
_sub が撮像素子の基板に印加されて、画素ＭＯＳトラン
ジスタに蓄積されていた電荷（本例ではホール）が基板
を通じて排出され画素リセットがなされる。

【００４８】次いで、第２の読み出し期間Ｔ₄ におい
て、動作パルスφ_OPS によって動作スイッチ２８が再び
オン状態となり、ｍ行目の水平ラインの画素リセット後
の信号電圧が負荷容量素子２９に保持される。

【００４９】次に、動作スイッチ２８がオフした後、負
荷容量素子２９に保持された１水平ライン分の画素リセ
ット後の信号電圧が水平走査期間Ｔ_A の後半の期間Ｔ_A2
中に水平走査パルスφＨ〔φＨ₁ ，‥‥φＨ_n ，φＨ
_n+1 ，‥‥〕で順次水平スイッチ３２がオンすることに
よって、水平出力線３０に信号電荷として流れ出力回路
３５を通じて画素リセット後の信号（以下Ｎ信号とい
う）として出力される。

【００５０】このとき、切換スイッチＳ_W のスイッチＳ
_N 側がスイッチオンされることにより、１水平ライン分
のＮ信号は差動回路３７に供給される。

【００５１】差動回路３７では、Ｎ信号と、遅延回路３
６を通じて遅延されたＳ信号とが同期して供給され、両
信号が減算処理されて、その差分信号（Ｓ_m −Ｎ_m 信
号）が出力端子Ｔ_S-N より出力される。

【００５２】本実施例では、出力端子Ｔ_S-N から出力さ
れる差分の出力信号が無信号期間を挟んで断続的に出力
されることになる。このため、動画を撮像する通常のビ
デオカメラ用途として本例を適用する場合は、差分の出
力信号を更に所定の出力タイミング形式に変換する必要
がある。

【００５３】一方、出力タイミング形式に自由度のある
スチルカメラ用途に本例を適用する場合には、必ずしも
出力タイミングの変換は必要ない。

【００５４】次に、スチルカメラ及びビデオカメラに適
用した場合の例を説明する。

【００５５】スチルカメラに適用した場合には、図４の
システム回路ブロック図に示すように、差動回路３７の
出力側にさらに例えばサンプリングホールド回路等を備
えて波形成形等の信号処理するための、その他信号処理
回路４１、アナログ／デジタル変換回路４２、メモリ回
路４３、デジタル／アナログ変換回路４４及び出力装置
４５が順次接続される。

【００５６】この図４のスチルカメラに適用した場合に
は、図５に示すように、出力回路３５の出力端子Ｔ_OLに
水平ライン毎のＳ_m-1 信号、Ｎ_m-1 信号、Ｓ_m 信号、Ｎ
_m 信号、‥‥のいわゆるＳＮ線順次信号が出力される。
このＳＮ線順次信号が切換スイッチＳ_W の各スイッチＳ
_S ，Ｓ_N のオン・オフ制御により、遅延回路３６の出力
端子Ｔ_S とスイッチＳ_N の出力端子Ｔ_N に、夫々互いに
同期したＳ信号〔‥‥Ｓ_m-1 ，Ｓ_m ，Ｓ_m+1 ，‥‥〕と
Ｎ信号〔‥‥Ｎ_m-1 ，Ｎ_m ，Ｎ_m+1 ，‥‥〕が出力さ
れ、之等両信号が差動回路３７に供給され、その出力端
子Ｔ_S-N に差分信号（Ｓ_m-1 −Ｎ_m-1 ）、（Ｓ_m −
Ｎ_m ）、（Ｓ_m+1 −Ｎ_m+1 ）、‥‥が出力される。この
差分信号は無信号期間を挟んで断続的に出力される。

【００５７】この差分信号がその他信号処理回路４１で
波形成形等の信号処理がなされ、アナログ／デジタル変
換回路４２を通じてメモリ回路４３にメモリされる。こ
のメモリ回路４３では複数フレーム分の信号がメモリさ
れる。このメモリ回路４３からの出力がデジタル／アナ
ログ変換回路４４を通じて出力装置４５に供給され、ス
チル画像として読み出される。

【００５８】次に、ビデオカメラに適用した場合には、
図６のシステム回路ブロック図に示すように、差動回路
３７の出力側に連続処理回路４７、その他信号処理回路
４８及びモニタ４９が順次接続される。

【００５９】この図６のビデオカメラに適用した場合に
は、図７に示すように、差動回路３７の出力端子Ｔ_S-N
からの無信号期間を挟んで断続的に出力される差動信号
（Ｓ _m-1 −Ｎ_m-1 ）、（Ｓ_m −Ｎ_m ）、（Ｓ_m+1 −Ｎ
_m+1 ）‥‥が連続処理回路４７で所定の出力タイミング
形式に変換され、その出力端子Ｔ′_S-N において、例え
ば１水平有効走査期間Ｔ_A に対応するような連続差分信
号（Ｓ_m-1 −Ｎ_m-1 ）′、（Ｓ_m −Ｎ_m ）′、（Ｓ_m+1
−Ｎ_m+1 ）′‥‥が出力される。この連続差分信号がモ
ニタ４９に供給されることにより、動画像が得られる。

【００６０】上述の本実施例によれば、１本の水平出力
線３０から１水平ライン分の画素リセット前の信号（Ｓ
信号）と１水平ライン分の画素リセット後の信号（Ｎ信
号）を交互に、即ち線順次に出力させて、そのいずれか
一方の信号、本例ではＳ信号を遅延させた上で、Ｓ信号
とＮ信号の差分信号を出力するようにしたことにより、
比較例で示す２本の水平出力線間における微妙な特性の
違いに起因した縦筋状のＦＰＮとシェーディングの発生
を抑えることができる。本実施例では、特に出力タイミ
ング形式に自由度のある、即ち出力タイミングの変換を
必要としないスチルカメラ用途に適するものである。

【００６１】なお、本実施例が適用される撮像素子とし
ては、同一画素からＳ信号とＮ信号を読み出し、これら
の差分信号を出力するものに適用される。具体的にはＣ
ＭＤ（Charge Modulation Device）やＢＣＭＤ（Bulk C
harge Modulated Device）などの固体撮像素子があげら
れる。

【００６２】また、実施例の遅延回路と差動回路は撮像
素子内部に内蔵されている必要はなく、これら回路を素
子外部で構成しても良い。そして、遅延回路は遅延線を
主体とした回路でも良いし、メモリ素子を主体とした回
路でも良い。

【００６３】更に、実施例では、水平出力線は１本だけ
としたが、出力スピードの高速化を図るため、同様の構
成の水平出力線を複数本有していても良い。

【００６４】

【発明の効果】本発明によれば、同一の信号出力線から
１水平ライン分の画素リセット前の第１の信号と、１水
平ライン分の画素リセット後の第２の信号を交互に出力
し、一方の信号を遅延させた後、第１及び第２の信号の
差分を出力することにより、比較例の固体撮像素子で問
題とした信号出力線における微妙な特性の違いに起因し
た縦筋状のＦＰＮとシェーディングの発生を抑えること
ができ、画質のよい画像が得られる。

【００６５】信号出力線を１本のみとするときには、全
画素について同一の信号出力線から第１及び第２の信号
を出力することができ、より確実に縦筋状のＦＰＮとシ
ェーディングの発生を抑えることができる。

【００６６】本発明のスチルカメラによれば、上記固体
撮像素子を備えることによって、画質のよいスチル画像
を得ることができる。

【図面の簡単な説明】

【図１】本発明に係る固体撮像素子の一例を示す構成図
である。

【図２】図１の固体撮像素子の画素の半導体構造の断面
図である。

【図３】本発明に係る駆動タイミングの一例を示す駆動
タイミング図である。

【図４】本発明をスチルカメラに適用した場合の構成図
である。

【図５】スチルカメラに適用した場合の出力信号の説明
図である。

【図６】本発明を動画用カメラに適用した場合の構成図
である。

【図７】動画用カメラに適用した場合の出力信号の説明
図である。

【図８】比較例の固体撮像素子の構成図である。

【符号の説明】

２１ 増幅型固体撮像素子、 ２２ 画素、 ２３ 垂
直走査回路、 ２４垂直選択線、 ２５ 垂直信号線、
２８ 動作スイッチ、 ２９ 負荷容量素子、 ３０
水平出力線、３１ 水平走査回路、 ３２ 水平スイ
ッチ、 ３５出力回路、 Ｓ_W 切換スイッチ、 ３６
遅延回路、 ３７ 差動回路、４１ その他信号処理
回路、 ４２ アナログ／デジタル変換回路、 ４３
メモリ回路、４４ デジタル／アナログ変換回路、 ４
５ 出力装置、 ４７ 連続処理装置、 ４８ その他
信号処理回路、 ４９ モニタ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 複数の画素を有し、画素リセット前の画
   素からの第１の信号と、画素リセット後の前記画素から
   の第２の信号との差分を出力信号とする固体撮像素子で
   あって、 同一の信号出力線から１水平ライン分の前記第１の信号
   と、１水平ライン分の前記第２の信号を交互に出力する
   手段と、 前記１水平ライン分の第１の信号又は第２の信号のいず
   れか一方を遅延させる遅延手段と、 遅延後に前記第１の信号と第２の信号の差分を出力する
   差動手段を備えて成ることを特徴とする固体撮像素子。
2. 【請求項２】 前記信号出力線は１本のみ有することを
   特徴とする請求項１に記載の固体撮像素子。
3. 【請求項３】 画素リセット前の画素からの第１の信号
   と、画素リセット後の前記画素からの第２の信号の差を
   出力信号とする駆動方法であって、 同一の信号出力線から１水平ライン分の前記第１の信号
   と、１水平ライン分の前記第２の信号を交互に出力し、 前記１水平ライン分の第１の信号又は第２の信号のいず
   れか一方を遅延させて後、前記第１の信号と前記第２の
   信号の差分を出力信号とすることを特徴とする固体撮像
   素子の駆動方法。
4. 【請求項４】 請求項１の固体撮像素子を備えたことを
   特徴とするスチルカメラ。