JPH1093130A - アバランシェフォトダイオードバイアス回路 - Google Patents
アバランシェフォトダイオードバイアス回路Info
- Publication number
- JPH1093130A JPH1093130A JP8245373A JP24537396A JPH1093130A JP H1093130 A JPH1093130 A JP H1093130A JP 8245373 A JP8245373 A JP 8245373A JP 24537396 A JP24537396 A JP 24537396A JP H1093130 A JPH1093130 A JP H1093130A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- converter
- avalanche photodiode
- amplifier
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【課題】 電力効率をよくするとともに、応答を速くす
ることが可能なアバランシェフォトダイオードバイアス
回路を提供する。 【解決手段】 ＤＣ−ＤＣ変換器３の出力電圧は差動増
幅器２と帰還素子４とによって形成される負帰還回路に
よって定まる利得に応じて、制御端子１に加わる入力電
圧が増幅されることで得られる。この帰還構成によっ
て、ＤＣ−ＤＣ変換器３が有する利得、つまり昇圧度の
不安定性をそのループの帰還率によって定まる利得に安
定化する。増幅器５は差動増幅器２の出力を増幅し、そ
の出力を電圧加算器６に送出する。電圧加算器６は増幅
器５の出力をＤＣ−ＤＣ変換器３の出力に加え合せ、そ
の結果を出力端子７からアバランシェフォトダイオード
８に印加する。
ることが可能なアバランシェフォトダイオードバイアス
回路を提供する。 【解決手段】 ＤＣ−ＤＣ変換器３の出力電圧は差動増
幅器２と帰還素子４とによって形成される負帰還回路に
よって定まる利得に応じて、制御端子１に加わる入力電
圧が増幅されることで得られる。この帰還構成によっ
て、ＤＣ−ＤＣ変換器３が有する利得、つまり昇圧度の
不安定性をそのループの帰還率によって定まる利得に安
定化する。増幅器５は差動増幅器２の出力を増幅し、そ
の出力を電圧加算器６に送出する。電圧加算器６は増幅
器５の出力をＤＣ−ＤＣ変換器３の出力に加え合せ、そ
の結果を出力端子７からアバランシェフォトダイオード
８に印加する。
Description
【０００１】
【発明の属する技術分野】本発明はアバランシェフォト
ダイオードバイアス回路に関し、特に光通信に使用され
る光受信機においてアバランシェフォトダイオードを光
検出素子として用いる際にそのバイアス電圧を変化させ
ることでなだれ増倍率を変化させて光受信機としての利
得を制御するためのバイアス回路に関する。
ダイオードバイアス回路に関し、特に光通信に使用され
る光受信機においてアバランシェフォトダイオードを光
検出素子として用いる際にそのバイアス電圧を変化させ
ることでなだれ増倍率を変化させて光受信機としての利
得を制御するためのバイアス回路に関する。
【０００２】
【従来の技術】通常の電子回路の電源として用いられる
数ボルトから十数ボルトの電源を用いてアバランシェフ
ォトダイオードに必要な数十ボルト以上の電圧を得るに
は、図４に示すように、ＤＣ−ＤＣ変換器１３を用いて
いる。ここで、アバランシェフォトダイオードとはフォ
トダイオードよりもさらに高感度を実現するために開発
されたものであり、なだれ増倍作用を利用して内部利得
を得るものである。
数ボルトから十数ボルトの電源を用いてアバランシェフ
ォトダイオードに必要な数十ボルト以上の電圧を得るに
は、図４に示すように、ＤＣ−ＤＣ変換器１３を用いて
いる。ここで、アバランシェフォトダイオードとはフォ
トダイオードよりもさらに高感度を実現するために開発
されたものであり、なだれ増倍作用を利用して内部利得
を得るものである。
【０００３】アバランシェフォトダイオードのｐｎ接合
に十分深い逆バイアスを印加すると、入射した光によっ
てｎｐ接合に生じた電子と正孔とがその高い電界のため
に加速されて走行する。そこで、電子に着目すると、光
を受けて発生した電子はｐ層内を加速されながら徐々に
運動エネルギを高めて結晶内をｎ層に向かって走行し、
ｎ層のバンドキャップエネルギよりも十分高い運動エネ
ルギを得てｎ層に突入すると、ｎ層の結晶から電子をた
たき出す。さらに、たたき出された電子はねずみ算式に
より多くの電子を生成し、光信号が電流増幅される。こ
の現象をアバランシェ増倍という。
に十分深い逆バイアスを印加すると、入射した光によっ
てｎｐ接合に生じた電子と正孔とがその高い電界のため
に加速されて走行する。そこで、電子に着目すると、光
を受けて発生した電子はｐ層内を加速されながら徐々に
運動エネルギを高めて結晶内をｎ層に向かって走行し、
ｎ層のバンドキャップエネルギよりも十分高い運動エネ
ルギを得てｎ層に突入すると、ｎ層の結晶から電子をた
たき出す。さらに、たたき出された電子はねずみ算式に
より多くの電子を生成し、光信号が電流増幅される。こ
の現象をアバランシェ増倍という。
【０００４】図４において、アバランシェフォトダイオ
ードにバイアス電圧を印加するアバランシェフォトダイ
オードバイアス回路（以下、バイアス回路とする）は制
御端子１１と、差動増幅器１２と、ＤＣ−ＤＣ変換器１
３と、帰還素子１４と、出力端子１５とから構成され、
出力端子１５からアバランシェフォトダイオード１６に
バイアス電圧を印加している。
ードにバイアス電圧を印加するアバランシェフォトダイ
オードバイアス回路（以下、バイアス回路とする）は制
御端子１１と、差動増幅器１２と、ＤＣ−ＤＣ変換器１
３と、帰還素子１４と、出力端子１５とから構成され、
出力端子１５からアバランシェフォトダイオード１６に
バイアス電圧を印加している。
【０００５】尚、ＤＣ−ＤＣ変換器１３はパルス発振器
１７と、鉄心入り昇圧トランス１８と、整流ダイオード
１９と、低域濾波回路２０とから構成され、低域濾波回
路２０は抵抗２１と、コンデンサ２２，２３とからなっ
ている。
１７と、鉄心入り昇圧トランス１８と、整流ダイオード
１９と、低域濾波回路２０とから構成され、低域濾波回
路２０は抵抗２１と、コンデンサ２２，２３とからなっ
ている。
【０００６】図４に示す構成では差動増幅器１２とＤＣ
−ＤＣ変換器１３とがシリーズに接続され、ＤＣ−ＤＣ
変換器１３の出力が帰還素子１４によって差動増幅器１
２の入力にフィードバックされている。差動増幅器１２
とＤＣ−ＤＣ変換器１３とはシリーズに接続されている
ので、１つの増幅器と見なすことができ、帰還素子１４
の帰還率βに応じて出力電圧が安定化される。
−ＤＣ変換器１３とがシリーズに接続され、ＤＣ−ＤＣ
変換器１３の出力が帰還素子１４によって差動増幅器１
２の入力にフィードバックされている。差動増幅器１２
とＤＣ−ＤＣ変換器１３とはシリーズに接続されている
ので、１つの増幅器と見なすことができ、帰還素子１４
の帰還率βに応じて出力電圧が安定化される。
【０００７】上記のバイアス回路ではアバランシェフォ
トダイオード１６のなだれ増倍率を変化させるために、
ＤＣ−ＤＣ変換器１３内のパルス発振器１７の発振条
件、例えばパルス幅を制御端子１１に加える制御電圧で
変えている。この場合、電源電圧から変換して作る高圧
のバイアス電圧がそのままアバランシェフォトダイオー
ド１６のバイアス電圧となるので、比較的に電力効率が
よい。
トダイオード１６のなだれ増倍率を変化させるために、
ＤＣ−ＤＣ変換器１３内のパルス発振器１７の発振条
件、例えばパルス幅を制御端子１１に加える制御電圧で
変えている。この場合、電源電圧から変換して作る高圧
のバイアス電圧がそのままアバランシェフォトダイオー
ド１６のバイアス電圧となるので、比較的に電力効率が
よい。
【０００８】しかしながら、ＤＣ−ＤＣ変換器１３は内
部に発振周波数成分を平滑するための低域濾波回路２０
が必要である上、パルス発振器１７のパルス幅変化の応
答が遅いため、アバランシェフォトダイオード１６のな
だれ増倍率を高速に変化させることは不可能である。
部に発振周波数成分を平滑するための低域濾波回路２０
が必要である上、パルス発振器１７のパルス幅変化の応
答が遅いため、アバランシェフォトダイオード１６のな
だれ増倍率を高速に変化させることは不可能である。
【０００９】一方、図５に示すように、ＤＣ−ＤＣ変換
器３１で一定の高電圧Ｖ３１を発生させた後に、電圧を
変化させる電圧可変回路３２を設けることで、アバラン
シェフォトダイオード３５のバイアス電圧を高速に変化
させるようにした例もある。反面、この例では一度昇圧
して得た電圧Ｖ４１を可変のバイアス電圧Ｖ３２に落と
すため、電圧損失が発生して電力効率が低下するので、
衛星に搭載する場合や携帯型として電池で動作させる場
合には不利となる。
器３１で一定の高電圧Ｖ３１を発生させた後に、電圧を
変化させる電圧可変回路３２を設けることで、アバラン
シェフォトダイオード３５のバイアス電圧を高速に変化
させるようにした例もある。反面、この例では一度昇圧
して得た電圧Ｖ４１を可変のバイアス電圧Ｖ３２に落と
すため、電圧損失が発生して電力効率が低下するので、
衛星に搭載する場合や携帯型として電池で動作させる場
合には不利となる。
【００１０】
【発明が解決しようとする課題】上述した従来のバイア
ス回路では、ＤＣ−ＤＣ変換器内部に発振成分を打ち消
すための低域濾波回路を備えておりかつ内部発振器が効
率をよくするために鉄心入り昇圧トランスを用いている
ので、高圧発生のためのＤＣ−ＤＣ変換器の出力そのも
のを可変型にすると電力効率をよくすることはできる
が、応答が遅くなってしまう。
ス回路では、ＤＣ−ＤＣ変換器内部に発振成分を打ち消
すための低域濾波回路を備えておりかつ内部発振器が効
率をよくするために鉄心入り昇圧トランスを用いている
ので、高圧発生のためのＤＣ−ＤＣ変換器の出力そのも
のを可変型にすると電力効率をよくすることはできる
が、応答が遅くなってしまう。
【００１１】また、応答を速くするために、ＤＣ−ＤＣ
変換器で一度作った高電圧を電圧可変回路により電圧を
落とすことで高速に変化する高電圧を得る構成とする
と、電圧を変化させる段階で大きな電圧損失が発生し、
電力効率が低下してしまう。
変換器で一度作った高電圧を電圧可変回路により電圧を
落とすことで高速に変化する高電圧を得る構成とする
と、電圧を変化させる段階で大きな電圧損失が発生し、
電力効率が低下してしまう。
【００１２】そこで、本発明の目的は上記の問題点を解
消し、電力効率をよくするとともに、応答を速くするこ
とができるアバランシェフォトダイオードバイアス回路
を提供することにある。
消し、電力効率をよくするとともに、応答を速くするこ
とができるアバランシェフォトダイオードバイアス回路
を提供することにある。
【００１３】
【課題を解決するための手段】本発明によるアバランシ
ェフォトダイオードバイアス回路は、光検出素子に用い
られるアバランシェフォトダイオードに入力電圧に比例
して出力電圧を可変するＤＣ−ＤＣ変換器の出力電圧を
用いてバイアス電圧を印加し、かつ前記ＤＣ−ＤＣ変換
器の前段に接続された差動増幅器の一方の入力に前記バ
イアス電圧を制御するための制御電圧を加え、前記差動
増幅器の他方の入力に前記ＤＣ−ＤＣ変換器の出力電圧
を帰還することで前記バイアス電圧の安定化を図るアバ
ランシェフォトダイオードバイアス回路であって、前記
差動増幅器の出力電圧を増幅する増幅器と、前記ＤＣ−
ＤＣ変換器の出力電圧と前記増幅器の出力電圧とを合成
した後に前記アバランシェフォトダイオードに前記バイ
アス電圧として印加する電圧加算器とを備えている。
ェフォトダイオードバイアス回路は、光検出素子に用い
られるアバランシェフォトダイオードに入力電圧に比例
して出力電圧を可変するＤＣ−ＤＣ変換器の出力電圧を
用いてバイアス電圧を印加し、かつ前記ＤＣ−ＤＣ変換
器の前段に接続された差動増幅器の一方の入力に前記バ
イアス電圧を制御するための制御電圧を加え、前記差動
増幅器の他方の入力に前記ＤＣ−ＤＣ変換器の出力電圧
を帰還することで前記バイアス電圧の安定化を図るアバ
ランシェフォトダイオードバイアス回路であって、前記
差動増幅器の出力電圧を増幅する増幅器と、前記ＤＣ−
ＤＣ変換器の出力電圧と前記増幅器の出力電圧とを合成
した後に前記アバランシェフォトダイオードに前記バイ
アス電圧として印加する電圧加算器とを備えている。
【００１４】本発明による他のアバランシェフォトダイ
オードバイアス回路は、光検出素子に用いられるアバラ
ンシェフォトダイオードにバイアス電圧を印加するアバ
ランシェフォトダイオードバイアス回路であって、入力
電圧に比例して出力電圧を可変するＤＣ−ＤＣ変換器
と、前記ＤＣ−ＤＣ変換器の前段に接続されかつ前記バ
イアス電圧を制御するための制御電圧と前記ＤＣ−ＤＣ
変換器の出力電圧を帰還した電圧との差分を増幅する差
動増幅器と、前記ＤＣ−ＤＣ変換器の出力電圧を前記差
動増幅器に帰還する帰還素子と、前記差動増幅器の出力
電圧を増幅する増幅器と、前記ＤＣ−ＤＣ変換器の出力
電圧と前記増幅器の出力電圧とを合成した後に前記アバ
ランシェフォトダイオードに前記バイアス電圧として印
加する電圧加算器とを備えている。
オードバイアス回路は、光検出素子に用いられるアバラ
ンシェフォトダイオードにバイアス電圧を印加するアバ
ランシェフォトダイオードバイアス回路であって、入力
電圧に比例して出力電圧を可変するＤＣ−ＤＣ変換器
と、前記ＤＣ−ＤＣ変換器の前段に接続されかつ前記バ
イアス電圧を制御するための制御電圧と前記ＤＣ−ＤＣ
変換器の出力電圧を帰還した電圧との差分を増幅する差
動増幅器と、前記ＤＣ−ＤＣ変換器の出力電圧を前記差
動増幅器に帰還する帰還素子と、前記差動増幅器の出力
電圧を増幅する増幅器と、前記ＤＣ−ＤＣ変換器の出力
電圧と前記増幅器の出力電圧とを合成した後に前記アバ
ランシェフォトダイオードに前記バイアス電圧として印
加する電圧加算器とを備えている。
【００１５】上述のように、本発明のアバランシェフォ
トダイオードバイアス回路は、電力効率を上げるために
ＤＣ−ＤＣ変換器自体の出力電圧を制御し、同時に応答
性を上げるためにＤＣ−ＤＣ変換器に対する制御電圧の
周波数成分のうちのＤＣ−ＤＣ変換器の応答不可能な高
域成分のみを別の広帯域の交流増幅器で増幅し、この高
域成分とＤＣ−ＤＣ変換器の出力（低域成分）とを、電
力損失を発生させぬように構成された加算回路で加え合
せている。
トダイオードバイアス回路は、電力効率を上げるために
ＤＣ−ＤＣ変換器自体の出力電圧を制御し、同時に応答
性を上げるためにＤＣ−ＤＣ変換器に対する制御電圧の
周波数成分のうちのＤＣ−ＤＣ変換器の応答不可能な高
域成分のみを別の広帯域の交流増幅器で増幅し、この高
域成分とＤＣ−ＤＣ変換器の出力（低域成分）とを、電
力損失を発生させぬように構成された加算回路で加え合
せている。
【００１６】アバランシェフォトダイオードバイアス回
路によってなだれ増倍率を変化させる必要性を生じるも
ととなるアバランシェフォトダイオードへの光入力レベ
ルの変動は低域成分ほど大きく、高域成分では小さい。
路によってなだれ増倍率を変化させる必要性を生じるも
ととなるアバランシェフォトダイオードへの光入力レベ
ルの変動は低域成分ほど大きく、高域成分では小さい。
【００１７】本発明のアバランシェフォトダイオードバ
イアス回路において、低域成分はＤＣ−ＤＣ変換器自体
が光入力レベルの変動に応答して可変高圧を作り、高域
成分は交流的にＤＣ−ＤＣ変換器出力と結合された低電
圧で動作する広帯域増幅器が作り出し、これら低域成分
と高域成分とを加え合せている。そのため、バイアス電
圧の高域成分を発生する部分が高圧を使用しないため、
一度高圧を作るまでの効率と、この高圧から高速応答の
バイアスを作るための効率とが掛け算とはならないの
で、応答を高速化するための効率の低下が少ない。
イアス回路において、低域成分はＤＣ−ＤＣ変換器自体
が光入力レベルの変動に応答して可変高圧を作り、高域
成分は交流的にＤＣ−ＤＣ変換器出力と結合された低電
圧で動作する広帯域増幅器が作り出し、これら低域成分
と高域成分とを加え合せている。そのため、バイアス電
圧の高域成分を発生する部分が高圧を使用しないため、
一度高圧を作るまでの効率と、この高圧から高速応答の
バイアスを作るための効率とが掛け算とはならないの
で、応答を高速化するための効率の低下が少ない。
【００１８】
【発明の実施の形態】次に、本発明の実施例について図
面を参照して説明する。図１は本発明の一実施例の構成
を示すブロック図である。図において、本発明の一実施
例によるアバランシェフォトダイオードバイアス回路
（以下、バイアス回路とする）は制御端子１と、差動増
幅器２と、ＤＣ−ＤＣ変換器３と、帰還素子４と、増幅
器５と、電圧加算器６と、出力端子７とから構成され、
出力端子７からアバランシェフォトダイオード８にバイ
アス電圧を印加している。
面を参照して説明する。図１は本発明の一実施例の構成
を示すブロック図である。図において、本発明の一実施
例によるアバランシェフォトダイオードバイアス回路
（以下、バイアス回路とする）は制御端子１と、差動増
幅器２と、ＤＣ−ＤＣ変換器３と、帰還素子４と、増幅
器５と、電圧加算器６と、出力端子７とから構成され、
出力端子７からアバランシェフォトダイオード８にバイ
アス電圧を印加している。
【００１９】ＤＣ−ＤＣ変換器３の出力電圧は差動増幅
器２と帰還素子４とによって形成される負帰還回路によ
って定まる利得に応じて、制御端子１に加わる入力電圧
が増幅されることで得られる。この帰還構成によって、
ＤＣ−ＤＣ変換器３が有する利得、つまり昇圧度の不安
定性をそのループの帰還率によって定まる利得に安定化
することができる。
器２と帰還素子４とによって形成される負帰還回路によ
って定まる利得に応じて、制御端子１に加わる入力電圧
が増幅されることで得られる。この帰還構成によって、
ＤＣ−ＤＣ変換器３が有する利得、つまり昇圧度の不安
定性をそのループの帰還率によって定まる利得に安定化
することができる。
【００２０】増幅器５は差動増幅器２の出力を増幅し、
その出力を電圧加算器６に送出する。電圧加算器６は増
幅器５の出力をＤＣ−ＤＣ変換器３の出力に加え合せ、
その結果を出力端子７からアバランシェフォトダイオー
ド８に印加する。この場合、増幅器５はバイアス回路の
電源電圧である数ボルトから十数ボルトで動作するの
で、その出力もたかだか数ボルトであり、電圧加算器６
は増幅器５の出力とＤＣ−ＤＣ変換器３の出力との交流
結合を行うので、増幅器５に高圧のバイアス電圧が加わ
ることはない。
その出力を電圧加算器６に送出する。電圧加算器６は増
幅器５の出力をＤＣ−ＤＣ変換器３の出力に加え合せ、
その結果を出力端子７からアバランシェフォトダイオー
ド８に印加する。この場合、増幅器５はバイアス回路の
電源電圧である数ボルトから十数ボルトで動作するの
で、その出力もたかだか数ボルトであり、電圧加算器６
は増幅器５の出力とＤＣ−ＤＣ変換器３の出力との交流
結合を行うので、増幅器５に高圧のバイアス電圧が加わ
ることはない。
【００２１】図２は本発明の一実施例によるバイアス回
路の応答を説明するための図である。この図２を参照し
て本発明の一実施例によるバイアス回路の応答について
説明する。
路の応答を説明するための図である。この図２を参照し
て本発明の一実施例によるバイアス回路の応答について
説明する。
【００２２】図１のＤＣ−ＤＣ変換器３は等価的に理想
増幅器３ａと現実のＤＣ−ＤＣ変換器３の応答との差の
電圧源３ｂで表している。つまり、電圧源３ｂの端子電
圧と理想増幅器３ａの応答とを重畳すると、ＤＣ−ＤＣ
変換器３の応答と等しくなるような電圧源を考える。
増幅器３ａと現実のＤＣ−ＤＣ変換器３の応答との差の
電圧源３ｂで表している。つまり、電圧源３ｂの端子電
圧と理想増幅器３ａの応答とを重畳すると、ＤＣ−ＤＣ
変換器３の応答と等しくなるような電圧源を考える。
【００２３】次に、電圧加算器６は回路網６ａ，６ｂで
表現し、回路網６ａ，６ｂのインピーダンスを夫々Ｚ1
，Ｚ2 とする。また、負荷となるアバランシェフォト
ダイオード８のインピーダンスをＺL とし、帰還素子４
はβなる帰還率を与える帰還素子で代表する。さらに、
差動増幅器２及び理想増幅器３ａの複素増幅率をＡ1 ，
Ａ2 とおき、実際にはこの回路全体に加えられている一
定の直流的なバイアスは動作説明には必要ないので省略
して考える。
表現し、回路網６ａ，６ｂのインピーダンスを夫々Ｚ1
，Ｚ2 とする。また、負荷となるアバランシェフォト
ダイオード８のインピーダンスをＺL とし、帰還素子４
はβなる帰還率を与える帰還素子で代表する。さらに、
差動増幅器２及び理想増幅器３ａの複素増幅率をＡ1 ，
Ａ2 とおき、実際にはこの回路全体に加えられている一
定の直流的なバイアスは動作説明には必要ないので省略
して考える。
【００２４】回路網６ａ，６ｂの出力の接続点の電圧を
ｖ0 、電圧源３ｂの出力の分岐点の電圧をｖ1 、増幅器
５から回路網６ｂへの出力の電圧をｖ2 、差動増幅器２
の出力の分岐点の電圧をｖ3 とし、差動増幅器２の複素
増幅率をＡ1 、理想増幅器３ａの複素増幅率をＡ2 、増
幅器５の複素増幅率をＡ3 とし、回路網６ａのインピー
ダンスをＺ1 、回路網６ｂのインピーダンスをＺ2 、ア
バランシェフォトダイオード８のインピーダンスをＺL
とすると、電圧源３ｂの出力の分岐点の電圧ｖ1 は、 ｖ1 ＝（Ａ1 Ａ2 ｖi ＋ｖr ）／（１＋βＡ1 Ａ2 ） ……（１） となる。ここで、ｖi は制御端子１に入力される制御電
圧、ｖr は電圧源３ｂの電圧である。
ｖ0 、電圧源３ｂの出力の分岐点の電圧をｖ1 、増幅器
５から回路網６ｂへの出力の電圧をｖ2 、差動増幅器２
の出力の分岐点の電圧をｖ3 とし、差動増幅器２の複素
増幅率をＡ1 、理想増幅器３ａの複素増幅率をＡ2 、増
幅器５の複素増幅率をＡ3 とし、回路網６ａのインピー
ダンスをＺ1 、回路網６ｂのインピーダンスをＺ2 、ア
バランシェフォトダイオード８のインピーダンスをＺL
とすると、電圧源３ｂの出力の分岐点の電圧ｖ1 は、 ｖ1 ＝（Ａ1 Ａ2 ｖi ＋ｖr ）／（１＋βＡ1 Ａ2 ） ……（１） となる。ここで、ｖi は制御端子１に入力される制御電
圧、ｖr は電圧源３ｂの電圧である。
【００２５】また、増幅器５から回路網６ｂへの出力の
電圧ｖ2 は、 ｖ2 ＝［（Ａ1 Ａ3 ｖi ）／（１＋βＡ1 Ａ2 ）］ −［（Ａ1 Ａ3 βｖr ）／（１＋βＡ1 Ａ2 ）］ ……（２） となる。
電圧ｖ2 は、 ｖ2 ＝［（Ａ1 Ａ3 ｖi ）／（１＋βＡ1 Ａ2 ）］ −［（Ａ1 Ａ3 βｖr ）／（１＋βＡ1 Ａ2 ）］ ……（２） となる。
【００２６】重畳の理によって、出力電圧ｖ0 は、
【数１】 となる。
【００２７】（３）式において、 βＡ1 Ａ3 ＝Ｚ2 ／Ｚ1 ……（４） となるようにインピーダンスＺ1 ，Ｚ2 を定めると、電
圧源３ｂの電圧ｖr が消去され、 ｖ0 ＝［Ａ1 ＺL （Ａ2 Ｚ2 ＋Ａ3 Ｚ1 ）／（１＋βＡ
1 Ａ2 ）（Ｚ1 ＺL ＋Ｚ1 Ｚ2 ＋Ｚ2 ＺL ）］ｖi となる。つまり、電圧源３ｂの電圧ｖr による周波数歪
み、すなわちＤＣ−ＤＣ変換器３の応答遅れが出力に表
れない。
圧源３ｂの電圧ｖr が消去され、 ｖ0 ＝［Ａ1 ＺL （Ａ2 Ｚ2 ＋Ａ3 Ｚ1 ）／（１＋βＡ
1 Ａ2 ）（Ｚ1 ＺL ＋Ｚ1 Ｚ2 ＋Ｚ2 ＺL ）］ｖi となる。つまり、電圧源３ｂの電圧ｖr による周波数歪
み、すなわちＤＣ−ＤＣ変換器３の応答遅れが出力に表
れない。
【００２８】図３は本発明の一実施例によるバイアス回
路の具体例を示す図である。これら図２及び図３を用い
て本発明の一実施例によるバイアス回路について具体的
に説明する。
路の具体例を示す図である。これら図２及び図３を用い
て本発明の一実施例によるバイアス回路について具体的
に説明する。
【００２９】図２において、複素増幅率Ａ1 ，Ａ3 が他
のポールより離れた単一の低いポールを持つとすれば、
のポールより離れた単一の低いポールを持つとすれば、
【数２】 と近似することができる。ここで、ｆT は利得帯域幅積
である。
である。
【００３０】例えば、ｆT ＝１０ｋＨｚ、β＝１／５
０、Ｚ1 ＝１０ｋΩなる抵抗とすれば、（４）式及び
（５）式から、
０、Ｚ1 ＝１０ｋΩなる抵抗とすれば、（４）式及び
（５）式から、
【数３】 となる。
【００３１】つまり、Ｚ2 ＝１／ｊωｘの形であるの
で、Ｚ2 はコンデンサであり、
で、Ｚ2 はコンデンサであり、
【数４】 となる。したがって、本発明の一実施例によるバイアス
回路は図３に示すような構成となる。
回路は図３に示すような構成となる。
【００３２】このバイアス回路はＤＣ−ＤＣ変換器３が
充分応答可能な低域成分では１／β、つまり５０倍の利
得を有し、制御電圧ｖi が１Ｖ変化すると、出力は５０
Ｖ変化することになる。また、高域成分においても、上
述の説明のように、同じ利得を有することとなる。
充分応答可能な低域成分では１／β、つまり５０倍の利
得を有し、制御電圧ｖi が１Ｖ変化すると、出力は５０
Ｖ変化することになる。また、高域成分においても、上
述の説明のように、同じ利得を有することとなる。
【００３３】このように、電力効率を上げるためにＤＣ
−ＤＣ変換器３自体の出力電圧を制御し、同時に応答性
を上げるためにＤＣ−ＤＣ変換器３に対する制御電圧の
周波数成分のうちのＤＣ−ＤＣ変換器３の応答不可能な
高域成分のみを別の広帯域の交流増幅器５で増幅し、こ
の高域成分とＤＣ−ＤＣ変換器３の出力（低域成分）と
を電圧加算器６で加え合せることによって、ＤＣ−ＤＣ
変換器３で一度作った高圧を低減して目標電圧を作るの
ではなく、ＤＣ−ＤＣ変換器３の出力が目標値に対して
増幅器５が飽和しない範囲の大きさの誤差電圧でなけれ
ば、その誤差電圧を打ち消すことができるので、電力効
率をよくするとともに、応答を速くすることができる。
−ＤＣ変換器３自体の出力電圧を制御し、同時に応答性
を上げるためにＤＣ−ＤＣ変換器３に対する制御電圧の
周波数成分のうちのＤＣ−ＤＣ変換器３の応答不可能な
高域成分のみを別の広帯域の交流増幅器５で増幅し、こ
の高域成分とＤＣ−ＤＣ変換器３の出力（低域成分）と
を電圧加算器６で加え合せることによって、ＤＣ−ＤＣ
変換器３で一度作った高圧を低減して目標電圧を作るの
ではなく、ＤＣ−ＤＣ変換器３の出力が目標値に対して
増幅器５が飽和しない範囲の大きさの誤差電圧でなけれ
ば、その誤差電圧を打ち消すことができるので、電力効
率をよくするとともに、応答を速くすることができる。
【００３４】
【発明の効果】以上説明したように本発明によれば、光
検出素子に用いられるアバランシェフォトダイオードに
入力電圧に比例して出力電圧を可変するＤＣ−ＤＣ変換
器の出力電圧を用いてバイアス電圧を印加し、かつＤＣ
−ＤＣ変換器の前段に接続された差動増幅器の一方の入
力にバイアス電圧を制御するための制御電圧を加え、差
動増幅器の他方の入力にＤＣ−ＤＣ変換器の出力電圧を
帰還することでバイアス電圧の安定化を図るアバランシ
ェフォトダイオードバイアス回路において、差動増幅器
の出力電圧を増幅器で増幅した電圧とＤＣ−ＤＣ変換器
の出力電圧とを電圧加算器で合成した後にアバランシェ
フォトダイオードにバイアス電圧として印加することに
よって、電力効率をよくするとともに、応答を速くする
ことができるという効果がある。
検出素子に用いられるアバランシェフォトダイオードに
入力電圧に比例して出力電圧を可変するＤＣ−ＤＣ変換
器の出力電圧を用いてバイアス電圧を印加し、かつＤＣ
−ＤＣ変換器の前段に接続された差動増幅器の一方の入
力にバイアス電圧を制御するための制御電圧を加え、差
動増幅器の他方の入力にＤＣ−ＤＣ変換器の出力電圧を
帰還することでバイアス電圧の安定化を図るアバランシ
ェフォトダイオードバイアス回路において、差動増幅器
の出力電圧を増幅器で増幅した電圧とＤＣ−ＤＣ変換器
の出力電圧とを電圧加算器で合成した後にアバランシェ
フォトダイオードにバイアス電圧として印加することに
よって、電力効率をよくするとともに、応答を速くする
ことができるという効果がある。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図２】本発明の一実施例によるバイアス回路の応答を
説明するための図である。
説明するための図である。
【図３】本発明の一実施例によるバイアス回路の具体例
を示す図である。
を示す図である。
【図４】従来例の構成の一例を示すブロック図である。
【図５】従来例の構成の他の例を示すブロック図であ
る。
る。
１ 制御端子 ２ 差動増幅器 ３ ＤＣ−ＤＣ変換器 ３ａ 理想増幅器 ３ｂ 電圧源 ４ 帰還素子 ５ 増幅器 ６ 電圧加算器 ６ａ，６ｂ 回路網 ７ 出力端子 ８ アバランシェフォトダイオード
Claims (6)
- 【請求項１】 光検出素子に用いられるアバランシェフ
ォトダイオードに入力電圧に比例して出力電圧を可変す
るＤＣ−ＤＣ変換器の出力電圧を用いてバイアス電圧を
印加し、かつ前記ＤＣ−ＤＣ変換器の前段に接続された
差動増幅器の一方の入力に前記バイアス電圧を制御する
ための制御電圧を加え、前記差動増幅器の他方の入力に
前記ＤＣ−ＤＣ変換器の出力電圧を帰還することで前記
バイアス電圧の安定化を図るアバランシェフォトダイオ
ードバイアス回路であって、前記差動増幅器の出力電圧
を増幅する増幅器と、前記ＤＣ−ＤＣ変換器の出力電圧
と前記増幅器の出力電圧とを合成した後に前記アバラン
シェフォトダイオードに前記バイアス電圧として印加す
る電圧加算器とを有することを特徴とするアバランシェ
フォトダイオードバイアス回路。 - 【請求項２】 前記増幅器は、前記ＤＣ−ＤＣ変換器の
出力電圧を制御するための前記差動増幅器の出力電圧の
周波数成分のうちの前記ＤＣ−ＤＣ変換器の応答不可能
な高域成分のみを増幅する広帯域の交流増幅器からなる
ことを特徴とする請求項１記載のアバランシェフォトダ
イオードバイアス回路。 - 【請求項３】 前記電圧加算器は、前記ＤＣ−ＤＣ変換
器からの前記バイアス電圧の周波数成分のうちの低域成
分と前記増幅器で増幅された前記バイアス電圧の周波数
成分のうちの高域成分とを加え合せるよう構成したこと
を特徴とする請求項１または請求項２記載のアバランシ
ェフォトダイオードバイアス回路。 - 【請求項４】 光検出素子に用いられるアバランシェフ
ォトダイオードにバイアス電圧を印加するアバランシェ
フォトダイオードバイアス回路であって、入力電圧に比
例して出力電圧を可変するＤＣ−ＤＣ変換器と、前記Ｄ
Ｃ−ＤＣ変換器の前段に接続されかつ前記バイアス電圧
を制御するための制御電圧と前記ＤＣ−ＤＣ変換器の出
力電圧を帰還した電圧との差分を増幅する差動増幅器
と、前記ＤＣ−ＤＣ変換器の出力電圧を前記差動増幅器
に帰還する帰還素子と、前記差動増幅器の出力電圧を増
幅する増幅器と、前記ＤＣ−ＤＣ変換器の出力電圧と前
記増幅器の出力電圧とを合成した後に前記アバランシェ
フォトダイオードに前記バイアス電圧として印加する電
圧加算器とを有することを特徴とするアバランシェフォ
トダイオードバイアス回路。 - 【請求項５】 前記増幅器は、前記ＤＣ−ＤＣ変換器の
出力電圧を制御するための前記差動増幅器の出力電圧の
周波数成分のうちの前記ＤＣ−ＤＣ変換器の応答不可能
な高域成分のみを増幅する広帯域の交流増幅器からなる
ことを特徴とする請求項４記載のアバランシェフォトダ
イオードバイアス回路。 - 【請求項６】 前記電圧加算器は、前記ＤＣ−ＤＣ変換
器からの前記バイアス電圧の周波数成分のうちの低域成
分と前記増幅器で増幅された前記バイアス電圧の周波数
成分のうちの高域成分とを加え合せるよう構成したこと
を特徴とする請求項４または請求項５記載のアバランシ
ェフォトダイオードバイアス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8245373A JP2842404B2 (ja) | 1996-09-18 | 1996-09-18 | アバランシェフォトダイオードバイアス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8245373A JP2842404B2 (ja) | 1996-09-18 | 1996-09-18 | アバランシェフォトダイオードバイアス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1093130A true JPH1093130A (ja) | 1998-04-10 |
| JP2842404B2 JP2842404B2 (ja) | 1999-01-06 |
Family
ID=17132703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8245373A Expired - Lifetime JP2842404B2 (ja) | 1996-09-18 | 1996-09-18 | アバランシェフォトダイオードバイアス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2842404B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017215873A1 (de) * | 2016-06-14 | 2017-12-21 | Endress+Hauser Gmbh+Co. Kg | Schaltnetzteil |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102004987B1 (ko) | 2012-12-11 | 2019-07-29 | 삼성전자주식회사 | 광자 계수 검출 장치 및 독출 회로 |
-
1996
- 1996-09-18 JP JP8245373A patent/JP2842404B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017215873A1 (de) * | 2016-06-14 | 2017-12-21 | Endress+Hauser Gmbh+Co. Kg | Schaltnetzteil |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2842404B2 (ja) | 1999-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02184828A (ja) | 半導体光増幅器 | |
| US7038534B2 (en) | Class D audio amplifier and method for compensation of power supply voltage influence on output audio signal in class D audio amplifier | |
| JP2006261866A (ja) | 前置増幅器 | |
| JP4865184B2 (ja) | 制御式自励発振変調器、およびそのような変調器を用いた電力変換システム | |
| JP2842404B2 (ja) | アバランシェフォトダイオードバイアス回路 | |
| JP4083551B2 (ja) | 前置増幅器 | |
| RU2307454C1 (ru) | Усилитель с высоким кпд | |
| JP2518522B2 (ja) | 光受信回路 | |
| US5079484A (en) | Voltage-regulated supply, notably for microwave tubes | |
| JPH0440104A (ja) | 超高周波ダイオード発振器の位相同期回路 | |
| JPS6327461Y2 (ja) | ||
| JP2865067B2 (ja) | 光送信方法および光送信装置 | |
| JPH0453286A (ja) | 断続通信用レーザ駆動回路 | |
| JPS6230968A (ja) | 電流電圧変換回路 | |
| JPH0638514Y2 (ja) | 光受信器 | |
| JP2666715B2 (ja) | 光受信回路 | |
| JPH0129333B2 (ja) | ||
| JPH0712157B2 (ja) | 光受信回路 | |
| JP2734026B2 (ja) | 半導体レーザ駆動回路 | |
| JP3819965B2 (ja) | 送信回路とその送信電力自動調整方法 | |
| JPH02129983A (ja) | 半導体レーザ駆動回路 | |
| JPH0396929A (ja) | 光増幅方式と光増幅装置 | |
| JPH0227823A (ja) | 光受信回路 | |
| JPH02280512A (ja) | 光受信器 | |
| JPS6058731A (ja) | 光中継器の入力信号断検出回路 |