JPH1093085A - Package of semiconductor device and power converter using it - Google Patents

Package of semiconductor device and power converter using it

Info

Publication number
JPH1093085A
JPH1093085A JP24752496A JP24752496A JPH1093085A JP H1093085 A JPH1093085 A JP H1093085A JP 24752496 A JP24752496 A JP 24752496A JP 24752496 A JP24752496 A JP 24752496A JP H1093085 A JPH1093085 A JP H1093085A
Authority
JP
Japan
Prior art keywords
igbt
package
diode
chips
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24752496A
Other languages
Japanese (ja)
Inventor
Masahiro Nagasu
正浩 長洲
Hironori Kodama
弘則 児玉
Koichi Inoue
広一 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP24752496A priority Critical patent/JPH1093085A/en
Publication of JPH1093085A publication Critical patent/JPH1093085A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To avoid the concentration of currents and heat-generating parts and to reduce the inductance and the size of cooling facilities by arranging IGBT chips and diode chips, scattering them in a package under, specific conditions. SOLUTION: Arrangement patterns 1991 and 1992 for IGBTs 11 and diodes 14 in an IGBT package 1 are so chosen that four chips may form a quadrangle around one corner of an arbitrary chip, and they are the cases in which one diode chip 14 and two diode chips 14 are contained respectively. In either case, the number of diode chips 14 are three or less. Accordingly, in the IGBT package 1 the welding pressure of the chips becomes uniform, since the IGBT chips 11 and diode chips 14 are arranged being scattered. Further, it becomes possible to realize an IGBT stack having a superior cooling characteristic, and to reduce the size of cooling facilities for stacks, since currents are scattered and flow in the IGBT package, and heat-generating parts are not concentrated.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、高速スイッチング
素子IGBTと逆並列にダイオードを接続して構成した
IGBTパッケージ、及びこれを用いたインバータ装置
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an IGBT package formed by connecting a diode in antiparallel with a high-speed switching element IGBT, and an inverter device using the IGBT package.

【0002】[0002]

【従来の技術】電力変換装置の応用範囲の拡大に伴い装
置の高性能,低雑音,小型化がますます重要になってい
る。これを実現する制御素子としてパワーMOS−FE
Tの高速スイッチング特性とバイポーラトランジスタの
高電力制御性を兼ね備えたIGBT(Insulated Gate Bipola
r Transistor)が開発され、電力変換装置のキーデバイ
スとして幅広く実用化されている。
2. Description of the Related Art With the expansion of the application range of power converters, high performance, low noise and miniaturization of the devices have become increasingly important. Power MOS-FE as a control element to realize this
IGBT (Insulated Gate Bipola) that combines high-speed switching characteristics of T and high power controllability of bipolar transistors
r Transistor) has been developed and widely used as a key device for power converters.

【0003】IGBTは飽和特性を有することから、M
OS−FETのように素子を複数個並列接続して、大き
な電流容量を得ることが可能である。そのため、複数の
IGBTチップを複数のダイオードと共に共通のベース上に
マウントすることで、大電流容量のIGBTモジュール
が実現されている。ここで、IGBTモジュール内のダ
イオードはフリーフォイールダイオードとして使用され
るため、IGBTチップに対し逆並列に接続されてい
る。
[0003] Since IGBTs have a saturation characteristic, M
A large current capacity can be obtained by connecting a plurality of elements in parallel like an OS-FET. Therefore, multiple
By mounting the IGBT chip together with a plurality of diodes on a common base, an IGBT module having a large current capacity has been realized. Here, since the diode in the IGBT module is used as a freewheel diode, it is connected in anti-parallel to the IGBT chip.

【0004】[0004]

【発明が解決しようとする課題】しかし、従来のIGB
Tモジュールは、IGBTやダイオードの一方の主電極
が共通のベース電極上に半田等によりマウントされ、他
方の主電極がワイヤボンディングで配線された構造にな
っている。そのため、動作時の電力損失によるチップの
温度上昇や過電流によるワイヤの接続点の部分的な温度
上昇の繰り返しにより、ワイヤが外れるといった信頼性
上の問題を抱えていた。また、従来のIGBTモジュール
は、ワイヤで配線した他方の主電極からチップ内で発生
する熱を取り去ることができず、熱冷却効果が劣るとい
った問題も抱えていた。
However, the conventional IGB
The T module has a structure in which one main electrode of an IGBT or a diode is mounted on a common base electrode by solder or the like, and the other main electrode is wired by wire bonding. Therefore, there has been a reliability problem that the wire is disconnected due to repeated temperature rise of the chip due to power loss during operation and partial temperature rise at the connection point of the wire due to overcurrent. Further, the conventional IGBT module has a problem in that heat generated in the chip cannot be removed from the other main electrode wired with a wire, and the thermal cooling effect is poor.

【0005】これに対し、従来GTO(Gate Turn Off T
hyristor)のように半導体素子の両側の主電極を金属で
圧接することで放熱や断線の問題を解決した、新しいタ
イプのIGBTパッケージ(以後、圧接IGBTパッケ
ージと記述)を実用化する試みが進められている。これ
らは、例えば、特開平8−88240号や文献EPE'95,Vo
l.1, p.1051(1995)などで報告されている。
On the other hand, the conventional GTO (Gate Turn Off T
Attempts have been made to commercialize a new type of IGBT package (hereinafter referred to as a press-contact IGBT package) that solves the problems of heat dissipation and disconnection by pressing the main electrodes on both sides of the semiconductor element with metal like a hyristor). ing. These are described, for example, in JP-A-8-88240 and reference EPE '95, Vo.
l.1, p.1051 (1995).

【0006】圧接IGBTパッケージでは、通常1から
2cm角のチップを複数個同時に加圧する。同時に加圧す
る必要のあるチップ数は、耐圧,電流容量およびチップ
サイズにより異なるが、耐圧数kV,電流数百A程度の
IGBTパッケージを実現する場合、10から30個の
IGBTおよび5から15個程度のダイオードが必要に
なる。
In the press-contact IGBT package, usually, a plurality of chips of 1 to 2 cm square are simultaneously pressed. The number of chips that need to be simultaneously pressed depends on the withstand voltage, current capacity, and chip size. However, to realize an IGBT package with a withstand voltage of several kV and a current of about several hundreds of A, about 10 to 30 IGBTs and about 5 to 15 IGBTs Diode is required.

【0007】ところで、IGBTは、通常、インバータ
やコンバータ回路などの電力変換装置に使用され、スイ
ッチング動作を繰り返すことで電力変換を行う。この場
合、IGBTパッケージに組み込まれたIGBTとダイ
オードは同時にスイッチング動作を繰り返すことがな
い。例えば、インバータ出力の基本周波数が10Hzの
場合、50msの間はIGBTだけがスイッチング動作
を行い、また残りの50msはダイオードだけがスイッ
チング動作する。したがって、IGBTが動作している
期間はIGBTチップのみが損失を発生し、またダイオ
ードが動作している期間はダイオードチップのみが損失
を発生する。以上の動作説明から明らかなように、IG
BTパッケージではIGBTに電流が流れ損失が発生す
る期間とダイオードに電流が流れ損失が発生する期間は
異なることになる。このため、複数のIGBTとダイオ
ードチップを並列接続する圧接IGBTパッケージで
は、IGBTチップだけをパッケージの一部分に集中し
て配置すると、熱が集中的に発生するため放熱特性が悪
くなる。また、電流も部分的に流れるため電流集中を発
生しやすい。さらに、圧接IGBTパッケージではIG
BTチップとダイオードチップを同時に加圧する必要が
あるが、IGBTとダイオードチップではチップの厚み
が異なりやすいため、チップの加圧力の不均一性が発生
しやすい。
[0007] IGBTs are usually used in power converters such as inverters and converter circuits, and perform power conversion by repeating switching operations. In this case, the IGBT and the diode incorporated in the IGBT package do not repeat the switching operation at the same time. For example, when the fundamental frequency of the inverter output is 10 Hz, only the IGBT performs the switching operation for 50 ms, and only the diode performs the switching operation for the remaining 50 ms. Therefore, only the IGBT chip generates a loss during the operation of the IGBT, and only the diode chip generates a loss during the operation of the diode. As is clear from the above description of the operation, IG
In the BT package, the period during which current flows through the IGBT and loss occurs differs from the period during which current flows through the diode and loss occurs. For this reason, in a press-contact IGBT package in which a plurality of IGBTs and diode chips are connected in parallel, if only the IGBT chips are concentrated in a part of the package, heat is intensively generated, so that heat radiation characteristics deteriorate. In addition, since current partially flows, current concentration is likely to occur. In addition, the IGBT package
It is necessary to pressurize the BT chip and the diode chip at the same time. However, since the thicknesses of the IGBT and the diode chip tend to be different, non-uniformity of the pressing force of the chip is likely to occur.

【0008】[0008]

【課題を解決するための手段】本発明は上記の問題を解
決するものであって、IGBTチップとダイオードチッ
プを集中的に配置するのではなく、均一に分散して配置
することによって実現する。
SUMMARY OF THE INVENTION The present invention solves the above-mentioned problem, and is realized by arranging IGBT chips and diode chips not uniformly but scattered uniformly.

【0009】具体的な一手段としては、例えばチップ形
状が四角形のチップを均一に並べたパッケージの場合、
配置されたチップ群の中から任意のチップの一つの角を
中心に四つのチップを四角形をなすように選んだとき、
ダイオードチップの数が3個以下であるように配置す
る。したがって、IGBTチップとダイオードチップが
分散配置されるため、熱の発生部が分散され、冷却効率
が改善される。また、厚みの異なりやすい2種類のチッ
プが分散配置されるため均一加圧が可能となる。本発明
のIGBTスタックは、上述の圧接IGBTパッケージ
を複数個直列に同時加圧するものである。上記の圧接I
GBTパッケージは、加圧力の偏りがなくまた放熱特性
に優れていることから、圧接パッケージの直列数を多く
しても加圧力の偏りや電流および熱の部分的な集中のな
いIGBTスタックを提供できる。
As a specific means, for example, in the case of a package in which square chips are arranged uniformly,
When four chips are selected to form a square around one corner of any chip from the placed chip group,
Arrange so that the number of diode chips is three or less. Therefore, since the IGBT chip and the diode chip are arranged in a distributed manner, the heat generating portion is dispersed, and the cooling efficiency is improved. In addition, since two types of chips having different thicknesses are dispersed and arranged, uniform pressing can be performed. The IGBT stack of the present invention presses a plurality of the above-mentioned press-contact IGBT packages simultaneously in series. The above pressure welding I
Since the GBT package has no bias in the pressing force and has excellent heat radiation characteristics, it is possible to provide an IGBT stack free from bias in the pressing force and partial concentration of current and heat even when the number of press-contact packages is increased. .

【0010】尚、本発明の電力変換回路は上述のIGB
Tスタックを含むものであって、スタック当たりに含ま
れる圧接IGBTパッケージの数を多くできることか
ら、直列接続するスタック数が少なくなるため電力変換
回路を小型にすることができる。
The power conversion circuit according to the present invention has the above-mentioned IGB
Since the number of press-fit IGBT packages included in each T-stack is increased, the number of stacks connected in series is reduced, so that the power conversion circuit can be downsized.

【0011】[0011]

【発明の実施の形態】図1は、本発明の一実施例を示す
圧接IGBTパッケージの断面図と平面図である。図1
(a)に示す本発明の実施例の断面図で、14はダイオ
ードチップ、11はIGBTチップである。IGBTの
コレクタ電極とダイオードのカソード電極は、モリブデ
ンなどの金属12を通してコレクタ電極板15に接して
いる。また、IGBTのエミッタ電極とダイオードのア
ノード電極は金属13を通してエミッタ電極板16に接
している。ここで、金属12と13は、IGBTとダイ
オードの基板材料と熱膨張係数の合った材料であること
がよい。例えばIGBTとダイオードがシリコンの場
合、モリブデンなどの金属であることがよい。また、コ
レクタ金属板15とエミッタ電極板16は電気抵抗と熱
伝導性に優れた金属、例えば銅などがよい。図1の実施
例で電流は、IGBTが動作しているときはコレクタ電
極板15からエミッタ電極板16へ、ダイオードが動作
しているときはエミッタ電極板16からコレクタ電極板
15へ流れる。
FIG. 1 is a sectional view and a plan view of a press-contact IGBT package showing an embodiment of the present invention. FIG.
FIG. 3A is a cross-sectional view of the embodiment of the present invention, in which 14 is a diode chip, and 11 is an IGBT chip. The collector electrode of the IGBT and the cathode electrode of the diode are in contact with the collector electrode plate 15 through a metal 12 such as molybdenum. The emitter electrode of the IGBT and the anode electrode of the diode are in contact with the emitter electrode plate 16 through the metal 13. Here, the metals 12 and 13 are preferably made of a material having the same thermal expansion coefficient as the substrate material of the IGBT and the diode. For example, when the IGBT and the diode are silicon, it is preferable to use a metal such as molybdenum. The collector metal plate 15 and the emitter electrode plate 16 are preferably made of a metal having excellent electric resistance and thermal conductivity, such as copper. In the embodiment of FIG. 1, current flows from the collector electrode plate 15 to the emitter electrode plate 16 when the IGBT is operating, and from the emitter electrode plate 16 to the collector electrode plate 15 when the diode is operating.

【0012】図1(b)は、本発明のIGBTパッケー
ジにおける、IGBTとダイオードの配置パターンの一
例を示す。1991と1992は、任意のチップの一つ
の角を中心に四つのチップを四角形をなすように選んだ
一例を示している。1991はダイオードチップが一つ
の場合、1992はダイオードチップが二つの場合であ
る。いずれの場合も、ダイオードチップは三つ以下であ
り、本発明の範囲を満たしている。ここでは、ダイオー
ドチップが一つの場合と二つの場合を示しているが、三
つの場合が含まれる配置であっても良い。また、本発明
は、四つのチップを選び出しその中に三つ以下のダイオ
ードが含まれることを対象としており、少なくとも四つ
以上のダイオードチップが含まれるIGBTパッケージ
を対象としている。例えば、ダイオードチップの総数が
三つのIGBTパッケージの場合に、任意のチップの一
つの角を中心に四つのチップを四角形をなすように選ん
だ中に三つのダイオードチップが含まれた場合、他の領
域はIGBTチップのみとなり、ダイオードチップとI
GBTチップはそれぞれ集中して配置されたことにな
る。これは、本発明の主旨に反するものであり本発明で
は、四つ以上のダイオードチップを含むIGBTパッケ
ージを対象とする。
FIG. 1B shows an example of an arrangement pattern of IGBTs and diodes in the IGBT package of the present invention. 1991 and 1992 show an example in which four chips are selected so as to form a square around one corner of an arbitrary chip. 1991 is for one diode chip, and 1992 is for two diode chips. In any case, the number of diode chips is three or less, which satisfies the scope of the present invention. Here, one diode chip and two diode chips are shown, but an arrangement including three diode chips may be used. Further, the present invention is directed to selecting four chips and including three or less diodes therein, and is directed to an IGBT package including at least four or more diode chips. For example, if the total number of diode chips is three IGBT packages, and four chips are selected to form a square around one corner of any chip, and three diode chips are included, the other The area is only IGBT chip, diode chip and I
The GBT chips are arranged in a concentrated manner. This is contrary to the gist of the present invention, and the present invention is directed to an IGBT package including four or more diode chips.

【0013】また、ダイオードの損失は通常IGBTの
約半分であり、通常ダイオードにはIGBTの倍の電流
を導通するようにしてIGBTパッケージを作成する。
このようにすることにより、IGBTチップとダイオー
ドチップの発熱量が同等となり、最も少ないチップ数で
IGBTパッケージを構成できることになる。つまり、
ダイオードチップがIGBTチップの半分の個数になる
ようなIGBTパッケージであることが最も良い。した
がって、1991と1992に示したような四つの組を
任意の場所で選んだ場合、その中にダイオードチップが
一つまたは二つ含まれるようなダイオードの配置である
ことが好ましい。
Further, the loss of the diode is usually about half that of the IGBT, and the IGBT package is manufactured by conducting a current twice as large as that of the IGBT in the diode.
By doing so, the heat generated by the IGBT chip and that of the diode chip are equalized, and the IGBT package can be configured with the smallest number of chips. That is,
It is best to use an IGBT package in which the number of diode chips is half the number of IGBT chips. Therefore, when four sets as shown in 1991 and 1992 are selected at an arbitrary place, it is preferable that the arrangement of the diodes is such that one or two diode chips are included therein.

【0014】図2は、本発明の他の実施例を示す平面図
である。図1(b)では縦横いずれのラインにもダイオ
ードチップが含まれたが、図2ではダイオードが含まれ
るラインと含まれるラインが交互に配置された構成とな
っている。図2の配置法は、ダイオードチップが隣接す
る部分がないため、電流通路や発熱部が最もよく分散さ
れる。
FIG. 2 is a plan view showing another embodiment of the present invention. In FIG. 1B, a diode chip is included in each of the vertical and horizontal lines, but in FIG. 2, a line including a diode and a line including the diode are alternately arranged. In the arrangement shown in FIG. 2, the current paths and the heat generating portions are distributed best because there is no portion adjacent to the diode chip.

【0015】図3は、本発明の他の実施例を示す平面図
である。この例では、縦列にはどの列にもダイオードチ
ップがあるが、横の列ではダイオードチップがある列と
ない列が交互に配置された分布となっている。この場合
も、1991内に含まれるダイオードチップ数は三つ以
下であり、本発明の範囲を満足する。
FIG. 3 is a plan view showing another embodiment of the present invention. In this example, the columns have diode chips in every column, but the horizontal column has a distribution in which columns with and without diode chips are alternately arranged. Also in this case, the number of diode chips included in 1991 is three or less, which satisfies the scope of the present invention.

【0016】図1から図3は、IGBTパッケージが四
角形であることを想定しているが、パッケージの形状は
四角形にとらわれることはない。図4は、図1のダイオ
ードの配置法で円形のIGBTパッケージを実現した場
合の一例である。この場合も、ダイオードチップは三つ
以下であり本発明を満足している。両側から圧力を加え
てチップを固定するパッケージの場合、パッケージ形状
が四角形であると、角部の圧力が高まりやすく、パッケ
ージ全体で均一に加圧することが難しい。これに対し、
円形のパッケージは均一に加圧しやすく、圧接型のIG
BTパッケージでは望ましい形状である。
FIGS. 1 to 3 assume that the IGBT package is a square, but the shape of the package is not limited to a square. FIG. 4 shows an example in which a circular IGBT package is realized by the diode arrangement of FIG. Also in this case, the number of diode chips is three or less, which satisfies the present invention. In the case of a package in which a chip is fixed by applying pressure from both sides, if the package shape is a quadrangle, the pressure at the corners tends to increase, and it is difficult to uniformly pressurize the entire package. In contrast,
Circular package is easy to pressurize uniformly, and press-fit type IG
This is a desirable shape for a BT package.

【0017】図5は、図2で示したダイオードの配置法
で円形のパッケージを実現した実施例である。この場合
も、1991の中に含まれるダイオードチップの数は三
つ以下であり、本発明の範囲を満足している。
FIG. 5 shows an embodiment in which a circular package is realized by the diode arrangement method shown in FIG. Also in this case, the number of diode chips included in 1991 is three or less, which satisfies the scope of the present invention.

【0018】また、図6は図3の配置法で円形のパッケ
ージを実現したものであり、この場合も、本発明の範囲
を満足している。
FIG. 6 shows a circular package realized by the arrangement shown in FIG. 3, which also satisfies the scope of the present invention.

【0019】尚、本発明のIGBTチップとダイオード
チップの配置方法は、コレクタ電極板15とエミッタ電
極板16側から加圧するタイプのパッケージにおいて有
効である。しかし、これに限定されることはなく、例え
ばエミッタ電極側をワイヤで配線するタイプのパッケー
ジであっても良い。
The method of arranging the IGBT chip and the diode chip according to the present invention is effective in a package of a type in which pressure is applied from the collector electrode plate 15 and the emitter electrode plate 16 side. However, the present invention is not limited to this. For example, a package in which the emitter electrode side is wired with a wire may be used.

【0020】図7から図9は、本発明の圧接IGBTパ
ッケージを用いたインバータ回路の一実施例を示してい
る。図7は、本発明のダイオードを使用した三相誘導電
動機を駆動するためのインバータ回路の一例である。ま
た、図8と図9は、図7のインバータ回路の具体的な部
品の配置図である。2個のスイッチング素子(例えばIG
BT11とIGBT12)が直列に接続されている。また、それぞ
れのスイッチング素子にはフライフォイールダイオード
DFが並列に接続されている。さらに、それぞれのスイ
ッチング素子には、スイッチング時の急激な電圧の上昇
からスイッチング素子を保護するために、いわゆるスナ
バ回路Sが並列に接続されている。このスナバ回路は抵
抗RSとコンデンサCSを直列に接続したものである。
各相における2個のスイッチング素子の接続点は、それ
ぞれ交流端子T3,T4,T5に接続される。各交流端
子に三相誘導電動機が接続される。上アーム側のスイッ
チング素子のアノード端子は3個とも共通であり、直流
端子T1において直流電圧源の高電位側と接続されてい
る。下アーム側のスイッチング素子のカソード電極は3
個とも共通であり直流端子T2において直流電圧源の低
電位側と接続されている。このような構成の装置におい
て各スイッチング素子のスイッチングにより直流を交流
に変換することにより、三相誘導電動機を駆動する。
尚、スナバ回路は、ダイオードと抵抗の並列回路にコン
デンサを直列に配置した構成の回路であってもよい。
FIGS. 7 to 9 show an embodiment of an inverter circuit using the press-contact IGBT package of the present invention. FIG. 7 is an example of an inverter circuit for driving a three-phase induction motor using the diode of the present invention. 8 and 9 are arrangement diagrams of specific components of the inverter circuit of FIG. Two switching elements (eg IG
BT11 and IGBT12) are connected in series. A flywheel diode DF is connected to each switching element in parallel. Furthermore, a so-called snubber circuit S is connected to each switching element in parallel in order to protect the switching element from a sudden increase in voltage during switching. This snubber circuit has a resistor RS and a capacitor CS connected in series.
The connection points of the two switching elements in each phase are connected to AC terminals T3, T4, and T5, respectively. A three-phase induction motor is connected to each AC terminal. The anode terminal of the switching element on the upper arm side is common to all three, and is connected to the high potential side of the DC voltage source at the DC terminal T1. The cathode electrode of the switching element on the lower arm side is 3
Each of them is common and is connected to the low potential side of the DC voltage source at the DC terminal T2. In the device having such a configuration, the three-phase induction motor is driven by converting DC into AC by switching of each switching element.
Note that the snubber circuit may be a circuit having a configuration in which a capacitor is arranged in series with a parallel circuit of a diode and a resistor.

【0021】ところで本発明は、IGBTパッケージに
おいて、IGBTとダイオードが同時に動作することが
ないことに注目したものである。以下、図7の三相イン
バータ回路を用いて、この説明をする。図7は三相イン
バータであるが、一相分を考えれば三相の場合は容易に
理解できるので、ここでは一相分で説明をする。
The present invention is based on the fact that the IGBT and the diode do not operate simultaneously in the IGBT package. Hereinafter, this description will be made using the three-phase inverter circuit of FIG. Although FIG. 7 shows a three-phase inverter, the case of three phases can be easily understood from consideration of one phase.

【0022】図7(b)は、図7(a)のインバータ回
路図中に示している点の電圧V1と電流I1である。I
1は出力端子T3へ向かう時の電流を正、この逆を負と
定義している。図7のA期間は電流が正、B期間は電流
が負の場合である。IGBT11とIGBT12の接続点の電圧V1
は、IGBT11とIGBT12がスイッチング動作することで周期
的に変動し、IGBT11がオンでIGBT12がオフのとき直流電
圧Vcc、また、この逆のとき、0Vとなる。IGBT11の
オン期間が長く、IGBT12のオフ期間が短かいときV1の
平均電圧は増加し、また、この逆の時減少する。図7
(b)はこの様子を示しており、電圧V1の平均値の波
形である。
FIG. 7 (b) shows the voltage V1 and the current I1 at the points shown in the inverter circuit diagram of FIG. 7 (a). I
1 defines the current flowing toward the output terminal T3 as positive, and the reverse as negative. The period A in FIG. 7 is a case where the current is positive, and the period B is a case where the current is negative. Voltage V1 at the connection point between IGBT11 and IGBT12
Fluctuates periodically due to the switching operation of IGBT11 and IGBT12, and becomes DC voltage Vcc when IGBT11 is on and IGBT12 is off and vice versa. When the ON period of the IGBT 11 is long and the OFF period of the IGBT 12 is short, the average voltage of V1 increases and vice versa. FIG.
(B) shows this state, and is a waveform of the average value of the voltage V1.

【0023】はじめに、電流I1が正の電流(出力端子
T3に向かって流れる)の場合について説明する。IGBT
11がオンでIGBT12がオフの場合、電流はIGBT11を流れて
出力へ供給される。次に、IGBT11がオフでIGBT12がオン
になると、出力電流はダイオードDF12を流れて供給
される。このとき、IGBT12のゲート信号はオン状態でも
IGBT12はエミッタ電極からコレクタに向かう電流が流れ
ない構造のため、IGBT12を電流が流れることはない。再
び、IGBT11がオンでIGBT12がオフの状態になると電流は
IGBT11から供給され、ダイオードDF12はオフ状態と
なる。以後、これを繰り返す。つまり、電流I1が正の
時は、IGBT11とDF12がオン状態とオフ状態を繰り返
す。
First, the case where the current I1 is a positive current (flows toward the output terminal T3) will be described. IGBT
When 11 is on and IGBT 12 is off, current flows through IGBT 11 and is supplied to the output. Next, when the IGBT 11 is turned off and the IGBT 12 is turned on, the output current flows through the diode DF12 and is supplied. At this time, even if the gate signal of IGBT12 is on,
Since the IGBT 12 has a structure in which no current flows from the emitter electrode to the collector, no current flows through the IGBT 12. Again, when IGBT11 turns on and IGBT12 turns off, the current
Supplied from the IGBT 11, the diode DF12 is turned off. Thereafter, this is repeated. That is, when the current I1 is positive, the IGBT 11 and the DF 12 repeat the ON state and the OFF state.

【0024】次に、出力電流が負の電流の時について説
明する。IGBT11がオンでIGBT12がオフの場合、電流はダ
イオードDF11を流れるためIGBT11のゲート信号がオ
ン状態であっても、IGBT11を電流は流れずIGBT11は非動
作状態である。次に、IGBT11がオフでIGBT12がオンにな
ると電流はIGBT12を流れ、ダイオードDF11はオフ状
態になる。次に、再びIGBT11がオンでIGBT12がオフにな
ると、電流はダイオードDF11を流れ、以後、上記の
状態を繰り返す。つまり、電流I1が負の時は、IGBT12
とダイオードDF12が動作する。尚、実際のインバー
タ動作においては、IGBT11とIGBT12が同時にオン状態に
なると、直流端子T1とT2が短絡され大電流が流れる
ことから、IGBT11とIGBT12を共にオフとする時間を設け
て、これを防止している。
Next, a case where the output current is a negative current will be described. When the IGBT 11 is on and the IGBT 12 is off, the current flows through the diode DF11, so that even if the gate signal of the IGBT 11 is on, no current flows through the IGBT 11 and the IGBT 11 is inactive. Next, when the IGBT 11 is turned off and the IGBT 12 is turned on, the current flows through the IGBT 12, and the diode DF11 is turned off. Next, when the IGBT 11 is turned on again and the IGBT 12 is turned off, the current flows through the diode DF11, and thereafter, the above state is repeated. That is, when the current I1 is negative, the IGBT12
And the diode DF12 operates. In the actual operation of the inverter, if the IGBT11 and IGBT12 are turned on at the same time, the DC terminals T1 and T2 are short-circuited and a large current flows. Therefore, a time is provided to turn off both the IGBT11 and IGBT12. doing.

【0025】以上の説明から明らかなうように、インバ
ータ装置では、上アームのIGBTと下アームのダイオ
ード、または上アームのダイオードと下アームのIGB
Tが組となって動作することはあっても、上アームのI
GBTとダイオード、または下アームのIGBTとダイ
オードが同時に動作することはない。そして、同時に動
作しているIGBTとダイオードの組は、出力の基本周
期の半分の時間ごとに切り替わる。したがって、IGB
Tとダイオードを同一パッケージに含む構造のIGBT
パッケージでは、IGBTとダイオードが動作して損失
を発生する期間がインバータ出力の基本周期の半周周期
ごとに切り替わることから、これらのチップは分散配置
された方が熱の集中がなく、冷却効果に優れたパッケー
ジとなる。
As is apparent from the above description, in the inverter device, the upper arm IGBT and the lower arm diode or the upper arm diode and the lower arm IGB
T may work as a pair, but I
The GBT and the diode or the lower arm IGBT and the diode do not operate at the same time. Then, the pair of the IGBT and the diode that are operating at the same time switches every half of the basic period of the output. Therefore, IGB
IGBT with T and diode in the same package
In the package, the period during which the IGBT and the diode operate to cause a loss is switched every half cycle of the basic cycle of the inverter output. Therefore, these chips are distributed and arranged so that heat is not concentrated and the cooling effect is excellent. Package.

【0026】図8は、本発明の一実施例であって、図1
のパッケージで図7のインバータ装置を実現したもので
あて、IGBTスタックと呼ぶ。1は、図1に示した本
発明のIGBTパッケージで、これらの間に金属板89
2を挟んで多数配置した構造となっている。81は、図
7のインバータの上アーム、82は下アームを示してい
る。上アームは、上から順に、金属板891,絶縁物8
3,金属板892,IGBTパッケージ1,金属板89
3となっており、IGBTパッケージが多数直列に接続
された構造となっている。この直列数は、必要に応じて
調整することが可能で、例えばIGBTパッケージの直
列数が一つであっても良い。さらに、831はIGBT
パッケージの周辺を覆うもので通常セラミックなどの絶
縁物であることがよい。84はIGBTスタックを固定
するネジであって、金属棒88を固定することでスタッ
ク87全体を固定している。
FIG. 8 shows an embodiment of the present invention.
The package of FIG. 7 realizes the inverter device of FIG. 7 and is called an IGBT stack. 1 is an IGBT package of the present invention shown in FIG.
It has a structure in which a large number are arranged with 2 interposed therebetween. 81 indicates an upper arm of the inverter of FIG. 7, and 82 indicates a lower arm. The upper arm is, in order from the top, a metal plate 891, an insulator 8
3, metal plate 892, IGBT package 1, metal plate 89
3, which is a structure in which many IGBT packages are connected in series. The number of series can be adjusted as needed. For example, the number of series of IGBT packages may be one. 831 is an IGBT
It usually covers the periphery of the package and is preferably made of an insulator such as ceramic. Reference numeral 84 denotes a screw for fixing the IGBT stack. The metal rod 88 is fixed to fix the entire stack 87.

【0027】一つのIGBTパッケージの両端の金属板
間にはスナバ抵抗86とスナバコンデンサ85が直列に
接続され、スナバ回路を構成している。スナバ回路の構
成は、図8の構成に限定されるものではない。例えば、
スナバ抵抗と並列にスナバダイオードが挿入された構成
のスナバ回路であっても良い。尚、前述したスナバ回路
構成の場合、スナバコンデンサとスナバ抵抗の積である
時定数には、使用しているIGBTの耐圧クラスによっ
てふさわしい値がある。例えば、耐圧が1000以上から2
000V以下では、0.1 から1μs、2000V以上
から4000Vでは0.5μsから2μs、4000V
以上6000V以上では0.8から4μs、6000V
以上から10000V以下では、1.5μs から6μs
程度に設定することがよい。このような値に設定するこ
とで、IGBTがターンオフする時に発生してIGBT
を破壊に導くはね上がり電圧を有効に防止できると共
に、スナバ回路が発生するスナバ損失も最小限になる。
スタック87の中心部からは、金属板を通して、インバ
ータ出力がT3として外部に出力される。また、これら
のスタック87は、三相出力の場合、三つ併設される。
尚、図8のスタックの電流は、IGBT動作時、上から
下へ、ダイオード動作時、下から上へ流れる。
A snubber resistor 86 and a snubber capacitor 85 are connected in series between metal plates at both ends of one IGBT package to form a snubber circuit. The configuration of the snubber circuit is not limited to the configuration of FIG. For example,
A snubber circuit having a configuration in which a snubber diode is inserted in parallel with the snubber resistor may be used. In the case of the snubber circuit configuration described above, the time constant, which is the product of the snubber capacitor and the snubber resistance, has a value appropriate for the withstand voltage class of the IGBT used. For example, withstand pressure of 1000 or more and 2
000 V or less, 0.1 to 1 μs, and 2,000 V to 4000 V, 0.5 μs to 2 μs, 4000 V
0.8 to 4 μs, 6000 V for 6000 V or more
From above to below 10000V, 1.5 to 6 μs
It is better to set to about. By setting such a value, the IGBT generated when the IGBT is turned off is
The surge voltage which leads to the destruction of the circuit can be effectively prevented, and the snubber loss generated by the snubber circuit is minimized.
From the center of the stack 87, the inverter output is output to the outside as T3 through a metal plate. In the case of three-phase output, three of these stacks 87 are provided.
The current of the stack in FIG. 8 flows from top to bottom during IGBT operation, and from bottom to top during diode operation.

【0028】本発明のIGBTパッケージはIGBTチ
ップとダイオードチップが分散配置されているためチッ
プの加圧力が均一になり、多数のIGBTパッケージを
直列配置したスタックを同時加圧しても、スタックが歪
むなどの問題を発生しない、また、IGBTパッケージ
内で電流が分散して流れるため、スタック部分のインダ
クタンスが小さくなる。さらに、発熱部が集中すること
がないので、冷却特性に優れたIGBTスタックが実現
でき、スタックの冷却設備を小型化にできる。図9は、
上アームと下アームが分離された構造のインバータ装置
の実施例である。このような構成は、一スタックあたり
のIGBTパッケージの個数を少なくできるため、均一
な加圧ができるなどのメリットがある。本構造は、図8
のスタックから容易に理解できることから、詳細な説明
は省略する。本発明のパッケージはこのような構造のイ
ンバータ装置でも有効に効果を発揮し、加圧時のスタッ
クの歪みがなくなり、また電流や発熱の集中のないスタ
ックを提供する。
In the IGBT package of the present invention, since the IGBT chip and the diode chip are arranged in a distributed manner, the pressing force of the chip becomes uniform, and even if a stack in which a large number of IGBT packages are arranged in series is simultaneously pressed, the stack is distorted. Does not occur, and the current in the IGBT package is dispersed and flows, so that the inductance of the stack portion is reduced. Furthermore, since the heat generating portions are not concentrated, an IGBT stack having excellent cooling characteristics can be realized, and the cooling equipment for the stack can be reduced in size. FIG.
It is an embodiment of an inverter device having a structure in which an upper arm and a lower arm are separated. Such a configuration has the advantage that the number of IGBT packages per stack can be reduced, so that uniform pressing can be performed. This structure is shown in FIG.
, The detailed description is omitted. The package of the present invention is effective even in the inverter device having such a structure, and provides a stack in which distortion of the stack at the time of pressurization is eliminated and current and heat are not concentrated.

【0029】尚、上アームと下アームのスタックを分割
して、それぞれ複数のスタックとしてもよい。例えば、
片方のIGBTパッケージの直列数が20個程度になる
場合であれば、5個ずつ4つのスタックに分割すること
が良い。
The stack of the upper arm and the lower arm may be divided into a plurality of stacks. For example,
If the number of series of one IGBT package is about 20, it is preferable to divide each IGBT package into four stacks of five.

【0030】これまでの実施例ではIGBTで説明して
きたが、本発明はIGBTチップに限定されるものでは
なく、スイッチング素子はいかなる素子であってもよ
い。例えば、スイッチング素子は、MOSFET,GTO,M
CT(MOS ControlledThyristor)などであってもよ
い。本発明は、スイッチング素子チップとダイオードチ
ップを複数個同一のパッケージに組み込む場合に有効で
ある。
Although the IGBT has been described in the above embodiments, the present invention is not limited to the IGBT chip, and the switching element may be any element. For example, the switching element is a MOSFET, GTO, M
It may be a CT (MOS Controlled Thyristor) or the like. The present invention is effective when a plurality of switching element chips and diode chips are incorporated in the same package.

【0031】[0031]

【発明の効果】IGBTチップとダイオードチップを分
散して配置したパッケージとしたことにより、電流や発
熱部の集中が回避できる。このため、インダクタンスの
低減や冷却設備の小型化が図れる。また、高さの異なり
やすいIGBTとダイオードチップが分散配置されるこ
とにより、スタックのように多数のパッケージを同時加
圧したときに発生する歪みを低減できる。
According to the present invention, the package in which the IGBT chip and the diode chip are arranged in a dispersed manner can avoid the concentration of the current and the heat generating portion. Therefore, the inductance can be reduced and the size of the cooling equipment can be reduced. In addition, since the IGBTs and the diode chips having different heights are arranged in a distributed manner, the distortion generated when a large number of packages such as a stack are simultaneously pressed can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のIGBTとダイオードチップの配置法
の一実施例。
FIG. 1 shows an embodiment of an arrangement method of an IGBT and a diode chip according to the present invention.

【図2】本発明のチップ配置法の他の実施例。FIG. 2 shows another embodiment of the chip arrangement method of the present invention.

【図3】本発明のチップ配置法の他の実施例。FIG. 3 shows another embodiment of the chip arrangement method of the present invention.

【図4】本発明で円形のパッケージを実現した場合のチ
ップ配置法の一実施例。
FIG. 4 shows an embodiment of a chip arrangement method when a circular package is realized by the present invention.

【図5】本発明で円形のパッケージを実現した場合のチ
ップ配置法の他の実施例。
FIG. 5 shows another embodiment of a chip arrangement method when a circular package is realized by the present invention.

【図6】本発明で円形のパッケージを実現した場合のチ
ップ配置法の他の実施例。
FIG. 6 shows another embodiment of a chip arrangement method when a circular package is realized by the present invention.

【図7】本発明のインバータ回路の動作を説明するため
の図。
FIG. 7 is a diagram illustrating an operation of the inverter circuit of the present invention.

【図8】本発明のインバータ回路の具体的な一実施例。FIG. 8 shows a specific embodiment of the inverter circuit of the present invention.

【図9】本発明のインバータ回路の具体的な他の実施
例。
FIG. 9 shows another specific embodiment of the inverter circuit of the present invention.

【符号の説明】[Explanation of symbols]

1…本発明のIGBTパッケージ、11…IGBTチッ
プ、14…ダイオードチップ、12…モリブデンなどの
金属、15…コレクタ電極板、16…エミッタ電極板、
IGBT11…スイッチング素子、DF11…フリーフォイー
ルダイオード、81…上アーム、82…下アーム。
1 IGBT package of the present invention, 11 IGBT chip, 14 diode chip, 12 metal such as molybdenum, 15 collector electrode plate, 16 emitter electrode plate
IGBT11: switching element, DF11: freewheel diode, 81: upper arm, 82: lower arm.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】複数の自励式のスイッチング動作をするス
イッチング素子のチップとこれと逆並列に接続される少
なくとも四つ以上のダイオードチップを含むパッケージ
において、パッケージ内のいかなるチップの角を中心に
連続する四つのチップを選んでも、その中に含まれるダ
イオードチップの数が三つ以下になるようにスイッチン
グ素子とダイオードを配置したことを特徴とするパッケ
ージ。
1. A package including a plurality of self-excited switching element chips and at least four or more diode chips connected in anti-parallel to the switching element chips, wherein the chip is continuous around any chip corner in the package. A package characterized in that switching elements and diodes are arranged such that the number of diode chips included therein is three or less even when four chips are selected.
【請求項2】請求項1において、スイッチング素子が絶
縁ゲート構造を有する素子であることを特徴とするスイ
ッチング素子のパッケージ。
2. The switching element package according to claim 1, wherein the switching element is an element having an insulated gate structure.
【請求項3】請求項1において、スイッチング素子がI
GBTであることを特徴とするスイッチング素子のパッ
ケージ。
3. The switching device according to claim 1, wherein
A switching element package, which is a GBT.
JP24752496A 1996-09-19 1996-09-19 Package of semiconductor device and power converter using it Pending JPH1093085A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24752496A JPH1093085A (en) 1996-09-19 1996-09-19 Package of semiconductor device and power converter using it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24752496A JPH1093085A (en) 1996-09-19 1996-09-19 Package of semiconductor device and power converter using it

Publications (1)

Publication Number Publication Date
JPH1093085A true JPH1093085A (en) 1998-04-10

Family

ID=17164783

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24752496A Pending JPH1093085A (en) 1996-09-19 1996-09-19 Package of semiconductor device and power converter using it

Country Status (1)

Country Link
JP (1) JPH1093085A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284575A (en) * 2000-04-04 2001-10-12 Mitsubishi Electric Corp Pressure-welded type semiconductor device, and stacked semiconductor device using the same
EP1852911A1 (en) * 2005-02-21 2007-11-07 Sanken Electric Co., Ltd. Semiconductor device
JP2008193131A (en) * 2008-05-13 2008-08-21 Toshiba Corp Multi-chip pressure welding type semiconductor device
JP2010080956A (en) * 2008-09-08 2010-04-08 Converteam Technology Ltd Stack assembly mounting semiconductor device
US8198697B2 (en) 2009-06-18 2012-06-12 Fuji Electric Co., Ltd. Semiconductor device
US9407166B2 (en) 2013-03-22 2016-08-02 Hitachi, Ltd. Inverter device
CN107743033A (en) * 2017-09-20 2018-02-27 全球能源互联网研究院 A kind of IGBT press mounting structures
US10147699B2 (en) 2015-05-26 2018-12-04 Mitsubishi Electric Corporation Pressure contact type semiconductor apparatus

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284575A (en) * 2000-04-04 2001-10-12 Mitsubishi Electric Corp Pressure-welded type semiconductor device, and stacked semiconductor device using the same
EP1852911A1 (en) * 2005-02-21 2007-11-07 Sanken Electric Co., Ltd. Semiconductor device
EP1852911A4 (en) * 2005-02-21 2012-06-27 Sanken Electric Co Ltd Semiconductor device
JP2008193131A (en) * 2008-05-13 2008-08-21 Toshiba Corp Multi-chip pressure welding type semiconductor device
JP2010080956A (en) * 2008-09-08 2010-04-08 Converteam Technology Ltd Stack assembly mounting semiconductor device
US8198697B2 (en) 2009-06-18 2012-06-12 Fuji Electric Co., Ltd. Semiconductor device
US9407166B2 (en) 2013-03-22 2016-08-02 Hitachi, Ltd. Inverter device
US10147699B2 (en) 2015-05-26 2018-12-04 Mitsubishi Electric Corporation Pressure contact type semiconductor apparatus
CN107743033A (en) * 2017-09-20 2018-02-27 全球能源互联网研究院 A kind of IGBT press mounting structures
CN107743033B (en) * 2017-09-20 2023-12-19 全球能源互联网研究院 IGBT press-fitting structure

Similar Documents

Publication Publication Date Title
Bernet Recent developments of high power converters for industry and traction applications
Bernet et al. Comparison of high-power IGBT's and hard-driven GTO's for high-power inverters
JP3804978B2 (en) Converter circuit, circuit coupling arrangement having at least one switching device and circuit module
JP4277169B2 (en) Power semiconductor module
JP3229931B2 (en) 3-level power converter
US4492975A (en) Gate turn-off thyristor stack
US5512782A (en) Semiconductor device for DC/AC converter
WO2016031295A1 (en) Three-level power conversion device
US6654260B2 (en) Asymmetrical power converting apparatus employing self-arc-suppressing switches
JP3677519B2 (en) Power semiconductor module
US5811878A (en) High-power semiconductor module
JP2002151691A (en) Circuit device of low inductance
US20220319976A1 (en) Three-level power module
JPH1093085A (en) Package of semiconductor device and power converter using it
JPH1084668A (en) Converter circuit device
KR100833569B1 (en) The IGBT stack device of the equipartition parallel construct for the bulk electric power inverter
JP2017220627A (en) Semiconductor device
JPH0878620A (en) Semiconductor device for electric power
JP4842018B2 (en) Power converter
US9950898B2 (en) Semiconductor device, inverter circuit, driving device, vehicle, and elevator
Chen Power semiconductors: Fast, tough, and compact: MOS field-effect transistors and gate turnoff thyristors are bringing new levels of performance in switching frequencies and current and voltage ratings
JP2001238460A (en) Power converter
JP6575072B2 (en) Phase unit and three-level power converter using the same
JP4479365B2 (en) Semiconductor device
JP2002171768A (en) Power converter