JPH1091137A - 表示制御装置および表示装置の調整方法 - Google Patents

Abstract

(57)【要約】 【課題】 表示画面上に調整メニューを表示するオンス
クリーン・ディスプレイ機能を、低機能なマイコン及
び、低速、低容量のメモリを用いて実現する。 【解決手段】 コード／アトリビュートＲＡＭ 116に調
整メニューに対応した各キャラクタに対するアドレス及
び、色情報を格納しておく。メニュー表示期間中、調整
メニュー表示リードアドレス生成部 132は、コード／ア
トリビュートＲＡＭ 116からのアドレス情報を基に、キ
ャラクタジェネレータＲＡＭ 117もしくは、キャラクタ
ジェネレータＲＯＭ 118に対するリードアドレスを生成
する。キャラクタジェネレータＲＡＭ 117もしくは、キ
ャラクタジェネレータＲＯＭ 118からビットイメージの
キャラクタデータをリードする。オーバーレイ処理部 1
35は、リードされたキャラクタデータをパラレル／シリ
アル変換後、色情報を付加して映像表示データ 108と重
ね合わせる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、パーソナルコンピ
ュータ等からの映像情報に任意の映像情報を重ね合わせ
て表示する表示制御装置、特に表示装置に前記パーソナ
ルコンピュータ等からの映像情報を良好な状態で表示す
るための調整手段の簡素化、回路規模の小型化およびシ
ステムの省電力化等を図った表示制御装置および表示装
置の調整方法に関する。

【０００２】

【従来の技術】従来、パーソナルコンピュータ等からの
映像情報に対し、任意の表示データを重ね合わせて表示
する表示制御装置として、例えば、特開平７−０９５２
２７号公報に開示されている技術がある。この技術で
は、第１のメモリのアドレスを指示して第１のメモリよ
り第１の情報を読み出す。また、そのアドレスに基づく
第２のメモリのアドレスより第２の情報を読み出す。そ
して、コマンド格納手段に格納されたコマンドに基づい
て、これら第１及び第２の情報に論理演算を行って合成
した情報を表示するものである。

【０００３】該特開平７−０９５２２７号公報に開示さ
れている表示制御装置の全体構成を図１７に示した。

【０００４】図１７において、符号“1501”を付したの
は全体の制御を司るCPUである。“1502”はCPU 1501の
制御プログラムやデータを内蔵したROMを指す。同様に
“1503”はCPU 1501のデータの一時格納等を行うRAM
を、“1504”はアドレスバスを、“1505”はデータバス
を、“1506”はウインドウ表示用ウインドウメモリを、
“1507”はベース画面表示用メモリを、“1508”はデコ
ーダラッチを指す。“1509”及び“1510”はメモリへの
アドレス信号切り換えを行うセレクタを指す。“1511”
は発振器を指す。“1512”及び“1513”はカウンタを指
す。“1514”及び“1515”は並列−直列変換回路を指
す。“1516”はウインドウ表示の開始アドレスをセット
するアドレスレジスタを、“1517”は比較器を、“151
8”は加算器を、“1519”はラッチ回路を、“1520”は
ウインドウの表示様式を決定するコマンドレジスタを、
“1521”はウインドウメモリ 1506とベース画面表示用
メモリ 1507間のデータの演算回路を指す。

【０００５】図１８はカウンタ1512の詳細構成図であ
る。該図１８において、“1601”，“1701”を付したの
は１６分周カウンタである。この１６分周カウンタ160
1,1701は、発振器 1512の出力するドットクロックを１
６分周して、１６ドット毎にｎ進の水平カウンタ 160
2、1702をカウントアップさせるものである。なお、
“１６”分周カウンタとしているのは、メモリ 1506、1
507を１ワード１６ビットのメモリで構成していること
を前提としている。

【０００６】“1603”は垂直方向のドットライン数をカ
ウントするｍ進の垂直ドットカウンタを指す。

【０００７】“1703”は垂直ドットカウンタを指す。こ
の垂直ドットカウンタ1703は、カウンタ 1512の出力す
る水平方向の終了信号によってカウントアップされる。
また、この垂直ドットカウンタ1703は、１６分周カウン
タ 1701がラッチ回路 1519からの信号がオンのときのみ
計数を行う。そして、水平カウンタ 1702がラッチ回路
1519の出力信号がオフになると０にクリアされる。

【０００８】水平カウンタ 1702、垂直ドットカウンタ
1703の合成した出力信号は、セレクタ 1510に供給さ
れ、ウインドウメモリ 1506のアドレス信号となる。

【０００９】該従来装置の動作を説明する。

【００１０】デコーダラッチ 1508にデータを書き込
み、デコーダラッチ出力信号をロウレベルにする。これ
によりセレクタ 1509、1510はアドレスバス 1504の信号
を選択し、これを各メモリ 1506、1507に供給する。

【００１１】カウンタ 1512，1513は、共に０クリアさ
れている。

【００１２】次に、ベース画面メモリ 1507およびウイ
ンドウメモリ 1506に、表示データを書き込む。その
後、アドレスレジスタ 1517にアドレスＸを書き込み、
デコーダラッチ出力信号をハイレベルにして表示を開始
する。これによりベース画面メモリ 1507のアドレス０
より順次データがカウンタ 1512の歩進に従って読み出
され、並直変換回路 1514を通して発振器 1511の出力ク
ロックに同期したデータとして順次演算回路 1521に出
力されていく。

【００１３】演算回路 1521は、ラッチ回路 1519からの
信号がオフのときは並直変換回路 1514の出力データを
そのままＣＲＴに出力する。カウンタ 1512がカウント
アップされ加算器 1518の出力値Ｘと同じになると、比
較器 1517の一致信号がオンになり、ラッチ回路 1519が
セットされる。

【００１４】これによりカウンタ 1513が計数可能とな
り、ウインドウメモリ 1506の内容が読み出される。並
直変換回路 1515は、この読み出された内容を、発振器
1511の出力クロックに同期して処理した後、演算回路 1
521に出力する。

【００１５】演算回路 1521は、ラッチ回路 1519の出力
信号がオンになると、コマンドレジスタ 1520の内容に
よりビットごとに論理和、論理積などの演算を行なう。
そして、その演算結果をＣＲＴに出力する。

【００１６】ＣＲＴの水平方向１ライン分が終了する
と、水平カウンタ 1602のキャリイ信号がオンとなる。
これによりカウンタ 1513の垂直ドットカウンタ 1703が
＋１されて、ラッチ回路 1519がリセットされる。ま
た、カウンタ 1513の水平カウンタ1702および１６分周
カウンタ 1701も、ラッチ回路 1519の出力信号により０
クリアされる。

【００１７】加算器 1518は、アドレスレジスタ 1516に
よって最初にセットされた値に、水平カウンタ 1602の
出力信号の値を加算し記憶する。該加算は、水平カウン
タ 1602のキャリイ信号の立ち上がりにおいて行われ
る。これにより次のラインのウインドウ開始アドレス
（Ｘ＋（水平方向のドット数））が得られる。次の表示
ラインに対しても前述と同様の動作が行われる。

【００１８】

【発明が解決しようとする課題】上記従来技術は、第１
の情報を格納するメモリと第２の情報を格納するメモリ
とからビットイメージの情報を読み出し、両者を論理演
算することで２つの情報を合成して表示するものであっ
た。従って、２種類の情報をビットイメージで格納する
ために大容量のメモリが必要となり、高速での読み出し
が必要となるという問題があった。

【００１９】さらに前記従来技術には、表示のための読
み出し動作と中央処理装置による書き込み（もしくは読
み出し）動作とが同時に発生した場合には不具合が発生
する。しかし、前記文献には、表示のための第１及び、
第２の情報を格納したメモリからの情報の読み出し手法
についての説明は記載されてはいるものの、中央処理装
置による第１及び第２のメモリへの情報の書き込み及
び、読み出しに関する手法については記載されていな
い。

【００２０】本発明の目的は、低速、小容量で安価なメ
モリを利用可能とした表示制御装置を提供することにあ
る。

【００２１】本発明の他の目的は、特別な装置を使用す
ることなく、正確且つ容易に画質調整を可能とした表示
制御装置および表示装置の調整方法を提供することにあ
る。

【００２２】本発明の更に他の目的は、表示データを格
納したメモリに対して行われる、表示のための読み出し
動作と、中央処理装置による書き込み（もしくは読み出
し）動作と、の競合を防止した表示制御装置を提供する
ことにある。

【００２３】

【課題を解決するための手段】本発明は上記目的を達成
するためになされたもので、その第１の態様としては、
１画面を構成する表示データを、別途用意された表示器
のフレーム期間毎に出力しつづけることで、上記表示器
に表示を行わせる表示制御装置において、あらかじめ用
意されたビットマップデータを格納されたビットマップ
記憶手段と、上記ビットマップデータ記憶手段に対し、
所望のビットマップデータの読み出しを指示する読み出
し制御手段と、外部から入力された映像データと、上記
読み出し制御手段からの指示に従って上記ビットマップ
データ記憶手段から上記フレーム期間毎に逐次読み出さ
れるビットマップデータとを重ね合わせ、該重ね合わせ
によって得られたデータを上記表示データとして上記表
示器に出力する重ね合わせ手段と、を有することを特徴
とする表示制御装置が提供される。

【００２４】上記読み出し制御手段は、上記映像データ
に重ね合わせる所望のビットマップデータを示すコード
を出力するプロセッサと、上記ビットマップデータを示
すコードと、当該コードの指すビットマップデータが格
納されている上記ビットマップデータ記憶手段上におけ
るアドレスとを対応づけて記憶しており、上記プロセッ
サの出力する上記コードに対応する上記アドレスを上記
ビットマップデータ記憶手段に出力する読み出し情報記
憶手段と、から成るものであってもよい。この場合、上
記プロセッサは、さらに上記映像データに重ね合わせる
ビットマップデータの表示色を指定した表示色情報をも
出力するものであり、上記読み出し情報記憶手段は、上
記表示色情報で指定された色を示す情報をも上記ビット
マップデータ記憶手段に出力するものであってもよい。

【００２５】上記読み出し制御手段は、上記映像データ
に重ね合わせる所望のビットマップデータの記憶されて
いる領域を示す、上記ビットマップデータ記憶手段上に
おけるアドレスを出力するプロセッサであってもよい。
この場合、上記プロセッサは、さらに上記映像データに
重ね合わせる所望のビットマップデータの表示色を指定
する情報をも出力するものであってもよい。

【００２６】上記ビットマップデータ記憶手段は、ＲＯ
ＭおよびＲＡＭからなることが好ましい。

【００２７】上記ビットマップデータ記憶手段は、複数
のバンク構成にされたメモリであることが好ましい。

【００２８】本発明の第２の態様としては、外部から入
力された映像にあらかじめ用意された映像を重ね合わせ
て画面上に表示させる表示処理を行う機能を備えた表示
装置の調整方法において、上記重ね合わせを上記表示処
理の最終段において行い、上記画面上に表示された上記
あらかじめ用意された映像の部分を基準として、映像の
出力調整を行うことを特徴とする表示装置の調整方法が
提供される。

【００２９】作用を説明する。

【００３０】読み出し制御手段は、ビットマップデータ
記憶手段に対し、所望のビットマップデータの読み出し
を指示する。この読み出し制御手段は、例えば、読み出
し情報記憶手段に、コードと当該コードの指すビットマ
ップデータの格納されているアドレスとを記憶してお
き、これにプロセッサが映像データに重ね合わせる所望
のビットマップデータを示すコードを出力するようにし
てもよい。あるいは、プロセッサ自身が、直接、所望の
ビットマップデータの格納されているアドレスを出力す
る構成とすることができる。なお、プロセッサが、ビッ
トマップデータに付与する表示色情報をも出力するよう
にすれば、所望の色に着色できる。

【００３１】ビットマップデータ記憶手段は、該指定さ
れたアドレスに格納されているビットマップデータをフ
レーム期間毎に逐次出力する。なお、キャラクタデータ
記憶手段をＲＯＭだけでなくＲＡＭも含んで構成してお
けば、ユーザは必要に応じて所望のビットマップデータ
を格納できる。また、複数のバンク構成にされたメモリ
で構成すれば、安価なメモリ、プロセッサを用いつつ、
高速なアクセスも可能となる。

【００３２】重ね合わせ手段は、外部から入力された映
像データと、ビットマップデータ記憶手段から逐次読み
出されるビットマップデータとを重ね合わせる。そし
て、該重ね合わせによって得られた表示データを、表示
器に出力するこの重ね合わせを表示処理の最終段で行う
ようにすれば、ビットマップデータの映像は、外部から
入力された映像信号などの影響を受けることはない。従
って、該ビットマップデータの映像部分を基準とすれ
ば、特別な装置を使用することなく、正確且つ容易に映
像の調整ができる。

【００３３】この基準として用いるビットマップデータ
の映像としては、例えば市松模様や、縦、横のストライ
プ模様としておくのがよい。また、塗り潰し模様とし
て、それに対応する表示色のアトリビュートデータを
Ｒ、Ｇ、Ｂ各単色となるようにしておくのがよいビット
マップデータとしてキャラクタのイメージを採用すれ
ば、所望の調整メニューなどを表示させることができ
る。

【００３４】

【発明の実施の形態】以下、本発明の一実施形態を図面
を用いて詳細に説明する。

【００３５】この表示制御装置は、図１に示すとおり、
ＭＰＵ101、アドレスセレクタ（１）109、アドレスデコ
ーダ（２）110、ＭＰＵアクセス制御信号生成部111、調
整メニュー表示制御の基準となるステートマシン生成部
112、調整メニュー表示メモリリード制御信号生成部11
3、メモリ制御信号セレクタ（１）114、メモリ制御信号
セレクタ（２）115、コード／アトリビュートＲＡＭ11
6、キャラクタジェネレータＲＡＭ117、キャラクタジェ
ネレータＲＯＭ118、アドレスセレクタ（２）122、ラッ
チ回路123、データバスバッファ124〜126、調整メニュ
ー表示期間生成部127、ウェイト信号生成部130、調整メ
ニュー表示イネーブルレジスタ131、調整メニュー表示
リードアドレス生成部132、アドレスデコーダ（２）13
4、オーバーレイ処理部135からなる。また、上記各部間
を繋ぐ各種バス、信号線を備えている。

【００３６】なお、以下の説明においては、信号を、当
該信号の送られる信号線の符号を付して呼ぶ場合があ
る。例えば、データバス103を通じて送られるデータ
を、“データ103“と呼ぶ場合がある。

【００３７】ステートマシン生成部 112は、調整メニュ
ー表示制御を実行する上でのタイミングの基準となる状
態（“Ｓ０“〜“Ｓ８”）を設定するものである。該ス
テートマシン生成部112は、水平／垂直方向メニュー表
示期間有効信号 128,129およびシステムクロック106に
従ってその状態を遷移する。そして、その都度、その時
の状態（ステート）を示す遷移情報を出力している。各
部は、該遷移情報に基づいて、その時のステート（“Ｓ
０“〜“Ｓ８”）を検出し、これに応じてあらかじめ定
められている動作を行うようになっている。例えば、調
整メニューデータのリードは、該状態遷移を基準に行わ
れる。該ステートマシン生成部 112の状態遷移図を図４
に示した。

【００３８】水平／垂直方向メニュー表示期間有効信号
128,129のいずれかが無効な状態では、常にステート
“Ｓ０”となっている。“Ｓ０”は、調整メニュー非表
示期間を意味する。次に、前記水平／垂直方向メニュー
表示期間有効信号 128,129が共に有効状態となると、ス
テートは“Ｓ０”から“Ｓ１”に遷移する。この“Ｓ
０”から“Ｓ１”への遷移は、調整メニュー表示の開始
を意味する。これ以降は、システムクロック 106に従っ
て無条件に“Ｓ８”まで遷移してゆく。

【００３９】“Ｓ８”の次は再び、水平／垂直方向メニ
ュー表示期間有効信号 128,129の状態を確認し、共に有
効であれば再び“Ｓ１”ステートへ遷移し、同じ動作を
繰り返す。逆に、水平／垂直方向メニュー表示期間有効
信号 128,129のいずれかが無効状態であれば、“Ｓ０”
へ遷移して調整メニュー非表示状態を示す。

【００４０】つまり、本実施形態では、表示有効期間中
には、“Ｓ１”〜“Ｓ８”の８システムクロック期間で
キャラクタ情報（図２参照）の１ラスタ分（バンク０，
１の２バイト情報）を出力するようになっている。

【００４１】図１における調整メニュー表示メモリリー
ド制御信号生成部113は、後述するステート“Ｓ１”〜
“Ｓ５”、および、“Ｓ２”，“Ｓ４”の期間中、アウ
トプットイネーブル信号(LOE-N)及び、チップセレクト
信号(LCS-N)を生成するものである。これらは、メモリ
制御信号セレクタ（１）114およびメモリ制御信号セレ
クタ（２）115を介して、コード／アトリビュートＲＡ
Ｍ制御信号 119としてコード／アトリビュートＲＡＭ 1
16へ出力されている。なお、コード／アトリビュートＲ
ＡＭ制御信号 119は、コード／アトリビュートＲＡＭ 1
16からの読み出しを制御するためのものである。

【００４２】マイコン 101は、キャラクタそれぞれにつ
いてのアドレス情報とアトリビュート情報との２バイト
を対にして、コード／アトリビュートＲＡＭ 116に格納
している。

【００４３】キャラクタジェネレータＲＡＭ 117，キャ
ラクタジェネレータＲＯＭ 118は、キャラクタ情報を格
納するためのものである。該キャラクタ情報の一例を図
２に示した。キャラクタ情報においては、一文字を１６
×１６ドットで表している。そして、これを左右２つの
バンクに分け、左半分をバンク０、右半分をバンク１と
した、計３２バイトに１文字の情報を格納している。キ
ャラクタジェネレータＲＡＭ 117，キャラクタジェネレ
ータＲＯＭ 118は、コードアトリビュートＲＡＭ116か
ら入力される制御信号119、120に従って、所定のキャラ
クタの情報を出力するようになっている。

【００４４】コード／アトリビュートＲＡＭ 116は、キ
ャラクタジェネレータＲＡＭ 117，キャラクタジェネレ
ータＲＯＭ 118における各キャラクタデータの格納位置
を示すアドレス情報と、アトリビュート情報とを格納す
るためのものである。該コードアトリビュートＲＡＭ11
6におけるデータフォーマットを図３に示した。該コー
ドアトリビュートＲＡＭ116に格納されている情報は、
各キャラクタそれぞれにつき３２ビット（アドレス情
報：１バイト、アトリビュート情報：１バイト）からな
る。アドレス情報は、キャラクタジェネレータＲＡＭ 1
17（もしくは、キャラクタジェネレータＲＯＭ 118）に
おける当該キャラクタのバンク０の先頭アドレスであ
り、偶数バイトに格納されている。また、アトリビュー
ト情報としては、奇数バイトのビット０〜２にフォアグ
ランドＲ，Ｇ，Ｂの色情報、ビット３〜５にバックグラ
ンドの色情報、ビット６，７に調整メニュー表示形式情
報が、各々格納されている。なお、アドレスは１バイト
で表現しているため、同時に表示可能なキャラクタの種
類は２５６種類までとなる。

【００４５】コード／アトリビュートＲＡＭ 116は、メ
モリ制御信号セレクタ（１）114およびメモリ制御信号
セレクタ（２）115から入力される制御信号119に従っ
て、所定のキャラクタのアドレス情報およびアトリビュ
ート情報をキャラクタジェネレータＲＡＭ 117，キャラ
クタジェネレータＲＯＭ 118に出力している。

【００４６】キャラクタ１個について２バイトの情報を
用意するため、例えば、３０文字×１０行のメニュー表
示を行うには、コード／アトリビュートＲＡＭ 116には
６００バイトのメモリ容量を必要とする。

【００４７】調整メニュー表示期間生成部127は、調整
メニュー画面の表示範囲を設定するものである。調整メ
ニュー表示期間生成部 127は、水平／垂直方向の表示範
囲を示すレジスタを各々備えている。調整メニュー表示
期間生成部 127は、これらレジスタの値と水平／垂直カ
ウンタ値とを比較して、その比較結果に応じて水平方向
メニュー表示期間有効信号 128及び、垂直方向メニュー
表示期間有効信号 129を出力することで表示範囲を指定
するようになっている。

【００４８】ウェイト信号生成部130は、ウェイト信号1
05を生成するものである。該ウェイト信号生成部130は
生成したウェイト信号105をＭＰＵ101に出力している。

【００４９】調整メニュー表示リードアドレス生成部13
2は、コード／アトリビュート格納ＲＡＭ116から所望の
情報（キャラクタアドレス、アトリビュート情報）を読
み出すためのアドレス(CA0〜CA9)を生成するものであ
る。生成されたアドレス(CA0〜CA9)は、アドレスセレク
タ（１） 109を通じて、コード／アトリビュートＲＡＭ
116に出力される構成となっている。調整メニュー表示
リードアドレス生成部132については、後ほど図７を用
いてさらに詳細に説明する。

【００５０】オーバーレイ処理部 135は、キャラクタジ
ェネレータＲＡＭ 117，キャラクタジェネレータＲＯＭ
118から読み出されたキャラクタデータに対して、パラ
レル／シリアル変換、色情報の付加等の処理を行うもの
である。また、これら処理後のデータとパーソナルコン
ピュータなどからの入力表示データ 108とを論理演算す
ることで、両者を重ね合せ、出力表示データ 136として
出力するようになっている。該オーバーレイ処理部135
については後ほど図８を用いてさらに詳細に説明する。

【００５１】特許請求の範囲において言う“ビットマッ
プデータ記憶手段”とは、本実施形態においてはキャラ
クタジェネレータＲＡＭ 117，キャラクタジェネレータ
ＲＯＭ 118に相当する。“読み出し制御手段”とは、主
として、ＭＰＵ101、コード／アトリビュート格納ＲＡ
Ｍ116によって実現される。このうち特に、“プロセッ
サ”とはＭＰＵ101に、一方、“読み出し情報記憶手段
“とは、主として、コード／アトリビュート格納ＲＡＭ
116に相当する。”重ね合わせ手段“とは、主にオーバ
ーレイ処理部135に相当する。

【００５２】以下、図１、図２、図３を用いて、本実施
形態の調整メニュー表示制御装置の動作概要について説
明する。

【００５３】電源投入時に、 ＭＰＵ 101は、キャラク
タジェネレータＲＡＭ 117に任意のキャラクタデータを
設定する。

【００５４】ユーザーからの調整指示を検出すると、Ｍ
ＰＵ 101は、調整メニュー表示内容に対応したキャラク
タを、キャラクタ・ジェネレータＲＡＭ 117（もしく
は、キャラクタ・ジェネレータＲＯＭ 118）から出力す
るためのアドレスおよび表示色情報を、コード／アトリ
ビュートＲＡＭ 116に設定する。

【００５５】該設定は、具体的には、アドレス102、Ｍ
ＰＵデータ103、ＭＰＵコマンド信号104を出力すること
で行われる。アドレス 102，ＭＰＵコマンド信号 104，
データ 103は、表示する調整メニューに対応したキャラ
クタを、キャラクタ・ジェネレータＲＡＭ 117（もしく
は、キャラクタ・ジェネレータＲＯＭ 118）より読み出
す際の、アドレス及び色情報の基となるものである。該
アドレス 102は、アドレスデコーダ（２） 110及び、コ
ード／アトリビュートＲＡＭ 116へ供給される。ＭＰＵ
データ 103は、データバスバッファ 124,125を通して、
コード／アトリビュートＲＡＭ 116へ出力される。ＭＰ
Ｕコマンド信号 104とアドレスデコーダ（２） 110が出
力するデコード信号とは、ＭＰＵアクセス制御信号生成
部 111に出力されている。

【００５６】ＭＰＵアクセス制御信号生成部 111は、制
御信号 119をコード／アトリビュートＲＡＭ 116に出力
する。これにより、キャラクタ読み出しアドレス及び、
色情報データが、１キャラクタ分の情報としてコード／
アトリビュートＲＡＭ 116に書き込まれる。

【００５７】次に、調整メニュー表示期間生成部127
は、水平方向メニュー表示期間有効信号 128及び、垂直
方向メニュー表示期間有効信号 129を出力することで、
調整メニュー画面の表示範囲を設定する。調整メニュー
を表示時におけるリード動作を示すタイミングチャート
を図５に示す。また、さらに詳細なタイミングを図６に
示した。ステート“Ｓ１”，“Ｓ２”においては、コー
ド／アトリビュートＲＡＭ 116から各キャラクタの先頭
アドレスレス（バンク０の先頭アドレス）が読み出され
る。また、ステート“Ｓ３”，“Ｓ４”においては、コ
ード／アトリビュートＲＡＭ 116からアトリビュートデ
ータが読み出される。キャラクタ先頭アドレスは、調整
メニュー表示リードアドレス生成部 132に出力され、キ
ャラクタデータをリードするためのアドレスを生成する
のに用いられる。

【００５８】調整メニュー表示リードアドレス生成部 1
32は、生成したアドレスを、アドレスセレクタ（２） 1
22を通じて、キャラクタジェネレータＲＡＭ 118（もし
くはキャラクタジェネレータＲＯＭ 118）に調整メニュ
ー表示リードアドレス(KA0〜KA11)133として供給する。

【００５９】次に、調整メニュー表示リードアドレス生
成部 132の詳細構成を図７を用いて説明する。

【００６０】調整メニュー表示リードアドレス生成部 1
32は、コード／アトリビュートＲＡＭアドレスカウンタ
601、ホールドアドレスカウンタ603、加算回路604、ア
ドレスラッチ回路605、ＡＮＤゲート（１）606〜（３）
608、インバータゲート609、遅延回路（１）610、遅延
回路（２）611、加算器612〜613を備えている。

【００６１】コード／アトリビュートＲＡＭアドレスカ
ウンタ601は、コード／アトリビュートＲＡＭ116に出力
するアドレスを生成するものである。

【００６２】ラスタアドレスカウンタ602は、１キャラ
クタ中におけるその時表示するラスタを示すものであ
る。

【００６３】ホールドアドレスカウンタ603は、各行毎
のキャラクタ先頭アドレスを生成するものである。

【００６４】加算回路604は、各キャラクタの先頭アド
レスを生成するためのものである。具体的には、コード
／アトリビュートＲＡＭリードアドレスに１を加算する
ことで、次行の各キャラクタの先頭アドレスを生成して
いる。

【００６５】遅延回路（１）610は、コード／アトリビ
ュートＲＡＭアドレスカウンタ ６０１クリア信号を遅
延させるものである。

【００６６】遅延回路（２）６１１は、ラスタアドレス
カウンタ 602用水平方向メニュー表示有効信号(OLHEN-
P)を遅延させるものである。

【００６７】調整メニュー表示リードアドレス生成部 1
32の動作を説明する。

【００６８】コード／アトリビュートＲＡＭアドレスカ
ウンタ 601は、ステートマシン 112より出力されるステ
ートが、ステート“Ｓ０”に続いたステート“Ｓ１”で
ある場合には、カウントアップしない。従って、調整メ
ニュー表示期間最初のステート“Ｓ１”では、コード／
アトリビュートＲＡＭ 116のアドレス(CA0〜CA9)はゼロ
である。調整メニュー表示リードアドレス生成部 132
は、このアドレスに対応する値をステート“Ｓ２”にお
いてリードする。

【００６９】加算器612は、このリードされたキャラク
タアドレスと、ラスタアドレスカウンタ 602のカウント
値とを加算する。この加算結果は、ラッチ回路605へラ
ッチされる。該ラッチは、ＡＮＤゲート 606によってス
テート“Ｓ３”において行われる。ラッチ回路605は、
このラッチしたアドレス(KA0〜KA11)を、アドレスセレ
クタ 122を通してキャラクタジェネレータＲＡＭ 117及
びキャラクタジェネレータＲＯＭ 118に出力する。

【００７０】このカウンタのクリア制御は、ステート
“Ｓ０”を遅延回路（１） 610によって２システムクロ
ック遅延させたタイミングで行う。

【００７１】ラスタアドレスカウンタ 602は、所定のタ
イミング（具体的には、垂直方向調整メニュー期間が有
効中(OLVEN-P=*H*)であり且つ水平方向調整メニュー期
間が有効(OLVEN-P=*H*)となるタイミング）を、遅延回
路（２） 611によって２システムクロック遅延させたタ
イミングで、そのカウント値を更新する。また、ＡＮＤ
ゲート（３） 608及びインバートゲート 609を用いて、
カウンタ値が“１６”の時の表示開始のタイミングにお
いて、そのカウント値をクリアする。

【００７２】次にステート“Ｓ３”においてコード／ア
トリビュートＲＡＭアドレスカウンタ 602をカウントア
ップし、ステート“Ｓ４”においてリードする。このリ
ードした値はリード中のキャラクタに対する色情報とし
て、オーバーレイ処理部 135に出力される。

【００７３】尚、キャラクタジェネレータＲＡＭ 117及
び、キャラクタジェネレータＲＯＭ118に出力したアド
レスは、アドレスデコーダ（２） 134にも入力されてい
る。アドレスデコーダ（２）134は、これをデコード
し、そのデコード結果を調整メニュー表示メモリリード
制御信号生成部 113に出力する。調整メニュー表示メモ
リリード制御信号生成部 113は、入力されたデコード結
果に応じて、制御信号 120と制御信号 121との何れかを
有効にする。

【００７４】加算器613は、コード／アトリビュートＲ
ＡＭ 116のリードアドレス(CA0〜CA9)に１を加算して出
力する。ホールドアドレスカウンタ 603は、この加算器
613の出力値に、コード／アトリビュートＲＡＭ 116の
リードアドレス(CA0〜CA9)を加算することで、次ライン
の先頭アドレスを生成する。なお、該次ラインの先頭ア
ドレスの生成は、ラスタアドレスカウンタ 602のカウン
ト値が最終ラスタ(カウント=15)となった際のステート“Ｓ
０”において行われる。このタイミングの検出は、実際
にはＡＮＤゲート 607を用いて行われている。

【００７５】表１に調整メニュー表示リードアドレス生
成部 132内部の各アドレスカウンタ制御条件一覧表を示
した。

【００７６】

【表１】

【００７７】このようにして調整メニュー表示リードア
ドレス生成部 132は、１キャラクタ分（＝１６ラスタ中
の１５ラスタ分）のアドレス情報を生成する。そのた
め、コード／アトリビュートＲＡＭ 116には、各キャラ
クタそれぞれの先頭ラスタのアドレス情報と色情報とだ
けを格納しておけばよく、そのメモリ容量は従来よりも
少なくて済む。

【００７８】調整メニュー表示の際におけるキャラクタ
ジェネレータＲＡＭ 117（もしくは、キャラクタジェネ
レータＲＯＭ 118）に対するリードアクセスでは、バン
ク０，１の双方から同時に読み出しを行う。これにより
１キャラクタ中の１ラスタ分のキャラクタデータ（１６
ドット分）を１度に読み出し、オーバーレイ処理部 135
へ出力できる。

【００７９】マイコン 101がキャラクタジェネレータＲ
ＡＭ 117に対しキャラクタデータをライトする場合に
は、最下位アドレス(A0)の状態によりバンク０もしくは
バンク１のメモリへのライトを切り替えるため８ビット
のアクセスとなる。従って、マイコン101としては、バ
ス幅の狭い低機能な品種のものが利用可能である。

【００８０】次に、オーバーレイ処理部 135の詳細を図
８を用いて説明する。

【００８１】なお、図８には、２パラレル処理における
片方（偶数もしくは奇数ドット）に対する構成のみを示
している。

【００８２】オーバーレイ処理部 135は、パラレル／シ
リアル（Ｐ／Ｓ）変換回路701、セレクタ回路（１）70
2、セレクタ回路（２）703、セレクタ回路（３）704、
調整メニュー用カラーパレット705、遅延回路706、ラッ
チ回路（１）707、ラッチ回路（２）708、ＡＮＤゲート
（１）709〜 ＡＮＤゲート（３）711、ＯＲゲート712、
デコーダ713からなる。

【００８３】パラレル／シリアル（Ｐ／Ｓ）変換回路70
1は、キャラクタジェネレータＲＡＭ 117（もしくは、
キャラクタジェネレータＲＯＭ 118）より出力された偶
数もしくは奇数８ドット分のキャラクタデータをパラレ
ル／シリアル（Ｐ／Ｓ）変換するものである。該Ｐ／Ｓ
変換は、システムクロック106のタイミングで行われて
いる。

【００８４】セレクタ回路（１）702は、 Ｐ／Ｓ変換回
路701に入力させるデータを、キャラクタジェネレータ
ＲＡＭ 117から読み出されるデータと、キャラクタジェ
ネレータＲＯＭ 118から読み出されたデータとで切り換
えるものである。該切換は、アドレスデコーダ（２） 1
34のデコード結果に応じて行われるようになっている。

【００８５】セレクタ回路（２）703は、Ｐ／Ｓ変換回
路701の出力に応じて、調整メニューデータのフォアグ
ランド／バックグランドを切り替えるものである。

【００８６】セレクタ回路（３）704は、映像表示デー
タ108と、セレクタ回路（２） 703から入力される調整
メニュー表示データとのいずれかを選択し、出力表示デ
ータ136として出力させるものである。該選択は、ＯＲ
ゲート712からの入力に従ってなされるようになってい
る。

【００８７】遅延回路706は、水平調整メニュー表示期
間(OLHEN-P)を８システムクロック遅延させるものであ
る。

【００８８】デコーダ 713は、アトリビュートデータの
メニュー表示モード設定ビット(b6,b7)（図３参照）を
デコードするものである。該デコーダ713は、そのデコ
ード結果をＡＮＤゲート711,712に出力している。

【００８９】動作を説明する。

【００９０】Ｐ／Ｓ変換回路 701は、キャラクタジェネ
レータＲＡＭ 117（もしくは、キャラクタジェネレータ
ＲＯＭ 118）から出力されたキャラクタデータを、上述
のステート“Ｓ５”においてロードする。“Ｓ５”以外
のステートでは、このロードしたデータを、システムク
ロック 106に従ってシフトして１ドットずつ（すなわ
ち、シリアルデータとして）出力する。なお、Ｐ／Ｓ変
換回路701に入力されるデータは、その都度、キャラク
タジェネレータＲＡＭ 117とキャラクタジェネレータＲ
ＯＭ 118とで切り換えられている。

【００９１】Ｐ／Ｓ変換回路701の出力信号（シリアル
変換されたキャラクタデータ）は、セレクタ回路（２）
703に、セレクト信号として与えられる。セレクタ回路
（２）703は、このセレクト信号が“Ｈ”状態の場合は
フォアグランド（キャラクタ部分）を選択し、逆に
“Ｌ”状態の場合にはバックグランド（背景部分）を選
択する。つまり、フォアグランドが選択された場合に
は、コード／アトリビュートＲＡＭ 116からのアトリビ
ュートデータ(b0〜b2)をステート“Ｓ５”においてラッ
チ回路708にラッチしたデータと、カラーパレット 705
とをＡＮＤゲート 710で演算したデータを選択する。逆
に、バックグランドが選択された場合には、コード／ア
トリビュートＲＡＭ 116からのアトリビュートデータ(b
3〜b5)をステート“Ｓ５”においてラッチ回路707にラ
ッチしたデータと、カラーパレット 705とを、ＡＮＤゲ
ート 709で演算したデータを選択する。

【００９２】Ｐ／Ｓ変換回路 701のシリアル出力データ
は、ＡＮＤゲート 711にも出力されている。ＡＮＤゲー
ト 711には、この他にも、デコーダ 713によるデコード
結果と、遅延回路 706の出力データ（水平調整メニュー
表示期間(OLHEN-P)を８システムクロック遅延させたデ
ータ）とが入力されている。

【００９３】ＡＮＤゲート711の出力と、アトリビュー
トデータのメニュー表示モード設定ビット(b6,b7)は、
ＯＲゲート712に入力されている。

【００９４】セレクタ回路（３） 704は、セレクタ回路
（２） 703から入力される調整メニュー表示データと、
映像表示データ 108とのいずれかをＯＲゲート712から
の入力データに従って選択する。そして、選択した方を
出力表示データ 136として出力する。ここでメニュー表
示モード設定ビット(b6,b7)によるメニュー表示モード
には表２に示すようなものが考えられる。

【００９５】

【表２】

【００９６】まず、(b6,b7=*0,0*)の場合、調整メニュ
ーデータのフォア／バックグランドを共に映像データに
重ね合せて出力する。このモードでは、画面上にメニュ
ーを鮮明に表示可能である。(b6,b7=*1,0*)の場合、フ
ォアグランドのみ重ね合せ、バックグランドは出力しな
い。このモードでは、メニューデータにより異なるが、
背面になる映像データもある程度認識可能となる。(b6,
b7=*0,1*)の場合、Ｒ、Ｇ、Ｂ各色共に、最上位ビット
のみ調整メニューデータを割り付ける。このモードで
は、調整メニューデータと、該調整メニューデータと重
なる部分の映像データとは、共に輝度が低下する。しか
し、両データ共に認識可能であり、調整しながら映像デ
ータに対する操作が可能である。(b6,b7=*1,1*)の場合
には、そのデータに対応するメニュー表示キャラクタを
完全にマスクし、映像データのみを出力する。

【００９７】さらにオーバーレイ処理部135は、調整メ
ニュー表示のためのコード／アトリビュートＲＡＭ 11
6、キャラクタジェネレータＲＡＭ 117もしくは、キャ
ラクタジェネレータＲＯＭ 118に対するリードサイクル
実行中に、ＭＰＵ 101によるこれらのメモリへのアクセ
スが発生した場合の競合防止制御を行う。つまり、以下
の（１）、（２）の条件が成り立っている場合、 ウエ
イト制御信号生成部 130は、 ＭＰＵ 101からのアクセ
スに応じて、アドレスストローブ信号(AS-N)の立ち下が
りのタイミングにおいてウェイト信号 105をＭＰＵ101
に対して出力する。なお、アドレスストローブ信号(AS-
N)とは、図１におけるＭＰＵコマンド信号104のうちの
一つである。

【００９８】（１） 調整メニュー表示期間生成部 12
7からの垂直方向調整メニュー表示有効パルス(OLVEN-P)
129が有効である。

【００９９】（２） アドレスデコーダ 110のデコード
出力がコード／アトリビュートＲＡＭ 116、キャラクタ
ジェネレータＲＡＭ 117、キャラクタジェネレータＲＯ
Ｍ 118のうちのいずれかに該当する。

【０１００】この後、ウェイト信号 105がアサートとな
ったＭＰＵ 101は、インタリーブ制御を行うことで、ラ
イトサイクルにおいてはインターリーブした際のＭＰＵ
サイクル期間にメモリライト処理を行う。また、リード
サイクルにおいては同じくＭＰＵサイクル期間中にメモ
リリード処理を行い、リードしたデータをラッチ回路12
3に保持する。なお、インターリーブ制御とは、ウェイ
トサイクルを挿入し、調整メニュー表示期間内をＭＰＵ
サイクルと時分割する処理である。

【０１０１】また、ウェイト信号 105は、これらメモリ
ライト／リード処理終了と同時に無効化される。そのた
め、ラッチ回路 123に取り込まれたリードデータは、ウ
ェイト解除後のＭＰＵサイクルによりＭＰＵ 101に取り
込まれる。

【０１０２】次に、ＭＰＵアクセス制御信号生成部 111
の詳細を図９を用いて説明する。

【０１０３】ＭＰＵアクセス制御信号生成部 111は、調
整メニュー表示期間のメモリライトイネーブル信号(WNn
-N)生成部801と、調整メニュー非表示期間のメモリライ
トイネーブル信号(WNn-N)生成部802と、調整メニュー表
示期間のメモリアウトプットイネーブル信号(OEn-N)生
成部803と、調整メニュー非表示期間のメモリアウトプ
ットイネーブル信号(OEn-P/N)生成部804と、調整メニュ
ー表示期間のメモリチップセレクト信号(CSn-P/N)生成
部805と、調整メニュー非表示期間のメモリチップセレ
クト信号信号(CSn-P/N)生成部806と、メモリアクセス実
行前後を示すフラグ信号(FLG-P)生成部807とからなる。

【０１０４】動作を説明する。

【０１０５】ウェイト信号 105は、以下の（１）（２）
の条件が成立している場合に、アドレスストローブ信号
(AS-N)アサートのタイミングでアサートされる。なお、
アドレスストローブ信号(AS-N)は、 ＭＰＵ 101の制御
信号 104の１つである。

【０１０６】（１） 調整メニュ−表示期間制御部 128
からの垂直方向調整メニュー表示有効パルス(OLVEN-P)
129が有効である。

【０１０７】（２） アドレスデコーダ （１） 110の
デコード出力がＬＳＩ内部メモリに対するアクセスであ
る。

【０１０８】これに対し、各メモリへの制御信号は、調
整メニュー表示期間と非表示期間とで制御が異なる。調
整メニュー表示期間中は、インターリーブ制御により調
整メニュー表示出力とＭＰＵ 101のアクセスとを交互に
行う。メモリライトイネーブル信号(WNn-N)生成部 801
と、メモリアウトプットイネーブル信号(OEn-P/N) 生成
部803とは、同一制御により行う。ＭＰＵ 101からのコ
マンド信号が、ライト(WR-N)とリード(RD-N)とのいずれ
であるかによって、メモリライトイネーブル信号(WNn-
N)とメモリアウトプットイネーブル信号(OEn-P/N)との
いずれかを出力する。アサート条件は、インターリーブ
のＭＰＵ期間である“Ｓ６”において、アドレスデコー
ダ 110のデコード出力(ADDDEC-N)が有効となっており、
且つ、フラグ信号(FLG-P)生成部 806がディセーブル状
態となっていることである。一方、ネゲート条件は“Ｓ
８”ステートであり、該ネゲート条件は２システムクロ
ック期間有効となる。

【０１０９】また、メモリチップセレクト信号(CSn-P/
N)生成部 805によるメモリチップセレクト信号(CSn-P/
N)のアサート条件は、ステート“Ｓ７”においてメモリ
ライトイネーブル信号(WNn-N)あるいは、メモリアウト
プットイネーブル信号(OEn-P/N)が有効となっているこ
とである。ネゲート条件は、“Ｓ８”であり、該ネゲー
ト条件は１システムクロック期間有効となる。

【０１１０】これに対し、調整メニュー非表示期間中
は、ＭＰＵ 101のアクセスをウェイトサイクルの挿入無
しに即実行する。メモリライトイネーブル信号(WNn-N)
生成部802と、メモリアウトプットイネーブル信号(OEn-
P/N)生成部 804は同一制御により行う。アサート条件
は、ステート“Ｓ６”がステート“Ｓ０”に置き換わる
点を除き、調整メニュー表示期間中におけるアサート条
件と同じである。ネゲート条件はアサートを起点に２シ
ステムクロック期間となる。

【０１１１】メモリチップセレクト信号(CSn-P/N)生成
部 806によるメモリチップセレクト信号(CSn-P/N)のア
サート条件は、メモリライトイネーブル信号(WNn-N)あ
るいは、メモリアウトプットイネーブル信号(OEn-P/N)
のアサートを起点に１システムクロック期間となる。

【０１１２】調整メニュー表示中にＭＰＵ 101によるラ
イトアクセスが発生した際の調停タイミングチャートを
図１０に、また、リードアクセスが発生した際のタイミ
ングチャートを図１１に示す。図１０と図１１の相違点
は、ＭＰＵ101によるアクセスがライトアクセスである
か、リードアクセスである化のみであり、調整制御とし
ては同一である。

【０１１３】調整メニュー表示用コード／アトリビュー
トＲＡＭ116、キャラクタジェネレータＲＡＭ117および
キャラクタジェネレータＲＯＭ118に対するＭＰＵ101に
よるアクセスと、調整メニュー表示のためのリードサイ
クルとの調停は、状態の遷移（図４参照）に従って行わ
れる。つまり、調整メニュー表示以外の期間（ステート
“Ｓ０”）においては、ＭＰＵ101によるアクセス要求
に対し極力ウェイト状態を低減するため、ＭＰＵ101に
アクセス権を与え、ウェイトなしに即ライト／リードサ
イクルを実行可能とした。また調整メニュー表示期間
（“Ｓ１”〜“Ｓ８”）においては、調整メニュー表示
のためのリード期間と、ＭＰＵ101によるアクセス期間
をそれぞれ別個に設定している。既に述べたとおり、上
述した８つのステート（“Ｓ１”〜“Ｓ８”）のうち、
調整メニュー表示のためのメモリリードサイクルに必要
なのは、“Ｓ２”〜“Ｓ６”だけである（図６参照）。
従って、“Ｓ７”，“Ｓ８”におけるアクセス権は、Ｍ
ＰＵ101に与える制御としている。これにより複数キャ
ラクタの調整メニューを表示期間中に、ＭＰＵ101によ
るアクセスが連続して発生しても、次の“Ｓ７”，“Ｓ
８”ではＭＰＵ１０１からのアクセス要求に対するメモ
リライト／リード操作を行うことになる。従って、処理
速度の低下を防止できる。

【０１１４】以上説明したように、本実施形態の表示制
御回路によれば、調整メニューに表示するキャラクタを
指示するためのコード／アトリビュートＲＡＭ １１６
に格納する情報は、１キャラクタ当たり２バイトで足
り、従来に較べてメモリ容量が少なくて済む。

【０１１５】更に、キャラクタジェネレータＲＡＭ 117
及び、キャラクタジェネレータＲＯＭ 118を２バンクで
構成しているため、ＭＰＵ 101によるアクセスは各バン
ク毎に独立に行い、調整メニュー表示の際のリードは２
バンク同時にできる。そのためＭＰＵ 101を狭バス幅で
安価な品種のものを利用できる。また、システム回路の
高集積化を可能とした。さらに、ＭＰＵ 101との競合防
止制御を行うことで、コード／アトリビュートＲＡＭ 1
16、キャラクタジェネレータＲＡＭ 117へのＭＰＵ 101
によるデータ書き換えがリアルタイムに可能となり、表
示する調整メニューも逐次変更が可能である。

【０１１６】更に、本発明による調整メニュー表示制御
回路ではさまざまな応用機能が実現可能である。以下そ
れらについて説明する。

【０１１７】本実施形態の調整メニュー制御装置では、
調整メニューデータを出力最終段で映像データとオーバ
ーレイしている。そのため、パーソナルコンピュータ等
からの出力にオフセット，ゲイン，Ａ／Ｄ変換などの各
種処理を施した映像データに対し、調整メニューデータ
はメモリ内部データを忠実に再現する。従って、図１２
に示すように、調整メニューデータを映像データ調整の
基準として用いることが考えられる。これを実現するた
めには、所定の表示パターン（例えば、ドット市松、白
ベタ、グラデーション）からなる調整メニューデータ
を、キャラクタジェネレータＲＡＭ 117もしくはキャラ
クタジェネレータＲＯＭ 118に格納しておくだけでよ
い。映像データ調整の際には調整メニュー表示部分にこ
れらのパターンを表示し、これと比較しながら調整する
ことで、その表示装置固有の特性に合った調整が可能と
なる。

【０１１８】また、調整メニューデータを出力最終段で
映像データとオーバーレイしていることを利用して、省
電力モードへの応用、表示モニターの保護が可能であ
る。つまり、図１３に示すように、一定期間操作が行わ
れなかったような場合には、調整メニュー表示範囲を、
画面の有効囲全体とする。そして、この調整メニュー表
示範囲（この場合、画面の有効範囲全体）に黒データを
表示させる。このようにすることで、パネル自身の省電
力化及び、同一画面の連続表示による画面の焼き付け防
止が可能である。

【０１１９】この場合には、映像データが出力最終段ま
で供給されているため、マイコンにより調整メニュー表
示をディセーブルするだけで即映像データの表示が可能
であり、表示復帰を短時間で実現できる。なお、全画面
表示するデータは黒データに限定されるものではなく、
接続するディスプレイ、パネルの特性に合わせ自由に設
定しても構わない。

【０１２０】さらに、パーソナルコンピュータ等から入
力される水平／垂直同期信号の周期、極性などからＭＰ
Ｕ 101がその映像信号の表示モードを判定し、判定結果
に従って各種パラメータを設定するような表示システム
が従来からある。しかし、このようなシステムにおいて
も、常に、最適なパラメータが設定されるとは限らず、
映像がきちんと表示されないような場合もあった。例え
ば、映像信号の表示モードに完全に一致する表示モード
がなく、類似の表示モードしか存在しない場合、また、
映像信号によっては表示モードを判定できない場合に
は、正常には表示できない。上述した本発明の表示回路
を利用すれば、このような場合にも表示を回復する機能
を実現できる。

【０１２１】つまり、調整メニュー項目の１つに全サポ
ート表示モードを設ける。この全サポート表示モードに
おいては、当該表示回路がサポートしている表示モード
の種類を示す表示を画面上に出力させる。さらに、自動
的に行われたモード判定結果によってその時選択されて
いる表示モードがいずれであるかを判別できるようにし
ておく。これは、その時選択されている表示モードを示
す部分の表示態様を変更することで容易に可能である。
調整メニューデータは表示出力最終段でオーバーレイ処
理されるため、モード判定結果により設定される各種パ
ラメータの設定内容に応じて、これらが表示できなくな
るようなことはない。このようにすることで、ユーザ
は、パーソナルコンピュータ側で出力している表示モー
ドと、判定の結果選択された表示モードとが異なってい
るか否かを容易に確認できる。ユーザは、パーソナルコ
ンピュータ側で出力している表示モードを、全サポート
表示モード一覧の中から選択してパラメータを再設定す
ることで、正常な表示を実現できる。

【０１２２】図１４の例は、入力されている映像信号の
表示モードが、*1024*768 (Ａモード)*であった場合に
ついてものものである。ＭＰＵ 101は、表示モードをこ
れに類似した*1024*768 (Ｂモード)*と誤判定してい
る。この場合、 ＭＰＵ 101は*1024*768 (Ｂモード)*に
合わせて入力映像データ処理部のパラメータを設定して
しまうため、映像データ 108は正しく表示されないこと
が考えられる。このような場合、ユーザは全サポート表
示モードにする。該全サポート表示モードにおいて、ユ
ーザは表示モードを*1024*768 (Ａモード)*に再設定で
きる。

【０１２３】以上説明した通り本発明の表示制御装置
は、コード／アトリビュートＲＡＭ 116を設けたこと
で、低機能で安価なＭＰＵ 101を利用可能である。

【０１２４】ＭＰＵ 101を各キャラクタの１ラスタ単位
でリード指示可能な程度の品種のものとし、直接キャラ
クタジェネレータＲＡＭ 117もしくは、キャラクタジェ
ネレータＲＯＭ 118に対し、調整メニュー表示リード制
御を行うことも可能である。このようにすれば、コード
／アトリビュートＲＡＭ 116及び、調整メニュー表示リ
ードアドレス生成部 132、調整メニュー表示メモリリー
ド制御信号生成部 113及び、ウェイト信号生成部 130も
必要なく、さらなる回路規模の縮小、省電力化が可能で
ある。このような例の具体的な回路構成を図１５に示し
ておく。

【０１２５】該図１５の例は、図１の例と較べた場合、
コード／アトリビュートＲＡＭ 116及び、調整メニュー
表示リードアドレス生成部 132、調整メニュー表示メモ
リリード制御信号生成部 113及び、ウェイト信号生成部
130、アドレスデコーダ 134、メモリ制御信号セレクタ
（１）114, メモリ制御信号セレクタ（２）115、アドレ
スセレクタ（１） 109, アドレスセレクタ（２）122、
データバスバッファ 124が不要である。メニュー表示期
間生成部 127より出力される水平方向調整メニュー表示
有効パルス(OLHEN-P) 128及び、垂直方向調整メニュー
表示有効パルス(OLVEN-P) 129をＭＰＵ 101に入力させ
る。そして、垂直方向調整メニュー表示有効パルス(OLV
EN-P) 128がアサートされたら、ＭＰＵ 101は全ての割
り込みを禁止する。次に水平方向調整メニュー表示有効
パルス(OLHEN-P) 128がアサートされたら、キャラクタ
ジェネレータＲＡＭ 117もしくはキャラクタジェネレー
タＲＯＭ 118のリードアクセスを行うようにする。

【０１２６】最後に、本発明の表示制御回路を用いて構
成される表示装置の概要について図１６を用いて説明し
ておく。

【０１２７】パーソナルコンピュータ，ワークステーシ
ョンなどから垂直同期信号1801，水平同期信号1802およ
びＲ，Ｇ，Ｂアナログ表示データが入力される。

【０１２８】入力同期信号極性反転および同期分離回路
1805は、この同期信号1801,1802を、マイコン1832から
出力されている表示制御設定データ1833に従った極性に
変換する。そして、該極性変換後の信号を、同期信号18
06，1807として、表示システム全体の各種設定を行うマ
イコン1832へ出力する。また、入力される表示データが
コンポジット形式の場合には、Ｇ色表示データ1803を用
いて同期分離制御を行う。

【０１２９】極性制御後の水平同期信号1807は、デジタ
ル表示制御部1822および位相調整回路1808にも出力され
ている。

【０１３０】位相調整回路1808は、水平同期信号1807に
同期した位相調整クロック1809をＰＬＬ回路1810に出力
している。該ＰＬＬ回路1810は、該位相調整クロック18
09に基づいて、ドットクロック1811を再生する。

【０１３１】ペデスタル調整回路1816は、Ｒ，Ｇ，Ｂア
ナログ表示データ1803を、オフセット調整回路1812から
出力されるオフセット調整データ1813に従って、ペデス
タルクランプおよびオフセット調整する。そして、該調
整後の信号を、Ｒ，Ｇ，Ｂアナログ表示データ1817とし
て、ビデオアンプ回路1818へ出力する。ビデオアンプ回
路1818は、ゲイン調整回路1814より出力されるゲイン調
整データ1815に従って、Ｒ，Ｇ，Ｂアナログ表示データ
1817を増幅する。そして、増幅後のＲ，Ｇ，Ｂアナログ
表示データ1819をＡ／Ｄコンバータ回路1820へ出力す
る。

【０１３２】Ａ／Ｄコンバータ回路1820は、ドットクロ
ック1811のタイミングで入力されるＲ，Ｇ，Ｂアナログ
表示データ1819をデジタル変換し、Ｒ，Ｇ，Ｂデジタル
表示データ1821としてデジタル表示制御部1822へ出力す
る。なお、アナログ表示制御部1804のうちの各種調整回
路での調整値は、マイコン1832より調整データ1833とし
て出力する。

【０１３３】デジタル表示制御部1822は、同期信号180
6，1807、ドットクロック1811、Ｒ，Ｇ，Ｂデジタル表
示データ1821、調整データ1833、および動作の基準とな
る発振クロック1839に基づいて制御を行っている。な
お、発振クロック1839は、水晶発振器1838により生成さ
れている。

【０１３４】デジタル表示制御部1822のマルチスキャン
制御回路1825は、Ｒ，Ｇ，Ｂデジタル表示データ1821を
デジタル的にドット単位で拡大／縮小する。該拡大／縮
小後のデータを、デジタル表示データ1826として、多色
化制御回路1827へ出力する。

【０１３５】多色化制御回路1827は、デジタル表示デー
タ1826にＦＲＣ処理を施すことで、その表示色をフレー
ム単位で擬似的に増加させる。そして、該ＦＲＣ処理後
のデジタル表示データ1828を、表示出力制御回路1829へ
出力する。このデジタル表示データ1828が、表示パネル
において表示されるパーソナルコンピュータ，ワークス
エーションなどからの映像データとなる。

【０１３６】表示出力制御回路1829は、デジタル表示デ
ータ1828に、本発明による調整メニュー表示制御回路18
23で生成した調整メニュー表示データ1824をオーバーレ
イ処理する。そして、該オーバーレイ処理後の表示デー
タを、Ｒ，Ｇ，Ｂデジタル表示データ1830として表示パ
ネルに出力する。調整メニューのオーバーレイ表示指示
は、ユーザによる調整キー入力1835をマイコン1832が認
識し、調整データ1833で行う。

【０１３７】表示出力制御回路1839は、Ｒ，Ｇ，Ｂデジ
タル表示データ1830出力と共に表示パネルのタイミング
を制御する同期信号、ドットクロックおよびブランク信
号1831も出力する。

【０１３８】なお、マイコン1832は、多種多様な表示モ
ードに対応するために、各種解像度の入力表示データに
対応した制御データを格納するためのパラメータ格納メ
モリ1836を備えている。該パラメータ格納メモリ1836の
内容は、メモリバス1837を通してリードとする。また、
シリアル通信バス1834を通じて、外部システムより直接
制御する。

【０１３９】

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。

【０１４０】すなわち、本発明の表示制御装置によれ
ば、表示装置の各種調整を容易に行う際の調整メニュー
表示を低機能なＭＰＵと、キャラクタデータ格納用低
速、低容量のメモリで実現できる。

【０１４１】また、調整メニューデータを表示出力の最
終段でパーソナルコンピュータなどからの映像信号とオ
ーバーレイ処理し、キャラクタデータとして映像信号の
調整比較用となるパターンデータをメモリに格納するこ
とにより、ノイズなどによる画質劣化のない調整パター
ンと、パーソナルコンピュータなどからの映像信号の比
較による調整が実現できる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態である表示制御装置の
概略構成を示すブロック図である。

【図２】キャラクタジェネレータＲＡＭ117及び、キャ
ラクタジェネレータＲＯＭ118に格納するキャラクタ情
報のフォーマットを示す図である。

【図３】コード／アトリビュートＲＡＭ116に格納され
るデータのフォーマットを示す図である。

【図４】ステートマシン生成部112の状態遷移を示す図
である。

【図５】調整メニュー表示時のリードタイミングチャー
ト図である。

【図６】調整メニュー表示時の詳細なリードタイミング
チャート図である。

【図７】調整メニュー表示リードアドレス生成部132の
構成を示すブロック図である。

【図８】オーバーレイ処理部135の構成を示すブロック
図である。

【図９】ＭＰＵアクセス制御信号生成部111の構成を示
すブロック図である。

【図１０】ＭＰＵライトアクセス発生時のタイミングチ
ャート図である。

【図１１】ＭＰＵリードアクセス発生時のタイミングチ
ャート図である。

【図１２】調整比較用パターンデータ出力状態の一例を
示す図である。

【図１３】本発明の表示制御装置を利用した省電力機能
の概略を示す図である。

【図１４】本発明の表示制御装置を利用した表示回復機
能の概略を示す図である。

【図１５】本発明の第２の実施形態である表示制御装置
の概略構成を示すブロック図である。

【図１６】本発明の表示制御装置を用いた表示装置の概
要を示すブロック図である。

【図１７】従来のオーバーレイ処理を行う表示制御装置
の一例を示す全体構成図である。

【図１８】従来のオーバーレイ処理を行う表示制御装置
内部のベースメモリ用アドレスカウンタ詳細構成図であ
る。

【図１９】従来のオーバーレイ処理を行う表示制御装置
内部のウィンドウメモリ用アドレスカウンタ詳細構成図
である。

【符号の説明】

101…ＭＰＵ 102…アドレスバス 103…データバス 1
04…ＭＰＵコマンド信号 105…ウェイト信号 106…シ
ステムクロック 107…水平同期信号 108…映像表示デ
ータ 109…アドレスセレクタ（１） 110…アドレスデ
コーダ１ １１１…ＭＰＵアクセス制御信号生成部 １
１２…ステートマシン生成部 113…調整メニュー表示
メモリリード制御信号生成部 114…メモリ制御信号セ
レクタ（１） 115…メモリ制御信号セレクタ（２） 1
16…コード／アトリビュートＲＡＭ 117…キャラクタ
ジェネレータＲＡＭ 118…キャラクタジェネレータＲ
ＯＭ 119…コード／アトリビュートＲＡＭ制御信号 1
20…キャラクタジェネレータＲＡＭ制御信号 121…キ
ャラクタジェネレータＲＯＭ制御信号 122…アドレス
セレクタ（２） 123…ＭＰＵリードデータラッチ回路
124〜126…データバスバッファ127…調整メニュー表示
期間生成部 128…水平方向メニュー表示期間有効信号 129…垂直方向メニュー表示期間有効信号 130…ウェイ
ト信号生成部 131…調整メニュー表示イネーブルレジ
スタ 132…調整メニュー表示リードアドレス生成部 1
33…調整メニュー表示リードアドレス 134…アドレス
デコーダ（２）135…オーバーレイ処理部 136…出力表
示データ 601…コード／アトリビュートＲＡＭアドレ
スカウンタ 602…ラスタアドレス 603…ホールドアド
レスカウンタ 604…＋１加算回路 605…アドレスラッ
チ回路 606〜608…ＡＮＤゲート１〜３ 609…インバ
ータゲート 610…遅延回路１ 611…遅延回路２ 701
…Ｐ／Ｓ変換回路 702〜704…セレクタ回路１〜３ 70
5…調整メニュー用カラーパレット 706…遅延回路 70
7,708…ラッチ回路１、２ 709〜711…ＡＮＤゲート１
〜３ 712…ＯＲゲート 713…デコーダ 801…調整メ
ニュー表示期間WEn-N生成部 802…調整メニュー非表示
期間WEn-N生成部 803…調整メニュー表示期間OEn-P/N
生成部 804…調整メニュー非表示期間OEn-P/N生成部
805…調整メニュー表示期間CEn-P/N生成部 806…調整
メニュー非表示期間CEn-P/N生成部 807…メモリアクセ
ス実行有無フラグ生成部 1501…ＭＰＵ 1502…ＲＯＭ
1503…ＲＡＭ 1504…アドレスバス 1505…データバ
ス 1506…ウィンドウメモリ 1507…ベース画面表示用
メモリ 1508…デコーダラッチ 1509,1510…セレクタ
1511…発振器 1512,1513…カウンタ 1514,1515…並
列−直列変換回路 1516…アドレスレジスタ 1517…比
較器 1518…加算器 1519…ラッチ回路 1520…コマン
ドレジスタ 1521…演算回路 1601,1701…１６分周カ
ウンタ 1602,1702…水平カウンタ 1603,1703…垂直カ
ウンタ 1801：垂直同期信号、 1802：水平同期信号、
1803：アナログＲ，Ｇ，Ｂ表示データ 1804：アナロ
グ表示制御部 1805：同期分離回路 1806：垂直同期信
号 1807：水平同期信号 1808：位相調整回路 1809：
位相調整クロック 1810：ＰＬＬ回路 1809：位相調整
クロック 1811：ドットクロック 1812：オフセット調
整回路 1813：オフセット調整データ 1814：ゲイン調
整回路 1815：ゲイン調整データ 1803：アナログＲ，
Ｇ，Ｂ表示データ 1813：オフセット調整データ 181
6：ペデスタル調整回路 1817：Ｒ，Ｇ，Ｂアナログ表示データ 1818：ビデオア
ンプ回路 1819：Ｒ，Ｇ，Ｂアナログ表示データ 182
0：Ａ／Ｄコンバータ 1821：Ｒ，Ｇ，Ｂデジタル表示
データ 1822：デジタル表示制御部 1823：調整メニュ
ー表示制御回路 1824：調整メニュー表示データ 1825：マルチスキャン
制御回路 1826：Ｒ，Ｇ，Ｂデジタル表示データ1827：
多色化制御回路 1828：Ｒ，Ｇ，Ｂデジタル表示データ
1829：表示出力制御回路 1830：デジタルＲ，Ｇ，Ｂ
出力表示データ 1831：同期信号 1832：マイコン 1833：表示制御部設
定データ 1834：シリアル通信制御バス 1835：調整キ
ー入力データ 1836：パラメータ格納用メモリ 1837：メモリバス 1838：水晶発振器 1839：発振クロ
ック

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 ＦＩ Ｇ０９Ｇ 5/36 ５２０ Ｇ０９Ｇ 5/36 ５２０Ｎ ５３０ ５３０Ｄ Ｈ０４Ｎ 5/265 Ｈ０４Ｎ 5/265 (72)発明者 蛭田 幸男 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立画像情報システム内 (72)発明者 比嘉 淳裕 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立画像情報システム内 (72)発明者 栗原 博司 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 加藤 伸隆 神奈川県海老名市下今泉810番地 株式会 社日立製作所オフィスシステム事業部内

Claims (8)

【特許請求の範囲】
1. 【請求項１】１画面を構成する表示データを、別途用意
   された表示器のフレーム期間毎に出力しつづけること
   で、上記表示器に表示を行わせる表示制御装置におい
   て、 あらかじめ用意されたビットマップデータを格納された
   ビットマップ記憶手段と、 上記ビットマップデータ記憶手段に対し、所望のビット
   マップデータの読み出しを指示する読み出し制御手段
   と、 外部から入力された映像データと、上記読み出し制御手
   段からの指示に従って上記ビットマップデータ記憶手段
   から上記フレーム期間毎に逐次読み出されるビットマッ
   プデータとを重ね合わせ、該重ね合わせによって得られ
   たデータを上記表示データとして上記表示器に出力する
   重ね合わせ手段と、 を有することを特徴とする表示制御装置。
2. 【請求項２】上記読み出し制御手段は、 上記映像データに重ね合わせる所望のビットマップデー
   タを示すコードを出力するプロセッサと、 上記ビットマップデータを示すコードと、当該コードの
   指すビットマップデータが格納されている上記ビットマ
   ップデータ記憶手段上におけるアドレスとを対応づけて
   記憶しており、上記プロセッサの出力する上記コードに
   対応する上記アドレスを上記ビットマップデータ記憶手
   段に出力する読み出し情報記憶手段と、 から成ることを特徴とする請求項１記載の表示制御装
   置。
3. 【請求項３】上記プロセッサは、さらに上記映像データ
   に重ね合わせるビットマップデータの表示色を指定した
   表示色情報をも出力するものであり、 上記読み出し情報記憶手段は、上記表示色情報で指定さ
   れた色を示す情報をも上記ビットマップデータ記憶手段
   に出力するものであること、 を特徴とする請求項２記載の表示制御装置。
4. 【請求項４】上記読み出し制御手段は、 上記映像データに重ね合わせる所望のビットマップデー
   タの記憶されている領域を示す、上記ビットマップデー
   タ記憶手段上におけるアドレスを出力するプロセッサで
   あること、 を特徴とする請求項１記載の表示制御装置。
5. 【請求項５】上記プロセッサは、さらに上記映像データ
   に重ね合わせる所望のビットマップデータの表示色を指
   定する情報をも出力するものであること、 を特徴とする請求項４記載の表示制御装置。
6. 【請求項６】上記ビットマップデータ記憶手段は、ＲＯ
   ＭおよびＲＡＭからなること、 を特徴とする請求項１，２，３，４または５記載の表示
   制御装置。
7. 【請求項７】上記ビットマップデータ記憶手段は、複数
   のバンク構成にされたメモリであること、 を特徴とする請求項１，２，３，４または５記載の表示
   制御装置。
8. 【請求項８】外部から入力された映像にあらかじめ用意
   された映像を重ね合わせて画面上に表示させる表示処理
   を行う機能を備えた表示装置の調整方法において、 上記重ね合わせを上記表示処理の最終段において行い、 上記画面上に表示された上記あらかじめ用意された映像
   の部分を基準として、映像の出力調整を行うこと、 を特徴とする表示装置の調整方法。