JPH1084118A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPH1084118A JPH1084118A JP9280685A JP28068597A JPH1084118A JP H1084118 A JPH1084118 A JP H1084118A JP 9280685 A JP9280685 A JP 9280685A JP 28068597 A JP28068597 A JP 28068597A JP H1084118 A JPH1084118 A JP H1084118A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- concentration impurity
- region
- low
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 層間絶縁膜から低濃度不純物領域への不純物
の拡散を防止し、界面特性を向上させる。 【解決手段】 絶縁基板１上に形成された薄膜トランジ
スタであって、高濃度に不純物が導入されたソース・ド
レイン領域８とチャンネル形成領域１０に隣接する低濃
度不純物領域５を有する半導体層２と、この半導体層２
の上方に形成されたゲート電極４との間に低濃度不純物
領域５に対応する部分まで延在されたゲート絶縁膜３と
を備える。
の拡散を防止し、界面特性を向上させる。 【解決手段】 絶縁基板１上に形成された薄膜トランジ
スタであって、高濃度に不純物が導入されたソース・ド
レイン領域８とチャンネル形成領域１０に隣接する低濃
度不純物領域５を有する半導体層２と、この半導体層２
の上方に形成されたゲート電極４との間に低濃度不純物
領域５に対応する部分まで延在されたゲート絶縁膜３と
を備える。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜トランジスタ
に関し、特にソース・ドレイン領域が高濃度不純物領域
のチャンネル側に低濃度不純物領域が形成された構造と
されるいわゆるＬＤＤ（ライトリィ・ドープト・ドレイ
ン）構造の薄膜トランジスタに関する。
に関し、特にソース・ドレイン領域が高濃度不純物領域
のチャンネル側に低濃度不純物領域が形成された構造と
されるいわゆるＬＤＤ（ライトリィ・ドープト・ドレイ
ン）構造の薄膜トランジスタに関する。
【０００２】
【従来の技術】薄膜トランジスタのリークを小さくし、
その耐圧を高くするためには、ソース・ドレイン領域が
高濃度不純物領域のチャンネル側に低濃度不純物領域が
形成された構造とされるいわゆるＬＤＤ構造とすること
が最適である。
その耐圧を高くするためには、ソース・ドレイン領域が
高濃度不純物領域のチャンネル側に低濃度不純物領域が
形成された構造とされるいわゆるＬＤＤ構造とすること
が最適である。
【０００３】ＬＤＤ構造の薄膜トランジスタとして、図
６に示すように構成されたものがある。この図６に示す
薄膜トランジスタを製造するには、図７に示すように、
まず、絶縁基板２１上に所要のサイズで半導体層２２を
形成し、その上部のゲート絶縁膜２３を介してゲート電
極層２４を形成する。ゲート電極層２４とゲート絶縁膜
２３は、セルフアラインでパターニングされ、そのゲー
ト電極層２４に隣接した領域をマスクするようにレジス
ト層２５を形成する。このレジスト層２５をマスクとし
ながら、高濃度不純物領域を形成するためのイオン注入
が行われる。
６に示すように構成されたものがある。この図６に示す
薄膜トランジスタを製造するには、図７に示すように、
まず、絶縁基板２１上に所要のサイズで半導体層２２を
形成し、その上部のゲート絶縁膜２３を介してゲート電
極層２４を形成する。ゲート電極層２４とゲート絶縁膜
２３は、セルフアラインでパターニングされ、そのゲー
ト電極層２４に隣接した領域をマスクするようにレジス
ト層２５を形成する。このレジスト層２５をマスクとし
ながら、高濃度不純物領域を形成するためのイオン注入
が行われる。
【０００４】次に、マスクとされたレジスト層２５を除
去し、全面に低濃度不純物領域２７を形成する濃度でイ
オン注入を行う。イオン注入後、層間絶縁膜として応力
が小さくＮａイオンストッパーになるＰＳＧ膜２６を全
面に形成し、アニールを行うことによって図６に示すよ
うな薄膜トランジスタが完成する。
去し、全面に低濃度不純物領域２７を形成する濃度でイ
オン注入を行う。イオン注入後、層間絶縁膜として応力
が小さくＮａイオンストッパーになるＰＳＧ膜２６を全
面に形成し、アニールを行うことによって図６に示すよ
うな薄膜トランジスタが完成する。
【０００５】
【発明が解決しようとする問題】ＬＤＤ構造の薄膜トラ
ンジスタにおいては、ソース・ドレイン領域の低濃度不
純物領域２７の不純物の濃度が低い方が特性に優れるこ
とが確かめられている。
ンジスタにおいては、ソース・ドレイン領域の低濃度不
純物領域２７の不純物の濃度が低い方が特性に優れるこ
とが確かめられている。
【０００６】ところが、前述した薄膜トランジスタで
は、層間絶縁膜をＰＳＧ膜２６で構成した場合には、そ
の低濃度不純物領域２７にリンが拡散してしまい、その
不純物濃度が高くなる。
は、層間絶縁膜をＰＳＧ膜２６で構成した場合には、そ
の低濃度不純物領域２７にリンが拡散してしまい、その
不純物濃度が高くなる。
【０００７】また、層間絶縁膜をＣＶＤＳｉＯ2 膜とＰ
ＳＧ膜からなるように同一ＣＶＤ装置をもって形成する
と、ＣＶＤＳｉＯ2 膜に少量のリンが含まれてしまい、
同様に低濃度不純物領域２７の不純物濃度が高くなる。
ＳＧ膜からなるように同一ＣＶＤ装置をもって形成する
と、ＣＶＤＳｉＯ2 膜に少量のリンが含まれてしまい、
同様に低濃度不純物領域２７の不純物濃度が高くなる。
【０００８】そこで、本発明は上述のような技術的な課
題に鑑み、層間絶縁膜から低濃度不純物領域への不純物
の拡散を防止することを可能となす薄膜トランジスタを
提供することを目的とする。
題に鑑み、層間絶縁膜から低濃度不純物領域への不純物
の拡散を防止することを可能となす薄膜トランジスタを
提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明は、上述した課題
を解決し、上記目的を達成するため、絶縁基板上に形成
された薄膜トランジスタであって、薄膜トランジスタが
高濃度に不純物が導入されたソース・ドレイン領域とチ
ャンネル形成領域に隣接する低濃度不純物領域を有する
半導体層と、この半導体層の上方に形成されたゲート電
極と、半導体層とゲート電極の間に低濃度不純物領域に
対応する部分まで延在するゲート絶縁膜とを備えるよう
にしたものである。
を解決し、上記目的を達成するため、絶縁基板上に形成
された薄膜トランジスタであって、薄膜トランジスタが
高濃度に不純物が導入されたソース・ドレイン領域とチ
ャンネル形成領域に隣接する低濃度不純物領域を有する
半導体層と、この半導体層の上方に形成されたゲート電
極と、半導体層とゲート電極の間に低濃度不純物領域に
対応する部分まで延在するゲート絶縁膜とを備えるよう
にしたものである。
【００１０】
【発明の実施の形態】本発明に係る薄膜トランジスタを
図面を参照しながら説明する。
図面を参照しながら説明する。
【００１１】ここに示す薄膜トランジスタは、ＬＤＤ
（ライトリィ・ドープト・ドレイン）構造のｎチャンネ
ル薄膜トランジスタである。
（ライトリィ・ドープト・ドレイン）構造のｎチャンネ
ル薄膜トランジスタである。
【００１２】本発明に係る薄膜トランジスタは、図１に
示すように、絶縁基板１上に形成されたものであって、
高濃度に不純物が導入されたソース・ドレイン領域を構
成する高濃度不純物領域８とチャンネル形成領域１０に
隣接する低濃度不純物領域５を有する半導体層２と、こ
の半導体層２の上方に形成されたゲート電極４と、半導
体層２とゲート電極４の間に低濃度不純物領域に対応す
る部分まで延在するゲート絶縁膜３とを備える。ように
したものである。
示すように、絶縁基板１上に形成されたものであって、
高濃度に不純物が導入されたソース・ドレイン領域を構
成する高濃度不純物領域８とチャンネル形成領域１０に
隣接する低濃度不純物領域５を有する半導体層２と、こ
の半導体層２の上方に形成されたゲート電極４と、半導
体層２とゲート電極４の間に低濃度不純物領域に対応す
る部分まで延在するゲート絶縁膜３とを備える。ように
したものである。
【００１３】このような構成を備えた薄膜トランジスタ
を製造するには、絶縁基板１上に薄膜のポリシリコン層
２を形成し、これを所定のサイズにパターニングして素
子領域とする。次に、そのポリシリコン層２を被覆する
ように、ゲート絶縁膜３を形成する。ここで、ポリシリ
コン層２の膜厚はおよそ４００ であり、ゲート絶縁膜
３の膜厚はおよそ５００ 程度である。
を製造するには、絶縁基板１上に薄膜のポリシリコン層
２を形成し、これを所定のサイズにパターニングして素
子領域とする。次に、そのポリシリコン層２を被覆する
ように、ゲート絶縁膜３を形成する。ここで、ポリシリ
コン層２の膜厚はおよそ４００ であり、ゲート絶縁膜
３の膜厚はおよそ５００ 程度である。
【００１４】次に、図２に示すように、全面にポリシリ
コン層からなるゲート電極層を形成し、所要のゲート
長、ゲート幅となるサイズにパターニングする。すなわ
ち、ゲート電極４を形成する。このパターニングには、
絶縁膜とシリコンとで選択性の有る異方性エッチングが
用いられる。したがって、ゲート電極４の下部のゲート
絶縁膜３はパターニングされない。
コン層からなるゲート電極層を形成し、所要のゲート
長、ゲート幅となるサイズにパターニングする。すなわ
ち、ゲート電極４を形成する。このパターニングには、
絶縁膜とシリコンとで選択性の有る異方性エッチングが
用いられる。したがって、ゲート電極４の下部のゲート
絶縁膜３はパターニングされない。
【００１５】このようなゲート電極層のパターニングの
後、パターニングされたゲート電極４をマスクとして、
全面に低濃度不純物領域５を形成するためのイオン注入
を行う。このイオン注入で、パターニングされたゲート
電極４の下部以外のポリシリコン層２の領域に、低濃度
に不純物が打ち込まれる。このイオン注入の条件は、７
０ｋｅＶ、１×１０13〓-2程度のものとされ、最終的に
低濃度不純物領域５の不純物濃度は１×１０16〜１×１
０17〓-3程度に設定される。
後、パターニングされたゲート電極４をマスクとして、
全面に低濃度不純物領域５を形成するためのイオン注入
を行う。このイオン注入で、パターニングされたゲート
電極４の下部以外のポリシリコン層２の領域に、低濃度
に不純物が打ち込まれる。このイオン注入の条件は、７
０ｋｅＶ、１×１０13〓-2程度のものとされ、最終的に
低濃度不純物領域５の不純物濃度は１×１０16〜１×１
０17〓-3程度に設定される。
【００１６】次に、図３に示すように、ゲート電極４の
隣接領域７を覆うマスク層６を形成する。マスク層６は
例えばフォトレジストを材料とする。ここで隣接領域と
は、ソース・ドレイン領域の高濃度不純物領域がチャン
ネル形成領域からオフセットされる領域であり、ポリシ
リコン層２が低濃度不純物領域５のままにされる領域で
ある。
隣接領域７を覆うマスク層６を形成する。マスク層６は
例えばフォトレジストを材料とする。ここで隣接領域と
は、ソース・ドレイン領域の高濃度不純物領域がチャン
ネル形成領域からオフセットされる領域であり、ポリシ
リコン層２が低濃度不純物領域５のままにされる領域で
ある。
【００１７】次に、図４に示すように、そのマスク層５
を用いてゲート絶縁膜３を異方性エッチングによりエッ
チングする。すると、ゲート絶縁膜３はゲート電極４の
直下及びマスク層６の下部の隣接領域７以外で除去さ
れ、ポリシリコン層２が露出する。このように高濃度不
純物領域となる領域のゲート絶縁膜３を除去した方が、
高濃度にイオン注入する場合には好ましい。
を用いてゲート絶縁膜３を異方性エッチングによりエッ
チングする。すると、ゲート絶縁膜３はゲート電極４の
直下及びマスク層６の下部の隣接領域７以外で除去さ
れ、ポリシリコン層２が露出する。このように高濃度不
純物領域となる領域のゲート絶縁膜３を除去した方が、
高濃度にイオン注入する場合には好ましい。
【００１８】次に、図５に示すように、マスク層６をマ
スクとして高濃度不純物領域８を形成するためのイオン
注入を行う。このイオン注入の条件は、例えば４０ｋｅ
Ｖ、２×１０15〓-2とされる。このイオン注入により、
ゲート電極４の直下及び隣接領域７以外のポリシリコン
層２に、ソース・ドレイン領域となる高濃度不純物領域
８が形成される。
スクとして高濃度不純物領域８を形成するためのイオン
注入を行う。このイオン注入の条件は、例えば４０ｋｅ
Ｖ、２×１０15〓-2とされる。このイオン注入により、
ゲート電極４の直下及び隣接領域７以外のポリシリコン
層２に、ソース・ドレイン領域となる高濃度不純物領域
８が形成される。
【００１９】次に、マスク層６が除去され、全面に層間
絶縁膜であるＰＳＧ膜９が形成される。隣接領域７の低
濃度不純物領域５上にはゲート絶縁膜３が形成されてい
るため、そのＰＳＧ膜９は低濃度不純物領域５には直接
に接続しない。したがって、リン等の拡散は防止される
ことになる。以下、ソース・ドレイン領域のアニール
や、コンタクトホールの形成、配線層の形成等を行って
図１に示すような薄膜トランジスタを形成する。
絶縁膜であるＰＳＧ膜９が形成される。隣接領域７の低
濃度不純物領域５上にはゲート絶縁膜３が形成されてい
るため、そのＰＳＧ膜９は低濃度不純物領域５には直接
に接続しない。したがって、リン等の拡散は防止される
ことになる。以下、ソース・ドレイン領域のアニール
や、コンタクトホールの形成、配線層の形成等を行って
図１に示すような薄膜トランジスタを形成する。
【００２０】このように示す薄膜トランジスタは、ゲー
ト電極層とセルフアラインでゲート絶縁膜をパターニン
グするのではなく、マスク層６によりゲート電極４の隣
接領域７まで、ゲート絶縁膜３を延在させている。この
ため、層間絶縁膜（ＰＳＧ膜９）から低濃度不純物領域
５へのリン等の不純物の拡散を防止することができ、素
子の特性の変動を未然に防止することができる。また、
低濃度不純物領域５の表面は、ゲート絶縁膜３に覆われ
るため、その界面特性は良好となる。また、層間絶縁膜
をＣＶＤＳｉＯ2 膜とＰＳＧ膜の組合せとする場合で
も、ゲート絶縁膜３が低濃度不純物領域５まで延在され
ているため、多少リンがＣＶＤＳｉＯ2 膜が含まれてい
ても良くなり、同一のＣＶＤ装置での処理が可能とな
る。
ト電極層とセルフアラインでゲート絶縁膜をパターニン
グするのではなく、マスク層６によりゲート電極４の隣
接領域７まで、ゲート絶縁膜３を延在させている。この
ため、層間絶縁膜（ＰＳＧ膜９）から低濃度不純物領域
５へのリン等の不純物の拡散を防止することができ、素
子の特性の変動を未然に防止することができる。また、
低濃度不純物領域５の表面は、ゲート絶縁膜３に覆われ
るため、その界面特性は良好となる。また、層間絶縁膜
をＣＶＤＳｉＯ2 膜とＰＳＧ膜の組合せとする場合で
も、ゲート絶縁膜３が低濃度不純物領域５まで延在され
ているため、多少リンがＣＶＤＳｉＯ2 膜が含まれてい
ても良くなり、同一のＣＶＤ装置での処理が可能とな
る。
【００２１】
【発明の効果】上述したように、本発明の薄膜トランジ
スタは、高濃度に不純物が導入されたソース・ドレイン
領域とチャンネル形成領域に隣接する低濃度不純物領域
を有する半導体層と、この半導体層の上方に形成された
ゲート電極との間に低濃度不純物領域に対応する部分ま
で延在されたゲート絶縁膜とを備えてなるので、層間絶
縁膜から低濃度不純物領域への不純物の拡散を防止し、
界面特性に優れたものとすることができる。
スタは、高濃度に不純物が導入されたソース・ドレイン
領域とチャンネル形成領域に隣接する低濃度不純物領域
を有する半導体層と、この半導体層の上方に形成された
ゲート電極との間に低濃度不純物領域に対応する部分ま
で延在されたゲート絶縁膜とを備えてなるので、層間絶
縁膜から低濃度不純物領域への不純物の拡散を防止し、
界面特性に優れたものとすることができる。
【図１】本発明に係る薄膜トランジスタを示す断面図で
ある。
ある。
【図２】本発明に係る薄膜トランジスタを製造する工程
を示し、絶縁基板上にゲート絶縁膜及びゲート電極を形
成する工程を示す断面図である。
を示し、絶縁基板上にゲート絶縁膜及びゲート電極を形
成する工程を示す断面図である。
【図３】ゲート電極及び及び装置の隣接領域を覆うマス
ク層を形成する工程を示す断面図である。
ク層を形成する工程を示す断面図である。
【図４】ゲート絶縁膜をエッチングする工程を示す断面
図である。
図である。
【図５】高濃度不純物領域を形成するためイオン注入を
行う工程を示す断面図である。
行う工程を示す断面図である。
【図６】従来の薄膜トランジスタを示す断面図である。
【図７】従来の薄膜トランジスタを製造する工程を示す
断面図である。
断面図である。
１ 絶縁基板、 ２ ポリシリコン層、 ３ ゲート絶
縁膜、 ４ ゲート電極、 ５ 低濃度不純物領域、
６ マスク層、 ７ 隣接領域、 ８ 高濃度不純物領
域、 ９ ＰＳＧ膜、 １０ チャンネル形成領域
縁膜、 ４ ゲート電極、 ５ 低濃度不純物領域、
６ マスク層、 ７ 隣接領域、 ８ 高濃度不純物領
域、 ９ ＰＳＧ膜、 １０ チャンネル形成領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉田 和好 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内
Claims (1)
- 【請求項１】 絶縁基板上に形成された薄膜トランジス
タであって、 前記薄膜トランジスタが高濃度に不純物が導入されたソ
ース・ドレイン領域とチャンネル形成領域に隣接する低
濃度不純物領域を有する半導体層と、 この半導体層の上方に形成されたゲート電極と、 前記半導体層とゲート電極の間に前記低濃度不純物領域
に対応する部分まで延在するゲート絶縁膜とを備えたこ
とを特徴とする薄膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9280685A JPH1084118A (ja) | 1997-10-14 | 1997-10-14 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9280685A JPH1084118A (ja) | 1997-10-14 | 1997-10-14 | 薄膜トランジスタ |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63315654A Division JP2934445B2 (ja) | 1988-12-14 | 1988-12-14 | 薄膜トランジスタの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1084118A true JPH1084118A (ja) | 1998-03-31 |
Family
ID=17628520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9280685A Pending JPH1084118A (ja) | 1997-10-14 | 1997-10-14 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1084118A (ja) |
-
1997
- 1997-10-14 JP JP9280685A patent/JPH1084118A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2934445B2 (ja) | 薄膜トランジスタの形成方法 | |
| US5406111A (en) | Protection device for an intergrated circuit and method of formation | |
| JPH09283760A (ja) | 半導体素子の製造方法 | |
| JP2619340B2 (ja) | 半導体素子の高電圧トランジスタ構造及びその製造方法 | |
| US6861372B2 (en) | Semiconductor device manufacturing method | |
| JP2951893B2 (ja) | 半導体素子のトランジスター製造方法 | |
| KR100480408B1 (ko) | 반도체 기억 장치 및 그 제조 방법 | |
| JPH098135A (ja) | 半導体装置の製造方法 | |
| US5759900A (en) | Method for manufacturing MOSFET | |
| JPH08181223A (ja) | 半導体装置の製造方法 | |
| JPH10163338A (ja) | 半導体装置とその製造方法 | |
| JP2002164537A (ja) | 半導体装置及びその製造方法 | |
| JPH1084118A (ja) | 薄膜トランジスタ | |
| KR0151066B1 (ko) | 게이트 전극으로 티타늄 질화막을 사용하는 반도체 장치의 제조방법 | |
| JPH0888362A (ja) | 半導体装置とその製造方法 | |
| KR100226259B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| KR0155827B1 (ko) | 불휘발성 반도체 장치의 소자분리방법 | |
| JPH05283680A (ja) | Ｍｏｓ型半導体装置とその製造方法 | |
| KR100206130B1 (ko) | 씨모스 반도체 장치 제조방법 | |
| JPH05259446A (ja) | 半導体装置の製造方法 | |
| KR100231479B1 (ko) | 필드 트랜지스터의 제조방법 | |
| KR20020096393A (ko) | 모스 트랜지스터의 제조방법 | |
| JPH06232394A (ja) | 半導体装置の製造方法 | |
| KR100225383B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100503379B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990330 |