JPH1084058A - 光電子デバイスを含む物品の製造方法 - Google Patents
光電子デバイスを含む物品の製造方法Info
- Publication number
- JPH1084058A JPH1084058A JP20131497A JP20131497A JPH1084058A JP H1084058 A JPH1084058 A JP H1084058A JP 20131497 A JP20131497 A JP 20131497A JP 20131497 A JP20131497 A JP 20131497A JP H1084058 A JPH1084058 A JP H1084058A
- Authority
- JP
- Japan
- Prior art keywords
- gaas
- etching
- gaas substrate
- carrying
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 58
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 238000005530 etching Methods 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 27
- 239000000203 mixture Substances 0.000 claims abstract description 4
- 239000003795 chemical substances by application Substances 0.000 claims abstract 3
- 230000005693 optoelectronics Effects 0.000 claims description 13
- 238000005498 polishing Methods 0.000 claims description 2
- 125000006850 spacer group Chemical group 0.000 abstract description 4
- 229910000679 solder Inorganic materials 0.000 description 9
- 238000003491 array Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 239000002904 solvent Substances 0.000 description 4
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 229910013641 LiNbO 3 Inorganic materials 0.000 description 1
- 238000005411 Van der Waals force Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 238000000171 gas-source molecular beam epitaxy Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229920000307 polymer substrate Polymers 0.000 description 1
- 230000005701 quantum confined stark effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
- H01L21/30612—Etching of AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02395—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02461—Phosphides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02546—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Light Receiving Elements (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】 回路を担持したＳｉボディ（ＣＭＯＳＩＣ）
にフリップチップ結合をする光電子デバイスを含む装置
の製造方法を提供する。 【解決手段】 ＧａＡｓ基板（１１）の表面上に、エッ
チング停止層（１２）を含む光電子デバイスを形成して
光電子デバイス担持基板を形成する。この光電子デバイ
ス担持ＧａＡｓ基板（１１）を、回路担持Ｓｉボディ
（ＣＭＯＳＩＣ）にフリップチップ結合をする。その
後、ＧａＡｓ基板（１１）をエッチングで除去する。こ
のエッチング除去行程で、ＧａＡｓ基板（１１）とエッ
チング停止層との間のエッチングレートの比率は、２０
０：１である。
にフリップチップ結合をする光電子デバイスを含む装置
の製造方法を提供する。 【解決手段】 ＧａＡｓ基板（１１）の表面上に、エッ
チング停止層（１２）を含む光電子デバイスを形成して
光電子デバイス担持基板を形成する。この光電子デバイ
ス担持ＧａＡｓ基板（１１）を、回路担持Ｓｉボディ
（ＣＭＯＳＩＣ）にフリップチップ結合をする。その
後、ＧａＡｓ基板（１１）をエッチングで除去する。こ
のエッチング除去行程で、ＧａＡｓ基板（１１）とエッ
チング停止層との間のエッチングレートの比率は、２０
０：１である。
Description
【０００１】
【発明の属する技術分野】本発明は、ＧａＡｓベースの
光電子デバイスの製造方法に関し、特にＧａＡｓベース
のデバイスのアレイとＳｉ集積回路の結合方法に関す
る。
光電子デバイスの製造方法に関し、特にＧａＡｓベース
のデバイスのアレイとＳｉ集積回路の結合方法に関す
る。
【０００２】
【従来の技術】ＧａＡｓベースのデバイスをシリコン製
集積回路（ＩＣ）にフリップチップはんだバンプ接合を
行うことは公知である。これに関しては、K. W. Goosse
n et al. 著の IEEE Photonics Technology Letters, V
ol. 7(4), pp. 360-362, 1995を参照のこと。
集積回路（ＩＣ）にフリップチップはんだバンプ接合を
行うことは公知である。これに関しては、K. W. Goosse
n et al. 著の IEEE Photonics Technology Letters, V
ol. 7(4), pp. 360-362, 1995を参照のこと。
【０００３】ＧａＡｓベースのデバイスが光電子デバイ
スの場合には、そのデバイスに光学的なアクセスを提供
するために、ＧａＡｓ基板を取り除く必要がある。即ち
例えばシリコンＣＭＯＳチップ上にフリップチップのは
んだバンプ接合したＧａＡｓ／ＡｌＧａＡｓ多重量子井
戸（multi-quantum well（ＭＱＷ））ディテクタ／モデ
ュレータダイオードアレイである。これに関しては、K.
W. Goossen et al. 著の IEEE Photonics Techonology
Letters, Vol. 5(7), pp. 776-778, 1994 を参照のこ
と。
スの場合には、そのデバイスに光学的なアクセスを提供
するために、ＧａＡｓ基板を取り除く必要がある。即ち
例えばシリコンＣＭＯＳチップ上にフリップチップのは
んだバンプ接合したＧａＡｓ／ＡｌＧａＡｓ多重量子井
戸（multi-quantum well（ＭＱＷ））ディテクタ／モデ
ュレータダイオードアレイである。これに関しては、K.
W. Goossen et al. 著の IEEE Photonics Techonology
Letters, Vol. 5(7), pp. 776-778, 1994 を参照のこ
と。
【０００４】ダイオードアレイを形成する従来の方法
は、ＧａＡｓ基板を除去するために、厚い（例、約１．
５μｍ厚さ）のＡｌ0.3Ｇａ0.7Ａｓエッチング停止層を
有するデバイス構造体を提供するものである。しかし、
この従来の方法は、必ずしも満足すべきものではない。
ＧａＡｓとＡｌ0.3Ｇａ0.7Ａｓとの間のエッチングの選
択性が比較的低いためにエッチングでＧａＡｓ基板を除
去することは、非均一の問題およびアレイの端部近傍の
デバイスの喪失等の欠点がある。アレイの端部におい
て、デバイスが喪失することは通常許されるべきもので
はなく、そしてアレイの一定のサイズが必要となるもの
である。
は、ＧａＡｓ基板を除去するために、厚い（例、約１．
５μｍ厚さ）のＡｌ0.3Ｇａ0.7Ａｓエッチング停止層を
有するデバイス構造体を提供するものである。しかし、
この従来の方法は、必ずしも満足すべきものではない。
ＧａＡｓとＡｌ0.3Ｇａ0.7Ａｓとの間のエッチングの選
択性が比較的低いためにエッチングでＧａＡｓ基板を除
去することは、非均一の問題およびアレイの端部近傍の
デバイスの喪失等の欠点がある。アレイの端部におい
て、デバイスが喪失することは通常許されるべきもので
はなく、そしてアレイの一定のサイズが必要となるもの
である。
【０００５】ＧａＡｓ基板を均一に容易に除去できるＧ
ａＡｓベースの光電子デバイス（特にこのようなデバイ
スのアレイ（列））が望ましい。本発明はこのような方
法を提供するものである。
ａＡｓベースの光電子デバイス（特にこのようなデバイ
スのアレイ（列））が望ましい。本発明はこのような方
法を提供するものである。
【０００６】ＧａＡｓ用のエッチング停止層として機能
するＩｎＧａＰとＧａＡｓとの間の明確なエッチング選
択性を提供するようなある種の化学エッチング剤は、公
知である。これに関しては、T. Shitara et al. 著の J
ournal of Crystal Growth,Vol. 150, No. 1-4, Part
2, pp. 1261-1265 (May 1995), および J. R. Lothian
et al. 著の J. of Electronic Materials, Vol. 21
(4), pp. 441-445, 1992を参照のこと。しかし、ＩｎＧ
ａＰ製のエッチング停止層を用いる従来の使用例は、Ｇ
ａＡｓの比較的薄い層（２μｍ以下）を除去するための
ものであり、ＩｎＧａＰ上のＧａＡｓ層の比較的厚い層
（１００μｍ以上）の除去は、我々の知り得る限りでは
何等文献には示唆されていない。
するＩｎＧａＰとＧａＡｓとの間の明確なエッチング選
択性を提供するようなある種の化学エッチング剤は、公
知である。これに関しては、T. Shitara et al. 著の J
ournal of Crystal Growth,Vol. 150, No. 1-4, Part
2, pp. 1261-1265 (May 1995), および J. R. Lothian
et al. 著の J. of Electronic Materials, Vol. 21
(4), pp. 441-445, 1992を参照のこと。しかし、ＩｎＧ
ａＰ製のエッチング停止層を用いる従来の使用例は、Ｇ
ａＡｓの比較的薄い層（２μｍ以下）を除去するための
ものであり、ＩｎＧａＰ上のＧａＡｓ層の比較的厚い層
（１００μｍ以上）の除去は、我々の知り得る限りでは
何等文献には示唆されていない。
【０００７】
【発明が解決しようとする課題】したがって本発明の目
的は、回路を担持したＳｉボディ（ＣＭＯＳＩＣ）にフ
リップチップ結合をする光電子デバイス（通常このよう
なデバイスの列）を含む装置の製造方法を提供すること
である。
的は、回路を担持したＳｉボディ（ＣＭＯＳＩＣ）にフ
リップチップ結合をする光電子デバイス（通常このよう
なデバイスの列）を含む装置の製造方法を提供すること
である。
【０００８】
【課題を解決するための手段】本発明は、請求項１に記
載した通りである。ただしここにおいて、ＧａＡｓとエ
ッチング停止層との間のエッチングレートの比率は、少
なくとも２００：１が好ましい。さらに本発明は請求項
２，３に記載した通りであるが、公称組成（ＡｌxＧａ
1-x）0.51Ｉｎ0.49Ｐは、例えばｘが０であるところの
Ｇａ0.51Ｉｎ0.49Ｐが好ましい。
載した通りである。ただしここにおいて、ＧａＡｓとエ
ッチング停止層との間のエッチングレートの比率は、少
なくとも２００：１が好ましい。さらに本発明は請求項
２，３に記載した通りであるが、公称組成（ＡｌxＧａ
1-x）0.51Ｉｎ0.49Ｐは、例えばｘが０であるところの
Ｇａ0.51Ｉｎ0.49Ｐが好ましい。
【０００９】
【発明の実施の形態】本明細書ではＳｉ製ＣＭＯＳチッ
プに、フリップチップはんだ接合されたＧａＡｓベース
の検出器／変調器ダイオードのアレイの製造方法とその
方法により製造された装置について説明している。しか
し、本発明は、これに限定されるものではなくＡｌＧａ
ＩｎＰエッチング停止層に接触しているＧａＡｓを含む
ＩＩＩ／Ｖ属半導体のエッチングを含み、これらＧａＡ
ｓとＡｌＧａＩｎＰとの間のエッチング速度の大きな構
造体の製造方法に適用できるものである。
プに、フリップチップはんだ接合されたＧａＡｓベース
の検出器／変調器ダイオードのアレイの製造方法とその
方法により製造された装置について説明している。しか
し、本発明は、これに限定されるものではなくＡｌＧａ
ＩｎＰエッチング停止層に接触しているＧａＡｓを含む
ＩＩＩ／Ｖ属半導体のエッチングを含み、これらＧａＡ
ｓとＡｌＧａＩｎＰとの間のエッチング速度の大きな構
造体の製造方法に適用できるものである。
【００１０】図１は基板を除去する前の検出器／変調器
のアレイの基礎積層構造体１０を表す図である。この基
礎積層構造体１０は、従来方法によりガスソースの分子
ビームエピタキシ（gas-source molecular beam epitax
y（ＧＳＭＢＥ）） により２インチ（５．０８ｃｍ）ま
たは３インチ（７．６２ｃｍ）の大きさの半絶縁性Ｇａ
Ａｓ基板１１の上に以下の順序で積層したものである。
半絶縁性ＧａＡｓ基板１１の上に０．５μｍ厚のＩｎ
0.49Ｇａ0.51Ｐの格子マッチエッチング停止層１２と１
μｍ厚のｐ＋0.11Ｇａ0.89Ａｓ層１３と５０ｎｍのアン
ドープＡｌ0.11Ｇａ0.89Ａｓのスペーサ層１４とを形成
する。
のアレイの基礎積層構造体１０を表す図である。この基
礎積層構造体１０は、従来方法によりガスソースの分子
ビームエピタキシ（gas-source molecular beam epitax
y（ＧＳＭＢＥ）） により２インチ（５．０８ｃｍ）ま
たは３インチ（７．６２ｃｍ）の大きさの半絶縁性Ｇａ
Ａｓ基板１１の上に以下の順序で積層したものである。
半絶縁性ＧａＡｓ基板１１の上に０．５μｍ厚のＩｎ
0.49Ｇａ0.51Ｐの格子マッチエッチング停止層１２と１
μｍ厚のｐ＋0.11Ｇａ0.89Ａｓ層１３と５０ｎｍのアン
ドープＡｌ0.11Ｇａ0.89Ａｓのスペーサ層１４とを形成
する。
【００１１】そしてこの５０ｎｍのアンドープＡｌ0.11
Ｇａ0.89Ａｓのスペーサ層１４の上に、アンドープ多重
量子井戸領域１５（３．５ｎｍＡｌ0.3Ｇａ0.7Ａｓバリ
ア／８．５ｎｍＧａＡｓウェルを９５回繰り返す）と１
００ｎｍのｎ＋Ａｌ0.11Ｇａ0.89Ａｓ層１６と１００ｎ
ｍのｎ＋ＧａＡｓ接触層１７とを形成する。ＧａＡｓ上
にＩｎＧａＰを積層する詳細は、J. M. Kuo et al. 著
の J. Vacuum Scienceand Technology B, Vol. 10, pp.
959-961 (1992)を参照のこと。
Ｇａ0.89Ａｓのスペーサ層１４の上に、アンドープ多重
量子井戸領域１５（３．５ｎｍＡｌ0.3Ｇａ0.7Ａｓバリ
ア／８．５ｎｍＧａＡｓウェルを９５回繰り返す）と１
００ｎｍのｎ＋Ａｌ0.11Ｇａ0.89Ａｓ層１６と１００ｎ
ｍのｎ＋ＧａＡｓ接触層１７とを形成する。ＧａＡｓ上
にＩｎＧａＰを積層する詳細は、J. M. Kuo et al. 著
の J. Vacuum Scienceand Technology B, Vol. 10, pp.
959-961 (1992)を参照のこと。
【００１２】上記したように積層構造体の成長が完了す
ると、ウェハ上に検出器／変調器のダイオードのアレイ
が公知の共通平面イオン注入プロセスにより規定され
る。これに関しては、例えば L. A. D'Asaro 著のIEEE
Electron Device Lett., Vol.13, pp. 528-531 (1992)
を参照のこと。この後、各ダイオードのｎオーミック接
点とｐオーミック接点の両方の上にバッチ形成プロセス
の光リソグラフィ技術を用いてはんだ堆積が行われる。
ると、ウェハ上に検出器／変調器のダイオードのアレイ
が公知の共通平面イオン注入プロセスにより規定され
る。これに関しては、例えば L. A. D'Asaro 著のIEEE
Electron Device Lett., Vol.13, pp. 528-531 (1992)
を参照のこと。この後、各ダイオードのｎオーミック接
点とｐオーミック接点の両方の上にバッチ形成プロセス
の光リソグラフィ技術を用いてはんだ堆積が行われる。
【００１３】例として各アレイは、４３５２個の検出器
／変調器ダイオードと、そして８７０４個のはんだバン
プとを有し、そしてその寸法は６．２×６．２ｍｍであ
る。はんだバンプの形成後、ＧａＡｓベースの多層ウェ
ハが複数のダイオードアレイに分離される。
／変調器ダイオードと、そして８７０４個のはんだバン
プとを有し、そしてその寸法は６．２×６．２ｍｍであ
る。はんだバンプの形成後、ＧａＡｓベースの多層ウェ
ハが複数のダイオードアレイに分離される。
【００１４】Ｓｉ−ＣＭＯＳチップ（７×７ｍｍ）は、
従来の０．８μｍ技術を用いて形成できる。各チップ
は、２５６個の１６×１のスイッチングノード（１６個
の光学入力と１個の光学出力）を有する。各チップの構
成は公知であり、これ以上詳述しない。このチップは、
ダイオードアレイのはんだバンプと対照的な場所にアル
ミニウム製のパッドを具備し、Ｔｉ−Ｎｉ−Ａｕの金属
領域がこのパッド上に堆積されて、はんだ溶融可能表面
を提供する。この後、ＧａＡｓベースのアレイに用いら
れるプロセスと同様なプロセスによりパッド上にはんだ
が堆積される。
従来の０．８μｍ技術を用いて形成できる。各チップ
は、２５６個の１６×１のスイッチングノード（１６個
の光学入力と１個の光学出力）を有する。各チップの構
成は公知であり、これ以上詳述しない。このチップは、
ダイオードアレイのはんだバンプと対照的な場所にアル
ミニウム製のパッドを具備し、Ｔｉ−Ｎｉ−Ａｕの金属
領域がこのパッド上に堆積されて、はんだ溶融可能表面
を提供する。この後、ＧａＡｓベースのアレイに用いら
れるプロセスと同様なプロセスによりパッド上にはんだ
が堆積される。
【００１５】このようにして製造されたＳｉＣＭＯＳチ
ップとＧａＡｓベースのダイオードアレイとは、市販さ
れているボンダーにより公知の方法でフリップチップ接
合される、そしてその結果対向する表面は約５μｍ離れ
た状態にある。そしてこの空間に市販の低粘性のエポキ
シを流し込み、１００℃で固化させて後続の基板除去エ
ッチングプロセスの間エッチング剤から回路を保護す
る。これに関しては、米国特許出願０８／３６６，８６
４（発明者 L. A. D'Asaro et al. ）に詳述している。
ップとＧａＡｓベースのダイオードアレイとは、市販さ
れているボンダーにより公知の方法でフリップチップ接
合される、そしてその結果対向する表面は約５μｍ離れ
た状態にある。そしてこの空間に市販の低粘性のエポキ
シを流し込み、１００℃で固化させて後続の基板除去エ
ッチングプロセスの間エッチング剤から回路を保護す
る。これに関しては、米国特許出願０８／３６６，８６
４（発明者 L. A. D'Asaro et al. ）に詳述している。
【００１６】このようにして製造されたフリップチップ
接合されたＳｉＣＭＯＳ／ＧａＡｓベースのダイオード
アレイの組み合わせを、その後室温の５：３：３のＨ3
ＰＯ4：Ｈ2Ｏ2：Ｈ2Ｏ の溶液に浸積する。この溶液
は、ＧａＡｓ基板を約３．５μｍ／分のレートでもって
等方的に溶解する。この溶解は、エッチストップ層（１
２）で停止する。この観測されたエッチレートの比率は
ＧａＡｓとＩｎ0.49Ｇａ0.51Ｐに対しては２９０：１で
あった。このエッチング剤はＳｉを侵食しないことが見
いだされた。
接合されたＳｉＣＭＯＳ／ＧａＡｓベースのダイオード
アレイの組み合わせを、その後室温の５：３：３のＨ3
ＰＯ4：Ｈ2Ｏ2：Ｈ2Ｏ の溶液に浸積する。この溶液
は、ＧａＡｓ基板を約３．５μｍ／分のレートでもって
等方的に溶解する。この溶解は、エッチストップ層（１
２）で停止する。この観測されたエッチレートの比率は
ＧａＡｓとＩｎ0.49Ｇａ0.51Ｐに対しては２９０：１で
あった。このエッチング剤はＳｉを侵食しないことが見
いだされた。
【００１７】別の方法としては、基板の厚さの一部は機
械的研磨により除去し、その残り（例、１５０μｍ）は
化学エッチングで除去してもよい。
械的研磨により除去し、その残り（例、１５０μｍ）は
化学エッチングで除去してもよい。
【００１８】基板の除去が完了した後、ＳｉＯx の反射
防止（ＡＲ）コーティングを新たに露出したエッチング
停止層（１２）上に堆積し、光学的および電子的な測定
をこのようして生成されたデバイスのアレイに対して行
った。
防止（ＡＲ）コーティングを新たに露出したエッチング
停止層（１２）上に堆積し、光学的および電子的な測定
をこのようして生成されたデバイスのアレイに対して行
った。
【００１９】図２は、異なる逆バイアス条件下で数個の
波長における反射防止コーティングなしの変調器の光電
流スペクトラムを表す。光電流スペクトラムは、波長が
増加するにつれてより高い方のバイアス電圧にシフトす
るがこの原因は、ＧａＡｓ／ＡｌＧａＡｓＭＱＷ変調器
内の量子閉じ込めシタルク（Stark） 効果によるもので
ある。所望のシステムの動作波長８５０ｎｍにおいて
は、０から８．５Ｖのバイアスの変動により光電流は、
１２．５μｍから４２μＡに変化した。この結果は、Ａ
ｌ0.3Ｇａ0.7Ａｓエッチング停止層が成長した従来技術
に係るＧａＡｓ／ＡｌＧａＡｓＭＱＷ変調器に観測され
た最大の性能に匹敵するものである。
波長における反射防止コーティングなしの変調器の光電
流スペクトラムを表す。光電流スペクトラムは、波長が
増加するにつれてより高い方のバイアス電圧にシフトす
るがこの原因は、ＧａＡｓ／ＡｌＧａＡｓＭＱＷ変調器
内の量子閉じ込めシタルク（Stark） 効果によるもので
ある。所望のシステムの動作波長８５０ｎｍにおいて
は、０から８．５Ｖのバイアスの変動により光電流は、
１２．５μｍから４２μＡに変化した。この結果は、Ａ
ｌ0.3Ｇａ0.7Ａｓエッチング停止層が成長した従来技術
に係るＧａＡｓ／ＡｌＧａＡｓＭＱＷ変調器に観測され
た最大の性能に匹敵するものである。
【００２０】エピタキシャル成長と製造プロセス（基板
の除去を含む）の均一性は、２インチ（５．０８ｃｍ）
のウェハの中心部から端部にかけて測定された光電流を
見ることにより、同一とわかる。（図３）
の除去を含む）の均一性は、２インチ（５．０８ｃｍ）
のウェハの中心部から端部にかけて測定された光電流を
見ることにより、同一とわかる。（図３）
【００２１】数個の６４×６８アレイの目視テスト（光
放出モードにおける変調器の順方向バイアスにより行わ
れた）は、ほぼ１００％の歩留まりを示し、ｐ型金属へ
の接点の喪失に起因する完全な歩留まりとは別である
が、基板の除去および従来のフリップチップ接合された
ＳｉＣＭＯＳ／ＧａＡｓベースの検出器／変調器ダイオ
ードアレイの製造方法において通常観測されるような基
板除去の間の周辺のダイオードの喪失によるものではな
い。
放出モードにおける変調器の順方向バイアスにより行わ
れた）は、ほぼ１００％の歩留まりを示し、ｐ型金属へ
の接点の喪失に起因する完全な歩留まりとは別である
が、基板の除去および従来のフリップチップ接合された
ＳｉＣＭＯＳ／ＧａＡｓベースの検出器／変調器ダイオ
ードアレイの製造方法において通常観測されるような基
板除去の間の周辺のダイオードの喪失によるものではな
い。
【００２２】したがって、本発明の方法は上記した６４
×６８のアレイに限定されるものではなく、比較的大き
なアレイを高い歩留まりで生成し、さらに高い光信号入
力／出力を有するデバイスの製造が可能である。上記に
述べたフリップチップ接合されたチップは、チャネル毎
に１５５Ｍｂｉｔ／ｓデータで動作する２５６×２５６
のＡＴＭ交換網システムでも用いることもできる。
×６８のアレイに限定されるものではなく、比較的大き
なアレイを高い歩留まりで生成し、さらに高い光信号入
力／出力を有するデバイスの製造が可能である。上記に
述べたフリップチップ接合されたチップは、チャネル毎
に１５５Ｍｂｉｔ／ｓデータで動作する２５６×２５６
のＡＴＭ交換網システムでも用いることもできる。
【００２３】フリップチップ接合されたＳｉＣＭＯＳ／
ＧａＡｓベースのダイオードアレイを製造する方法の選
択的であるが通常好ましい方法は、ダイオードの周囲を
ＧａＡｓ基板内にメサ状にエッチングして基板を除去し
た後物理的に絶縁されたダイオードが残されるようにす
ることである。これに関しては、K. W. Goossen et al.
著の上記の論文を参照されたい。このメサエッチングは
従来公知であり、このようにして得られた孤立したＧａ
Ａｓベースのダイオードは、熱によるストレスが存在し
ない。
ＧａＡｓベースのダイオードアレイを製造する方法の選
択的であるが通常好ましい方法は、ダイオードの周囲を
ＧａＡｓ基板内にメサ状にエッチングして基板を除去し
た後物理的に絶縁されたダイオードが残されるようにす
ることである。これに関しては、K. W. Goossen et al.
著の上記の論文を参照されたい。このメサエッチングは
従来公知であり、このようにして得られた孤立したＧａ
Ａｓベースのダイオードは、熱によるストレスが存在し
ない。
【００２４】本発明の方法における重要な特徴点は、好
ましいエッチング剤による高度の異方性エッチングプロ
セスであり、これによりＧａＡｓ基板が除去された後鏡
面状態の平滑なエッチング停止層が容易に得られること
である。ＧａＡｓを非等方的にエッチングするエッチン
グ溶剤は、エッチング停止層の表面を波打たせてしま
い、このような表面は通常受け入れ不可能なものであ
る。
ましいエッチング剤による高度の異方性エッチングプロ
セスであり、これによりＧａＡｓ基板が除去された後鏡
面状態の平滑なエッチング停止層が容易に得られること
である。ＧａＡｓを非等方的にエッチングするエッチン
グ溶剤は、エッチング停止層の表面を波打たせてしま
い、このような表面は通常受け入れ不可能なものであ
る。
【００２５】例えば、５Ｈ3ＰＯ4：２Ｈ2Ｏ2：１０Ｈ2
Ｏ のエッチング溶剤は、エッチング停止層の表面は波
打った状態になり、このような表面の特徴は（０１１）
の結晶方向に沿った方位をしている。一方、５Ｈ3Ｐ
Ｏ4：３Ｈ2Ｏ2：３Ｈ2Ｏ のエッチング溶剤は、２イン
チ（５．０８ｃｍ）のウェハのほぼ全体に亘って鏡面状
態のＩｎ0.49Ｇａ0.51Ｐの表面を生成する。
Ｏ のエッチング溶剤は、エッチング停止層の表面は波
打った状態になり、このような表面の特徴は（０１１）
の結晶方向に沿った方位をしている。一方、５Ｈ3Ｐ
Ｏ4：３Ｈ2Ｏ2：３Ｈ2Ｏ のエッチング溶剤は、２イン
チ（５．０８ｃｍ）のウェハのほぼ全体に亘って鏡面状
態のＩｎ0.49Ｇａ0.51Ｐの表面を生成する。
【００２６】さらに本発明の特徴は、ＧａＡｓと格子適
合したＩｎＧａＰのエッチング速度の大きな差である。
好ましくはこのエッチングレートの比率は少なくとも２
００：１である。
合したＩｎＧａＰのエッチング速度の大きな差である。
好ましくはこのエッチングレートの比率は少なくとも２
００：１である。
【００２７】本発明は、上記したようなフリップチップ
接合結合体でのみ具体化する必要は必ずしもなく、さら
に好ましい例としては、ＳｉＩＣとＧａＡｓベースのデ
バイスの組み合わせを含むエピタキシャルリフトオフ
（epitaxial lift-off（ＥＬＯ））技術でも使用でき
る。例えばこれに関しては、C. Camperi-Ginestet et a
l.著のIEEE Photonic Technology Letters, Vol. 3, p.
1123 (1991) および G. W. Yoffe et al. 著の Electr
onics Letters, Vol. 27, p. 557 (1991) を参照のこ
と。
接合結合体でのみ具体化する必要は必ずしもなく、さら
に好ましい例としては、ＳｉＩＣとＧａＡｓベースのデ
バイスの組み合わせを含むエピタキシャルリフトオフ
（epitaxial lift-off（ＥＬＯ））技術でも使用でき
る。例えばこれに関しては、C. Camperi-Ginestet et a
l.著のIEEE Photonic Technology Letters, Vol. 3, p.
1123 (1991) および G. W. Yoffe et al. 著の Electr
onics Letters, Vol. 27, p. 557 (1991) を参照のこ
と。
【００２８】このようなＥＬＯ技術においては、積層構
造体がＧａＡｓ基板上に堆積され、基板とデバイスの底
部層との間に犠牲層を有する。その後この犠牲層は、エ
ッチングにより溶解されて、エピタキシャル層構造体が
ファンデルワールス力により新たな（例、Ｓｉ，ガラ
ス，ＬｉＮｂＯ3 ，ポリマー）の基板に接着される。こ
のＥＬＯ技術は、従来使用されたＡｌＡｓ層を格子適合
したＩｎＧａＰ犠牲層で置換することによる材料的な利
点がある。このＩｎＧａＰ層は、ＨＣｌベースの溶剤で
選択的にエッチングで除去され、それによりエピタキシ
ャル層の積層構造体がＧａＡｓ基板から除去される。
造体がＧａＡｓ基板上に堆積され、基板とデバイスの底
部層との間に犠牲層を有する。その後この犠牲層は、エ
ッチングにより溶解されて、エピタキシャル層構造体が
ファンデルワールス力により新たな（例、Ｓｉ，ガラ
ス，ＬｉＮｂＯ3 ，ポリマー）の基板に接着される。こ
のＥＬＯ技術は、従来使用されたＡｌＡｓ層を格子適合
したＩｎＧａＰ犠牲層で置換することによる材料的な利
点がある。このＩｎＧａＰ層は、ＨＣｌベースの溶剤で
選択的にエッチングで除去され、それによりエピタキシ
ャル層の積層構造体がＧａＡｓ基板から除去される。
【００２９】
【発明の効果】以上述べたように本発明は、ＧａＡｓベ
ースの光電子デバイスの製造方法に関し、特にＧａＡｓ
ベースのデバイスのアレイとＳｉ集積回路の接合方法に
関するものあり、したがって本発明は、回路を担持した
Ｓｉボディ（ＣＭＯＳＩＣ）にフリップチップ接合をす
る光電子デバイスを含む装置の製造方法を提供するもの
である。
ースの光電子デバイスの製造方法に関し、特にＧａＡｓ
ベースのデバイスのアレイとＳｉ集積回路の接合方法に
関するものあり、したがって本発明は、回路を担持した
Ｓｉボディ（ＣＭＯＳＩＣ）にフリップチップ接合をす
る光電子デバイスを含む装置の製造方法を提供するもの
である。
【図１】本発明により製造された基板を除去する前のＧ
ａＡｓベースの光電子デバイスの構造体を表す断面図
ａＡｓベースの光電子デバイスの構造体を表す断面図
【図２】本発明の方法により製造されたデバイスの光電
流対印加電圧の関係を表すグラフ
流対印加電圧の関係を表すグラフ
【図３】本発明により製造されたデバイスがウェハの中
心にある場合と端部にある場合との光電流対印加電圧と
の関係を表すグラフ
心にある場合と端部にある場合との光電流対印加電圧と
の関係を表すグラフ
１１ 半絶縁性ＧａＡｓ基板 １２ ０．５μｍ厚のＩｎ0.49Ｇａ0.51Ｐの格子マッチ
エッチング停止層 １３ １μｍ厚のｐ＋0.11Ｇａ0.89Ａｓ層 １４ ５０ｎｍのアンドープＡｌ0.11Ｇａ0.89Ａｓのス
ペーサ層 １５ アンドープ多重量子井戸領域 １６ １００ｎｍのｎ＋Ａｌ0.11Ｇａ0.89Ａｓ層 １７ １００ｎｍのｎ＋ＧａＡｓ接触層
エッチング停止層 １３ １μｍ厚のｐ＋0.11Ｇａ0.89Ａｓ層 １４ ５０ｎｍのアンドープＡｌ0.11Ｇａ0.89Ａｓのス
ペーサ層 １５ アンドープ多重量子井戸領域 １６ １００ｎｍのｎ＋Ａｌ0.11Ｇａ0.89Ａｓ層 １７ １００ｎｍのｎ＋ＧａＡｓ接触層
───────────────────────────────────────────────────── フロントページの続き (71)出願人 596077259 600 Ｍｏｕｎｔａｉｎ Ａｖｅｎｕｅ, Ｍｕｒｒａｙ Ｈｉｌｌ， Ｎｅｗ Ｊｅ ｒｓｅｙ 07974−0636Ｕ．Ｓ．Ａ. (72)発明者 ジェン−ミン クオ アメリカ合衆国，08817 ニュージャージ ー，エディソン，メレディス ロード 43 (72)発明者 ユ−チ ウォン アメリカ合衆国，08855 ニュージャージ ー，ピスキャタウェイ，ブエル アパート メント ルーム 383
Claims (6)
- 【請求項１】 回路を担持したＳｉ本体にフリップチッ
プ接合された光電子デバイス（１０）を含む物品の製造
方法において、 ａ）ＧａＡｓ基板（１１）を提供し、前記ＧａＡｓ基板
（１１）の表面上にエッチング停止層（１２）を含む光
電子デバイスを形成して、デバイス担持基板を形成する
ステップと、 ｂ）回路担持Ｓｉ本体を提供するステップと、 ｃ）前記光電子デバイス担持ＧａＡｓ基板（１１）を前
記回路担持Ｓｉ本体にフリップチップ接合するステップ
と、 ｄ）前記ＧａＡｓ基板（１１）をエッチングして除去
し、前記回路担持Ｓｉ本体に接合された光電子デバイス
を配置するステップとを有し、 前記エッチング停止層（１２）は、ＧａＡｓに格子適合
し、公称組成（ＡｌxＧａ1-x）0.51Ｉｎ0.49Ｐ（０≦ｘ
＜１）の層であり、 前記ｄ）のステップは、前記ＧａＡｓ基板（１１）をエ
ッチング停止層（１２）の表面をミラー状態にするよう
に前記ＧａＡｓ基板（１１）を等方的にエッチングする
エッチング剤に接触させ、ＧａＡｓ基板（１１）と前記
エッチング停止層（１２）との各エッチング速度比が少
なくとも１００：１となることを特徴とする光電子デバ
イスを含む物品の製造方法。 - 【請求項２】 前記エッチング剤は、ＮＨ4ＯＨ：Ｈ2Ｏ
2 のエッチング剤とＨ3ＰＯ4：Ｈ2Ｏ2：Ｈ2Ｏ のエッチ
ング剤からなるグループから選択されることを特徴とす
る請求項１の方法。 - 【請求項３】 前記エッチング停止層（１２）は、Ｇａ
0.51Ｉｎ0.49Ｐの公称組成を有し、 前記エッチング剤は、５Ｈ3ＰＯ4：３Ｈ2Ｏ2：３Ｈ2Ｏ
のエッチング剤と１ＮＨ4ＯＨ：３５Ｈ2Ｏ2 のエッチン
グ剤からなるグループから選択されることを特徴とする
請求項２の方法。 - 【請求項４】 検出器／変調器のダイオードのアレイ
は、ＳｉＣＭＯＳチップにフリップチップ接合されてい
ることを特徴とする請求項１の方法。 - 【請求項５】 前記ｄ）のステップは、ＧａＡｓ基板
（１１）をエッチング剤に接触させる前に機械的研磨に
より薄くするステップを含むことを特徴とする請求項１
の方法。 - 【請求項６】 前記薄くされたＧａＡｓ基板（１１）の
厚さは、少なくとも１００μｍであることを特徴とする
請求項５の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/688,131 US5923951A (en) | 1996-07-29 | 1996-07-29 | Method of making a flip-chip bonded GaAs-based opto-electronic device |
| US688131 | 1996-07-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1084058A true JPH1084058A (ja) | 1998-03-31 |
| JP3223138B2 JP3223138B2 (ja) | 2001-10-29 |
Family
ID=24763243
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20131497A Expired - Fee Related JP3223138B2 (ja) | 1996-07-29 | 1997-07-28 | 光電子デバイスを含む物品の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5923951A (ja) |
| JP (1) | JP3223138B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009105450A (ja) * | 2009-02-09 | 2009-05-14 | Oki Data Corp | 積層体 |
| KR20180115092A (ko) * | 2017-04-12 | 2018-10-22 | 엘지전자 주식회사 | 화합물 반도체 태양전지 및 이의 제조 방법 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6784463B2 (en) * | 1997-06-03 | 2004-08-31 | Lumileds Lighting U.S., Llc | III-Phospide and III-Arsenide flip chip light-emitting devices |
| US6287882B1 (en) * | 1999-10-04 | 2001-09-11 | Visual Photonics Epitaxy Co., Ltd. | Light emitting diode with a metal-coated reflective permanent substrate and the method for manufacturing the same |
| US6583445B1 (en) | 2000-06-16 | 2003-06-24 | Peregrine Semiconductor Corporation | Integrated electronic-optoelectronic devices and method of making the same |
| US7339109B2 (en) * | 2000-06-20 | 2008-03-04 | Emcore Corporation | Apparatus and method for optimizing the efficiency of germanium junctions in multi-junction solar cells |
| WO2002075785A2 (en) | 2001-03-16 | 2002-09-26 | Peregrine Semiconductor Corporation | Coupled optical and optoelectronic devices, and method of making the same |
| US20040211972A1 (en) * | 2003-04-22 | 2004-10-28 | Gelcore, Llc | Flip-chip light emitting diode |
| JP2007027594A (ja) * | 2005-07-21 | 2007-02-01 | Nec Electronics Corp | 電界効果トランジスタ |
| US8692286B2 (en) * | 2007-12-14 | 2014-04-08 | Philips Lumileds Lighing Company LLC | Light emitting device with bonded interface |
| CN102386252A (zh) * | 2010-09-01 | 2012-03-21 | 太聚能源股份有限公司 | 多接面光电池元件 |
| CN110970340B (zh) * | 2019-10-31 | 2022-06-10 | 中国电子科技集团公司第五十五研究所 | 一种柔性InP HBT器件及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5236784A (en) * | 1975-09-18 | 1977-03-22 | Denki Kagaku Kogyo Kk | Heating unit |
| JP2006102775A (ja) * | 2004-10-05 | 2006-04-20 | Nippon Tungsten Co Ltd | スポット溶接用電極 |
| JP2008012591A (ja) * | 2006-06-08 | 2008-01-24 | Nippon Tungsten Co Ltd | スポット溶接用電極 |
| JP2008073712A (ja) * | 2006-09-20 | 2008-04-03 | Nippon Tungsten Co Ltd | ヒュージング溶接用電極 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5385632A (en) * | 1993-06-25 | 1995-01-31 | At&T Laboratories | Method for manufacturing integrated semiconductor devices |
| US5578162A (en) * | 1993-06-25 | 1996-11-26 | Lucent Technologies Inc. | Integrated composite semiconductor devices and method for manufacture thereof |
-
1996
- 1996-07-29 US US08/688,131 patent/US5923951A/en not_active Expired - Lifetime
-
1997
- 1997-07-28 JP JP20131497A patent/JP3223138B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5236784A (en) * | 1975-09-18 | 1977-03-22 | Denki Kagaku Kogyo Kk | Heating unit |
| JP2006102775A (ja) * | 2004-10-05 | 2006-04-20 | Nippon Tungsten Co Ltd | スポット溶接用電極 |
| JP2008012591A (ja) * | 2006-06-08 | 2008-01-24 | Nippon Tungsten Co Ltd | スポット溶接用電極 |
| JP2008073712A (ja) * | 2006-09-20 | 2008-04-03 | Nippon Tungsten Co Ltd | ヒュージング溶接用電極 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009105450A (ja) * | 2009-02-09 | 2009-05-14 | Oki Data Corp | 積層体 |
| KR20180115092A (ko) * | 2017-04-12 | 2018-10-22 | 엘지전자 주식회사 | 화합물 반도체 태양전지 및 이의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5923951A (en) | 1999-07-13 |
| JP3223138B2 (ja) | 2001-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9360623B2 (en) | Bonding of heterogeneous material grown on silicon to a silicon photonic circuit | |
| Mathine | The integration of III-V optoelectronics with silicon circuitry | |
| US5244818A (en) | Processes for lift-off of thin film materials and for the fabrication of three dimensional integrated circuits | |
| US10312661B2 (en) | III-V chip preparation and integration in silicon photonics | |
| US5286335A (en) | Processes for lift-off and deposition of thin film materials | |
| JP3223138B2 (ja) | 光電子デバイスを含む物品の製造方法 | |
| US5858814A (en) | Hybrid chip and method therefor | |
| US6362069B1 (en) | Long-wavelength VCSELs and method of manufacturing same | |
| EP3091381A1 (en) | Method for realizing heterogeneous iii-v silicon photonic integrated circuits | |
| WO2005088743A1 (en) | Fabrication of semiconductor devices | |
| US5459081A (en) | Process for transferring a device to a substrate by viewing a registration pattern | |
| CN108054182B (zh) | 一种化合物半导体硅基混合器件及其制备方法 | |
| CN109801930B (zh) | 异质半导体结构及其制造方法 | |
| Georgakilas et al. | Wafer-scale integration of GaAs optoelectronic devices with standard Si integrated circuits using a low-temperature bonding procedure | |
| US4933302A (en) | Formation of laser mirror facets and integration of optoelectronics | |
| EP1577690B1 (fr) | Fabrication d'une couche d'interconnéction optique sur un circuit | |
| JPH07202162A (ja) | 光集積回路およびその製造方法 | |
| London et al. | Preparation of silicon-on-gallium arsenide wafers for monolithic optoelectronic integration | |
| JPH09127352A (ja) | 半導体装置およびその製造方法 | |
| JP3987029B2 (ja) | 半導体光素子の製造方法および半導体光素子 | |
| EP3455911A1 (en) | Iii-v chip preparation and integration in silicon photonics | |
| JPH0774341A (ja) | 光電子集積回路装置の製造方法 | |
| US20240072511A1 (en) | Heterogeneous Integration Using a Germanium Handle Substrate | |
| Goossen et al. | Demonstration of a dense, high-speed optoelectronic technology integrated with silicon CMOS via flip-chip bonding and substrate removal | |
| Zhang et al. | Micro-transfer-printed O-band GaAs QD III-V-on-Si DFB laser |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |