KR20180115092A - 화합물 반도체 태양전지 및 이의 제조 방법 - Google Patents

화합물 반도체 태양전지 및 이의 제조 방법 Download PDF

Info

Publication number
KR20180115092A
KR20180115092A KR1020170047306A KR20170047306A KR20180115092A KR 20180115092 A KR20180115092 A KR 20180115092A KR 1020170047306 A KR1020170047306 A KR 1020170047306A KR 20170047306 A KR20170047306 A KR 20170047306A KR 20180115092 A KR20180115092 A KR 20180115092A
Authority
KR
South Korea
Prior art keywords
layer
compound semiconductor
electrode
semiconductor layer
etch
Prior art date
Application number
KR1020170047306A
Other languages
English (en)
Other versions
KR101953786B1 (ko
Inventor
박진희
김수현
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020170047306A priority Critical patent/KR101953786B1/ko
Priority to US15/949,679 priority patent/US20180301576A1/en
Publication of KR20180115092A publication Critical patent/KR20180115092A/ko
Application granted granted Critical
Publication of KR101953786B1 publication Critical patent/KR101953786B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022433—Particular geometry of the grid contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03046—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds including ternary or quaternary compounds, e.g. GaAlAs, InGaAs, InGaAsP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/054—Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means
    • H01L31/056—Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means the light-reflecting means being of the back surface reflector [BSR] type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1844—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/52—PV systems with concentrators
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 화합물 반도체 태양전지 및 이의 제조 방법에 관한 것이다.
본 발명의 한 측면에 따른 화합물 반도체 태양전지의 제조 방법은, 화합물 반도체층의 후면(back surface)에는 화합물 반도체층의 후면과 직접 접촉하는 제1 전극층 및 제1 전극층의 후면에 위치하며 제1 전극층과는 다른 재료로 형성되는 제2 전극층을 포함하는 후면 전극을 형성하고, 화합물 반도체층의 전면에는 복수의 전면 전극을 형성하는 전극 형성 단계; 복수의 전면 전극을 덮는 복수의 제1 에칭 방지막과, 화합물 반도체층의 전면 테두리 부분 및 측면을 덮는 제2 에칭 방지막을 형성하는 에칭 방지막 형성 단계; 복수의 제1 에칭 방지막에 의해 덮여 있지 않은 부분의 화합물 반도체층을 화합물 반도체층의 전면 쪽에서 후면 쪽으로 에칭하는 메사 에칭 단계; 및 메사 에칭 단계에 의해 화합물 반도체층이 제거된 부분의 후면 전극을 스크라이빙하는 스크라이빙 단계를 포함한다.

Description

화합물 반도체 태양전지 및 이의 제조 방법{COMPOUND SEMICONDUCTOR SOLAR CELL AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 화합물 반도체 태양전지 및 이의 제조 방법에 관한 것으로, 보다 상세하게는 메사 에칭(mesa etching) 공정에서의 안정성을 확보하여 수율을 향상시킬 수 있으며 제조 원가를 낮출 수 있는 화합물 반도체 태양전지 및 이의 제조 방법에 관한 것이다.
화합물 반도체는 실리콘이나 게르마늄과 같은 단일 원소가 아닌 2종 이상의 원소가 결합되어 반도체로서 동작한다. 이러한 화합물 반도체는 현재 다양한 종류가 개발되어 다양한 분야에서 사용되고 있으며, 대표적으로, 광전 변환 효과를 이용한 발광 다이오드나 레이저 다이오드 등의 발광 소자, 태양 전지, 그리고 펠티어 효과(Feltier Effect)를 이용한 열전 변환 소자 등에 이용된다.
이 중에서 화합물 반도체 태양전지는 갈륨 아세나이드(이하, GaAs라 함), 갈륨 인듐 인(이하, GaInP라 함), 갈륨 알루미늄 아세나이드(이하, GaAlAs라 함), 갈륨 인듐 아세나이드(이하, GaInAs라 함), 알루미늄 인듐 아세나이드(이하, AlInP라 함) 등의 Ⅲ-V족 화합물 반도체, 카드뮴 황(CdS), 카드뮴 텔루륨(CdTe), 아연 황(ZnS) 등의 Ⅱ-Ⅵ족 화합물 반도체, 구리 인듐 셀레늄(CuInSe2)으로 대표되는 I-Ⅲ-Ⅵ족 화합물 반도체 등을 사용하여 다양한 층들을 형성하고 있다.
화합물 반도체로 형성되는 다양한 층(이하, 화합물 반도체층이라 함)들은 MOCVD(Metal Organic Chemical Vapor Deposition) 방법, MBE(Molecular Beam Epitaxy) 방법 또는 에피택셜층을 형성하기 위한 임의의 다른 적절한 방법에 의해 모기판(mother substrate)에 형성되고, 이후 화합물 반도체층의 전면에는 그리드 패턴의 전면 전극이, 화합물 반도체층의 후면에는 면(sheet) 형상의 후면 전극이 형성된다.
따라서, 화합물 반도체층에 전면 전극과 후면 전극을 형성한 후, 에칭 방지막을 화합물 반도체층의 전면에 형성하고, 화합물 반도체층을 형성하는 화합물 반도체를 에칭하기 위한 에칭 용액(산/염기)을 이용한 메사 에칭(mesa etching)을 실시한 다음, 메사 에칭에 의해 노출된 후면 전극을 스크라이빙(scribing)하여 복수의 화합물 반도체 태양전지를 제조한다.
여기에서, 메사 에칭은 1개의 화합물 반도체층을 여러 개로 분리하여 1개의 화합물 반도체층에서 여러 개의 화합물 반도체 태양전지를 제조하기 위한 에칭 공정을 의미한다.
이러한 구성의 화합물 반도체 태양전지의 제조 방법에 있어서, 화합물 반도체 태양전지의 후면 전극을 형성하는 금속은 화합물 반도체층의 최하부층, 일례로 GaAs로 형성된 후면 컨택층과의 접촉 저항이 낮고, 메사 에칭 공정 및 ELO(Epotaxial Lift Off) 공정을 거쳐도 식각되지 않으며, 높은 후면 반사도를 갖는 가져야 하는 등의 조건을 충족시켜야 한다.
따라서, 후면 전극을 형성하는 금속으로는 통상적으로 금(Au)을 사용한다.
그런데, 후면 전극을 형성하는 금(Au)은 매우 고가이므로, 화합물 반도체 태양전지의 제조 원가를 낮추는 것이 매우 어렵다.
따라서, 금(Au) 이외의 다른 금속으로 후면 전극을 형성하여 제조 원가를 낮춤과 아울러 메사 에칭 공정에서 안정성을 확보할 수 있는 신규한 방법이 요구된다.
본 발명은 메사 에칭(mesa etching) 공정에서의 안정성을 확보하여 수율을 향상시킬 수 있으며 제조 원가를 낮출 수 있는 화합물 반도체 태양전지 및 이의 제조 방법을 제공하는데 그 목적이 있다.
본 발명의 한 측면에 따른 화합물 반도체 태양전지의 제조 방법은, 화합물 반도체층의 후면(back surface)에는 화합물 반도체층의 후면과 직접 접촉하는 제1 전극층 및 제1 전극층의 후면에 위치하며 제1 전극층과는 다른 재료로 형성되는 제2 전극층을 포함하는 후면 전극을 형성하고, 화합물 반도체층의 전면에는 복수의 전면 전극을 형성하는 전극 형성 단계; 복수의 전면 전극을 덮는 복수의 제1 에칭 방지막과, 화합물 반도체층의 전면 테두리 부분 및 측면을 덮는 제2 에칭 방지막을 형성하는 에칭 방지막 형성 단계; 복수의 제1 에칭 방지막에 의해 덮여 있지 않은 부분의 화합물 반도체층을 화합물 반도체층의 전면 쪽에서 후면 쪽으로 에칭하는 메사 에칭 단계; 및 메사 에칭 단계에 의해 화합물 반도체층이 제거된 부분의 후면 전극을 스크라이빙하는 스크라이빙 단계를 포함한다.
본 발명의 바람직한 실시예에 따르면, 메사 에칭 단계는, 염산(HCl)을 포함하는 제1 솔루션을 사용하는 제1 에칭 공정과, 수산화 암모늄(NH4OH)을 포함하는 제2 솔루션을 사용하는 제2 에칭 공정과, 제1 솔루션 및 제2 솔루션과는 다른 종류의 성분을 포함하는 제3 솔루션을 사용하는 제3 에칭 공정을 포함한다.
여기에서, 제3 솔루션으로는 제1 전극층을 형성하는 은(Ag)이 내식각성을 갖는 인산(H3PO4)/과산화수소(H2O2)/초순수(DI)의 혼합 용액을 사용할 수 있으며, 구체적으로, 제3 솔루션은 인산:과산화수소:초순수를 1:0.3 내지3:5 내지 20의 비율로 혼합하여 형성할 수 있다.
제3 솔루션을 이용한 제3 에칭 공정은 메사 에칭 단계에서 가장 마지막 공정으로 실시할 수 있으며, 제3 에칭 공정에서는 제1 전극층과 직접 접촉하고 있는 부분, 즉 화합물 반도체층의 최하부층을 에칭할 수 있다.
화합물 반도체층의 최하부층은 GaAs 또는 AlGaAs로 형성된 후면 컨택층일 수 있다.
이와 같이, 제3 솔루션을 사용한 제3 에칭 공정을 이용하여 화합물 반도체층의 최하부층을 에칭하면, 최하부층이 제거되는 순간 제1 전극층이 제3 솔루션에 노출되더라도 제1 전극층을 형성하는 은(Ag)이 제3 솔루션에 대해 내식각성을 가지므로, 제1 전극층이 에칭되는 것을 방지할 수 있다.
제1 전극층은 물리적 기상 증착법(physical vapour deposition)을 이용하여 은(Ag)을 50 내지 500nm의 두께로 증착하는 것에 의해 형성할 수 있고, 제2 전극층은 전기도금법(electroplating)을 이용하여 구리(Cu)를 포함하는 금속 물질을 1 내지 10㎛의 두께로 도금하는 것에 의해 형성할 수 있다.
이때, 제2 전극층의 두께는 후면 전극의 두께의 70% 이상으로 형성하는 것이 바람직하다.
제2 에칭 방지막은 화합물 반도체층의 후면 테두리 부분에도 형성할 수 있다.
제2 에칭 방지막은 5 내지 500㎛의 두께로 형성할 수 있고, 화합물 반도체층의 전면 테두리 부분을 덮는 부분의 제2 에칭 방지막의 폭은 50 내지 2,000㎛의 범위로 형성할 수 있다.
에칭 방지막 형성 단계에서, 제1 에칭 방지막과 제2 에칭 방지막을 서로 동일한 물질로 동시에 형성할 수 있다.
이때, 제1 에칭 방지막과 제2 에칭 방지막은 상온에서 50 내지 1,000cP의 점도를 갖는, 폴리머, 에폭시, 왁스, 수지, 및 포토레지스트 중에서 선택된 어느 하나의 물질로 형성할 수 있다.
이와 달리, 에칭 방지막 형성 단계에서, 제1 에칭 방지막과 제2 에칭 방지막은 서로 다른 물질로 형성할 수도 있다.
이때, 제1 에칭 방지막은 상온에서 50 내지 1,000cP의 점도를 갖는, 폴리머, 에폭시, 왁스, 수지, 및 포토레지스트 중에서 선택된 어느 하나의 물질로 형성할 수 있고, 제2 에칭 방지막은 상기 폴리머, 상기 에폭시, 상기 왁스, 상기 수지, 및 상기 포토레지스트 중에서 제1 에칭 방지막을 형성하는 물질을 제외한 나머지 물질 중에서 선택된 어느 하나의 물질 또는 절연 테이프로 형성할 수 있다.
이와 같이, 화합물 반도체층의 측면과 전면 테두리 부분을 덮는 제2 에칭 방지막을 형성한 후 메사 에칭을 실시하면, 제1 솔루션을 이용한 제1 에칭 공정을 실시할 때, 후면 전극이 제1 솔루션에 노출되지 않으므로, 화합물 반도체층에 구비된 다양한 층 중에서 GaInP, AlInP, AlGaInP로 형성된 층의 산화 반응이 효과적으로 이루어지게 된다.
따라서, GaInP, AlInP, AlGaInP로 형성된 층이 효과적으로 제거되므로, 메사 에칭이 정상적으로 이루어지게 된다.
본 발명의 한 측면에 따른 화합물 반도체 태양전지는 화합물 반도체층; 화합물 반도체층의 후면과 직접 접촉하며 은(Ag)으로 형성되는 제1 전극층 및 제1 전극층의 후면에 위치하며 구리(Cu)로 형성되는 제2 전극층을 포함하는 후면 전극; 및 화합물 반도체층의 전면 위에 위치하는 그리드 형상의 전면 전극을 포함한다.
제1 전극층은 50 내지 500nm의 두께를 가질 수 있고, 제2 전극층은 1 내지 10㎛의 두께를 가질 수 있으며, 제2 전극층은 후면 전극의 두께의 70% 이상의 두께를 가질 수 있다.
본 발명에 따른 화합물 반도체 태양전지의 제조 방법에 따르면, 후면 전극을 형성할 때 고가의 금속, 예를 들어 금(Au)을 사용하지 않아도 되므로, 화합물 반도체 태양전지의 제조 원가를 낮출 수 있다.
그리고 제1 전극층을 형성하는 은(Ag)이 내식각성을 갖는 제3 솔루션을 사용한 제3 에칭 공정을 이용하여 화합물 반도체층의 최하부층을 에칭하므로, 최하부층이 제거되는 순간 제1 전극층이 제3 솔루션에 노출되더라도 제1 전극층이 에칭되는 것을 방지할 수 있다.
또한, 화합물 반도체층의 측면과 전면 테두리 부분을 덮는 제2 에칭 방지막을 형성한 후 메사 에칭을 실시하므로, 제1 솔루션을 이용한 제1 에칭 공정을 실시하는 동안 후면 전극이 제1 솔루션에 노출되지 않으며, 이에 따라, 화합물 반도체층에 구비된 다양한 층 중에서 GaInP, AlInP, AlGaInP로 형성된 층의 산화 반응이 효과적으로 이루어지게 된다.
따라서, GaInP, AlInP, AlGaInP로 형성된 층이 효과적으로 제거되므로, 메사 에칭이 정상적으로 이루어지게 된다.
이에 따라, 메사 에칭(mesa etching) 공정에서의 안정성을 확보하여 수율을 향상시킬 수 있으며 제조 원가를 낮출 수 있다.
도 1은 본 발명에 따른 화합물 반도체 태양전지의 제조 방법을 나타내는 블록도이다.
도 2는 도 1에 도시한 전극 형성 단계를 나타내는 공정도이다.
도 3은 도 1에 도시한 에칭 방지막 형성 단계의 제1 실시예를 나타내는 공정도이다.
도 4는 도 1에 도시한 에칭 방지막 형성 단계의 제2 실시예를 나타내는 공정도이다.
도 5는 도 1에 도시한 메사 에칭 단계를 나타내는 공정도이다.
도 6은 도 1에 도시한 스크라이빙 단계를 나타내는 공정도이다.
도 7은 도 1에 도시한 제조 방법에 의해 제조한 화합물 반도체 태양전지의 사시도이다.
도 8은 후면 전극 형성 물질의 파장별 광 반사도를 비교한 그래프이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해될 수 있다.
본 발명을 설명함에 있어서 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지 않을 수 있다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용될 수 있다.
예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
"및/또는"이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함할 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "결합되어" 있다고 언급되는 경우는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 결합되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해될 수 있다.
반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 결합되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것으로서, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해될 수 있다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가질 수 있다.
일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석될 수 있으며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않을 수 있다.
아울러, 이하의 실시예는 당 업계에서 평균적인 지식을 가진 자에게 보다 완전하게 설명하기 위해서 제공되는 것으로서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
이하, 첨부도면을 참조하여 본 발명을 설명한다.
도 1은 본 발명에 따른 화합물 반도체 태양전지의 제조 방법을 나타내는 블록도이고, 도 2는 도 1에 도시한 전극 형성 단계를 나타내는 공정도이다.
그리고 도 3은 도 1에 도시한 에칭 방지막 형성 단계의 제1 실시예를 나타내는 공정도이고, 도 4는 도 1에 도시한 에칭 방지막 형성 단계의 제2 실시예를 나타내는 공정도이다.
그리고 도 5는 도 1에 도시한 메사 에칭 단계를 나타내는 공정도이고, 도 6은 도 1에 도시한 스크라이빙 단계를 나타내는 공정도이며, 도 7은 도 1에 도시한 제조 방법에 의해 제조한 화합물 반도체 태양전지의 사시도이다.
그리고 도 8은 후면 전극 형성 물질의 파장별 광 반사도를 비교한 그래프이다.
먼저, 본 발명의 제조 방법에 의해 제조한 화합물 반도체 태양전지에 대해 도 7을 참조하여 설명한다.
화합물 반도체 태양전지는 광 흡수층(PV), 광 흡수층(PV)의 전면(front surface) 위에 위치하는 윈도우층(10), 윈도우층(10)의 전면 위에 위치하는 전면 전극(20), 윈도우층(10)과 전면 전극(20) 사이에 위치하는 전면 콘택층(30), 윈도우층(10) 위에 위치하는 반사 방지막(40), 광 흡수층(PV)의 후면 위에 위치하는 후면 콘택층(50) 및 후면 콘택층(50)의 후면 위에 위치하는 후면 전극(60)을 포함할 수 있다.
여기서, 반사 방지막(40), 윈도우층(10), 전면 콘택층(30) 및 후면 콘택층(50) 중 적어도 하나는 생략될 수도 있지만, 도 7에 도시된 바와 같이 상기 층들이 구비된 경우를 일례로 설명한다.
광 흡수층(PV)은 III-VI족 반도체 화합물을 포함하여 형성될 수 있다. 일례로, 갈륨(Ga), 인듐(In) 및 인(P)이 함유된 GaInP 화합물 또는 갈륨(Ga)과 비소(As)가 함유된 GaAs 화합물을 포함하여 형성될 수 있다.
이하에서는 광 흡수층(PV)이 GaAs 화합물을 포함하는 것을 예로 들어 설명한다.
광 흡수층(PV)은 제1 도전성 타입의 불순물, 한 예로 p형 불순물이 도핑되는 p형 반도체층(PV-p)과, 제2 도전성 타입의 불순물, 한 예로 n형 불순물이 도핑되는 n형 반도체층(PV-n)을 포함할 수 있다.
그리고 도시하지는 않았지만, 광 흡수층(PV)은 p형 반도체층(PV-p)의 후면에 위치하는 후면 전계층을 더 포함할 수 있다.
p형 반도체층(PV-p)은 전술한 화합물에 제1 도전성 타입, 즉 p형의 불순물이 도핑되어 형성되고, n형 반도체층(PV-n)은 전술한 화합물에 제2 도전성 타입, 즉 n형의 불순물이 도핑되어 형성될 수 있다.
여기에서, p형 불순물은 탄소, 마그네슘, 아연 또는 이들의 조합으로부터 선택될 수 있고, n형 불순물은 실리콘, 셀레늄, 텔루륨 또는 이들의 조합으로부터 선택될 수 있다.
n형 반도체층(PV-n)은 전면 전극(20)에 인접한 영역에 위치할 수 있으며, p형 반도체층(PV-p)은 n형 반도체층(PV-n) 바로 아래에서 후면 전극(60)에 인접한 영역에 위치할 수 있다.
즉, n형 반도체층(PV-n)과 전면 전극(20) 사이의 간격은 p형 반도체층(PV-p)과 전면 전극 사이의 간격보다 작으며, n형 반도체층(PV-n)과 후면 전극(60) 사이의 간격은 p형 반도체층(PV-p)과 후면 전극 사이의 간격보다 크다.
이에 따라, 광 흡수층(PV)의 내부에는 p형 반도체층(PV-p)과 n형 반도체층(PV-n)이 접합된 p-n 접합이 형성되므로, 광 흡수층(PV)에 입사된 빛에 의해 생성된 전자-정공 쌍은 광 흡수층(PV)의 p-n 접합에 의해 형성된 내부 전위차에 의해 전자와 정공으로 분리되어 전자는 n형 쪽으로 이동하고, 정공은 p형 쪽으로 이동한다.
따라서, 광 흡수층(PV)에서 생성된 정공은 후면 콘택층(50)을 통하여 후면 전극(60)으로 이동하고, 광 흡수층(PV)에서 생성된 전자는 윈도우층(10)과 전면 콘택층(30)을 통해 전면 전극(20)으로 이동한다.
이와 달리, p형 반도체층(PV-p)이 전면 전극(20)에 인접한 영역에 위치하고 n형 반도체층(PV-n)이 p형 반도체층(PV-p) 바로 아래에서 후면 전극(60)에 인접한 영역에 위치하는 경우, 광 흡수층(PV)에서 생성된 정공은 전면 콘택층(30)을 통하여 전면 전극(20)으로 이동하고, 광 흡수층(PV)에서 생성된 전자는 후면 콘택층(50)을 통하여 후면 전극(60)으로 이동한다.
광 흡수층(PV)과 후면 콘택층(50) 사이에 위치하는 후면 전계층을 더 포함하는 경우, 후면 전계층은 직접 접촉하는 상부의 층, 즉 n형 반도체층(PV-n) 또는 p형 반도체층(PV-p)과 동일한 도전성 타입을 가지며, 윈도우층(10)과 동일한 물질 또는 서로 다른 물질로 형성될 수 있다.
일례로, 후면 전계층은 AlGaInP로 형성될 수 있다.
그리고 후면 전계층은 전면 전극 쪽으로 이동해야 할 전하(정공 또는 전자)가 후면 전극 쪽으로 이동하는 것을 효과적으로 차단(blocking)하기 위해, 직접 접촉하는 상부의 층, 즉 n형 반도체층(PV-n) 또는 p형 반도체층(PV-p)의 후면에 전체적으로(entirely) 형성된다.
즉, 도 7에 도시한 화합물 반도체 태양전지에 있어서, p형 반도체층(PV-p)의 후면에 후면 전계층이 형성된 경우, 후면 전계층은 전자가 후면 전극 쪽으로 이동하는 것을 차단하는 작용을 하며, 후면 전극 쪽으로 전자가 이동하는 것을 효과적으로 차단하기 위해, 후면 전계층은 p형 반도체층(PV-p)의 후면 전체에 위치한다.
이러한 구성의 광 흡수층(PV)은 MOCVD(Metal Organic Chemical Vapor Deposition) 방법, MBE(Molecular Beam Epitaxy) 방법 또는 에피택셜층을 형성하기 위한 임의의 다른 적절한 방법에 의해 모기판(mother substrate)으로부터 제조할 수 있다.
p형 반도체층(PV-p)과 n형 반도체층(PV-n)은 서로 동일한 밴드갭을 갖는 서로 동일한 물질로 이루어질 수 있고(동종 접합), 이와 달리, 서로 다른 밴드갭을 갖는 서로 다른 물질로 이루어질 수 있다(이종 접합).
윈도우층(10)은 광 흡수층(PV)과 전면 전극(20) 사이에 형성될 수 있으며, III-VI족 반도체 화합물, 일례로 AlInP에 제2 도전성 타입, 즉 n형의 불순물을 도핑하여 형성할 수 있다.
여기에서, 알루미늄(Al)은 윈도우층(10)의 에너지 밴드갭을 광 흡수층의 에너지 밴드갭보다 높게 형성하기 위해 윈도우층(10)에 함유된다.
그러나, p형 반도체층(PV-p)이 n형 반도체층(PV-n) 위에 위치하고 윈도우층(10)이 p형 반도체층(PV-p) 위에 위치하는 경우, 윈도우층(10)은 제1 도전성 타입, 즉 p형의 불순물을 포함할 수 있다.
하지만 윈도우층(10)은 n형 또는 p형의 불순물을 포함하지 않을 수도 있다.
윈도우층(10)은 광 흡수층(PV)의 전면(front surface)을 패시베이션(passivation)하는 기능을 한다. 따라서, 광 흡수층(PV)의 표면으로 캐리어(전자나 정공)가 이동할 경우, 윈도우층(10)은 캐리어가 광 흡수층(PV)의 표면에서 재결합하는 것을 방지할 수 있다.
아울러, 윈도우층(10)은 광 흡수층(PV)의 전면, 즉 광 입사면에 배치되므로, 광 흡수층(PV)으로 입사되는 빛을 거의 흡수하지 않도록 하기 위하여 광 흡수층(PV)의 에너지 밴드갭보다 높은 에너지 밴드갭을 가질 수 있다.
반사 방지막(40)은 윈도우층(10)의 전면 위 중에서 전면 전극(20) 및/또는 전면 콘택층(30)이 위치하는 영역을 제외한 나머지 영역에 위치할 수 있다.
이와 달리, 반사 방지막(40)은 노출된 윈도우층(10) 뿐만 아니라, 전면 콘택층(30) 및 전면 전극(20) 위에 배치될 수도 있다.
이 경우, 도시하지는 않았지만 화합물 반도체 태양전지는 복수의 전면 전극(20)을 물리적으로 연결하는 버스바 전극을 더 구비할 수 있으며, 버스바 전극은 반사 방지막(40)에 의해 덮여지지 않고 외부로 노출될 수 있다.
이러한 구성의 반사 방지막(40)은 불화마그네슘, 황화아연, 티타늄 옥사이드, 실리콘 옥사이드, 이들의 유도체 또는 이들의 조합을 포함할 수 있다.
전면 전극(20)은 제1 방향(X-X')으로 길게 연장되어 형성될 수 있으며, 제1 방향과 직교하는 제2 방향(Y-Y')을 따라 복수개가 일정한 간격으로 이격될 수 있다.
이러한 구성의 전면 전극(20)은 전기 전도성 물질을 포함하여 형성될 수 있으며, 일례로 금속인 금(Au), 게르마늄(Ge), 니켈(Ni) 중 적어도 하나를 포함하여 형성될 수 있다.
윈도우층(10)과 전면 전극(20) 사이에 위치하는 전면 콘택층(30)은 III-VI족 반도체 화합물에 윈도우층(10)의 불순물 도핑농도보다 높은 도핑농도로 제2 불순물을 도핑하여 형성할 수 있다.
전면 콘택층(30)은 윈도우층(10)과 전면 전극(20) 간에 오믹 콘택(ohmic contact)을 형성한다. 즉, 전면 전극(20)이 윈도우층(10)에 바로 접촉하는 경우, 윈도우층(10)의 불순물 도핑농도가 낮음으로 인해 전면 전극(20)과 광 흡수층(PV) 간의 오믹 콘택이 잘 형성되지 않는다. 따라서, 윈도우층(10)으로 이동한 캐리어가 전면 전극(20)으로 쉽게 이동하지 못하고 소멸될 수 있다.
그러나, 전면 전극(20)과 윈도우층(10) 사이에 전면 콘택층(30)이 형성된 경우, 전면 전극(20)과 오믹 콘택을 형성하는 전면 콘택층(30)에 의해 캐리어의 이동이 원활하게 이루어져 화합물 반도체 태양전지의 단락전류밀도(Jsc)가 증가한다. 이에 따라 태양전지의 효율을 보다 향상시킬 수 있다.
전면 전극(20)과 오믹 콘택을 형성하기 위하여, 전면 콘택층(30)은 전기 전도도가 우수한 GaAs 또는 AlGaAs로 형성될 수 있으며, 전면 콘택층(30)에 도핑된 제2 불순물의 도핑농도는 윈도우층(10)에 도핑된 제2 불순물의 도핑농도보다 더 높을 수 있다.
전면 콘택층(30)은 전면 전극(20)과 동일한 형상으로 형성된다.
광 흡수층(PV)의 p형 반도체층(PV-p)의 후면, 광 흡수층(PV)이 후면 전계층을 구비하는 경우에는 후면 전계층의 후면 위에 위치하는 후면 콘택층(50)은 광 흡수층(PV)의 후면에 전체적으로 위치하며, III-VI족 반도체 화합물에 제1 도전성 타입의 불순물을 p형 반도체층(PV-p)보다 높은 도핑농도로 도핑하여 형성할 수 있다.
이러한 후면 콘택층(50)은 후면 전극(160)과 오믹 콘택을 형성하기 위해 전기 전도도가 우수한 GaAs 또는 AlGaAs로 형성될 수 있으며, 화합물 반도체 태양전지의 단락전류밀도(Jsc)를 보다 향상시킬 수 있다. 이에 따라 태양전지의 효율을 보다 향상시킬 수 있다.
전면 콘택층(30)의 두께와 후면 콘택층(50)의 두께는 각각 100nm 내지 300nm의 두께로 형성될 수 있으며, 일례로, 전면 콘택층(30)은 100nm의 두께로 형성되고 후면 콘택층(50)은 300nm의 두께로 형성될 수 있다.
그리고 후면 콘택층(50)의 후면 위에 위치하는 후면 전극(60)은 전면 전극(20)과는 다르게 후면 콘택층(50)의 후면에 전체적으로 위치하는 시트(Sheet) 형상의 도전체로 형성될 수 있다. 즉, 후면 전극(60)은 후면 콘택층(50)의 후면 전체에 위치하는 면 전극(sheet electrode)이라고도 말할 수 있다.
이때, 후면 전극(60)은 광 흡수층(PV)과 동일한 평면적으로 형성될 수 있으며, 제1 전극층(60A)과 제2 전극층(60B)으로 구성될 수 있다.
제1 전극층(60A)은 화합물 반도체층(CS)의 최하부층, 예컨대 후면 콘택층(50)의 후면에 위치하여 후면 콘택층(50)의 후면과 직접 접촉하여 전하(carrier)를 전송하며, 제2 전극층(60B)은 ELO(Epitaxial Lift Off) 공정을 이용한 기판 분리 공정을 포함하는 화합물 반도체 태양전지의 제조 공정 중에 화합물 반도체층(CS)을 지지하기 위하여 제1 전극층(60A)의 후면에 위치한다.
이때, 전하(carrier)를 전송하는 제1 전극층(60A)은 종래의 후면 전극 형성 물질, 즉 금(Au)과 유사한 수준의 접촉 저항을 갖는 물질로 형성함과 아울러, 높은 반사도를 갖는 물질로 형성하는 것이 바람직하다.
이에, 아연(Zn)이 1e19/㎤ 수준의 고농도로로 도핑된 p+GaAs층과의 접촉 저항을 확인한 바에 따르면, 금(Au)은 대략 3.5×10-3Ω㎠의 접촉 저항을 갖고, 은(Ag)은 대략 3.6×10-3Ω㎠의 접촉 저항을 가지며, 구리(Cu)는 대략 5.2×10-2Ω㎠의 접촉 저항을 갖는 것을 알 수 있다.
또한, 도 8을 참조하여 파장별 광 반사도를 확인한 바에 따르면, 관심 파장 범위인 600nm 내지 950nm의 파장에서 은(Ag)은 평균 95% 이상의 반사도를 갖지만, 구리(Cu)는 은(Ag)에 비해 반사도가 낮은 것을 알 수 있다.
따라서, 후면 콘택층과 직접 접촉하는 제1 전극층(60A)으로는 후면 콘택층과의 전기적 접합 특성이 우수하며 600nm 내지 950nm의 파장대에서 95% 이상의 평균 반사도를 갖는 은(Ag)을 물리적 기상 증착법(physical vapour deposition)에 의해 50 내지 500nm의 두께로 증착하는 것에 형성할 수 있다.
그리고 제2 전극층(60B)으로는 제1 전극층(60B)을 형성하는 은(Ag)에 비해 접촉 저항이 높고 600nm 내지 950nm의 파장대에서 반사도가 낮지만 재료비가 저렴한 구리(Cu)를 전기도금법(electroplating)에 의해 1 내지 10㎛의 두께로 도금하는 것에 의해 형성할 수 있다.
이와 같이, 제1 전극층(60A)을 형성하는 물질로 후면 콘택층과의 접촉 저항이 낮고 600nm 내지 950nm의 파장대에서 평균 반사도가 높은 은(Ag)을 사용하면, 후면 콘택층과의 접촉 저항을 양호하게 유지함과 아울러, 광 손실 감소로 인해 광자 재활용(photon recycling)을 증가시킬 수 있어 태양전지의 효율을 개선할 수 있다.
이하, 도 1 내지 도 6을 참조하여 화합물 반도체 태양전지의 제조 방법에 대해 설명한다.
본 발명의 제조 방법은 크게, 전극 형성 단계(S10), 에칭 방지막 형성 단계(S20), 메사 에칭 단계(S30), 및 스크라이빙 단계(S40)를 포함한다.
도 2를 참조하면, 전극 형성 단계(S10)는 화합물 반도체층(CS)의 후면(back surface)과 전면(front surface)에 각각 전극을 형성하는 단계를 포함한다.
전극 형성 단계(S10)에서, 화합물 반도체층(CS)의 후면에는 화합물 반도체층의 후면과 직접 접촉하는 제1 전극층(60A) 및 제1 전극층(60A)의 후면에 위치하는 제2 전극층(60B)을 포함하는 면(sheet) 형상의 후면 전극(60)을 형성하고, 화합물 반도체층(CS)의 전면에는 서로 다른 화합물 반도체 태양전지에 구비되는 복수의 전면 전극(20)을 형성한다.
이때, 제1 전극층(60A)은 물리적 기상 증착법(physical vapour deposition)을 이용하여 은(Ag)을 50 내지 500nm의 두께로 증착하는 것에 의해 형성할 수 있고, 제2 전극층(60B)은 전기도금법(electroplating)을 이용하여 구리(Cu)를 1 내지 10㎛의 두께로 도금하는 것에 의해 형성할 수 있다.
그리고, 제2 전극층(60B)의 두께는 후면 전극(60)의 두께의 70% 이상으로 형성하는 것이 바람직하다.
화합물 반도체층(CS)은 광 흡수층(PV)이 형성되는 적절한 격자 구조를 제공하기 위한 베이스로 작용하는 모기판(mother substrate)의 한쪽 면에 희생층을 형성하고, 화합물 반도체로 형성한 다양한 층들, 예를 들어 후면 콘택층, 후면 전계층, p형 반도체층, n형 반도체층, 윈도우층 및 전면 콘택층을 희생층 위에 순차적으로 성장시킨 후, ELO(Epitaxial Lift Off) 공정에 의해 희생층을 제거하여 상기 다양한 층들을 모기판으로부터 분리하는 것에 의해 형성할 수 있다.
따라서, 화합물 반도체층(CS)은 위에서 언급한 다양한 층들, 예를 들어 후면 콘택층, 후면 전계층, p형 반도체층, n형 반도체층, 윈도우층 및 전면 콘택층을 포함할 수 있다.
희생층과 화합물 반도체층(CS)은 MOCVD(Metal Organic Chemical Vapor Deposition) 방법, MBE(Molecular Beam Epitaxy) 방법 또는 에피택셜층을 형성하기 위한 임의의 다른 적절한 방법에 의해 형성할 수 있다.
이때, 모기판은 복수의 화합물 반도체 태양전지를 제조할 수 있는 크기를 가지며, 모기판의 희생층 위에 형성되는 화합물 반도체층(CS) 또한 모기판과 동일한 크기를 갖는다.
도면의 간략화를 위해, 도 2 내지 도 6에서는 모기판에서 분리된 1개의 화합물 반도체층(CS)이 2개의 화합물 반도체 태양전지를 형성하는 것을 예로 들어 설명하지만, 화합물 반도체 태양전지의 개수는 필요에 따라 적절히 선택할 수 있다.
그리고 전면 전극(20)은 후면 전극(60)을 형성한 다음 후면 전극(60)의 후면에 캐리어 기판(110)을 부착한 상태에서 화합물 반도체층(CS)의 전면에 형성될 수 있다.
위에서 설명한 방법에 따라 전면 전극(20)과 후면 전극(60)을 형성한 다음, 에칭 방지막 형성 단계(S20)를 실시한다.
에칭 방지막 형성 단계(S20)는 제1 에칭 방지막(120)과 제2 에칭 방지막(130)을 형성하는 단계를 포함한다.
제1 에칭 방지막(120)은 화합물 반도체층(CS)의 전면 중에서 복수의 전면 전극(20)이 위치하는 부분에 위치하며 복수의 전면 전극(20)을 덮는 막이며, 제2 에칭 방지막(130)은 화합물 반도체층(CS)의 전면 테두리 부분 및 측면을 덮는 막이다.
제2 에칭 방지막(130)은 화합물 반도체층(CS)의 후면 테두리 부분을 더 덮을 수도 있다.
제2 에칭 방지막(130)은 5 내지 500㎛의 두께(T)로 형성할 수 있고, 화합물 반도체층(CS)의 전면 테두리 부분을 덮는 부분의 제2 에칭 방지막의 폭(W)은 50 내지 2,000㎛의 범위로 형성할 수 있다.
에칭 방지막 형성 단계(S20)에서, 제1 에칭 방지막(120)과 제2 에칭 방지막(130)은 서로 동일한 물질로 동시에 형성할 수 있다.
이에 대해 도 3을 참조로 설명하면, 먼저, 상온에서 50 내지 1,000cP의 점도를 갖는, 폴리머, 에폭시, 왁스, 수지, 및 포토레지스트 중에서 선택된 어느 하나의 물질을 화합물 반도체층(CS)의 전면(front surface)에 코팅한다.
여기에서, 상기 물질의 코팅에는 스핀 코팅법이 이용될 수 있다.
상기 코팅 물질을 화합물 반도체층(CS)의 전면(front surface)에 스핀 코팅하면, 상기 코팅 물질은 화합물 반도체층(CS)의 측면을 덮거나, 측면 및 후면의 테두리 부분을 덮는다.
이와 같이, 화합물 반도체층(CS)의 전면과 측면 또는 전면과 측면 및 후면 테두리 부분에 코팅 물질을 형성한 후, 제1 에칭 방지막(120)과 제2 에칭 방지막(130)이 형성될 영역을 제외한 나머지 부분의 코팅 물질을 제거하면, 제1 에칭 방지막(120)과 제2 에칭 방지막(130)을 서로 동일한 물질로 동시에 의해 형성할 수 있다.
여기에서, 제1 에칭 방지막(120)과 제2 에칭 방지막(130)을 동시에 형성한다는 것은 1번의 공정에 의해 제1 에칭 방지막(120)과 제2 에칭 방지막(130)을 형성하는 것을 의미한다.
이와 달리, 에칭 방지막 형성 단계에서, 제1 에칭 방지막(120)과 제2 에칭 방지막(120)은 서로 다른 물질로 형성할 수도 있다.
이에 대해 도 4를 참조로 설명하면, 상기 폴리머, 상기 에폭시, 상기 왁스, 상기 수지, 및 상기 포토레지스트 중에서 선택된 어느 하나의 물질을 화합물 반도체층(CS)의 전면(front surface)에 스핀 코팅하여 화합물 반도체층(CS)의 전면과 측면 또는 전면과 측면 및 후면 테두리 부분에 형성한 후, 제2 에칭 방지막(130)이 형성될 부분을 제외한 나머지 부분의 코팅 물질을 제거하거나, 절연 테이프를 화합물 반도체층(CS)의 측면과 전면 테두리 부분 및 후면 테두리 부분에 부착하는 것에 의해 제2 에칭 방지막(130)을 먼저 형성한다.
이후, 상기 폴리머, 상기 에폭시, 상기 왁스, 상기 수지, 및 상기 포토레지스트 중에서 제2 에칭 방지막(130)을 형성하는데 사용된 물질을 제외한 나머지 물질 중에서 선택된 어느 하나의 물질로 제1 에칭 방지막(120)을 형성한다.
위에서 설명한 방법에 따라 제1 에칭 방지막(120)과 제2 에칭 방지막(130)을 형성한 후에는 메사 에칭(mesa etching) 단계를 실시한다(S30).
도 5를 참조하면, 메사 에칭은 복수의 제1 에칭 방지막(120)에 의해 덮여 있지 않은 부분의 화합물 반도체층(CS)을 화합물 반도체층(CS)의 전면 쪽에서 후면 쪽으로 에칭하는 것을 말하며, 모기판에서 분리된 1개의 화합물 반도체층을 복수 개로 분리하여 복수의 화합물 반도체 태양전지를 제조하기 위해 실시한다.
메사 에칭 단계(S30)는, 염산(HCl)을 포함하는 제1 솔루션을 사용하는 제1 에칭 공정과, 수산화 암모늄(NH4OH)/과산화수소(H2O2)/초순수(DI)의 혼합 용액을 포함하는 제2 솔루션을 사용하는 제2 에칭 공정과, 제1 솔루션 및 제2 솔루션과는 다른 종류의 제3 솔루션을 사용하는 제3 에칭 공정을 포함한다.
여기에서, 제1 솔루션은 화합물 반도체층(CS)에 포함된 다양한 층들 중에서 GaInP, AlInP, AlGaInP로 형성된 층을 제거하기 위해 사용하며, 제2 솔루션은 화합물 반도체층(CS)에 포함된 다양한 층들 중에서 GaAs, AlGaAs로 형성된 층을 제거하기 위해 사용한다.
그리고 제2 솔루션은 수산화 암모늄과 과산화수소 및 초순수를 1:2:10의 비율로 혼합하여 형성할 수 있다.
통상적으로, 후면 전극(60)과 직접 접촉하는 화합물 반도체 태양전지(CS)의 최하부층은 후면 콘택층(50)은 GaAs 또는 AlGaAs로 형성된다.
그런데, 제2 솔루션을 이용하여 상기 최하부층, 예를 들어 후면 콘택층(50)을 제거하면, 후면 콘택층(50)을 제거하는 순간 제1 전극층(60A)이 제2 솔루션에 노출되며, 은(Ag)으로 형성된 제1 전극층(60A)이 제2 솔루션에 의해 용해된다.
따라서, 본 발명에서는 GaAs 또는 AlGaAs로 형성되는 후면 콘택층(50)을 제거하는 것이 가능하면서도 제1 전극층(60A)이 용해되는 것을 방지할 수 있는 제3 솔루션을 사용한 제3 에칭 공정을 이용하여 화합물 반도체층의 최하부층(예, 후면 콘택층)을 에칭한다.
제3 솔루션으로는 제1 전극층을 형성하는 은(Ag)이 내식각성을 갖는 인산(H3PO4)/과산화수소(H2O2)/초순수(DI)의 혼합 용액을 사용할 수 있으며, 제3 솔루션은 인산:과산화수소:초순수를 1:0.3 내지3:5 내지 20의 비율로 혼합하여 형성할 수 있다.
제3 솔루션을 이용한 제3 에칭 공정은 위에서 설명한 바와 같이, 메사 에칭 단계에서 가장 마지막 공정(후면 전극과 직접 접촉하고 있는 화합물 반도체층의 최하부층을 제거하는 공정을 말함)으로 실시할 수 있다.
이와 같이, 제3 솔루션을 사용한 제3 에칭 공정을 이용하여 화합물 반도체층의 최하부층을 에칭하면, 최하부층이 제거되는 순간 제1 전극층(60A)이 제3 솔루션에 노출되더라도 제1 전극층(60A)을 형성하는 은(Ag)이 제3 솔루션에 대해 내식각성을 가지므로, 제1 전극층(60)이 에칭되는 것을 방지할 수 있다.
통상적으로, 전면 콘택층(30)과 후면 콘택층(50)은 GaAs 또는 AlGaAs로 형성되고, 전면 콘택층(30)과 후면 콘택층(50) 사이에 위치하는 윈도우층(10), 광 흡수층(PV) 및 후면 전계층(미도시함)은 GaInP, AlInP, 또는 AlGaInP로 형성된다.
따라서, 메사 에칭 단계를 실시할 때, 제2 솔루션을 이용한 제2 에칭 공정으로 전면 콘택층(30)을 제거하고, 제1 솔루션을 이용한 제1 에칭 공정으로 윈도우층(10), 광 흡수층(PV) 및 후면 전계층을 제거한 후, 제3 솔루션일 이용한 제3 에칭 공정으로 후면 콘택층(50)을 제거할 수 있다.
한편, 화합물 반도체층(CS)의 측면과 전면 테두리 부분 또는 측면과 전면 테두리 부분 및 후면 테두리 부분은 제1 내지 제3 솔루션을 이용하여 메사 에칭 단계를 실시하는 동안에 제2 에칭 방지막(130)에 의해 보호된다.
따라서, 제1 솔루션을 이용한 제1 에칭 공정을 실시할 때, 후면 전극(60)이 제1 솔루션에 노출되지 않으므로, 제1 전극층(60A)을 형성하는 은(Ag)과 제2 전극층(60B)을 형성하는 구리(Cu)가 화합물 반도체층(CS)에 구비된 다양한 층 중에서 GaInP, AlInP, AlGaInP로 형성된 층보다 먼저 산화되는 것이 방지된다.
이에 따르면, 화합물 반도체층(CS)에 구비된 다양한 층 중에서 GaInP, AlInP, AlGaInP로 형성된 층의 산화 반응이 효과적으로 이루어지게 되므로, GaInP, AlInP, AlGaInP로 형성된 층이 효과적으로 제거되고, 이에 따라, 메사 에칭이 정상적으로 이루어지게 된다.
메사 에칭 단계(S30)에서 사용한 제1 에칭 방지막(120)과 제2 에칭 방지막(130)은 메사 에칭 단계(S30)를 실시한 후에 유기 용매에 의해 제거하거나, 스크라이빙 단계를 실시한 후에 불필요한 화합물 반도체층 부분과 함께 버려질 수 있다.
메사 에칭 단계(S30)를 실시한 후에는 스크라이빙 단계(S40)를 실시한다.
도 6을 참조하면, 메사 에칭 단계를 실시하기 전에, 화합물 반도체층(CS)의 전면(front surface)을 덮는 포토레지스트(140)를 먼저 형성한 후, 메사 에칭 단계에 의해 화합물 반도체층이 제거된 부분의 후면 전극(60)을 레이저 등의 절단장치를 이용하여 스크라이빙하는 것에 의해 복수의 화합물 반도체 태양전지를 제조한다.
한편, 화합물 반도체 태양전지에 구비되는 전면 콘택층(30)은 스크라이빙 단계 이전 또는 이후에 전면 전극(20)을 마스크로 사용한 에칭 공정에 의해 제거될 수 있으며, 이에 따라, 도 7에 도시한 바와 같이, 전면 전극(20)과 동일한 패턴으로 전면 콘택층(30)을 형성할 수 있다.
이상에서 설명한 방법에 따라 제조한 화합물 반도체 태양전지는 금(Au)에 비해 원자재 가격이 매우 저렴한 은(Ag)과 구리(Cu)를 사용하여 후면 전극을 형성하면서도 화합물 반도체 태양전지의 제조 공정 중에 발생하는 문제점, 예컨대 화합물 반도체층의 일부가 에칭되지 않는 현상 및 후면 전극의 일부가 용해되는 현상을 효과적으로 억제할 수 있다.
아래의 표 1은 금(Au)으로 형성된 후면 전극을 구비하는 종래의 화합물 반도체 태양전지와, 은(Ag)으로 형성된 제1 전극층(60A)과 구리로 형성된 제2 전극층(60B)을 포함하는 후면 전극을 구비하는 실시예 1 및 2의 화합물 반도체 태양전지의 전기적 특성을 측정한 것이다.
아래의 표 1에서, 실시예 1의 화합물 반도체 태양전지와 실시예 2의 화합물 반도체 태양전지는 본 발명의 제조 방법에 의해 제조한 복수의 태양전지 중에서 선택된 2개의 태양전지이다.
개방전압(Voc) 곡선인지(FF) 효율(Eff)
종래예 2.528 82.1 21.6
실시예 1 2.521 81.9 21.7
실시예 2 2.535 81.9 21.6
상기 표 1을 참조하면, 실시예 1 및 2의 화합물 반도체 태양전지가 종래예의 화합물 반도체 태양전지와 동일 내지 유사한 전기적 특성을 나타내는 것을 알 수 있다.
한편, 도시하지는 않았지만, 제2 전극층(60B)의 후면에는 ELO 공정에서 제2 전극층의 표면이 산화되는 것을 방지할 수 있으며 ELO 공정에서 사용되는 불산(HF)에 대해 내식각성을 갖는 물질, 예를 들어 은(Ag), 금(Au), 백금(Pt), 팔라듐(Pd), 니켈(Ni), 몰리브덴(Mo) 중에서 선택된 적어도 하나 또는 이의 합금으로 형성된 금속 보호층을 형성할 수도 있다.
이상에서는 화합물 반도체 태양전지가 1개의 광 흡수층을 구비한 것을 예로 들어 설명하였지만, 광 흡수층은 복수 개로 형성될 수도 있다.
이 경우, 하부 광 흡수층은 장파장 대역의 빛을 흡수하여 광전 변환하는 GaAs 화합물을 포함할 수 있고, 상부 광 흡수층은 단파장 대역의 빛을 흡수하여 광전 변환하는 GaInP 화합물을 포함할 수 있으며, 상부 광 흡수층과 하부 광 흡수층 사이에는 터널 정션층이 위치할 수 있다.
그리고 광 흡수층의 p형 반도체층과 n형 반도체층 사이에는 진성 반도체층이 더 형성될 수도 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
10: 윈도우층 20: 전면 전극
30: 전면 콘택층 40: 반사 방지막
50: 후면 콘택층 60: 후면 전극
60A: 제1 전극층 60B: 제2 전극층
110: 캐리어 기판 120: 제1 에칭 방지막
130: 제2 에칭 방지막 PV: 광 흡수층

Claims (19)

  1. 화합물 반도체층의 후면(back surface)에는 상기 화합물 반도체층의 후면과 직접 접촉하는 제1 전극층 및 상기 제1 전극층의 후면에 위치하며 제1 전극층과는 다른 재료로 형성되는 제2 전극층을 포함하는 후면 전극을 형성하고, 상기 화합물 반도체층의 전면에는 복수의 전면 전극을 형성하는 전극 형성 단계;
    상기 복수의 전면 전극을 덮는 복수의 제1 에칭 방지막과, 상기 화합물 반도체층의 전면 테두리 부분 및 측면을 덮는 제2 에칭 방지막을 형성하는 에칭 방지막 형성 단계;
    상기 복수의 제1 에칭 방지막에 의해 덮여 있지 않은 부분의 상기 화합물 반도체층을 상기 화합물 반도체층의 전면 쪽에서 후면 쪽으로 에칭하는 메사 에칭 단계; 및
    상기 메사 에칭 단계에 의해 상기 화합물 반도체층이 제거된 부분의 상기 후면 전극을 스크라이빙하는 스크라이빙 단계
    를 포함하는 화합물 반도체 태양전지의 제조 방법.
  2. 제1항에서,
    상기 메사 에칭 단계는,
    염산(HCl)을 포함하는 제1 솔루션을 사용하는 제1 에칭 공정과, 수산화 암모늄(NH4OH)을 포함하는 제2 솔루션을 사용하는 제2 에칭 공정과, 상기 제1 솔루션 및 상기 제2 솔루션과는 다른 종류의 성분을 포함하는 제3 솔루션을 사용하는 제3 에칭 공정을 포함하는 화합물 반도체 태양전지의 제조 방법.
  3. 제2항에서,
    상기 제3 솔루션으로 인산(H3PO4)/과산화수소(H2O2)/초순수(DI)의 혼합 용액을 사용하는 화합물 반도체 태양전지의 제조 방법.
  4. 제3항에서,
    상기 제3 솔루션은 인산:과산화수소:초순수를 1:0.3 내지3:5 내지 20의 비율로 혼합하여 형성하는 화합물 반도체 태양전지의 제조 방법.
  5. 제3항에서,
    상기 제3 에칭 공정은 상기 메사 에칭 단계에서 가장 마지막 공정으로 실시하며, 상기 제3 에칭 공정에서는 제1 전극층과 직접 접촉하고 있는 상기 화합물 반도체층의 최하부층을 에칭하는 화합물 반도체 태양전지의 제조 방법.
  6. 제5항에서,
    상기 화합물 반도체층의 최하부층을 GaAs 또는 AlGaAs로 형성하는 화합물 반도체 태양전지의 제조 방법.
  7. 제1항 내지 제6항 중 어느 한 항에서,
    물리적 기상 증착법(physical vapour deposition)을 이용하여 은(Ag)을 50 내지 500nm의 두께로 증착하는 것에 의해 상기 제1 전극층을 형성하는 화합물 반도체 태양전지의 제조 방법.
  8. 제7항에서,
    전기도금법(electroplating)을 이용하여 구리(Cu)를 포함하는 금속 물질을 1 내지 10㎛의 두께로 도금하는 것에 의해 상기 제2 전극층을 형성하는 화합물 반도체 태양전지의 제조 방법.
  9. 제8항에서,
    상기 후면 전극의 두께의 70% 이상으로 상기 제2 전극층의 두께를 형성하는 화합물 반도체 태양전지의 제조 방법.
  10. 제7항에서,
    상기 제2 에칭 방지막을 상기 화합물 반도체층의 후면 테두리 부분에도 형성하는 화합물 반도체 태양전지의 제조 방법.
  11. 제10항에서,
    상기 제2 에칭 방지막은 5 내지 500㎛의 두께로 형성하고, 상기 화합물 반도체층의 전면 테두리 부분을 덮는 부분의 상기 제2 에칭 방지막의 폭은 50 내지 2,000㎛의 범위로 형성하는 화합물 반도체 태양전지의 제조 방법.
  12. 제10항에서,
    상기 에칭 방지막 형성 단계에서, 상기 제1 에칭 방지막과 상기 제2 에칭 방지막을 서로 동일한 물질로 동시에 형성하는 화합물 반도체 태양전지의 제조 방법.
  13. 제12항에서,
    상온에서 50 내지 1,000cP의 점도를 갖는, 폴리머, 에폭시, 왁스, 수지, 및 포토레지스트 중에서 선택된 어느 하나의 물질로 상기 제1 에칭 방지막과 상기 제2 에칭 방지막을 동시에 형성하는 화합물 반도체 태양전지의 제조 방법.
  14. 제10항에서,
    상기 에칭 방지막 형성 단계에서, 상기 제1 에칭 방지막과 상기 제2 에칭 방지막을 서로 다른 물질로 형성하는 화합물 반도체 태양전지의 제조 방법.
  15. 제14항에서,
    상온에서 50 내지 1,000cP의 점도를 갖는, 폴리머, 에폭시, 왁스, 수지, 및 포토레지스트 중에서 선택된 어느 하나의 물질로 상기 제1 에칭 방지막을 형성하고, 상기 폴리머, 상기 에폭시, 상기 왁스, 상기 수지, 및 상기 포토레지스트 중에서 상기 제1 에칭 방지막을 형성하는 물질을 제외한 나머지 물질 중에서 선택된 어느 하나의 물질 또는 절연 테이프로 상기 제2 에칭 방지막을 형성하는 화합물 반도체 태양전지의 제조 방법.
  16. 화합물 반도체층;
    상기 화합물 반도체층의 후면과 직접 접촉하며 은(Ag)으로 형성되는 제1 전극층 및 상기 제1 전극층의 후면에 위치하며 구리(Cu)로 형성되는 제2 전극층을 포함하는 후면 전극; 및
    상기 화합물 반도체층의 전면 위에 위치하는 그리드 형상의 전면 전극
    을 포함하는 화합물 반도체 태양전지.
  17. 제16항에서,
    상기 제1 전극층은 50 내지 500nm의 두께를 갖는 화합물 반도체 태양전지.
  18. 제16항 또는 제17항에서,
    상기 제2 전극층은 1 내지 10㎛의 두께를 갖는 화합물 반도체 태양전지.
  19. 제18항에서,
    상기 제2 전극층은 상기 후면 전극의 두께의 70% 이상의 두께를 갖는 화합물 반도체 태양전지.
KR1020170047306A 2017-04-12 2017-04-12 화합물 반도체 태양전지 및 이의 제조 방법 KR101953786B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170047306A KR101953786B1 (ko) 2017-04-12 2017-04-12 화합물 반도체 태양전지 및 이의 제조 방법
US15/949,679 US20180301576A1 (en) 2017-04-12 2018-04-10 Compound semiconductor solar cell and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170047306A KR101953786B1 (ko) 2017-04-12 2017-04-12 화합물 반도체 태양전지 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20180115092A true KR20180115092A (ko) 2018-10-22
KR101953786B1 KR101953786B1 (ko) 2019-03-05

Family

ID=63790287

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170047306A KR101953786B1 (ko) 2017-04-12 2017-04-12 화합물 반도체 태양전지 및 이의 제조 방법

Country Status (2)

Country Link
US (1) US20180301576A1 (ko)
KR (1) KR101953786B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112054094A (zh) * 2020-09-08 2020-12-08 中国科学院苏州纳米技术与纳米仿生研究所 一种太阳能电池及其制作方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI748856B (zh) * 2021-01-29 2021-12-01 錼創顯示科技股份有限公司 微型發光二極體及顯示面板
CN116014027B (zh) * 2022-12-22 2024-07-19 通威太阳能（成都）有限公司 一种铜栅线太阳电池及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1084058A (ja) * 1996-07-29 1998-03-31 Lucent Technol Inc 光電子デバイスを含む物品の製造方法
JP2006041263A (ja) * 2004-07-28 2006-02-09 Sharp Corp 光電変換素子の製造方法及び光電変換素子
WO2014185537A1 (ja) * 2013-05-17 2014-11-20 株式会社カネカ 太陽電池およびその製造方法、ならびに太陽電池モジュール
JP5833350B2 (ja) * 2010-06-21 2015-12-16 エルジー エレクトロニクス インコーポレイティド 太陽電池及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1084058A (ja) * 1996-07-29 1998-03-31 Lucent Technol Inc 光電子デバイスを含む物品の製造方法
JP2006041263A (ja) * 2004-07-28 2006-02-09 Sharp Corp 光電変換素子の製造方法及び光電変換素子
JP5833350B2 (ja) * 2010-06-21 2015-12-16 エルジー エレクトロニクス インコーポレイティド 太陽電池及びその製造方法
WO2014185537A1 (ja) * 2013-05-17 2014-11-20 株式会社カネカ 太陽電池およびその製造方法、ならびに太陽電池モジュール
JP5695283B1 (ja) * 2013-05-17 2015-04-01 株式会社カネカ 太陽電池およびその製造方法、ならびに太陽電池モジュール

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112054094A (zh) * 2020-09-08 2020-12-08 中国科学院苏州纳米技术与纳米仿生研究所 一种太阳能电池及其制作方法

Also Published As

Publication number Publication date
KR101953786B1 (ko) 2019-03-05
US20180301576A1 (en) 2018-10-18

Similar Documents

Publication Publication Date Title
US9853178B2 (en) Selective emitter solar cell
US7960201B2 (en) String interconnection and fabrication of inverted metamorphic multijunction solar cells
US9018521B1 (en) Inverted metamorphic multijunction solar cell with DBR layer adjacent to the top subcell
US8187907B1 (en) Solder structures for fabrication of inverted metamorphic multijunction solar cells
US8969712B2 (en) Four junction inverted metamorphic multijunction solar cell with a single metamorphic layer
EP2187451B1 (en) Four junction inverted metamorphic multijunction solar cell with two metamorphic layers
TWI488316B (zh) 反向質變之多接面太陽能電池之替代基板
US20100186804A1 (en) String Interconnection of Inverted Metamorphic Multijunction Solar Cells on Flexible Perforated Carriers
US20100229913A1 (en) Contact Layout and String Interconnection of Inverted Metamorphic Multijunction Solar Cells
US20100206365A1 (en) Inverted Metamorphic Multijunction Solar Cells on Low Density Carriers
KR101953786B1 (ko) 화합물 반도체 태양전지 및 이의 제조 방법
KR101931712B1 (ko) 화합물 반도체 태양전지
RU2625263C1 (ru) Устройство солнечных батарей
US10529874B2 (en) Method for manufacturing a compound semiconductor solar cell
KR102175147B1 (ko) 태양 전지 및 이의 제조 방법
KR101840800B1 (ko) 화합물 반도체 태양전지 및 이의 제조 방법
US10861991B2 (en) Compound semiconductor solar cell and method of manufacturing the same
KR101905151B1 (ko) 화합물 반도체 태양전지
US10566473B2 (en) Compound semiconductor solar cell and method of manufacturing the same
KR102559479B1 (ko) 화합물 반도체 태양전지의 제조 방법
KR101901894B1 (ko) 화합물 반도체 태양전지 및 이의 전면 전극 제조 방법
KR101921240B1 (ko) 화합물 반도체 태양전지 및 이의 제조 방법
KR101840801B1 (ko) 화합물 반도체 태양전지
KR102179339B1 (ko) 화합물 반도체 태양전지 및 이의 제조 방법
US20220020891A1 (en) Systems and Methods for Three-Terminal Tandem Solar Cells

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant