JPH1079768A - データ受信装置および方法 - Google Patents

Abstract

(57)【要約】 【課題】 簡単な回路でメトリックを計算し、多値多位
相変調方式で伝送されてきたデータを正確に復号化す
る。 【解決手段】 確率計算回路１１１−１は、１６ＱＡＭ
の００００に対応するシンボルＳ００００が送信され、
受信信号Ｒが受信された事後確率Ｐ（Ｓ００００∩Ｒ）
を計算する。同様に、確率計算回路１１１−２乃至１１
１−１６は、シンボルＳ００１０乃至Ｓ１１１１に対応
する事後確率を計算する。加算回路１１２−１は、確率
計算回路１１１−１乃至１１１−８からの入力の総和を
演算し、シンボルの第１のビットに対するメトリックと
して、後段の回路に出力する。加算回路１１２−２乃至
加算回路１１２−４は、所定の確率計算回路１１１−ｉ
からの入力を受け取り、それらの値の総和を演算し、シ
ンボルの第２乃至第４のビットのいずれかに対するメト
リックとして、後段の回路に出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、データ受信装置お
よび方法に関し、特に、所定のデータのシンボルが伝送
され、かつ、そのシンボルが受信された事後確率をシン
ボル毎に計算し、その事後確率からメトリックを計算す
るデータ受信装置および方法に関する。

【０００２】

【従来の技術】米国においては、デジタル放送が既に開
始されている。ヨーロッパでも、デジタルテレビ放送を
導入するために、標準化組織Digital Video Broadcasti
ng(DVB)が結成され、その標準方式がまとめられようと
している。このデジタル放送については、例えば、日経
エレクトロニクス１９９６．１．１５（ｎｏ．６５３）
の第１３９頁乃至第１５１頁に、「ディジタル放送，米
国についで欧州も実用へ」として紹介されている。

【０００３】デジタル放送を行う場合、その消費電力が
できるだけ少なくなるようにすることが望まれる。この
ような電力制限の厳しいこのような通信路においては、
一般的に、誤り訂正符号を用いて符号化利得を得て電力
の低減が図られている。この様なシステムにおいては、
送信側で誤り訂正符号化を行い、受信側で誤り訂正復号
を行うのが一般的である。特に信号電力対雑音電力比
（Ｃ／Ｎ比）の小さい通信路においては、畳み込み符号
が有利であり、この符号はビタビ復号法を用いることに
より、容易に軟判定復号を行うことができ、高利得を得
ることができる。

【０００４】さらに、畳み込み符号化器の符号出力の系
列を、ある一定の規則に従って、間引くことにより、同
一の復号器を用いて、複数の符号化率を容易に実現でき
るパンクチャド符号が知られている。また、パンクチャ
ド符号化器の符号出力の系列をある一定の規則に従っ
て、ビット毎に拡散することによって、伝送路上で重畳
される雑音に対する耐性を向上させることができる。

【０００５】図８は、ＤＶＢの地上波テレビジョン放送
のための規格ＤＶＢ−Ｔにおいて提案されている送信装
置の構成例を表している。この装置では、パンクチャド
畳み込み符号、ビット拡散、ＱＰＳＫ変調方式が用いら
れている。

【０００６】即ち、図８の例においては、情報源１より
出力された１ビットシリアルデータは、畳み込み符号化
器２に入力され、パンクチャド符号の母符号系列Ｘ，Ｙ
が生成される。この例では、符号化率が１／２とされて
いる。Ｘ，Ｙは、それぞれ１ビットの符号系列を表して
いる。

【０００７】この符号系列Ｘ，Ｙは、ビット消去回路３
に入力され、所定の規則に従って、ビット消去処理が行
われるようになされている。ビット消去回路３より出力
されたシリアル化されたパンクチャド符号系列は、直並
列変換器４に入力され、１系列のデータから２系列のデ
ータに変換されるようになされている。

【０００８】直並列変換器４より出力された２系列のデ
ータｘ，ｙは、ビット拡散回路５−１，５−２にそれぞ
れ入力され、ビットの順番が拡散（交錯）されるビット
拡散処理が行われるようになされている。ビット拡散回
路５−１，５−２より出力されたビット拡散後のデータ
ｘ’，ｙ’は、信号点割当回路６に入力され、伝送路上
のシンボルへ割り当てられる。信号点割当回路６は、相
互に直交する同相成分（Ｉ成分）と直交成分（Ｑ成分）
で表される信号点の座標データＩ’，Ｑ’を出力する。

【０００９】シンボル拡散回路７は、信号点割当回路６
より出力された座標データＩ’，Ｑ’により規定される
シンボルの順番を拡散するシンボル拡散処理を実行し、
拡散後のシンボルのＩ成分とＱ成分を出力する。変調器
８は、例えば、ＯＦＤＭ(Orthogonal Frequency Divisi
on Multiplex)方式で、Ｉ成分とＱ成分をデジタル変調
し、アンテナ９を介して電波で出力するようになされて
いる。

【００１０】図９は、畳み込み符号化器２の構成例を表
している。但し、この構成例は、ＤＶＢ−Ｔで規定され
ているものではなく、畳み込み処理の説明のための原理
的構成を示すものである。この例においては、情報源１
より出力された１ビットのシリアルデータが端子２１か
ら入力され、遅延回路２２，２３により、それぞれ１ク
ロック分ずつ順次遅延された後、加算回路２４と２５に
出力されている。加算回路２４にはまた、端子２１の出
力と遅延回路２２の出力とが供給されており、加算回路
２４は、これらのデータを加算（排他的論理和演算）し
た後、端子２６からデータＸとして出力するようになさ
れている。また、加算回路２５は、端子２１の出力と遅
延回路２３の出力を加算（排他的論理和演算）して、端
子２７からデータＹとして出力するようになされてい
る。

【００１１】即ち、この実施例においては、１ビットの
入力に対して、遅延回路２２と２３の内部状態から定ま
る２ビットの母符号が出力されることになる。この例の
場合、拘束長が３、内部遅延素子が２、状態数が４、符
号化率が１／２となる。

【００１２】図１０は、この畳み込み符号化器２の状態
遷移図を表している。この畳み込み符号化器２の状態遷
移は、次のようになる。

【００１３】即ち、例えば、状態００（遅延素子２２の
出力と遅延素子２３の出力が共に０の状態）において、
端子２１から０が入力されると、端子２６，２７から、
（ＸＹ）＝（００）が出力され、状態００に遷移する。
状態００から１が入力されると、（ＸＹ）＝（１１）が
出力され、状態は１０に遷移する。状態０１から０が入
力されると、（ＸＹ）＝（１１）が出力され、状態００
に遷移する。状態０１から１が入力されると、（ＸＹ）
＝（００）が出力され、状態１０に遷移する。

【００１４】他の状態においても、図１０に示すよう
に、０または１の入力に対して、図示した出力が出さ
れ、図示した状態に遷移する。

【００１５】ビット消去回路３では、ある規則に従っ
て、母符号系列（ＸＹ）から適当な位置のデータを消去
することによって、結果として符号化率を変えることが
できる。以下に、例えば、 Ｘ：１０ Ｙ：１１ のような消去マップに従ってビットが消去される場合に
ついて説明する。

【００１６】消去マップの１に対応するビットは伝送さ
れ、０に対応するビットは伝送されない（消去され
る）。消去マップによれば、ある時点での畳み込み符号
化器２の出力Ｘ（＝Ｘ１）とＹ（＝Ｙ１）は、Ｘ１Ｙ１
の順で伝送され、次の時点では、畳み込み符号化器２の
出力Ｘ（＝Ｘ２）は消去されて伝送されず、Ｙ（＝Ｙ
２）のみ伝送されることになる。即ち、この２つの時点
で伝送されるビットは、Ｘ１Ｙ１Ｙ２となる。この操作
で畳み込み符号化器２に入力されるビット数は２ビッ
ト、ビット消去回路３から出力されるビット数は３ビッ
トとなるので、符号化率Ｒは２／３となる。この操作は
２単位時間ごとに繰り返される。

【００１７】直並列変換器４では、入力される１系列の
データＸ１，Ｙ１，Ｙ２，・・・が２系列のデータ
（ｘ，ｙ）に変換される。

【００１８】ビット拡散回路５−１，５−２は、入力デ
ータ系列ｘ，ｙの順番を所定の規則に従って入れ替える
ことによって、ビットを拡散する。このとき、一般にビ
ット拡散回路５−１と５−２の拡散方法は異なるものと
される。

【００１９】以下にビット拡散の例を示す。Ｍビットの
入力データを１ブロックとし、適当な数値ｓを定める。
ビット拡散は、Ｍビットの入力系列からなるベクトル
（Ｂ０，Ｂ１，・・・，Ｂｋ，・・・，ＢＭ−１）か
ら、拡散後のＭビットの出力系列からなるベクトル
（Ｂ’０，Ｂ’１，・・・，Ｂ’ｎ，・・・，Ｂ’Ｍ−
１）への置換を意味する。このとき、Ｂ’ｎ＝Ｂｋ（ｎ
＝ｋ＋ｓ mod Ｍ）である。

【００２０】ビット拡散回路５−１，５−２で異なるｓ
を用いることによって、同じアルゴリズムで異なるビッ
ト拡散回路を構成することができる。

【００２１】信号点割当回路６では、入力されたデータ
（ｘ’，ｙ’）を伝送路上のシンボルへ割り当てる。割
り当ては、例えば図１１に示すように、ＱＰＳＫ方式に
従って行われる。即ち、 （ｘ’，ｙ’）＝（０，０）のとき、（Ｉ’，Ｑ’）＝
（１／√２，１／√２）、 （ｘ’，ｙ’）＝（０，１）のとき、（Ｉ’，Ｑ’）＝
（１／√２，−１／√２）、 （ｘ’，ｙ’）＝（１，０）のとき、（Ｉ’，Ｑ’）＝
（−１／√２，１／√２）、 （ｘ’，ｙ’）＝（１，１）のとき、（Ｉ’，Ｑ’）＝
（−１／√２，−１／√２） として割り当てが行われる。

【００２２】シンボル拡散回路７は、（Ｉ’，Ｑ’）で
表されるシンボルＳ’の順番を所定の規則に従って入れ
替えることによって、シンボルの拡散を行い、シンボル
Ｓ（Ｉ，Ｑ）を得るものであり、これによって、伝送路
上で受けたバースト的な誤りを拡散することができる。

【００２３】具体的な例を示すと、Ｎ−１個のシンボル
を拡散の単位ブロックとして、Ｎ未満の、Ｎと互いに素
な数Ｇを定めたとき、拡散は、拡散前のシンボルを要素
とするベクトル（Ｓ’１，Ｓ’２，・・・，Ｓ’ｋ，・
・・，Ｓ’Ｎ−１）から拡散後のシンボルを要素とする
ベクトル（Ｓ１，Ｓ２，・・・，Ｓｎ，・・・，ＳＮ−
１）への置換として実行される。このとき、Ｓｎ＝Ｓ’
ｋ（ｎ＝Ｇ＾ｋ mod Ｎ）である。

【００２４】変調器８では、入力されるシンボルＳのＩ
成分とＱ成分に従って、搬送波を変調し、アンテナ９を
介して送信する。

【００２５】図１２は、図８の送信装置より送信された
データを受信する受信装置の構成例を表している。復調
器３２は、アンテナ３１を介して受信した電波を復調
し、Ｉ成分信号とＱ成分信号を出力する。シンボル逆拡
散回路３３は、図８のシンボル拡散回路７におけるシン
ボル拡散処理と逆の処理、即ち、シンボル拡散回路７に
おいて入れ替えたシンボルの順番を元の順番に戻す処理
を行い、Ｉ信号成分Ｉ’とＱ信号成分Ｑ’を出力する。

【００２６】ビット逆拡散回路３４−１，３４−２は、
シンボル逆拡散回路３３より出力されたＩ’信号とＱ’
信号に対して、図８のビット拡散回路５−１，５−２に
おいて変更したビットの順番を、元の順番に戻す処理を
実行する。

【００２７】ビット逆拡散回路３４−１，３４−２より
出力されたＩ’信号成分に対応するデータｘと、Ｑ’信
号成分に対応するデータｙは、並直列変換器３５に入力
され、２系列のデータ（ｘ，ｙ）から１系列のデータに
変換され、ビット挿入回路３６に供給される。

【００２８】ビット挿入回路３６においては、図８のビ
ット消去回路３におけるビット消去処理と反対に、ビッ
ト挿入処理が行われる。ビット挿入回路３６により、ビ
ットが挿入されたＩ信号成分のデータｘとＱ信号成分の
データｙは、ビタビ復号器３７に入力され、ビタビ復号
され、再生情報３８として出力されるようになされてい
る。

【００２９】次に、その動作について説明する。

【００３０】アンテナ３１で受けた受信信号は、復調器
３２で復調されて、各シンボルのＩ成分とＱ成分のデー
タが得られる。このＩ成分とＱ成分のデータは、シンボ
ル逆拡散回路３３に入力され、そこで、シンボル拡散回
路７における場合と逆の操作が行なわれ、逆拡散された
データＩ’とＱ’が得られる。

【００３１】即ち、この逆拡散の操作は、シンボル拡散
回路７で用いた場合と同じ値Ｎ，Ｇを用いて表すと、逆
拡散前のシンボルを要素とするベクトル（Ｓ１，Ｓ２，
・・・，Ｓｎ，・・・，ＳＮ−１）を、逆拡散後のシン
ボルを要素とするベクトル（Ｓ’１，Ｓ’２，・・・，
Ｓ’ｋ，・・・，Ｓ’Ｎ−１）へ置換する処理となる。
このとき、Ｓｎ＝Ｓ’ｋ（ｎ＝Ｇ＾ｋ mod Ｎ）であ
る。

【００３２】シンボル逆拡散回路３３から供給されたＩ
成分データＩ’と、Ｑ成分データＱ’は、それぞれビッ
ト逆拡散回路３４−１，３４−２に供給される。

【００３３】ビット逆拡散回路３４−１，３４−２は、
それぞれ、ビット拡散回路５−１，５−２に対応し、そ
れぞれ、ビット拡散回路５−１，５−２と逆の操作を行
う。

【００３４】即ち、Ｍ個の入力データを１ブロックと
し、適当な数値ｓを定め、Ｍ個の入力系列からなるベク
トル（Ｂ’０，Ｂ’１，・・・，Ｂ’ｎ，・・・，Ｂ’
Ｍ−１）から、逆拡散後のＭ個の出力系列からなるベク
トル（Ｂ０，Ｂ１，・・・，Ｂｋ，・・・，ＢＭ−１）
が求められる。このとき、Ｂ’ｎ＝Ｂｋ（ｎ＝ｋ＋ｓ m
od Ｍ）である。

【００３５】ここで、ビット逆拡散回路３４−１，３４
−２のビット逆拡散で用いる数値ｓは、それぞれ、ビッ
ト拡散回路５−１，５−２で用いる数値ｓと同じ値を用
いる。

【００３６】こうしてビット逆拡散されたデータ系列
（ｘ，ｙ）は、次段の並直列変換器３５に供給され、そ
こで直並列変換器４と逆の操作が行なわれ、２系列のデ
ータ（ｘ，ｙ）から１系列のデータに変換される。

【００３７】ビット挿入回路３６では、ビット消去回路
３と逆の操作が行われる。即ち、前述の例の消去マップ Ｘ：１０ Ｙ：１１ を用いたビット消去回路３の処理に対応して、ビット挿
入回路３６は、 Ｘ１，Ｙ１，Ｙ２（今の場合、ｘ１，ｙ１，ｙ２） の順で入力されるデータに対して、消去されているデー
タＸ２（ｘ２）に相当する位置で任意のダミーデータ
（ここでは０とする）を挿入して、Ｘデータとして、Ｘ
１（ｘ１），０を、Ｙデータとして、Ｙ１（ｙ１），Ｙ
２（ｙ２）を、この順で出力する。また、ダミーデータ
を挿入した位置を示す挿入フラグをビタビ復号器３７に
供給する。

【００３８】ビタビ復号器３７では、畳み込み符号化器
２の状態遷移（図１０）に従ってビタビ復号を行う。図
１３にビタビ復号器３７の例を示す。入力端子６２−
１，６２−２には、ビット挿入回路３６より出力された
データＸ，Ｙが、それぞれ入力される。これらのデータ
Ｘ，Ｙは、ブランチメトリック演算回路６３−１乃至６
３−４に入力されている。ブランチメトリック演算回路
６３−１においては、入力データ（Ｘ，Ｙ）と図１１に
示した座標点（１／√２，１／√２）との距離を、ブラ
ンチメトリックとして演算する。同様に、ブランチメト
リック演算回路６３−２乃至６３−４においては、入力
データ（Ｘ，Ｙ）と座標点（１／√２，−１／√２），
（−１／√２，１／√２）または（−１／√２，−１／
√２）との距離が演算されるようになされている。

【００３９】ブランチメトリック演算回路６３−１，６
３−４の出力（ブランチメトリック）ＢＭ００，ＢＭ１
１は、ＡＣＳ（Add Compare Select）回路６４−１，６
４−３に入力されている。同様に、ブランチメトリック
演算回路６３−２の出力（ブランチメトリック）ＢＭ０
１とブランチメトリック演算回路６３−３の出力（ブラ
ンチメトリック）ＢＭ１０が、ＡＣＳ回路６４−２，６
４−４に入力されている。

【００４０】ＡＣＳ回路６４−１，６４−３にはまた、
ステートメトリック記憶装置６６−１の出力（ステート
メトリック）ＳＭ００とステートメトリック記憶装置６
６−２の出力（ステートメトリック）ＳＭ０１が入力さ
れており、ＡＣＳ回路６４−２，６４−４には、ステー
トメトリック記憶装置６６−３の出力（ステートメトリ
ック）ＳＭ１０とステートメトリック記憶装置６６−４
の出力（ステートメトリック）ＳＭ１１が入力されてい
る。

【００４１】ＡＣＳ回路６４−１乃至６４−４は、入力
された一方のブランチメトリックＢＭとそれに対応する
ステートメトリックＳＭを加算するとともに、他方のブ
ランチメトリックＢＭとそれに対応するステートメトリ
ックＳＭを加算する。そして、ＡＣＳ回路６４−１乃至
６４−４は、２つの加算結果を比較し、その比較結果に
対応して、小さい方の加算値をステートメトリック記憶
装置６６−１乃至６６−４に、新たなステートメトリッ
クＳＭとして出力するとともに、その選択結果を表す信
号ＳＥＬ００乃至ＳＥＬ１１をパスメモリ６５に出力し
ている。さらに、パスメモリ６５には、ステートメトリ
ック記憶装置６６−１乃至６６−４からステートメトリ
ックＳＭ００乃至ＳＭ１１が入力されている。

【００４２】ステートメトリック記憶装置６６−１乃至
６６−４は、端子６１から入力される信号によりリセッ
トされるようになされている。パスメモリ６５は、端子
６７から復号結果を出力するようになされている。

【００４３】次に、その動作について説明する。

【００４４】ブランチメトリック演算回路６３−１で
は、入力データ（Ｘ，Ｙ）と座標点（１／√２，１／√
２）との距離がブランチメトリックＢＭ００として計算
される。同様にブランチメトリック演算回路６３−２で
は入力データ（Ｘ，Ｙ）と座標点（１／√２，−１／√
２）との距離、ブランチメトリック演算回路６３−３で
は入力データ（Ｘ，Ｙ）と座標点（−１／√２，１／√
２）との距離、ブランチメトリック演算回路６３−４で
は入力データ（Ｘ，Ｙ）と座標点（−１／√２，−１／
√２）との距離が、ブランチメトリックＢＭ０１，ＢＭ
１０，ＢＭ１１としてそれぞれ計算される。なお、ここ
では、前段のビット挿入回路３６から供給される挿入フ
ラグに従って、挿入されたダミーデータに関する距離計
算は省略される。即ち、挿入されたビットと比較すべき
座標との距離は、すべて同じ（例えば０）とされる。

【００４５】ＡＣＳ回路６４−１では畳み込み符号化器
２の状態遷移に従って次の２つの式が計算され、尤度の
大きい方、即ち、計算結果の小さい方が選択され、その
選択情報ＳＥＬは後段のパスメモリ６５に、その計算結
果ＳＭはステートメトリック記憶装置６６−１に、それ
ぞれ供給される。

【００４６】ＳＭ００＋ＢＭ００ （１） ＳＭ０１＋ＢＭ１１ （２）

【００４７】ここで、ＳＭ００は、１単位時間前のステ
ートメトリック記憶装置６６−１の値、ＳＭ０１は、１
単位時間前のステートメトリック記憶装置６６−２の
値、ＢＭ００は、ブランチメトリック演算回路６３−１
の演算結果、ＢＭ１１は、ブランチメトリック演算回路
６３−４の演算結果を、それぞれ表している。

【００４８】式（１）の計算結果の方が小さければＳＥ
Ｌ００＝０が、式（２）の計算結果の方が小さければＳ
ＥＬ００＝１が、後段のパスメモリ６５に供給される。
そして、前者の場合、ＳＭ００＋ＢＭ００が、後者の場
合、ＳＭ０１＋ＢＭ１１が、それぞれステートメトリッ
ク記憶装置６６−１に、新たなステートメトリックＳＭ
００として記憶される。

【００４９】この計算を図１０の状態遷移図に沿って説
明する。状態００に到達するパスは２本あり、１本目は
状態００で０が入力され、００を出力するパスで、比較
される計算式は式（１）のようになり、２本目は状態０
１で０が入力され、１１を出力するパスで、比較される
計算式は式（２）のようになる。計算結果のうち小さい
ほうが新たなステートメトリックＳＭ００としてステー
トメトリック記憶装置６６−１に供給される。

【００５０】同様の動作が、ＡＣＳ回路６４−２乃至６
４−４においても行われる。なお、ステートメトリック
記憶装置６６−１乃至６６−４は、システムが動作する
初期段階で０にリセットされる。この制御は図には示し
ていない制御装置から端子６１を介して行われる。

【００５１】パスメモリ６５では、図１０の状態遷移図
に従って、ＡＣＳ回路６４−１乃至６４−４からの選択
情報ＳＥＬ００乃至ＳＥＬ１１を用いて、入力データ、
即ち復号データの選択、記憶、伝搬を行う。

【００５２】図１４は、ブランチメトリック演算回路６
３−１の構成例を表している。端子６２−１より入力さ
れたデータＸは、減算回路５１に入力され、発生回路５
２からの１／√２で減算されるようになされている。減
算回路５１の出力は、乗算回路５３に分岐して入力さ
れ、乗算される（即ち、自乗される）ようになされてい
る。セレクタ２０３は、乗算回路５３の出力と、発生回
路２０２の出力の供給を受け、端子２０１を介してＸに
対する挿入フラグが、ビット挿入回路３６より入力され
たとき、発生回路２０２が発生する０を選択し、その他
のとき、乗算回路５３の出力を選択し、加算回路５４に
出力する。

【００５３】同様に、端子６２−２より入力されたデー
タＹが、減算回路５５に入力され、発生回路５６からの
１／√２で減算されるようになされている。減算回路５
５の出力は、乗算回路５７に分岐して入力され、乗算
（自乗）されるようになされている。セレクタ２０６
は、乗算回路５７の出力と、発生回路２０５の出力の供
給を受け、端子２０４を介してＹに対する挿入フラグが
ビット挿入回路３６より入力されたとき、発生回路２０
５が発生する０を選択し、その他のとき、乗算回路５７
の出力を選択し、加算回路５４に出力している。加算回
路５４は、セレクタ２０３の出力とセレクタ２０６の出
力とを加算し、ブランチメトリックＢＭ００として出力
するようになされている。

【００５４】即ち、この例においては、挿入フラグが入
力されないとき、減算回路５１が、Ｘ−１／√２を出力
し、これが乗算回路５３において自乗され、乗算回路５
３から（Ｘ−１／√２）²が出力される。同様に、減算
回路５５が、Ｙ−１／√２を出力し、この値が乗算回路
５７により自乗され、乗算回路５７は（Ｙ−１／√２）
²を出力する。加算回路５４は、乗算回路５３の出力と
乗算回路５７の出力の加算値（Ｘ−１／√２）²＋（Ｙ
−１／√２）²をブランチメトリックＢＭ００として出
力する。

【００５５】一方、Ｘに対する挿入フラグが入力された
とき、セレクタ２０３は、０を出力するので、加算回路
５４の出力は、（Ｙ−１／√２）²となり、Ｙに対する
挿入フラグが入力されたとき、セレクタ２０６は、０を
出力するので、加算回路５４の出力は、（Ｘ−１／√
２）²となる。

【００５６】ブランチメトリック演算回路６３−２乃至
６３−４においても、図１４に示した場合と同様の構成
の回路により、同様の演算が行われる。但し、ブランチ
メトリック演算回路６３−２においては、発生回路５２
の出力は１／√２、発生回路５６の出力は−１／√２と
される。また、ブランチメトリック演算回路６３−３に
おいては、発生回路５２と５６の出力は、それぞれ−１
／√２と１／√２とされ、ブランチメトリック演算回路
６３−４においては、それぞれ−１／√２と−１／√２
とされる。

【００５７】図１５にパスメモリ６５のブロック図を示
す。端子７１−１乃至７１−４には、ＡＣＳ回路６４−
１乃至６４−４より出力された選択情報ＳＥＬ００乃至
ＳＥＬ１１が入力されている。これらの選択情報ＳＥＬ
００乃至ＳＥＬ１１は、それぞれ２入力１出力のセレク
タ７３−１乃至７３−４に制御信号として入力されてい
る。また、セレクタ７３−１には、２つの入力として、
端子７２−１から固定データ０が入力されている。同様
に、セレクタ７３−２乃至７３−４には、端子７２−２
乃至７２−４から、それぞれ２入力として固定データ
０，１または１が入力されている。

【００５８】セレクタ７３−１乃至７３−４は、選択情
報ＳＥＬ００乃至ＳＥＬ１１に対応して、２つの入力の
うちの一方を選択し、後段のレジスタ８１−１乃至８１
−４に出力する。但し、この第１列目のセレクタ７３−
１乃至７３−４には、上述したように、端子７２−１乃
至７２−４から２入力として同一のデータが入力されて
いるため、レジスタ８１−１乃至８１−４には、それぞ
れ０，０，１または１が記憶されることになる。

【００５９】以下、同様に、ｎ列（図１５の例の場合、
４列）のセレクタとレジスタからなる構成が設けられて
いる。即ち、第２列目においては、セレクタ７４−１乃
至７４−４とレジスタ８２−１乃至８２−４が設けられ
ている。セレクタ７４−１，７４−３には、前列のレジ
スタ８１−１の出力とレジスタ８１−２の出力が供給さ
れている。セレクタ７４−２，７４−４には、レジスタ
８１−３の出力とレジスタ８１−４の出力が入力されて
いる。そして、セレクタ７４−１乃至７４−４は、選択
情報ＳＥＬ００乃至ＳＥＬ１１の値に対応して、２入力
のうちの一方を選択し、後段のレジスタ８２−１乃至８
２−４に出力する処理を行う。例えば、レジスタ７４−
１は、選択情報ＳＥＬ００が０であるとき、レジスタ８
１−１の出力を選択し、選択情報ＳＥＬ００が１である
とき、レジスタ８１−２の出力を選択し、出力するよう
になされている。

【００６０】最終列のレジスタ８４−１乃至８４−４の
出力は、４入力１出力のセレクタ８５に入力されてい
る。

【００６１】最小値比較回路８８には、端子８７−１乃
至８７−４から、図１３のステートメトリック記憶装置
６６−１乃至６６−４より出力されたステートメトリッ
クＳＭ００乃至ＳＭ１１が入力されている。最小値比較
回路８８は、４つのステートメトリックの大きさを比較
し、最小のものを選択する。そして、ステートメトリッ
クＳＭ００が最小であったとき、データ００を出力し、
ステートメトリックＳＭ０１が最小であったとき、デー
タ０１を出力し、ステートメトリックＳＭ１０が最小で
あったとき、データ１０を出力し、ステートメトリック
ＳＭ１１が最小であったとき、データ１１を出力する。
セレクタ８５は、最小値比較回路８８からの入力が００
であるとき、レジスタ８４−１の出力を選択し、０１で
あるとき、レジスタ８４−２の出力を選択し、１０であ
るとき、レジスタ８４−３の出力を選択し、１１である
とき、レジスタ８４−４の出力を選択し、端子８６から
復号結果として出力するようになされている。端子７２
−１乃至７２−４の固定値は、それぞれの状態に対応す
る復号情報を意味する。

【００６２】このような、パスメモリ６５の結線は、図
１０の状態遷移図に基づいている。パスメモリ６５の構
成のうち、最上行は状態００に、第２行目は状態０１
に、第３行目は状態１０に、最下行は状態１１に、それ
ぞれ対応する。また、第１列目は復号情報の取り込みを
行う。図１０によれば、状態００に到達するパスは、状
態００と状態０１からの２本存在する。それぞれのパス
に対応する入力ビット即ち復号情報は、いずれの場合も
０である。そこで、状態００（最上行）における第１列
では、選択情報ＳＥＬ００によってそれに対応する復号
情報０が選択されるように、セレクタ７３−１の入力端
子が配線されている。

【００６３】第１列目においては、状態０１、状態１
０、状態１１に対しても同様にして結線されている。

【００６４】第２列目以降においては、復号系列の選
択、伝搬および記憶が行われる。図１０によれば、状態
００に到達するパスは、状態００、状態０１からの２本
存在する。そこで、状態００における第２列では、選択
情報ＳＥＬ００によって、それに対応する状態からのデ
ータが選択されるように、セレクタ７４−１の入力端子
が配線されている。

【００６５】第２列目以降においても、同様に結線され
ている。さらに、第２行乃至第３行の状態０１、状態１
０、状態１１においても同様にして結線されている。

【００６６】パスメモリ６５の最終列では、記憶された
４つの復号データから、最も尤度の大きいパスに対応す
るデータが最終的な復号データとして出力される。「最
も尤度の大きいパス」とは、４つのステートメトリック
ＳＭ００乃至ＳＭ１１のうち、最小の値を持つものに対
応するパスであり、セレクタ８５で、その時点における
ステートメトリックの最小値に対応するパス、即ち、最
も尤度の大きいパスが選択されることになる。

【００６７】

【発明が解決しようとする課題】ところで、近年、高速
（高ビットレート）の伝送が叫ばれる中、前述のデジタ
ルデータ伝送システムの変調方式を、ＱＰＳＫから１６
ＱＡＭ、６４ＱＡＭ、２５６ＱＡＭ等に拡張することが
考えられる。こうすると、伝送できるビット数は、ＱＰ
ＳＫの２ビットに対してそれぞれ、４ビット、６ビッ
ト、または８ビットとなり、ＱＰＳＫに対して２倍、３
倍、６倍に増加することになる。

【００６８】図１６に１６ＱＡＭによるデータ送信装置
のブロック図を示す。図１６において、図８における場
合と対応する部分には、同一の符号を付してある。即
ち、この例においては、直並列変換器４において、ビッ
ト消去回路３より出力されたシリアルデータが、４ビッ
トを単位とするデータｕ，ｖ，ｘ，ｙに変換される。そ
して、各データ毎に、ビット拡散回路９１−１乃至９１
−４において、ビット拡散処理が行われ、データｕ’，
ｖ’，ｘ’，ｙ’として、信号点割当回路６に供給され
るようになされている。その他の構成は、図８における
場合と同様である。

【００６９】即ち、この例においては、直並列変換器４
において、１系列のデータが１６ＱＡＭに対応する４系
列のデータ（ｕ，ｖ，ｘ，ｙ）に変換され、それぞれが
ビット拡散回路９１−１乃至９１−４において、所定の
規則に従って、ビットの順番を入れ替えることにより、
ビット拡散処理が行われる。その処理は、図８における
ビット拡散回路５−１，５−２における処理と同様の処
理であり、それぞれが異なる数値ｓを用いて、異なるビ
ット拡散処理を実行する。

【００７０】信号点割当回路６では、入力された４ビッ
トのデータ（ｕ’，ｖ’，ｘ’，ｙ’）を伝送路上のシ
ンボルへ割り当てる。割り当ては、例えば図１７に従っ
て行われる。即ち、例えば、 （ｕ’，ｖ’，ｘ’，ｙ’）＝（０，０，０，０）のと
き、 （Ｉ’，Ｑ’）＝（３／√１０，３／√１０）、 （ｕ’，ｖ’，ｘ’，ｙ’）＝（０，０，０，１）のと
き、 （Ｉ’，Ｑ’）＝（３／√１０，１／√１０） としてに割り当てが行われる。

【００７１】他の入力に関しても同様に割り当てが行わ
れる。

【００７２】以下、図８における場合と同様の処理が行
われ、データが送信される。

【００７３】図１６に示す送信装置で、図１７に示すよ
うな１６ＱＡＭ方式で信号点割り当てを行い、送信した
データを受信する場合、受信装置は、図１２に対応し
て、図１８に示すように構成することが考えられる。し
かしながら、実際には、図１８に示すように受信装置を
構成することはできない。

【００７４】即ち、上述したように、シンボル逆拡散回
路３３に復調器３２より入力されるデータ（Ｉ，Ｑ）の
それぞれの成分Ｉ，Ｑは、ＱＰＳＫ方式の場合、それぞ
れが１ビットを表していたが、１６ＱＡＭ方式の場合、
それぞれが２ビットを表すことになる。例えば、図１７
に示す信号点配置の場合、Ｉは、第１のビットと第３の
ビットの情報を含み、Ｑは、第２のビットと第４のビッ
トの情報を含んでいる。しかしながら、例えば、Ｉは、
１／√１０や３／√１０といった１つの値であり、Ｑも
同様に１つの値である。従って、これを図１８に示すよ
うに、ｕ’，ｖ’に分割したり、ｘ’，ｙ’に分割する
ことはできない。その結果、１６ＱＡＭ方式の場合にお
けるデータ受信装置は、やはり図１２に示すように構成
されることになる。

【００７５】その結果、図１２のビット挿入回路３６に
おいて行われる処理は、次のようになると考えられる。

【００７６】例えば、図１９（Ａ）に示すように、ビッ
ト挿入回路３６に、ｘ１，ｙ１，ｘ２，ｙ２，ｘ３，ｙ
３，・・・のようにデータが入力されたとすると、同図
（Ｂ）に示すように、ｘ１，ｙ１が、データＸ１，Ｙ１
として出力され、次にダミーデータｄが、データＸ２と
して出力され、データｘ２が、データＹ２として出力さ
れる。また、同様に、データｙ２，ｘ３が、データＸ
３，Ｙ３として出力された後、ダミーデータｄが、デー
タＸ４として出力され、次に、データｙ３が、データＹ
４として出力される。

【００７７】しかしながら、この処理は、図１６のビッ
ト消去回路３における処理と逆の処理を実行しているこ
とにはならない。即ち、ビット消去回路３において行っ
ていたビット消去（ビット操作）処理は、１ビット単位
で行っていたものである。これに対して、図１９（Ｂ）
に示すデータｘ１，ｙ２などは、それぞれが２ビットの
データに対応しているものであり、その後に１ビットの
ダミーデータｄを挿入し、さらにその次に２ビットのデ
ータｘ２を出力すると、結局、元のデータ配列とは全く
異なるデータ配列が出力されてしまうことになる。

【００７８】その結果、ビット挿入回路３６の出力を、
ビタビ復号器３７でビタビ復号すると、復号結果は、成
分が若干劣化するといった類のものではなく、全く異な
るものになるため、復号は不可能となる。

【００７９】これに対して、例えば図１８に示すデータ
受信装置のシンボル逆拡散回路３３において、硬判定を
行うようにすれば、図１８に示すように、（Ｉ，Ｑ）か
ら、ｕ’，ｖ’，ｘ’，ｙ’を生成することができると
考えられる。即ち、この場合、（Ｉ，Ｑ）の座標と図１
７に示す各信号点との距離が計算され、（Ｉ，Ｑ）が最
も距離の短い信号点に対応されるので、この信号点か
ら、ｕ’，ｖ’，ｘ’，ｙ’を生成することが可能であ
る。しかしながら、このような硬判定を行うと、正確な
データの復号が困難になる。

【００８０】本発明は、このような状況に鑑みてなされ
たものであり、１６ＱＡＭ、６４ＱＡＭ、２５６ＱＡＭ
などの多値多位相変調方式で伝送されてきたデータを正
確に復号化することができるようにするものである。

【００８１】

【課題を解決するための手段】請求項１に記載のデータ
受信装置は、データのシンボルが伝送され、かつ、その
シンボルが受信された事後確率をシンボル毎に計算し、
所定のビットが所定の値であるシンボルの事後確率の総
和を、そのビットに対するメトリックとして計算するメ
トリック計算手段と、メトリックを利用してデータの復
号を行う復号手段とを備えることを特徴とする。

【００８２】請求項４に記載のデータ受信方法は、デー
タのシンボルが伝送され、かつ、そのシンボルが受信さ
れた事後確率をシンボル毎に計算し、所定のビットが所
定の値であるシンボルの事後確率の総和を、そのビット
に対するメトリックとして計算するステップと、メトリ
ックを利用してデータの復号を行うステップとを備える
ことを特徴とする。

【００８３】請求項５に記載のデータ受信装置は、デー
タのシンボルが伝送され、かつ、そのシンボルが受信さ
れた事後確率をシンボル毎に計算し、所定のビットが所
定の値であるシンボルの事後確率の総和の対数に−１を
乗じた値を、そのビットに対するメトリックとして計算
するメトリック計算手段と、メトリックを利用してデー
タの復号を行う復号手段とを備えることを特徴とする。

【００８４】請求項８に記載のデータ受信方法は、デー
タのシンボルが伝送され、かつ、そのシンボルが受信さ
れた事後確率をシンボル毎に計算し、所定のビットが所
定の値であるシンボルの事後確率の総和の対数に−１を
乗じた値を、そのビットに対するメトリックとして計算
するステップと、メトリックを利用してデータの復号を
行うステップとを備えることを特徴とする。

【００８５】請求項１に記載のデータ受信装置において
は、メトリック計算手段は、データのシンボルが伝送さ
れ、かつ、そのシンボルが受信された事後確率をシンボ
ル毎に計算し、所定のビットが所定の値であるシンボル
の事後確率の総和を、そのビットに対するメトリックと
して計算し、復号手段は、メトリックを利用してデータ
の復号を行う。

【００８６】請求項４に記載のデータ受信方法において
は、データのシンボルが伝送され、かつ、そのシンボル
が受信された事後確率をシンボル毎に計算し、所定のビ
ットが所定の値であるシンボルの事後確率の総和を、そ
のビットに対するメトリックとして計算し、そのメトリ
ックを利用してデータの復号を行う。

【００８７】請求項５に記載のデータ受信装置において
は、メトリック計算手段は、データのシンボルが伝送さ
れ、かつ、そのシンボルが受信された事後確率をシンボ
ル毎に計算し、所定のビットが所定の値であるシンボル
の事後確率の総和の対数に−１を乗じた値を、そのビッ
トに対するメトリックとして計算し、復号手段は、メト
リックを利用してデータの復号を行う。

【００８８】請求項８に記載のデータ受信方法において
は、データのシンボルが伝送され、かつ、そのシンボル
が受信された事後確率をシンボル毎に計算し、所定のビ
ットが所定の値であるシンボルの事後確率の総和の対数
に−１を乗じた値を、そのビットに対するメトリックと
して計算し、そのメトリックを利用してデータの復号を
行う。

【００８９】

【発明の実施の形態】図１は、図１６のデータ送信装置
で送信されたデータを受信する、本発明のデータ受信装
置の第１の実施例を表している。図１において、従来の
図１２に示す場合と対応する部分には、同一の符号を付
してある。図１の実施例においては、シンボル逆拡散回
路３３は、図１６のシンボル拡散回路７におけるシンボ
ル拡散処理と逆の処理、即ち、シンボル拡散回路７にお
いて入れ替えたシンボルの順番を元の順番に戻す処理を
行い、Ｉ信号成分Ｉ’とＱ信号成分Ｑ’をメトリック計
算回路３９（メトリック計算手段）に出力するようにな
されている。

【００９０】メトリック計算回路３９は、供給されたＩ
信号成分Ｉ’およびＱ信号成分Ｑ’から第１乃至第４の
ビットに対するメトリックを計算し、計算したメトリッ
クｕ’，ｖ’，ｘ’，ｙ’を、ビット逆拡散回路１０１
−１乃至１０１−４にそれぞれ出力するようになされて
いる。

【００９１】メトリック計算回路３９は、図２に示すよ
うに構成される。図２に示すように、シンボル逆拡散回
路３３より供給されたＩ’信号とＱ’信号は、ｎ個の確
率計算回路１１１−１乃至１１１−ｎに入力される。今
の場合、図１７に示すように、１６ＱＡＭで信号点割り
当て処理が行われているので、このｎは１６とされる。

【００９２】確率計算回路１１１−１は、図１７に示す
１６ＱＡＭの００００に対応するシンボルＳ００００が
送信され、受信信号Ｒが受信された事後確率Ｐ（Ｓ００
００∩Ｒ）を計算し、確率計算回路１１１−２は、１６
ＱＡＭの０００１に対応するシンボルＳ０００１が送信
され、受信信号Ｒが受信された事後確率Ｐ（Ｓ０００１
∩Ｒ）を計算するようになされている。

【００９３】以下、同様に、確率計算回路１１１−３
は、１６ＱＡＭの００１０に対応するシンボルＳ００１
０が送信され、受信信号Ｒが受信された事後確率Ｐ（Ｓ
００１０∩Ｒ）を計算し、確率計算回路１１１−４乃至
１１１−１５は、シンボルＳ００１１乃至Ｓ１１１０に
対応する事後確率を計算するようになされている。そし
て、確率計算回路１１１−１６は、１６ＱＡＭの１１１
１に対応するシンボルＳ１１１１が送信され、受信信号
Ｒが受信された事後確率Ｐ（Ｓ１１１１∩Ｒ）を計算す
るようになされている。

【００９４】なお、本実施例においては、シンボルの第
１乃至第４のビットのいずれかが０であるときの事後確
率を、そのビットに対応するメトリックとして計算して
いるので、事後確率Ｐ（Ｓ１１１１∩Ｒ）を計算する確
率計算回路１１１−１６は、特に必要なく、取り除いて
もよい。

【００９５】加算回路１１２−１は、第１のビットが０
であるシンボル、即ち、Ｓ００００，Ｓ０００１，Ｓ０
０１０，Ｓ００１１，Ｓ０１００，Ｓ０１０１，Ｓ０１
１０，Ｓ０１１１に対する事後確率を計算する確率計算
回路１１１−１乃至１１１−８からの出力を受け取り、
それらの値の総和を演算し、第１のビットに対するメト
リックとしてビット逆拡散回路１０１−１に出力するよ
うになされている。

【００９６】加算回路１１２−２は、第２のビットが０
であるシンボル、即ち、Ｓ００００，Ｓ０００１，Ｓ０
０１０，Ｓ００１１，Ｓ１０００，Ｓ１００１，Ｓ１０
１０，Ｓ１０１１に対する事後確率を計算する確率計算
回路１１１−１乃至１１１−４，１１１−９乃至１１１
−１２からの出力を受け取り、それらの値の総和を演算
し、第２のビットに対するメトリックとしてビット逆拡
散回路１０１−２に出力するようになされている。

【００９７】加算回路１１２−３は、第３のビットが０
であるシンボル、即ち、Ｓ００００，Ｓ０００１，Ｓ０
１００，Ｓ０１０１，Ｓ１０００，Ｓ１００１，Ｓ１１
００，Ｓ１１０１に対する事後確率を計算する確率計算
回路１１１−ｉ（ｉ＝１，２，５，６，９，１０，１
３，１４）からの出力を受け取り、それらの値の総和を
演算し、第３のビットに対するメトリックとしてビット
逆拡散回路１０１−３に出力するようになされている。

【００９８】加算回路１１２−４は、第４のビットが０
であるシンボル、即ち、Ｓ００００，Ｓ００１０，Ｓ０
１００，Ｓ０１１０，Ｓ１０００，Ｓ１０１０，Ｓ１１
００，Ｓ１１１０に対する事後確率を計算する確率計算
回路１１１−ｉ（ｉ＝１，３，５，７，９，１１，１
３，１５）からの出力を受け取り、それらの値の総和を
演算し、第４のビットに対するメトリックとしてビット
逆拡散回路１０１−４に出力するようになされている。

【００９９】ビット逆拡散回路１０１−ｉ（ｉ＝１，・
・・，４）は、メトリック計算回路３９より供給された
第ｉのビットに対するメトリックに対して、図１６のビ
ット拡散回路９１−ｉにおいて変更したビットの順番を
元の順番に戻す処理を実行するようになされている。ビ
ット逆拡散の処理が行われた第１乃至第４のビットに対
するメトリックは、並直列変換器３５に入力され、４系
列のデータから１系列のデータに変換されるようになさ
れている。

【０１００】図３は、図１のビタビ復号器３７（復号手
段）の構成例を表している。この実施例においては、入
力端子６２−１にビット挿入回路３６の出力Ｘ（第１の
ビットに対するメトリックｕまたは第３のビットに対す
るメトリックｘに対応する値）が入力され、入力端子６
２−２にビット挿入回路３６の出力Ｙ（第２のビットに
対するメトリックｖまたは第４のビットに対するメトリ
ックｙに対応する値）が入力されるようになされてい
る。

【０１０１】そして、入力端子６２−１より入力された
値Ｘは、セレクタ１３２−１に入力されるとともに、反
転回路１３１−１に入力され、そのビットがすべて反転
された後、セレクタ１３２−３に入力されるようになさ
れている。また、入力端子６２−２より入力された値Ｙ
は、セレクタ１３２−２に入力されるとともに、反転回
路１３１−２に入力され、そのすべてのビットが反転さ
れた後、セレクタ１３２−４に入力されるようになされ
ている。

【０１０２】セレクタ１３２−１は、定数発生回路１３
３−１の出力である値１と、入力端子６２−１を介して
値Ｘの供給を受け、ビット挿入回路３６より、Ｘに対す
る挿入フラグが入力されたとき、定数発生回路１３３−
１が発生した値１を選択し、その他のとき、値Ｘを選択
し、選択した値を乗算回路１２１−１，１２１−２に出
力するようになされている。

【０１０３】セレクタ１３２−２は、定数発生回路１３
３−２の出力である値１と、入力端子６２−２を介して
値Ｙの供給を受け、ビット挿入回路３６より、Ｙに対す
る挿入フラグが入力されたとき、定数発生回路１３３−
２が発生した値１を選択し、その他のとき、値Ｙを選択
し、選択した値を乗算回路１２１−１，１２１−３に出
力するようになされている。

【０１０４】セレクタ１３２−３は、定数発生回路１３
３−３の出力である値１と、反転回路１３１−１の出力
である、値Ｘを反転した値の供給を受け、ビット挿入回
路３６より、Ｘに対する挿入フラグが入力されたとき、
定数発生回路１３３−３が発生した値１を選択し、その
他のとき、値Ｘを反転した値を選択し、選択した値を乗
算回路１２１−３，１２１−４に出力するようになされ
ている。

【０１０５】セレクタ１３２−４は、定数発生回路１３
３−４の出力である値１と、反転回路１３１−２の出力
である、値Ｙを反転した値の供給を受け、ビット挿入回
路３６より、Ｙに対する挿入フラグが入力されたとき、
定数発生回路１３３−４が発生した値１を選択し、その
他のとき、値Ｙを反転した値を選択し、選択した値を乗
算回路１２１−２，１２１−４に出力するようになされ
ている。

【０１０６】乗算回路１２１−１は、セレクタ１３２−
１より供給された値と、セレクタ１３２−２より供給さ
れた値を乗算し、乗算結果をブランチメトリックＢＭ０
０として出力するようになされている。乗算回路１２１
−２は、セレクタ１３２−１より供給された値と、セレ
クタ１３２−４より供給された値を乗算し、乗算結果を
ブランチメトリックＢＭ０１として出力している。同様
に、乗算回路１２１−３は、セレクタ１３２−２より供
給された値と、セレクタ１３２−３より供給された値を
乗算し、乗算結果をブランチメトリックＢＭ１０として
出力し、乗算回路１２１−４は、セレクタ１３２−３よ
り供給された値と、セレクタ１３２−４より供給された
値を乗算し、その乗算結果をブランチメトリックＢＭ１
１として出力するようになされている。

【０１０７】乗算回路１２１−１の出力ＢＭ００と、乗
算回路１２１−４の出力ＢＭ１１は、ＡＣＳ回路１２２
−１，１２２−３に入力されている。同様に、乗算回路
１２１−２の出力ＢＭ０１と、乗算回路１２１−３の出
力ＢＭ１０が、ＡＣＳ回路１２２−２，１２２−４に入
力されている。

【０１０８】ＡＣＳ回路１２２−１，１２２−３にはま
た、ステートメトリック記憶装置６６−１の出力ＳＭ０
０とステートメトリック記憶装置６６−２の出力ＳＭ０
１が入力されており、ＡＣＳ回路１２２−２，１２２−
４には、ステートメトリック記憶装置６６−３の出力Ｓ
Ｍ１０とステートメトリック記憶装置６６−４の出力Ｓ
Ｍ１１が入力されている。

【０１０９】ＡＣＳ回路１２２−１乃至１２２−４は、
入力されたブランチメトリックとステートメトリックか
ら、新たなステートメトリックを計算し、その計算結果
をステートメトリック記憶装置６６−１乃至６６−４に
出力するとともに、選択されたパスに対応する情報ＳＥ
Ｌ００乃至ＳＥＬ１１をパスメモリ６５に出力するよう
になされている。

【０１１０】なお、本実施例のビタビ復号器３７のその
他の構成は、図１３における場合と同様であるので、そ
の説明を省略する。

【０１１１】なお、図１のデータ受信装置のその他の構
成は、図１２における場合と同様であるので、その説明
を省略する。

【０１１２】次に、図１のデータ受信装置の動作につい
て説明する。

【０１１３】アンテナ３１で受けた受信信号は、復調器
３２で復調されて、シンボルのＩ成分とＱ成分のデータ
が得られる。そして、このシンボルＩ成分とＱ成分のデ
ータは、シンボル逆拡散回路３３により処理された後、
メトリック計算回路３９に供給される。

【０１１４】次に、メトリック計算回路３９におけるメ
トリック計算について説明する。ここにおけるメトリッ
クとは、例えば、次式によって規定される、所定の受信
信号を受信したときに、その受信信号を構成するビット
に対する条件付き事後確率を意味する。 Ｐ（ｂｉ＝０｜Ｒ）＝Ｐ（ｂｉ＝０∩Ｒ）／Ｐ（Ｒ） （３）

【０１１５】ここで、Ｐ（ｂｉ＝０｜Ｒ）は、受信信号
Ｒ（Ｉ，Ｑ）を受信したとき、送信シンボルの第ｉのビ
ットｂｉが０である条件付き事後確率を、Ｐ（Ｒ）は、
受信信号Ｒ（Ｉ，Ｑ）を受信する確率を、Ｐ（ｂｉ＝０
∩Ｒ）は、第ｉのビットｂｉが０であるシンボルが送信
され、受信信号Ｒ（Ｉ，Ｑ）が受信された事後確率を、
それぞれ表している。

【０１１６】同様に、次式（４）によって、受信信号Ｒ
（Ｉ，Ｑ）を受信したとき、送信シンボルの第ｉのビッ
トが１である条件付き事後確率を求めることができる。 Ｐ（ｂｉ＝１｜Ｒ）＝Ｐ（ｂｉ＝１∩Ｒ）／Ｐ（Ｒ） （４）

【０１１７】ここで、Ｐ（ｂｉ＝１｜Ｒ）は、受信信号
Ｒ（Ｉ，Ｑ）を受信したとき、送信シンボルの第ｉのビ
ットｂｉが１である条件付き事後確率を、Ｐ（Ｒ）は、
受信信号Ｒ（Ｉ，Ｑ）を受信する確率を、Ｐ（ｂｉ＝１
∩Ｒ）は、第ｉのビットｂｉが１であるシンボルが送信
され、受信信号Ｒ（Ｉ，Ｑ）が受信された事後確率を、
それぞれ表している。

【０１１８】また、次式（５）によっても、受信信号Ｒ
（Ｉ，Ｑ）を受信したとき、送信シンボルの第ｉのビッ
トｂｉが１である条件付き事後確率を求めることができ
る。 Ｐ（ｂｉ＝１｜Ｒ）＝１−Ｐ（ｂｉ＝０｜Ｒ） （５）

【０１１９】受信信号Ｒを受信する確率Ｐ（Ｒ）がシン
ボルの種類に依存しないので、メトリック計算回路３９
は、上述の条件付き事後確率Ｐ（ｂｉ＝０｜Ｒ）に代わ
りに事後確率Ｐ（ｂｉ＝０∩Ｒ）をメトリックとして計
算するようになされている。このように、確率Ｐ（Ｒ）
の計算を省略することにより、回路構成を簡単にするこ
とができる。

【０１２０】即ち、メトリック計算回路３９は、１６Ｑ
ＡＭのシンボルを構成する第１乃至第４のビットに対す
るメトリックをそれぞれ計算し、第１のビットに対する
メトリックＰ（ｂ１＝０∩Ｒ）をｕ’、第２のビットに
対するメトリックＰ（ｂ２＝０∩Ｒ）をｖ’、第３のビ
ットに対するメトリックＰ（ｂ３＝０∩Ｒ）をｘ’、第
４のビットに対するメトリックＰ（ｂ４＝０∩Ｒ）を
ｙ’として出力している。

【０１２１】各々のメトリックの計算は、次式に従って
行われる。 Ｐ（ｂｉ＝０∩Ｒ）＝（１／１６）ΣＰ（Ｓ_j∩Ｒ） （６）

【０１２２】ここで、Ｐ（Ｓ_j∩Ｒ）は、第ｉのビット
が０であるシンボルＳ_jが送信され、受信信号Ｒが受信
された事後確率を表し、ΣＰ（Ｓ_j∩Ｒ）は、第ｉのビ
ットが０であるすべてのシンボルＳｊに対する事後確率
Ｐ（Ｓ_j∩Ｒ）の和を表している。

【０１２３】図２のメトリック計算回路３９において、
確率計算回路１１１−１は、Ｐ（Ｓ００００∩Ｒ）、即
ち、１６ＱＡＭの００００に対応するシンボルＳ０００
０が送信され、受信信号Ｒを受信した確率を計算する。

【０１２４】確率計算回路１１１−２は、Ｐ（Ｓ０００
１∩Ｒ）、即ち、１６ＱＡＭの０００１に対応するシン
ボルＳ０００１が送信され、受信信号Ｒを受信した確率
を計算する。

【０１２５】確率計算回路１１１−３は、Ｐ（Ｓ００１
０∩Ｒ）、即ち、１６ＱＡＭの００１０に対応するシン
ボルＳ００１０が送信され、受信信号Ｒを受信した確率
を計算する。

【０１２６】以下、同様にして、確率計算回路１１１−
４乃至１１１−１６は、１６ＱＡＭの残りのシンボルに
対しても、それぞれ事後確率を計算し、全部で１６個の
事後確率の計算結果を得る。

【０１２７】加算回路１１２−１は、第１のビットが０
のシンボル、即ち、Ｓ００００、Ｓ０００１、Ｓ００１
０、Ｓ００１１、Ｓ０１００、Ｓ０１０１、Ｓ０１１
０、Ｓ０１１１に対する上述の事後確率の総和を計算す
る。本来、この総和を１６で割算したものが、Ｐ（ｂ１
＝０∩Ｒ）となるが、すべてのメトリックを１６倍して
も特に問題はないので、メトリック計算回路３９は、こ
の事後確率の総和を第１のビットに対するメトリック
ｕ’として出力する。

【０１２８】加算回路１１２−２は、第２のビットが０
のシンボル、即ち、Ｓ００００、Ｓ０００１、Ｓ００１
０、Ｓ００１１、Ｓ１０００、Ｓ１００１、Ｓ１０１
０、Ｓ１０１１に対する上述の事後確率の総和を計算す
る。本来、この総和を１６で割算したものが、Ｐ（ｂ２
＝０∩Ｒ）となるが、すべてのメトリックを１６倍して
も特に問題はないので、メトリック計算回路３９は、こ
の事後確率の総和を第２のビットに対するメトリック
ｖ’として出力する。

【０１２９】加算回路１１２−３は、第３のビットが０
のシンボル、即ち、Ｓ００００、Ｓ０００１、Ｓ０１０
０、Ｓ０１０１、Ｓ１０００、Ｓ１００１、Ｓ１１０
０、Ｓ１１０１に対する上述の事後確率の総和を計算す
る。本来、この総和を１６で割算したものが、Ｐ（ｂ３
＝０∩Ｒ）となるが、すべてのメトリックを１６倍して
も特に問題はないので、メトリック計算回路３９は、こ
の事後確率の総和を第３のビットに対するメトリック
ｘ’として出力する。

【０１３０】加算回路１１２−４は、第４のビットが０
のシンボル、即ち、Ｓ００００、Ｓ００１０、Ｓ０１０
０、Ｓ０１１０、Ｓ１０００、Ｓ１０１０、Ｓ１１０
０、Ｓ１１１０に対する上述の事後確率の総和を計算す
る。本来、この総和を１６で割算したものが、Ｐ（ｂ４
＝０∩Ｒ）となるが、すべてのメトリックを１６倍して
も特に問題はないので、メトリック計算回路３９は、こ
の事後確率の総和を第４のビットに対するメトリック
ｙ’として出力する。

【０１３１】なお、図２の確率計算回路１１１−１乃至
１１１−１６における計算方法として、伝送路によって
様々な計算法が考えられるが、ガウス伝送路を仮定した
場合には、例えば、確率計算回路１１１−１において、
以下のように事後確率を計算することができる。 Ｐ（Ｓ００００∩Ｒ） ＝（１／（２π）^1/2σ）ｅｘｐ（−（‖Ｓ００００−Ｒ‖²）／（２σ²） ） （７）

【０１３２】ここで、σは伝送路の雑音電力の１／２の
平方根を表す。即ち、２σ²が伝送路の雑音電力を表
す。‖Ｓ００００−Ｒ‖は、シンボルＳ００００と受信
信号Ｒとの、Ｉ−Ｑ平面におけるユークリッド距離であ
る。

【０１３３】なお、式（７）の右辺の係数（１／（２
π）^1/2σ）は、ビタビ復号器３７による最尤パスの選
択に影響を与えないので、省略してもよい。その場合、
Ｐ（Ｓ００００）∩Ｒ）は、次のように計算される。 Ｐ（Ｓ００００∩Ｒ） ＝ｅｘｐ（−（‖Ｓ００００−Ｒ‖²）／（２σ²）） （７’）

【０１３４】確率計算回路１１１−２乃至１１１−１６
においても、同様にして、確率を計算することができ
る。

【０１３５】次に、ビット逆拡散回路１０１−１乃至１
０１−４は、メトリック計算回路３９より供給されたメ
トリックｕ’，ｖ’，ｘ’，ｙ’に対して、ビット逆拡
散の処理を行った後、並直列変換器３５に出力する。

【０１３６】そして、並直列変換器３５は、図１６の直
並列変換器４と逆の操作を行い、供給された４系統のデ
ータを１系列のデータに変換した後、ビット挿入回路３
６に出力する。

【０１３７】ビット挿入回路３６では、図１６のビット
消去回路３と逆の操作が行われる。即ち、前述の例の消
去マップ Ｘ：１０ Ｙ：１１ を用いて、 ｕ１，ｖ１，ｘ１，ｙ１，ｕ２，ｖ２，ｘ２，ｙ２・・
・ の順で入力されるデータに対して、３ビットを周期とし
て、最後の３ビット目の直前に、任意のダミーデータ
（ここでは０）を挿入して、 データＸとして、ｕ１，０，ｙ１，０，ｘ２，・・・ データＹとして、ｖ１，ｘ１，ｕ２，ｖ２，ｙ２，・・
・ を、この順で出力するとともに、ダミーデータを挿入し
た位置を示す挿入フラグをビタビ復号器３７に供給す
る。

【０１３８】ビタビ復号器３７では、畳み込み符号化器
２の状態遷移に従ってビタビ復号を行い、再生情報３８
を得る。次に、ビタビ復号器３７の動作について詳細に
説明する。

【０１３９】セレクタ１３２−１およびセレクタ１３２
−３は、ビット挿入回路３６においてＸとしてダミーデ
ータが挿入され、Ｘに対する挿入フラグが入力された場
合、ダミーデータに対するメトリックの確率計算を無効
にするため、値１を出力する。

【０１４０】同様に、セレクタ１３２−２およびセレク
タ１３２−４は、ビット挿入回路３６においてＹとして
ダミーデータが挿入され、Ｙに対する挿入フラグが入力
された場合、ダミーデータに対するメトリックの確率計
算を無効にするため、値１を出力する。

【０１４１】即ち、乗算回路１２１−１乃至１２１−４
によるブランチメトリックの算出およびＡＣＳ回路１２
２−１乃至１２２−４によりステートメトリックの算出
は、すべて乗算によって行われているので（後述）、ダ
ミーデータに対応して値１を出力することにより、メト
リックの計算結果に影響を与えないようにしている。

【０１４２】Ｘとしてダミーデータが挿入されていない
場合においては、ビット挿入回路３６より供給された値
Ｘが、セレクタ１３２−１を介して乗算回路１２１−
１，１２１−２に供給され、値Ｘを反転した値が、乗算
回路１２１−３，１２１−４に供給される。

【０１４３】同様に、Ｙとしてダミーデータが挿入され
ていない場合においては、ビット挿入回路３６より供給
された値Ｙが、セレクタ１３２−２を介して乗算回路１
２１−１，１２１−３に供給され、値Ｙを反転した値
が、乗算回路１２１−２，１２１−４に供給される。

【０１４４】そして、乗算回路１２１−１では、ビット
挿入回路３６の出力の第１のビットの値が０である確率
または第３のビットの値が０である確率に対応するデー
タＸと、第２のビットの値が０である確率または第４の
ビットの値が０である確率に対応するデータＹの積（即
ち、第１のビットの値が０であり、かつ、第２のビット
の値が０である確率、あるいは、第３のビットの値が０
であり、かつ、第４のビットの値が０である確率）を計
算し、ブランチメトリックＢＭ００として出力する。こ
のブランチメトリックＢＭ００は、畳み込み符号化器２
の符号出力００に対応している。

【０１４５】同様にして、乗算回路１２１−２は、ビッ
ト挿入回路３６の出力の第１ビットの値が０である確率
または第３のビットの値が０である確率に対応する値Ｘ
と、第２のビットの値が１である確率または第４のビッ
トの値が１である確率に対応する値（値Ｙを反転した
値）の積（即ち、第１のビットの値が０であり、かつ、
第２のビットの値が１である確率、あるいは、第３のビ
ットの値が０であり、かつ、第４のビットの値が１であ
る確率）を計算し、ブランチメトリックＢＭ０１として
出力する。このブランチメトリックＢＭ０１は、畳み込
み符号化器２の符号出力０１に対応している。

【０１４６】乗算回路１２１−３は、ビット挿入回路３
６の出力の第１のビットの値が１である確率または第３
のビットの値が１である確率に対応する値（値Ｘを反転
した値）と、第２のビットの値が０である確率または第
４のビットの値が０である確率に対応する値Ｙの積（即
ち、第１のビットの値が１であり、かつ、第２のビット
の値が０である確率、あるいは、第３のビットの値が１
であり、かつ、第４のビットの値が０である確率）を計
算し、ブランチメトリックＢＭ１０として出力する。こ
のブランチメトリックＢＭ１０は、畳み込み符号化器２
の符号出力１０に対応している。

【０１４７】乗算回路１２１−４は、ビット挿入回路３
６の出力の第１のビットの値が１である確率または第３
のビットの値が１である確率に対応する値（値Ｘを反転
した値）と、第２のビットの値が１である確率または第
４のビットの値が１である確率に対応する値（値Ｙを反
転した値）の積（即ち、第１のビットの値が１であり、
かつ、第２のビットの値が１である確率、あるいは、第
３のビットの値が１であり、かつ、第４のビットの値が
１である確率）を計算し、ブランチメトリックＢＭ１１
として出力する。このブランチメトリックＢＭ１１は、
畳み込み符号化器２の符号出力１１に対応している。

【０１４８】なお、ＸまたはＹとしてダミーデータが挿
入されている場合、セレクタ１３２−１乃至１３２−４
は、そのダミーデータの代わりに、１を選択するので、
乗算回路１２１−１乃至１２１−４は、ダミーデータに
対応しない入力の値を、そのまま（１を乗じて）、ブラ
ンチメトリックとして出力する。

【０１４９】ＡＣＳ回路１２２−１は、畳み込み符号化
器２の状態遷移（図１０）に従って、次の２つの式の計
算を行う。 ＳＭ００×ＢＭ００ （８） ＳＭ０１×ＢＭ１１ （９）

【０１５０】ここでＳＭ００は、１単位時間前のステー
トメトリック記憶装置６６−１の値、ＳＭ０１は、１単
位時間前のステートメトリック記憶装置６６−２の値、
ＢＭ００は、乗算回路１２１−１の演算結果、ＢＭ１１
は、乗算回路１２１−４の演算結果をそれぞれ表してい
る。

【０１５１】そして、ＡＣＳ回路１２２−１は、尤度の
大きい方、すなわち、式（８）と式（９）のうち、計算
結果の大きい方を選択し、その選択情報ＳＥＬ００を後
段のパスメモリ６５に出力するとともに、式（８）と式
（９）を計算して得られた結果のうち大きい方を、後段
のステートメトリック記憶装置６６−１に供給し、記憶
させる。すなわち式（８）の計算結果の方が大きけれ
ば、ＳＥＬ００＝０とし、式（９）の計算結果の方が大
きければ、ＳＥＬ００＝１とする。また、前者の場合、
ＳＭ００×ＢＭ００が、後者の場合、ＳＭ０１×ＢＭ１
１が、それぞれステートメトリック記憶装置６６−１
に、新たなステートメトリックＳＭ００として記憶され
る。

【０１５２】なお、ＡＣＳ回路１２２−２乃至１２２−
４も同様に動作し、新たなステートメトリックＳＭ０１
乃至ＳＭ１１を計算する。

【０１５３】ビタビ復号器３７におけるその他の動作
は、図１３における場合と同様であるので、その説明を
省略する。

【０１５４】図４は、メトリック計算回路３９の他の構
成例を示している。

【０１５５】Ａ／Ｄ変換器１４１−１は、シンボル逆拡
散回路３３より供給されたＩ成分の信号Ｉ’をデジタル
値に変換し、その値をＲＯＭ１４２−１乃至１４２−４
に、アドレスデータとして出力するようになされてい
る。

【０１５６】Ａ／Ｄ変換器１４１−２は、シンボル逆拡
散回路３３より供給されたＱ成分の信号Ｑ’をデジタル
値に変換し、その値をＲＯＭ１４２−１乃至１４２−４
に、アドレスデータとして出力するようになされてい
る。

【０１５７】ＲＯＭ１４２−ｉ（ｉ＝１，・・・，４）
は、Ａ／Ｄ変換器１４１−１，１４１−２より供給され
たアドレスデータに対応するアドレスに記憶されている
値を第ｉのビットに対するメトリックとしてビット逆変
換回路１０１−ｉに出力するようになされている。

【０１５８】即ち、ＲＯＭ１４２−ｉ（ｉ＝１，・・
・，４）には、受信信号ＲのＩ成分Ｉ’およびＱ成分
Ｑ’の各値に対応した上述の事後確率の総和の値が、第
ｉのビットに対するメトリックとして、予め記憶されて
いる。

【０１５９】図５は、本発明の第２の実施例の構成を示
している。第２の実施例は、第１の実施例のメトリック
計算回路３９とビット逆変換回路１０１−１乃至１０１
−４の間に第２メトリック計算回路４０を挿入したもの
であるので、第２メトリック計算回路４０の説明だけを
行い、他の構成要素の説明を省略する。

【０１６０】図６は、第２メトリック計算回路４０の構
成例を示している。

【０１６１】この第２メトリック計算回路４０において
は、対数演算器１５１−１は、メトリック計算回路３９
より供給された値ｕ’の自然対数（ｌｏｇ（ｕ’））を
計算し、その値を反転回路１５２−１に出力するように
なされている。

【０１６２】対数演算器１５１−２は、メトリック計算
回路３９より供給された値ｖ’の自然対数（ｌｏｇ
（ｖ’））を計算し、その値を反転回路１５２−２に出
力するようになされている。

【０１６３】同様に、対数演算器１５１−３は、メトリ
ック計算回路３９より供給された値ｘ’の自然対数（ｌ
ｏｇ（ｘ’））を計算し、その値を反転回路１５２−３
に出力し、対数演算器１５１−４は、メトリック計算回
路３９より供給された値ｙ’の自然対数（ｌｏｇ
（ｙ’））を計算し、その値を反転回路１５２−４に出
力するようになされている。

【０１６４】反転回路１５２−１は、対数演算器１５１
−１より供給された値（ｌｏｇ（ｕ’））に−１を乗じ
た値（−ｌｏｇ（ｕ’））を、第１のビットに対するメ
トリックｕ₁’としてビット逆変換回路１０１−１に出
力するようになされている。

【０１６５】反転回路１５２−２は、対数演算器１５１
−２より供給された値（ｌｏｇ（ｖ’））に−１を乗じ
た値（−ｌｏｇ（ｖ’））を、第２のビットに対するメ
トリックｖ₁’としてビット逆変換回路１０１−２に出
力するようになされている。

【０１６６】同様に、反転回路１５２−３は、対数演算
器１５１−３より供給された値（ｌｏｇ（ｘ’））に−
１を乗じた値（−ｌｏｇ（ｘ’））を、第３のビットに
対するメトリックｘ₁’としてビット逆変換回路１０１
−３に出力し、反転回路１５２−４は、対数演算器１５
１−４より供給された値（ｌｏｇ（ｙ’））に−１を乗
じた値（−ｌｏｇ（ｙ’））を、第３のビットに対する
メトリックｙ₁’としてビット逆変換回路１０１−４に
出力するようになされている。

【０１６７】次に、第２の実施例において利用されてい
るメトリックについて説明する。

【０１６８】受信装置が受信する信号Ｒが時間的に独立
である場合、ビタビ復号器３７は、上述の条件付き事後
確率Ｐ（ｂｉ＝０｜Ｒ）の積 Ｐ（｛ｂｉ（ｔ）｝｜｛Ｒ（ｔ）｝）＝ΠＰ（ｂｉ（ｔ）＝０｜Ｒ（ｔ）） ＝Π（Ｐ（ｂｉ（ｔ）＝０∩Ｒ（ｔ））／Ｐ（Ｒ（ｔ））） ＝ΠＰ（ｂｉ（ｔ）＝０∩Ｒ（ｔ））／ΠＰ（Ｒ（ｔ）） （１０） が最大である系列（即ち、最尤パス）を選択し、復号を
行う。

【０１６９】ここで、Ｒ（ｔ）は、時刻ｔにおける受信
信号を表し、｛Ｒ（ｔ）｝は、受信信号系列を表し、Ｐ
（｛Ｒ（ｔ）｝）は、受信信号系列が｛Ｒ（ｔ）｝とな
る確率を表している。ｂｉ（ｔ）は、時刻ｔにおける伝
送シンボルを構成する第ｉのビットの値（０または１）
であり、｛ｂｉ（ｔ）｝は、伝送するビットデータ系列
を表している。｛ｂｉ（ｔ）｝は、ｔ，ｉの値に対応し
て０または１の２通りの値をとるので、系列長が２であ
る場合においては、｛００｝、｛０１｝、｛１０｝、お
よび、｛１１｝の４通りの系列となり、系列長が３であ
る場合においては８通りの系列、系列長が４である場合
においては１６通りの系列となる。

【０１７０】ビタビ復号器３７は、これらの複数の系列
のうち、受信信号系列｛Ｒ（ｔ）｝を受信したとき、最
も確からしい送信系列（最尤パス）を選択する。即ち、
ビタビ復号器３７は、上述の条件付き事後確率Ｐ（ｂｉ
＝０｜Ｒ）の積が最大であるパスを選択する。なお、式
（１０）の分母ΠＰ（Ｒ（ｔ））は、パスの種類に依存
しないので、ビタビ復号器３７は、式（１０）の分子Π
Ｐ（ｂｉ（ｔ）＝０∩Ｒ（ｔ））が最大であるパスを選
択すればよい。

【０１７１】さらに、第２の実施例においては、第１の
実施例におけるメトリックである確率Ｐ（ｂｉ（ｔ）＝
０∩Ｒ（ｔ））（時刻ｔにおけるＰ（ｂｉ＝０∩Ｒ））
の関数形を、次式に示すように指数関数に仮定してい
る。 Ｐ（ｂｉ（ｔ）＝０∩Ｒ（ｔ））＝ｅｘｐ（−Ａ_i（ｔ）） （１１）

【０１７２】このとき、式（１０）の分子ΠＰ（ｂｉ
（ｔ）＝０∩Ｒ（ｔ））は、 ΠＰ（ｂｉ（ｔ）＝０∩Ｒ（ｔ））＝Πｅｘｐ（−Ａ_i（ｔ）） ＝ｅｘｐ（−ΣＡ_i（ｔ）） （１２） となり、ビタビ復号器３７は、式 ΣＡ_i（ｔ）＝Σ（−ｌｏｇ（Ｐ（ｂｉ（ｔ）＝０∩Ｒ（ｔ）））） （１３） の値が最小となるパスを、最尤パスとして選択すればよ
い。

【０１７３】従って、各時刻ｔにおける各ビットｉに対
するメトリックは、式 −ｌｏｇ（Ｐ（ｂｉ（ｔ）＝０∩Ｒ（ｔ））） （１４） で得られる値となる。即ち、第１の実施例においては、
メトリック計算回路３９は、式 Ｐ（ｂｉ（ｔ）＝０∩Ｒ（ｔ）） （１５） に従ってメトリックを算出しているが、第２の実施例の
おいては、第２メトリック計算回路４０が、メトリック
計算回路３９により算出された値（式（１５）で得られ
る値）の自然対数に−１を乗じた値を算出して、式（１
４）に従ったメトリックを算出している。

【０１７４】なお、対数演算器１５１−１乃至１５１−
４は、自然対数の代わりに常用対数を計算するようにし
てもよい。

【０１７５】また、メトリック計算回路３９および第２
メトリック計算回路４０の代わりに、図４に示すメトリ
ック計算回路３９を利用し、ＲＯＭ１４２−ｉ（ｉ＝
１，・・・，４）に、受信信号ＲのＩ成分Ｉ’およびＱ
成分Ｑ’の各値に対応した上述の事後確率の総和の値の
対数を、第ｉのビットに対するメトリックとして予め記
憶しておくようにしてもよい。

【０１７６】図７は、第２の実施例のビタビ復号器３７
の構成例を示している。図７のビタビ復号器３７におい
ては、上述のように、入力端子６２−１と６２−２か
ら、シンボルの第１のビットの値が０である確率または
第３のビットの値が０である確率を指数関数と仮定した
ときのその指数部に対応するデータＸと、シンボルの第
２のビットの値が０である確率または第４のビットの値
が０である確率を指数関数と仮定したときのその指数部
に対応するデータＹが入力される。

【０１７７】そして、入力端子６２−１より入力された
値Ｘは、セレクタ１６４−１に入力されるとともに、減
算回路１６１−１に入力される。減算回路１６１−１
は、指数部の最大値からＸを減算した後、その値をセレ
クタ１６４−３に出力するようになされている。また、
入力端子６２−２より入力された値Ｙは、セレクタ１６
４−２に入力されるとともに、減算回路１６１−２に入
力される。減算回路１６１−２は、指数部の最大値から
Ｙを減算した後、その値をセレクタ１６４−４に出力す
るようになされている。

【０１７８】セレクタ１６４−１は、定数発生回路１６
５−１の出力である値０と、入力端子６２−１を介して
値Ｘの供給を受け、ビット挿入回路３６より、Ｘに対す
る挿入フラグが入力されたとき、定数発生回路１６５−
１が発生した値０を選択し、その他のとき、値Ｘを選択
し、選択した値を加算回路１６２−１，１６２−２に出
力するようになされている。

【０１７９】セレクタ１６４−２は、定数発生回路１６
５−２の出力である値０と、入力端子６２−２を介して
値Ｙの供給を受け、ビット挿入回路３６より、Ｙに対す
る挿入フラグが入力されたとき、定数発生回路１６５−
２が発生した値０を選択し、その他のとき、値Ｙを選択
し、選択した値を加算回路１６２−１，１６２−３に出
力するようになされている。

【０１８０】セレクタ１６４−３は、定数発生回路１６
５−３の出力である値０と、減算回路１６１−１の出力
である、指数部の最大値から値Ｘを減算した値の供給を
受け、ビット挿入回路３６より、Ｘに対する挿入フラグ
が入力されたとき、定数発生回路１６５−３が発生した
値０を選択し、その他のとき、指数部の最大値から値Ｘ
を減算した値を選択し、選択した値を加算回路１６２−
３，１６２−４に出力するようになされている。

【０１８１】セレクタ１６４−４は、定数発生回路１６
５−４の出力である値０と、減算回路１６１−２の出力
である、指数部の最大値から値Ｙを減算した値の供給を
受け、ビット挿入回路３６より、Ｙに対する挿入フラグ
が入力されたとき、定数発生回路１６５−４が発生した
値０を選択し、その他のとき、指数部の最大値から値Ｙ
を減算した値を選択し、選択した値を加算回路１６２−
２，１６２−４に出力するようになされている。

【０１８２】加算回路１６２−１は、セレクタ１６４−
１より供給された値と、セレクタ１６４−２より供給さ
れた値を加算し、その結果をブランチメトリックＢＭ０
０として出力するようになされている。加算回路１６２
−２は、セレクタ１６４−１より供給された値と、セレ
クタ１６４−４より供給された値を加算し、その結果を
ブランチメトリックＢＭ０１として出力している。同様
に、加算回路１６２−３は、セレクタ１６４−２より供
給された値と、セレクタ１６４−３より供給された値を
加算し、その結果をブランチメトリックＢＭ１０として
出力し、加算回路１６２−４は、セレクタ１６４−３よ
り供給された値と、セレクタ１６４−４より供給された
値を加算し、その結果をブランチメトリックＢＭ１１と
して出力するようになされている。

【０１８３】加算回路１６２−１の出力ＢＭ００と、加
算回路１６２−４の出力ＢＭ１１は、ＡＣＳ回路１６３
−１，１６３−３に入力されている。同様に、加算回路
１６２−２の出力ＢＭ０１と、加算回路１６２−３の出
力ＢＭ１０が、ＡＣＳ回路１６３−２，１６３−４に入
力されている。

【０１８４】ＡＣＳ回路１６３−１，１６３−３にはま
た、ステートメトリック記憶装置６６−１の出力ＳＭ０
０とステートメトリック記憶装置６６−２の出力ＳＭ０
１が入力されており、ＡＣＳ回路１６３−２，１６３−
４には、ステートメトリック記憶装置６６−３の出力Ｓ
Ｍ１０とステートメトリック記憶装置６６−４の出力Ｓ
Ｍ１１が入力されている。

【０１８５】ＡＣＳ回路１６３−１乃至１６３−４は、
入力されたブランチメトリックとステートメトリックを
加算して、新たなステートメトリックを計算し、その計
算結果をステートメトリック記憶装置６６−１乃至６６
−４に出力するとともに、選択されたパスに対応する情
報ＳＥＬ００乃至ＳＥＬ１１をパスメモリ６５に出力す
るようになされている。

【０１８６】図７のビタビ復号器３７のＡＣＳ回路１６
３−１乃至１６３−４は、ステートメトリックにブラン
チメトリックを加算して、パスメトリックを更新するの
で、セレクタ１６４−１，１６４−３は、Ｘに対する挿
入フラグが入力されたとき、定数発生回路１３３−１，
１３３−３が発生した値０を加算回路１６２−１，１６
２−３にそれぞれ出力し、セレクタ１６４−２，１６４
−４は、Ｙに対する挿入フラグが入力されたとき、定数
発生回路１３３−２，１３３−４が発生した値０を加算
回路１６２−２，１６２−４にそれぞれ出力するように
して、ダミーデータがメトリックの計算結果に影響を与
えないようにしている。

【０１８７】以上のようにして、上記実施例において
は、受信信号Ｒを受信したとき、送信シンボルが所定の
シンボルＳ_jである条件付き事後確率Ｐ（Ｓ_j｜Ｒ）の代
わりに、所定のシンボルＳ_jが送信され、受信信号Ｒが
受信された事後確率Ｐ（Ｓ_j∩Ｒ）を計算し、その事後
確率Ｐ（Ｓ_j∩Ｒ）から、シンボルの各ビットに対する
メトリックを計算している。このようにすることによ
り、１６ＱＡＭ方式で送信されてきたデータに対するメ
トリックを算出し、受信したデータを正確に復号化する
ことができる。

【０１８８】上記実施例においては、１６ＱＡＭ方式で
データを変調し、復調するようにしたが、このほか、６
４ＱＡＭ、２５６ＱＡＭなどの、Ｉ成分とＱ成分が、そ
れぞれ２以上のビットに対応する多値多位相変調方式を
採用する場合においても、本発明は適用することが可能
である。

【０１８９】

【発明の効果】以上のごとく、請求項１に記載のデータ
受信装置および請求項４に記載のデータ受信方法によれ
ば、所定のデータのシンボルが伝送され、かつ、そのシ
ンボルが受信された事後確率をシンボル毎に計算し、シ
ンボルのビット毎に、そのビットが所定の値であるシン
ボルの事後確率の総和を、そのビットに対するメトリッ
クとして計算するようにしたので、比較的簡単な回路で
メトリックを計算することができ、Ｉ成分とＱ成分がそ
れぞれ２ビット以上に対応する多値多相変調方式で伝送
されてくる信号を受信し、正確に復号することができ
る。

【０１９０】請求項５に記載のデータ受信装置および請
求項８に記載のデータ受信方法によれば、所定のデータ
のシンボルが伝送され、かつ、そのシンボルが受信され
た事後確率をシンボル毎に計算し、シンボルのビット毎
に、そのビットが所定の値であるシンボルの事後確率の
総和の対数に−１を乗じた値を、そのビットに対するメ
トリックとして計算するようにしたので、比較的簡単な
回路でメトリックを計算することができ、Ｉ成分とＱ成
分がそれぞれ２ビット以上に対応する多値多相変調方式
で伝送されてくる信号を受信し、正確に復号することが
できる。

【図面の簡単な説明】

【図１】本発明のデータ受信装置の第１の実施例の構成
を示すブロック図である。

【図２】図１のメトリック計算回路の構成例を示すブロ
ック図である。

【図３】図１のビタビ復号器の構成例を示すブロック図
である。

【図４】図１のメトリック計算回路の他の構成例を示す
ブロック図である。

【図５】本発明のデータ受信装置の第２の実施例の構成
を示すブロック図である。

【図６】図５の第２メトリック計算回路の構成例を示す
ブロック図である。

【図７】図５のビタビ復号器の構成例を示すブロック図
である。

【図８】従来のデータ送信装置の構成例を示すブロック
図である。

【図９】図８の畳み込み符号化器の構成例を示すブロッ
ク図である。

【図１０】図９の畳み込み符号化器の状態遷移を説明す
る図である。

【図１１】ＱＰＳＫの信号点配置を説明する図である。

【図１２】従来のデータ受信装置の構成例を示すブロッ
ク図である。

【図１３】図１２のビタビ復号器の構成例を示すブロッ
ク図である。

【図１４】図１３のブランチメトリック演算回路の構成
例を示すブロック図である。

【図１５】図１３のパスメモリの構成例を示すブロック
図である。

【図１６】１６ＱＡＭを用いた場合のデータ送信装置の
構成例を示すブロック図である。

【図１７】１６ＱＡＭの信号点配置を説明する図であ
る。

【図１８】図１６の装置で送信したデータを受信するデ
ータ受信装置の構成例を示す図である。

【図１９】図１８の実施例の動作を説明する図である。

【符号の説明】

３２ 復調器， ３３ シンボル逆拡散回路， ３５
並直列変換器， ３６ビット挿入回路， ３７ ビタビ
復号器， ３８ 再生情報， ３９ メトリック計算回
路， ４０ 第２メトリック計算回路，１０１−１乃至
１０１−４ビット逆拡散回路， １１１−１乃至１１１
−１６ 確率計算回路， １１２−１乃至１１２−４
加算回路， １４１−１，１４１−２ Ａ／Ｄ変換器，
１４２−１乃至１４２−４ ＲＯＭ， １５１−１乃
至１５１−４ 対数演算器，１５２−１乃至１５２−４
反転回路

Claims (8)

【特許請求の範囲】
1. 【請求項１】 多値多位相方式でデジタル変調されて伝
   送されたデータを受信するデータ受信装置において、 前記データのシンボルが伝送され、かつ、そのシンボル
   が受信された事後確率をシンボル毎に計算し、所定のビ
   ットが所定の値であるシンボルの前記事後確率の総和
   を、そのビットに対するメトリックとして計算するメト
   リック計算手段と、 前記メトリックを利用して前記データの復号を行う復号
   手段とを備えることを特徴とするデータ受信装置。
2. 【請求項２】 前記メトリック計算手段は、受信したデ
   ータのＩ成分およびＱ成分より前記事後確率を計算する
   ことを特徴とする請求項１に記載のデータ受信装置。
3. 【請求項３】 前記メトリック計算手段は、受信したデ
   ータをデジタル値に変換し、そのデジタル値に対応し
   て、所定の記憶部に予め記憶されている前記メトリック
   を出力することを特徴とする請求項１に記載のデータ受
   信装置。
4. 【請求項４】 多値多位相方式でデジタル変調されて伝
   送されたデータを受信するデータ受信方法において、 前記データのシンボルが伝送され、かつ、そのシンボル
   が受信された事後確率をシンボル毎に計算し、所定のビ
   ットが所定の値であるシンボルの前記事後確率の総和
   を、そのビットに対するメトリックとして計算するステ
   ップと、 前記メトリックを利用して前記データの復号を行うステ
   ップとを備えることを特徴とするデータ受信方法。
5. 【請求項５】 多値多位相方式でデジタル変調されて伝
   送されたデータを受信するデータ受信装置において、 前記データのシンボルが伝送され、かつ、そのシンボル
   が受信された事後確率をシンボル毎に計算し、所定のビ
   ットが所定の値であるシンボルの前記事後確率の総和の
   対数に−１を乗じた値を、そのビットに対するメトリッ
   クとして計算するメトリック計算手段と、 前記メトリックを利用して前記データの復号を行う復号
   手段とを備えることを特徴とするデータ受信装置。
6. 【請求項６】 前記メトリック計算手段は、受信したデ
   ータのＩ成分およびＱ成分より前記事後確率を計算する
   ことを特徴とする請求項５に記載のデータ受信装置。
7. 【請求項７】 前記メトリック計算手段は、受信したデ
   ータをデジタル値に変換し、そのデジタル値に対応し
   て、所定の記憶部に予め記憶されている前記メトリック
   を出力することを特徴とする請求項５に記載のデータ受
   信装置。
8. 【請求項８】 多値多位相方式でデジタル変調されて伝
   送されたデータを受信するデータ受信方法において、 前記データのシンボルが伝送され、かつ、そのシンボル
   が受信された事後確率をシンボル毎に計算し、所定のビ
   ットが所定の値であるシンボルの前記事後確率の総和の
   対数に−１を乗じた値を、そのビットに対するメトリッ
   クとして計算するステップと、 前記メトリックを利用して前記データの復号を行うステ
   ップとを備えることを特徴とするデータ受信方法。