JPH1079457A - Semiconductor package - Google Patents

Semiconductor package

Info

Publication number
JPH1079457A
JPH1079457A JP23404496A JP23404496A JPH1079457A JP H1079457 A JPH1079457 A JP H1079457A JP 23404496 A JP23404496 A JP 23404496A JP 23404496 A JP23404496 A JP 23404496A JP H1079457 A JPH1079457 A JP H1079457A
Authority
JP
Japan
Prior art keywords
main surface
insulating sheet
inner lead
semiconductor element
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP23404496A
Other languages
Japanese (ja)
Inventor
Nobuhito Suzutani
信人 鈴谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP23404496A priority Critical patent/JPH1079457A/en
Publication of JPH1079457A publication Critical patent/JPH1079457A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor package which greatly reduces the noise induction at the simultaneous switching as well as reducing the cost. SOLUTION: A semiconductor package comprises an insulating sheet 13 having device holes 14, inner leads 15b which are disposed on a main plane of the sheet 13 and one end of which protrude, to the device holes, semiconductor elements 16 electrically connected to electrode terminals 16a corresponding to the end of the inner leads 15b on the main plane in the form of a face down type, a mother board 17 electrically and mechanically coupled through bumps to pads disposed at the second ends of the inner leads 15b, and metal heat sinks 19 bonded in one body to other main planes of the semiconductor elements 16 and sheet 13. The heat sinks 19 are bonded through conductors 20, at least at one region, and ground potential is given to the heat sinks 19.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体パッケージに
係り、さらに詳しくは放熱体を一体的に具備し、かつ回
路特性の向上を図ることができる半導体パッケージに関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package, and more particularly, to a semiconductor package having an integrated heat radiator and capable of improving circuit characteristics.

【0002】[0002]

【従来の技術】電子機器類の小形化、もしくは回路機構
のコンパクト化などを目的として、セラミック多層配線
板面上に、半導体素子(半導体チップ)を搭載・実装
し、さらに、その搭載・実装領域をキャップ封止、もし
くはモールド樹脂での被覆・封止した半導体パッケージ
が広く実用化されている。また、 CPUなどの高パワーの
消費を伴う半導体パッケージにおいては、所定の機能を
常時発揮するように、半導体パッケージに放熱体(ヒー
トシンク)を付設して、動作時に発生する熱を放散させ
る構成を採っている。
2. Description of the Related Art A semiconductor element (semiconductor chip) is mounted and mounted on a ceramic multilayer wiring board for the purpose of downsizing electronic equipment or downsizing a circuit mechanism. Semiconductor packages in which the semiconductor package is sealed with a cap or covered with a mold resin and sealed are widely used. In semiconductor packages that consume high power, such as CPUs, a heat sink is attached to the semiconductor package so that predetermined functions are always performed, and heat generated during operation is dissipated. ing.

【0003】さらに、低コスト化もしくは構成の簡略化
などを目的として、インナーリードおよび外部接続用バ
ンプを有するテープキャリアに、半導体素子を搭載・実
装する一方、放熱体を付設した半導体パッケージも知ら
れている。図4は、この半導体パッケージの構造例を示
す断面図である。
Further, for the purpose of cost reduction or simplification of the configuration, a semiconductor package in which a semiconductor element is mounted and mounted on a tape carrier having inner leads and bumps for external connection and a heat radiator is provided is also known. ing. FIG. 4 is a sectional view showing a structural example of the semiconductor package.

【0004】図4において、1はデバイスホール2を有
する絶縁性シート、3aは前記絶縁性シート1の一主面に
配設された信号線、3bは前記信号線3aに接続して先端が
デバイスホールに突出したインナリード、4は絶縁性シ
ート1の他主面に配設されたグランド層である。ここ
で、信号線3aおよびインナーリード3bは、たとえばCu合
金層や42Ni合金層のパターニングで形成され、かつ搭載
される半導体素子5の電極端子5a群に対応してしてお
り、このインナーリード3bの先端部に対応する半導体素
子5の電極端子5aが電気的に接続して配設されている。
In FIG. 4, reference numeral 1 denotes an insulating sheet having a device hole 2; 3a, a signal line provided on one main surface of the insulating sheet 1; 3b, a signal line connected to the signal line 3a; Inner leads 4 projecting into the holes are ground layers provided on the other main surface of the insulating sheet 1. Here, the signal lines 3a and the inner leads 3b are formed by patterning a Cu alloy layer or a 42Ni alloy layer, for example, and correspond to the electrode terminals 5a of the semiconductor element 5 to be mounted. The electrode terminal 5a of the semiconductor element 5 corresponding to the front end of the semiconductor device 5 is electrically connected and disposed.

【0005】また、6は前記信号線3a群の各他端側のパ
ッド上に設けられたバンプ7を対応させて電気的,機械
的に接合するマザーボード、8は前記グランド配線層4
面上に接着剤層9aを介して一主面側が接合・一体化した
金属板、10は半導体素子5の他主面側および金属板8の
他主面側に一体的に接合・配設された放熱体であり、さ
らに、11は前記フェースダウン型に搭載・実装された半
導体素子5およびインナーリード3bの一端部を被覆封止
するとともに、補強にも寄与する樹脂層である。なお、
12は信号線3a面側にグランド配線層4の電位を与えるた
めのスルホール接続部である。
A mother board 6 electrically and mechanically joins bumps 7 provided on pads on the other end of the signal line group 3a in correspondence with each other.
A metal plate 10 having one main surface joined and integrated on the surface via an adhesive layer 9a, and 10 is integrally joined and arranged on the other main surface side of the semiconductor element 5 and the other main surface side of the metal plate 8. Reference numeral 11 denotes a resin layer which covers and seals one end of the semiconductor element 5 and the inner lead 3b mounted and mounted in the face-down type, and also contributes to reinforcement. In addition,
Reference numeral 12 denotes a through-hole connecting portion for applying a potential of the ground wiring layer 4 to the signal line 3a surface.

【0006】[0006]

【発明が解決しようとする課題】上記、図4に図示した
構成を採ることにより、この半導体パッケージを回路素
子とする回路システムの誤動作などの防止を図ることが
できる。すなわち、前記信号線3aおよびインナーリード
3bを配線パターニングした絶縁性フィルム1をキャリア
として、フェースダウン型に半導体素子5を搭載・実装
する構成では、半導体素子5面の電極端子(パッド)5a
ピッチを50μm 程度まで微細化できる。換言すると、ワ
イヤボンディング技術の場合、半導体素子5面の電極端
子5aピッチが 100μm 程度であるのに対して50μm 程度
で、微細接続が可能となるために、半導体パッケージ内
における全配線長が比較的長くなる。
By employing the configuration shown in FIG. 4, the malfunction of a circuit system using this semiconductor package as a circuit element can be prevented. That is, the signal line 3a and the inner lead
In a configuration in which the semiconductor element 5 is mounted and mounted face-down using the insulating film 1 on which the wiring pattern 3b is patterned as a carrier, electrode terminals (pads) 5a on the surface of the semiconductor element 5 are provided.
The pitch can be reduced to about 50 μm. In other words, in the case of the wire bonding technique, the pitch of the electrode terminals 5a on the surface of the semiconductor element 5 is about 100 μm, but about 50 μm, and fine connection is possible. Therefore, the total wiring length in the semiconductor package is relatively small. become longer.

【0007】したがって、パッケージ内信号線の相互イ
ンダクタンスの増加に伴うクロストクノイズの誘発を招
き、回路システムの誤動作の原因となるが、上記構成で
は、信号配線3a面側にグランド配線層4の電位が与えら
れるため、回路機能の信頼性が向上することになる。
Therefore, crosstalk noise is induced due to an increase in the mutual inductance of the signal lines in the package, which causes a malfunction of the circuit system. In the above configuration, the potential of the ground wiring layer 4 is placed on the signal wiring 3a surface side. , The reliability of the circuit function is improved.

【0008】しかしながら、前記キャリアフィルムの製
造プロセスが煩雑で、その実用性も限定されているのが
実情である。すなわち、絶縁性フィルム1の一主面に信
号線3aおよびインナーリード3bのパターンを、他主面に
グランドパターン層をそれぞれ形成するプロセスが煩雑
で、大幅なコストアップとなって用途も限定され、低コ
スト化,構成の簡略化,汎用性などが阻害されていると
いえる。
However, the manufacturing process of the carrier film is complicated, and its practicality is limited. That is, the process of forming the pattern of the signal lines 3a and the inner leads 3b on one main surface of the insulating film 1 and the process of forming the ground pattern layer on the other main surface are complicated, and the cost is greatly increased and the use is limited. It can be said that cost reduction, simplification of configuration, versatility, etc. are hindered.

【0009】本発明は上記事情に対処してなされたもの
で、低コスト化を図る一方、近接した信号線間の電磁相
互作用によって引き起こされるクロストークノイズが低
減された半導体パッケージの提供を目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and has as its object to provide a semiconductor package in which crosstalk noise caused by electromagnetic interaction between adjacent signal lines is reduced while reducing costs. I do.

【0010】[0010]

【課題を解決するための手段】請求項1の発明は、デバ
イスホールを有する絶縁性シートと、前記絶縁性シート
の一主面に配設され、かつ一端がデバイスホールに突出
したインナリード群と、前記インナリード群の一端に対
応する一主面上の電極端子が電気的に接続してフェース
ダウン型に配設された半導体素子と、前記インナリード
群の他端側(信号線側)にそれぞれ設けられたパッドを
対応させて電気的,機械的に接合するマザーボードと、
前記半導体素子および絶縁性シートの他主面側に一体的
に接合・配設された金属製の放熱体とを具備する半導体
パッケージであって、前記放熱体は少なくとも一部の領
域で導電体を介して接合・配設され、放熱体にグランド
電位が付与される構成としたことを特徴とする半導体パ
ッケージである。
According to a first aspect of the present invention, there is provided an insulating sheet having a device hole, and an inner lead group provided on one main surface of the insulating sheet and having one end protruding into the device hole. An electrode terminal on one main surface corresponding to one end of the inner lead group is electrically connected to the semiconductor element arranged face-down type, and the other end side (signal line side) of the inner lead group A motherboard that electrically and mechanically joins the pads provided in correspondence with each other,
A semiconductor package comprising a metal radiator integrally joined and disposed on the other main surface side of the semiconductor element and the insulating sheet, wherein the radiator includes a conductor in at least a part of a region. A semiconductor package, wherein the semiconductor package is configured to be joined and arranged via a heat radiator and to be provided with a ground potential.

【0011】請求項2の発明は、デバイスホールを有す
る絶縁性シートと、前記絶縁性シートの一主面に配設さ
れ、かつ一端がデバイスホールに突出したインナリード
群と、前記インナリード群の一端に対応する一主面上の
電極端子が電気的に接続してフェースダウン型に配設さ
れた半導体素子と、前記インナリード群の他端側(信号
線側)にそれぞれ設けられたパッドを対応させて電気
的,機械的に接合するマザーボードと、前記絶縁性シー
トの他主面側に一体的に接合・配設された金属層と、前
記半導体素子および金属層に一体的に接合・配設された
放熱板とを具備する半導体パッケージであって、前記放
熱板は少なくとも一部の領域で導電体を介して接合・配
設され、放熱板にグランド電位が付与される構成とした
ことを特徴とする半導体パッケージである。
According to a second aspect of the present invention, there is provided an insulating sheet having a device hole, an inner lead group provided on one main surface of the insulating sheet and having one end projecting into the device hole, A semiconductor element which is electrically connected to an electrode terminal on one main surface corresponding to one end and is arranged in a face-down type, and a pad provided on the other end side (signal line side) of the inner lead group, respectively. A motherboard that is electrically and mechanically joined in a corresponding manner, a metal layer that is integrally joined and arranged on the other main surface side of the insulating sheet, and a metal layer that is integrally joined and arranged with the semiconductor element and the metal layer. A heat sink, wherein the heat sink is joined and disposed via a conductor in at least a part of the region, and a ground potential is applied to the heat sink. Characteristic semi It is a body package.

【0012】なお、この構成においては、所要の能動素
子領域を形設されている半導体素子のベース基体の導電
型を、グランド電位を採り易い用にしておくことが好ま
しい。 請求項3の発明は、デバイスホールを有する絶
縁性シートと、前記絶縁性シートの一主面に配設され、
かつ一端がデバイスホールに突出したインナリード群
と、前記インナリード群の一端に対応する一主面上の電
極端子が電気的に接続してフェースダウン型に配設され
た半導体素子と、前記インナリード群の他端側(信号線
側)で絶縁性シートを他面側にスルホール導出してそれ
ぞれ設けられたパッドを対応させて電気的,機械的に接
合するマザーボードと、前記半導体素子および絶縁層を
介してインナリード群面に一体的に接合・配設された放
熱板とを具備する半導体パッケージであって、前記放熱
板は少なくとも一部の領域で導電体を介して接合・配設
され、放熱板にグランド電位が付与される構成としたこ
とを特徴とする半導体パッケージである。
In this configuration, it is preferable that the conductivity type of the base substrate of the semiconductor element in which the required active element region is formed is set so that the ground potential can be easily taken. The invention according to claim 3 is provided on an insulating sheet having a device hole and on one main surface of the insulating sheet,
An inner lead group having one end protruding into a device hole, a semiconductor element electrically connected to an electrode terminal on one main surface corresponding to one end of the inner lead group, and arranged in a face-down type; A motherboard for electrically and mechanically bonding the insulating sheet to the other surface side at the other end side (signal line side) of the lead group through the through hole to the other side and electrically and mechanically bonding the pads provided thereto, and the semiconductor element and the insulating layer And a radiator plate integrally joined to and disposed on the inner lead group surface via the radiator plate, wherein the radiator plate is joined and disposed via a conductor in at least a part of the region, A semiconductor package characterized in that a ground potential is applied to a heat sink.

【0013】すなわち、本発明は放熱板などの放熱体を
付設した半導体パッケージについて、パッケージ内配線
の相互インダクタンスに伴って、クロストークスノイズ
が誘発する問題など検討した過程で、放熱体を搭載・実
装した半導体素子と隣接配置した放熱体とを電気的に接
続し、放熱体にグランド電位を持たせるようにした場
合、信号線間の容量性、誘導性結合によって生じるクロ
ストークノイズがある程度軽減できることを見出した。
そして、放熱体をグランド層として利用する形態を採る
ことにより、近接した信号線間の電磁相互作用によって
引き起こされるクロストークノイズが低減され、回路シ
ステムの誤動作など回避できる半導体パッケージを提供
するに至ったものである。
That is, according to the present invention, a semiconductor package provided with a heat radiator such as a heat radiator is mounted and mounted in a process of examining a problem that crosstalk noise is induced due to mutual inductance of wiring in the package. When the semiconductor element and the radiator adjacent to each other are electrically connected, and the radiator has a ground potential, the crosstalk noise caused by the capacitive and inductive coupling between the signal lines can be reduced to some extent. I found it.
By employing a form in which a heat radiator is used as a ground layer, crosstalk noise caused by electromagnetic interaction between adjacent signal lines is reduced, and a semiconductor package that can avoid malfunction of a circuit system has been provided. Things.

【0014】本発明において、デバイスホールを有する
絶縁性シートとしては、たとえばポリイミド系樹脂フィ
ルムなどが挙げられ、その厚さは、構成する半導体パッ
ケージの品種,形状,大きさなどにもよるが、一般的に
50〜 125μm 程度が好ましく、また、デバイスホールの
大きさ,平面的な形状は、搭載・実装する半導体素子の
大きさ,平面的な形状などに対応して設定される。
In the present invention, the insulating sheet having the device holes is, for example, a polyimide resin film. The thickness of the insulating sheet depends on the kind, shape, size, etc. of the semiconductor package to be formed. Typically
The size and planar shape of the device hole are set according to the size and planar shape of the semiconductor element to be mounted / mounted.

【0015】さらに、前記絶縁性フィルムの一主面にに
配設され、一端がデバイスホールに突出するインナリー
ド群は、一般的に、その他端側が信号線を成す構成を採
っており、たとえばCu,Cu系合金もしくはNi系合金など
を素材としたものが挙げられる。そして、一般的には、
絶縁性フィルム面に対する蒸着パターンニング、もしく
は絶縁性フィルム面に設けた合金層をフォトパターニン
グすることなどで形成できる。
Further, an inner lead group disposed on one main surface of the insulating film and having one end protruding into the device hole generally has a configuration in which the other end forms a signal line. , Cu-based alloys or Ni-based alloys. And, in general,
It can be formed by vapor deposition patterning on the insulating film surface, or photo-patterning of an alloy layer provided on the insulating film surface.

【0016】なお、インナリードのピッチおよび配列
は、勿論、搭載・実装する半導体素子の電極端子のピッ
チや配置に対応させるが、組み込むマザーボードの被接
続部にも対応する必要がある。そして、マザーボードと
の接続のため、各インナーリードの他端側に連接する信
号線のパッド面には、たとえば半田などを素材としたバ
ンブを予め設けておくことが望ましい。
The pitch and arrangement of the inner leads naturally correspond to the pitch and arrangement of the electrode terminals of the semiconductor element to be mounted and mounted, but must also correspond to the connected portion of the motherboard to be incorporated. For connection with the motherboard, it is desirable to provide in advance a bump made of a material such as solder on the pad surface of the signal line connected to the other end of each inner lead.

【0017】本発明において、半導体素子に一体的に接
合・配設する放熱体は、単一の金属板や窒化アルミ板、
もしくはこれらの複数を積層的に配置した構成が挙げら
れ、これらは電気的なグランド層を兼ねる。そして、こ
の放熱体の厚さや形状などは、半導体素子の容量や放熱
性など考慮して適宜選択される。また、放熱体を一体的
に接合する導電体としては、たとえば導電性接着剤や半
田付け作用を有する導電性金属などが挙げられる。
In the present invention, the heat radiator integrally joined and arranged on the semiconductor element may be a single metal plate, an aluminum nitride plate,
Alternatively, a configuration in which a plurality of these layers are arranged in a stacked manner may be mentioned, and these also serve as an electrical ground layer. The thickness and shape of the heat radiator are appropriately selected in consideration of the capacity of the semiconductor element and heat dissipation. Examples of the conductor that integrally joins the radiator include a conductive adhesive and a conductive metal having a soldering action.

【0018】なお、請求項3の発明において、インナリ
ード群の他端側、換言すると信号線側で絶縁性シートを
他面側にスルホール導出して設けられるパッドは、スル
ホール導出した電極端子面に半田バンプを設けた構成、
あるいはスルホール径を大きめにし、このスルホール内
を半田バンプで埋め(導出)た構成としてもよい。そし
て、このようなスルホール導出(接続)方式を採ること
によって、グランドプレーンが信号線に近接するので、
容量結合性の結合常数が小さくなり、クロストークノイ
ズの軽減が助長される。
According to the third aspect of the present invention, the pad provided on the other end side of the inner lead group, in other words, on the signal line side by leading the insulating sheet to the other surface side, is provided on the electrode terminal surface from which the through hole is led. A configuration with solder bumps,
Alternatively, a configuration may be adopted in which the through hole diameter is made larger and the inside of the through hole is filled (derived) with solder bumps. Then, by adopting such a through hole deriving (connection) method, the ground plane is close to the signal line.
The coupling constant of the capacitive coupling is reduced, and reduction of crosstalk noise is promoted.

【0019】請求項1ないし請求項3の発明では、片面
配線で構成が簡略で、かつ低コストで得られるキャリア
フィルムを使用し、また、半導体素子を搭載・実装した
面側に、グランド電位層を兼ねる放熱体を接合・一体化
した構成を採っている。つまり、煩雑な工程などを経な
いで、また、構成の簡略化を図りながら、放熱による安
定した性能を維持する半導体パッケージが提供される。
According to the first to third aspects of the present invention, a carrier film having a simple structure with single-sided wiring and obtained at a low cost is used, and a ground potential layer is provided on the surface on which the semiconductor element is mounted and mounted. The heat dissipating body, which also serves as a heat sink, is joined and integrated. In other words, there is provided a semiconductor package that maintains stable performance by heat radiation without complicated processes and the like and simplification of the configuration.

【0020】そして、性能の安定化および近接した信号
線間の電磁相互作用に起因するクロストークノイズの誘
発が防止された半導体パッケージの提供は、この種の半
導体パッケージを回路素子として含む回路システムの誤
動作解消、あるいはこの種の半導体パッケージの汎用化
に大きく寄与することになる。
Further, the present invention provides a semiconductor package in which the performance is stabilized and the induction of crosstalk noise due to the electromagnetic interaction between adjacent signal lines is prevented, and a circuit system including such a semiconductor package as a circuit element is provided. This will greatly contribute to the elimination of malfunctions or the generalization of this type of semiconductor package.

【0021】ここで、信号線間の電磁相互作用によって
引き起こされる“クロストーク”は、 結合線路長を
l、信号の 1/2波長をλc 、誘導線路に印加される電圧
をV0とすると、次式で示される。
Here, the "crosstalk" caused by the electromagnetic interaction between signal lines is as follows, assuming that the coupling line length is l, the half wavelength of the signal is λ c , and the voltage applied to the induction line is V 0. , As shown in the following equation.

【0022】[0022]

【数1】 (Equation 1)

【数2】 ここで、C12は相互キャパシタンス(線間容量)[F/m] C11,C22は自己キャパシタンス(対地容量)[F/m] L12は相互インダクタンス[H/m] L11,L22は自己インダクタンス[H/m] なお、請求項1および請求項2の発明の場合は、放熱体
や金属層をグランド電位にしたとき、自己キャパシタン
スC11,C22が大きくなって、クロストークノイズガ低
減される。
(Equation 2) Here, C 12 (capacitance between lines) mutual capacitance is [F / m] C 11, C 22 is self-capacitance (ground capacitance) [F / m] L 12 is mutual inductance [H / m] L 11, L 22 In the first and second aspects of the present invention, when the heat radiator and the metal layer are set to the ground potential, the self-capacitances C 11 and C 22 increase, and the crosstalk noise increases. Power is reduced.

【0023】[0023]

【発明の実施の形態】以下図1および図3を参照して実
施例を説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment will be described below with reference to FIGS.

【0024】図1は、第1の実施例に係る半導体パッケ
ージの要部構造を断面的に示したものである。図1にお
いて、13はデバイスホール14を有する絶縁性シート(た
とえばポリイミド樹脂系フィルム)、 15aは前記絶縁性
シート13の一主面に配設された信号線、 15bは前記信号
線 15aに接続してその先端部がデバイスホール14に突出
したインナリード群である。ここで、信号線 15aおよび
インナーリード 15bは、たとえばCu合金層や42Ni合金層
のパターニングで形成され、かつ搭載される半導体素子
16の電極端子 16aのピッチ群に対応しており、このイン
ナーリード 15bの先端部に対応する半導体素子16の電極
端子 16aが電気的に接続してフェースダウン型に配設さ
れている。
FIG. 1 is a cross-sectional view showing a main structure of a semiconductor package according to a first embodiment. In FIG. 1, 13 is an insulating sheet (for example, a polyimide resin film) having a device hole 14, 15a is a signal line provided on one main surface of the insulating sheet 13, and 15b is connected to the signal line 15a. The tip portion is an inner lead group protruding into the device hole 14. Here, the signal line 15a and the inner lead 15b are formed by patterning a Cu alloy layer or a 42Ni alloy layer, for example, and are mounted on a semiconductor element.
It corresponds to the pitch group of the 16 electrode terminals 16a, and the electrode terminals 16a of the semiconductor element 16 corresponding to the tips of the inner leads 15b are electrically connected and arranged face-down.

【0025】また、17は前記信号線 15aの各他端側のパ
ッド上に設けられたバンブ18を対応させて電気的,機械
的に接合するマザーボード(たとえばセラミックス系回
路基板)である。さらに、19は前記絶縁性シート13の他
主面上に絶縁性接着剤層20を介して、また、半導体素子
16の他主面上に導電性接着剤層21を介して一主面側が接
合・一体化したグランド電位層を兼ねるキャップ型の放
熱体である。ここで、放熱体19は、たとえば銅やアルミ
ニウム製であり、半導体素子16の他主面側と導電性接着
剤層21を介して電気的に接続していることになる。な
お、22は前記フェースダウン型に搭載・実装された半導
体素子16、インナーリード 15b群および信号線 15aの一
端部を被覆封止するとともに、その領域の補強にも寄与
する樹脂層である。
Reference numeral 17 denotes a motherboard (for example, a ceramic circuit board) for electrically and mechanically bonding the bumps 18 provided on the pads on the other end of the signal line 15a in a corresponding manner. Further, 19 is provided on the other main surface of the insulating sheet 13 via an insulating adhesive layer 20,
16 is a cap-type heat radiator that also serves as a ground potential layer, one main surface of which is joined and integrated on the other main surface via a conductive adhesive layer 21. Here, the heat radiator 19 is made of, for example, copper or aluminum, and is electrically connected to the other main surface side of the semiconductor element 16 via the conductive adhesive layer 21. Reference numeral 22 denotes a resin layer that covers and seals the semiconductor element 16, the inner leads 15b, and one end of the signal line 15a mounted and mounted in the face-down type, and also contributes to reinforcement of the area.

【0026】より具体的には、前記構成において、半導
体パッケージの外形寸法が27×27mm,インナーリードの
ピッチが60μm ,半導体素子の寸法が10×10mmの場合、
その半導体パッケージにおける近接する信号配線間の電
磁相互作用によって引き起こされるクロストークノイズ
が低減していた。
More specifically, in the above configuration, when the outer dimensions of the semiconductor package are 27 × 27 mm, the pitch of the inner leads is 60 μm, and the dimensions of the semiconductor element are 10 × 10 mm,
Crosstalk noise caused by electromagnetic interaction between adjacent signal lines in the semiconductor package has been reduced.

【0027】図2は、第2の実施例に係る半導体パッケ
ージの装着構造を断面的に示したものである。図2にお
いて、13はデバイスホール14を有する絶縁性シート(た
とえばポリイミド樹脂系フィルム)、 15aは前記絶縁性
シート13の一主面に配設された信号線、 15bは一端が前
記信号線 15aに接続し、先端側がデバイスホール14に突
出したインナリード群である。ここで、信号線 15aおよ
びインナーリード 15bは、たとえばCu合金層や42Ni合金
層のパターニングで形成され、かつ搭載される半導体素
子16の電極端子 16aのピッチ群に対応しており、このイ
ンナーリード 15bの先端部に対応する半導体素子16の電
極端子 16aが電気的に接続してフェースダウン型に配設
されている。
FIG. 2 is a sectional view showing a semiconductor package mounting structure according to the second embodiment. In FIG. 2, reference numeral 13 denotes an insulating sheet (for example, a polyimide resin film) having a device hole 14, 15a denotes a signal line disposed on one main surface of the insulating sheet 13, and 15b denotes one end of the signal line 15a. A group of inner leads that are connected and whose leading end protrudes into the device hole 14. Here, the signal lines 15a and the inner leads 15b are formed by patterning a Cu alloy layer or a 42Ni alloy layer, for example, and correspond to the pitch group of the electrode terminals 16a of the semiconductor element 16 to be mounted. The electrode terminals 16a of the semiconductor element 16 corresponding to the tips of the electrodes are electrically connected and arranged face-down.

【0028】また、17は前記信号線 15aの各他端側のパ
ッド上に設けられたバンブ18を対応させて電気的,機械
的に接合するマザーボード(たとえばセラミックス系回
路基板)である。さらに、23は前記絶縁性シート13の他
主面上に絶縁性接着剤層20を介して、一主面側が接合・
一体化したステンレス鋼系の金属板であり、19はこの金
属板23の他主面上および半導体素子16の他主面上に導電
性接着剤層21を介して一主面側が接合・一体化したグラ
ンド電位層を兼ねる放熱体である。ここで、放熱体19
は、銅やアルミニウム製であり、半導体素子16の他主面
側と導電性接着剤層21を介して電気的に接続しているこ
とになる。なお、22は前記フェースダウン型に搭載・実
装された半導体素子16、インナーリード 15b群および信
号線 15aの一端部を被覆封止するとともに、その領域の
補強にも寄与する樹脂層である。
Reference numeral 17 denotes a motherboard (for example, a ceramic circuit board) for electrically and mechanically bonding the bumps 18 provided on the pads at the other end of the signal line 15a in a corresponding manner. Further, 23 has one main surface joined to the other main surface of the insulating sheet 13 via an insulating adhesive layer 20.
Reference numeral 19 denotes an integrated stainless steel-based metal plate. Reference numeral 19 denotes one main surface joined and integrated on the other main surface of the metal plate 23 and the other main surface of the semiconductor element 16 via the conductive adhesive layer 21. The heat radiator also serves as the ground potential layer. Here, the radiator 19
Is made of copper or aluminum, and is electrically connected to the other main surface side of the semiconductor element 16 via the conductive adhesive layer 21. Reference numeral 22 denotes a resin layer that covers and seals the semiconductor element 16, the inner leads 15b, and one end of the signal line 15a mounted and mounted in the face-down type, and also contributes to reinforcement of the area.

【0029】より具体的には、前記構成において、半導
体パッケージの外形寸法が27×27mm,インナーリードの
ピッチが60μm ,半導体素子の寸法が10×10mmの場合、
その半導体パッケージにおける近接する信号配線間の電
磁相互作用によって引き起こされるクロストークノイズ
が低減していた。
More specifically, in the above configuration, when the outer dimensions of the semiconductor package are 27 × 27 mm, the pitch of the inner leads is 60 μm, and the dimensions of the semiconductor element are 10 × 10 mm,
Crosstalk noise caused by electromagnetic interaction between adjacent signal lines in the semiconductor package has been reduced.

【0030】図3 (a), (b)は、第3の実施例に係る半
導体パッケージのそれぞれ異なる装着構造を断面的に示
したものである。図2 (a), (b)において、13はデバイ
スホール14を有する絶縁性シート(たとえばポリイミド
樹脂系フィルム)、 15aは前記絶縁性シート13の一主面
に配設された信号線、 15bは一端が前記信号線 15aに接
続し、他端側がデバイスホール14に突出したインナリー
ド群である。ここで、信号線 15aおよびインナーリード
15bは、たとえばCu合金層や42Ni合金層のパターニング
で形成され、かつ搭載される半導体素子16の電極端子 1
6aのピッチ群に対応しており、このインナーリード 15b
の先端部に対応する電極端子 16aが電気的に接続してフ
ェースダウン型に配設されている。
FIGS. 3A and 3B are sectional views showing different mounting structures of the semiconductor package according to the third embodiment. 2A and 2B, reference numeral 13 denotes an insulating sheet (for example, a polyimide resin film) having a device hole 14, 15a denotes a signal line disposed on one main surface of the insulating sheet 13, and 15b denotes a signal line. One end is connected to the signal line 15a, and the other end is an inner lead group protruding into the device hole 14. Here, signal line 15a and inner lead
15b is formed by patterning a Cu alloy layer or a 42Ni alloy layer, for example, and electrode terminals 1 of the semiconductor element 16 to be mounted.
It corresponds to the pitch group of 6a, and this inner lead 15b
The electrode terminals 16a corresponding to the tips of the electrodes are electrically connected and arranged face-down.

【0031】また、17は前記信号線 15aの各他端側で、
絶縁性シート13をスルホール導出 13aさせたパッド(接
続端子)24上に設けられたバンブ18を対応させて電気
的,機械的に接合するマザーボード(たとえばセラミッ
クス系回路基板)である。なお、図3 (b)に図示する構
成においては、前記信号線 15aの各他端側で、絶縁性シ
ート13を貫挿的に(スルホール)導出させた半田バンプ
18′をマザーボード17の接続端子に対応させて電気的,
機械的に接合している。
Reference numeral 17 denotes the other end of the signal line 15a.
This is a motherboard (for example, a ceramic circuit board) that electrically and mechanically joins the bumps 18 provided on the pads (connection terminals) 24 from which the insulating sheet 13 is drawn out 13a through the through holes 13a. In the configuration shown in FIG. 3B, the solder bumps through which the insulating sheet 13 is penetrated (through holes) at the other end of the signal line 15a are provided.
18 'corresponds to the connection terminal of the motherboard 17,
Mechanically joined.

【0032】さらに、19は前記記信号線 15aの他主面上
絶縁性接着剤層20を介し、また、半導体素子16の他主面
上に導電性接着剤層21を介して一主面側が接合・一体化
したグランド電位層を兼ねる放熱体である。ここで、放
熱体19は、銅やアルミニウム板であり、半導体素子16の
他主面側と導電性接着剤層21を介して電気的に接続して
いることになる。なお、22は前記フェースダウン型に搭
載・実装された半導体素子16、インナーリード 15b群お
よび信号線 15aの一端部を被覆封止するとともに、その
領域の補強にも寄与する樹脂層である。
Further, reference numeral 19 denotes an insulating adhesive layer 20 on the other main surface of the signal line 15a and an insulating adhesive layer 20 on the other main surface of the semiconductor element 16 on one main surface side via a conductive adhesive layer 21. This is a radiator that also serves as a ground potential layer that is joined and integrated. Here, the heat radiator 19 is a copper or aluminum plate, and is electrically connected to the other main surface side of the semiconductor element 16 via the conductive adhesive layer 21. Reference numeral 22 denotes a resin layer that covers and seals the semiconductor element 16, the inner leads 15b, and one end of the signal line 15a mounted and mounted in the face-down type, and also contributes to reinforcement of the area.

【0033】より具体的には、前記構成において、半導
体パッケージの外形寸法が27×27mm,インナーリードの
ピッチがおわμm mm,半導体素子の寸法が10×10mmの場
合、その半導体パッケージにおける近接する信号配線間
の電磁相互作用によって引き起こされるクロストークノ
イズが、前記例示の場合よりもさらに低減していた。す
なわち、放熱体19をインナーリード 15bとパッド24を接
続する信号線 15aに近接化したことにより、さらに自己
キャパシタンス(対地容量)が大きくなって、クロスト
ークノイズが軽減され、信頼性の向上が図られる。
More specifically, in the above configuration, when the outer dimensions of the semiconductor package are 27 × 27 mm, the pitch of the inner leads is about μm mm, and the size of the semiconductor element is 10 × 10 mm, the semiconductor package is close to the semiconductor package. The crosstalk noise caused by the electromagnetic interaction between the signal wirings was further reduced as compared with the case of the above example. That is, since the heat radiator 19 is brought closer to the signal line 15a connecting the inner lead 15b and the pad 24, the self-capacitance (ground capacitance) is further increased, crosstalk noise is reduced, and reliability is improved. Can be

【0034】なお、本発明は、上記実施例に限定される
ものでなく、発明の趣旨を逸脱しない範囲でいろいろの
変形を採ることができる。たとえば熱伝導性接着剤層
は、樹脂系の代りにハンダ類やろう材などであってもよ
いし、マザーボードもセラミック系以外の樹脂系や表面
を絶縁処理した金属系でもよい。
The present invention is not limited to the above embodiment, and various modifications can be made without departing from the spirit of the invention. For example, the heat conductive adhesive layer may be made of solder or brazing material instead of the resin, and the motherboard may be made of a resin other than the ceramic or a metal whose surface is insulated.

【0035】[0035]

【発明の効果】上記説明から分かるように、本発明に係
る半導体パッケージによれば、搭載・実装された半導体
素子の他主面が金属系の放熱体に導電体を介して接合し
ていることに伴って、放熱体がいわゆるグランドと導電
位になる。そして、放熱体がグランドと同電位化するこ
とに伴って、自己キャパシタンス(対地容量)が大きく
なって、信号線間の電磁相互作用に起因するクロストー
クノイズが軽減され、回路システムの誤動作原因を解消
した半導体パッケージが提供されることになる。しか
も、構成に煩雑な作業を要さずに、低コストで歩留まり
よく製造できるので、この種の半導体パッケージの汎用
性にも大きく寄与するといえる。
As can be seen from the above description, according to the semiconductor package of the present invention, the other main surface of the mounted and mounted semiconductor element is joined to the metal heat radiator via the conductor. As a result, the radiator becomes a so-called ground and conductive potential. The self-capacitance (capacity to ground) increases as the heat radiator has the same potential as the ground, and crosstalk noise due to electromagnetic interaction between signal lines is reduced, causing a malfunction of the circuit system. The resolved semiconductor package will be provided. In addition, since it is possible to manufacture the semiconductor device at low cost and with good yield without requiring a complicated operation for the configuration, it can be said that this type of semiconductor package greatly contributes to versatility.

【図面の簡単な説明】[Brief description of the drawings]

【図1】第1実施例の要部構成を示す断面図。FIG. 1 is a sectional view showing a configuration of a main part of a first embodiment.

【図2】第2実施例の要部構成を示す断面図。FIG. 2 is a sectional view showing a configuration of a main part of a second embodiment.

【図3】(a), (b)は第3実施例のそれぞれ異なる要部
構成を示す断面図。
FIGS. 3 (a) and 3 (b) are cross-sectional views showing different main components of the third embodiment.

【図4】従来の半導体パッケージの要部構成を示す断面
図。
FIG. 4 is a cross-sectional view showing a main part configuration of a conventional semiconductor package.

【符号の説明】[Explanation of symbols]

1,13……絶縁性テープ 2,14……デバイスホール 3,15……インナーリード(群) 4……グランド層 5,16……半導体素子(チップ) 5a , 16a……電極端子 6,17……マザーボード 7,18,18′……バンブ 8,23……金属板 9a,9b,20……絶縁性接着剤層 10,19……放熱体 11,22……封止樹脂層 12……スルホール接続部 13a……スルホール導出 21……導電性接着剤層 24……パッド 1, 13 insulating tape 2, 14 device hole 3, 15 inner lead (group) 4 ground layer 5, 16 semiconductor element (chip) 5a, 16a electrode terminal 6, 17 ... Motherboard 7,18,18 '... Bump 8,23 ... Metal plate 9a, 9b, 20 ... Insulating adhesive layer 10,19 ... Heat radiator 11,22 ... Sealing resin layer 12 ... Through hole connection part 13a: Through hole extraction 21: Conductive adhesive layer 24: Pad

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 デバイスホールを有する絶縁性シート
と、 前記絶縁性シートの一主面に配設され、かつ一端がデバ
イスホールに突出したインナリード群と、 前記インナリード群の一端に対応する一主面上の電極端
子が電気的に接続してフェースダウン型に配設された半
導体素子と、 前記インナリード群の他端側にそれぞれ設けられたパッ
ドを対応させて電気的,機械的に接合するマザーボード
と、 前記半導体素子および絶縁性シートの他主面側に一体的
に接合・配設された金属製の放熱体とを具備する半導体
パッケージであって、 前記放熱体は少なくとも一部の領域で導電体を介して接
合・配設され、放熱体にグランド電位が付与される構成
としたことを特徴とする半導体パッケージ。
1. An insulating sheet having a device hole, an inner lead group provided on one main surface of the insulating sheet and having one end protruding into the device hole, and one end corresponding to one end of the inner lead group. A semiconductor element arranged in a face-down type by electrically connecting electrode terminals on the main surface and pads provided on the other end side of the inner lead group are electrically and mechanically joined to each other. And a metal radiator integrally joined and disposed on the other main surface side of the semiconductor element and the insulating sheet, wherein the radiator has at least a partial area. A semiconductor package characterized in that the semiconductor package is joined and arranged via a conductor, and a ground potential is applied to the radiator.
【請求項2】 デバイスホールを有する絶縁性シート
と、 前記絶縁性シートの一主面に配設され、かつ一端がデバ
イスホールに突出したインナリード群と、 前記インナリード群の一端に対応する一主面上の電極端
子が電気的に接続してフェースダウン型に配設された半
導体素子と、 前記インナリード群の他端側にそれぞれ設けられたパッ
ドを対応させて電気的,機械的に接合するマザーボード
と、 前記絶縁性シートの他主面側に一体的に接合・配設され
た金属層と、 前記半導体素子および金属層に一体的に接合・配設され
た放熱板とを具備する半導体パッケージであって、 前記放熱板は少なくとも一部の領域で導電体を介して接
合・配設され、放熱板にグランド電位が付与される構成
としたことを特徴とする半導体パッケージ。
2. An insulating sheet having a device hole, an inner lead group provided on one main surface of the insulating sheet and having one end protruding into the device hole, and one end corresponding to one end of the inner lead group. A semiconductor element arranged in a face-down type by electrically connecting electrode terminals on the main surface and pads provided on the other end side of the inner lead group are electrically and mechanically joined to each other. Comprising: a motherboard to be bonded; a metal layer integrally joined and arranged on the other main surface side of the insulating sheet; and a heat sink integrally joined and arranged on the semiconductor element and the metal layer. A semiconductor package, wherein the heat sink is joined and disposed at least in part through a conductor, and a ground potential is applied to the heat sink.
【請求項3】 デバイスホールを有する絶縁性シート
と、 前記絶縁性シートの一主面に配設され、かつ一端がデバ
イスホールに突出したインナリード群と、 前記インナリード群の一端に対応する一主面上の電極端
子が電気的に接続してフェースダウン型に配設された半
導体素子と、 前記インナリード群の他端側で絶縁性シートを他面側に
スルホール導出してそれぞれ設けられたパッドを対応さ
せて電気的,機械的に接合するマザーボードと、 前記
半導体素子および絶縁層を介してインナリード群面に一
体的に接合・配設された放熱板とを具備する半導体パッ
ケージであって、 前記放熱板は少なくとも一部の領域で導電体を介して接
合・配設され、放熱板にグランド電位が付与される構成
としたことを特徴とする半導体パッケージ。
3. An insulating sheet having a device hole, an inner lead group disposed on one main surface of the insulating sheet and having one end protruding into the device hole, and one end corresponding to one end of the inner lead group. A semiconductor element in which electrode terminals on the main surface are electrically connected and disposed in a face-down type, and an insulating sheet at the other end side of the inner lead group is provided by leading through holes to the other surface side. What is claimed is: 1. A semiconductor package comprising: a motherboard for electrically and mechanically bonding pads so as to correspond to each other; and a heat sink integrally bonded and arranged on an inner lead group surface via the semiconductor element and an insulating layer. A semiconductor package, wherein the heat radiating plate is joined and arranged at least in a part of the region via a conductor, and a ground potential is applied to the heat radiating plate.
JP23404496A 1996-09-04 1996-09-04 Semiconductor package Withdrawn JPH1079457A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23404496A JPH1079457A (en) 1996-09-04 1996-09-04 Semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23404496A JPH1079457A (en) 1996-09-04 1996-09-04 Semiconductor package

Publications (1)

Publication Number Publication Date
JPH1079457A true JPH1079457A (en) 1998-03-24

Family

ID=16964699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23404496A Withdrawn JPH1079457A (en) 1996-09-04 1996-09-04 Semiconductor package

Country Status (1)

Country Link
JP (1) JPH1079457A (en)

Similar Documents

Publication Publication Date Title
US5866942A (en) Metal base package for a semiconductor device
JP2755252B2 (en) Semiconductor device package and semiconductor device
JP3051011B2 (en) Power module
JP2917868B2 (en) Semiconductor device and manufacturing method thereof
KR100606295B1 (en) Circuit module
JPH11191603A (en) Semiconductor integrated circuit and its manufacture
JP3312611B2 (en) Film carrier type semiconductor device
JP2008124072A (en) Semiconductor device
JP3931696B2 (en) Electronic equipment
KR20020010489A (en) An integrated circuit package
JP2620611B2 (en) Substrate for mounting electronic components
JPH06132441A (en) Resin-sealed semiconductor device and manufacture thereof
JPH1079457A (en) Semiconductor package
JP3576228B2 (en) Surface mount type semiconductor device
JPH10256413A (en) Semiconductor package
JP2518145B2 (en) Multilayer lead frame with heat sink
JP3831173B2 (en) Semiconductor module
JPH10256414A (en) Semiconductor package
JP3177934B2 (en) Multi-chip semiconductor device
JPH05211274A (en) Lead frame and semiconductor device
JP2892687B2 (en) Package for semiconductor device
JP2555993B2 (en) Semiconductor device
JPH04144162A (en) Semiconductor device
JP2649251B2 (en) Substrate for mounting electronic components
JP2001044243A (en) Flip-chip packaging structure

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20031104