JPH1079397A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH1079397A JPH1079397A JP8233286A JP23328696A JPH1079397A JP H1079397 A JPH1079397 A JP H1079397A JP 8233286 A JP8233286 A JP 8233286A JP 23328696 A JP23328696 A JP 23328696A JP H1079397 A JPH1079397 A JP H1079397A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- solder
- metal film
- semiconductor device
- openings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は半導体装置に関
し、特に高周波出力増幅器用ＦＥＴや高周波増幅器用Ｉ
Ｃ等の整合回路を備えた半導体装置に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and, more particularly, to a high-frequency output amplifier FET and a high-frequency amplifier I / O.
The present invention relates to a semiconductor device having a matching circuit such as C.
【０００２】[0002]
【従来の技術】図２は従来の整合回路等が設けられてい
るマイクロ波集積回路素子（以下、ＭＩＣ素子と称す）
の構造を説明するための、基板の表面側から見た表面斜
視図（図２(a)), 基板の裏面側から見た裏面斜視図（図
２(b)), 及び該ＭＩＣ素子をパッケージに実装した状態
を示す側面図（図２(c))であり、図において、１００は
ＭＩＣ素子、２は高誘電率の材料からなる高誘電率基
板、１は該基板２の表面に設けられた導電性金属膜で形
成された整合回路、３は基板２の裏面全面に設けられた
導電性金属膜からなる裏面金属膜で、通常は金等のメッ
キが用いられる。４はこのＭＩＣ素子１００を実装する
ためのパッケージ、４ａはＭＩＣ素子１００を載置する
位置に設けられた載置用金属膜、６はＭＩＣ素子１００
をパッケージに接着するための半田、５は半田６の内部
に残留した気泡である。2. Description of the Related Art FIG. 2 shows a microwave integrated circuit device (hereinafter referred to as an MIC device) provided with a conventional matching circuit and the like.
FIG. 2 (a) is a front perspective view of the substrate as viewed from the front side, FIG. 2 (b) is a rear perspective view of the substrate as viewed from the back side, and a package including the MIC element. FIG. 2 (c) is a side view showing a state where the semiconductor device is mounted on a substrate. In FIG. 2, reference numeral 100 denotes an MIC element, reference numeral 2 denotes a high dielectric constant substrate made of a material having a high dielectric constant, The matching circuit 3 formed of the conductive metal film formed above is a back metal film formed of a conductive metal film provided on the entire back surface of the substrate 2, and is usually plated with gold or the like. Reference numeral 4 denotes a package for mounting the MIC element 100, 4a denotes a mounting metal film provided at a position where the MIC element 100 is mounted, and 6 denotes an MIC element 100.
And 5 are air bubbles remaining inside the solder 6.
【０００３】従来のＭＩＣ素子１００のパッケージ４へ
の実装は、予めパッケージ４の載置用金属膜４ａ上に半
田６を配置しておき、該半田６上にＭＩＣ素子１００を
配置することで、ＭＩＣ素子１００の裏面金属膜３と半
田６とを接着することにより行われていた。The conventional MIC device 100 is mounted on the package 4 by previously placing the solder 6 on the mounting metal film 4a of the package 4 and arranging the MIC device 100 on the solder 6. This is performed by bonding the back metal film 3 of the MIC element 100 and the solder 6.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、従来の
ＭＩＣ素子１００を半田６を用いて実装する場合、図２
(c) に示すように、半田６により接着するための裏面金
属膜３がＭＩＣ素子１００の基板２の裏面全面に存在し
ているため、パッケージ４にＭＩＣ素子１００を実装す
る際にパッケージ４とＭＩＣ素子１００との間の半田６
内に気泡５が残留してしまう。そして、この気泡５の発
生率，大きさ，及び発生位置は半田６内でランダムなも
のであるため、この気泡５のＭＩＣ素子１００に対する
位置，大きさによっては、ＭＩＣ素子１００の電界が乱
れ、高周波特性が悪くなったりするという問題があっ
た。However, when the conventional MIC element 100 is mounted using the solder 6, FIG.
As shown in (c), since the back surface metal film 3 for bonding with the solder 6 is present on the entire back surface of the substrate 2 of the MIC device 100, the package 4 is mounted on the package 4 when the MIC device 100 is mounted. Solder 6 between MIC element 100
The air bubbles 5 remain inside. Since the generation rate, size and generation position of the bubble 5 are random in the solder 6, the electric field of the MIC element 100 is disturbed depending on the position and size of the bubble 5 with respect to the MIC element 100. There has been a problem that high frequency characteristics are deteriorated.
【０００５】また、気泡５が大きい場合、ＭＩＣ素子１
００の実装工程以降の熱履歴により、この気泡５を起点
としてＭＩＣ素子１００の基板２にクラックが発生する
原因となっていた。When the bubble 5 is large, the MIC element 1
The heat history after the mounting step of 00 caused the cracks to occur in the substrate 2 of the MIC element 100 starting from the bubbles 5.
【０００６】さらに、通常は、ＭＩＣ素子１００の裏面
の裏面金属膜３としては金（Ａｕ）メッキを用い、接着
に使用する半田６としてはＡｕＳｎ，ＡｕＧｅ半田等の
共晶半田を使用してＭＩＣ素子１００の実装を行ってい
る。この時、ＭＩＣ素子１００の裏面に設けられている
Ａｕメッキが共晶半田内に拡散することにより、半田の
共晶点，つまり溶融温度がシフトして半田凝固が発生す
る現象が起こるが、従来のＭＩＣ素子１００において
は、金メッキがＭＩＣ素子１００の裏面全面にあること
から、拡散する金の量が多いため、半田の量が特に少量
の場合には、半田へ拡散する金の比率が高くなり、半田
の共晶点のシフトによって半田の凝固が急激に発生し、
ＭＩＣ素子１００の位置合せを行う時間が十分にとれ
ず、実装性が悪いという問題があった。Further, normally, gold (Au) plating is used as the back metal film 3 on the back surface of the MIC element 100, and eutectic solder such as AuSn, AuGe solder or the like is used as the solder 6 used for bonding. The device 100 is mounted. At this time, the Au plating provided on the back surface of the MIC element 100 diffuses into the eutectic solder, so that the eutectic point of the solder, that is, the melting temperature shifts, and a phenomenon in which solder solidification occurs occurs. In the MIC device 100, since the gold plating is present on the entire back surface of the MIC device 100, the amount of gold diffused is large. Therefore, when the amount of solder is particularly small, the ratio of gold diffused into the solder becomes high. Due to the shift of the eutectic point of the solder, the solidification of the solder occurs rapidly,
There was a problem that sufficient time was not taken for aligning the MIC element 100, resulting in poor mountability.
【０００７】本発明は上記のような問題点を解決するた
めになされたものであり、実装の際に、半田内に発生す
る気泡の大きさを小さく、かつ均一にすることができる
半導体装置を提供すること、及び実装性を向上させるこ
とができる半導体装置を提供することを目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and an object of the present invention is to provide a semiconductor device capable of reducing the size of bubbles generated in solder at the time of mounting and making the size uniform. It is an object of the present invention to provide a semiconductor device capable of improving mountability.
【０００８】[0008]
【課題を解決するための手段】この発明に係る半導体装
置は、基板と、該基板の表面に設けられた回路と、上記
基板の裏面に設けられた、その内面に半田と接着されな
い材料が露出している互いに等間隔で配列された所定の
平面形状の複数の開口部を有する裏面金属膜とを備える
ようにしたものである。According to the present invention, there is provided a semiconductor device including a substrate, a circuit provided on a surface of the substrate, and a material provided on a back surface of the substrate and not bonded to solder on an inner surface thereof. And a rear surface metal film having a plurality of openings having a predetermined planar shape arranged at equal intervals from each other.
【０００９】また、上記半導体装置において、上記裏面
金属膜のそれぞれの開口部の形状を矩形形状とし、上記
裏面金属膜の平面形状を、上記それぞれの開口部が互い
に平行となるよう配列されてなる格子形状としたもので
ある。In the above-mentioned semiconductor device, each of the openings of the back metal film has a rectangular shape, and the planar shape of the back metal film is arranged such that the openings are parallel to each other. It has a lattice shape.
【００１０】また、上記半導体装置において、上記裏面
金属膜のそれぞれの開口部の形状を所定幅を有するスト
ライプ形状とし、該それぞれの開口部を、互いに平行と
なるよう配置するようにしたものである。In the above-mentioned semiconductor device, each of the openings of the back metal film is formed in a stripe shape having a predetermined width, and the openings are arranged so as to be parallel to each other. .
【００１１】また、上記半導体装置において、上記裏面
金属膜のそれぞれの開口部の形状を所定幅を有するスト
ライプ形状とし、該それぞれの開口部を、上記基板の中
央部から、上記基板の外周方向に向かって放射状に伸び
るように配置するようにしたものである。In the above-mentioned semiconductor device, each opening of the back metal film may be formed in a stripe shape having a predetermined width, and each opening may be formed from a central portion of the substrate to an outer peripheral direction of the substrate. They are arranged so as to extend radially toward them.
【００１２】[0012]
実施の形態１．図１は本発明の実施の形態１に係る半導
体装置の構造を説明するための、基板の表面側から見た
表面斜視図（図１(a)), 基板の裏面側から見た裏面斜視
図（図１(b)), 及び該半導体装置をパッケージに実装し
た状態を示す側面図（図１(c))であり、ここでは半導体
装置として特に整合回路等が設けられているマイクロ波
集積回路素子（以下、ＭＩＣ素子と称す）を用いて説明
している。図において、１００はＭＩＣ素子、２はアル
ミナ，チタン酸バリウム等の高誘電率の材料からなる高
誘電率基板、１は該基板２の表面に設けられた導電性金
属膜で形成された整合回路、７は基板２の裏面全面に設
けられた導電性金属膜からなる裏面金属膜で、通常は金
等のメッキが用いられる。この裏面金属膜７には、平面
形状が大きさの小さい矩形形状である、基板２の裏面が
露出した複数の開口部８が、互いに所定の間隔を隔て、
かつ互いに平行に配列されて設けられており、この開口
部８が設けられていることにより、裏面金属膜７は格子
形状となっている。ここでは、この開口部８内には基板
２の裏面が露出しているようにしているが、開口部８内
には半田と接着されない材料が設けられているようにし
てもよい。４はこのＭＩＣ素子１００を実装するための
パッケージ、４ａはＭＩＣ素子１００を載置する位置に
設けられた載置用金属膜、６はＭＩＣ素子１００をパッ
ケージに接着するための半田、５は半田６の内部に残留
した気泡である。Embodiment 1 FIG. FIG. 1 is a front perspective view from the front side of the substrate (FIG. 1A) and a rear perspective view from the back side of the substrate for describing the structure of the semiconductor device according to the first embodiment of the present invention. FIG. 1 (b), and a side view (FIG. 1 (c)) showing a state where the semiconductor device is mounted on a package. Here, a microwave integrated circuit provided with a matching circuit and the like as a semiconductor device in particular. The description is given using an element (hereinafter, referred to as an MIC element). In the figure, 100 is an MIC device, 2 is a high dielectric constant substrate made of a material having a high dielectric constant such as alumina or barium titanate, and 1 is a matching circuit formed of a conductive metal film provided on the surface of the substrate 2. Reference numeral 7 denotes a back surface metal film made of a conductive metal film provided on the entire back surface of the substrate 2, and is usually plated with gold or the like. In the back metal film 7, a plurality of openings 8 having a small rectangular planar shape and an exposed back surface of the substrate 2 are spaced apart from each other by a predetermined distance.
The openings 8 are provided in parallel with each other, and the back surface metal film 7 has a lattice shape due to the provision of the openings 8. Here, the back surface of the substrate 2 is exposed in the opening 8, but a material that is not bonded to the solder may be provided in the opening 8. Reference numeral 4 denotes a package for mounting the MIC element 100, 4a denotes a mounting metal film provided at a position where the MIC element 100 is mounted, 6 denotes solder for bonding the MIC element 100 to the package, and 5 denotes solder. 6 are bubbles remaining inside.
【００１３】本実施の形態１のＭＩＣ素子１００のパッ
ケージ４への実装は、予めパッケージ４の載置用金属膜
４ａ上に半田６を配置しておき、該半田６上にＭＩＣ素
子１００を配置することで、ＭＩＣ素子１００の裏面金
属膜７と半田６とを接着することにより行われる。In mounting the MIC element 100 of the first embodiment on the package 4, the solder 6 is previously arranged on the mounting metal film 4 a of the package 4, and the MIC element 100 is arranged on the solder 6. By doing so, the bonding is performed by bonding the back metal film 7 of the MIC element 100 and the solder 6.
【００１４】ここで、本実施の形態１においては、ＭＩ
Ｃ素子１００の裏面金属膜７には、平面形状が矩形であ
る複数の開口部８が、互いに所定の間隔を隔て、かつ互
いに平行に配列されて設けられており、図１(b) に示す
ように、裏面金属膜７は格子形状となっている。そし
て、開口部８内には半田６と接着されない基板２が露出
しているため、半田６は格子形状の裏面金属膜７と接着
されるが、この開口部８が設けられている部分には半田
６が接着されず、この結果、この開口部８が設けられて
いる部分に小さい気泡５が残留するようになる。そし
て、この開口部８が複数個、所定の間隔で配列されてい
るため、小さい気泡５も、ほぼ所定の均等な大きさで、
所定の間隔でＭＩＣ素子１００の裏面側に配列されるよ
うに残留する。したがって、実装時にＭＩＣ素子１００
とパッケージ４間の半田６に残留する気泡の大きさを小
さく、かつ、均等なものとすることができる。この結
果、従来の技術において、半田に残留する気泡の大きさ
や量等がランダムであるために発生する、ＭＩＣ素子の
電界が乱れ、高周波特性が悪くなったり、ＭＩＣ素子の
基板にクラックが発生したりする問題を解消することが
できる。なお、この開口部８のそれぞれの大きさは、こ
の開口部８が形成されている位置に残留する気泡５が小
さくなるように十分に小さい大きさとし、気泡５の大き
さが大きくならないように、開口部８のそれぞれは、基
板２の裏面にできるだけ均等に分布させるように設ける
ようにする。Here, in the first embodiment, MI
The rear surface metal film 7 of the C element 100 is provided with a plurality of openings 8 having a rectangular planar shape arranged at predetermined intervals and in parallel with each other, as shown in FIG. As described above, the back metal film 7 has a lattice shape. Since the substrate 2 that is not bonded to the solder 6 is exposed in the opening 8, the solder 6 is bonded to the lattice-shaped backside metal film 7. The solder 6 is not adhered, and as a result, small bubbles 5 remain in the portion where the opening 8 is provided. Since a plurality of the openings 8 are arranged at a predetermined interval, the small bubbles 5 can also be formed at a substantially uniform size.
It remains so as to be arranged on the back side of the MIC element 100 at a predetermined interval. Therefore, when mounting, the MIC element 100
The size of bubbles remaining in the solder 6 between the solder 4 and the package 4 can be made small and uniform. As a result, in the prior art, the electric field of the MIC element generated due to the random size and amount of bubbles remaining in the solder is disturbed, the high-frequency characteristics deteriorate, and cracks occur on the substrate of the MIC element. Problem can be solved. The size of each of the openings 8 is set small enough so that the bubbles 5 remaining at the position where the openings 8 are formed are small, and the size of the bubbles 5 is not increased. Each of the openings 8 is provided on the rear surface of the substrate 2 so as to be distributed as evenly as possible.
【００１５】また、ＭＩＣ素子１００のＡｕメッキ等の
裏面金属膜７を格子形状として開口部８を複数設けたこ
とにより、従来の技術において説明したように、ＭＩＣ
素子の裏面全面に裏面金属膜を形成する場合と比較し
て、裏面金属膜７全体の量を減らすことができ、実装時
に、Ａｕメッキ等の裏面金属膜７から共晶半田である半
田６に拡散する金等の金属の量を減らすことができるの
で、半田６が少ない場合においても、半田６の凝固する
までのタイミングを遅らせることができ、位置合わせの
ための時間を確保することができ、ＭＩＣ素子１００の
実装性が良くなる。Further, by providing the back surface metal film 7 of Au plating or the like of the MIC element 100 in a lattice shape and providing a plurality of openings 8 as described in the prior art,
Compared to the case where a back metal film is formed on the entire back surface of the element, the entire amount of the back metal film 7 can be reduced. Since the amount of diffused metal such as gold can be reduced, even when the amount of the solder 6 is small, the timing until the solder 6 solidifies can be delayed, so that time for alignment can be secured. The mountability of the MIC element 100 is improved.
【００１６】さらに、裏面金属膜７に開口部８を設け
て、この裏面金属膜７を格子形状としたことにより、裏
面金属膜７に使用される金属の量を減らして、ＭＩＣ素
子１００のコストを低減することができる。Further, by providing an opening 8 in the back metal film 7 and forming the back metal film 7 in a lattice shape, the amount of metal used for the back metal film 7 can be reduced, and the cost of the MIC element 100 can be reduced. Can be reduced.
【００１７】このように、本実施の形態１によれば、高
誘電率基板２の裏面に、その内面に高誘電率基板２が露
出している互いに等間隔で配列された矩形形状の複数の
開口部８を有する裏面金属膜７を備えるようにしたか
ら、実装の際に、半田内に発生する気泡の大きさを小さ
く、かつ均一にすることができる効果を奏する。As described above, according to the first embodiment, on the back surface of the high-permittivity substrate 2, a plurality of rectangular shapes arranged at regular intervals and having the high-permittivity substrate 2 exposed on the inner surface are provided. Since the back metal film 7 having the opening 8 is provided, the size of bubbles generated in the solder during mounting can be reduced and made uniform.
【００１８】また、裏面金属膜７の材料の半田６への拡
散量を減らすことができ、半田の共晶点のシフトを抑え
て半田の凝固のタイミングを遅らせて、実装性を向上さ
せることができる効果を奏する。Further, the amount of diffusion of the material of the back metal film 7 into the solder 6 can be reduced, the shift of the eutectic point of the solder can be suppressed, the timing of solidification of the solder can be delayed, and the mountability can be improved. The effect that can be performed.
【００１９】さらに裏面金属膜７の金属材料の量を減ら
すことができ、コストを低減できる効果を奏する。Further, the amount of the metal material of the back metal film 7 can be reduced, and the cost can be reduced.
【００２０】実施の形態２．図３は本発明の実施の形態
２に係るＭＩＣ素子の構造を示す裏面斜視図であり、図
において、図１と同一符号は同一または相当する部分を
示しており、９は裏面金属膜、１０は開口部である。Embodiment 2 FIG. 3 is a rear perspective view showing the structure of the MIC element according to Embodiment 2 of the present invention. In the figure, the same reference numerals as those in FIG. 1 denote the same or corresponding parts. Is an opening.
【００２１】本実施の形態２に係るＭＩＣ素子は、上記
実施の形態１において示したＭＩＣ素子において、基板
の裏面側に、互いに等間隔で配列された矩形形状の複数
の開口部を有する裏面金属膜を設ける代わりに、互いに
平行に等間隔で配置された所定幅を有する複数のストラ
イプ形状の開口部１０を有する裏面金属膜９を設けるよ
うにしたものであり、このような本実施の形態２におい
ても、開口部１０の部分には実装時に半田が接着され
ず、この開口部１０が設けられている部分に気泡５を残
留させることができ、上記実施の形態１と同様の効果を
奏する。The MIC device according to the second embodiment is the same as the MIC device described in the first embodiment, except that the rear surface of the substrate has a plurality of rectangular openings arranged at regular intervals on the rear surface of the substrate. Instead of providing a film, a back metal film 9 having a plurality of stripe-shaped openings 10 having a predetermined width and arranged at equal intervals in parallel with each other is provided. In this case as well, the solder is not adhered to the opening 10 at the time of mounting, and the air bubbles 5 can be left in the portion where the opening 10 is provided, and the same effect as in the first embodiment can be obtained.
【００２２】実施の形態３．図４は、本発明の実施の形
態３に係るＭＩＣ素子の構造を示す裏面斜視図であり、
図において、図１と同一符号は同一または相当する部分
を示しており、１１は裏面金属膜、１２は開口部であ
る。Embodiment 3 FIG. FIG. 4 is a rear perspective view showing the structure of the MIC element according to Embodiment 3 of the present invention.
In the figure, the same reference numerals as those in FIG. 1 indicate the same or corresponding parts, 11 is a back surface metal film, and 12 is an opening.
【００２３】本実施の形態３に係るＭＩＣ素子は、上記
実施の形態１において示したＭＩＣ素子において、基板
の裏面側に、互いに等間隔で配列された矩形形状の複数
の開口部を有する裏面金属膜を設ける代わりに、基板２
の中央部から、上記基板２の外周方向に向かって放射状
に伸びるように配置された所定幅を有する複数のストラ
イプ形状の開口部１２を有する裏面金属膜１１を設ける
ようにしたものであり、このような本実施の形態１にお
いても、開口部１２の部分には実装時に半田が接着され
ず、この開口部１２が設けられている部分に気泡を残留
させることができ、上記実施の形態１と同様の効果を奏
する。The MIC element according to the third embodiment is the same as the MIC element described in the first embodiment, except that a back metal having a plurality of rectangular openings arranged at equal intervals on the back surface of the substrate. Instead of providing a film, the substrate 2
The back metal film 11 having a plurality of stripe-shaped openings 12 having a predetermined width and arranged to extend radially toward the outer peripheral direction of the substrate 2 from the center of the substrate 2 is provided. Also in the first embodiment, the solder is not adhered to the opening 12 at the time of mounting, and bubbles can be left in the portion where the opening 12 is provided. A similar effect is achieved.
【００２４】なお、上記実施の形態１〜３においては、
裏面金属膜に設けられている開口部を、互いに平行に配
列された複数の矩形形状の開口部、互いに平行に配列さ
れた複数のストライプ形状の開口部、及び基板の中央部
から基板の外周方向に向かって放射状に伸びる複数のス
トライプ形状の開口部とした場合について説明したが、
本発明は、裏面金属膜に設けられている開口部が、互い
に等間隔で配列された，上記基板が露出する所定の平面
形状を有する複数の開口部であれば、どのような開口部
であっても適用できるものであり、このような場合にお
いても上記実施の形態１〜３と同様の効果を奏する。In the first to third embodiments,
A plurality of rectangular openings arranged in parallel with each other, a plurality of stripe-shaped openings arranged in parallel with each other, and an outer peripheral direction of the substrate from the center of the substrate. Although the case where a plurality of stripe-shaped openings extending radially toward is described,
The present invention is applicable to any opening provided that the openings provided in the rear surface metal film are a plurality of openings having a predetermined planar shape in which the substrate is exposed and arranged at regular intervals from each other. The same effects as those in the first to third embodiments can be obtained in such a case.
【００２５】また、上記実施の形態１〜３においては、
ＭＩＣ素子について説明したが、本発明はその他の半導
体装置においても適用できるものであり、このような場
合においても上記実施の形態１〜３と同様の効果を奏す
る。In the first to third embodiments,
Although the MIC element has been described, the present invention can be applied to other semiconductor devices. In such a case, the same effects as those of the first to third embodiments can be obtained.
【００２６】[0026]
【発明の効果】以上のようにこの発明によれば、基板
と、該基板の表面に設けられた回路と、上記基板の裏面
に設けられた、その内面に半田と接着されない材料が露
出している互いに等間隔で配列された所定の平面形状の
複数の開口部を有する裏面金属膜とを備えるようにした
から、実装の際に、半田内に発生する気泡の大きさを小
さく、かつ均一にすることができるとともに、実装性を
向上させることができる半導体装置を提供できる効果が
得られる。As described above, according to the present invention, the substrate, the circuit provided on the surface of the substrate, and the material provided on the back surface of the substrate and not adhered to the solder are exposed on the inner surface thereof. And a back surface metal film having a plurality of openings having a predetermined planar shape arranged at equal intervals from each other, so that during mounting, the size of bubbles generated in the solder is reduced and uniformly. And an effect that a semiconductor device capable of improving the mountability can be provided.
【図１】 この発明の実施の形態１に係る半導体装置の
構造を説明するための図である。FIG. 1 is a diagram illustrating a structure of a semiconductor device according to a first embodiment of the present invention;
【図２】 従来の半導体装置の構造を説明するための図
である。FIG. 2 is a diagram illustrating a structure of a conventional semiconductor device.
【図３】 この発明の実施の形態２に係る半導体装置の
構造を説明するための図である。FIG. 3 is a diagram illustrating a structure of a semiconductor device according to a second embodiment of the present invention;
【図４】 この発明の実施の形態３に係る半導体装置の
構造を説明するための図である。FIG. 4 is a diagram illustrating a structure of a semiconductor device according to a third embodiment of the present invention;
１ 整合回路、２ 高誘電率基板、３，７，９，１１
裏面金属膜、４ パッケージ、４ａ 載置用金属膜、５
気泡、６ 半田、８，１０，１２ 開口部、１００
ＭＩＣ素子。1 matching circuit, 2 high permittivity substrate, 3, 7, 9, 11
Backside metal film, 4 package, 4a Mounting metal film, 5
Air bubbles, 6 solder, 8, 10, 12 openings, 100
MIC element.
Claims (4)
れない材料が露出している互いに等間隔で配列された所
定の平面形状の複数の開口部を有する裏面金属膜とを備
えたことを特徴とする半導体装置。1. A substrate, a circuit provided on a front surface of the substrate, and predetermined surfaces arranged on a back surface of the substrate and arranged at regular intervals to each other, wherein a material that is not bonded to solder is exposed on an inner surface thereof. A semiconductor device comprising: a back surface metal film having a plurality of planar openings.
あり、 上記裏面金属膜の平面形状は、上記それぞれの開口部が
互いに平行となるよう配列されてなる格子形状であるこ
とを特徴とする半導体装置。2. The semiconductor device according to claim 1, wherein each of the openings of the back metal film has a rectangular shape, and the planar shape of the back metal film is such that the openings are parallel to each other. A semiconductor device having a lattice shape which is arranged as follows.
するストライプ形状であり、 該それぞれの開口部は、互いに平行となるよう配置され
ていることを特徴とする半導体装置。3. The semiconductor device according to claim 1, wherein each of the openings of the back metal film has a stripe shape having a predetermined width, and the openings are arranged to be parallel to each other. A semiconductor device characterized in that:
するストライプ形状であり、 該それぞれの開口部は、上記基板の中央部から、上記基
板の外周方向に向かって放射状に伸びるように配置され
ていることを特徴とする半導体装置。4. The semiconductor device according to claim 1, wherein each of the openings of the back metal film has a stripe shape having a predetermined width, and each of the openings is formed from a central portion of the substrate by: A semiconductor device, wherein the semiconductor device is arranged so as to radially extend toward an outer peripheral direction of the substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8233286A JPH1079397A (en) | 1996-09-03 | 1996-09-03 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8233286A JPH1079397A (en) | 1996-09-03 | 1996-09-03 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1079397A true JPH1079397A (en) | 1998-03-24 |
Family
ID=16952728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8233286A Pending JPH1079397A (en) | 1996-09-03 | 1996-09-03 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1079397A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008132559A1 (en) * | 2007-04-27 | 2008-11-06 | Freescale Semiconductor, Inc. | Semiconductor wafer processing |
-
1996
- 1996-09-03 JP JP8233286A patent/JPH1079397A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008132559A1 (en) * | 2007-04-27 | 2008-11-06 | Freescale Semiconductor, Inc. | Semiconductor wafer processing |
| US8456023B2 (en) | 2007-04-27 | 2013-06-04 | Freescale Semiconductor, Inc. | Semiconductor wafer processing |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02244711A (en) | Semiconductor package | |
| JPH10209221A (en) | Electronic integrated circuit package | |
| JPH1079397A (en) | Semiconductor device | |
| JPH11317478A (en) | Heat spreader for semiconductor device and package for the semiconductor device | |
| JPH0368157A (en) | High frequency thick film integrated circuit device | |
| JPS61245710A (en) | Crystal resonator | |
| JP2001274278A (en) | Microwave semiconductor device and its manufacturing method | |
| JP2816084B2 (en) | Solder coating method, semiconductor device manufacturing method, and squeegee | |
| JPS6271301A (en) | Microwave integrated circuit device | |
| JP2901941B2 (en) | High frequency power semiconductor device | |
| JPS63140556A (en) | Semiconductor device | |
| JP2001358267A (en) | Semiconductor device and method of manufacturing the same | |
| JPH06169037A (en) | Semiconductor package | |
| JP7300293B2 (en) | electronic device | |
| JPH11111737A (en) | Semiconductor device | |
| JPS6035527A (en) | Manufacture of semiconductor device and tape to be used thereon | |
| JP3089384B2 (en) | Substrate for mounting integrated circuit elements | |
| JP2984133B2 (en) | Manufacturing method of planar circuit module | |
| JPH08148965A (en) | Surface mounted type piezoelectric component | |
| JPH0459779B2 (en) | ||
| JPH01318259A (en) | Hybrid integrated circuit device | |
| JPH0590336A (en) | Tape carrier package | |
| JPH0453144A (en) | High output gaas fet | |
| JPH0714949A (en) | Semiconductor module | |
| JPS62133745A (en) | Manufacture of hybrid integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |