JP2001358267A - Semiconductor device and method of manufacturing the same - Google Patents

Semiconductor device and method of manufacturing the same

Info

Publication number
JP2001358267A
JP2001358267A JP2000175084A JP2000175084A JP2001358267A JP 2001358267 A JP2001358267 A JP 2001358267A JP 2000175084 A JP2000175084 A JP 2000175084A JP 2000175084 A JP2000175084 A JP 2000175084A JP 2001358267 A JP2001358267 A JP 2001358267A
Authority
JP
Japan
Prior art keywords
back side
side pattern
base plate
semiconductor device
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000175084A
Other languages
Japanese (ja)
Inventor
Hiroshi Nishibori
弘 西堀
Kunihiro Yoshihara
邦裕 吉原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2000175084A priority Critical patent/JP2001358267A/en
Publication of JP2001358267A publication Critical patent/JP2001358267A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device provided with a plurality of protrusions for controlling the thickness of junctions on a backside pattern of an insulation substrate or on a base plate, wherein a thermal stress generated in the junctions around the protrusions can be suppressed, an anti-crack property of the junctions can be increased, and a high reliability can be secured. SOLUTION: The backside pattern of the insulation substrate or the base plate is provided with a plurality of protrusions for controlling the thickness of the junctions between the backside pattern and base plate. An end of each protrusion facing the periphery of the backside pattern is located 1 to 10 mm away from the peripheral edge of the pattern.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、パワーモジュー
ルに関し、特に絶縁基板とベース板とを接合部で接合し
た半導体装置およびその製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power module, and more particularly to a semiconductor device in which an insulating substrate and a base plate are joined at a joint, and a method of manufacturing the same.

【0002】[0002]

【従来の技術】図17と図18は、例えば特開平11−
186331号公報に示された従来の半導体装置を示す
図であり、図17はその断面図、図18はベース板を示
す斜視図である。図において、1はSi製の半導体素
子、2はセラミックスである窒化アルミ、3、4は窒化
アルミ2の両面に設けられた導電パターンで、表面側パ
ターンと裏面側パターン、5はセラミック2と表面側パ
ターン3と裏面側パターン4とからなる絶縁基板、6は
ベース板、7は半導体素子1と絶縁基板5との固着に用
いた半田、8は絶縁基板5とベース版6との固着に用い
た半田などの接合部、9はベース板の各角の近傍に金属
接合された複数個の突起であり、アルミ材等から構成さ
れ、互いに平行に配置されており、図18に示される突
起9の端部9a、9bが上記絶縁基板5の裏面側パター
ン4の周縁4aに近接して位置している。
2. Description of the Related Art FIG. 17 and FIG.
FIG. 17 is a view showing a conventional semiconductor device disclosed in Japanese Patent Publication No. 186331, FIG. 17 is a sectional view thereof, and FIG. 18 is a perspective view showing a base plate. In the figure, 1 is a semiconductor element made of Si, 2 is aluminum nitride as a ceramic, 3 and 4 are conductive patterns provided on both sides of the aluminum nitride 2, a front side pattern and a back side pattern, and 5 is a ceramic 2 and a front side. An insulating substrate composed of the side pattern 3 and the back side pattern 4; 6 a base plate; 7 a solder used for fixing the semiconductor element 1 and the insulating substrate 5; 8 a fixation between the insulating substrate 5 and the base plate 6 18 are a plurality of projections metal-joined in the vicinity of each corner of the base plate, made of aluminum or the like, and arranged in parallel with each other. Are located close to the peripheral edge 4a of the back side pattern 4 of the insulating substrate 5.

【0003】図17の状態で、まず、半導体装置を半田
などの接合部8の溶融温度以上の温度で大気圧下の減圧
槽におく。この時、接合部8は溶融状態になり、内部に
は無数の小径ボイドが発生する。次に、その後、減圧槽
内を減圧すると、ボイド中の圧力が槽内圧に比べて高い
のでボイドは膨張し、近辺のボイドと合併するなどして
大型化する。また、ボイドは大型化することによって流
動性を増し溶融した接合材の中を徐々に移動して周囲の
槽内に散逸する。次に、減圧状態を暫く続けると、ボイ
ドはほとんど周囲の槽内に散逸してしまい、突起9の周
囲のボイドとほんの僅かのボイドだけとなる。次に、減
圧槽内を大気圧に戻すと、溶融した接合部8の圧力が槽
内圧と等しくなるため、突起9の周囲に存在するボイド
も接合部8中に僅かに残ったボイドも収縮し、小さくな
る。その後、接合部8を凝固させることによって、絶縁
基板5とベース板6との接合部8による接合を行う。こ
のように、突起9を有する接合部8においたボイドは充
分小さくなる。
In the state shown in FIG. 17, first, a semiconductor device is placed in a decompression tank at a temperature equal to or higher than the melting temperature of a joint 8 such as solder and under atmospheric pressure. At this time, the joint 8 is in a molten state, and countless small-diameter voids are generated inside. Next, when the pressure in the decompression tank is reduced, the pressure in the void is higher than the pressure in the tank, so that the void expands and becomes large, for example, by merging with a nearby void. In addition, the voids increase in fluidity due to the increase in size, gradually move in the molten bonding material, and dissipate in the surrounding tank. Next, if the depressurized state is continued for a while, the voids are almost scattered into the surrounding tank, and only the void around the projection 9 and only a few voids are formed. Next, when the inside of the decompression tank is returned to the atmospheric pressure, the pressure of the melted joint 8 becomes equal to the pressure in the tank, so that the void existing around the projection 9 and the void slightly remaining in the joint 8 contract. , Become smaller. Thereafter, the joint 8 is solidified to join the insulating substrate 5 and the base plate 6 by the joint 8. Thus, the voids in the joint 8 having the protrusions 9 are sufficiently small.

【0004】また、複数個の突起9はベース板6の各角
の近傍に金属接合されており、上記裏面側パターン4と
上記ベース板6を半田などの接合部8で接合する際に、
その接合部8の厚さが規制される。
The plurality of projections 9 are metal-bonded in the vicinity of each corner of the base plate 6, and when the back side pattern 4 and the base plate 6 are bonded by a bonding portion 8 such as solder.
The thickness of the joint 8 is regulated.

【0005】また一方、半田としてフラックスレスの半
田を用いた場合、半田付け工程に、従来に用いていた薬
液による洗浄工程は不要となり、環境問題を解決でき、
また、製造コストの低減を図れる。
On the other hand, when a fluxless solder is used as the solder, a cleaning step using a chemical solution, which has been conventionally used, is not required in the soldering step, and environmental problems can be solved.
Further, the manufacturing cost can be reduced.

【0006】[0006]

【発明が解決しようとする課題】従来の半導体装置は、
ベース板の各角の近傍に複数個の突起が金属接合されて
いるので、これらの複数個の突起は絶縁基板の裏面側パ
ターンの周縁に極めて近接して位置することがあり、こ
のような場合に、上記突起の端部の周囲に位置した半田
などの接合部に熱応力が集中し、突起を起点として接合
部に早期にクラックが発生するという問題を有してい
た。また、フラックスレスの半田を用いて裏面側パター
ンと上記ベース板とを半田接合する工程において、大気
圧下あるいは減圧下でハンダ接合させた場合、半田の接
合面での半田の濡れ性不良が生じる恐れがあるという問
題を有していた。
A conventional semiconductor device is:
Since a plurality of projections are metal-joined in the vicinity of each corner of the base plate, these projections may be located very close to the periphery of the back side pattern of the insulating substrate. In addition, there is a problem that thermal stress concentrates on a joint such as solder positioned around the end of the protrusion, and cracks are generated in the joint early from the protrusion. Further, in the step of soldering the back side pattern and the base plate using a fluxless solder, when soldering is performed under atmospheric pressure or reduced pressure, poor solder wettability on the solder bonding surface occurs. Had the problem of fear.

【0007】本発明は、上記のような問題点を解消する
ためになされたものであり、突起の端部の周囲に位置す
る半田などの接合部に生じようとする熱ストレスを抑制
し、接合部の耐クラック性を向上させ、信頼性に優れる
半導体装置を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and suppresses a thermal stress that is likely to occur in a joint such as a solder located around the end of a projection, thereby reducing the joint. It is an object of the present invention to improve the crack resistance of a part and provide a semiconductor device having excellent reliability.

【0008】また、本発明は、フラックスレスの半田を
用いて裏面側パターンと上記ベース板とを半田接合する
工程において、半田の接合面での半田の濡れ性を向上で
きる半導体装置の製造方法を提供することを目的とす
る。
Further, the present invention provides a method of manufacturing a semiconductor device capable of improving the wettability of solder at a solder joint surface in a step of solder-joining the back side pattern and the base plate using a fluxless solder. The purpose is to provide.

【0009】[0009]

【課題を解決するための手段】第1の発明に係わる半導
体装置は、両面に導電パターンが形成され、その表面側
パターンに半導体素子が実装されると共に、裏面側パタ
ーンにベース板が接合部を介して接合される絶縁基板を
備え、上記裏面側パターン又は上記ベース板に上記接合
部の厚さを規制する複数個の突起が設けられる半導体装
置において、上記突起は、上記裏面側パターンの周縁に
面する端部が上記周縁から1mm〜10mm離間した領
域に位置しているものである。
According to a first aspect of the present invention, there is provided a semiconductor device in which conductive patterns are formed on both sides, a semiconductor element is mounted on a front side pattern, and a base plate has a joint on a back side pattern. In a semiconductor device comprising an insulating substrate joined through a plurality of projections for regulating the thickness of the joining portion on the back side pattern or the base plate, the projections are provided on the periphery of the back side pattern. The facing end is located in a region 1 mm to 10 mm apart from the peripheral edge.

【0010】さらに、第2の発明に係わる半導体装置
は、第1の発明に係わる半導体装置において、裏面側パ
ターンは方形状部分を有し、突起は上記裏面側パターン
の角部近傍において、上記方形状部分の辺に対して傾斜
して延在されているものである。
The semiconductor device according to a second aspect of the present invention is the semiconductor device according to the first aspect, wherein the back side pattern has a square portion, and the projection is provided near the corner of the back side pattern. It extends obliquely with respect to the side of the shape portion.

【0011】また、第3の発明に係わる半導体装置は、
第2の発明に係わる半導体装置において、裏面側パター
ンは方形状部分を有し、突起は上記方形状部分の辺に対
し略45度に延在されているものである。
A semiconductor device according to a third aspect of the present invention comprises:
In the semiconductor device according to the second aspect, the back side pattern has a rectangular portion, and the protrusion extends at approximately 45 degrees with respect to the side of the rectangular portion.

【0012】また、第4の発明に係わる半導体装置は、
第1の発明に係わる半導体装置において、突起は、ベー
ス板に接合され、上記突起の突出面はベースの接合面と
略平行に構成したものである。
Further, a semiconductor device according to a fourth aspect of the present invention comprises:
In the semiconductor device according to the first invention, the projection is joined to the base plate, and the projecting surface of the projection is configured to be substantially parallel to the joining surface of the base.

【0013】また、第5の発明に係わる半導体装置は、
第1の発明に係わる半導体装置において、突起は、裏面
側パターンに接合され、上記突起の突出面は裏面側パタ
ーンの面と略平行に構成したものである。
Further, a semiconductor device according to a fifth aspect of the present invention comprises:
In the semiconductor device according to the first invention, the projection is bonded to the back side pattern, and the projection surface of the projection is configured to be substantially parallel to the surface of the back side pattern.

【0014】また、第6の発明に係わる半導体装置の製
造方法は、両面に導電パターンが形成された絶縁基板の
表面側パターンに半導体素子を実装する工程、上記絶縁
基板の裏面側パターンにベース板を接合部を介して接合
する工程、上記裏面側パターンと上記ベース板を接合す
る前に、その接合部の厚さを規制する複数個の突起を上
記裏面側パターン又は上記ベース板に設ける工程を有す
る半導体装置の製造方法において、上記突起は、上記裏
面側パターンの周縁に面する端部が上記周縁から1mm
〜10mmの領域に位置するように形成する工程からな
り、上記裏面側パターンに上記ベース板を接合する際に
は還元性ガス、または不活性ガス、または還元性ガスと
不活性ガスとの混合ガスの雰囲気中で行うものである。
A method of manufacturing a semiconductor device according to a sixth aspect of the present invention comprises the steps of: mounting a semiconductor element on a front side pattern of an insulating substrate having conductive patterns formed on both sides; Before joining the back side pattern and the base plate, providing a plurality of projections on the back side pattern or the base plate for regulating the thickness of the joint portion. In the method of manufacturing a semiconductor device, the protrusion has an end facing the periphery of the back surface side pattern of 1 mm from the periphery.
A step of forming the base plate so as to be located in a region of 10 mm to 10 mm. When the base plate is joined to the back side pattern, a reducing gas or an inert gas, or a mixed gas of a reducing gas and an inert gas is used. It is performed in the atmosphere.

【0015】[0015]

【発明の実施の形態】実施の形態1.この発明の実施の
形態1を図1乃至図6により説明する。なお、図1は半
導体装置の断面図、図2は絶縁基板の部分拡大底面図、
図3はベース板の平面図、図4は絶縁基板とベース板と
を接合した半田の熱応力特性図、図5は絶縁基板とベー
ス板とを接合した状態を示す断面図、図6は絶縁基板の
部分拡大底面図である。図において、1はSi製の半導
体素子、2はセラミックスからなり、角部2aは円状に
丸みが形成されている窒化アルミ、3は窒化アルミ2の
表面に設けられた表面側パターン、4は裏面に設けられ
た裏面側パターンであり、長方形や正方形等の方形状の
周縁4aは各辺4b、4c、4d、4eと、円状の角部
4fで構成されている。5は窒化アルミ2と、表面側パ
ターン3と、裏面側パターン4とからなる絶縁基板、6
はベース板であり、上面6aの破線6bは上記裏面側パ
ターン4の方形状の周縁4aに対向した領域を示す仮想
線で各辺6c、6d、6e、6fと、円状の角部6gを
有している。7は半導体素子1と絶縁基板5との固着に
用いた半田、8は絶縁基板5とベース板6との固着に用
いた半田からなる接合部、90はベース板6の角部6g
の近傍に金属接合された複数個の突起であり、アルミ材
等から構成され、互いに平行に配置されており、図3に
おいてL1、L2で示すように各端部90a、90b
は、上記裏面側パターン4に対向する領域を示す破線6
bの各辺6c、6d、6e、6fと、角部6gから1m
m以上離間している。ここで、ベース板6の破線6bと
上記裏面側パターン4の周縁4aとが対向していること
から、突起90の各端部90a、90bは、図2に破線
で示す上記絶縁基板5の裏面側パターン4との対向領域
が、図中、L1,L2のように裏面側パターン4の周縁
4aの各辺4b、4c、4d、4eと、角部4fから1
mm以上離間することになる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiment 1 Embodiment 1 of the present invention will be described with reference to FIGS. 1 is a sectional view of the semiconductor device, FIG. 2 is a partially enlarged bottom view of the insulating substrate,
3 is a plan view of the base plate, FIG. 4 is a thermal stress characteristic diagram of the solder in which the insulating substrate and the base plate are joined, FIG. 5 is a cross-sectional view showing a state in which the insulating substrate and the base plate are joined, and FIG. It is a partial enlarged bottom view of a board | substrate. In the figure, 1 is a semiconductor element made of Si, 2 is ceramics, and the corner 2a is aluminum nitride having a round shape, 3 is a surface side pattern provided on the surface of the aluminum nitride 2, and 4 is This is a back side pattern provided on the back side, and a rectangular peripheral edge 4a such as a rectangle or a square is constituted by each side 4b, 4c, 4d, 4e and a circular corner 4f. 5 is an insulating substrate composed of the aluminum nitride 2, the front side pattern 3, and the back side pattern 4, 6
Is a base plate, and a dashed line 6b on the upper surface 6a is an imaginary line indicating a region facing the rectangular peripheral edge 4a of the back side pattern 4, and is formed by dividing each side 6c, 6d, 6e, 6f and a circular corner 6g. Have. Reference numeral 7 denotes solder used for fixing the semiconductor element 1 to the insulating substrate 5, 8 denotes a joint made of solder used for fixing the insulating substrate 5 to the base plate 6, and 90 denotes a corner 6 g of the base plate 6.
Are made of an aluminum material or the like, and are arranged in parallel with each other. As shown by L1 and L2 in FIG.
Indicates a broken line 6 indicating a region facing the back side pattern 4.
1 m from each side 6c, 6d, 6e, 6f of b and the corner 6g
m or more. Here, since the dashed line 6b of the base plate 6 and the peripheral edge 4a of the back side pattern 4 are opposed to each other, each end 90a, 90b of the projection 90 is located on the back side of the insulating substrate 5 indicated by a broken line in FIG. In the drawing, the region facing the side pattern 4 is one side from the sides 4b, 4c, 4d, and 4e of the peripheral edge 4a of the back side pattern 4 as indicated by L1 and L2 in FIG.
mm or more.

【0016】そして、絶縁基板5とベース板6とを金属
接合した場合、接合部8の半田に加わる熱応力は、実験
の結果、図4に示されるように、裏面側パターン4の周
縁4aからの寸法が1mmより小さいと応力が急激に高
くなり、1mm以上になると応力が大きく低減されるこ
とが分かった。この実施の形態1では、図4のグラフに
示される実験結果に基づき、熱応力が低減している位
置、即ち1mm以上の位置を選択して突起90の端部9
0a、90bの位置を構成している。従って、突起90
の端部90a、90bの周囲の接合部8に生じる熱応力
が抑制され、接合部8の耐クラック性が向上し、信頼性
に優れる半導体装置を得ることができる。
When the insulating substrate 5 and the base plate 6 are metal-bonded, the thermal stress applied to the solder at the bonding portion 8 is, as a result of the experiment, as shown in FIG. It was found that when the size was smaller than 1 mm, the stress sharply increased, and when it was 1 mm or more, the stress was greatly reduced. In the first embodiment, a position where the thermal stress is reduced, that is, a position of 1 mm or more is selected based on the experimental results shown in the graph of FIG.
0a, 90b. Therefore, the protrusion 90
The thermal stress generated in the joints 8 around the ends 90a and 90b of the first and second joints is suppressed, the crack resistance of the joints 8 is improved, and a semiconductor device having excellent reliability can be obtained.

【0017】ところで、上記絶縁基板5の裏面側パター
ン4と上記ベース板6を半田接合する際に、突起90で
接合部8の厚さが規制されるが、図4のグラフに示され
る実験結果に基づき、熱応力が低減している位置に、突
起90の端部90a、90bを配置する場合、図5にお
いて、裏面側パターン4の周縁4aからの寸法が10m
mを越えて端部90a、90bが離間すると、突起90
の端部90aを中心にして絶縁基板5に傾きαが生じ、
端部90aよりも周縁4aの接合部8の厚さdが、薄く
なり、その薄肉部分に熱応力が集中しようとするが、こ
の発明の実施の形態1では、図6において突起90の端
部90a、90bの位置をL1、L2のように裏面側パ
ターン4の周縁4aから1mm以上で且つ10mm以下
に位置させているので、突起90の端部90a、90b
を中心にして絶縁基板5に傾きαが生じても、その傾き
αは僅かであり、接合部8の厚さを確保できる。ここ
で、図5において、熱応力Δεと、接合部8の半田の長
さ方向の変形量ΔLと、接合部の半田の厚さdとの関係
は、Δε=K×ΔL/dであり、上記のように接合部8
の厚さdが確保されることで、熱応力の集中を防止で
る。従って、接合部8の周辺部分のクラックの発生を防
止できる。
When the back side pattern 4 of the insulating substrate 5 and the base plate 6 are joined by soldering, the thickness of the joint 8 is regulated by the protrusion 90. The experimental results shown in the graph of FIG. In the case where the ends 90a and 90b of the protrusion 90 are arranged at the position where the thermal stress is reduced based on the above, the dimension from the peripheral edge 4a of the back side pattern 4 is 10 m in FIG.
When the ends 90a and 90b are separated from each other beyond m, the protrusion 90
Of the insulating substrate 5 around the end 90a of
The thickness d of the joining portion 8 of the peripheral edge 4a becomes thinner than the end portion 90a, and thermal stress tends to concentrate on the thin portion. In the first embodiment of the present invention, the end portion of the projection 90 in FIG. Since the positions of 90a and 90b are located 1 mm or more and 10 mm or less from the peripheral edge 4a of the back side pattern 4 like L1 and L2, the ends 90a and 90b of the protrusion 90 are provided.
, The inclination α is slight in the insulating substrate 5, the inclination α is slight, and the thickness of the joint 8 can be ensured. Here, in FIG. 5, the relationship among the thermal stress Δε, the amount of deformation ΔL of the joint 8 in the length direction of the solder, and the thickness d of the solder at the joint is Δε = K × ΔL / d. Joint 8 as described above
Is ensured, the concentration of thermal stress can be prevented. Therefore, generation of cracks in the peripheral portion of the joint 8 can be prevented.

【0018】実施の形態2.この発明の実施の形態2を
図7と図8と図9により説明する。なお、図7は半導体
装置に用いる絶縁基板の裏面図、図8はベース板の平面
図、図9は図7の部分拡大平面図である。図7におい
て、4は裏面に設けられた裏面側パターンであり、方形
状の周縁4aは各辺4b、4c、4d、4eと、円状の
角部4fで構成されている。図8、図9において、6は
ベース板であり、上面6aの破線6bは上記裏面側パタ
ーン4の方形状の周縁4aに対向した領域を示す仮想線
で各辺6c、6d、6e、6fと、円状の角部6gを有
している。90はベース板6の破線6bの各角6gの近
傍に金属接合され、上記各辺6c、6d、6e、6fに
対して傾斜して延在されている複数個の突起であり、ア
ルミ材から構成されており、各端部90a、90bは、
上記裏面側パターン4に対向する領域を示す破線6aの
各辺6c、6d、6e、6fと、角部6gから1mm〜
10mmの範囲で離間している。従って、上記突起90
の各端部90a、90bは、図7のL1、L2で示すよ
うに上記裏面側パターン4の周縁4aの各辺4b、4
c、4d、4eと、角部4fから1mm〜10mmの範
囲で離間することになる。
Embodiment 2 FIG. Embodiment 2 of the present invention will be described with reference to FIGS. 7, 8, and 9. FIG. 7 is a rear view of the insulating substrate used in the semiconductor device, FIG. 8 is a plan view of the base plate, and FIG. 9 is a partially enlarged plan view of FIG. In FIG. 7, reference numeral 4 denotes a back surface side pattern provided on the back surface, and a rectangular peripheral edge 4a is constituted by sides 4b, 4c, 4d, and 4e and a circular corner 4f. 8 and 9, reference numeral 6 denotes a base plate, and a broken line 6b on the upper surface 6a is an imaginary line indicating a region facing the rectangular peripheral edge 4a of the back side pattern 4, and each side 6c, 6d, 6e, 6f , And 6 g of circular corners. Reference numeral 90 denotes a plurality of projections which are metal-joined in the vicinity of the corners 6g of the broken line 6b of the base plate 6 and extend obliquely with respect to the sides 6c, 6d, 6e, 6f. And each end 90a, 90b
Each side 6c, 6d, 6e, 6f of a broken line 6a indicating a region facing the back surface side pattern 4 and 1 mm to
They are separated within a range of 10 mm. Therefore, the protrusion 90
The end portions 90a and 90b of the back side pattern 4 have respective sides 4b and 4b as shown by L1 and L2 in FIG.
c, 4d, and 4e are separated from the corner 4f in a range of 1 mm to 10 mm.

【0019】この構成では、複数個の突起90は、ベー
ス板6における裏面側パターン4に対向する領域を示す
破線6bの角部6g近傍において、各辺6c、6d、6
e、6fに対して傾斜して延在されているので、複数個
の突起9は、裏面側パターン4の各辺4a、4b、4
c、4dに対しても傾斜して延在することになる。従っ
て、端部9aの位置のみを破線6bから1mm離間させ
れば、端部9bはおのずから裏面側パターン4の周縁4
aから1mmよりも離間し、熱応力の低い領域に位置さ
れる。即ち、突起90を各辺4a、4b、4c、4dに
対して平行に配置させるものに比し、突起90を熱応力
の低い領域に位置決めすることが容易になる。
In this configuration, the plurality of projections 90 are provided on the sides 6c, 6d, 6c near the corner 6g of the broken line 6b indicating the area of the base plate 6 facing the back side pattern 4.
e, 6f, the plurality of protrusions 9 are provided on the sides 4a, 4b, 4
It also extends obliquely with respect to c and 4d. Therefore, if only the position of the end 9a is separated from the broken line 6b by 1 mm, the end 9b is naturally located on the periphery 4 of the back side pattern 4.
It is located at a distance of less than 1 mm from “a” and in a region with low thermal stress. That is, it is easier to position the protrusion 90 in a region where the thermal stress is low, as compared with the case where the protrusion 90 is arranged in parallel to each of the sides 4a, 4b, 4c and 4d.

【0020】この発明の実施の形態1、2では、突起を
ベース板に接合したもので説明したが、絶縁基板に接合
したものでも同様の効果を奏する。
In the first and second embodiments of the present invention, the projections are described as being joined to the base plate. However, the same effects can be obtained by joining the projections to the insulating substrate.

【0021】実施の形態3.この発明の実施の形態3を
図10、図11により説明する。なお、図10は半導体
装置に用いる絶縁基板の底面図、図11はその部分拡大
底面図である。図において、2はセラミックスからな
り、長方形や正方形等の方形状部分の辺2a、2b、2
c、2dを有する窒化アルミで、一辺側の辺2cの両角
に傾斜部2eが形成され、各角部2fは円状に丸みが形
成されている。4は窒化アルミ2と相似形状に小さく形
成され、方形状の周縁4aの各辺4b、4c、4d、4
eと円状の角部4f構成された裏面側パターンで、一辺
側の辺4dの両角に傾斜部4gが形成されている。90
は裏面側パターン4の角部4f近傍に金属接合されてお
り、上記方形状部分の各辺4b、4c、4d、4eに対
し略45度に延在された複数個の突起であり、上記裏面
側パターン4の周縁4aに面する端部90aの角部90
cが上記裏面側パターン4の周縁4aから2.5mm離
間している。
Embodiment 3 Third Embodiment A third embodiment of the present invention will be described with reference to FIGS. FIG. 10 is a bottom view of the insulating substrate used for the semiconductor device, and FIG. 11 is a partially enlarged bottom view thereof. In the figure, 2 is made of ceramics and has sides 2a, 2b, 2
In the aluminum nitride having c and 2d, inclined portions 2e are formed at both corners of one side 2c, and each corner 2f is formed in a circular shape. Numeral 4 is formed in a small shape similar to the aluminum nitride 2 and each side 4b, 4c, 4d, 4
In the back side pattern composed of e and circular corners 4f, inclined portions 4g are formed at both corners of one side 4d. 90
Is a plurality of protrusions which are metal-joined in the vicinity of the corners 4f of the back side pattern 4 and extend approximately 45 degrees with respect to each side 4b, 4c, 4d, 4e of the rectangular portion. Corner 90 of end 90a facing peripheral edge 4a of side pattern 4
c is 2.5 mm away from the peripheral edge 4 a of the back side pattern 4.

【0022】この構成では、突起90は絶縁基板4の各
角4fの近傍に金属接合され、上記方形状部分の辺4
b、4c、4d、4eに対し略45度に延在されている
ので、端部9aの一方の角部9cを位置決めすれば、他
方はおのずから裏面側パターンの周縁から2.5mm離
間するので、突起90を接合する際の位置決めがきわめ
て容易になる。また、突起90は裏面側パターン4の両
辺4a、4dからの距離が略同様になるため、突起90
の両側の熱応力が均一となり、突起90の辺4a側、又
は辺4d側の一方に熱応力が集中するのを防止できる。
In this configuration, the protrusions 90 are metal-bonded in the vicinity of the corners 4f of the insulating substrate 4, and the sides 4 of the square portion are formed.
Since b, 4c, 4d, and 4e extend at approximately 45 degrees, if one corner 9c of the end 9a is positioned, the other is naturally separated by 2.5 mm from the periphery of the back side pattern. Positioning when joining the projections 90 becomes extremely easy. Further, since the distance from the both sides 4a and 4d of the back surface side pattern 4 is substantially the same, the protrusion 90
And the thermal stress on both sides becomes uniform, so that the thermal stress can be prevented from concentrating on one of the side 4a side or the side 4d side of the protrusion 90.

【0023】上記の発明の実施の形態では、突起90の
端部90aの角部90cを裏面側パターン4の周縁から
2.5mm離間した構成で説明したが、絶縁基板5の裏
面側パターン4の周縁4aから1mm〜10mmの領域
に離間させたものであれば同様の効果を奏する。
In the above embodiment of the present invention, the corner 90c of the end 90a of the projection 90 has been described as being separated from the periphery of the backside pattern 4 by 2.5 mm. The same effect can be obtained as long as it is separated from the peripheral edge 4a in a region of 1 mm to 10 mm.

【0024】また、この発明の実施の形態3では、突起
を絶縁基板に接合したが、ベース板に接合しても同様の
効果を奏する。
Further, in the third embodiment of the present invention, the projection is joined to the insulating substrate. However, the same effect can be obtained by joining the projection to the base plate.

【0025】実施の形態4.この発明の実施の形態4を
図12、図13により説明する。図12はベース板の断
面図、図13はベース板を用いた半導体装置の断面図で
ある。図において、90はボンディングワイヤ片で構成
された突起であり、ベース板6の各角の近傍に金属接合
され、その突出面90cはベース板6の上面6aと略平
行に構成されている。
Embodiment 4 Embodiment 4 of the present invention will be described with reference to FIGS. FIG. 12 is a sectional view of a base plate, and FIG. 13 is a sectional view of a semiconductor device using the base plate. In the figure, reference numeral 90 denotes a projection made of a bonding wire piece, which is metal-joined in the vicinity of each corner of the base plate 6, and whose protruding surface 90 c is substantially parallel to the upper surface 6 a of the base plate 6.

【0026】この構成では、ベース板6の上面6aに対
し、突起90の突出面90cが略平行であるため、裏面
側パターン4の面4hがベース板6の上面6aに平行に
なり、ベース板6に対し、裏面側パターン4の面4hの
傾きを防止でき、接合部8の厚さを均一にでき、熱応力
の集中が抑制され、接合部8のクラックの発生を防止で
きる。
In this configuration, since the projecting surface 90c of the projection 90 is substantially parallel to the upper surface 6a of the base plate 6, the surface 4h of the back side pattern 4 becomes parallel to the upper surface 6a of the base plate 6, and In contrast to 6, the inclination of the surface 4h of the back side pattern 4 can be prevented, the thickness of the joint 8 can be made uniform, the concentration of thermal stress can be suppressed, and the occurrence of cracks in the joint 8 can be prevented.

【0027】実施の形態5.この発明の実施の形態5を
図14により説明する。図14は絶縁基板に突起を接合
した状態を示す断面図であり、図において、90はボン
ディングワイヤ片で構成された突起であり、裏面側パタ
ーン4の各角の近傍に金属接合され、その突出面90c
は裏面側パターン4の面4hと略平行に構成されてい
る。
Embodiment 5 FIG. Embodiment 5 of the present invention will be described with reference to FIG. FIG. 14 is a cross-sectional view showing a state in which the protrusions are bonded to the insulating substrate. In the figure, reference numeral 90 denotes a protrusion formed of a bonding wire piece, which is metal-bonded in the vicinity of each corner of the back side pattern 4 and has a protrusion. Surface 90c
Are substantially parallel to the surface 4h of the back side pattern 4.

【0028】この構成では、裏面側パターン4の面4h
に対し、突起90の突出面90cが略平行であるため、
裏面側パターン4の面4hとベース板6の接合面が平行
になり、ベース板6に対する裏面側パターン4の面4h
の傾きを防止でき、実施の形態4と同様に、接合部8の
厚さが均一になり、熱応力の集中を抑え、接合部のクラ
ックの発生を防止できる。
In this configuration, the surface 4h of the back side pattern 4
On the other hand, since the projection surface 90c of the projection 90 is substantially parallel,
The surface 4h of the back side pattern 4 and the joining surface of the base plate 6 become parallel, and the surface 4h of the back side pattern 4
Can be prevented, and similarly to the fourth embodiment, the thickness of the joint 8 can be made uniform, the concentration of thermal stress can be suppressed, and the occurrence of cracks in the joint can be prevented.

【0029】実施の形態6.この発明の実施の形態6を
図15、図16により説明する。図15はこの発明の製
造工程を示すフローチャート、図16はベース板を示す
平面図であり、まず、S1では、窒化アルミ2の両面に
表面側パターン3と裏面側パターン4を形成する。この
際、裏面側パターン4は方形状の各辺4b、4c、4
d、4eを有するように形成される。次に、S2では裏
面側パターン4の長方形状の各辺4b、4c、4d、4
eに対し、ボンディングワイヤが略45度に傾斜するよ
うにボンディングして突起9を接合する。この際に、上
記突起90は、上記裏面側パターン4の周縁4aに面す
る端部90aが上記裏面側パターン4の周縁4aから1
mmから10mmの領域に位置するように形成する。次
に、S3では絶縁基板5の表面側パターン4において半
導体素子1を実装する領域にフラックスレスのクリーム
半田を塗布する。一方、S4はベース板6にもクリーム
半田を塗布する。次に、S5は絶縁基板5の表面側パタ
ーン3に塗布したクリーム半田の上に半導体素子1を搭
載する。次に、S6は半導体素子1を搭載した絶縁基板
5をベース板6のフラックスレスのクリーム半田の上に
搭載する。次に、S7でベース板6の上に絶縁基板5を
搭載した状態で、不活性ガスの雰囲気中で半田を溶融さ
せて絶縁基板5とベース版6、絶縁基板5と半導体素子
1を接合させる。
Embodiment 6 FIG. A sixth embodiment of the present invention will be described with reference to FIGS. FIG. 15 is a flowchart showing the manufacturing process of the present invention, and FIG. 16 is a plan view showing a base plate. First, in S1, a front-side pattern 3 and a back-side pattern 4 are formed on both surfaces of aluminum nitride 2. At this time, the back side pattern 4 is formed of the respective sides 4b, 4c, 4
It is formed to have d and 4e. Next, in S2, the rectangular sides 4b, 4c, 4d, 4
The projection 9 is bonded by bonding such that the bonding wire is inclined at approximately 45 degrees with respect to e. At this time, the projection 90 has an end 90 a facing the peripheral edge 4 a of the back side pattern 4.
It is formed so as to be located in a region of 10 mm to 10 mm. Next, in S3, a fluxless cream solder is applied to a region of the surface pattern 4 of the insulating substrate 5 where the semiconductor element 1 is to be mounted. On the other hand, in step S4, cream solder is also applied to the base plate 6. Next, in S5, the semiconductor element 1 is mounted on the cream solder applied to the front surface side pattern 3 of the insulating substrate 5. Next, in S6, the insulating substrate 5 on which the semiconductor element 1 is mounted is mounted on the fluxless cream solder of the base plate 6. Next, in S7, with the insulating substrate 5 mounted on the base plate 6, the solder is melted in an atmosphere of an inert gas to bond the insulating substrate 5 to the base plate 6, and the insulating substrate 5 to the semiconductor element 1. .

【0030】この方法では、フラックスレスの半田を用
いた場合でも、不活性ガスの雰囲気中で半田接合される
ため、半田の濡れ性と流動性の低下が抑制され、半田の
厚さが均一となり、図5で示されるような、ベース板6
に対する裏面側パターン4の傾きが防止され、接合部8
の熱応力の集中を防止できることになり、接合部8のク
ラックが一層抑えることができる。
According to this method, even when a fluxless solder is used, the soldering is performed in an atmosphere of an inert gas, so that a decrease in the wettability and fluidity of the solder is suppressed, and the thickness of the solder becomes uniform. , Base plate 6 as shown in FIG.
Of the back side pattern 4 with respect to the
Can be prevented from being concentrated, and cracks in the joint 8 can be further suppressed.

【0031】この方法では、絶縁基板5の裏面側パター
ン4に突起90を設けた場合で説明したが、突起90を
ベース板6に形成しても良く、この場合には、図16の
ように、ベース板6に半田の流れを防止するレジスト1
0を塗布し、次に、裏面側パターン4の周縁4aに面す
る端部90aの角部90cが上記裏面側パターン4の周
縁から1mm〜10mmの領域に位置するように突起9
0を接合する。その後は、裏面側パターン4に突起90
を形成した場合と同様の工程となる。
In this method, the case where the projections 90 are provided on the back side pattern 4 of the insulating substrate 5 has been described. However, the projections 90 may be formed on the base plate 6, and in this case, as shown in FIG. Resist 1 for preventing the flow of solder on base plate 6
Then, the protrusions 9 are formed such that the corners 90c of the end portions 90a facing the peripheral edge 4a of the back side pattern 4 are located in a region of 1 mm to 10 mm from the peripheral edge of the back side pattern 4.
Join 0. After that, the protrusion 90 is formed on the back side pattern 4.
Is the same as that in the case where is formed.

【0032】また、この発明の実施の形態6では、不活
性ガスの雰囲気中で半田接合する場合で説明したが、還
元性ガス、または還元性ガスと不活性ガスとの混合ガス
の雰囲気中で半田を接合するものでも同様の効果を奏す
In the sixth embodiment of the present invention, the case where soldering is performed in an atmosphere of an inert gas has been described. However, in the atmosphere of a reducing gas or a mixed gas of a reducing gas and an inert gas. Similar effects can be obtained with solder joints.

【0033】また、以上の発明の実施の形態では、接合
部8を半田で形成したもので説明したが、接着剤で構成
しても同様の効果を奏する。
Further, in the above embodiment of the present invention, the joint 8 is formed by solder, but the same effect can be obtained by using an adhesive.

【0034】[0034]

【発明の効果】この発明は、以上のように構成されてい
るので、以下に示すような効果を奏する。
Since the present invention is configured as described above, it has the following effects.

【0035】突起は、裏面側パターンの周縁に面する端
部が裏面側パターンの周縁から1mm〜10mm離間し
た領域に位置しているので、突起の周囲の半田に生じる
熱応力が抑制され、半田の耐クラック性が向上し、信頼
性に優れる半導体装置を得ることができる。
Since the projections have an end facing the periphery of the back side pattern located in a region 1 mm to 10 mm away from the periphery of the back side pattern, thermal stress generated in the solder around the projections is suppressed, and Is improved, and a semiconductor device having excellent reliability can be obtained.

【0036】また、突起は、方形部分を有する裏面側パ
ターンの角部近傍において、方形部分の辺に対して傾斜
して延在されているので、端部のみの位置を裏面側パタ
ーンの周縁から1mm離間させれば、他の部分はおのず
から周縁から1mmより離間するので、突起の位置決め
が容易になる。
In addition, since the protrusions extend in the vicinity of the corners of the back side pattern having the square portion and are inclined with respect to the sides of the square portion, the positions of only the ends are shifted from the periphery of the back side pattern. If it is separated by 1 mm, the other parts are naturally separated from the peripheral edge by 1 mm, so that the positioning of the projection becomes easy.

【0037】更に、裏面側パターンは方形部分を有し、
突起は方形部分の辺に対し略45度に延在されているの
で、突起はこの突起を挟む裏面側パターンの両辺からの
距離が略同様になるため、突起の両側の熱応力が均一と
なり、熱応力の集中を防止できる。
Further, the back side pattern has a square portion,
Since the protrusions extend at approximately 45 degrees to the sides of the square portion, the distances from both sides of the back side pattern sandwiching the protrusions are substantially the same, so that the thermal stress on both sides of the protrusions becomes uniform, Concentration of thermal stress can be prevented.

【0038】また、突起が、ベース板に接合され、突起
の裏面側パターンに対向する突出面と、ベースの裏面側
パターンに対抗する接合面とが略平行に構成されている
場合、または突起が、裏面側パワーンに接合され、突起
のベース側の突出面と、上記裏面側パワーンの面とが略
平行に構成されている場合は、いずれも裏面側パターン
の面がベース板に平行になり、ベース板に対し、裏面側
パターンの面の傾きを防止でき、接合部の厚さが均一に
なり、熱応力の集中を抑え、接合部のクラックの発生が
防止できる。
In the case where the projection is joined to the base plate and the projecting surface facing the back side pattern of the projection and the joining surface facing the back side pattern of the base are substantially parallel, or the projection is If the projection surface on the base side of the projection and the surface of the back side poweron are configured to be substantially parallel to each other, the surface of the back side pattern becomes parallel to the base plate, The inclination of the surface of the back side pattern with respect to the base plate can be prevented, the thickness of the joint becomes uniform, the concentration of thermal stress can be suppressed, and cracks at the joint can be prevented.

【0039】更に、突起は、裏面側パターンの周縁に面
する端部が裏面側パターンの周縁から1mm〜10mm
の領域に位置するように形成する工程からなり、絶縁基
板の裏面側パターンにベース板を接合する際には還元性
ガス、または不活性ガス、または還元性ガスと不活性ガ
スとの混合ガスの雰囲気中で行うものでは、フラックス
レスの半田を用いた場合でも、半田の濡れ性と流動性が
向上し、半田の厚さが均一となり、ベース板に対する裏
面側パターンの傾きが防止され、接合部の熱応力の集中
を防止できることになり、接合部のクラックを一層抑え
ることができる。
Further, the protrusion has an end facing the peripheral edge of the back side pattern from 1 mm to 10 mm from the peripheral edge of the back side pattern.
Forming the base plate so as to be located in the region of the insulating substrate, when joining the base plate to the back side pattern of the insulating substrate, a reducing gas, or an inert gas, or a mixed gas of a reducing gas and an inert gas. When performed in an atmosphere, even when using fluxless solder, the wettability and fluidity of the solder are improved, the thickness of the solder is uniform, the inclination of the back side pattern with respect to the base plate is prevented, and Can be prevented from concentrating on thermal stress, and cracks at the joint can be further suppressed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の実施の形態1を示す半導体装置の
断面図である。
FIG. 1 is a sectional view of a semiconductor device according to a first embodiment of the present invention;

【図2】 この発明の実施の形態1を示す絶縁基板の部
分拡大底面図である。
FIG. 2 is a partially enlarged bottom view of the insulating substrate according to the first embodiment of the present invention;

【図3】 この発明の実施の形態1を示すベース板の平
面図である。
FIG. 3 is a plan view of a base plate according to the first embodiment of the present invention.

【図4】 この発明の実施の形態1を示す絶縁基板とベ
ース板とを接合した半田の熱応力特性図である。
FIG. 4 is a thermal stress characteristic diagram of the solder in which the insulating substrate and the base plate are joined according to the first embodiment of the present invention.

【図5】 この発明の実施の形態1を示す絶縁基板とベ
ース板とを接合した状態を示す断面図である。
FIG. 5 is a cross-sectional view showing a state where the insulating substrate and the base plate according to Embodiment 1 of the present invention are joined together.

【図6】 この発明の実施の形態1を示す絶縁基板の部
分拡大底面図である。
FIG. 6 is a partially enlarged bottom view of the insulating substrate according to the first embodiment of the present invention;

【図7】 この発明の実施の形態2を示す絶縁基板の裏
面図である。
FIG. 7 is a back view of the insulating substrate according to the second embodiment of the present invention.

【図8】 この発明の実施の形態2を示すベース板の平
面図である。
FIG. 8 is a plan view of a base plate according to the second embodiment of the present invention.

【図9】 この発明の実施の形態2を示す絶縁基板の部
分拡大平面図である。
FIG. 9 is a partially enlarged plan view of an insulating substrate according to a second embodiment of the present invention.

【図10】 この発明の実施の形態3を示す絶縁基板の
底面図である。
FIG. 10 is a bottom view of the insulating substrate according to the third embodiment of the present invention.

【図11】 この発明の実施の形態3を示す絶縁基板の
部分拡大底面図である。
FIG. 11 is a partially enlarged bottom view of an insulating substrate according to a third embodiment of the present invention.

【図12】 この発明の実施の形態4を示すベース板の
断面図である。
FIG. 12 is a sectional view of a base plate according to a fourth embodiment of the present invention.

【図13】 この発明の実施の形態4を示すベース板を
用いた半導体装置の断面図である。
FIG. 13 is a sectional view of a semiconductor device using a base plate according to a fourth embodiment of the present invention.

【図14】 この発明の実施の形態5を示す絶縁基板に
突起を接合した状態を示す断面図である。
FIG. 14 is a cross-sectional view showing a state where projections are joined to an insulating substrate according to Embodiment 5 of the present invention.

【図15】 この発明の実施の形態6を示すフローチャ
ートである。
FIG. 15 is a flowchart showing a sixth embodiment of the present invention.

【図16】 この発明の実施の形態6を示すベース板の
部分拡大平面図である。
FIG. 16 is a partially enlarged plan view of a base plate according to Embodiment 6 of the present invention.

【図17】 従来の半導体装置を示す断面図である。FIG. 17 is a cross-sectional view showing a conventional semiconductor device.

【図18】 従来のベース板を示す斜視図である。FIG. 18 is a perspective view showing a conventional base plate.

【符号の説明】[Explanation of symbols]

1 半導体素子、2 窒化アルミ、3 表面側パター
ン、4 裏面側パターン、4a 周縁、4b,4c,4
d,4e 辺、5 絶縁基板、6 ベース板、6a 接
合面、8 接合部、90 突起、90a,90b 端
部、90c 突出面
Reference Signs List 1 semiconductor element, 2 aluminum nitride, 3 front side pattern, 4 back side pattern, 4a peripheral edge, 4b, 4c, 4
d, 4e sides, 5 insulating substrate, 6 base plate, 6a joining surface, 8 joining portion, 90 projection, 90a, 90b end, 90c projecting surface

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 両面に導電パターンが形成され、その表
面側パターンに半導体素子が実装されると共に、裏面側
パターンにベース板が接合部を介して接合される絶縁基
板を備え、上記裏面側パターン又は上記ベース板に上記
接合部の厚さを規制する複数個の突起が設けられる半導
体装置において、上記突起は、上記裏面側パターンの周
縁に面する端部が上記周縁から1mm〜10mm離間し
た領域に位置していることを特徴とする半導体装置。
An insulating substrate having a conductive pattern formed on both sides thereof, a semiconductor element mounted on a front side pattern thereof, and a base plate bonded to a back side pattern via a bonding portion; Alternatively, in the semiconductor device in which a plurality of protrusions for regulating the thickness of the bonding portion are provided on the base plate, the protrusions are regions in which an end facing the peripheral edge of the back side pattern is separated from the peripheral edge by 1 mm to 10 mm. A semiconductor device, which is located in a semiconductor device.
【請求項2】 裏面側パターンは方形状部分を有し、突
起は上記裏面側パターンの角部近傍において、上記方形
状部分の辺に対して傾斜して延在されていることを特徴
とする請求項1記載の半導体装置。
2. A method according to claim 1, wherein the back side pattern has a square portion, and the protrusion extends in the vicinity of a corner of the back side pattern so as to be inclined with respect to a side of the square portion. The semiconductor device according to claim 1.
【請求項3】 裏面側パターンは方形状部分を有し、突
起は上記方形状部分の辺に対し略45度に延在されてい
ることを特徴とする請求項2記載の半導体装置。
3. The semiconductor device according to claim 2, wherein the back side pattern has a rectangular portion, and the protrusion extends at substantially 45 degrees to a side of the rectangular portion.
【請求項4】 突起は、ベース板に接合され、上記突起
の裏面側パターン側の突出面と、上記ベースの上記裏面
側パターン側の接合面とは略平行に構成されていること
を特徴とする請求項1記載の半導体装置。
4. The projection is joined to a base plate, and a projecting surface of the projection on the back side pattern side and a joining surface of the base on the back side pattern side are substantially parallel to each other. The semiconductor device according to claim 1, wherein:
【請求項5】 突起は、裏面側パターンに接合され、上
記突起のベース側の突出面と、上記裏面側パターンの面
とは略平行に構成されていることを特徴とする請求項1
記載の半導体装置。
5. The projection is bonded to the back side pattern, and a projection surface on the base side of the projection and a surface of the back side pattern are configured substantially parallel to each other.
13. The semiconductor device according to claim 1.
【請求項6】 両面に導電パターンが形成された絶縁基
板の表面側パターンに半導体素子を実装する工程、上記
絶縁基板の裏面側パターンにベース板を接合部を介して
接合する工程、上記裏面側パターンと上記ベース板を接
合する前に、その接合部の厚さを規制する複数個の突起
を上記裏面側パターン又は上記ベース板に設ける工程を
有する半導体装置の製造方法において、上記突起は、上
記裏面側パターンの周縁に面する端部が上記周縁から1
mm〜10mmの領域に位置するように形成する工程か
らなり、上記裏面側パターンに上記ベース板を接合する
際には還元性ガス、または不活性ガス、または還元性ガ
スと不活性ガスとの混合ガスの雰囲気中で行うことを特
徴とする半導体装置の製造方法。
6. A step of mounting a semiconductor element on a front side pattern of an insulating substrate having conductive patterns formed on both sides, a step of bonding a base plate to a back side pattern of the insulating substrate via a bonding portion, In the method for manufacturing a semiconductor device, the method further comprising a step of providing a plurality of protrusions for regulating the thickness of the bonding portion on the back surface side pattern or the base plate before bonding the pattern and the base plate. The edge facing the periphery of the back side pattern is 1 mm from the periphery.
a step of forming the base plate so as to be located in a region of 10 mm to 10 mm. When the base plate is joined to the back side pattern, a reducing gas or an inert gas, or a mixture of a reducing gas and an inert gas is used. A method for manufacturing a semiconductor device, wherein the method is performed in a gas atmosphere.
JP2000175084A 2000-06-12 2000-06-12 Semiconductor device and method of manufacturing the same Pending JP2001358267A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000175084A JP2001358267A (en) 2000-06-12 2000-06-12 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000175084A JP2001358267A (en) 2000-06-12 2000-06-12 Semiconductor device and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2001358267A true JP2001358267A (en) 2001-12-26

Family

ID=18677013

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000175084A Pending JP2001358267A (en) 2000-06-12 2000-06-12 Semiconductor device and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2001358267A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008085360A (en) * 2002-08-13 2008-04-10 Fuji Electric Device Technology Co Ltd Semiconductor device
JP2011181787A (en) * 2010-03-03 2011-09-15 Hitachi Automotive Systems Ltd Power semiconductor device
JP2013214738A (en) * 2012-03-30 2013-10-17 Semikron Elektronik Gmbh & Co Kg Substrate, and method of manufacturing substrate for at least one power semiconductor component
CN105304578A (en) * 2014-07-15 2016-02-03 富士电机株式会社 Semiconductor device and semiconductor device manufacturing method
JP7489879B2 (en) 2020-09-25 2024-05-24 三菱電機株式会社 POWER SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING POWER SEMICONDUCTOR DEVICE - Patent application

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008085360A (en) * 2002-08-13 2008-04-10 Fuji Electric Device Technology Co Ltd Semiconductor device
JP4656126B2 (en) * 2002-08-13 2011-03-23 富士電機システムズ株式会社 Semiconductor device
JP2011181787A (en) * 2010-03-03 2011-09-15 Hitachi Automotive Systems Ltd Power semiconductor device
JP2013214738A (en) * 2012-03-30 2013-10-17 Semikron Elektronik Gmbh & Co Kg Substrate, and method of manufacturing substrate for at least one power semiconductor component
CN105304578A (en) * 2014-07-15 2016-02-03 富士电机株式会社 Semiconductor device and semiconductor device manufacturing method
JP2016021508A (en) * 2014-07-15 2016-02-04 富士電機株式会社 Semiconductor device and semiconductor device manufacturing method
JP7489879B2 (en) 2020-09-25 2024-05-24 三菱電機株式会社 POWER SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING POWER SEMICONDUCTOR DEVICE - Patent application

Similar Documents

Publication Publication Date Title
JP5853525B2 (en) Semiconductor chip positioning jig and semiconductor device manufacturing method
WO2012157583A1 (en) Semiconductor device and manufacturing method thereof
WO2013118478A1 (en) Semiconductor device
JP6043049B2 (en) Semiconductor device mounting structure and semiconductor device mounting method
JP3347279B2 (en) Semiconductor device and method of manufacturing the same
JP5884291B2 (en) Power module board unit with heat sink
US7919852B2 (en) Semiconductor device and insulating substrate utilizing a second conductor with a non-joint area
JP2001358267A (en) Semiconductor device and method of manufacturing the same
JP2001035977A (en) Container for semiconductor device
JP2002057280A (en) Semiconductor device
JP7310161B2 (en) Semiconductor device and its manufacturing method
JP4704084B2 (en) Semiconductor device
JP2004158739A (en) Resin sealed semiconductor device and manufacturing method therefor
JP2004307307A (en) Ceramic circuit board and method of manufacturing the same
JPH07312474A (en) Electronic component mounting structure
JP2006286897A (en) Metal-ceramic bonding substrate
JP5145168B2 (en) Semiconductor device
JP5217013B2 (en) Power conversion device and manufacturing method thereof
CN114556534A (en) Semiconductor device and method for manufacturing semiconductor device
KR20190037573A (en) Mounting method of semiconductor chip and semiconductor chip package
JPH11111737A (en) Semiconductor device
JP2005064118A (en) Semiconductor device and its manufacturing method
JP2008124152A (en) Solder sheet, semiconductor device, and semiconductor device manufacturing method
JPH09307198A (en) Electronic component mounting substrate
JP2003318203A (en) Die bonding method

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Effective date: 20040707

Free format text: JAPANESE INTERMEDIATE CODE: A7421

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050811

A977 Report on retrieval

Effective date: 20060127

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20070206

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20070731

Free format text: JAPANESE INTERMEDIATE CODE: A02