JPH1065554A - 入力信号のストリームを符号化する方法と出力信号ストリームを生成する方法 - Google Patents
入力信号のストリームを符号化する方法と出力信号ストリームを生成する方法Info
- Publication number
- JPH1065554A JPH1065554A JP9143920A JP14392097A JPH1065554A JP H1065554 A JPH1065554 A JP H1065554A JP 9143920 A JP9143920 A JP 9143920A JP 14392097 A JP14392097 A JP 14392097A JP H1065554 A JPH1065554 A JP H1065554A
- Authority
- JP
- Japan
- Prior art keywords
- stream
- signals
- signal
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2732—Convolutional interleaver; Interleavers using shift-registers or delay lines like, e.g. Ramsey type interleaver
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
Abstract
(57)【要約】
【課題】 特定のコードワードを含む信号の増加した平
均間隔が、チャネル中のバースト誤りに対抗するシステ
ムの能力を強化することにおいて有利となる体系的コン
ボルーションインタリーバを提供する。 【解決手段】 本発明の体系的コンボルーションインタ
リーバは、チャネル中を送信されるときに、エンコーダ
の入力信号の順序が変わらないように、特定の方法で事
前にインタリーブされたかのように、関連する誤りを訂
正するエンコーダの入力信号を取り扱うことにより、得
られる。信号をインタリーブし、かつデインタリーブす
るために、Ｒｅｅｄ−ＳｏｌｏｍｏｎコードＲＳ（１２
０，１１６）を使用し、遅延要素バンクおよび関連する
ルーティングを使用するインタリーバ／デインタリーバ
構成の一例が開示されている。
均間隔が、チャネル中のバースト誤りに対抗するシステ
ムの能力を強化することにおいて有利となる体系的コン
ボルーションインタリーバを提供する。 【解決手段】 本発明の体系的コンボルーションインタ
リーバは、チャネル中を送信されるときに、エンコーダ
の入力信号の順序が変わらないように、特定の方法で事
前にインタリーブされたかのように、関連する誤りを訂
正するエンコーダの入力信号を取り扱うことにより、得
られる。信号をインタリーブし、かつデインタリーブす
るために、Ｒｅｅｄ−ＳｏｌｏｍｏｎコードＲＳ（１２
０，１１６）を使用し、遅延要素バンクおよび関連する
ルーティングを使用するインタリーバ／デインタリーバ
構成の一例が開示されている。
Description
【０００１】
【発明の属する技術分野】本発明は、通信システムまた
は記憶システムにおいて、誤まり訂正コーダとの組み合
わせで使用される体系的コンボルーションインタリーバ
及びデインタリーバに関する。
は記憶システムにおいて、誤まり訂正コーダとの組み合
わせで使用される体系的コンボルーションインタリーバ
及びデインタリーバに関する。
【０００２】
【従来の技術】信号の通信は、一定不変に、誤りが導入
されるチャネルによる信号の伝達を取り扱わなければな
らない。図１は、そのような環境に対する従来技術によ
る構成を示すブロック図である。図１において、入力信
号は、まずエンコーダ１００に与えられ、符号化された
信号はインタリーバ２００に送られ、このインタリーブ
された信号は、ブロック３００において変調され、この
変調された信号は、チャネルに与えられる。チャネルか
ら受信された信号は、ブロック４００において復調さ
れ、ブロック５００において、デインタリーブされ、最
終的に、エンコーダ１００への入力信号を復元するため
に、ブロック６００において、復号化される。
されるチャネルによる信号の伝達を取り扱わなければな
らない。図１は、そのような環境に対する従来技術によ
る構成を示すブロック図である。図１において、入力信
号は、まずエンコーダ１００に与えられ、符号化された
信号はインタリーバ２００に送られ、このインタリーブ
された信号は、ブロック３００において変調され、この
変調された信号は、チャネルに与えられる。チャネルか
ら受信された信号は、ブロック４００において復調さ
れ、ブロック５００において、デインタリーブされ、最
終的に、エンコーダ１００への入力信号を復元するため
に、ブロック６００において、復号化される。
【０００３】図示された例においては、いわゆる「信
号」のそれぞれは、８データビットからなるデジタル信
号であるが、他の例においては、各信号は、１ビットを
含むいかなる数のビットからなっても良い。多くの場
合、「信号」は、いわゆる信号集合体の「シンボル」と
理解されうる。
号」のそれぞれは、８データビットからなるデジタル信
号であるが、他の例においては、各信号は、１ビットを
含むいかなる数のビットからなっても良い。多くの場
合、「信号」は、いわゆる信号集合体の「シンボル」と
理解されうる。
【０００４】インタリーバ２００は、チャネル中のバー
スト誤りを評価するために、システム中に置かれる。具
体的には、インタリーバ２００は、短時間において多数
の誤りを有するバースト誤りが、オリジナルのインタリ
ーブされていない信号の隣接する多くの信号に影響を与
えないように、変調に先だって、隣接する信号を時間的
に分散させる。逆に、チャネルからの信号を考える場
合、互いに時間的に近接して配置された誤りが、互いに
離れて配置されるべきデインタリーバの出力において、
散在させられる。
スト誤りを評価するために、システム中に置かれる。具
体的には、インタリーバ２００は、短時間において多数
の誤りを有するバースト誤りが、オリジナルのインタリ
ーブされていない信号の隣接する多くの信号に影響を与
えないように、変調に先だって、隣接する信号を時間的
に分散させる。逆に、チャネルからの信号を考える場
合、互いに時間的に近接して配置された誤りが、互いに
離れて配置されるべきデインタリーバの出力において、
散在させられる。
【０００５】
【発明が解決しようとする課題】この分散の結果は、デ
コーダ６００が使用する信号に含まれた誤り訂正の冗長
性のおかげで、エンコーダ１００へ入力された入力信号
の復元が可能である。変調器３００および復調器４００
が、それ自身が符号化および復号化を含むサブシステム
であり得ることが良く知られている。たとえば、変調器
３００は、トレリスエンコーダであるフロントエンドセ
クションを含みうる。これに対応して、復調器４００の
テールエンドは、ビタビデコーダを含むことになる。
コーダ６００が使用する信号に含まれた誤り訂正の冗長
性のおかげで、エンコーダ１００へ入力された入力信号
の復元が可能である。変調器３００および復調器４００
が、それ自身が符号化および復号化を含むサブシステム
であり得ることが良く知られている。たとえば、変調器
３００は、トレリスエンコーダであるフロントエンドセ
クションを含みうる。これに対応して、復調器４００の
テールエンドは、ビタビデコーダを含むことになる。
【０００６】
【課題を解決するための手段】米国特許出願Ｎｏ．０８
／４６９，５５８（D.Amrany、1995.6.6出願）は、チャ
ネルに送信されるときに、エンコーダの入力信号の順序
が変化しないように、非常に特別な方法で事前にインタ
リーブされたかのように、関連する誤り訂正エンコーダ
の入力信号が取り扱われる体系的コンボルーションイン
タリーバ装置を開示している。上記の特許出願に開示さ
れた装置において、各誤り訂正符号コードワード、たと
えば、リード・ソロモンコードワードの連続的な信号
が、いわゆる復号化深さに等しい一定量により、インタ
リーブされたストリームが分離される。
／４６９，５５８（D.Amrany、1995.6.6出願）は、チャ
ネルに送信されるときに、エンコーダの入力信号の順序
が変化しないように、非常に特別な方法で事前にインタ
リーブされたかのように、関連する誤り訂正エンコーダ
の入力信号が取り扱われる体系的コンボルーションイン
タリーバ装置を開示している。上記の特許出願に開示さ
れた装置において、各誤り訂正符号コードワード、たと
えば、リード・ソロモンコードワードの連続的な信号
が、いわゆる復号化深さに等しい一定量により、インタ
リーブされたストリームが分離される。
【０００７】これと対照的に、本発明の原理に基づく体
系的コンボルーションインタリーバ装置においては、こ
の分離は、必ずしも一定ではなく、むしろ特定のコード
ワードを含む少なくとも所定の連続した信号に対する復
号化深さよりも大きい。これは、たとえば、特定のコー
ドワードを含む信号の増加した平均間隔が、チャネル中
のバースト誤りに抵抗するシステムの能力を強化するこ
とにおいて、有利である。
系的コンボルーションインタリーバ装置においては、こ
の分離は、必ずしも一定ではなく、むしろ特定のコード
ワードを含む少なくとも所定の連続した信号に対する復
号化深さよりも大きい。これは、たとえば、特定のコー
ドワードを含む信号の増加した平均間隔が、チャネル中
のバースト誤りに抵抗するシステムの能力を強化するこ
とにおいて、有利である。
【０００８】さらに、上述の増加した分離を提供するイ
ンタリーブが、以下に述べるような特定の方法で行われ
る場合、デインタリーブ・プロセスは、遅延線に匹敵す
るランダムアクセスメモリと反対に、実際の遅延線を使
用して、好都合に具現化されうる。これは、たとえばＭ
ＯＳ回路のような特定の具現化技術において、実際の遅
延線は、ランダムアクセスメモリ遅延線エミュレーショ
ンよりも高いスループットを提供するよう動作可能であ
り、高いデータ速度用途における本発明の使用を容易に
することにおいて、有利である。
ンタリーブが、以下に述べるような特定の方法で行われ
る場合、デインタリーブ・プロセスは、遅延線に匹敵す
るランダムアクセスメモリと反対に、実際の遅延線を使
用して、好都合に具現化されうる。これは、たとえばＭ
ＯＳ回路のような特定の具現化技術において、実際の遅
延線は、ランダムアクセスメモリ遅延線エミュレーショ
ンよりも高いスループットを提供するよう動作可能であ
り、高いデータ速度用途における本発明の使用を容易に
することにおいて、有利である。
【０００９】
【発明の実施の形態】図２は、通常のブロックインタリ
ーバ２００の単純な具現化例を示す。インタリーブ装置
が、１２０個の信号の長さのリード・ソロモン（ＲＳ）
コードワードを３０個のコードワードの深さまでインタ
リーブすることを求める場合、必要とされるものは、３
０行１２０列の信号からなる図２に示されたような行列
のみである。インタリーブは、到来信号を逐次的に信号
行列中に書き込み、１行を一度にこの行列を集団化する
ことにより行われる。
ーバ２００の単純な具現化例を示す。インタリーブ装置
が、１２０個の信号の長さのリード・ソロモン（ＲＳ）
コードワードを３０個のコードワードの深さまでインタ
リーブすることを求める場合、必要とされるものは、３
０行１２０列の信号からなる図２に示されたような行列
のみである。インタリーブは、到来信号を逐次的に信号
行列中に書き込み、１行を一度にこの行列を集団化する
ことにより行われる。
【００１０】インタリーブされた出力は、１列を一度に
行列から信号を読み出すことにより得られる。行１は、
たとえば、０番目のコードワードの１２０個の信号、Ｃ
0,11 9，Ｃ0,118，・・・、Ｃ0,0からなる。これに対応
して、列１は、０番目、１番目、・・・および２９番目
のコードワードの最初の信号に対応するＣ0,119，Ｃ
1,119，・・・、Ｃ29,119からなる。この配置は、同じ
コードワードの連続的信号がインタリーブされた信号ス
トリーム中で３０個の信号だけ離れさせられるので、３
０個の信号のインタリーブ深さを提供するといわれる。
行列から信号を読み出すことにより得られる。行１は、
たとえば、０番目のコードワードの１２０個の信号、Ｃ
0,11 9，Ｃ0,118，・・・、Ｃ0,0からなる。これに対応
して、列１は、０番目、１番目、・・・および２９番目
のコードワードの最初の信号に対応するＣ0,119，Ｃ
1,119，・・・、Ｃ29,119からなる。この配置は、同じ
コードワードの連続的信号がインタリーブされた信号ス
トリーム中で３０個の信号だけ離れさせられるので、３
０個の信号のインタリーブ深さを提供するといわれる。
【００１１】ブロックデインタリーバは、図２のブロッ
クインタリーバと同じであり得る。したがって、インタ
リーバ及びデインタリーバの全体的メモリ要求は、少な
くとも７，２００個の信号であり、インタリーバへの入
力とデインタリーバの出力との間の全体的遅延は、約
７，２００個の信号期間である。
クインタリーバと同じであり得る。したがって、インタ
リーバ及びデインタリーバの全体的メモリ要求は、少な
くとも７，２００個の信号であり、インタリーバへの入
力とデインタリーバの出力との間の全体的遅延は、約
７，２００個の信号期間である。
【００１２】図３は、同じ３０個の信号のインタリーブ
深さをもつ通常のコンボルーションインタリーバおよび
デインタリーバの簡単な実施形態を表す。コンボルーシ
ョンインタリーバは、インタリーブされた信号ストリー
ム中の信号のいずれかの選択されたブロック内で、いく
つかの信号が失われた少なくとも１つのコードワードが
存在するものである。
深さをもつ通常のコンボルーションインタリーバおよび
デインタリーバの簡単な実施形態を表す。コンボルーシ
ョンインタリーバは、インタリーブされた信号ストリー
ム中の信号のいずれかの選択されたブロック内で、いく
つかの信号が失われた少なくとも１つのコードワードが
存在するものである。
【００１３】図３において、到来信号は、ライン２４に
現れ、スイッチ２５は、遅延要素２０１，２０２，・・
・２３０（ただし、レジスタ２０１は、ゼロの遅延を有
し、したがって、単なる接続である）を巡回し、ライン
２４上の連続信号は、連増区的遅延要素に与えられる。
インタリーバの出力におけるスイッチ３１は、スイッチ
２５と同期しており、スイッチ３１から流出するインタ
リーブされた出力を生じる。
現れ、スイッチ２５は、遅延要素２０１，２０２，・・
・２３０（ただし、レジスタ２０１は、ゼロの遅延を有
し、したがって、単なる接続である）を巡回し、ライン
２４上の連続信号は、連増区的遅延要素に与えられる。
インタリーバの出力におけるスイッチ３１は、スイッチ
２５と同期しており、スイッチ３１から流出するインタ
リーブされた出力を生じる。
【００１４】特に、図３の構成への到来信号ストリーム
が、Ｃm,119，Ｃm,118，Ｃm,117，・・・Ｃm,90，Ｃ
m,89，・・・であり、信号Ｃm,119が遅延要素２０１に
入れられた場合、図３のスイッチ３１における出力は、
Ｃm,119，Ｃm-1,118，Ｃm-2,117，・・・Ｃm-29,90，Ｃ
m,89，Ｃm-1,88，・・・となる。上記からわかるよう
に、同じＲＳコードワードに属する信号は、スイッチ３
１の出力において、少なくとも３０個の信号（たとえ
ば、Ｃm,119およびＣm ,89）で分離されている。
が、Ｃm,119，Ｃm,118，Ｃm,117，・・・Ｃm,90，Ｃ
m,89，・・・であり、信号Ｃm,119が遅延要素２０１に
入れられた場合、図３のスイッチ３１における出力は、
Ｃm,119，Ｃm-1,118，Ｃm-2,117，・・・Ｃm-29,90，Ｃ
m,89，Ｃm-1,88，・・・となる。上記からわかるよう
に、同じＲＳコードワードに属する信号は、スイッチ３
１の出力において、少なくとも３０個の信号（たとえ
ば、Ｃm,119およびＣm ,89）で分離されている。
【００１５】図３は、コンボルーションインタリーバの
逆の動作を行うデインタリーバも示している。図３のイ
ンタリーバ／デインタリーバのメモリ要求および遅延が
対応する図２の構成よりもかなり小さいことがわかる。
具体的には、たった３，４８０個の信号のメモリが必要
とされ、全体のインタリーバ／デインタリーバの遅延
も、３，４８０である。
逆の動作を行うデインタリーバも示している。図３のイ
ンタリーバ／デインタリーバのメモリ要求および遅延が
対応する図２の構成よりもかなり小さいことがわかる。
具体的には、たった３，４８０個の信号のメモリが必要
とされ、全体のインタリーバ／デインタリーバの遅延
も、３，４８０である。
【００１６】図２及び図３のインタリーバは、入力信号
の順序がインタリーバにより変化させられるので、「体
系的」ではない。非体系的インタリーバは、多くの問題
を有する。第１に、受信器は、関連するデコーダをスキ
ップすることを選んだ場合、デインタリーバをスキップ
することができない。したがって、デインタリーバの遅
延は、避けられない。
の順序がインタリーバにより変化させられるので、「体
系的」ではない。非体系的インタリーバは、多くの問題
を有する。第１に、受信器は、関連するデコーダをスキ
ップすることを選んだ場合、デインタリーバをスキップ
することができない。したがって、デインタリーバの遅
延は、避けられない。
【００１７】第２に、デコーダにより訂正できないバー
スト誤りが、デインタリーバにより広げられることにな
る。様々な用途において、時間的に集中してある数の誤
りを受ける方が、延ばされた時間スパンについての同じ
数の誤りを受けるよりも良いことがわかった。したがっ
て、そのような場合、訂正されていない誤りを広げるこ
とまたは分散させることは、望ましくない。
スト誤りが、デインタリーバにより広げられることにな
る。様々な用途において、時間的に集中してある数の誤
りを受ける方が、延ばされた時間スパンについての同じ
数の誤りを受けるよりも良いことがわかった。したがっ
て、そのような場合、訂正されていない誤りを広げるこ
とまたは分散させることは、望ましくない。
【００１８】図１の通常のエンコーダ・インタリーバ構
成は、単一のエンコーダのみを必要とする。”Informat
ion Theory and Reliable Communcation"(R.G.Gallage
r,John Wiley & Sons,1968,pp.286)において、複数のエ
ンコーダを有するより複雑な構成が示されている。個の
複数のエンコーダは、図１のエンコーダとブロックイン
タリーバの組み合わせを置き換えることをねらいにして
いる。エンコーダまたはエンコーダを制御する手段につ
いての特定の具体例は示されていないが、Gallagerの描
写は、体系的ブロックインタリーバは、複数のエンコー
タの入力における１つのスイッチおよび出力における１
つのスイッチの使用により、実現できることを示唆して
いる。しかし、これは、コンボルーションインタリーブ
ではない。
成は、単一のエンコーダのみを必要とする。”Informat
ion Theory and Reliable Communcation"(R.G.Gallage
r,John Wiley & Sons,1968,pp.286)において、複数のエ
ンコーダを有するより複雑な構成が示されている。個の
複数のエンコーダは、図１のエンコーダとブロックイン
タリーバの組み合わせを置き換えることをねらいにして
いる。エンコーダまたはエンコーダを制御する手段につ
いての特定の具体例は示されていないが、Gallagerの描
写は、体系的ブロックインタリーバは、複数のエンコー
タの入力における１つのスイッチおよび出力における１
つのスイッチの使用により、実現できることを示唆して
いる。しかし、これは、コンボルーションインタリーブ
ではない。
【００１９】図４に示されたGallagerの構造は、デコー
ダにおけるハードウエアおよび／または速度ペナルティ
を表す。１つのデコーディング例において、３０個の別
個のデコーダが使用されなければならず、信号がこれら
のデコーダへ適切にルーティングされなければならない
ことがわかる。別の例において、まず（図２に示された
ような）デインタリーバが使用される必要があり、これ
に非常に高速のデコーダを接続することが必要となる。
いずれの場合にも、デコーダは商業的に魅力的でなくな
る。
ダにおけるハードウエアおよび／または速度ペナルティ
を表す。１つのデコーディング例において、３０個の別
個のデコーダが使用されなければならず、信号がこれら
のデコーダへ適切にルーティングされなければならない
ことがわかる。別の例において、まず（図２に示された
ような）デインタリーバが使用される必要があり、これ
に非常に高速のデコーダを接続することが必要となる。
いずれの場合にも、デコーダは商業的に魅力的でなくな
る。
【００２０】挑戦すべきことは、体系的ブロックインタ
リーバについて上述した２つの問題を除去するために、
体系的コンボルーションインタリーバを開発することで
ある。そのようなタイプの体系的コンボルーションイン
タリーバのうちの１つは、米国特許出願Ｎｏ．０８／４
６９，５５８（1995.6.6出願）に開示されている。この
特許出願に開示された構成において、各誤り訂正符号コ
ードワード、たとえば、Ｒｅｅｄ−Ｓｏｌｏｍｏｎコー
ドワードの連続的信号は、インタリーブされたストリー
ムにおいて、いわゆるデコーディング深さと等しい一定
量で隔てられている。そのようなアプローチは、図８に
示され、以下に説明されるインタリーブ・スキームにお
いて具現化される。
リーバについて上述した２つの問題を除去するために、
体系的コンボルーションインタリーバを開発することで
ある。そのようなタイプの体系的コンボルーションイン
タリーバのうちの１つは、米国特許出願Ｎｏ．０８／４
６９，５５８（1995.6.6出願）に開示されている。この
特許出願に開示された構成において、各誤り訂正符号コ
ードワード、たとえば、Ｒｅｅｄ−Ｓｏｌｏｍｏｎコー
ドワードの連続的信号は、インタリーブされたストリー
ムにおいて、いわゆるデコーディング深さと等しい一定
量で隔てられている。そのようなアプローチは、図８に
示され、以下に説明されるインタリーブ・スキームにお
いて具現化される。
【００２１】これと対照的に、本発明の原理に基づく体
系的コンボルーションインタリーバの構成において、分
離は、必ずしも一定ではなく、むしろ特定のコードワー
ドを含む信号のするなくとも所定の連続体についてのデ
コーディング深さよりも大きい。したがって、各ＲＳコ
ードワードは、１１６個の入力信号および４個の冗長信
号を含むと仮定し、入力信号は、以下の順序で入ってく
ると仮定する。 Ｃm,119 ，Ｃm-1,115，Ｃm-2,111，・・・，Ｃm-28,7， Ｃm,118 ，Ｃm-1,114，Ｃm-2,110，・・・，Ｃm-28,6， Ｃm,117 ，Ｃm-1,113，Ｃm-2,109，・・・，Ｃm-28,5， Ｃm,116 ，Ｃm-1,112，Ｃm-2,108，・・・，Ｃm-28,4， Ｃm+1,119 ，Ｃm,115 ，Ｃm-1,111，・・・，Ｃm-27,7， Ｃm+1,118 ，Ｃm,114 ，Ｃm-1,110，・・・，Ｃm-27,6， Ｃm+1,117 ，Ｃm,113 ，Ｃm-1,109，・・・，Ｃm-27,5， Ｃm+1,116 ，Ｃm,112 ，Ｃm-1,108，・・・，Ｃm-27,4，・・・
系的コンボルーションインタリーバの構成において、分
離は、必ずしも一定ではなく、むしろ特定のコードワー
ドを含む信号のするなくとも所定の連続体についてのデ
コーディング深さよりも大きい。したがって、各ＲＳコ
ードワードは、１１６個の入力信号および４個の冗長信
号を含むと仮定し、入力信号は、以下の順序で入ってく
ると仮定する。 Ｃm,119 ，Ｃm-1,115，Ｃm-2,111，・・・，Ｃm-28,7， Ｃm,118 ，Ｃm-1,114，Ｃm-2,110，・・・，Ｃm-28,6， Ｃm,117 ，Ｃm-1,113，Ｃm-2,109，・・・，Ｃm-28,5， Ｃm,116 ，Ｃm-1,112，Ｃm-2,108，・・・，Ｃm-28,4， Ｃm+1,119 ，Ｃm,115 ，Ｃm-1,111，・・・，Ｃm-27,7， Ｃm+1,118 ，Ｃm,114 ，Ｃm-1,110，・・・，Ｃm-27,6， Ｃm+1,117 ，Ｃm,113 ，Ｃm-1,109，・・・，Ｃm-27,5， Ｃm+1,116 ，Ｃm,112 ，Ｃm-1,108，・・・，Ｃm-27,4，・・・
【００２２】概念的に、即時に、４個のＲＳ冗長信号を
上記のストリームに追加することができ（この点におい
て、これはナルであると考えられる）、以下のストリー
ムとなる。 Ｃm,119 ，Ｃm-1,115，Ｃm-2,111，・・・，Ｃm-28,7，Ｃm-29,3， Ｃm,118 ，Ｃm-1,114，Ｃm-2,110，・・・，Ｃm-28,6，Ｃm-29,2， Ｃm,117 ，Ｃm-1,113，Ｃm-2,109，・・・，Ｃm-28,5，Ｃm-29,1， Ｃm,116 ，Ｃm-1,112，Ｃm-2,108，・・・，Ｃm-28,4，Ｃm-29,0． Ｃm+1,119 ，Ｃm,115 ，Ｃm-1,111，・・・，Ｃm-27,7，Ｃm-28,3， Ｃm+1,118 ，Ｃm,114 ，Ｃm-1,110，・・・，Ｃm-27,6，Ｃm-28,2， Ｃm+1,117 ，Ｃm,113 ，Ｃm-1,109，・・・，Ｃm-27,5，Ｃm-28,1， Ｃm+1,116 ，Ｃm,112 ，Ｃm-1,108，・・・，Ｃm-27,4，Ｃm-28,0，・・・ このストリームの図が図５に示されている。
上記のストリームに追加することができ（この点におい
て、これはナルであると考えられる）、以下のストリー
ムとなる。 Ｃm,119 ，Ｃm-1,115，Ｃm-2,111，・・・，Ｃm-28,7，Ｃm-29,3， Ｃm,118 ，Ｃm-1,114，Ｃm-2,110，・・・，Ｃm-28,6，Ｃm-29,2， Ｃm,117 ，Ｃm-1,113，Ｃm-2,109，・・・，Ｃm-28,5，Ｃm-29,1， Ｃm,116 ，Ｃm-1,112，Ｃm-2,108，・・・，Ｃm-28,4，Ｃm-29,0． Ｃm+1,119 ，Ｃm,115 ，Ｃm-1,111，・・・，Ｃm-27,7，Ｃm-28,3， Ｃm+1,118 ，Ｃm,114 ，Ｃm-1,110，・・・，Ｃm-27,6，Ｃm-28,2， Ｃm+1,117 ，Ｃm,113 ，Ｃm-1,109，・・・，Ｃm-27,5，Ｃm-28,1， Ｃm+1,116 ，Ｃm,112 ，Ｃm-1,108，・・・，Ｃm-27,4，Ｃm-28,0，・・・ このストリームの図が図５に示されている。
【００２３】すべての信号パスへ周期的に接続するスイ
ッチにより、単一のストリームに多重化された３０個の
並列信号パス、すなわち「レール」の形で示されてい
る。
ッチにより、単一のストリームに多重化された３０個の
並列信号パス、すなわち「レール」の形で示されてい
る。
【００２４】ここで開示される原理によれば、仮定され
たこれらの信号の重要性が、互いにかつＲＳコードワー
ドに対するそれらの関係に向かい合う場合、複数のコー
ダへの信号の適切なルーティングおよび出力信号の単一
のストリームへの複数の符号化された信号のルーティン
グが、体系的ブロックインタリーバを事実上生み出す。
たこれらの信号の重要性が、互いにかつＲＳコードワー
ドに対するそれらの関係に向かい合う場合、複数のコー
ダへの信号の適切なルーティングおよび出力信号の単一
のストリームへの複数の符号化された信号のルーティン
グが、体系的ブロックインタリーバを事実上生み出す。
【００２５】図６は、上述した特定の信号ストリームに
対応可能な構造を示す。図４に示された構造に類似して
いるが、入力信号を異なる方法でルーティングし、大き
く改善された結果を達成する。
対応可能な構造を示す。図４に示された構造に類似して
いるが、入力信号を異なる方法でルーティングし、大き
く改善された結果を達成する。
【００２６】図６において、入力信号ストリームは、コ
ントローラ１５からの制御信号に応答して、到来信号を
その３０個の出力に分配するスイッチを含むルータ１０
に与えられる。ルータ１０の各出力は、対応するＲｅｅ
ｄ−Ｓｏｌｏｍｏｎ（ＲＳ）コーダ２０−ｊに結合され
ており、３０個のＲＳコーダの出力は、ルータ３０によ
り、共通の出力ポートにルーティングされる。ルータ３
０およびＲＳコーダは、以下に説明するルーティング手
順を具現化するコントローラ１５にも応答可能である。
ントローラ１５からの制御信号に応答して、到来信号を
その３０個の出力に分配するスイッチを含むルータ１０
に与えられる。ルータ１０の各出力は、対応するＲｅｅ
ｄ−Ｓｏｌｏｍｏｎ（ＲＳ）コーダ２０−ｊに結合され
ており、３０個のＲＳコーダの出力は、ルータ３０によ
り、共通の出力ポートにルーティングされる。ルータ３
０およびＲＳコーダは、以下に説明するルーティング手
順を具現化するコントローラ１５にも応答可能である。
【００２７】動作において、ルータ１０は、ＲＳコーダ
２０−３０をスキップして、ＲＳコーダ２０−１ないし
２０−２９を４サイクル巡回する必要がある。これらの
４サイクルの間に、ＲＳコーダ２０−３０は、入力を受
け取らず（すなわち、Ｃ0,3，Ｃ0,2 ，Ｃ0,1，およびＣ
0,0のナル入力を受け取り）、ルータ３０は、ＲＳコー
ダ２０−１ないし２０−３０を４サイクル巡回する。そ
の後、ルータ１０は、ＲＳコーダ２０−２９をスキップ
して、ＲＳコーダ２０−３０ないし２０−２８を４サイ
クル巡回し、ルータ３０は、ＲＳコーダ２０−３０ない
し２０−２９を４サイクル巡回し、このプロセスを継続
させる。
２０−３０をスキップして、ＲＳコーダ２０−１ないし
２０−２９を４サイクル巡回する必要がある。これらの
４サイクルの間に、ＲＳコーダ２０−３０は、入力を受
け取らず（すなわち、Ｃ0,3，Ｃ0,2 ，Ｃ0,1，およびＣ
0,0のナル入力を受け取り）、ルータ３０は、ＲＳコー
ダ２０−１ないし２０−３０を４サイクル巡回する。そ
の後、ルータ１０は、ＲＳコーダ２０−２９をスキップ
して、ＲＳコーダ２０−３０ないし２０−２８を４サイ
クル巡回し、ルータ３０は、ＲＳコーダ２０−３０ない
し２０−２９を４サイクル巡回し、このプロセスを継続
させる。
【００２８】Ｃ29,119がＲＳコーダ２０−１に挿入され
ると仮定された場合、上述したことに従って、ＲＳコー
ダ２０−１に挿入される次の３個のサンプルは、Ｃ
29,118，Ｃ29,117，およびＣ29,116である。これらの４
サイクルの終わりにおいて、Ｃ1, 4がＲＳコーダ２０−
２９に挿入される場合、ルータ１０の巡回シーケンスが
変更され、次のクロックが、ルーティングをＲＳコーダ
２０−３０へ進ませる。この時点において、ＲＳコーダ
２０−３０は、リセットされ、上述したことに従って、
Ｃ30,119がＲＳコーダ２０−３０に入れられ（新しいＲ
Ｓコードワードの入力信号の蓄積を開始し）、次のクロ
ック期間において、Ｃ29,115がＲＳコーダ２０−１に入
れられる。
ると仮定された場合、上述したことに従って、ＲＳコー
ダ２０−１に挿入される次の３個のサンプルは、Ｃ
29,118，Ｃ29,117，およびＣ29,116である。これらの４
サイクルの終わりにおいて、Ｃ1, 4がＲＳコーダ２０−
２９に挿入される場合、ルータ１０の巡回シーケンスが
変更され、次のクロックが、ルーティングをＲＳコーダ
２０−３０へ進ませる。この時点において、ＲＳコーダ
２０−３０は、リセットされ、上述したことに従って、
Ｃ30,119がＲＳコーダ２０−３０に入れられ（新しいＲ
Ｓコードワードの入力信号の蓄積を開始し）、次のクロ
ック期間において、Ｃ29,115がＲＳコーダ２０−１に入
れられる。
【００２９】ＲＳコーダ２０−１のような特定のコーダ
に注目すると、上記した巡回手順が以下のものを達成す
ることがわかる。 １）これは、特定のコードワードに属する入力信号を特
定のＲＳコーダにルーティングする。 ２）４サイクルの２９インターバルの後に、ＲＳコーダ
は、１１６個の入力信号の完全なセットを受信した。 ３）その後、ＲＳコーダは、４サイクルの１インターバ
ルについて、無入力（ナル入力）となり、その時間の
間、ＲＳコーダは、４個の冗長信号Ｃ29,3，Ｃ29 ,2，Ｃ
29,1およびＣ29,0をルータ３０に出力する。
に注目すると、上記した巡回手順が以下のものを達成す
ることがわかる。 １）これは、特定のコードワードに属する入力信号を特
定のＲＳコーダにルーティングする。 ２）４サイクルの２９インターバルの後に、ＲＳコーダ
は、１１６個の入力信号の完全なセットを受信した。 ３）その後、ＲＳコーダは、４サイクルの１インターバ
ルについて、無入力（ナル入力）となり、その時間の
間、ＲＳコーダは、４個の冗長信号Ｃ29,3，Ｃ29 ,2，Ｃ
29,1およびＣ29,0をルータ３０に出力する。
【００３０】結果として、ルータ３０の出力信号のスト
リームは、上述した入力信号の順序であり、すなわち、 Ｃm,119 ，Ｃm-1,115，Ｃm-2,111，・・・，Ｃm-28,7，Ｃm-29,3， Ｃm,118 ，Ｃm-1,114，Ｃm-2,110，・・・，Ｃm-28,6，Ｃm-29,2， Ｃm,117 ，Ｃm-1,113，Ｃm-2,109，・・・，Ｃm-28,5，Ｃm-29,1， Ｃm,116 ，Ｃm-1,112，Ｃm-2,108，・・・，Ｃm-28,4，Ｃm-29,0． Ｃm+1,119 ，Ｃm,115 ，Ｃm-1,111，・・・，Ｃm-27,7，Ｃm-28,3， Ｃm+1,118 ，Ｃm,114 ，Ｃm-1,110，・・・，Ｃm-27,6，Ｃm-28,2， Ｃm+1,117 ，Ｃm,113 ，Ｃm-1,109，・・・，Ｃm-27,5，Ｃm-28,1， Ｃm+1,116 ，Ｃm,112 ，Ｃm-1,108，・・・，Ｃm-27,4，Ｃm-28,0，・・・ は、図６の構成が（適切な場所にいくつかの冗長非ナル
信号が挿入されていることを除けば、）体系的インタリ
ーバであることに適合する。
リームは、上述した入力信号の順序であり、すなわち、 Ｃm,119 ，Ｃm-1,115，Ｃm-2,111，・・・，Ｃm-28,7，Ｃm-29,3， Ｃm,118 ，Ｃm-1,114，Ｃm-2,110，・・・，Ｃm-28,6，Ｃm-29,2， Ｃm,117 ，Ｃm-1,113，Ｃm-2,109，・・・，Ｃm-28,5，Ｃm-29,1， Ｃm,116 ，Ｃm-1,112，Ｃm-2,108，・・・，Ｃm-28,4，Ｃm-29,0． Ｃm+1,119 ，Ｃm,115 ，Ｃm-1,111，・・・，Ｃm-27,7，Ｃm-28,3， Ｃm+1,118 ，Ｃm,114 ，Ｃm-1,110，・・・，Ｃm-27,6，Ｃm-28,2， Ｃm+1,117 ，Ｃm,113 ，Ｃm-1,109，・・・，Ｃm-27,5，Ｃm-28,1， Ｃm+1,116 ，Ｃm,112 ，Ｃm-1,108，・・・，Ｃm-27,4，Ｃm-28,0，・・・ は、図６の構成が（適切な場所にいくつかの冗長非ナル
信号が挿入されていることを除けば、）体系的インタリ
ーバであることに適合する。
【００３１】上記から、ルータ１０、３０の適切な巡回
及びＲＳエンコーダのリセットが、コントローラ１５を
具現化するために必要なすべてのものであり、これは、
数個のカウンタ及びいくつかの組み合わせ論理回路で容
易に達成できる。
及びＲＳエンコーダのリセットが、コントローラ１５を
具現化するために必要なすべてのものであり、これは、
数個のカウンタ及びいくつかの組み合わせ論理回路で容
易に達成できる。
【００３２】図７は、図６のインタリーバにより開発さ
れた信号に応答するように適合された体系的コンボルー
ションデインタリーバを示す。図７の構成は、スイッチ
４０，遅延要素を含む第１のデインタリーバ４２，スイ
ッチ４３，デコーダ入力バッファ５１，デコーダ５０，
スイッチ６１，遅延要素を含む第２のインタリーバ６
０，およびスイッチ６３の直列接続を含む。デインタリ
ーバ４２内において、各遅延要素４２−ｊは、（（１１
６−４ｊ）×３０）個の信号の遅延（ｊは、０ないし２
９の範囲）を導入し、デインタリーバ６０内において、
遅延要素６０−ｊは、（４ｊ×３０）の遅延を導入す
る。
れた信号に応答するように適合された体系的コンボルー
ションデインタリーバを示す。図７の構成は、スイッチ
４０，遅延要素を含む第１のデインタリーバ４２，スイ
ッチ４３，デコーダ入力バッファ５１，デコーダ５０，
スイッチ６１，遅延要素を含む第２のインタリーバ６
０，およびスイッチ６３の直列接続を含む。デインタリ
ーバ４２内において、各遅延要素４２−ｊは、（（１１
６−４ｊ）×３０）個の信号の遅延（ｊは、０ないし２
９の範囲）を導入し、デインタリーバ６０内において、
遅延要素６０−ｊは、（４ｊ×３０）の遅延を導入す
る。
【００３３】スイッチ４０および４３は、同期してい
る。結果として、信号の到来ストリームがＣm,119を遅
延要素４２−０に挿入するように構成される場合、特定
のコードワードに属する信号は、デインタリーバ４２の
出力に同時に現れ、デコーダ５０が誤りを訂正すること
を許容する。当然のことながら、デコーダ５０は、単に
警告を発する。すなわち、誤りが検出されたことを単に
システムに知らせる。
る。結果として、信号の到来ストリームがＣm,119を遅
延要素４２−０に挿入するように構成される場合、特定
のコードワードに属する信号は、デインタリーバ４２の
出力に同時に現れ、デコーダ５０が誤りを訂正すること
を許容する。当然のことながら、デコーダ５０は、単に
警告を発する。すなわち、誤りが検出されたことを単に
システムに知らせる。
【００３４】より正確には、信号 Ｃm,119，Ｃm-1,115，Ｃm-2,111，・・・，Ｃm-28,7，Ｃm-29,3， が遅延要素４２−０，４２−１，４２−３，・・・、４
２−２８および４２−２９にそれぞれ挿入されるインタ
ーバルの間、これらの遅延要素の出力は、Ｃmー29,119，
Ｃm-29,115，Ｃm-29,111，・・・，Ｃm-29,7，Ｃm-29,3
に対応する。
２−２８および４２−２９にそれぞれ挿入されるインタ
ーバルの間、これらの遅延要素の出力は、Ｃmー29,119，
Ｃm-29,115，Ｃm-29,111，・・・，Ｃm-29,7，Ｃm-29,3
に対応する。
【００３５】その後の３サイクルは、信号 Ｃmー29,118，Ｃm-29,114，Ｃm-29,110，・・・，Ｃm-29,6，Ｃm-29,2 Ｃmー29,117，Ｃm-29,113，Ｃm-29,109，・・・，Ｃm-29,5，Ｃm-29,1 Ｃmー29,116，Ｃm-29,112，Ｃm-29,108，・・・，Ｃm-29,4，Ｃm-29,0 を作りだし、全体のコードワードを完成させる。しか
し、デコーダ５０は、信号を逐次的に、すなわち、Ｃ
m-29,119，Ｃm-29,118，Ｃm-29,117，・・・の順序で処
理する必要がある。
し、デコーダ５０は、信号を逐次的に、すなわち、Ｃ
m-29,119，Ｃm-29,118，Ｃm-29,117，・・・の順序で処
理する必要がある。
【００３６】このシーケンスの再構成のタスクは、バッ
ファ５１のものとなる。その後、デコーダ５０は、コー
ドワードを復号化し、（訂正可能な誤りが存在する場
合、かつこれが望ましいモードの動作である場合）誤り
を訂正し、訂正されたコードワードをデインタリーバ４
２と逆の動作をするデインタリーバ６０に出力する。
ファ５１のものとなる。その後、デコーダ５０は、コー
ドワードを復号化し、（訂正可能な誤りが存在する場
合、かつこれが望ましいモードの動作である場合）誤り
を訂正し、訂正されたコードワードをデインタリーバ４
２と逆の動作をするデインタリーバ６０に出力する。
【００３７】そのもっとも単純な形において、バッファ
５１は、それぞれが１２０個の信号を収容する２つのメ
モリを含みうる。一方のメモリが信号でロードされる
間、他方のメモリは、デコーダ５０により処理される。
デコーダ５０は、使用される符号に適合された通常のデ
コーダであってもよく、この場合、通常のＲＳデコーダ
である。
５１は、それぞれが１２０個の信号を収容する２つのメ
モリを含みうる。一方のメモリが信号でロードされる
間、他方のメモリは、デコーダ５０により処理される。
デコーダ５０は、使用される符号に適合された通常のデ
コーダであってもよく、この場合、通常のＲＳデコーダ
である。
【００３８】デコーダ５０が１つのＲＳコードワードを
デコードするのに、１２０個の信号インターバルだけか
かると仮定し、デインタリーバ４２の出力が、ＲＳコー
ドワードｍ−２９に対応する場合、デコーダ５０の出力
は、コードワードｍ−３１に対応する。デインタリーバ
６０およびスイッチ６３，６１は、スイッチ４０の入力
におけるストリームを再形成する。要するに、図７の構
成は、３１個のコードワード遅延を導入する。
デコードするのに、１２０個の信号インターバルだけか
かると仮定し、デインタリーバ４２の出力が、ＲＳコー
ドワードｍ−２９に対応する場合、デコーダ５０の出力
は、コードワードｍ−３１に対応する。デインタリーバ
６０およびスイッチ６３，６１は、スイッチ４０の入力
におけるストリームを再形成する。要するに、図７の構
成は、３１個のコードワード遅延を導入する。
【００３９】この時点において、所定の一般的考察がな
されうる。図６において、ルータ１０に与えられるもの
として示されているような入力信号ストリームは、Ｎ入
力信号シーケンス（たとえば、Ｎ＝３０）を含むものと
して特徴づけることができる。ここで、Ｎ入力信号シー
ケンスは、ＲＳコーダ２０−１ないし２０−３０に与え
られるＮ個のシーケンスである。ルータ３０の出力に提
供されるものとして示されている出力信号ストリーム
は、Ｎ出力信号シーケンスを含むものとして特徴づける
ことができる。ここで、Ｎ出力信号シーケンスは、ＲＳ
コーダ２０−１ないし２０−３０により生成されるＮ個
のシーケンスである。
されうる。図６において、ルータ１０に与えられるもの
として示されているような入力信号ストリームは、Ｎ入
力信号シーケンス（たとえば、Ｎ＝３０）を含むものと
して特徴づけることができる。ここで、Ｎ入力信号シー
ケンスは、ＲＳコーダ２０−１ないし２０−３０に与え
られるＮ個のシーケンスである。ルータ３０の出力に提
供されるものとして示されている出力信号ストリーム
は、Ｎ出力信号シーケンスを含むものとして特徴づける
ことができる。ここで、Ｎ出力信号シーケンスは、ＲＳ
コーダ２０−１ないし２０−３０により生成されるＮ個
のシーケンスである。
【００４０】たとえば、ＲＳコーダに与えられる同じ入
力信号が、冗長信号により増大されて、これらのコーダ
の出力に現れる。これは、いわゆる体系的コーダを具現
化する。これと対照的に、非体系的コーダにおいては、
出力信号は、体系的コーダの場合の出力信号と同じ数で
あるが、入力信号の反復を含まない。むしろ、一般に、
出力信号は、入力信号とすべて異なる。コーダに関して
使用される「体系的」という用語は、ここに述べられて
いるようなインタリーブに関するものとしての用語と混
同されるべきではない。
力信号が、冗長信号により増大されて、これらのコーダ
の出力に現れる。これは、いわゆる体系的コーダを具現
化する。これと対照的に、非体系的コーダにおいては、
出力信号は、体系的コーダの場合の出力信号と同じ数で
あるが、入力信号の反復を含まない。むしろ、一般に、
出力信号は、入力信号とすべて異なる。コーダに関して
使用される「体系的」という用語は、ここに述べられて
いるようなインタリーブに関するものとしての用語と混
同されるべきではない。
【００４１】いかなる場合にも、コーディングが体系的
であるか非体系的であるかに無関係に、図５及び６の体
系的インタリーブに具現化されたインタリーブを行うも
のについての一般的表現をなすことができる。この一般
的表現は、各入力信号シーケンスの連続的入力信号は、
対応する出力シーケンスの連続的出力信号に位置的にマ
ッピングされると同時に、これに加えて、入力信号スト
リーム全体の連続的入力信号は、符号化された出力信号
ストリーム全体の連続的信号に位置的にマッピングされ
うる。
であるか非体系的であるかに無関係に、図５及び６の体
系的インタリーブに具現化されたインタリーブを行うも
のについての一般的表現をなすことができる。この一般
的表現は、各入力信号シーケンスの連続的入力信号は、
対応する出力シーケンスの連続的出力信号に位置的にマ
ッピングされると同時に、これに加えて、入力信号スト
リーム全体の連続的入力信号は、符号化された出力信号
ストリーム全体の連続的信号に位置的にマッピングされ
うる。
【００４２】ＲＳコーダによる冗長信号の導入により、
全体的出力ストリームが入力ストリームよりも多くの信
号を含むとしても、そのようなマッピングがなされう
る。また、この一般的表現は、コーディングが体系的で
あるが非体系的であるかにかかわらず、かつコーディン
グがブロックタイプのものであるかどうか、または（以
下に説明する）コンボルーションタイプのものであるか
どうかにかかわらず、適用可能である。
全体的出力ストリームが入力ストリームよりも多くの信
号を含むとしても、そのようなマッピングがなされう
る。また、この一般的表現は、コーディングが体系的で
あるが非体系的であるかにかかわらず、かつコーディン
グがブロックタイプのものであるかどうか、または（以
下に説明する）コンボルーションタイプのものであるか
どうかにかかわらず、適用可能である。
【００４３】また、本発明によれば、各出力信号シーケ
ンス中の連続的信号間の間隔は、デコーディング深さＮ
に常に等しくはなく、むしろ各出力シーケンス中の信号
の少なくとも所定の連続について、デコーディング深さ
Ｎよりも大きい。特に、図５及び６からわかるように、
各信号Ｃm,119，Ｃm,118，Ｃm,117，Ｃm,116間の間隔
は、Ｎ（たとえば、３０）に等しいが、信号Ｃm,116と
Ｃm,115との分離は、（Ｎ＋１）（たとえば、３１）に
等しい。
ンス中の連続的信号間の間隔は、デコーディング深さＮ
に常に等しくはなく、むしろ各出力シーケンス中の信号
の少なくとも所定の連続について、デコーディング深さ
Ｎよりも大きい。特に、図５及び６からわかるように、
各信号Ｃm,119，Ｃm,118，Ｃm,117，Ｃm,116間の間隔
は、Ｎ（たとえば、３０）に等しいが、信号Ｃm,116と
Ｃm,115との分離は、（Ｎ＋１）（たとえば、３１）に
等しい。
【００４４】これは、たとえば、特定のＲＳコードワー
ドを含む信号の増加した平均間隔は、チャネル中のバー
スト誤りに対抗するシステムの能力を強化することにお
いて、有利である。特定の出力信号シーケンスの特定の
コードワードを含む信号の平均間隔における増加は、各
コードワードの最後の信号とそのシーケンス中の次のコ
ードワードの最初の信号との間の間隔を減少させる。し
かし、異なるコードワードは、独立に復号化されるの
で、分離の喪失は、正確な復号化を提供するシステムの
全体的能力に悪影響を与えない。したがって、バースト
誤りに対抗する能力における全体的な向上が得られる。
ドを含む信号の増加した平均間隔は、チャネル中のバー
スト誤りに対抗するシステムの能力を強化することにお
いて、有利である。特定の出力信号シーケンスの特定の
コードワードを含む信号の平均間隔における増加は、各
コードワードの最後の信号とそのシーケンス中の次のコ
ードワードの最初の信号との間の間隔を減少させる。し
かし、異なるコードワードは、独立に復号化されるの
で、分離の喪失は、正確な復号化を提供するシステムの
全体的能力に悪影響を与えない。したがって、バースト
誤りに対抗する能力における全体的な向上が得られる。
【００４５】特に、図５及び６に示されたスキームは、
各出力信号シーケンスが複数のサブシーケンスを含むこ
とを観察することにより記述することができる。この実
施形態において、図６の各サブシーケンスは、ｄ＝４の
信号を含む。すなわち、Ｃm, 119，Ｃm,118，・・・，Ｃ
m,0を含む出力シーケンスをみると、図５の最も上の信
号パス、すなわち「レール」上に、４信号シーケンスＣ
m,119，Ｃm,118，Ｃm,11 7，Ｃm,116を含み、図５の上か
ら２番目の信号パス、すなわち「レール」上に、４信号
シーケンスＣm,115，Ｃm,114，Ｃm,113，Ｃm,112を含む
ことがわかる。サブシーケンス内の信号は、図６の出力
信号ストリームにおいて互いにＮ離れているが、サブシ
ーケンスの最後の信号は、次のシーケンスの最初の信号
からＮよりも大きく、たとえば（Ｎ＋１）離れている。
各出力信号シーケンスが複数のサブシーケンスを含むこ
とを観察することにより記述することができる。この実
施形態において、図６の各サブシーケンスは、ｄ＝４の
信号を含む。すなわち、Ｃm, 119，Ｃm,118，・・・，Ｃ
m,0を含む出力シーケンスをみると、図５の最も上の信
号パス、すなわち「レール」上に、４信号シーケンスＣ
m,119，Ｃm,118，Ｃm,11 7，Ｃm,116を含み、図５の上か
ら２番目の信号パス、すなわち「レール」上に、４信号
シーケンスＣm,115，Ｃm,114，Ｃm,113，Ｃm,112を含む
ことがわかる。サブシーケンス内の信号は、図６の出力
信号ストリームにおいて互いにＮ離れているが、サブシ
ーケンスの最後の信号は、次のシーケンスの最初の信号
からＮよりも大きく、たとえば（Ｎ＋１）離れている。
【００４６】図５及び６の例により表された信号の構成
を、すべての様々な信号が図５のＮ個の並列パス、すな
わち「レール」の特定の１つに属するものと概念的にみ
なすことにより理解することができる。この点におい
て、「レール」という用語の使用および／またはそのよ
うなレール中に配置された信号の描写は、特定のレール
の信号が、異なる物理的リード線に現れるものとして必
ず見いだされることを意味しない。むしろ、ここでは、
レールの概念は、たとえばＲｅｅｄ−Ｓｏｌｏｍｏｎコ
ードワード中へのそのグループ化に加えて、別の概念的
な信号のグループ化を定義する方法として使用される。
を、すべての様々な信号が図５のＮ個の並列パス、すな
わち「レール」の特定の１つに属するものと概念的にみ
なすことにより理解することができる。この点におい
て、「レール」という用語の使用および／またはそのよ
うなレール中に配置された信号の描写は、特定のレール
の信号が、異なる物理的リード線に現れるものとして必
ず見いだされることを意味しない。むしろ、ここでは、
レールの概念は、たとえばＲｅｅｄ−Ｓｏｌｏｍｏｎコ
ードワード中へのそのグループ化に加えて、別の概念的
な信号のグループ化を定義する方法として使用される。
【００４７】特に、出力信号ストリームの（Ｎｔ＋ｊ）
番目の信号がｊ番目のレールに属することを観察できる
（ｊ＝１，２，…、Ｎおよびｔ＝０，１，２，…）。ま
た、各出力信号シーケンスが、少なくとも１つのコード
ワードを含むことを観察できる。ｍ番目のコードワード
のｋ番目の信号をＣｍ，ｋとする。さらに、各コードワ
ードの信号が、少なくとも２つの異なるレールに属し、
Ｎ個のレールのｊ番目のものが、ｘ（たとえば、１１
９）のうちの少なくとも１つおよびｄ（たとえば、４）
のうちの選択された値に対して、信号Ｃm,x-jd+dないし
Ｃm,x-jd+1を含むことを観察できる。
番目の信号がｊ番目のレールに属することを観察できる
（ｊ＝１，２，…、Ｎおよびｔ＝０，１，２，…）。ま
た、各出力信号シーケンスが、少なくとも１つのコード
ワードを含むことを観察できる。ｍ番目のコードワード
のｋ番目の信号をＣｍ，ｋとする。さらに、各コードワ
ードの信号が、少なくとも２つの異なるレールに属し、
Ｎ個のレールのｊ番目のものが、ｘ（たとえば、１１
９）のうちの少なくとも１つおよびｄ（たとえば、４）
のうちの選択された値に対して、信号Ｃm,x-jd+dないし
Ｃm,x-jd+1を含むことを観察できる。
【００４８】さらに、図７の受信器の構成に関して、た
とえばハードワイヤ・シフトレジスタのような現実の遅
延線で具現化できるので、受信器は、所定のいずれかの
特定の具現化技術において、これらの遅延線の動作をエ
ミュレートするためにランダムアクセスメモリを使用し
て典型的に得ることが可能であるものよりも、高いスル
ープットを提供するように動作可能である。これは、高
いデータ速度の用途における本発明の使用を容易にす
る。
とえばハードワイヤ・シフトレジスタのような現実の遅
延線で具現化できるので、受信器は、所定のいずれかの
特定の具現化技術において、これらの遅延線の動作をエ
ミュレートするためにランダムアクセスメモリを使用し
て典型的に得ることが可能であるものよりも、高いスル
ープットを提供するように動作可能である。これは、高
いデータ速度の用途における本発明の使用を容易にす
る。
【００４９】図５の構成は、ＲＳコードワード信号の１
つの特定の到来ストリームを示す。図８は、以下に示さ
れる代替的に仮定された到来ストリームを表す。これ
は、４個のブランク、すなわちナル冗長信号を含む。 Ｃm,119 ，Ｃm-1,115 ，Ｃm-2,111，・・・，Ｃm-28,7，Ｃm-29,3， Ｃm,118 ，Ｃm-1,114 ，Ｃm-2,110，・・・，Ｃm-28,6，Ｃm-29,2， Ｃm,117 ，Ｃm-1,113 ，Ｃm-2,109，・・・，Ｃm-28,5，Ｃm-29,1， Ｃm,116 ，Ｃm-1,112 ，Ｃm-2,108，・・・，Ｃm-28,4，Ｃm-29,0， Ｃm,115 ，Ｃmー1,111 ，Ｃm-2,107，・・・，Ｃm-28,3，Ｃm+1,119， Ｃm,114 ，Ｃmー1,110 ，Ｃm-2,106，・・・，Ｃm-28,2，Ｃm+1,118， Ｃm,113 ，Ｃmー1,109 ，Ｃm-2,105，・・・，Ｃm-28,1，Ｃm+1,117， Ｃm,112 ，Ｃmー1,108 ，Ｃm-2,104，・・・，Ｃm-28,0，Ｃm+1,116，
つの特定の到来ストリームを示す。図８は、以下に示さ
れる代替的に仮定された到来ストリームを表す。これ
は、４個のブランク、すなわちナル冗長信号を含む。 Ｃm,119 ，Ｃm-1,115 ，Ｃm-2,111，・・・，Ｃm-28,7，Ｃm-29,3， Ｃm,118 ，Ｃm-1,114 ，Ｃm-2,110，・・・，Ｃm-28,6，Ｃm-29,2， Ｃm,117 ，Ｃm-1,113 ，Ｃm-2,109，・・・，Ｃm-28,5，Ｃm-29,1， Ｃm,116 ，Ｃm-1,112 ，Ｃm-2,108，・・・，Ｃm-28,4，Ｃm-29,0， Ｃm,115 ，Ｃmー1,111 ，Ｃm-2,107，・・・，Ｃm-28,3，Ｃm+1,119， Ｃm,114 ，Ｃmー1,110 ，Ｃm-2,106，・・・，Ｃm-28,2，Ｃm+1,118， Ｃm,113 ，Ｃmー1,109 ，Ｃm-2,105，・・・，Ｃm-28,1，Ｃm+1,117， Ｃm,112 ，Ｃmー1,108 ，Ｃm-2,104，・・・，Ｃm-28,0，Ｃm+1,116，
【００５０】この入力ストリームは、異なるＲＳコード
ワードの開始点が動揺するという非常に重大な相違を除
いて、Gallagerにより示唆されたストリームに類似して
いる。したがって、ブロックインタリーブの開発の代わ
りに、成し遂げられたものは、コンボルーションインタ
リーブである。図８に示された信号に応答可能なエンコ
ーダのマクロな構造は、図６に示されたものと同じであ
る。しかし、ルータおよびデコーダの制御は異なる。
ワードの開始点が動揺するという非常に重大な相違を除
いて、Gallagerにより示唆されたストリームに類似して
いる。したがって、ブロックインタリーブの開発の代わ
りに、成し遂げられたものは、コンボルーションインタ
リーブである。図８に示された信号に応答可能なエンコ
ーダのマクロな構造は、図６に示されたものと同じであ
る。しかし、ルータおよびデコーダの制御は異なる。
【００５１】図５において、入力信号は、４サイクルの
間、コーダ２０−３０をスキップして、まずコーダ２０
−３０ないし２０−２９に挿入され、ルータ３０は、４
サイクルの間、コーダ２０−１ないし２０−３０を巡回
する。その後、まさに次のバイトがコーダ２０−３０に
挿入され、これに続くバイトがコーダ２０−１に挿入さ
れ、次の４サイクルの間、コーダ２０−２９はスキップ
され、ルータ３０は、４サイクルの間、コーダ２０−３
０ないし２０−２９を巡回する。
間、コーダ２０−３０をスキップして、まずコーダ２０
−３０ないし２０−２９に挿入され、ルータ３０は、４
サイクルの間、コーダ２０−１ないし２０−３０を巡回
する。その後、まさに次のバイトがコーダ２０−３０に
挿入され、これに続くバイトがコーダ２０−１に挿入さ
れ、次の４サイクルの間、コーダ２０−２９はスキップ
され、ルータ３０は、４サイクルの間、コーダ２０−３
０ないし２０−２９を巡回する。
【００５２】図８の信号において、入力信号は、４サイ
クルの間、コーダ２０−３０をスキップして、まずコー
ダ２０−１ないし２０−２９二挿入される。まさに次の
入力信号は、再びコーダ２０−３０に入れられ、コーダ
２０−２９は、その順番がきたときにスキップされる。
しかし、これに反して、ルータ３０は、各サイクルにつ
いて、コーダ２０−１ないし２０−３０を巡回する。
クルの間、コーダ２０−３０をスキップして、まずコー
ダ２０−１ないし２０−２９二挿入される。まさに次の
入力信号は、再びコーダ２０−３０に入れられ、コーダ
２０−２９は、その順番がきたときにスキップされる。
しかし、これに反して、ルータ３０は、各サイクルにつ
いて、コーダ２０−１ないし２０−３０を巡回する。
【００５３】図５及び８において、エンコーダＲＳ
（ｎ，ｎ−ｒ）は、０＜ｒ＜ｎであるいかなるｒにおい
ても使用可能である。エンコーダの数は、この明細書全
体にわたって３０に選ばれているインタリーブ深さによ
り決定される。このインタリーブ深さは、３０でなけれ
ばならないことはない。インタリーブ深さは、冗長性の
大きさｒとの関係はない。また、いくつかのｎについ
て、図５に基づくインタリーバ及びデインタリーバが洗
練された構造を有しうるが、インタリーブ深さは、ＲＳ
コードの長さｎ（この明細書全体にわたって、ｎは１２
０に選ばれている）と独立に選ぶことができる。
（ｎ，ｎ−ｒ）は、０＜ｒ＜ｎであるいかなるｒにおい
ても使用可能である。エンコーダの数は、この明細書全
体にわたって３０に選ばれているインタリーブ深さによ
り決定される。このインタリーブ深さは、３０でなけれ
ばならないことはない。インタリーブ深さは、冗長性の
大きさｒとの関係はない。また、いくつかのｎについ
て、図５に基づくインタリーバ及びデインタリーバが洗
練された構造を有しうるが、インタリーブ深さは、ＲＳ
コードの長さｎ（この明細書全体にわたって、ｎは１２
０に選ばれている）と独立に選ぶことができる。
【００５４】ここで述べられたようなコーダおよびデコ
ーダにおいて共通に出会う多くの実際の設計上の考慮
は、簡潔さのために示されていない。たとえば、ルータ
１０に入ってくる信号は、ルータ３０の信号よりもわず
かに異なるレートを有する。具体的には、同じ時間フレ
ームにおいて、１１６個の信号が入ってきて、１２０個
の信号が出ていく。このわずかなレート変化は、ブロッ
ク２０中にバッファを提供することにより、通常のよう
に説明され、具体的には、各エンコーダにおける１つの
信号遅延で足りることになる。これは、スイッチ４０に
おける信号とスイッチ４３における信号との間のデイン
タリーバ中の対応するレート変化である。
ーダにおいて共通に出会う多くの実際の設計上の考慮
は、簡潔さのために示されていない。たとえば、ルータ
１０に入ってくる信号は、ルータ３０の信号よりもわず
かに異なるレートを有する。具体的には、同じ時間フレ
ームにおいて、１１６個の信号が入ってきて、１２０個
の信号が出ていく。このわずかなレート変化は、ブロッ
ク２０中にバッファを提供することにより、通常のよう
に説明され、具体的には、各エンコーダにおける１つの
信号遅延で足りることになる。これは、スイッチ４０に
おける信号とスイッチ４３における信号との間のデイン
タリーバ中の対応するレート変化である。
【００５５】示されたハードウエア例は遅延線である
が、半導体メモリのような他の記憶媒体が、同じように
有効に使用できることが理解されるべきである。また、
Ｒｅｅｄ−Ｓｏｌｏｍｏｎコーディングを使用するもの
として説明したが、他のコーディング方法も使用するこ
とができる。
が、半導体メモリのような他の記憶媒体が、同じように
有効に使用できることが理解されるべきである。また、
Ｒｅｅｄ−Ｓｏｌｏｍｏｎコーディングを使用するもの
として説明したが、他のコーディング方法も使用するこ
とができる。
【００５６】ここでは、本発明を、Ｒｅｅｄ−Ｓｏｌｏ
ｍｏｎコーディングを一例として、いわゆるブロック符
号化に関して説明した。ブロックコーディング構成にお
いて、所定数のコーダ出力信号は、エンコーダのいかな
る他の出力も参照することなしに復号化されうるコード
ワードを含む。この例において、たとえば、コーダ出力
信号の数は１２０である。しかし、本発明は、ブロック
コードとともに使用されるものに限定されない。むし
ろ、すでに言及したように、符号化がたとえばいわゆる
コンボルーションコーディングである構成においても使
用されうる。
ｍｏｎコーディングを一例として、いわゆるブロック符
号化に関して説明した。ブロックコーディング構成にお
いて、所定数のコーダ出力信号は、エンコーダのいかな
る他の出力も参照することなしに復号化されうるコード
ワードを含む。この例において、たとえば、コーダ出力
信号の数は１２０である。しかし、本発明は、ブロック
コードとともに使用されるものに限定されない。むし
ろ、すでに言及したように、符号化がたとえばいわゆる
コンボルーションコーディングである構成においても使
用されうる。
【００５７】このコンボルーションコーディングは、上
記において定義され、コーダ出力が出力信号ストリーム
で構成される方法に関するコンボルーションインタリー
ブと混同されるべきではない。いわゆるトレリスコーダ
のようなコンボルーションコーダにおいて、コーダ出力
信号の特定のグループは、出力ストリームから細分化さ
れることはなく、複合化されない。この場合、コーダ出
力のワードは、無限長である。
記において定義され、コーダ出力が出力信号ストリーム
で構成される方法に関するコンボルーションインタリー
ブと混同されるべきではない。いわゆるトレリスコーダ
のようなコンボルーションコーダにおいて、コーダ出力
信号の特定のグループは、出力ストリームから細分化さ
れることはなく、複合化されない。この場合、コーダ出
力のワードは、無限長である。
【００５８】この実施形態において、様々な機能エレメ
ントが別個のものとして示されているが、１つまたは２
つ以上のエレメントは、当業者に認識されるように具現
化可能であり、たとえば関係する機能を実行するように
プログラムされた１つまたは２つ以上の汎用または特定
用途プロセッサの形で実現できる。ここで使用される様
々なパラメータの数値は、当然のことながら例示であっ
て、本発明を実施するいかなる特定のシステムのニーズ
に合うように選択することができる。
ントが別個のものとして示されているが、１つまたは２
つ以上のエレメントは、当業者に認識されるように具現
化可能であり、たとえば関係する機能を実行するように
プログラムされた１つまたは２つ以上の汎用または特定
用途プロセッサの形で実現できる。ここで使用される様
々なパラメータの数値は、当然のことながら例示であっ
て、本発明を実施するいかなる特定のシステムのニーズ
に合うように選択することができる。
【００５９】
【発明の効果】以上述べたように、本発明によれば、特
定のコードワードを含む信号の増加した平均間隔が、チ
ャネル中のバースト誤りに対抗するシステムの能力を強
化することにおいて有利となる体系的コンボルーション
インタリーバ装置を提供することができる。
定のコードワードを含む信号の増加した平均間隔が、チ
ャネル中のバースト誤りに対抗するシステムの能力を強
化することにおいて有利となる体系的コンボルーション
インタリーバ装置を提供することができる。
【図面の簡単な説明】
【図１】従来技術によるそれらの間にインタリーバ及び
デインタリーバが挿入されているコーダ／デコーダ構成
を示す図。
デインタリーバが挿入されているコーダ／デコーダ構成
を示す図。
【図２】従来技術によるブロックインタリーバを示す
図。
図。
【図３】従来技術によるコンボルーションインタリーバ
及びデインタリーバを示す図。
及びデインタリーバを示す図。
【図４】Gallagerにより示唆された体系的ブロックイン
タリーバを示す図。
タリーバを示す図。
【図５】本発明の一実施形態による到来するＲｅｅｄ−
Ｓｏｌｏｍｏｎコードワード信号の例示的なストリーム
を示す図。
Ｓｏｌｏｍｏｎコードワード信号の例示的なストリーム
を示す図。
【図６】図５の信号ストリームに対する体系的コンボル
ーションインタリーバを示す図。
ーションインタリーバを示す図。
【図７】図６のインタリーバにより生成される信号に応
答するように適合された体系的コンボルーションデイン
タリーバを示す図。
答するように適合された体系的コンボルーションデイン
タリーバを示す図。
【図８】本発明の他の一実施形態による到来するＲｅｅ
ｄ−Ｓｏｌｏｍｏｎコードワード信号の例示的なストリ
ームを示す図。
ｄ−Ｓｏｌｏｍｏｎコードワード信号の例示的なストリ
ームを示す図。
１０，３０ ルータ １５ コントローラ ２０ ＲＳコーダ １００ エンコーダ ２００ インタリーバ ３００ 変調器 ４００ 復調器 ５００ デインタリーバ ６００ デコーダ
フロントページの続き (71)出願人 596077259 600 Ｍｏｕｎｔａｉｎ Ａｖｅｎｕｅ, Ｍｕｒｒａｙ Ｈｉｌｌ， Ｎｅｗ Ｊｅ ｒｓｅｙ 07974−0636Ｕ．Ｓ．Ａ.
Claims (15)
- 【請求項１】 符号化された出力信号のストリームを生
成するために、入力信号のストリームを符号化する方法
であって、 前記入力信号のストリームは、Ｎ個の入力信号シーケン
スを含み、 前記出力信号のストリームは、Ｎ個の出力信号シーケン
スを含み、 前記出力信号シーケンスのそれぞれは、前記入力信号シ
ーケンスのうちの対応する１つに応答し、少なくとも第
１の所定の冗長コードを使用して生成され、 前記符号化は、 各入力シーケンスの連続的入力信号が対応する出力シー
ケンスの連続的出力信号に位置的にマッピングされ、さ
らに、入力信号ストリームの連続的入力信号が符号化さ
れた出力信号ストリームの連続的信号に位置的にマッピ
ングされうるようになされるものにおいて、 各出力シーケンス中の信号の少なくとも所定の連続が、
前記出力信号ストリーム内において、互いにＮよりも大
きい間隔をおいて配置されていることを特徴とする方
法。 - 【請求項２】 前記出力信号シーケンスのそれぞれが、
複数のサブシーケンスを含み、 ｉのうちの少なくとも１つに対して、ｉ番目のサブシー
ケンスが、前記出力信号ストリーム中で互いにＮの間隔
をおいて配置されたＳi信号を含み、 前記ｉ番目のサブシーケンスの最後の信号が、（ｉ＋
１）番目のサブシーケンスの最初の信号からＮよりも大
きい間隔をおいて配置されていることを特徴とする請求
項１記載の方法。 - 【請求項３】 Ｎ個の符号化された出力信号シーケンス
を含む出力信号ストリームを生成する方法であって、 各出力信号シーケンスが、Ｎ個の入力信号シーケンスの
うちの１つに対応し、 出力信号ストリームを生成するために、冗長符号化およ
び黙示的な体系的コンボルーションインタリーブを使用
するものにおいて、 各符号化された出力信号シーケンス中の信号のうち少な
くとも所定の連続が、前記出力信号ストリーム内で、互
いにＮよりも大きな間隔をおいて配置されていることを
特徴とする方法。 - 【請求項４】 前記出力信号シーケンスのそれぞれが、
複数のサブシーケンスを含み、 ｉのうちの少なくとも１つに対して、ｉ番目のサブシー
ケンスが、前記出力信号ストリーム中で互いにＮの間隔
をおいて配置されたＳi信号を含み、 前記ｉ番目のサブシーケンスの最後の信号が、（ｉ＋
１）番目のサブシーケンスの最初の信号からＮよりも大
きい間隔をおいて配置されていることを特徴とする請求
項３記載の方法。 - 【請求項５】 出力信号のストリームをつくるために入
力信号の配列されたストリームを符号化する方法であっ
て、 前記出力信号のストリームは、関連づけられた複数の冗
長信号と組み合わされて、そのオリジナルの順序で前記
入力信号のストリームを含み、 前記冗長信号のそれぞれは、少なくとも第１の所定の冗
長コードにより定義された前記入力信号の所定のグルー
プの関数であり、 前記各グループに属する前記出力信号および関連づけら
れた冗長信号は、不均一な間隔を伴って、前記出力スト
リーム中に現れることを特徴とする方法。 - 【請求項６】 符号化された出力信号のストリームを生
成するために、入力信号のストリームを符号化する方法
であって、 前記入力信号ストリームは、Ｎ個の入力信号シーケンス
を含み、 前記出力信号ストリームは、Ｎ個の出力信号シーケンス
を含み、 前記出力信号シーケンスのそれぞれは、対応する前記入
力信号シーケンスのうちの１つに応答して、少なくとも
第１の所定の冗長コードを使用して生成され、 前記符号化は、 各入力シーケンスの連続的入力信号が対応する出力シー
ケンスの連続的出力信号に位置的にマッピングされ、さ
らに、入力信号ストリームの連続的入力信号が符号化さ
れた出力信号ストリームの連続的信号に位置的にマッピ
ングされうるようになされ、 出力信号ストリームの（Ｎｔ＋ｊ）番目（ｊ＝１，２，
…およびｔ＝０，１，２，…）の信号が、Ｎ個のレール
のうちのｊ番目のものに属するものにおいて、 各出力信号シーケンスの前記信号が、少なくとも２つの
異なるレールに属することを特徴とする方法。 - 【請求項７】 各出力信号シーケンスが、少なくとも１
つのコードワードを含み、ｍ番目のコードワードのｋ番
目の信号が、Ｃｍ，ｋであり、 前記Ｎ個のレールのうちのｊ番目のものが、Ｘのうちの
少なくとも１つの値およびｄのうちの選択された値に対
して、信号Ｃm,X-jd+dないしＣm,X-jd+1を含むことを特
徴とする請求項６記載の方法。 - 【請求項８】 符号化された出力信号のストリームを生
成するために、入力信号のストリームが符号化されるシ
ステムにおいて使用される方法であって、 前記入力信号ストリームは、Ｎ個の入力信号シーケンス
を含み、 前記出力信号ストリームは、Ｎ個の出力信号シーケンス
を含み、 前記出力信号シーケンスのそれぞれは、対応する前記入
力信号シーケンスのうちの１つに応答して、少なくとも
第１の所定の冗長コードを使用して生成され、 前記符号化は、各入力シーケンスの連続的入力信号が対
応する出力シーケンスの連続的出力信号に位置的にマッ
ピングされ、さらに、入力信号ストリームの連続的入力
信号が符号化された出力信号ストリームの連続的信号に
位置的にマッピングされうるようになされ、 前記方法は、 前記符号化された出力信号のストリームを受信するステ
ップと、 前記入力信号のストリームを復元するために、符号化さ
れた出力信号の符号化されたストリームを復号化するス
テップとを有するものにおいて、 各出力シーケンス中の信号のうちの少なくとも所定の連
続が、前記出力信号ストリーム内において、互いにＮよ
りも大きい間隔をおいて配置されていることを特徴とす
る方法。 - 【請求項９】 各出力信号シーケンスが、複数のサブシ
ーケンスを含み、 ｉの少なくとも１つの値に対して、ｉ番目のサブシーケ
ンスが、前記出力信号ストリーム中で、互いにＮの間隔
をおいて配置されたＳi信号を含み、前記ｉ番目のサブ
シーケンスの最後のシーケンスが、（ｉ＋１）番目のサ
ブシーケンスの最初の信号からＮよりも大きい間隔をお
いて配置されていることを特徴とする請求項８記載の方
法。 - 【請求項１０】 Ｎ個の符号化された出力信号シーケン
スを含む出力信号ストリームが、生成され、受信器に送
信されるシステムの受信器中で使用される方法であっ
て、 各出力信号シーケンスが、Ｎ個の入力信号シーケンスの
うちの１つに対応し、 前記システムが、出力信号ストリームを生成するため
に、冗長符号化および黙示的な体系的コンボルーション
インタリーブを使用するタイプであり、 前記方法が、 前記出力信号ストリームを受信するステップと、 冗長復号化およびコンボルーションデインタリーブを使
用して、前記Ｎ個の入力信号シーケンスを復元するステ
ップとを有するものにおいて、 各符号化された出力信号シーケンス中の信号のうち少な
くとも所定の連続が、前記出力信号ストリーム内で、互
いにＮよりも大きな間隔をおいて配置されていることを
特徴とする方法。 - 【請求項１１】 前記出力信号シーケンスのそれぞれ
が、複数のサブシーケンスを含み、 ｉのうちの少なくとも１つに対して、ｉ番目のサブシー
ケンスが、前記出力信号ストリーム中で互いにＮの間隔
をおいて配置されたＳi信号を含み、 前記ｉ番目のサブシーケンスの最後の信号が、（ｉ＋
１）番目のサブシーケンスの最初の信号からＮよりも大
きい間隔をおいて配置されることを特徴とする請求項１
０記載の方法。 - 【請求項１２】 入力信号の配列されたストリームを符
号化することにより生成された出力信号の送信されたス
トリームから入力信号の配列されたストリームを復元す
るステップを含む方法であって、 前記出力信号のストリームは、関連づけられた複数の冗
長信号と組み合わされて、そのオリジナルの順序で前記
入力信号のストリームを含み、 前記冗長信号のそれぞれは、少なくとも第１の所定の冗
長コードにより定義された前記入力信号の所定のグルー
プの関数であり、 前記各グループに属する前記出力信号および関連づけら
れた冗長信号は、不均一の間隔を伴って、前記出力スト
リーム中に現れることを特徴とする方法。 - 【請求項１３】 符号化された出力信号のストリームを
生成するために、入力信号のストリームが符号化される
システム中で使用される方法であって、 前記入力信号ストリームは、Ｎ個の入力信号シーケンス
を含み、 前記出力信号ストリームは、Ｎ個の出力信号シーケンス
を含み、 前記出力信号シーケンスのそれぞれは、対応する前記入
力信号シーケンスのうちの１つに応答して、少なくとも
第１の所定の冗長コードを使用して生成され、 前記符号化は、 各入力シーケンスの連続的入力信号が対応する出力シー
ケンスの連続的出力信号に位置的にマッピングされ、さ
らに、入力信号ストリームの連続的入力信号が符号化さ
れた出力信号ストリームの連続的信号に位置的にマッピ
ングされうるようになされ、 出力信号ストリームの（Ｎｔ＋ｊ）番目（ｊ＝１，２，
…およびｔ＝０，１，２，…）の信号が、Ｎ個のレール
のうちのｊ番目のものに属し、 前記方法が、 前記符号化された出力信号のストリームを受信するステ
ップと、 前記入力信号のストリームを復元するために、符号化さ
れた出力信号の受信されたストリームを復号化するステ
ップとを有するものにおいて、 各出力信号シーケンスの前記信号が、少なくとも２つの
異なるレールに属することを特徴とする方法。 - 【請求項１４】 各出力信号シーケンスが、少なくとも
１つのコードワードを含み、ｍ番目のコードワードのｋ
番目の信号が、Ｃｍ，ｋであり、 前記Ｎ個のレールのうちのｊ番目のものが、Ｘのうちの
少なくとも１つの値およびｄのうちの選択された値に対
して、信号Ｃm,X-jd+dないしＣm,X-jd+1を含むことを特
徴とする請求項１３記載の方法。 - 【請求項１５】 入力信号のストリームを符号化するこ
とにより生成された符号化された出力信号のストリーム
が送信される受信器において使用される方法であって、 前記入力信号ストリームは、Ｎ個の入力信号シーケンス
を含み、 前記出力信号ストリームは、Ｎ個の出力信号シーケンス
を含み、 前記出力信号シーケンスのそれぞれは、対応する前記入
力信号シーケンスのうちの１つに応答して、少なくとも
第１の所定の冗長コードを使用して生成され、 前記符号化は、 各入力シーケンスの連続的入力信号が対応する出力シー
ケンスの連続的出力信号に位置的にマッピングされ、さ
らに、入力信号ストリームの連続的入力信号が符号化さ
れた出力信号ストリームの連続的信号に位置的にマッピ
ングされうるようになされ、 各出力信号シーケンスが、少なくとも１つのコードワー
ドを含み、ｍ番目のコードワードのｋ番目の信号が、Ｃ
m,kであり、 出力信号ストリームの（Ｎｔ＋ｊ）番目（ｊ＝１，２，
…およびｔ＝０，１，２，…）の信号が、Ｎ個のレール
のうちのｊ番目のものに属し、 前記方法が、 前記符号化された出力信号の送信されたストリームを受
信するステップと、 少なくとも１番目ないしＮ番目のレールを含む受信され
た送信ストリーム中のこれらの信号を、１番目ないしＮ
番目の第１の遅延線へそれぞれ与えるステップと、 前記第１の遅延線の出力を、それぞれが前記コードワー
ドのそれぞれの信号を含む信号のグループに組み立てる
ステップと、 冗長デコーダ中で、前記信号のグループのそれぞれを復
号化するステップと、 前記冗長デコーダからの連続的な復号化された出力を、
１番目ないしＮ番目の第２の遅延線へそれぞれ与えるス
テップと、 前記第２の遅延線からの個々の出力を逐次的に出力に与
えることにより、そのオリジナルの順序で、前記入力信
号のストリームを復元するステップとを有し、 ｊ番目の第１の遅延線の長さが、０＜ｊ＜Ｎに対する
（ｊ＋１）番目の第１の遅延線についての遅延量よりも
大きいｄＮ信号期間であり、 ｊ番目の第２の遅延線の長さが、０＜ｊ＜Ｎに対する
（ｊ＋１）番目の第２の遅延線についての遅延量よりも
小さいｄＮ信号期間であることを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/661,511 US5719875A (en) | 1996-06-11 | 1996-06-11 | Systematic convolution interleavers and deinterleavers |
| US661511 | 1996-06-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1065554A true JPH1065554A (ja) | 1998-03-06 |
| JP3274627B2 JP3274627B2 (ja) | 2002-04-15 |
Family
ID=24653906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14392097A Expired - Fee Related JP3274627B2 (ja) | 1996-06-11 | 1997-06-02 | 入力信号のストリームを符号化する方法と出力信号ストリームを生成する方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5719875A (ja) |
| EP (1) | EP0813309B1 (ja) |
| JP (1) | JP3274627B2 (ja) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5638386A (en) * | 1991-09-20 | 1997-06-10 | Hitachi, Ltd. | Recording apparatus |
| US6055277A (en) * | 1997-05-29 | 2000-04-25 | Trw Docket No. | Communication system for broadcasting to mobile users |
| KR19990003242A (ko) | 1997-06-25 | 1999-01-15 | 윤종용 | 구조적 펀처드 길쌈부호 부호와 및 복호기 |
| KR100240869B1 (ko) * | 1997-06-25 | 2000-01-15 | 윤종용 | 이중 다이버서티 시스템을 위한 데이터 전송 방법 |
| US5983388A (en) * | 1997-08-25 | 1999-11-09 | Analog Devices | Forward error correction arrangement (FEC) for multipoint to single point communication systems |
| WO1999052302A1 (en) * | 1998-04-02 | 1999-10-14 | Inmarsat Limited | Paging method and apparatus with acknowledgement capability |
| US6339834B1 (en) | 1998-05-28 | 2002-01-15 | Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of Industry Through The Communication Research Centre | Interleaving with golden section increments |
| US6460161B1 (en) | 1998-06-01 | 2002-10-01 | Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of Industry Through The Communications Research Centre | Processing of state histories in Viterbi decoding |
| JP2000124816A (ja) * | 1998-10-14 | 2000-04-28 | Oki Electric Ind Co Ltd | 符号化インタリーブ装置 |
| WO2000027035A1 (en) | 1998-10-30 | 2000-05-11 | Broadcom Corporation | Generalized convolutional interleaver/deinterleaver |
| JP2000224051A (ja) * | 1999-01-22 | 2000-08-11 | Texas Instr Inc <Ti> | たたみこみインタ―リ―ビング用の効率的メモリアドレス指定方式 |
| DE19936272C2 (de) * | 1999-07-31 | 2001-09-27 | Bosch Gmbh Robert | Vorrichtung zum Empfang von digitalen Signalen und Vorrichtung zum Senden von digitalen Signalen |
| US9100457B2 (en) | 2001-03-28 | 2015-08-04 | Qualcomm Incorporated | Method and apparatus for transmission framing in a wireless communication system |
| US8077679B2 (en) | 2001-03-28 | 2011-12-13 | Qualcomm Incorporated | Method and apparatus for providing protocol options in a wireless communication system |
| US7385949B1 (en) * | 2001-06-05 | 2008-06-10 | Broadcom Corporation | System and method for de-interleaving data in a wireless receiver |
| US7352868B2 (en) | 2001-10-09 | 2008-04-01 | Philip Hawkes | Method and apparatus for security in a data processing system |
| US7649829B2 (en) | 2001-10-12 | 2010-01-19 | Qualcomm Incorporated | Method and system for reduction of decoding complexity in a communication system |
| US6671833B2 (en) * | 2002-01-08 | 2003-12-30 | Parama Networks, Inc. | Forward error correction and framing protocol |
| CN100581063C (zh) * | 2002-09-27 | 2010-01-13 | 艾比奎蒂数字公司 | 数字音频广播系统中用于交织信号比特的方法和设备 |
| US7599655B2 (en) | 2003-01-02 | 2009-10-06 | Qualcomm Incorporated | Method and apparatus for broadcast services in a communication system |
| US8098818B2 (en) | 2003-07-07 | 2012-01-17 | Qualcomm Incorporated | Secure registration for a multicast-broadcast-multimedia system (MBMS) |
| US8718279B2 (en) | 2003-07-08 | 2014-05-06 | Qualcomm Incorporated | Apparatus and method for a secure broadcast system |
| US8724803B2 (en) | 2003-09-02 | 2014-05-13 | Qualcomm Incorporated | Method and apparatus for providing authenticated challenges for broadcast-multicast communications in a communication system |
| US7716563B2 (en) * | 2004-11-30 | 2010-05-11 | Ciena Corporation | Method and apparatus for the efficient implementation of a totally general convolutional interleaver in DMT-based xDSL systems |
| US7600164B2 (en) | 2004-12-17 | 2009-10-06 | Telefonaktiebolaget Lm Ericsson (Publ) | Interleaving/de-interleaving using compressed bit-mapping sequences |
| US7376882B2 (en) * | 2005-04-14 | 2008-05-20 | The Boeing Company | Adaptable channel compensation for reliable communication over fading communication links |
| US8374224B2 (en) * | 2007-05-24 | 2013-02-12 | Lantiq Deutschland Gmbh | Interleaver apparatus and method |
| US7900119B2 (en) * | 2007-11-30 | 2011-03-01 | Lantiq Deutschland Gmbh | Interleaving redundancy apparatus and method |
| US8284873B2 (en) * | 2009-04-07 | 2012-10-09 | Mediatek Inc. | Wireless communication receiver having de-interlever and related signal processing method thereof |
| JP2010261768A (ja) * | 2009-05-01 | 2010-11-18 | Sony Corp | 半導体集積回路、情報処理装置、および出力データ拡散方法、並びにプログラム |
| CN112149049A (zh) * | 2019-06-26 | 2020-12-29 | 北京百度网讯科技有限公司 | 用于变换矩阵的装置和方法、数据处理系统 |
| KR102478169B1 (ko) * | 2020-04-03 | 2022-12-16 | 한국전자통신연구원 | 디인터리빙 방법 및 이를 수행하는 디인터리빙 시스템 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5241563A (en) * | 1992-08-10 | 1993-08-31 | General Instrument Corporation | Method and apparatus for communicating interleaved data |
| US5572532A (en) * | 1993-12-29 | 1996-11-05 | Zenith Electronics Corp. | Convolutional interleaver and deinterleaver |
| US5537420A (en) * | 1994-05-04 | 1996-07-16 | General Instrument Corporation Of Delaware | Convolutional interleaver with reduced memory requirements and address generator therefor |
| US5898710A (en) * | 1995-06-06 | 1999-04-27 | Globespan Technologies, Inc. | Implied interleaving, a family of systematic interleavers and deinterleavers |
-
1996
- 1996-06-11 US US08/661,511 patent/US5719875A/en not_active Expired - Lifetime
-
1997
- 1997-06-02 JP JP14392097A patent/JP3274627B2/ja not_active Expired - Fee Related
- 1997-06-03 EP EP97303741A patent/EP0813309B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP3274627B2 (ja) | 2002-04-15 |
| EP0813309A2 (en) | 1997-12-17 |
| US5719875A (en) | 1998-02-17 |
| EP0813309A3 (en) | 2001-01-17 |
| EP0813309B1 (en) | 2011-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3274627B2 (ja) | 入力信号のストリームを符号化する方法と出力信号ストリームを生成する方法 | |
| US5898710A (en) | Implied interleaving, a family of systematic interleavers and deinterleavers | |
| US6304995B1 (en) | Pipelined architecture to decode parallel and serial concatenated codes | |
| EP0681373B1 (en) | Convolutional interleaver with reduced memory requirements and address generator therefor | |
| US5790570A (en) | Concatenated trellis coded modulation and linear block codes | |
| KR100502384B1 (ko) | 디지털데이타의인터리브및역인터리브방법,인터리브및역인터리브장치,및통신시스템 | |
| US8201048B2 (en) | Method for a general near optimal turbo code trellis termination | |
| JP3549788B2 (ja) | 多段符号化方法、多段復号方法、多段符号化装置、多段復号装置およびこれらを用いた情報伝送システム | |
| US7246294B2 (en) | Method for iterative hard-decision forward error correction decoding | |
| CA2299947A1 (en) | The application of error correction coding to transmission equipment protection | |
| US3859630A (en) | Apparatus for detecting and correcting errors in digital information organized into a parallel format by use of cyclic polynomial error detecting and correcting codes | |
| US7231575B2 (en) | Apparatus for iterative hard-decision forward error correction decoding | |
| GB2303029A (en) | Parallel CRC error correction | |
| US4293951A (en) | Method and apparatus for encoding/decoding a convolutional code to a periodic convolutional code block | |
| US4217660A (en) | Method and apparatus for the coding and decoding of digital data | |
| JP3891568B2 (ja) | 誤り訂正符号を復号化する方法及び装置 | |
| US6901550B2 (en) | Two-dimensional interleaving in a modem pool environment | |
| US4159469A (en) | Method and apparatus for the coding and decoding of digital information | |
| US6329935B1 (en) | Temporally separating and re-organizing data using two-stage interleaving and de-interleaving | |
| US5124992A (en) | Error correcting encoder/decoder for a digital transmission installation | |
| JPS60170330A (ja) | 復号化システム | |
| JPH03242027A (ja) | インターリーブを付加した並列誤り訂正方式 | |
| WO1995023384A3 (en) | Error correctable data transmission method and device based on semi-cyclic codes | |
| SU1388998A1 (ru) | Декодер сверточного кода | |
| KR950010428B1 (ko) | 길쌈 부호화 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080201 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090201 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090201 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100201 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120201 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130201 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140201 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |